JP6340097B2 - リードマスク及びライトマスクにより制御されるベクトル移動命令 - Google Patents
リードマスク及びライトマスクにより制御されるベクトル移動命令 Download PDFInfo
- Publication number
- JP6340097B2 JP6340097B2 JP2017007593A JP2017007593A JP6340097B2 JP 6340097 B2 JP6340097 B2 JP 6340097B2 JP 2017007593 A JP2017007593 A JP 2017007593A JP 2017007593 A JP2017007593 A JP 2017007593A JP 6340097 B2 JP6340097 B2 JP 6340097B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- mask
- data elements
- vector
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013598 vector Substances 0.000 title description 162
- 238000004364 calculation method Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 230000015654 memory Effects 0.000 description 65
- 238000010586 diagram Methods 0.000 description 31
- 238000012545 processing Methods 0.000 description 19
- 238000007667 floating Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 230000004044 response Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000013519 translation Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009249 intrinsic sympathomimetic activity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8076—Details on data register access
- G06F15/8084—Special arrangements thereof, e.g. mask or switch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
Description
[項目1]
第1のマスクレジスタ、第2のマスクレジスタ、第1のベクトルレジスタ、及び第2のベクトルレジスタを含むレジスタファイルと、
前記レジスタファイルに連結される実行回路と、を備え、
前記実行回路は、命令を実行し、前記第1のベクトルレジスタ内の与えられた数の複数のターゲットデータエレメントを、前記第2のベクトルレジスタ内の前記与えられた数の複数のソースデータエレメントで置き換え、
前記複数のソースデータエレメントの各々は、第2のビット値を有する前記第2のマスクレジスタ内のマスクビットに対応し、前記複数のターゲットデータエレメントの各々は、第1のビット値を有する前記第1のマスクレジスタ内のマスクビットに対応する
装置。
[項目2]
前記第1のビット値を有する前記第1のマスクレジスタの前記マスクビットの各々に対し、前記実行回路は、前記複数のソースデータエレメントのうちの1つとして、前記第2のマスクレジスタ内の前記第2のビット値の、対応するマスクビットを有するデータエレメントを探索するために前記第2のベクトルレジスタを検索する
項目1に記載の装置。
[項目3]
前記実行回路は、前記第1のベクトルレジスタ内の複数のデータエレメントに対して再帰計算を実行し、前記第1のベクトルレジスタ内に前記再帰計算の複数の結果を蓄積する
項目1または2に記載の装置。
[項目4]
前記実行回路は、前記第1のベクトルレジスタ内の1または複数のデータエレメントがさらに計算を必要としなくなるまで、前記第1のベクトルレジスタ内の複数のデータエレメントに対して再帰計算を実行し、前記第1のマスクレジスタを用いて、前記1または複数のデータエレメントが前記複数のターゲットデータエレメントであると示す
項目1から3の何れか一項に記載の装置。
[項目5]
前記第1のベクトルレジスタ内の前記与えられた数の複数のターゲットデータエレメントは、前記第1のベクトルレジスタ内の複数の下位のエレメントまたは複数の上位のエレメントのいずれかであり、前記第2のベクトルレジスタ内の前記与えられた数の複数のソースデータエレメントは、前記第2のベクトルレジスタ内の複数の下位のエレメントまたは複数の上位のエレメントのいずれかである
項目1から4の何れか一項に記載の装置。
[項目6]
前記第1のビット値は前記第2のビット値の逆である
項目1から5の何れか一項に記載の装置。
[項目7]
前記第1のビット値は前記第2のビット値と同一である
項目1から6のいずれか一項に記載の装置。
[項目8]
前記与えられた数は、前記第1のビット値を有する前記第1のマスクレジスタ内のマスクビットの数、及び、前記第2のビット値を有する前記第2のマスクレジスタ内のマスクビットの数のうちの小さい方である
項目1から7の何れか一項に記載の装置。
[項目9]
プロセッサが、第1のマスクレジスタ、第2のマスクレジスタ、第1のベクトルレジスタ、及び第2のベクトルレジスタを特定するベクトル移動命令を受信する段階と、
前記ベクトル移動命令に応答して、前記第1のベクトルレジスタ内の与えられた数の複数のターゲットデータエレメントを、前記第2のベクトルレジスタ内の前記与えられた数の複数のソースデータエレメントで置き換える段階と、を含み、
前記複数のソースデータエレメントの各々は、第2のビット値を有する前記第2のマスクレジスタ内のマスクビットに対応し、前記複数のターゲットデータエレメントの各々は、第1のビット値を有する前記第1のマスクレジスタ内のマスクビットに対応する
方法。
[項目10]
前記第1のビット値を有する前記第1のマスクレジスタの前記マスクビットの各々に対し、前記複数のソースデータエレメントのうちの1つとして、前記第2のマスクレジスタ内の前記第2のビット値の、対応するマスクビットを有するデータエレメントを探索するために前記第2のベクトルレジスタを検索する段階をさらに備える
項目9に記載の方法。
[項目11]
前記第1のベクトルレジスタ内の複数のデータエレメントに対して再帰計算を実行する段階と、前記第1のベクトルレジスタ内に前記再帰計算の複数の結果を蓄積する段階と、をさらに備える
項目9または10に記載の方法。
[項目12]
前記第1のベクトルレジスタ内の1または複数のデータエレメントがさらに計算を必要としなくなるまで、前記第1のベクトルレジスタ内の複数のデータエレメントに対し再帰計算を実行する段階と、
前記第1のマスクレジスタを用いて、前記1または複数のデータエレメントが前記複数のターゲットデータエレメントであると示す段階と、をさらに備える
項目9から11の何れか一項に記載の方法。
[項目13]
前記第2のベクトルレジスタ内の前記与えられた数の複数のソースデータエレメントは、前記第2のベクトルレジスタ内の複数の下位のデータエレメントまたは複数の上位のデータエレメントのいずれかであり、前記第1のベクトルレジスタ内の前記与えられた数の複数のターゲットデータエレメントは、前記第1のベクトルレジスタ内の複数の下位のデータエレメントまたは複数の上位のデータエレメントのいずれかである
項目9から12の何れか一項に記載の方法。
[項目14]
前記第1のビット値は前記第2のビット値の逆である
項目9から13の何れか一項に記載の方法。
[項目15]
前記第1のビット値は前記第2のビット値と同一である
項目9から14の何れか一項に記載の方法。
[項目16]
前記与えられた数は、前記第1のビット値を有する前記第1のマスクレジスタ内のマスクビットの数、及び、前記第2のビット値を有する前記第2のマスクレジスタ内のマスクビットの数のうちの小さい方である
項目9から15の何れか一項に記載の方法。
[項目17]
複数の入力データエレメントを含む入力データアレイをストアするメモリと、
第1のマスクレジスタ、第2のマスクレジスタ、第1のベクトルレジスタ、及び第2のベクトルレジスタを含むレジスタファイルと、
前記メモリ及び前記レジスタファイルに連結される実行回路と、を備え、前記実行回路は、複数のイタレーションの間、前記第1のベクトルレジスタに対し再帰計算を実行し、前記複数のイタレーションのうちの2回以上は、
前記入力データアレイから前記第2のベクトルレジスタへ前記複数の入力データエレメントのうちの少なくとも一部をロードするベクトルロードオペレーションと、
前記第2のベクトルレジスタ内の前記複数の入力データエレメントを前記第1のベクトルレジスタへ移動させるベクトル移動オペレーションと、
前記第1のマスクレジスタ及び前記第2のマスクレジスタを更新して、それぞれ、さらに計算を必要とする前記第1のベクトルレジスタ及び前記第2のベクトルレジスタ内の、複数のデータエレメントを特定するマスク更新オペレーションと、
前記第1のベクトルレジスタ内の前記複数のデータエレメントに対して実行するベクトル演算オペレーションと、
前記ベクトル演算オペレーションの複数の結果を前記メモリへストアするベクトルストアオペレーションからなる複数のオペレーションを含む
システム。
[項目18]
前記実行回路は、前記第1のベクトルレジスタ内の与えられた数の複数のターゲットデータエレメントを、前記第2のベクトルレジスタ内の前記与えられた数の複数のデータエレメントで置き換える前記ベクトル移動オペレーションを実行し、各ソースデータエレメントは、第2のビット値を有する前記第2のマスクレジスタ内のマスクビットに対応し、各ターゲットデータエレメントは、第1のビット値を有する前記第1のマスクレジスタ内のマスクビットに対応する
項目17に記載のシステム。
[項目19]
前記第1のビット値は前記第2のビット値の逆である
項目17に記載のシステム。
[項目20]
前記第1のビット値は前記第2のビット値と同一である
項目17に記載のシステム。
[項目21]
前記与えられた数は、前記第1のビット値を有する前記第1のマスクレジスタ内のマスクビットの数、及び、前記第2のビット値を有する前記第2のマスクレジスタ内のマスクビットの数のうちの小さい方である
項目17に記載のシステム。
[項目22]
前記実行回路は前記マスク更新オペレーションを実行して、前記第1のマスクレジスタ及び前記第2のマスクレジスタを更新し、前記第1のマスクレジスタ及び前記第2のマスクレジスタの複数のマスクビットがそれぞれ、さらに計算を必要とする、前記第1のベクトルレジスタ及び前記第2のベクトルレジスタの、複数の対応するデータエレメントを特定するようにする
項目17から21の何れか一項に記載のシステム。
[項目23]
前記第1のベクトルレジスタ、前記第1のマスクレジスタ、前記第2のベクトルレジスタ、及び前記第2のマスクレジスタを複数のオペランドとして特定するベクトル移動命令に応答して、前記実行回路は前記ベクトル移動オペレーションを実行する
項目17から22の何れか一項に記載のシステム。
[項目24]
前記第1のマスクレジスタ及び前記第2のマスクレジスタを複数のオペランドとして特定するマスク更新命令に応答して、前記実行回路は前記マスク更新オペレーションを実行する
項目17から23の何れか一項に記載のシステム。
Claims (12)
- 第1のマスクレジスタ、第2のマスクレジスタ、第1のソースレジスタおよび第2のソースレジスタを特定するための複数のフィールドを有する命令をデコードするデコード回路と、
デコードされた前記命令を実行し、前記第1のソースレジスタにおける1または複数のターゲットデータエレメントを前記第2のソースレジスタにおける1または複数のソースデータエレメントで置き換える実行回路と、を備え、
各ソースデータエレメントの位置は、第2の値を有する前記第2のマスクレジスタ内のマスク値に対応し、各ターゲットデータエレメントは、第1の値を有する前記第1のマスクレジスタ内のマスク値に対応する
装置。 - 前記第1の値を有する前記第1のマスクレジスタの前記マスク値の各々に対し、前記実行回路は、前記1または複数のソースデータエレメントのうちの1つとして、前記第2のマスクレジスタ内の前記第2の値の、対応するマスク値を有するデータエレメントを探索するために前記第2のソースレジスタを検索する
請求項1に記載の装置。 - 前記実行回路は、前記第1のソースレジスタ内の1または複数のデータエレメントに対して再帰計算を実行し、前記第1のソースレジスタ内に前記再帰計算の複数の結果を蓄積する
請求項1または2に記載の装置。 - 前記実行回路は、前記第1のソースレジスタ内の1または複数のデータエレメントがさらに計算を必要としなくなるまで、前記第1のソースレジスタ内の1または複数のデータエレメントに対して再帰計算を実行し、前記第1のマスクレジスタを用いて、前記1または複数のデータエレメントが前記1または複数のターゲットデータエレメントであると示す
請求項1から3の何れか一項に記載の装置。 - 前記第1の値は前記第2の値の逆である
請求項1から4の何れか一項に記載の装置。 - 前記第1の値は前記第2の値と同一である
請求項1から4のいずれか一項に記載の装置。 - 第1のマスクレジスタ、第2のマスクレジスタ、第1のソースレジスタおよび第2のソースレジスタを特定するための複数のフィールドを有する命令を、デコーダ回路を用いてデコードする段階と、
デコードされた前記命令を、実行回路を用いて実行し、前記第1のソースレジスタにおける1または複数のターゲットデータエレメントを前記第2のソースレジスタにおける1または複数のソースデータエレメントで置き換える段階と、を備え、
各ソースデータエレメントの位置は、第2の値を有する前記第2のマスクレジスタ内のマスク値に対応し、各ターゲットデータエレメントは、第1の値を有する前記第1のマスクレジスタ内のマスク値に対応する
方法。 - 前記第1の値を有する前記第1のマスクレジスタの前記マスク値の各々に対し、前記実行回路が前記1または複数のソースデータエレメントのうちの1つとして、前記第2のマスクレジスタ内の前記第2の値の、対応するマスク値を有するデータエレメントを探索するために前記第2のソースレジスタを検索する
請求項7に記載の方法。 - 前記実行回路は、前記第1のソースレジスタ内の1または複数のデータエレメントに対して再帰計算を実行し、前記第1のソースレジスタ内に前記再帰計算の複数の結果を蓄積する
請求項7または8に記載の方法。 - 前記実行回路は、前記第1のソースレジスタ内の1または複数のデータエレメントがさらに計算を必要としなくなるまで、前記第1のソースレジスタ内の1または複数のデータエレメントに対し再帰計算を実行し、前記第1のマスクレジスタを用いて、前記1または複数のデータエレメントが前記1または複数のターゲットデータエレメントであると示す
請求項7から9の何れか一項に記載の方法。 - 前記第1の値は前記第2の値の逆である
請求項7から10の何れか一項に記載の方法。 - 前記第1の値は前記第2の値と同一である
請求項7から10の何れか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/630,118 US9378182B2 (en) | 2012-09-28 | 2012-09-28 | Vector move instruction controlled by read and write masks |
US13/630,118 | 2012-09-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015531915A Division JP6082116B2 (ja) | 2012-09-28 | 2013-06-12 | リードマスク及びライトマスクにより制御されるベクトル移動命令 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017107579A JP2017107579A (ja) | 2017-06-15 |
JP6340097B2 true JP6340097B2 (ja) | 2018-06-06 |
Family
ID=50386381
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015531915A Expired - Fee Related JP6082116B2 (ja) | 2012-09-28 | 2013-06-12 | リードマスク及びライトマスクにより制御されるベクトル移動命令 |
JP2017007593A Active JP6340097B2 (ja) | 2012-09-28 | 2017-01-19 | リードマスク及びライトマスクにより制御されるベクトル移動命令 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015531915A Expired - Fee Related JP6082116B2 (ja) | 2012-09-28 | 2013-06-12 | リードマスク及びライトマスクにより制御されるベクトル移動命令 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9378182B2 (ja) |
JP (2) | JP6082116B2 (ja) |
KR (1) | KR101723121B1 (ja) |
CN (1) | CN104603746B (ja) |
DE (1) | DE112013004783T5 (ja) |
GB (1) | GB2518116B (ja) |
WO (1) | WO2014051733A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9378182B2 (en) | 2012-09-28 | 2016-06-28 | Intel Corporation | Vector move instruction controlled by read and write masks |
US9122475B2 (en) * | 2012-09-28 | 2015-09-01 | Intel Corporation | Instruction for shifting bits left with pulling ones into less significant bits |
US9400650B2 (en) * | 2012-09-28 | 2016-07-26 | Intel Corporation | Read and write masks update instruction for vectorization of recursive computations over interdependent data |
JP2015219823A (ja) * | 2014-05-20 | 2015-12-07 | 富士通株式会社 | プロセッサ |
US9851970B2 (en) * | 2014-12-23 | 2017-12-26 | Intel Corporation | Method and apparatus for performing reduction operations on a set of vector elements |
US10409613B2 (en) * | 2015-12-23 | 2019-09-10 | Intel Corporation | Processing devices to perform a key value lookup instruction |
US11204764B2 (en) * | 2016-03-31 | 2021-12-21 | Intel Corporation | Processors, methods, systems, and instructions to Partition a source packed data into lanes |
US10255072B2 (en) * | 2016-07-01 | 2019-04-09 | Intel Corporation | Architectural register replacement for instructions that use multiple architectural registers |
US11436010B2 (en) | 2017-06-30 | 2022-09-06 | Intel Corporation | Method and apparatus for vectorizing indirect update loops |
CN109032666B (zh) * | 2018-07-03 | 2021-03-23 | 中国人民解放军国防科技大学 | 一种用于向量处理的确定断言活跃元素个数的方法和装置 |
WO2020066375A1 (ja) * | 2018-09-25 | 2020-04-02 | 日本電気株式会社 | 情報処理装置、情報処理方法、プログラム |
GB2580068B (en) * | 2018-12-20 | 2021-02-24 | Advanced Risc Mach Ltd | Generating a vector predicate summary |
CN112634147B (zh) * | 2020-12-09 | 2024-03-29 | 上海健康医学院 | 自监督学习的pet图像降噪方法、系统、装置及介质 |
WO2022191859A1 (en) * | 2021-03-12 | 2022-09-15 | Zeku, Inc. | Vector processing using vector-specific data type |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6059469A (ja) * | 1983-09-09 | 1985-04-05 | Nec Corp | ベクトル処理装置 |
JP2665111B2 (ja) * | 1992-06-18 | 1997-10-22 | 日本電気株式会社 | ベクトル処理装置 |
JP3245488B2 (ja) * | 1993-11-12 | 2002-01-15 | 甲府日本電気株式会社 | リストベクトル処理装置 |
US5996066A (en) * | 1996-10-10 | 1999-11-30 | Sun Microsystems, Inc. | Partitioned multiply and add/subtract instruction for CPU with integrated graphics functions |
JPH11126200A (ja) * | 1997-10-23 | 1999-05-11 | Nec Kofu Ltd | ベクトル処理装置 |
AU2001286383A1 (en) * | 2000-05-05 | 2001-11-26 | Ruby B. Lee | A method and system for performing permutations with bit permutation instructions |
US6954841B2 (en) * | 2002-06-26 | 2005-10-11 | International Business Machines Corporation | Viterbi decoding for SIMD vector processors with indirect vector element access |
US20070150697A1 (en) * | 2005-05-10 | 2007-06-28 | Telairity Semiconductor, Inc. | Vector processor with multi-pipe vector block matching |
US7480787B1 (en) * | 2006-01-27 | 2009-01-20 | Sun Microsystems, Inc. | Method and structure for pipelining of SIMD conditional moves |
US7493475B2 (en) * | 2006-11-15 | 2009-02-17 | Stmicroelectronics, Inc. | Instruction vector-mode processing in multi-lane processor by multiplex switch replicating instruction in one lane to select others along with updated operand address |
US9529592B2 (en) * | 2007-12-27 | 2016-12-27 | Intel Corporation | Vector mask memory access instructions to perform individual and sequential memory access operations if an exception occurs during a full width memory access operation |
US9378182B2 (en) | 2012-09-28 | 2016-06-28 | Intel Corporation | Vector move instruction controlled by read and write masks |
US9400650B2 (en) * | 2012-09-28 | 2016-07-26 | Intel Corporation | Read and write masks update instruction for vectorization of recursive computations over interdependent data |
-
2012
- 2012-09-28 US US13/630,118 patent/US9378182B2/en active Active
-
2013
- 2013-06-12 JP JP2015531915A patent/JP6082116B2/ja not_active Expired - Fee Related
- 2013-06-12 DE DE112013004783.7T patent/DE112013004783T5/de active Pending
- 2013-06-12 WO PCT/US2013/045429 patent/WO2014051733A2/en active Application Filing
- 2013-06-12 CN CN201380045550.9A patent/CN104603746B/zh active Active
- 2013-06-12 GB GB1500819.6A patent/GB2518116B/en active Active
- 2013-06-12 KR KR1020157003735A patent/KR101723121B1/ko active IP Right Grant
-
2017
- 2017-01-19 JP JP2017007593A patent/JP6340097B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN104603746A (zh) | 2015-05-06 |
GB2518116A (en) | 2015-03-11 |
GB2518116B (en) | 2020-10-28 |
KR20150038058A (ko) | 2015-04-08 |
JP2015528610A (ja) | 2015-09-28 |
WO2014051733A3 (en) | 2014-08-21 |
CN104603746B (zh) | 2018-03-02 |
US20140095828A1 (en) | 2014-04-03 |
KR101723121B1 (ko) | 2017-04-05 |
DE112013004783T5 (de) | 2015-06-11 |
US9378182B2 (en) | 2016-06-28 |
JP6082116B2 (ja) | 2017-02-15 |
GB201500819D0 (en) | 2015-03-04 |
JP2017107579A (ja) | 2017-06-15 |
WO2014051733A2 (en) | 2014-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6340097B2 (ja) | リードマスク及びライトマスクにより制御されるベクトル移動命令 | |
US10503505B2 (en) | Read and write masks update instruction for vectorization of recursive computations over independent data | |
US10963257B2 (en) | Packed data element predication processors, methods, systems, and instructions | |
JP6373425B2 (ja) | 複数のビットを左にシフトし、複数の1を複数の下位ビットにプルインするための命令 | |
KR101851439B1 (ko) | 충돌 검출을 수행하고, 레지스터의 콘텐츠를 다른 레지스터의 데이터 구성요소 위치들로 브로드캐스트하기 위한 시스템들, 장치들 및 방법들 | |
JP6051458B2 (ja) | 複数のハッシュ動作を効率的に実行する方法および装置 | |
KR101966713B1 (ko) | 마스크 레지스터에서의 비트들을 반전 및 치환하기 위한 장치 및 방법 | |
JP5985526B2 (ja) | システムコールのためのロバスト且つ高性能な命令 | |
JP2014199663A (ja) | マスクされたフルレジスタアクセスを用いて部分レジスタアクセスを実施するプロセッサ、方法、及びシステム | |
WO2014105057A1 (en) | Instruction to reduce elements in a vector register with strided access pattern | |
JP2018500659A (ja) | 高速ベクトルによる動的なメモリ競合検出 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6340097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |