JPS6059469A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPS6059469A JPS6059469A JP16595883A JP16595883A JPS6059469A JP S6059469 A JPS6059469 A JP S6059469A JP 16595883 A JP16595883 A JP 16595883A JP 16595883 A JP16595883 A JP 16595883A JP S6059469 A JPS6059469 A JP S6059469A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- mask
- data
- register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はベクトル処理装置に関する。
コンピュータの応用分野が拡大するにつれて、コンピュ
ータの高速データ処理性への要請は際限なく広がυつ＼
ある。超高速計算機（スーパーコンピータ）は、科学技
術計算分野でのこのような要請に応えるものとして、近
年、特に開発が活発化してきている。スーパーコンピュ
ータにおいては、処理すべき膨大なデータをベクトルデ
ータ、すなわち、順序付けられた一次元データ（ベクト
ルエレメントデータ）の集シとしてとらえ、ベクトル処
理装置が、パイプライン方式によって高速処（ｆｆｌ、
ているものが多い。
ータの高速データ処理性への要請は際限なく広がυつ＼
ある。超高速計算機（スーパーコンピータ）は、科学技
術計算分野でのこのような要請に応えるものとして、近
年、特に開発が活発化してきている。スーパーコンピュ
ータにおいては、処理すべき膨大なデータをベクトルデ
ータ、すなわち、順序付けられた一次元データ（ベクト
ルエレメントデータ）の集シとしてとらえ、ベクトル処
理装置が、パイプライン方式によって高速処（ｆｆｌ、
ているものが多い。
従来のこの種のベクトル処理装置は、ベクトルデータを
それぞれが保持する複数個のベクトルレジスタと、ベク
トルエレメントデータ（以下、エレメントデータと略記
する）に対応するベクトルマスクビット（以下、マスク
ビットと略記する）からなるベクトルマスクデータ（以
下、マスクデータ）を保持するベクトルマスクレジスタ
（以下、マスクレジスタ）と、前記ベクトルレジスタの
保持内′ｇを演算するベクトル演算回路とを備えている
。ベクトル演算回路において演算したエレメントデータ
は、ベクトル命令が演算を指定している場合には、オペ
ランド部で指定されるベクトルレジスタに格納されるが
、このときにマスクレジスタが保持する当該マスクビッ
トによって格納動作の制御を受ける。
それぞれが保持する複数個のベクトルレジスタと、ベク
トルエレメントデータ（以下、エレメントデータと略記
する）に対応するベクトルマスクビット（以下、マスク
ビットと略記する）からなるベクトルマスクデータ（以
下、マスクデータ）を保持するベクトルマスクレジスタ
（以下、マスクレジスタ）と、前記ベクトルレジスタの
保持内′ｇを演算するベクトル演算回路とを備えている
。ベクトル演算回路において演算したエレメントデータ
は、ベクトル命令が演算を指定している場合には、オペ
ランド部で指定されるベクトルレジスタに格納されるが
、このときにマスクレジスタが保持する当該マスクビッ
トによって格納動作の制御を受ける。
このような従来構成においては、複数個のベクトルｌ／
シフタに対して１個のマスクレジスタしか備えていたい
ため、マスクデータを更新するのにベクトル演算器を使
用できず、スカラ演算器を使用するスカラ命令により間
接的に行なうことになり、マスクデータ実新時のオーバ
ーヘッドが大きくスカラ性能を低下させるという欠点が
ある。
シフタに対して１個のマスクレジスタしか備えていたい
ため、マスクデータを更新するのにベクトル演算器を使
用できず、スカラ演算器を使用するスカラ命令により間
接的に行なうことになり、マスクデータ実新時のオーバ
ーヘッドが大きくスカラ性能を低下させるという欠点が
ある。
この欠点を除去するために、上速の従来構成におけるの
と同様なマスクレジスタをベクトルレジスタ対応に設け
たベクトル処理装置が提案されている。
と同様なマスクレジスタをベクトルレジスタ対応に設け
たベクトル処理装置が提案されている。
しかし、このよう方提案においては、マスクレジスタは
従来構成においてと同様にマスクレジスタ更新時にビッ
ト直列に作動するためベクトル性能が悪く、また演算器
ベクトルデータをベクトルレジスタに格納するときに、
該ベクトル制ジスタニ対応するマスクレジスタのマスク
データを参照するが、マスクレジスタが複数個あるため
１個の場合よりもマスクビット取出しのためのアクセス
タイムが長くなり、さらにベクトル性能が低下するとい
う新たな欠点を有している。
従来構成においてと同様にマスクレジスタ更新時にビッ
ト直列に作動するためベクトル性能が悪く、また演算器
ベクトルデータをベクトルレジスタに格納するときに、
該ベクトル制ジスタニ対応するマスクレジスタのマスク
データを参照するが、マスクレジスタが複数個あるため
１個の場合よりもマスクビット取出しのためのアクセス
タイムが長くなり、さらにベクトル性能が低下するとい
う新たな欠点を有している。
本発明の目的は、マスクデータ更新時におけるスカラ性
能低下とベクトル性能低下とを共に除去するベクトル処
理装置を提供することにある。
能低下とベクトル性能低下とを共に除去するベクトル処
理装置を提供することにある。
本発明の装置に１エレメントデータからなるベクトルデ
ータをそれぞれが保持する複数個のベクトルレジスタと
、 前記エレメントデータに対応するマスクビットからなる
マスクデータを保持する前記ベクトルレジスタ対応のマ
スクレジスタと、 前記ベクトルレジスタまたは前記マスクレジスタの保持
内容を全ビ・ノド並列に演算するベクトル演算回路と、 該ベクトル演算回路における前記マスクデータの前記演
算の結果を保持するベクトル制御レジスタと、 前記ベクトル演算回路における前記エレメントデータの
前記演算の結果を前記ベクトルレジスタに格納するとき
に前記ベクトル制御レジスタの保持内容から対応するマ
スクビットを選出するマスクビット選択回路 とを設け、該選出されたマスクビ・ントによって演算器
エレメントデータの前記ベクトルレジスタへの更新動作
を制御するようにしたこと′ｌｆ：特徴とする０ 次に本発明について図面を参照して詳細に説明する。
ータをそれぞれが保持する複数個のベクトルレジスタと
、 前記エレメントデータに対応するマスクビットからなる
マスクデータを保持する前記ベクトルレジスタ対応のマ
スクレジスタと、 前記ベクトルレジスタまたは前記マスクレジスタの保持
内容を全ビ・ノド並列に演算するベクトル演算回路と、 該ベクトル演算回路における前記マスクデータの前記演
算の結果を保持するベクトル制御レジスタと、 前記ベクトル演算回路における前記エレメントデータの
前記演算の結果を前記ベクトルレジスタに格納するとき
に前記ベクトル制御レジスタの保持内容から対応するマ
スクビットを選出するマスクビット選択回路 とを設け、該選出されたマスクビ・ントによって演算器
エレメントデータの前記ベクトルレジスタへの更新動作
を制御するようにしたこと′ｌｆ：特徴とする０ 次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すプロ・ノクレ１である
。
。
本実施例は、３個のベクトルレジスタＶＲＯ。
ＶＲＩおよびＶＢ２と、それぞれがこれらのベクトルレ
ジスタｖａＱ、Ｖ几１およびＶＢ２に対応するマスクレ
ジスタＭＲＯ，ＭＲＩおよびＭ几２と、ベクトルデータ
選択回路ＶＤＳと、マスクデータ選択回路ＭＤＳと、２
個の演算データ選択回路ＤＳＯおよびＤＳｌと、ベクト
ル演ｐ−回路ＶＡ、Ｌと、ベクトルデータレジスタＶＤ
Ｒと、ベクトル制御レジスタＶＣＲと、格納データ選択
回路ＳＤＳと、マスクビット選択回路ＭＢＳと、制御部
ＶＣ８とから構成されている。ベクトルレジスタＶｌｌ
、Ｑ。
ジスタｖａＱ、Ｖ几１およびＶＢ２に対応するマスクレ
ジスタＭＲＯ，ＭＲＩおよびＭ几２と、ベクトルデータ
選択回路ＶＤＳと、マスクデータ選択回路ＭＤＳと、２
個の演算データ選択回路ＤＳＯおよびＤＳｌと、ベクト
ル演ｐ−回路ＶＡ、Ｌと、ベクトルデータレジスタＶＤ
Ｒと、ベクトル制御レジスタＶＣＲと、格納データ選択
回路ＳＤＳと、マスクビット選択回路ＭＢＳと、制御部
ＶＣ８とから構成されている。ベクトルレジスタＶｌｌ
、Ｑ。
■几１およびＶ几２それぞれは２．６４個のエレメント
データからなるベクトルデータを保持でき、マスクレジ
スタＭＭ、ＭＲ）およびＭＢ２それぞれは、これら各エ
レメントデータのマスク制御を行なうために６４個のマ
スクビットを保持できる。
データからなるベクトルデータを保持でき、マスクレジ
スタＭＭ、ＭＲ）およびＭＢ２それぞれは、これら各エ
レメントデータのマスク制御を行なうために６４個のマ
スクビットを保持できる。
ベクトル命令がベクトルデータの演η４を指定している
場合には、制御部ＶＣ８はベクトルレジスタ■几０．ｖ
ｎ、１および■几２それぞれにアドレス信号ＡＤｏ、Ａ
ＤｉおよびＡＤ２を出力して、該アドレス信号により指
定されるエレメントデータを順次にベクトルデータ選択
回路ＶＤＳに出力する。アドレス信号Ａ、ＤＯ，ＡＤＩ
およびＡＤ２け、ベクトル命令のうちのデータ長指定部
によって、０から最大６３まで昇順に与えられる。
場合には、制御部ＶＣ８はベクトルレジスタ■几０．ｖ
ｎ、１および■几２それぞれにアドレス信号ＡＤｏ、Ａ
ＤｉおよびＡＤ２を出力して、該アドレス信号により指
定されるエレメントデータを順次にベクトルデータ選択
回路ＶＤＳに出力する。アドレス信号Ａ、ＤＯ，ＡＤＩ
およびＡＤ２け、ベクトル命令のうちのデータ長指定部
によって、０から最大６３まで昇順に与えられる。
制御部ｖｃｓｕベクトル命令の第２オペランド部と第３
オペランド部とから選択指示信号ＳＣＯを発生してベク
トルデータ選択回路ＶＤＳとマスクデータ選択回路ＭＤ
Ｓとに供給する。ベクトルデータ選択回路ＶＤＳは、こ
の選択指示信号ＳＣＯに応答して、ベクトルレジスタを
選択し、これらベクトルレジスタからのエレメントデー
タを順次に演算データ選択回路ＤＳＱおよびＤＳＩに出
力する。演算データ選択回路ＤＳＯおよびＤＳＬは、制
御部ＶＣ８からの選択指示信号ＳＣＩに応答してベクト
ルデータ選択回路ＶＤＳがらのエレメントデータを選択
してベクトル演算回路ＶＡＬに供給する。この場合、演
算データ選択回路ＤｓｏおよびＤＳＩは、選択指示信号
ｓｃ１に応答して１マスクデ一タ選択回路ＭＤＳからの
マスクデータは受け入れない。
オペランド部とから選択指示信号ＳＣＯを発生してベク
トルデータ選択回路ＶＤＳとマスクデータ選択回路ＭＤ
Ｓとに供給する。ベクトルデータ選択回路ＶＤＳは、こ
の選択指示信号ＳＣＯに応答して、ベクトルレジスタを
選択し、これらベクトルレジスタからのエレメントデー
タを順次に演算データ選択回路ＤＳＱおよびＤＳＩに出
力する。演算データ選択回路ＤＳＯおよびＤＳＬは、制
御部ＶＣ８からの選択指示信号ＳＣＩに応答してベクト
ルデータ選択回路ＶＤＳがらのエレメントデータを選択
してベクトル演算回路ＶＡＬに供給する。この場合、演
算データ選択回路ＤｓｏおよびＤＳＩは、選択指示信号
ｓｃ１に応答して１マスクデ一タ選択回路ＭＤＳからの
マスクデータは受け入れない。
ベクトル演算回路ＶＡＬは、ベクトル命令のオペレーシ
ョンコードによって制御部ｖｃＳが出力する演算制御信
号ＡＬＣに応答して、演算データ選択回路ＤＳＱおよび
ＤＳ、からのエレメントデータに対する演算を順次に行
なう。この演算結果は、ベクトルデータレジスタＶＤＨ
に入力し、次いで制御部■Ｃ８からの選択指示信号ＳＣ
２に応答して格納データ選択回路ＳＤＳに受け入れられ
、最終的にはベクトル命令の第１オペランド部によって
指定されるベクトルレジスタｖＲＱ、ｖ几１−？！。
ョンコードによって制御部ｖｃＳが出力する演算制御信
号ＡＬＣに応答して、演算データ選択回路ＤＳＱおよび
ＤＳ、からのエレメントデータに対する演算を順次に行
なう。この演算結果は、ベクトルデータレジスタＶＤＨ
に入力し、次いで制御部■Ｃ８からの選択指示信号ＳＣ
２に応答して格納データ選択回路ＳＤＳに受け入れられ
、最終的にはベクトル命令の第１オペランド部によって
指定されるベクトルレジスタｖＲＱ、ｖ几１−？！。
たはＶＢ２のいずれかに書き込まれる。このとき、制御
部■Ｃ８は、エレメントデータごとにベクトルレジスタ
■几ｏ、Ｖ几１およびＶＢ２それぞれに書込指示信号Ｗ
Ｔ ｏ 、 ＷＴ １およびＷＴ２に供給して、演算筒
エレメントデータを書込すべきかどうか制御する。
部■Ｃ８は、エレメントデータごとにベクトルレジスタ
■几ｏ、Ｖ几１およびＶＢ２それぞれに書込指示信号Ｗ
Ｔ ｏ 、 ＷＴ １およびＷＴ２に供給して、演算筒
エレメントデータを書込すべきかどうか制御する。
次に、ベクトル命令がマスクデータの更新を指定してい
る場合には、演算データ選択回路ＤＳＱおよびＤＳＩは
、選択指示信号８Ｃ１に応答して、マスクデータ選択回
路ＭＤ８からのマスクデータを受け入れ、ベクトル演算
回路ＶＡＬに供給する。
る場合には、演算データ選択回路ＤＳＱおよびＤＳＩは
、選択指示信号８Ｃ１に応答して、マスクデータ選択回
路ＭＤ８からのマスクデータを受け入れ、ベクトル演算
回路ＶＡＬに供給する。
マスクデータ選択回路ＭＤＳは、前述のベクトル演算時
におけるのと同様に、選択指示信号ＳＣＯに応答して、
マスクレジスタを選択し、これらマスクレジスタが保持
するマスクデータを受け入れている。
におけるのと同様に、選択指示信号ＳＣＯに応答して、
マスクレジスタを選択し、これらマスクレジスタが保持
するマスクデータを受け入れている。
ベクトル演算回路ＶＡＬは、ベクトルデータの演詩一時
におけるのと同様にして、マスクデータの演算を行ない
、その演算結果をベクトル制御レジスタＶＣＲに格納す
る。このとき、格納データ選択回路ＳＤＳは、制御部■
Ｃ８からの選択指示信号ＳＣ２に応答してベクトル制御
レジスタＶＣ几の出力を受け入れるようになっており、
受は入れた演算筒マスクデータは、ベクトル命令の第１
オペランド部で指定されるマスクレジスタＭＩ（Ｑ。
におけるのと同様にして、マスクデータの演算を行ない
、その演算結果をベクトル制御レジスタＶＣＲに格納す
る。このとき、格納データ選択回路ＳＤＳは、制御部■
Ｃ８からの選択指示信号ＳＣ２に応答してベクトル制御
レジスタＶＣ几の出力を受け入れるようになっており、
受は入れた演算筒マスクデータは、ベクトル命令の第１
オペランド部で指定されるマスクレジスタＭＩ（Ｑ。
ＭＲＩまたはＭ几２のいずれかに書き込まれる。
ベクトル制御レジスタ■ＣＲＩの出力は、マスクビット
選択回路ＭＢＳにおいて、制御部■Ｃ８からの選択指示
信号ＳＣ３に応答して１ビツトが選択される。選択され
たマスクビットは、制御部■Ｃ８に送付され、制御部ｖ
Ｃ８はこのマスクビットに基づいて、先に説明したベク
トルデータ書込のための書込指示信号ｗ’ｒ□、ｗ’ｒ
１および込１２を発生する。
選択回路ＭＢＳにおいて、制御部■Ｃ８からの選択指示
信号ＳＣ３に応答して１ビツトが選択される。選択され
たマスクビットは、制御部■Ｃ８に送付され、制御部ｖ
Ｃ８はこのマスクビットに基づいて、先に説明したベク
トルデータ書込のための書込指示信号ｗ’ｒ□、ｗ’ｒ
１および込１２を発生する。
第２図は、第１図におけるベクトルレジスタＶＲＱ、Ｖ
Ｒ，およびＶＢ２と、ベクトル制御レジスタＶＣＲと、
マスクレジスタＩＶＩＲＱ、Ｍ几１およびＭ几２との関
係を一般化して示している。第２図においては、それぞ
れが（Ｎ＋１）個のエレメントデータを保持できる（Ｋ
＋１）個のベクトルレジスタ■几０．ｖ）ｔｌ、ｖ几２
・・・ＶＲＫに対応して、それぞれが（Ｎ＋１）ビット
を有する（Ｋ＋１）個のマスクレジスタＭＲＱ、Ｍ几１
．Ｍ几２・・・ＶＲＫが設けられ、さらに、（Ｎ＋１）
ビットを有する１個のベクトル制御レジスタＶＣＲが設
けられている。前述の説明により、ベクトル制御レジス
タＶＣ几ニハ、マスクデータが更新されたマスクレジス
タＭＲ０゜１’ＪＲ１，ＭＲ２・・・ＭＲＫのいずれか
一つの更Ｕ［のマスクデータが必ず保持されることがわ
かる。
Ｒ，およびＶＢ２と、ベクトル制御レジスタＶＣＲと、
マスクレジスタＩＶＩＲＱ、Ｍ几１およびＭ几２との関
係を一般化して示している。第２図においては、それぞ
れが（Ｎ＋１）個のエレメントデータを保持できる（Ｋ
＋１）個のベクトルレジスタ■几０．ｖ）ｔｌ、ｖ几２
・・・ＶＲＫに対応して、それぞれが（Ｎ＋１）ビット
を有する（Ｋ＋１）個のマスクレジスタＭＲＱ、Ｍ几１
．Ｍ几２・・・ＶＲＫが設けられ、さらに、（Ｎ＋１）
ビットを有する１個のベクトル制御レジスタＶＣＲが設
けられている。前述の説明により、ベクトル制御レジス
タＶＣ几ニハ、マスクデータが更新されたマスクレジス
タＭＲ０゜１’ＪＲ１，ＭＲ２・・・ＭＲＫのいずれか
一つの更Ｕ［のマスクデータが必ず保持されることがわ
かる。
第３図は、マスクデータの更新が生起する一処理例を示
すフローチャートである。本処理は、ベクトルレジスタ
■几０の工番目（１＝０〜Ｎ）のエレメントデータが０
でなく、かつベクトルレジスタＶ几１の１番目のエレメ
ントデータが負であるときにのみ、両エレメントデータ
の加算を行ない、その加！果をベクトルレジスタＶ几２
の工番目のエレメント位１ｄに格納するというものであ
る。
すフローチャートである。本処理は、ベクトルレジスタ
■几０の工番目（１＝０〜Ｎ）のエレメントデータが０
でなく、かつベクトルレジスタＶ几１の１番目のエレメ
ントデータが負であるときにのみ、両エレメントデータ
の加算を行ない、その加！果をベクトルレジスタＶ几２
の工番目のエレメント位１ｄに格納するというものであ
る。
本処理を実行するには、先ずベクトルレジスタＶＲＯの
全エレメントデータをペクトデータ演算を行なって順次
に調べて、０でない場合には同じエレメント番号のマス
クビットを１に、またＯである場合には同じエレメント
番号のマスクビット’ｔＯＫＬｉ、マスクレジスタＭ几
０を更新する。
全エレメントデータをペクトデータ演算を行なって順次
に調べて、０でない場合には同じエレメント番号のマス
クビットを１に、またＯである場合には同じエレメント
番号のマスクビット’ｔＯＫＬｉ、マスクレジスタＭ几
０を更新する。
次に、ベクトルレジスタＶＲ１の全エレメントデータを
同様にして順次に調べて、負である場合には同じエレメ
ント番号のマスクピッ［ｒｘに、また負でない場合には
同じエレメント番号のマスクビットｆ、０にして、マス
クレジスタＭＲ１を更新する。
同様にして順次に調べて、負である場合には同じエレメ
ント番号のマスクピッ［ｒｘに、また負でない場合には
同じエレメント番号のマスクビットｆ、０にして、マス
クレジスタＭＲ１を更新する。
しかるのち、マスクレジスタＭＲ０が保持−ｊるマスク
データと、マスクレジスタＭＲ１が保持するマスクデー
タとのビット単位のマスクデータの論理積演算ｅ（Ｎ＋
ｔ）個のマスクビットについて一挙（並列）に行ない、
その演算結果をマスクレジスタＭＲ２に書き込む。この
マスクレジスタＭＲ２に書き込まれたマスクデータの写
はベクトル制御レジスタＶＣＲに保持される。
データと、マスクレジスタＭＲ１が保持するマスクデー
タとのビット単位のマスクデータの論理積演算ｅ（Ｎ＋
ｔ）個のマスクビットについて一挙（並列）に行ない、
その演算結果をマスクレジスタＭＲ２に書き込む。この
マスクレジスタＭＲ２に書き込まれたマスクデータの写
はベクトル制御レジスタＶＣＲに保持される。
次いで、ベクトルレジスタＶＲＯとＭＲ１がそれぞれ保
持するベクトルデータがエレメントデータ単位に加算さ
れる。この加算結果はベクトルレジスタ■几２に書き込
まれるが、このときにマスクビット選択回路ＭＢＳが当
該エレメントデータに対応するマスクビットを、ベクト
ル制御レジスタＶＣＲの保持内容から選択して、制御部
ｖＣ８に供給する。制御部ｖＣ８は、前述のように、こ
のマスクビット選択回路ＭＢＳからのマスクビットに基
づいて、書込指示信号ＷＴ２を出力して、ベクトルレジ
スタＶＢ、２への書込制御を行なう。
持するベクトルデータがエレメントデータ単位に加算さ
れる。この加算結果はベクトルレジスタ■几２に書き込
まれるが、このときにマスクビット選択回路ＭＢＳが当
該エレメントデータに対応するマスクビットを、ベクト
ル制御レジスタＶＣＲの保持内容から選択して、制御部
ｖＣ８に供給する。制御部ｖＣ８は、前述のように、こ
のマスクビット選択回路ＭＢＳからのマスクビットに基
づいて、書込指示信号ＷＴ２を出力して、ベクトルレジ
スタＶＢ、２への書込制御を行なう。
第４図は、第３図の処理を行なうときのマスクレジスタ
ＭＲＱ、ＭＲＩおよびＭＲ２の関係をよシ具体化して示
している。
ＭＲＱ、ＭＲＩおよびＭＲ２の関係をよシ具体化して示
している。
本発明によれは、以上のような構成の採用により、マス
クデータの演算がベクトル演算器で実行されるようにな
るため、マスクデータ更新時におけるオーバーヘッドを
少なくしてスカラ性能の低下を軽減化できるとともに、
演算器マスクデータの参照はベクトル制御レジスタを読
みさえすればヨくするため、マスクレジスタのアクセス
が不要になり、ベクトル性能の低下も軽減化できる。
クデータの演算がベクトル演算器で実行されるようにな
るため、マスクデータ更新時におけるオーバーヘッドを
少なくしてスカラ性能の低下を軽減化できるとともに、
演算器マスクデータの参照はベクトル制御レジスタを読
みさえすればヨくするため、マスクレジスタのアクセス
が不要になり、ベクトル性能の低下も軽減化できる。
第１図は本発明の一実施例を示し、第２図、第３図およ
び第４図は本実施例を説明するだめの図を示す。 ＶＢｒｏ、ＶＲｌ、ＶＲｒ２−−−−−−ベクトルレジ
スタ、ＭＲＯ。 ＭＲ１、ＭＲ２・−・・・・ベクトルマスクレジスタ（
マスクレジスタ）、ＶＤＳ・・・・・・ベクトルデータ
選択回路、ＭＤＳ・・・・・・ベクトルマスクデータ選
択回路（マスクデータ選択回路）、ＤＳＯ，ＤＳＩ・・
・・・・演算データ選択回路、ＶＡＬ・・・・・・ベク
トル演算回路、ＶＤＲ・・・・・・ベクトルデータレジ
スタ、ＶＣＲ・・・・・・ベクトル制御レジスタ、ＳＤ
Ｓ・・・・・・格納データ選択回路、 Ｍ Ｂ Ｓ・・
・・・・ベクトルマスクビット選択回路（マスクビット
選択回路）、ＶＣＳ・・・・・・制御部。 ８ Ｉ Ｎ 値２ 図 第３図 箭４−図 手続補正書（自発） １；ｆ、１．＋１．３＋１ ヨ １、事件の表示 昭和５８年特 許 願第１６５９５８
号２、発明ノ名称 ベクトル処理装置 ３、補正をする者 事件との関係 出 願 人 東京都港区芝五ｊ月二＋３：３計１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁１４３７番８ ＞：ｆ、ｌ
二友三１１１ビル日本電気株式会社内 （６５９＋） 弁ニジＩ！−１： 内 原） ） ５ 補正の対象 明細書の発明の詳細な説明の欄 ６ 補正の内容 明細書の発明の詳細な説明の欄を下記のように訂正しま
す。 記 １ 第４貞第３行目の記載「実新時」を「更新時」と訂
正しまず。 ２ 同頁第５行目の記載「上述の」を「上述の」と訂正
します。 代理人 弁理士 内 原 晋
び第４図は本実施例を説明するだめの図を示す。 ＶＢｒｏ、ＶＲｌ、ＶＲｒ２−−−−−−ベクトルレジ
スタ、ＭＲＯ。 ＭＲ１、ＭＲ２・−・・・・ベクトルマスクレジスタ（
マスクレジスタ）、ＶＤＳ・・・・・・ベクトルデータ
選択回路、ＭＤＳ・・・・・・ベクトルマスクデータ選
択回路（マスクデータ選択回路）、ＤＳＯ，ＤＳＩ・・
・・・・演算データ選択回路、ＶＡＬ・・・・・・ベク
トル演算回路、ＶＤＲ・・・・・・ベクトルデータレジ
スタ、ＶＣＲ・・・・・・ベクトル制御レジスタ、ＳＤ
Ｓ・・・・・・格納データ選択回路、 Ｍ Ｂ Ｓ・・
・・・・ベクトルマスクビット選択回路（マスクビット
選択回路）、ＶＣＳ・・・・・・制御部。 ８ Ｉ Ｎ 値２ 図 第３図 箭４−図 手続補正書（自発） １；ｆ、１．＋１．３＋１ ヨ １、事件の表示 昭和５８年特 許 願第１６５９５８
号２、発明ノ名称 ベクトル処理装置 ３、補正をする者 事件との関係 出 願 人 東京都港区芝五ｊ月二＋３：３計１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁１４３７番８ ＞：ｆ、ｌ
二友三１１１ビル日本電気株式会社内 （６５９＋） 弁ニジＩ！−１： 内 原） ） ５ 補正の対象 明細書の発明の詳細な説明の欄 ６ 補正の内容 明細書の発明の詳細な説明の欄を下記のように訂正しま
す。 記 １ 第４貞第３行目の記載「実新時」を「更新時」と訂
正しまず。 ２ 同頁第５行目の記載「上述の」を「上述の」と訂正
します。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 ベクトルエレメントデータからなるベクトルデータをそ
れぞれが保持する複数個のベクトルレジスタと、 前記ベクトルエレメントデータに対応するベクトルマス
クビットからなるベクトルマスクデータを保持する前記
ベクトルレジスタ対応のベクトルマスクレジスタと、 前記ベクトルレジスタまたは前記ベクトルマスクレジス
タの保持内容を全ビット並列に演算するベクトル演算回
路と、 該ベクトル演算回路における前記ベクトルマスクデータ
の演算の結果を保持するベクトル制御レジスタと、 前記ベクトル演算回路における前記ペクトベルエレメン
トデータの演算の結果を前記ベクトルレジスタに格納す
るときに前記ベクトル制御レジスタの保持内容から対応
するベクトルマスクビットを選出スるベクトルマスクビ
ット選択回路２とを設け、該選出されたベクトルマスク
ビットによって演算済ベクトルエレメントデータを前記
ベクトルレジスタへ格納するか否かを制御するようにし
たことを特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16595883A JPS6059469A (ja) | 1983-09-09 | 1983-09-09 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16595883A JPS6059469A (ja) | 1983-09-09 | 1983-09-09 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059469A true JPS6059469A (ja) | 1985-04-05 |
| JPH0154746B2 JPH0154746B2 (ja) | 1989-11-21 |
Family
ID=15822244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16595883A Granted JPS6059469A (ja) | 1983-09-09 | 1983-09-09 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059469A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510682A (ja) * | 1999-09-20 | 2003-03-18 | インテル・コーポレーション | プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み |
| GB2470782A (en) * | 2009-06-05 | 2010-12-08 | Advanced Risc Mach Ltd | Conditional execution in a data processing apparatus handling vector instructions |
| JP2013210738A (ja) * | 2012-03-30 | 2013-10-10 | Nec Computertechno Ltd | ベクトル処理装置、ベクトル演算処理装置の制御方法 |
| JP2014510350A (ja) * | 2011-04-01 | 2014-04-24 | インテル コーポレイション | 書込マスクを用いて２つのソースオペランドを単一のデスティネーションに融合するシステム、装置及び方法 |
| JP2015524978A (ja) * | 2012-09-28 | 2015-08-27 | インテル・コーポレーション | 独立したデータに対する再帰演算のベクトル化のための読み出し及び書き込みマスク更新命令 |
| JP2015528610A (ja) * | 2012-09-28 | 2015-09-28 | インテル・コーポレーション | リードマスク及びライトマスクにより制御されるベクトル移動命令 |
-
1983
- 1983-09-09 JP JP16595883A patent/JPS6059469A/ja active Granted
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510682A (ja) * | 1999-09-20 | 2003-03-18 | インテル・コーポレーション | プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み |
| JP4921665B2 (ja) * | 1999-09-20 | 2012-04-25 | インテル・コーポレーション | プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み |
| GB2470782A (en) * | 2009-06-05 | 2010-12-08 | Advanced Risc Mach Ltd | Conditional execution in a data processing apparatus handling vector instructions |
| US8661225B2 (en) | 2009-06-05 | 2014-02-25 | Arm Limited | Data processing apparatus and method for handling vector instructions |
| GB2470782B (en) * | 2009-06-05 | 2014-10-22 | Advanced Risc Mach Ltd | A data processing apparatus and method for handling vector instructions |
| JP2014510350A (ja) * | 2011-04-01 | 2014-04-24 | インテル コーポレイション | 書込マスクを用いて２つのソースオペランドを単一のデスティネーションに融合するシステム、装置及び方法 |
| JP2017010573A (ja) * | 2011-04-01 | 2017-01-12 | インテル コーポレイション | 書込マスクを用いて２つのソースオペランドを単一のデスティネーションに融合するシステム、装置及び方法 |
| CN106681693A (zh) * | 2011-04-01 | 2017-05-17 | 英特尔公司 | 使用写掩码将两个源操作数混合进单个目的地的系统、装置和方法 |
| JP2013210738A (ja) * | 2012-03-30 | 2013-10-10 | Nec Computertechno Ltd | ベクトル処理装置、ベクトル演算処理装置の制御方法 |
| JP2015524978A (ja) * | 2012-09-28 | 2015-08-27 | インテル・コーポレーション | 独立したデータに対する再帰演算のベクトル化のための読み出し及び書き込みマスク更新命令 |
| JP2015528610A (ja) * | 2012-09-28 | 2015-09-28 | インテル・コーポレーション | リードマスク及びライトマスクにより制御されるベクトル移動命令 |
| JP2017107579A (ja) * | 2012-09-28 | 2017-06-15 | インテル・コーポレーション | リードマスク及びライトマスクにより制御されるベクトル移動命令 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0154746B2 (ja) | 1989-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6234242A (ja) | デ−タ処理システム | |
| US5379240A (en) | Shifter/rotator with preconditioned data | |
| US5471628A (en) | Multi-function permutation switch for rotating and manipulating an order of bits of an input data byte in either cyclic or non-cyclic mode | |
| EP0660227B1 (en) | Three input arithmetic logic unit forming the sum of a first and a second boolean combination of the inputs | |
| US6128614A (en) | Method of sorting numbers to obtain maxima/minima values with ordering | |
| US6173393B1 (en) | System for writing select non-contiguous bytes of data with single instruction having operand identifying byte mask corresponding to respective blocks of packed data | |
| US7389317B2 (en) | Long instruction word controlling plural independent processor operations | |
| US6530012B1 (en) | Setting condition values in a computer | |
| US20090249039A1 (en) | Providing Extended Precision in SIMD Vector Arithmetic Operations | |
| EP0655680A1 (en) | Arithmetic logic unit having plural independent sections and register storing resultant indicator bit from every section | |
| US6067613A (en) | Rotation register for orthogonal data transformation | |
| US6427203B1 (en) | Accurate high speed digital signal processor | |
| US6463525B1 (en) | Merging single precision floating point operands | |
| JPH113226A (ja) | 統合グラフィックス機能を有するｃｐｕ用のビジュアル命令セット | |
| GB2485774A (en) | Processor instruction to extract a bit field from one operand and insert it into another with an option to sign or zero extend the field | |
| US7191317B1 (en) | System and method for selectively controlling operations in lanes | |
| US8229989B2 (en) | Method for controlling rounding modes in single instruction multiple data (SIMD) floating-point units | |
| US6006315A (en) | Computer methods for writing a scalar value to a vector | |
| CN108009976A (zh) | 用于图形处理单元(gpu)计算的超级单指令多数据(超级simd) | |
| EP2439635B1 (en) | System and method for fast branching using a programmable branch table | |
| US6742013B2 (en) | Apparatus and method for uniformly performing comparison operations on long word operands | |
| EP0989485B1 (en) | Data processing apparatus | |
| JPS6059469A (ja) | ベクトル処理装置 | |
| US4620274A (en) | Data available indicator for an exhausted operand string | |
| JPH0850545A (ja) | 最小／最大検索命令を有するデジタル処理装置 |