JP6322639B2

JP6322639B2 - 導波路カプラー

Info

Publication number: JP6322639B2
Application number: JP2015539723A
Authority: JP
Inventors: ソクウニョン; ラマスワミスリナス; ピーギンスバーグブライアン; ビーレンタラヴィジェイ; ハルーンバヘル
Original assignee: 日本テキサス・インスツルメンツ株式会社; テキサスインスツルメンツインコーポレイテッド
Priority date: 2012-10-22
Filing date: 2013-10-22
Publication date: 2018-05-09
Anticipated expiration: 2033-10-22
Also published as: WO2014066437A1; US11088432B2; US20190123416A1; US10164318B2; US20140111394A1; US20160276731A1; US9356352B2; CN104737364B; CN104737364A; JP2015532570A

Description

本願は、概して導波路に関し、更に特定して言えば、導波路に結合するアンテナアッセンブリに関連する。

導波路は種々の応用例において用いられてきており、導波路の物理的性質の一部として、適切なカップリングは重要な課題である。殆どの低周波数応用例では、アンテナと導波路との間のこの種のカップリングは比較的容易に達成され得る。しかし、高周波数応用例（ミリ波又はテラヘルツ放射など）では、カップリングが問題となり得る。これは、整合精度が極めて高く（及び極めてコスト高に）なり得るためである。従って、高周波数応用例のためにアンテナを導波路に結合し得るように一層シンプルな整合構造が求められている。

従来のシステムの幾つかの例が、下記文献に記載されている。
米国特許公開番号２００８／０３０９５７７米国特許公開番号２０１１／０３０９８９９ＰＣＴ公開番号ＷＯ２０１１０３０２７７ Chen et al, "Sub-Wavelength Elliptical Patch Antenna Loaded With μ-Negative Metamaterials," IEEE Trans, on Antennas and Propagation, Vol. 58, No. 9, Sept. 2010, pp. 2909-2919 Beer et al., "Probe Based Radiation Pattern Measurements for Highly Integrated milliwave Antennas," Antennas and Propagation (EuCAP), 2010 Proceedings of Fourth European Conference on, vol., no., pp.1-5, 12-16 April 2010 Thomas et al. "Progress towards an integrated 380 GHz planar Schottky diode heterodyne receiver on single substrate," Proceedings of 18th International Symp. on Space THz Technology, ISSTT2007, Caltech, Pasadena, CA, SA, March 2007

或る装置が提供される。この装置は、集積回路（ＩＣ）及びアンテナパッケージを含む。アンテナパッケージは、ＩＣに固定される回路トレースアッセンブリ、及び回路トレースアッセンブリに固定されるカプラーを有する。カプラーは、アンテナアッセンブリ、及びアンテナアッセンブリを実質的に囲む高インピーダンス表面（ＨＩＳ）を含む。アンテナアッセンブリは、ウィンドウ領域と、ウィンドウ領域を実質的に囲む導電性領域と、ＩＣと通信する円形のパッチアンテナと、ウィンドウ領域内に位置し、円形のパッチアンテナの少なくとも一部の上に延び、円形のパッチアンテナと通信する、楕円形のパッチアンテナとを有する。

例示の一実施例において、装置は更に、カプラーに固定される整合アッセンブリを含む。整合アッセンブリは、ウィンドウ領域と実質的に整合される開口を含む。

例示の一実施例において、装置は更に、整合アッセンブリに固定される導波路を含む。

例示の一実施例において、導波路は実質的に矩形である。

例示の一実施例において、円形のパッチアンテナは更に、互いに対称的に整合される第１及び第２の円形のパッチアンテナを含む。

例示の一実施例において、楕円形のパッチアンテナは更に、互いに対称的に整合される第１及び第２の楕円形のパッチアンテナを含む。第１及び第２の楕円形のパッチアンテナの各々はウィンドウ領域内に位置する。第１及び第２の楕円形のパッチアンテナはそれぞれ、第１及び第２の円形のパッチアンテナの一部の上に延びる。第１及び第２の楕円形のパッチアンテナはそれぞれ、第１及び第２の円形のパッチアンテナと通信する。

例示の一実施例において或る方法が提供される。この方法は、互いに対称的に整合される第１及び第２の円形のパッチアンテナを第１のメタライゼーション層が含むように、基板の上に前記第１のメタライゼーション層を形成すること、第１のメタライゼーション層の上に第２のメタライゼーション層を形成することであって、第２のメタライゼーション層が第１、第２、及び第３の部分を有し、第２のメタライゼーション層の第１及び第２の部分が、それぞれ、第１及び第２のパッチアンテナと通信する、第２のメタライゼーション層を形成すること、第２のメタライゼーション層の上に第３のメタライゼーション層を形成することであって、第３のメタライゼーション層が第１、第２、及び第３の部分を有し、第３のメタライゼーション層の第１、第２、及び第３の部分が、それぞれ、第２のメタライゼーション層の第１、第２、及び第３の部分と通信する、第３のメタライゼーション層を形成すること、及び、第３のメタライゼーション層の上に第４のメタライゼーション層を形成することであって、第４のメタライゼーション層が第１、第２、及び第３の部分を有し、第４のメタライゼーション層の第１、第２、及び第３の部分が、それぞれ、第３のメタライゼーション層の第１、第２、及び第３の部分と通信し、第４のメタライゼーション層の第１及び第２の部分が、ウィンドウ領域を画定する第４のメタライゼーション層の第３の部分における開口内に位置し、第４のメタライゼーション層の第１及び第２の部分が、互いに対称的に整合される第１及び第２の楕円形のパッチアンテナを形成する、第４のメタライゼーション層を形成することを含む。

例示の一実施例において、この方法は更に、基板の第１の側に第１及び第２のパッドを形成すること、及び、第１の側から第２の側まで延びる第１及び第２のビアを形成することを含む。第１及び第２のビアは、第１及び第２のパッドと実質的に及びそれぞれ整合される。第１のメタライゼーション層は基板の第２の側の上に形成される。

例示の一実施例において、この方法は更に、第１及び第２のメタライゼーション層間に第１の誘電体層を形成すること、及び、第１及び第２のメタライゼーション層間に延びる第３及び第４のビアを形成することを含む。第３及び第４のビアは、それぞれ、第１及び第２の円形のパッチアンテナと通信する。第２のメタライゼーション層の第１及び第２の部分は、それぞれ、第３及び第４のビアと通信する。

例示の一実施例において、この方法は更に、第２及び第３のメタライゼーション層間に第２の誘電体層を形成すること、第２及び第３のメタライゼーション層間に延びる第５及び第６のビアを形成することであって、それぞれ、第２及び第３のメタライゼーション層の第１及び第２の部分と通信する、第５及び第６のビアを形成すること、及び、第２及び第３のメタライゼーション層間に延びる第７のビアのセットを形成することであって、第２及び第３のメタライゼーション層の第３の部分と通信する、第７のビアのセットを形成することを含む。

例示の一実施例において、この方法は更に、第３及び第４のメタライゼーション層間に第３の誘電体層を形成すること、第３及び第４のメタライゼーション層間に延びる第８及び第９のビアを形成することであって、それぞれ、第３及び第４のメタライゼーション層の第１及び第２の部分と通信する、第８及び第９のビアを形成すること、及び、第３及び第４のメタライゼーション層間に延びる第１０のビアのセットを形成することであって、第３及び第４のメタライゼーション層の第３の部分と通信する、第１０のビアのセットを形成することを含む。

例示の一実施例において、この方法は更に、回路トレースアッセンブリを基板に固定すること、及び、ＩＣを回路トレースアッセンブリに固定することを含む。

例示の一実施例において或る装置が提供される。この装置は、回路基板、ＩＣ、アンテナパッケージ、及び整合アッセンブリを含む。アンテナパッケージは、ＩＣ及び回路基板に固定される回路トレースアッセンブリと、回路トレースアッセンブリに固定されるカプラーとを有する。カプラーは、アンテナアッセンブリと、アンテナアッセンブリを実質的に囲むＨＩＳとを含む。アンテナアッセンブリは、ウィンドウ領域と、ウィンドウ領域を実質的に囲む導電体と、ＩＣと通信する第１の円形のパッチアンテナと、ＩＣと通信する第２の円形のパッチアンテナであって、第１及び第２のパッチアンテナが互いに対称的に整合される、第２の円形のパッチアンテナと、ウィンドウ領域内に位置し、第１の円形のパッチアンテナの少なくとも一部の上に延び、第１の円形のパッチアンテナと通信する、第１の楕円形のパッチアンテナと、ウィンドウ領域内に位置し、第２の円形のパッチアンテナの少なくとも一部の上に延び、第２の円形のパッチアンテナと通信する、第２の楕円形のパッチアンテナとを有する。第１及び第２の楕円形のパッチアンテナは互いに対称的に整合される。整合アッセンブリはカプラーに固定され、整合アッセンブリは、ウィンドウ領域と実質的に整合される開口と、整合アッセンブリに固定される導波路とを含む。

例示の一実施例において、カプラーは更に、互いに対称的に整合される第１及び第２の円形のパッチアンテナを第１のメタライゼーション層が含むように、基板の上に形成される第１のメタライゼーション層、第１のメタライゼーション層の上に形成される第２のメタライゼーション層であって、第２のメタライゼーション層が第１、第２、及び第３の部分を有し、第２のメタライゼーション層の第１及び第２の部分が、それぞれ、第１及び第２のパッチアンテナと通信する、第２のメタライゼーション層、第２のメタライゼーション層の上に形成される第３のメタライゼーション層であって、第３のメタライゼーション層が第１、第２、及び第３の部分を有し、第３のメタライゼーション層の第１、第２、及び第３の部分が、それぞれ、第２のメタライゼーション層の第１、第２、及び第３の部分と通信する、第３のメタライゼーション層、及び、第３のメタライゼーション層の上に形成される第４のメタライゼーション層であって、第４のメタライゼーション層が第１、第２、及び第３の部分を有し、第４のメタライゼーション層の第１、第２、及び第３の部分が、それぞれ、第３のメタライゼーション層の第１、第２、及び第３の部分と通信し、第４のメタライゼーション層の第１及び第２の部分が、ウィンドウ領域を画定する第４のメタライゼーション層の第３の部分における開口内に位置し、第４のメタライゼーション層の第１及び第２の部分が、互いに対称的に整合される第１及び第２の楕円形のパッチアンテナを形成する、第４のメタライゼーション層を含む。

例示の一実施例において、カプラーは更に、基板の第１の側に形成される第１及び第２のパッドであって、回路トレースアッセンブリに固定される第１及び第２のパッド、及び第１の側から第２の側まで延びる第１及び第２のビアを含む。第１及び第２のビアは、第１及び第２のパッドと実質的に及びそれぞれ整合される。第１のメタライゼーション層は基板の第２の側の上に形成される。

例示の一実施例において、カプラーは更に、第１及び第２のメタライゼーション層間に形成される第１の誘電体層、及び、第１及び第２のメタライゼーション層間に延びる第３及び第４のビアを含む。第３及び第４のビアは、それぞれ、第１及び第２の円形のパッチアンテナと通信する。第２のメタライゼーション層の第１及び第２の部分は、それぞれ、第３及び第４のビアと通信する。

例示の一実施例において、この方法は更に、第２及び第３のメタライゼーション層間に形成される第２の誘電体層、第２及び第３のメタライゼーション層間に延びる第５及び第６のビアであって、それぞれ、第２及び第３のメタライゼーション層の第１及び第２の部分と通信する、第５及び第６のビア、及び、第２及び第３のメタライゼーション層間に延びる第７のビアのセットであって、第２及び第３のメタライゼーション層の第３の部分と通信する、第７のビアのセットを含む。

例示の一実施例において、カプラーは更に、第３及び第４のメタライゼーション層間に形成される第３の誘電体層、第３及び第４のメタライゼーション層間に延びる第８及び第９のビアであって、それぞれ、第３及び第４のメタライゼーション層の第１及び第２の部分と通信する、第８及び第９のビア、及び、第３及び第４のメタライゼーション層間に延びる第１０のビアのセットであって、第３及び第４のメタライゼーション層の第３の部分と通信する、第１０のビアのセットを含む。

例示の一実施例において、整合アッセンブリは更にプレートを含み、プレートは、その中に形成される複数の整合開口を有する。

本発明に従った通信システムの一例の図である。

図１の集積回路（ＩＣ）カップリングシステムの図である。

図２のカプラーの一例の断面図である。

切断線Ｉ‐Ｉに沿った図２及び図３のカプラーの平面図である。切断線ＩＩ‐ＩＩに沿った図２及び図３のカプラーの平面図である。切断線ＩＩＩ‐ＩＩＩに沿った図２及び図３のカプラーの平面図である。切断線ＩＶ‐ＩＶに沿った図２及び図３のカプラーの平面図である。

図１のエアーカップリングシステムの一例の図である。

図８のカプラーの断面図である。

切断線Ｖ‐Ｖに沿った図８及び図９のカプラーの一例の平面図である。

図２及び図８の整合アッセンブリ及び導波路の一例の平面図である。

図１は、本発明の原理を具現化する例示のシステム５０を図示する。上述のように、ミリ波又はテラヘルツ放射を搬送する導波路を実装することは困難であるが、この例では、ＩＣカップリングシステム１００及びエアーカップリングシステム３００がある。図示するように、システム１００は概して、ＩＣ１０４、アンテナパッケージ１０４、整合アッセンブリ１１６、及び導波路１１６を含み、システム３００は概して、導波路３１６、整合アッセンブリ３１４、及びカプラー３１４を含む。システム１００及び３００の各々の詳細は、図２〜図１１に関してこれ以降に説明する。また、システム５０は、共通の導波路である導波路１１６及び１１８、互いに通信している２つ又はそれ以上のシステム１００、又は互いに通信している２つ又はそれ以上のシステム２００など、様々の構成を含み得る。

まずシステム１００を見ると、図２〜図７において例示の構成を見ることができる。図示するように、ＩＣ１０４（これは、例えばマイクロプロセッサであり得る）は、印刷回路基板（ＰＣＢ）１０２に固定される他の構成要素（図示せず）と通信することができ、ワイヤレス通信することができる。ＩＣ１０２は、回路トレースアッセンブリ１１０（これ自体は、ＰＣＢ又はＩＣであり得る）によってこれを行なうことができる。この例に示すように、この回路トレースアッセンブリ１１０（これは概してトレース１１８を含む）は、機械的及び電気的カップリング両方を提供するはんだボール（例えば、１０６‐１〜１０６‐４）によりＩＣ１０４及びＰＣＢ１０２両方に固定される。回路トレースアッセンブリ１１０にカプラー１１２が結合される（ここで、カプラー１１２及び回路トレースアッセンブリ１１０は集合的に、アンテナパッケージ１０８と呼ぶことができる）。このカプラー１１２は、アンテナアッセンブリ１２２（これは図２において更に詳細に見ることができる）及び高インピーダンス表面（ＨＩＳ）１２０を含むＰＢＣ又はＩＣであり得る。ＨＩＳの一例が米国特許出願出願番号１３／１１６，８８５に示され記載されており、当該出願は、あらゆる目的のため参照として本明細書に組み込まれる。アンテナアッセンブリ１２２は典型的に、ミリ波又はテラヘルツ放射（これは、約６０ＧＨｚから約１０ＴＨｚまでの周波数範囲にあり得る）を送信及び／又は受信するような寸法とされ、概して狭く垂直のビームを生成するように構成される。その後、アンテナ１１４を導波路１１６（これは例えば、実質的に矩形であり得る）と整合するように、整合プレート１１４がカプラー１１２に結合され得る。
米国特許出願出願番号１３／１１６，８８５

しかし、ここで関心の対象となるのはカプラー１１２のための構成である。上述したように、カプラー１１２は、例えば、ＰＣＢ又はＩＣであり得、カプラー１１２の一例の少なくとも一部の形成及び構造両方の一例を図３〜図７において見ることができる。この例では、アンテナアッセンブリ１２２が、概して、スタッド２０１‐１〜２０１‐２２（例えば、はんだボールにより）で回路トレースアッセンブリ１１０に固定される。これらのスタッド２０１‐１及び２０１‐２２は概して、基板２０４を介してメタライゼーション層２２８の部分２０３‐１〜２０３‐３まで延びるように形成される。メタライゼーション層２２８の部分２０３‐１及び２０３‐２は概して、ウィンドウ領域２１３内で互いに対称的に整合される円形のパッチアンテナを形成する。部分２０３‐１及び２０３‐２を囲んでいるのは、部分２０３‐３（これは典型的に接地される）である。誘電体層２１１（これは１層又は複数の層で形成され得る）が部分２０３‐１〜２０３‐３の上に形成され得、また、ビア２１４‐１及び２１４‐２が、誘電体層２１１（これは例えば、二酸化シリコンで形成され得る）を介して形成され得る。

この例に示されるように、その後、メタライゼーション層２２８の上に複数の相互接続層が用いられる。誘電体層２１１の上に形成されるのは、メタライゼーション層２３０及び誘電体層２１５である。このメタライゼーション層２３０は、部分２１６‐１、２１６‐２、及び２１６‐３を有する。この例に示されるように、部分２１６‐１及び２１６‐２は、部分２１０‐１及び２１０‐２（又は円形のパッチアンテナ）のための相互接続パッドとして機能するように部分２１６‐３内の小さなウィンドウ内に形成される。同様に、メタライゼーション層２３２の部分２２０‐１及び２２０‐２は、相互接続パッド（これらは、ビア２１８‐１及び２１８‐２を用いて部分２１６‐１及び２１６‐２に結合される）として機能し得る。部分２１６‐３及び２２０‐３はまた、２１８‐３〜２１８‐４９を用いて共に結合され得る。

その後、メタライゼーション層２３２の上に誘電体層２１７及びメタライゼーション層２３４が形成され得る。メタライゼーション層２３４の部分２２４‐１及び２２４‐２は、楕円形のパッチアンテナ（これらは例えば、約６００ μｍ×２５０ μｍであり得る）を形成し得る。これらの楕円形のパッチアンテナは、ウィンドウ領域２１３（これは、概して部分２２４‐３により画定される）内に位置し、（それぞれ）ビア２２２‐１及び２２２‐２により部分２２０‐１及び２２０‐２に結合される。部分２２４‐３はまた、ウィンドウ領域２１３を実質的に囲む導電性領域２２６を形成するように、ビア２２２‐３〜２２２‐４９で部分２２０‐３に結合され得る。これを行なうことにより、楕円形のパッチアンテナ（即ち、部分２２４‐１及び２２４‐２）は、円形のパッチアンテナ（即ち、部分２１０‐１及び２１０‐２）からエネルギーを収集することができ、それを垂直に（例えば、導波路１１６に）向けることができる。また、メタライゼーション層の各々は、例えば、アルミニウム又は銅で形成され得、各ビアは、例えば、タングステンで形成され得ることに留意されたい。

カプラー３１２はまた、カプラー１１２のものと同様の構成を有することもできる。このようなカプラーの一例を図８〜図１０において見ることができる。この例に示すように、カプラー３１２のメタライゼーション層２３０、２３２、及び２３４は、図３〜図７に示されるカプラー１１２の例のものと同様の方式で配される。ただし、メタライゼーション層２２８に違いがある。この例では、メタライゼーション層２２８は、部分３０６‐１及び３０６‐２を有するように配される。これらの部分３０６‐１及び３０６‐２は、ウィンドウ領域２１３を超えて延びる、円形のパッチアンテナ（これらは、例えば、各々約５８０ μｍの半径を有し得る）を形成し得る。ビア３０４‐１及び３０４‐２は、部分３０６‐１及び３０６‐２からアンテナ３０２‐１及び３０２‐２まで基板を介して延びる。また、パッド３０８‐１及び３０８‐２が、部分３０６‐１及び３０６‐２及びビア２１４‐１及び２１４‐２間に形成され得る。

図１１は、整合アッセンブリ１１４及び／又は３１４及び導波路１１６及び／又は３１６の一例の平面図を図示する。図示するように、整合アッセンブリ１１４及び／又は３１４は、部分４０８を実質的に囲むリング４１０を有する円形のプレート（これは、アルミニウム又はスチールで形成され得る）で形成され得る。リング４１０内には、開口４０２‐１〜４０２‐４及び４０４‐１〜４０４‐４があり、これらの開口は、プレートを介して延び、整合アッセンブリ１１４又は３１４をそれぞれカプラー１１２又は３１２に固定するように、又は整合マーカーとして動作するように用いることができる。開口４０６（これは、部分４０８の中央であるように示される）は概して、この例ではウィンドウ領域２１３と整合される。

本発明に関連する技術に習熟した者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び他の実施例を実装し得ることが分かるであろう。

Claims

集積回路（ＩＣ）とアンテナパッケージとを含む装置であって、
前記アンテナパッケージが、前記ＩＣに固定される回路トレースアッセンブリと、前記回路トレースアッセンブリに固定されるカプラーとを有し、
前記カプラーが、
アンテナアッセンブリであって、
ウィンドウ領域と、
前記ウィンドウ領域を実質的に囲む導電性領域と、
前記ＩＣと通信する円形のパッチアンテナと、
前記ウィンドウ領域内に位置し、前記円形のパッチアンテナの少なくとも一部の上に延び、前記円形のパッチアンテナと通信する、楕円形のパッチアンテナと、
を有する、前記アンテナアッセンブリと、
前記アンテナアッセンブリを実質的に囲む高インピーダンス表面（ＨＩＳ）と、
を含む、装置。
請求項１に記載の装置であって、
前記カプラーに固定される整合アッセンブリを更に含み、前記整合アッセンブリが、前記ウィンドウ領域と実質的に整合される開口を含む、装置。
請求項２に記載の装置であって、
前記整合アッセンブリに固定される導波路を更に含む、装置。
請求項３に記載の装置であって、
前記導波路が実質的に矩形である、装置。
請求項３に記載の装置であって、
前記円形のパッチアンテナが、互いに対称的に整合される第１及び第２の円形のパッチアンテナを更に含む、装置。
請求項５に記載の装置であって、
前記楕円形のパッチアンテナが、互いに対称的に整合される第１及び第２の楕円形のパッチアンテナを更に含み、前記第１及び第２の楕円形のパッチアンテナの各々が前記ウィンドウ領域内に配置され、前記第１及び第２の楕円形のパッチアンテナがそれぞれ前記第１及び第２の円形のパッチアンテナの一部の上に延び、前記第１及び第２の楕円形のパッチアンテナがそれぞれ前記第１及び第２の円形のパッチアンテナと通信する、装置。
回路基板と、集積回路（ＩＣ）と、アンテナパッケージと、整合アッセンブリと、前記整合アセンブリに固定される導波路とを含む装置であって、
前記アンテナパッケージが、前記ＩＣと前記回路基板とに固定される回路トレースアッセンブリと、前記回路トレースアッセンブリに固定されるカプラーとを有し、
前記カプラーが、
アンテナアッセンブリであって、
ウィンドウ領域と、
前記ウィンドウ領域を実質的に囲む導電性領域と、
前記ＩＣと通信する第１の円形のパッチアンテナと、
前記ＩＣと通信する第２の円形のパッチアンテナであって、前記第１及び第２のパッチアンテナが互いに対称的に整合される、前記第２の円形のパッチアンテナと、
前記ウィンドウ領域内に配置され、前記第１の円形のパッチアンテナの少なくとも一部の上に延び、前記第１の円形のパッチアンテナと通信する、第１の楕円形のパッチアンテナと、
前記ウィンドウ領域内に配置され、前記第２の円形のパッチアンテナの少なくとも一部の上に延び、前記第２の円形のパッチアンテナと通信する、第２の楕円形のパッチアンテナであって、前記第１及び第２の楕円形のパッチアンテナが互いに対称的に整合される、前記第２の楕円形のパッチアンテナと、
を有する、前記アンテナアッセンブリと、
前記アンテナアッセンブリを実質的に囲む高インピーダンス表面（ＨＩＳ）と、
を含み、
前記整合アッセンブリが前記カプラーに固定され、前記整合アッセンブリが、前記ウィンドウ領域と実質的に整合される開口を含む、回路。
請求項７に記載の装置であって、
前記カプラーが、
互いに対称的に整合される前記第１及び第２の円形のパッチアンテナを第１のメタライゼーション層が含むように、基板の上に形成される、前記第１のメタライゼーション層と、
前記第１のメタライゼーション層の上に形成される第２のメタライゼーション層であって、前記第２のメタライゼーション層が第１、第２及び第３の部分を有し、前記第２のメタライゼーション層の前記第１及び第２の部分が、それぞれ、前記第１及び第２のパッチアンテナと通信する、前記第２のメタライゼーション層と、
前記第２のメタライゼーション層の上に形成される第３のメタライゼーション層であって、前記第３のメタライゼーション層が第１、第２及び第３の部分を有し、前記第３のメタライゼーション層の前記第１、第２及び第３の部分が、それぞれ、前記第２のメタライゼーション層の前記第１、第２及び第３の部分と通信する、前記第３のメタライゼーション層と、
前記第３のメタライゼーション層の上に形成される第４のメタライゼーション層であって、前記第４のメタライゼーション層が第１、第２及び第３の部分を有し、前記第４のメタライゼーション層の前記第１、第２及び第３の部分が、それぞれ、前記第３のメタライゼーション層の前記第１、第２及び第３の部分と通信し、前記第４のメタライゼーション層の前記第１及び第２の部分が、前記ウィンドウ領域を画定する前記第４のメタライゼーション層の前記第３の部分における開口内に配置され、前記第４のメタライゼーション層の前記第１及び第２の部分が、互いに対称的に整合される第１及び第２の楕円形のパッチアンテナを形成する、前記第４のメタライゼーション層と、
を更に含む、装置。
請求項８に記載の装置であって、
前記カプラーが、
前記基板の第１の側に形成される第１及び第２のパッドであって、前記回路トレースアッセンブリに固定される、前記第１及び第２のパッドと、
前記基板の前記第１の側から第２の側まで延びる第１及び第２のビアと、
を更に含み、
前記第１及び第２のビアが、前記第１及び第２のパッドと実質的に及びそれぞれ整合され、前記第１のメタライゼーション層が前記基板の前記第２の側の上に形成される、装置。
請求項９に記載の装置であって、
前記カプラーが、
前記第１及び第２のメタライゼーション層間に形成される第１の誘電体層と、
前記第１及び第２のメタライゼーション層間に延びる第３及び第４のビアと、
を更に含み、
前記第３及び第４のビアが、それぞれ、前記第１及び第２の円形のパッチアンテナと通信し、前記第２のメタライゼーション層の前記第１及び第２の部分が、それぞれ、前記第３及び第４のビアと通信する、装置。
請求項１０に記載の装置であって、
前記カプラーが、
前記第２及び第３のメタライゼーション層間に形成される第２の誘電体層と、
前記第２及び第３のメタライゼーション層間に延びる第５及び第６のビアであって、それぞれ、前記第２及び第３のメタライゼーション層の前記第１及び第２の部分と通信する、前記第５及び第６のビアと、
前記第２及び第３のメタライゼーション層間に延びる第７のビアのセットであって、前記第２及び第３のメタライゼーション層の前記第３の部分と通信する、第７のビアの前記セットと、
を更に含む、装置。
請求項１１に記載の装置であって、
前記カプラーが、
前記第３及び第４のメタライゼーション層間に形成される第３の誘電体層と、
前記第３及び第４のメタライゼーション層間に延びる第８及び第９のビアであって、それぞれ、前記第３及び第４のメタライゼーション層の前記第１及び第２の部分と通信する、前記第８及び第９のビアと、
前記第３及び第４のメタライゼーション層間に延びる第１０のビアのセットであって、前記第３及び第４のメタライゼーション層の前記第３の部分と通信する、第１０のビアの前記セットと、
を更に含む、装置。
請求項１２に記載の装置であって、
前記整合アッセンブリが、その中に形成される複数の整合開口を有するプレートを更に含む、装置。
請求項１３に記載の装置であって、
前記導波路が実質的に矩形である、装置。
方法であって、
互いに対称的に整合される第１及び第２の円形のパッチアンテナを第１のメタライゼーション層が含むように、基板の上に前記第１のメタライゼーション層を形成することと、
前記第１のメタライゼーション層の上に第２のメタライゼーション層を形成することであって、前記第２のメタライゼーション層が第１、第２及び第３の部分を有し、前記第２のメタライゼーション層の前記第１及び第２の部分が、それぞれ、前記第１及び第２のパッチアンテナと通信する、前記第２のメタライゼーション層を形成することと、
前記第２のメタライゼーション層の上に第３のメタライゼーション層を形成することであって、前記第３のメタライゼーション層が第１、第２及び第３の部分を有し、前記第３のメタライゼーション層の前記第１、第２及び第３の部分が、それぞれ、前記第２のメタライゼーション層の前記第１、第２及び第３の部分と通信する、前記第３のメタライゼーション層を形成することと、
前記第３のメタライゼーション層の上に第４のメタライゼーション層を形成することであって、前記第４のメタライゼーション層が第１、第２及び第３の部分を有し、前記第４のメタライゼーション層の前記第１、第２及び第３の部分が、それぞれ、前記第３のメタライゼーション層の前記第１、第２及び第３の部分と通信し、前記第４のメタライゼーション層の前記第１及び第２の部分が、ウィンドウ領域を画定する前記第４のメタライゼーション層の前記第３の部分における開口内に配置され、前記第４のメタライゼーション層の前記第１及び第２の部分が、互いに対称的に整合される第１及び第２の楕円形のパッチアンテナを形成する、前記第４のメタライゼーション層を形成することと、
を含む、方法。
請求項１５に記載の方法であって、
前記基板の第１の側に第１及び第２のパッドを形成することと、
前記第１の側から第２の側まで延びる第１及び第２のビアを形成することと、
を更に含み、
前記第１及び第２のビアが前記第１及び第２のパッドと実質的に及びそれぞれ整合され、前記第１のメタライゼーション層が前記基板の前記第２の側の上に形成される、方法。
請求項１６に記載の方法であって、
前記第１及び第２のメタライゼーション層間に第１の誘電体層を形成することと、
前記第１及び第２のメタライゼーション層間に延びる第３及び第４のビアを形成することと、
を更に含み、
前記第３及び第４のビアが、それぞれ、前記第１及び第２の円形のパッチアンテナと通信し、前記第２のメタライゼーション層の前記第１及び第２の部分が、それぞれ、前記第３及び第４のビアと通信する、方法。
請求項１７に記載の方法であって、
前記第２及び第３のメタライゼーション層間に第２の誘電体層を形成することと、
前記第２及び第３のメタライゼーション層間に延びる第５及び第６のビアを形成することであって、前記第５及び第６のビアが、それぞれ、前記第２及び第３のメタライゼーション層の前記第１及び第２の部分と通信する、前記第５及び第６のビアを形成することと、
前記第２及び第３のメタライゼーション層間に延びる第７のビアのセットを形成することであって、第７のビアの前記セットが、前記第２及び第３のメタライゼーション層の前記第３の部分と通信する、前記第７のビアのセットを形成することと、
を更に含む、方法。
請求項１８に記載の方法であって、
前記第３及び第４のメタライゼーション層間に第３の誘電体層を形成することと、
前記第３及び第４のメタライゼーション層間に延びる第８及び第９のビアを形成することであって、前記第８及び第９のビアが、それぞれ、前記第３及び第４のメタライゼーション層の前記第１及び第２の部分と通信する、前記第８及び第９のビアを形成することと、
前記第３及び第４のメタライゼーション層間に延びる第１０のビアのセットを形成することであって、第１０のビアの前記セットが、前記第３及び第４のメタライゼーション層の前記第３の部分と通信する、前記第１０のビアのセットを形成することと、
を更に含む、方法。
請求項１９に記載の方法であって、
回路トレースアッセンブリを前記基板に固定することと、
集積回路（ＩＣ）を前記回路トレースアッセンブリに固定することと、
を更に含む、方法。