JP6316219B2 - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP6316219B2
JP6316219B2 JP2015010243A JP2015010243A JP6316219B2 JP 6316219 B2 JP6316219 B2 JP 6316219B2 JP 2015010243 A JP2015010243 A JP 2015010243A JP 2015010243 A JP2015010243 A JP 2015010243A JP 6316219 B2 JP6316219 B2 JP 6316219B2
Authority
JP
Japan
Prior art keywords
main surface
stress relaxation
power semiconductor
semiconductor module
relaxation member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015010243A
Other languages
Japanese (ja)
Other versions
JP2016134586A (en
Inventor
吉典 横山
吉典 横山
真之介 曽田
真之介 曽田
成人 太田
成人 太田
西川　和康
和康 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015010243A priority Critical patent/JP6316219B2/en
Publication of JP2016134586A publication Critical patent/JP2016134586A/en
Application granted granted Critical
Publication of JP6316219B2 publication Critical patent/JP6316219B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュールに関し、特に放熱部材を備えるパワー半導体モジュールに関する。   The present invention relates to a power semiconductor module, and more particularly to a power semiconductor module including a heat dissipation member.

一般に、パワー半導体モジュールは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体素子が放熱部材となる金属板上に絶縁基板を介して搭載されている。一般に、絶縁基板は、セラミックス板とその両面に形成された金属板とを含み、一方の金属板がパワー半導体素子と接合されており、他方の金属板が放熱部材と接合されている。   Generally, in a power semiconductor module, a power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) is mounted on a metal plate serving as a heat dissipation member via an insulating substrate. In general, the insulating substrate includes a ceramic plate and metal plates formed on both surfaces thereof, one metal plate is bonded to the power semiconductor element, and the other metal plate is bonded to the heat dissipation member.

これにより、パワー半導体素子の発熱は放熱部材を介して効率よく放熱され、パワー半導体素子を所定温度以下で使用することができる。   Thereby, the heat generated by the power semiconductor element is efficiently radiated through the heat radiating member, and the power semiconductor element can be used at a predetermined temperature or lower.

しかし、使用条件によっては、パワー半導体モジュールを構成する部材間（たとえばセラミックス板を構成する材料と放熱部材を構成する材料間）の熱膨張率の違いにより、絶縁基板と放熱部材との接合部にクラックが発生し、パワー半導体モジュールの放熱性が低下することがあった。   However, depending on the usage conditions, due to the difference in thermal expansion coefficient between the members constituting the power semiconductor module (for example, between the material constituting the ceramic plate and the material constituting the heat radiating member), the junction between the insulating substrate and the heat radiating member Cracks may occur and the heat dissipation of the power semiconductor module may be reduced.

そこで、このような放熱性の劣化を防止するために、絶縁基板と放熱部材との間に、応力緩和部材を介在させる技術が提案されている。   Therefore, in order to prevent such deterioration of heat dissipation, a technique has been proposed in which a stress relaxation member is interposed between the insulating substrate and the heat dissipation member.

特開２００６−２９４６９９号公報には、複数の貫通穴が形成された肉厚０．３〜３ｍｍのアルミニウム板からなる応力緩和部材が提案されている。この応力緩和材が、絶縁基板およびヒートシンクにろう付けされている。   Japanese Patent Laid-Open No. 2006-294699 proposes a stress relaxation member made of an aluminum plate having a thickness of 0.3 to 3 mm in which a plurality of through holes are formed. This stress relaxation material is brazed to the insulating substrate and the heat sink.

特開２０１１−２３５４５号公報には、貫通穴が形成されたアルミニウム系めっき鋼板からなる緩衝材が提案されている。絶縁基板と伝熱材との熱膨張係数の中間にあたる鋼板を採用し、貫通穴で応力を吸収している。この応力緩衝材は、絶縁基板および伝熱材にろう付けされており、さらに、応力緩衝材の貫通穴内の熱伝導性を向上させるために、貫通穴内にろう材が充填されている。   Japanese Unexamined Patent Application Publication No. 2011-23545 proposes a cushioning material made of an aluminum-based plated steel sheet in which a through hole is formed. A steel plate that is in the middle of the thermal expansion coefficient between the insulating substrate and the heat transfer material is adopted, and the stress is absorbed by the through holes. The stress buffer material is brazed to the insulating substrate and the heat transfer material, and the through hole is filled with a brazing material in order to improve thermal conductivity in the through hole of the stress buffer material.

特開２００６−２９４６９９号公報JP 2006-294699 A 特開２０１１−２３５４５号公報JP 2011-23545 A

しかしながら、上述のような従来の応力緩和部材は、放熱部材と、たとえばアルミニウム（Ａｌ）−ケイ素（Ｓｉ）共晶系合金からなるろう材（融点５７７℃）によりろう付けされている。そのため、応力緩和部材と放熱部材とははんだ接合と比較して強固に接合することができるが、ろう材の融点が高いため、ろう材による応力緩和部材と放熱部材との接合界面にはもともと大きな熱歪みが生じているという問題がある。   However, the conventional stress relaxation member as described above is brazed with a heat radiating member and a brazing material (melting point: 577 ° C.) made of, for example, an aluminum (Al) -silicon (Si) eutectic alloy. Therefore, the stress relaxation member and the heat radiating member can be firmly bonded as compared with solder bonding. However, since the melting point of the brazing material is high, the bonding interface between the stress relaxation member and the heat radiating member by the brazing material is originally large. There is a problem that thermal distortion occurs.

さらに、特開２００６−２９４６９９号公報に記載の応力緩和部材は、純度９９％以上の純アルミニウムからなるアルミニウム板を用い、かつ中空に設けられた貫通孔を複数有している。そのため、当該応力緩和部材の熱伝導性は低く、パワー半導体モジュールに要求される放熱性を得ることができないという問題があった。   Furthermore, the stress relaxation member described in Japanese Patent Application Laid-Open No. 2006-294699 uses an aluminum plate made of pure aluminum having a purity of 99% or more and has a plurality of through-holes provided in the hollow. Therefore, the thermal conductivity of the stress relaxation member is low, and there is a problem that the heat dissipation required for the power semiconductor module cannot be obtained.

また、特開２０１１−２３５４５号公報に記載の緩衝材は、熱膨張係数が絶縁基板と伝熱材との中間にあたるアルミメッキ鋼板を用いているため、塑性変形が起こらず応力緩和効果が低く、熱伝導性も低いという問題があった。   Moreover, since the buffer material described in JP 2011-23545 uses an aluminum-plated steel plate whose thermal expansion coefficient is between the insulating substrate and the heat transfer material, plastic deformation does not occur and the stress relaxation effect is low. There was a problem of low thermal conductivity.

本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、高い放熱性を有し、かつ放熱性の劣化が抑制されているパワー半導体モジュールを提供することにある。   The present invention has been made to solve the above-described problems. A main object of the present invention is to provide a power semiconductor module having high heat dissipation and suppressing deterioration of heat dissipation.

本発明に係るパワー半導体モジュールは、パワー半導体素子と、前記パワー半導体素子を搭載している絶縁基板と、前記絶縁基板を介して前記パワー半導体素子と接続されている放熱部材と、前記絶縁基板と前記放熱部材との間に配置されている応力緩和部材とを備える。前記応力緩和部材は、前記絶縁基板と第１接合部材を介して接合されている第１の主面と、前記放熱部材と第２接合部材を介して接合されている第２の主面とを含む。さらに、前記応力緩和部材において、前記第１の主面および前記第２の主面の少なくとも一方に連なる１つ以上の空間が形成されている。前記第１接合部材および前記第２の接合部材の少なくとも一方は前記空間の内部に入り込むように形成されており、かつ前記空間の内壁の少なくとも一部と接合されていない。   A power semiconductor module according to the present invention includes a power semiconductor element, an insulating substrate on which the power semiconductor element is mounted, a heat dissipation member connected to the power semiconductor element through the insulating substrate, and the insulating substrate. A stress relieving member disposed between the heat dissipating member. The stress relaxation member includes a first main surface bonded to the insulating substrate via a first bonding member, and a second main surface bonded to the heat dissipation member via a second bonding member. Including. Furthermore, in the stress relaxation member, one or more spaces are formed that are continuous with at least one of the first main surface and the second main surface. At least one of the first joining member and the second joining member is formed so as to enter the interior of the space, and is not joined to at least a part of the inner wall of the space.

本発明に依れば、高い放熱性を有し、かつ放熱性の劣化が抑制されているパワー半導体モジュールを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the power semiconductor module which has high heat dissipation and the deterioration of heat dissipation is suppressed can be provided.

実施の形態１に係るパワー半導体モジュールを説明するための断面図である。FIG. 3 is a cross-sectional view for explaining the power semiconductor module according to the first embodiment. 実施の形態１に係るパワー半導体モジュールを説明するための斜視図である。FIG. 3 is a perspective view for explaining the power semiconductor module according to the first embodiment. 実施の形態１に係る応力緩和部材およびはんだ接合材を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining the stress relaxation member and the solder joint material according to the first embodiment. 実施の形態１に係る応力緩和部材を説明するための上面図である。FIG. 5 is a top view for explaining the stress relaxation member according to the first embodiment. 図４中の線分Ｖ−Ｖにおける断面図である。It is sectional drawing in line segment VV in FIG. 実施の形態１に係る応力緩和部材の変形例を説明するための上面図である。FIG. 6 is a top view for explaining a modification of the stress relaxation member according to the first embodiment. 実施の形態１に係るパワー半導体モジュールの変形例を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a modification of the power semiconductor module according to the first embodiment. 実施の形態２に係るパワー半導体モジュールを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a power semiconductor module according to a second embodiment. 実施の形態３に係るパワー半導体モジュールを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a power semiconductor module according to a third embodiment. 実施の形態３に係る応力緩和部材を説明するための断面図である。6 is a cross-sectional view for explaining a stress relaxation member according to Embodiment 3. FIG. 実施の形態３に係るパワー半導体モジュールの変形例を説明するための断面図である。FIG. 10 is a cross-sectional view for explaining a modification of the power semiconductor module according to the third embodiment. 実施の形態３に係る応力緩和部材の変形例を説明するための断面図である。10 is a cross-sectional view for explaining a modification of the stress relaxation member according to Embodiment 3. FIG. 実施の形態３に係る応力緩和部材を説明するための上面図である。10 is a top view for explaining a stress relaxation member according to Embodiment 3. FIG. 実施の形態３に係る応力緩和部材の変形例を説明するための上面図である。FIG. 10 is a top view for explaining a modification of the stress relaxation member according to the third embodiment. 実施の形態３に係る応力緩和部材の他の変形例を説明するための上面図である。FIG. 10 is a top view for explaining another modification of the stress relaxation member according to Embodiment 3.

以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。   Embodiments of the present invention will be described below with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

（実施の形態１）
図１および図２を参照して、実施の形態１に係るパワー半導体モジュールについて説明する。図１は実施の形態１に係るパワー半導体モジュールの断面図であり、図２は実施の形態１に係るパワー半導体モジュールを説明するための斜視図である。 (Embodiment 1)
With reference to FIG. 1 and FIG. 2, the power semiconductor module which concerns on Embodiment 1 is demonstrated. FIG. 1 is a cross-sectional view of the power semiconductor module according to the first embodiment, and FIG. 2 is a perspective view for explaining the power semiconductor module according to the first embodiment.

パワー半導体モジュール１００は、パワー半導体素子１と、絶縁基板１０と、応力緩和部材６と、はんだ接合材７と、放熱部材８とを備える。   The power semiconductor module 100 includes a power semiconductor element 1, an insulating substrate 10, a stress relaxation member 6, a solder bonding material 7, and a heat dissipation member 8.

パワー半導体素子１は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などである。パワー半導体素子１は、たとえばダイボンド材２によって絶縁基板１０を構成する第１導体３と接合されている。ダイボンド材２は、たとえば銀ナノ粒子を用いた低温焼結材、銅（Ｃｕ）−スズ（Ｓｎ）合金などを用いた液相拡散接合材、またははんだなどである。なお、パワー半導体素子１と第１導体３とは、ダイボンド材２を用いずに、超音波接合、表面活性化結合、あるいは銅の固相拡散接合などの直接接合により接合されていてもよい。   The power semiconductor element 1 is, for example, an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Power semiconductor element 1 is bonded to first conductor 3 constituting insulating substrate 10 by, for example, die bonding material 2. The die bond material 2 is, for example, a low-temperature sintered material using silver nanoparticles, a liquid phase diffusion bonding material using a copper (Cu) -tin (Sn) alloy, or solder. The power semiconductor element 1 and the first conductor 3 may be joined by direct joining such as ultrasonic bonding, surface activation bonding, or copper solid phase diffusion bonding without using the die bonding material 2.

絶縁基板１０は、第１導体３と、絶縁セラミックス板４と、第２導体５とが積層して構成されている。第１導体３と第２導体５とは、絶縁セラミックス板４を挟むように構成されている。   The insulating substrate 10 is configured by laminating a first conductor 3, an insulating ceramic plate 4, and a second conductor 5. The first conductor 3 and the second conductor 5 are configured to sandwich the insulating ceramic plate 4.

第１導体３においてダイボンド材２と接合されている面と反対側に位置する面（全面）は絶縁セラミックス板４と接合されている。第１導体３と絶縁セラミックス板４とは、たとえば上述のような直接接合により接合されていてもよいし、ろう付けにより接合されていてもよい。   A surface (entire surface) located on the opposite side to the surface bonded to the die bond material 2 in the first conductor 3 is bonded to the insulating ceramic plate 4. The first conductor 3 and the insulating ceramic plate 4 may be joined by, for example, direct joining as described above, or may be joined by brazing.

絶縁セラミックス板４において第１導体３と接合されている面と反対側に位置する面は第２導体５と接合されている。絶縁セラミックス板４と第２導体５とは、たとえば上述のような直接接合により接合されていてもよいし、ろう付けにより接合されていてもよい。   A surface of the insulating ceramic plate 4 located on the opposite side of the surface bonded to the first conductor 3 is bonded to the second conductor 5. The insulating ceramic plate 4 and the second conductor 5 may be joined, for example, by direct joining as described above, or may be joined by brazing.

第２導体５において絶縁セラミックス板４と接合されている面と反対側に位置する面（全面）は、応力緩和部材６の第１の主面１２Ａ（図３参照）と第１接合部材としてのはんだ接合材７により接合されている。   The surface (entire surface) located on the opposite side to the surface bonded to the insulating ceramic plate 4 in the second conductor 5 is the first main surface 12A (see FIG. 3) of the stress relaxation member 6 and the first bonding member. Bonded by the solder bonding material 7.

第１導体３および第２導体５を構成する材料は、高い熱伝導性を有する任意の材料とすることができるが、たとえば銅（Ｃｕ）およびアルミニウム（Ａｌ）の少なくともいずれか一方を含む材料である。第１導体３と第２導体５とを構成する材料は、同一の材料であってもよいし異なる材料であってもよい。絶縁セラミックス板４を構成する材料は、電気的絶縁性を有し、かつ高い熱伝導性を有する任意の材料であればよいが、たとえば窒化珪素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、およびアルミナ（Ａｌ２Ｏ３）の少なくともいずれか一つを含む材料である。 The material constituting the first conductor 3 and the second conductor 5 can be any material having high thermal conductivity. For example, the material includes at least one of copper (Cu) and aluminum (Al). is there. The materials constituting the first conductor 3 and the second conductor 5 may be the same material or different materials. The material constituting the insulating ceramic plate 4 may be any material having electrical insulation and high thermal conductivity. For example, silicon nitride (SiN), aluminum nitride (AlN), and alumina ( A material containing at least one of Al 2 O 3 ).

図３は、応力緩和部材６および応力緩和部材６の周囲に位置するはんだ接合材７を説明するための断面図である。また、図４は、応力緩和部材６の上面図である。図５は、図４における線分Ｖ−Ｖにおける応力緩和部材６の断面図である。図３を参照して、応力緩和部材６は、第１の主面１２Ａと第１の主面１２Ａの反対側に位置する第２の主面１２Ｂとを有している。第１の主面１２Ａは、上述のようにはんだ接合材７により第２導体５と接合されている。第２の主面１２Ｂは、第２接合部材としてのはんだ接合材７により放熱部材８と接合されている。つまり、実施の形態１において、第１接合部材と第２接合部材とは同一材料により構成されている。第１接合部材および第２接合部材としてのはんだ接合材７を構成する材料は、たとえばＳｎ、Ｃｕ、およびアンチモン（Ｓｂ）を含む高強度はんだ合金であるのが好ましい。   FIG. 3 is a cross-sectional view for explaining the stress relaxation member 6 and the solder joint material 7 positioned around the stress relaxation member 6. FIG. 4 is a top view of the stress relaxation member 6. FIG. 5 is a cross-sectional view of the stress relaxation member 6 taken along line VV in FIG. Referring to FIG. 3, the stress relaxation member 6 has a first main surface 12A and a second main surface 12B located on the opposite side of the first main surface 12A. The first main surface 12A is joined to the second conductor 5 by the solder joint material 7 as described above. The second main surface 12B is joined to the heat dissipation member 8 by a solder joint material 7 as a second joint member. That is, in Embodiment 1, the first joining member and the second joining member are made of the same material. The material constituting the solder joint material 7 as the first joint member and the second joint member is preferably a high-strength solder alloy containing, for example, Sn, Cu, and antimony (Sb).

応力緩和部材６は、たとえば母材１１と接合性改善層１２とを含む。具体的には、母材１１は、第１の主面１２Ａに沿った方向に延びる第３の主面１１Ａと、第３の主面１１Ａの反対側に位置する第４の主面１１Ｂとを有する。接合性改善層１２は、第３の主面１１Ａ上に形成されて第１の主面１２Ａを構成する第１接合性改善層としての接合性改善層１２と、第４の主面１１Ｂ上に形成されて第２の主面１２Ｂを構成する第２接合性改善層としての接合性改善層１２とを有する。第１接合性改善層と第２接合性改善層とは、同一材料により構成されている。第１の主面１２Ａは、接合性改善層１２において母材１１の第３の主面１１Ａと接触している面とは反対側に位置する面である。第２の主面１２Ｂは、接合性改善層１２において母材１１の第４の主面１１Ｂと接触している面とは反対側に位置する面である。   The stress relaxation member 6 includes, for example, a base material 11 and a bondability improving layer 12. Specifically, the base material 11 includes a third main surface 11A extending in a direction along the first main surface 12A, and a fourth main surface 11B located on the opposite side of the third main surface 11A. Have. The bondability improving layer 12 is formed on the third main surface 11A and is formed on the fourth main surface 11B and the bondability improving layer 12 as the first bondability improving layer constituting the first main surface 12A. It has the bondability improvement layer 12 as a 2nd bondability improvement layer which is formed and comprises the 2nd main surface 12B. The first bondability improving layer and the second bondability improving layer are made of the same material. The first main surface 12A is a surface located on the opposite side to the surface in contact with the third main surface 11A of the base material 11 in the bondability improving layer 12. The second main surface 12B is a surface located on the side opposite to the surface in contact with the fourth main surface 11B of the base material 11 in the bondability improving layer 12.

母材１１を構成する材料は、高い熱伝導性を有し、かつはんだ接合材７との接合性が接合性改善層１２よりも低い材料であり、たとえばＡｌを含んでいる。好ましくは、母材１１を構成する材料は純度が９９．９９９％以上の純アルミニウムであり、より好ましくは９９．９９９５％以上の純アルミニウムである。母材１１の強度は、はんだ接合材７を介した第２導体５と応力緩和部材６の接合性改善層１２との接合強度および放熱部材８と接合性改善層１２との接合強度よりも弱い。   The material constituting the base material 11 is a material having high thermal conductivity and having lower bondability with the solder bonding material 7 than the bondability improving layer 12, and includes, for example, Al. Preferably, the material constituting the base material 11 is pure aluminum having a purity of 99.999% or more, more preferably pure aluminum having a purity of 99.9995% or more. The strength of the base material 11 is weaker than the bonding strength between the second conductor 5 and the bondability improving layer 12 of the stress relaxation member 6 via the solder bonding material 7 and the bonding strength between the heat dissipation member 8 and the bondability improving layer 12. .

接合性改善層１２を構成する材料は、高い熱伝導性を有し、かつはんだ接合材７との接合性が母材１１を構成する材料よりも高い材料であり、たとえばニッケル（Ｎｉ）および銅（Ｃｕ）の少なくとも一方を含んでいる。   The material constituting the bondability improving layer 12 is a material having high thermal conductivity and higher bondability with the solder bonding material 7 than the material constituting the base material 11, for example, nickel (Ni) and copper At least one of (Cu) is included.

応力緩和部材６において、第１の主面１２Ａおよび第２の主面１２Ｂの少なくとも一方に連なる１つ以上の空間が形成されている。応力緩和部材６において、当該空間は、少なくとも第２導体５と放熱部材８とが重なる領域に１つ以上形成されている。応力緩和部材６には、第１の主面１２Ａから第２の主面１２Ｂまで達する貫通孔１３が形成されており、上記空間は貫通孔１３の内部空間である。言い換えると、母材１１には、第３の主面１１Ａから第４の主面１１Ｂまで達する貫通孔が形成されている。貫通孔１３の内壁の少なくとも一部には、応力緩和部材６（母材１１）の表面１１Ｃが表出している。つまり、上記空間の内壁の少なくとも一部には、母材１１の表面１１Ｃが表出している。   In the stress relaxation member 6, one or more spaces that are continuous with at least one of the first main surface 12 </ b> A and the second main surface 12 </ b> B are formed. In the stress relaxation member 6, at least one of the spaces is formed in a region where the second conductor 5 and the heat dissipation member 8 overlap each other. The stress relaxation member 6 is formed with a through hole 13 extending from the first main surface 12 </ b> A to the second main surface 12 </ b> B, and the space is an internal space of the through hole 13. In other words, the base material 11 is formed with a through hole extending from the third main surface 11A to the fourth main surface 11B. The surface 11 </ b> C of the stress relaxation member 6 (base material 11) is exposed on at least a part of the inner wall of the through hole 13. That is, the surface 11C of the base material 11 is exposed on at least a part of the inner wall of the space.

応力緩和部材６を構成する材料は、たとえばＡｌまたはＡｌに添加物を含んだ合金である。また、はんだ接合材７を構成する材料は、たとえばＳｎ、Ｃｕ、およびアンチモン（Ｓｂ）を含む高強度はんだ合金であるのが好ましい。応力緩和部材６を構成する材料は、好ましくははんだ接合材７との接合性が低い（濡れ性が低く撥はんだ性を示す）材料である。   The material constituting the stress relaxation member 6 is, for example, Al or an alloy containing an additive in Al. The material constituting the solder bonding material 7 is preferably a high-strength solder alloy containing, for example, Sn, Cu, and antimony (Sb). The material constituting the stress relaxation member 6 is preferably a material having low bondability with the solder bonding material 7 (low wettability and exhibiting solder repellency).

応力緩和部材６の厚みは、応力緩和効果を高める観点から、たとえば０．１ｍｍ以上１．０ｍｍ以下であるのが好ましい。応力緩和部材６の第１の主面１２Ａの面内寸法は、たとえば第２導体５においてはんだ接合材７と接合される面よりも広く設けられている。   The thickness of the stress relaxation member 6 is preferably from 0.1 mm to 1.0 mm, for example, from the viewpoint of enhancing the stress relaxation effect. The in-plane dimension of the first main surface 12A of the stress relaxation member 6 is provided wider than, for example, the surface where the second conductor 5 is bonded to the solder bonding material 7.

貫通孔１３の形状は任意の形状であればよく、たとえば円形である。貫通孔１３の寸法はたとえば熱伝導性と応力緩和効果とを両立させる観点から決定される。貫通孔１３の形状が円形である場合、貫通孔１３の孔径（直径）はたとえば１ｍｍ以上５ｍｍ以下であるのが好ましい。   The shape of the through-hole 13 should just be arbitrary shapes, for example, is circular. The dimension of the through hole 13 is determined, for example, from the viewpoint of achieving both thermal conductivity and stress relaxation effect. When the shape of the through hole 13 is circular, the hole diameter (diameter) of the through hole 13 is preferably, for example, 1 mm or more and 5 mm or less.

図４に示すように、貫通孔１３は、たとえば応力緩和部材６の第１の主面１２Ａおよび第２の主面１２Ｂの全面において一定の間隔を空けて形成されている。また、貫通孔１３は、一定の寸法により形成されている。図６は、図４に示す応力緩和部材６の変形例の上面図である。図６に示すように応力緩和部材６において大きな熱応力が印加されてクラックが生じやすい第１の主面１２Ａおよび第２の主面１２Ｂの外周部にのみ形成されていてもよい。   As shown in FIG. 4, the through holes 13 are formed, for example, on the entire surface of the first main surface 12A and the second main surface 12B of the stress relaxation member 6 with a certain interval. Moreover, the through-hole 13 is formed with a fixed dimension. FIG. 6 is a top view of a modification of the stress relaxation member 6 shown in FIG. As shown in FIG. 6, the stress relaxation member 6 may be formed only on the outer peripheral portions of the first main surface 12 </ b> A and the second main surface 12 </ b> B where a large thermal stress is applied and cracks are likely to occur.

接合性改善層１２の第１の主面１２Ａおよび第２の主面１２Ｂは、上記空間の内壁と比べてはんだ接合材７との接合性が高い。つまり、接合性改善層１２の第１の主面１２Ａおよび第２の主面１２Ｂは、母材１１の表面１１Ｃと比べてはんだ接合材７との接合性が高い。   The first main surface 12A and the second main surface 12B of the bondability improving layer 12 have higher bondability with the solder bonding material 7 than the inner wall of the space. That is, the first main surface 12 </ b> A and the second main surface 12 </ b> B of the bondability improving layer 12 have higher bondability with the solder bonding material 7 than the surface 11 </ b> C of the base material 11.

はんだ接合材７は、第２導体５と応力緩和部材６とを接合するとともに、応力緩和部材６と放熱部材８とを接合している。さらに、はんだ接合材７は、応力緩和部材６の貫通孔１３の内部空間に入り込むように形成されている。好ましくは、はんだ接合材７は、貫通孔１３内においてスペース１４以外の空間に充填されている。   The solder joint material 7 joins the second conductor 5 and the stress relaxation member 6, and joins the stress relaxation member 6 and the heat dissipation member 8. Furthermore, the solder bonding material 7 is formed so as to enter the internal space of the through hole 13 of the stress relaxation member 6. Preferably, the solder bonding material 7 is filled in a space other than the space 14 in the through hole 13.

はんだ接合材７は、上記空間の内壁における表面１１Ｃの少なくとも一部と接合されておらず、好ましくは表面１１Ｃの全面と接合されていない。ここで、はんだ接合材７と母材１１の表面１１Ｃとが接合されていないとは、表面１１Ｃが撥はんだ性を有していることをいい、具体的にははんだ接合材７と表面１１Ｃとの接触角度が９０度以上１８０度以下であり、はんだ接合材７と母材１１との金属拡散層が生じていない状態をいう。なお、はんだ接合材７は、母材１１の表面１１Ｃの少なくとも一部と接触していてもよい。ここで、はんだ接合材７と表面１１Ｃとが接触しているとは、はんだ接合材７と母材１１との金属拡散層が生じておらず、応力緩和部材６の塑性変形を妨げない程度に両者が接触している状態をいう。スペース１４は、上記空間の内壁における表面１１Ｃが撥はんだ性を示すことにより形成されている。   The solder bonding material 7 is not bonded to at least a part of the surface 11C on the inner wall of the space, and is preferably not bonded to the entire surface 11C. Here, the fact that the solder bonding material 7 and the surface 11C of the base material 11 are not bonded means that the surface 11C has solder repellency, specifically, the solder bonding material 7 and the surface 11C Is a state in which the metal diffusion layer between the solder joint material 7 and the base material 11 is not generated. The solder bonding material 7 may be in contact with at least a part of the surface 11C of the base material 11. Here, the solder bonding material 7 and the surface 11C are in contact with each other to such an extent that a metal diffusion layer between the solder bonding material 7 and the base material 11 is not generated and plastic deformation of the stress relaxation member 6 is not hindered. The state where both are in contact. The space 14 is formed by the surface 11C on the inner wall of the space exhibiting solder repellency.

一方で、はんだ接合材７は、応力緩和部材６における第１の主面１２Ａおよび第２の主面１２Ｂ、第２導体５、ならびに放熱部材８と十分な接合強度を有して接合されている。上述のように、第２導体５、応力緩和部材６、または放熱部材８とはんだ接合材７との各接合強度は、応力緩和部材６の母材１１の強度よりも高い。   On the other hand, the solder bonding material 7 is bonded to the first main surface 12A and the second main surface 12B, the second conductor 5, and the heat dissipation member 8 in the stress relaxation member 6 with sufficient bonding strength. . As described above, each joint strength between the second conductor 5, the stress relaxation member 6 or the heat dissipation member 8 and the solder joint material 7 is higher than the strength of the base material 11 of the stress relaxation member 6.

放熱部材８は、パワー半導体モジュール１００の用途に応じて任意の冷却構造を有するものとして構成されていればよく、たとえば液冷タイプのウォータージャケットや、空冷タイプのヒートシンクなどであってもよい。放熱部材８を構成する材料は、熱伝導性を有する任意の材料たとえばＡｌやＣｕである。   The heat radiating member 8 only needs to be configured as having an arbitrary cooling structure depending on the application of the power semiconductor module 100, and may be, for example, a liquid cooling type water jacket or an air cooling type heat sink. The material constituting the heat radiating member 8 is an arbitrary material having thermal conductivity, such as Al or Cu.

また、第１接合部材および第２接合部材としてのはんだ接合材７の少なくともいずれか一方は、第１の主面１２Ａおよび第２の主面１２Ｂに沿った面内における外周端部がフィレット形状またはテーパー形状を有しているのが好ましい。たとえば図１に示すように、応力緩和部材６と放熱部材８とを接合する第２接合部材としてのはんだ接合材７の外周端部は、フィレット形状を有している。   In addition, at least one of the solder bonding material 7 as the first bonding member and the second bonding member has an outer peripheral end portion in a plane along the first main surface 12A and the second main surface 12B in a fillet shape or It preferably has a tapered shape. For example, as shown in FIG. 1, the outer peripheral end portion of the solder joint material 7 as the second joint member that joins the stress relaxation member 6 and the heat radiating member 8 has a fillet shape.

応力緩和部材６は、たとえば以下のようにして製造され得る。はじめに、はんだ接合材７よりも低強度であり、高熱伝導性を有する材料からなる板状の母材１１を準備する。母材１１を構成する材料は、上述のように純度が９９．９９９％以上の純Ａｌであるのが好ましく、より好ましくは純度が９９．９９９５％以上の純Ａｌであるのが好ましい。次に、母材１１の第３の主面１１Ａおよび第４の主面１１Ｂ上に、たとえばめっき法により主な構成材料がＮｉである接合性改善層１２を成膜する。次に、接合性改善層１２の表面である第１の主面１２Ａから第２の主面１２Ｂまで達する貫通孔１３を形成する。貫通孔１３は任意の方法により形成され得るが、たとえば第１の主面１２Ａまたは第２の主面１２Ｂ上の所定の位置に所定の数の開口部を有しているマスクパターンを形成した後、該開口部内に表出している接合性改善層１２および母材１１をエッチングすることにより形成される。このようにすれば、はんだ接合材７との接合強度が母材１１自体の強度よりも十分に高くなるように設けられている第１の主面１２Ａおよび第２の主面１２Ｂと、貫通孔１３の内部においてはんだ接合材７と接合されないように設けられている母材１１の表面１１Ｃとを有している応力緩和部材６を容易に得ることができる。   The stress relaxation member 6 can be manufactured as follows, for example. First, a plate-shaped base material 11 made of a material having lower strength than the solder joint material 7 and having high thermal conductivity is prepared. As described above, the material constituting the base material 11 is preferably pure Al having a purity of 99.999% or more, more preferably pure Al having a purity of 99.9995% or more. Next, on the third main surface 11A and the fourth main surface 11B of the base material 11, a bondability improving layer 12 whose main constituent material is Ni is formed by, for example, a plating method. Next, the through hole 13 reaching from the first main surface 12A to the second main surface 12B, which is the surface of the bondability improving layer 12, is formed. The through-hole 13 can be formed by any method. For example, after forming a mask pattern having a predetermined number of openings at predetermined positions on the first main surface 12A or the second main surface 12B. The bonding property improving layer 12 and the base material 11 exposed in the opening are etched. In this way, the first main surface 12A and the second main surface 12B provided so that the bonding strength with the solder bonding material 7 is sufficiently higher than the strength of the base material 11 itself, and the through hole Thus, it is possible to easily obtain the stress relaxation member 6 having the surface 11C of the base material 11 provided so as not to be joined to the solder joint material 7 in the interior of the base plate 13.

なお、実施の形態１に係るパワー半導体モジュールにおいて、応力緩和部材６に複数の貫通孔１３が形成されている場合、はんだ接合材７は全ての貫通孔１３に入り込むように設けられている必要はない。   In the power semiconductor module according to the first embodiment, when the plurality of through holes 13 are formed in the stress relaxation member 6, the solder bonding material 7 needs to be provided so as to enter all the through holes 13. Absent.

また、図７は、実施の形態１に係るパワー半導体モジュールの変形例の断面図である。図７に示すパワー半導体モジュールは、基本的には実施の形態１に係るパワー半導体モジュールと同様の構成を備えるが、１つの応力緩和部材６が複数（２以上）のパワー半導体素子１を搭載している点で異なる。このとき、応力緩和部材６の第１の主面１２Ａは、複数の絶縁基板１０の第２導体５とはんだ接合材７により接合されていてもよい。この場合にも、はんだ接合材７は応力緩和部材６の全ての貫通孔１３に入り込むように設けられていなくてもよい。このようにしても、実施の形態１に係るパワー半導体モジュールと同様の効果を奏することができる。   FIG. 7 is a cross-sectional view of a modification of the power semiconductor module according to the first embodiment. The power semiconductor module shown in FIG. 7 basically has the same configuration as that of the power semiconductor module according to the first embodiment, but one stress relaxation member 6 has a plurality of (two or more) power semiconductor elements 1 mounted thereon. Is different. At this time, the first main surface 12 </ b> A of the stress relaxation member 6 may be bonded to the second conductor 5 of the plurality of insulating substrates 10 by the solder bonding material 7. Also in this case, the solder bonding material 7 may not be provided so as to enter all the through holes 13 of the stress relaxation member 6. Even if it does in this way, there can exist an effect similar to the power semiconductor module which concerns on Embodiment 1. FIG.

また、貫通孔１３の寸法は、第１の主面１２Ａおよび第２の主面１２Ｂの面内において一定に設けられていてもよいし、異なるように設けられていてもよい。   Moreover, the dimension of the through-hole 13 may be provided in the plane of the 1st main surface 12A and the 2nd main surface 12B, and may be provided so that it may differ.

次に、実施の形態１に係るパワー半導体モジュールの作用効果について説明する。
パワー半導体素子１と、パワー半導体素子１を搭載している絶縁基板１０と、絶縁基板１０を介してパワー半導体素子１と接続されている放熱部材８と、絶縁基板１０と放熱部材との間に配置されている応力緩和部材６とを備える。応力緩和部材６は、絶縁基板１０とはんだ接合材７（第１接合部材）を介して接合されている第１の主面１２Ａと、放熱部材８とはんだ接合材７（第２接合部材）を介して接合されている第２の主面１２Ｂとを含む。さらに、応力緩和部材６において、第１の主面１２Ａおよび第２の主面１２Ｂの少なくとも一方に連なる１つ以上の空間が形成されている。はんだ接合材７は、当該空間の内部に入り込むように形成されており、かつ当該空間の内壁の少なくとも一部と接合されていない。 Next, the effect of the power semiconductor module according to the first embodiment will be described.
Power semiconductor element 1, insulating substrate 10 on which power semiconductor element 1 is mounted, heat dissipation member 8 connected to power semiconductor element 1 through insulating substrate 10, and between insulating substrate 10 and the heat dissipation member The stress relaxation member 6 is provided. The stress relaxation member 6 includes a first main surface 12A bonded to the insulating substrate 10 via a solder bonding material 7 (first bonding member), a heat radiation member 8 and a solder bonding material 7 (second bonding member). And the second main surface 12B joined together. Further, in the stress relaxation member 6, one or more spaces that are continuous with at least one of the first main surface 12 </ b> A and the second main surface 12 </ b> B are formed. The solder joint material 7 is formed so as to enter the interior of the space, and is not joined to at least a part of the inner wall of the space.

このようにすれば、応力緩和部材６に上記空間が設けられているため、当該空間により応力緩和部材６は高い応力緩和効果を奏することができる。さらに、応力緩和部材６に設けられている上記空間の内部にははんだ接合材７が入り込んでいるため、第２導体５から放熱部材８に至る熱経路として、第１の主面１２Ａおよび第２の主面１２Ｂを経る熱経路ののみならず当該空間の内部を経る熱経路も形成することができる。さらにこのとき、はんだ接合材７は当該空間の内壁の少なくとも一部と接合されていないため、応力緩和部材６の変形（たとえば塑性変形）を妨げない。そのため、応力緩和部材６は広い領域において高い熱伝導性を有しているとともに、高い応力緩和効果を奏することができる。その結果、実施の形態１に係るパワー半導体モジュールは、発熱体であるパワー半導体素子１から放熱部材８までの熱抵抗が極めて小さく高い放熱性を有しているとともに、熱応力による絶縁基板１０と放熱部材８との間の接合不良の発生が抑制されているため放熱性の劣化が抑制されている。   In this way, since the space is provided in the stress relaxation member 6, the stress relaxation member 6 can exhibit a high stress relaxation effect due to the space. Furthermore, since the solder bonding material 7 enters the space provided in the stress relaxation member 6, the first main surface 12 </ b> A and the second main surface 12 </ b> A serve as a heat path from the second conductor 5 to the heat radiating member 8. In addition to the heat path passing through the main surface 12B, a heat path passing through the interior of the space can be formed. Furthermore, at this time, since the solder bonding material 7 is not bonded to at least a part of the inner wall of the space, the deformation (for example, plastic deformation) of the stress relaxation member 6 is not hindered. Therefore, the stress relaxation member 6 has a high thermal conductivity in a wide region and can exhibit a high stress relaxation effect. As a result, the power semiconductor module according to the first embodiment has a very low thermal resistance from the power semiconductor element 1 that is a heating element to the heat radiating member 8 and high heat dissipation, and the insulating substrate 10 due to thermal stress. Since the occurrence of poor bonding with the heat radiating member 8 is suppressed, deterioration of heat dissipation is suppressed.

また、応力緩和部材６には、第１の主面１２Ａから第２の主面１２Ｂまで達する貫通孔１３が形成されており、上記空間は貫通孔１３の内部空間である。   The stress relaxation member 6 is formed with a through hole 13 extending from the first main surface 12A to the second main surface 12B. The space is an internal space of the through hole 13.

つまり、はんだ接合材７は、貫通孔１３の内部空間の内壁の少なくとも一部と接合されていない。言い換えると、貫通孔１３の表面１１Ｃの少なくとも一部は、はんだ接合材７と接合されていない。このとき、はんだ接合材７は、貫通孔１３の内部空間の内壁の少なくとも一部と接触していてもよい。このような貫通孔１３が形成されていることにより、応力緩和部材６は熱応力を受けた際にも十分に変形できこれを緩和することができる。   That is, the solder bonding material 7 is not bonded to at least a part of the inner wall of the internal space of the through hole 13. In other words, at least a part of the surface 11 </ b> C of the through hole 13 is not joined to the solder joint material 7. At this time, the solder bonding material 7 may be in contact with at least a part of the inner wall of the internal space of the through hole 13. By forming such a through hole 13, the stress relaxation member 6 can be sufficiently deformed and relaxed when subjected to thermal stress.

また、応力緩和部材６は、第１の主面１２Ａに沿った方向に延びる第３の主面１１Ａと、第３の主面１１Ａの反対側に位置する第４の主面１１Ｂとを有する母材１１と、第３の主面１１Ａ上に形成されて第１の主面１２Ａを構成する接合性改善層１２（第１接合性改善層）と、第４の主面１１Ｂ上に形成されて第２の主面１２Ｂを構成する接合性改善層１２（第２接合性改善層）とを含む。接合性改善層１２は、上記空間の内壁と比べてはんだ接合材７との接合性が高い。   The stress relaxation member 6 includes a third main surface 11A extending in a direction along the first main surface 12A and a fourth main surface 11B located on the opposite side of the third main surface 11A. Formed on the material 11, the bondability improving layer 12 (first bondability improving layer) formed on the third main surface 11 </ b> A and constituting the first main surface 12 </ b> A, and the fourth main surface 11 </ b> B. And a bondability improving layer 12 (second bondability improving layer) constituting the second main surface 12B. The bondability improving layer 12 has higher bondability with the solder bonding material 7 than the inner wall of the space.

このようにすれば、第１の主面１２Ａおよび第２の主面１２Ｂとはんだ接合材７との接合性を高めることができるため、パワー半導体モジュールは高い応力緩和効果を奏することができる。さらに、絶縁基板１０と応力緩和部材６との接合強度および応力緩和部材６と放熱部材８との接合強度を、接合信頼性の観点から十分に高めることができる。   In this way, since the bondability between the first main surface 12A and the second main surface 12B and the solder joint material 7 can be improved, the power semiconductor module can exhibit a high stress relaxation effect. Furthermore, the bonding strength between the insulating substrate 10 and the stress relaxation member 6 and the bonding strength between the stress relaxation member 6 and the heat dissipation member 8 can be sufficiently increased from the viewpoint of bonding reliability.

また、応力緩和部材６において、上記空間の内部には母材１１の表面１１Ｃが露出している。   In the stress relaxation member 6, the surface 11C of the base material 11 is exposed inside the space.

このようにすれば、応力緩和部材６は、母材１１の第３の主面１１Ａおよび第４の主面１１Ｂ上に接合性改善層１２を形成した後、第１の主面１２Ａおよび第２の主面１２Ｂの少なくとも一方に連なる１つ以上の空間を形成することにより、容易に得ることができる。   In this way, after the stress relieving member 6 has formed the bonding improvement layer 12 on the third main surface 11A and the fourth main surface 11B of the base material 11, the first main surface 12A and the second main surface 12A are formed. This can be easily obtained by forming one or more spaces that are continuous with at least one of the main surfaces 12B.

また、はんだ接合材７を構成する材料ははんだであり、接合性改善層１２を構成する材料はニッケルまたは銅である。   The material constituting the solder joint material 7 is solder, and the material constituting the bondability improving layer 12 is nickel or copper.

このようにすれば、絶縁基板１０と応力緩和部材６との間および応力緩和部材６と放熱部材８との間の接合は、ろう材の融点よりも低いはんだを用いて行われるため、当該接合をろう付けにより行う従来技術と比べて、当該接合部における熱歪を低減することができる。また、接合性改善層１２をたとえばめっき法により容易に形成することができる。   In this case, since the bonding between the insulating substrate 10 and the stress relaxation member 6 and between the stress relaxation member 6 and the heat dissipation member 8 is performed using a solder having a melting point lower than that of the brazing material, the bonding is performed. Compared with the prior art in which brazing is performed, thermal strain at the joint can be reduced. Further, the bondability improving layer 12 can be easily formed by, for example, a plating method.

また、応力緩和部材６において、上記空間の内壁の少なくとも一部は純度が９９．９９９５％以上のアルミニウムで構成されている。   In the stress relaxation member 6, at least a part of the inner wall of the space is made of aluminum having a purity of 99.9995% or more.

たとえば、母材１１は純度が９９．９９９５％以上のＡｌで構成されている。このようにしても、はんだ接合材７による絶縁基板１０と応力緩和部材６との間および応力緩和部材６と放熱部材８との間の接合強度を、応力緩和部材６の強度と比べて高くすることができる。そのため、パワー半導体モジュールにおいて熱応力が生じた場合にも、はんだ接合材７による上記接合部が応力緩和部材６に先立って破壊されることが防止されているため、応力緩和部材６を十分に塑性変形させることができる。その結果、応力緩和部材６によりパワー半導体モジュールに生じた応力を十分に緩和することができる。   For example, the base material 11 is made of Al having a purity of 99.9995% or higher. Even in this case, the bonding strength between the insulating substrate 10 and the stress relaxation member 6 and the stress relaxation member 6 and the heat dissipation member 8 by the solder bonding material 7 is made higher than the strength of the stress relaxation member 6. be able to. For this reason, even when thermal stress is generated in the power semiconductor module, the joint portion by the solder joint material 7 is prevented from being destroyed prior to the stress relaxation member 6, so that the stress relaxation member 6 is sufficiently plastic. Can be deformed. As a result, the stress generated in the power semiconductor module by the stress relaxation member 6 can be sufficiently relaxed.

またこのようにすれば、母材１１は撥はんだ性を有するため、貫通孔１３の内部空間にはんだ接合材７を充填しても当該内部空間内にスペース１４を形成することができる。その結果、貫通孔１３内に充填されているはんだ接合材７を熱経路とすることができるため、パワー半導体モジュールは高い放熱性を有している。さらに、貫通孔１３の内部において応力緩和部材６とはんだ接合材７との間にスペース１４が形成されているため、応力緩和部材６は十分に塑性変形をすることができる。   In this case, since the base material 11 has solder repellency, the space 14 can be formed in the internal space even if the internal space of the through hole 13 is filled with the solder joint material 7. As a result, since the solder bonding material 7 filled in the through hole 13 can be used as a heat path, the power semiconductor module has high heat dissipation. Furthermore, since the space 14 is formed between the stress relaxation member 6 and the solder joint material 7 inside the through hole 13, the stress relaxation member 6 can be sufficiently plastically deformed.

（実施の形態２）
次に、図８を参照して、実施の形態２に係るパワー半導体モジュールについて説明する。図８は、実施の形態２に係るパワー半導体モジュールの断面図である。実施の形態２に係るパワー半導体モジュールは、基本的には実施の形態１に係るパワー半導体モジュールと同様の構成を備えるが、第１の主面１２Ａに沿った方向において、応力緩和部材６の外周は第３接合部材としてのはんだ接合材７に囲まれている点で異なる。 (Embodiment 2)
Next, a power semiconductor module according to the second embodiment will be described with reference to FIG. FIG. 8 is a cross-sectional view of the power semiconductor module according to the second embodiment. The power semiconductor module according to the second embodiment basically has the same configuration as that of the power semiconductor module according to the first embodiment, but the outer periphery of the stress relaxation member 6 in the direction along the first main surface 12A. Is different in that it is surrounded by a solder bonding material 7 as a third bonding member.

言い換えると、応力緩和部材６の第１の主面１２Ａの面内寸法は、第２導体５においてはんだ接合材７と接合される面よりも狭く設けられている。   In other words, the in-plane dimension of the first main surface 12 </ b> A of the stress relaxation member 6 is provided narrower than the surface of the second conductor 5 to be joined to the solder joint material 7.

このようにしても、実施の形態１に係るパワー半導体モジュールと応力緩和部材６の第１の主面１２Ａおよび第２の主面１２Ｂ、ならびに表面１１Ｃとはんだ接合材７との関係において同様の構成を備えるため、実施の形態１に係るパワー半導体モジュールと同様の効果を奏することができる。   Even in this case, the power semiconductor module according to the first embodiment, the first main surface 12A and the second main surface 12B of the stress relaxation member 6, and the same configuration in relation to the surface 11C and the solder joint material 7 are used. Therefore, the same effect as the power semiconductor module according to the first embodiment can be obtained.

応力緩和部材６の外周部に設けられているはんだ接合材７は、フィレット形状またはテーパー形状を有しているのが好ましい。すなわち、はんだ接合材７の第１の主面１２Ａに沿った方向における外周端部１５は、フィレット形状またはテーパー形状を有しているのが好ましい。   The solder joint material 7 provided on the outer peripheral portion of the stress relaxation member 6 preferably has a fillet shape or a taper shape. That is, it is preferable that the outer peripheral end 15 in the direction along the first main surface 12A of the solder bonding material 7 has a fillet shape or a taper shape.

このようにすれば、パワー半導体モジュールに応力が生じた際に当該応力が最も集中する部分である、外周端部１５においてはんだ接合材７の膜厚を厚くすることができる。その結果、はんだ接合材７による絶縁基板１０と放熱部材８との接合信頼性を高めることができる。   In this way, when the stress is generated in the power semiconductor module, the film thickness of the solder bonding material 7 can be increased at the outer peripheral end portion 15 where the stress is most concentrated. As a result, the bonding reliability between the insulating substrate 10 and the heat dissipation member 8 by the solder bonding material 7 can be enhanced.

（実施の形態３）
次に、図９および図１０を参照して、実施の形態３に係るパワー半導体モジュールについて説明する。図９は、実施の形態３に係るパワー半導体モジュールの断面図である。図１０は、実施の形態３における応力緩和部材６の断面図である。実施の形態３に係るパワー半導体モジュールは、基本的には実施の形態１に係るパワー半導体モジュールと同様の構成を備えるが、応力緩和部材６において第１の主面１２Ａおよび第２の主面１２Ｂの少なくとも一方に連なる１つ以上の空間が第１の主面１２Ａから第２の主面１２Ｂに向かって形成されている凹部１６の内部空間として形成されている点で異なる。 (Embodiment 3)
Next, a power semiconductor module according to Embodiment 3 will be described with reference to FIGS. FIG. 9 is a cross-sectional view of the power semiconductor module according to the third embodiment. FIG. 10 is a cross-sectional view of the stress relaxation member 6 in the third embodiment. The power semiconductor module according to the third embodiment basically has the same configuration as that of the power semiconductor module according to the first embodiment, but the first main surface 12A and the second main surface 12B in the stress relaxation member 6. The difference is that one or more spaces connected to at least one of these are formed as an internal space of a recess 16 formed from the first main surface 12A toward the second main surface 12B.

応力緩和部材６に形成されている凹部１６の内部空間には、第１の主面１２Ａから第２の主面１２Ｂに向かって第１の主面１２Ａに交差する方向に延び、かつ該内部空間を挟んで互いに対向している母材１１の表面１１Ｃが形成されている。さらに、凹部１６の内部空間には、表面１１Ｃと交差する方向に延びるように形成されている母材１１の表面１１Ｄが形成されている。表面１１Ｃは、たとえば第１の主面１２Ａおよび第２の主面１２Ｂに垂直な面であり、表面１１Ｄは、たとえば第１の主面１２Ａおよび第２の主面１２Ｂに平行な面である。   An internal space of the recess 16 formed in the stress relaxation member 6 extends from the first main surface 12A toward the second main surface 12B in a direction intersecting the first main surface 12A, and the internal space. A surface 11 </ b> C of the base material 11 is formed so as to be opposed to each other. Furthermore, a surface 11D of the base material 11 is formed in the internal space of the recess 16 so as to extend in a direction intersecting with the surface 11C. The surface 11C is, for example, a surface perpendicular to the first main surface 12A and the second main surface 12B, and the surface 11D is a surface parallel to, for example, the first main surface 12A and the second main surface 12B.

凹部１６の内部空間には、はんだ接合材７が入り込んでいる。凹部１６の内部においてはんだ接合材７に面している表面１１Ｃ，１１Ｄは、いずれもはんだ接合材７との接合性が接合性改善層１２と比べて低い、あるいははんだ接合材７と接合されていない。つまり、凹部１６の内壁の少なくとも一部である表面１１Ｃ，１１Ｄが撥はんだ性を有している。   The solder bonding material 7 enters the internal space of the recess 16. The surfaces 11C and 11D facing the solder bonding material 7 inside the recess 16 are both less bonded to the solder bonding material 7 than the bonding improvement layer 12, or are bonded to the solder bonding material 7. Absent. That is, the surfaces 11C and 11D which are at least a part of the inner wall of the recess 16 have solder repellency.

また、凹部１６の内部空間には、表面１１Ｃ，１１Ｄ以外に、表面１１Ｃ，１１Ｄのそれぞれと交差する面（母材１１の表面）を有していてもよい。   Moreover, in the internal space of the recessed part 16, you may have the surface (surface of the base material 11) which cross | intersects each of surface 11C, 11D other than surface 11C, 11D.

凹部１６は、第１の主面１２Ａにおいて任意の平面形状を有していればよい。図１３に実施の形態３における応力緩和部材６の上面図を示す。図１３を参照して、応力緩和部材６は、たとえば第１の主面１２Ａにおける平面形状が正方形状であり、凹部１６は当該正方形状の一辺と平行に延びる溝部として形成されている。   The recess 16 only needs to have an arbitrary planar shape on the first main surface 12A. FIG. 13 shows a top view of the stress relaxation member 6 in the third embodiment. Referring to FIG. 13, for example, the stress relaxation member 6 has a square shape in the first main surface 12 </ b> A, and the recess 16 is formed as a groove extending in parallel with one side of the square.

凹部１６の第１の主面１２Ａおよび第２の主面１２Ｂにおける幅Ｗ１（図１０参照）は、任意に決めることができるが、たとえば１ｍｍ以上５ｍｍ以下とするのが好ましい。凹部１６の第１の主面１２Ａに垂直な方向における深さＤ１（図１０参照）は、応力緩和部材６の膜厚より薄い限りにおいて任意に決めることができるが、たとえば０．０５ｍｍ以上応力緩和部材６の膜厚以下とするのが好ましい。また、凹部１６が複数形成されている場合に、各凹部１６間のピッチＰ１は、任意に決めることができるが、たとえば２ｍｍ以上１０ｍｍ以下である。   The width W1 (see FIG. 10) of the first main surface 12A and the second main surface 12B of the recess 16 can be arbitrarily determined, but is preferably 1 mm or more and 5 mm or less, for example. The depth D1 (see FIG. 10) in the direction perpendicular to the first main surface 12A of the concave portion 16 can be arbitrarily determined as long as it is thinner than the film thickness of the stress relaxation member 6. For example, the stress relaxation is 0.05 mm or more. The thickness is preferably equal to or less than the thickness of the member 6. Moreover, when the recessed part 16 is formed in multiple numbers, although the pitch P1 between each recessed part 16 can be determined arbitrarily, it is 2 mm or more and 10 mm or less, for example.

このようにしても、実施の形態１に係るパワー半導体モジュールと同様に、凹部１６の内部空間にはんだ接合材７を充填しても凹部１６の内部にスペース（図３におけるスペース１４に相当）を形成することができる。その結果、実施の形態１に係るパワー半導体モジュールと同様の効果を奏することができる。   Even in this case, as in the power semiconductor module according to the first embodiment, even if the solder joint material 7 is filled in the internal space of the concave portion 16, a space (corresponding to the space 14 in FIG. 3) is formed in the concave portion 16. Can be formed. As a result, the same effect as the power semiconductor module according to the first embodiment can be obtained.

また、図１１は、実施の形態３に係るパワー半導体モジュールの変形例を説明するための断面図である。図１２は、図１１に示す応力緩和部材６を説明するための断面図である。図１１および図１２を参照して、応力緩和部材６において、凹部１６は第１の主面１２Ａおよび第２の主面１２Ｂ上にそれぞれ形成されていてもよい。このとき、第１の主面１２Ａ上に形成されている凹部１６と、第２の主面１２Ｂ上に形成されている凹部１６とは、たとえば第１の主面１２Ａおよび第２の主面１２Ｂに垂直な方向において重ならない位置に形成されていてもよいし、重なる位置に形成されていてもよい。   FIG. 11 is a cross-sectional view for explaining a modification of the power semiconductor module according to the third embodiment. FIG. 12 is a cross-sectional view for explaining the stress relaxation member 6 shown in FIG. Referring to FIGS. 11 and 12, in stress relaxation member 6, recess 16 may be formed on first main surface 12A and second main surface 12B, respectively. At this time, the recess 16 formed on the first main surface 12A and the recess 16 formed on the second main surface 12B are, for example, the first main surface 12A and the second main surface 12B. It may be formed at a position that does not overlap in the direction perpendicular to the direction, or may be formed at an overlapping position.

また、応力緩和部材６の第１の主面１２Ａおよび第２の主面１２Ｂにおける凹部１６の平面形状は、任意の形状を有していればよい。図１４を参照して、たとえば凹部１６は応力緩和部材６の平面形状の対角線と平行に延びる溝部として形成されていてもよい。また、たとえば凹部１６は応力緩和部材６の平面形状の一辺と交差する方向に延びる溝部として形成されていてもよい。図１５を参照して、たとえば凹部１６は第１の主面１２Ａおよび第２の主面１２Ｂ上においてジグザグ状に延びる溝部として形成されていてもよい。   Moreover, the planar shape of the recessed part 16 in the 1st main surface 12A and the 2nd main surface 12B of the stress relaxation member 6 should just have arbitrary shapes. Referring to FIG. 14, for example, the recess 16 may be formed as a groove extending parallel to the diagonal line of the planar shape of the stress relaxation member 6. Further, for example, the recess 16 may be formed as a groove extending in a direction intersecting with one side of the planar shape of the stress relaxation member 6. Referring to FIG. 15, for example, recess 16 may be formed as a groove extending in a zigzag shape on first main surface 12A and second main surface 12B.

なお、凹部１６の平面形状は、溝部に限られるものではなく、たとえば円形状や方形状であってもよい。この場合、凹部１６は、第１の主面１２Ａおよび第２の主面１２Ｂの少なくともいずれか一方において、たとえば図４や図６に示す貫通孔１３と同様に配置されていてもよい。   In addition, the planar shape of the recessed part 16 is not restricted to a groove part, For example, circular shape and square shape may be sufficient. In this case, the recessed part 16 may be arrange | positioned similarly to the through-hole 13 shown, for example in FIG.4 and FIG.6 in at least any one of 12A of 1st main surfaces and the 2nd main surface 12B.

なお、実施の形態１〜実施の形態３において、第１接合部材、第２接合部材、および第３接合部材を構成する材料は、それぞれ同一の材料としたが、これに限られるものではない。第１接合部材、第２接合部材、および第３接合材を構成する材料は、それぞれ異なっていてもよい。   In the first to third embodiments, the materials constituting the first joining member, the second joining member, and the third joining member are the same materials, but are not limited thereto. The materials constituting the first bonding member, the second bonding member, and the third bonding material may be different from each other.

また、実施の形態１〜実施の形態３において、接合性改善層１２は、母材１１の第３の主面１１Ａ上に成膜されている膜（たとえばＮｉ膜）として形成されているが、これに限られるものではない。たとえば、接合性改善層１２は、表面改質層であってもよい。具体的には、はんだ接合材７との接合性が低い母材１１の第３の主面１１Ａを表面改質することによってはんだ接合材７との接合性が高い接合性改善層１２を形成してもよい。   In the first to third embodiments, the bondability improving layer 12 is formed as a film (for example, a Ni film) formed on the third main surface 11A of the base material 11, It is not limited to this. For example, the bondability improving layer 12 may be a surface modified layer. Specifically, the third principal surface 11A of the base material 11 having low bondability with the solder bonding material 7 is surface-modified to form the bondability improving layer 12 having high bondability with the solder bonding material 7. May be.

また、母材１１を構成する材料をはんだ接合材７との接合性が高い材料とした場合には、接合性改善層１２は形成されていなくてよい。この場合、貫通孔１３の内部の表面１１Ｃ，１１Ｄにはんだ接合材７との接合性が低く撥はんだ性を示す層（成膜または表面改質により形成された層）が形成されていればよい。このようにしても、実施の形態１に係るパワー半導体モジュールと同様の効果を奏することができる。   In addition, when the material constituting the base material 11 is a material having high bondability with the solder bonding material 7, the bondability improving layer 12 may not be formed. In this case, layers (layers formed by film formation or surface modification) that have low bondability with the solder bonding material 7 and exhibit solder repellency may be formed on the inner surfaces 11C and 11D of the through holes 13. . Even if it does in this way, there can exist an effect similar to the power semiconductor module which concerns on Embodiment 1. FIG.

以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。   Although the embodiment of the present invention has been described above, the above-described embodiment can be variously modified. The scope of the present invention is not limited to the above-described embodiment. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、線膨張係数が異なる絶縁基板と放熱部材とを備えるパワー半導体モジュールに特に有利に適用される。   The present invention is particularly advantageously applied to a power semiconductor module including an insulating substrate and a heat dissipation member having different linear expansion coefficients.

１ パワー半導体素子、２ ダイボンド材、３ 第１導体、４ 絶縁セラミックス板、５ 第２導体、６ 応力緩和部材、７ はんだ接合材、８ 放熱部材、１０ 絶縁基板、１１ 母材、１１Ａ 第３の主面、１１Ｂ 第４の主面、１１Ｃ，１１Ｄ 表面、１２ 接合性改善層、１２Ａ 第１の主面、１２Ｂ 第２の主面、１３ 貫通孔、１４ スペース、１５ 外周端部、１６ 凹部、１００ パワー半導体モジュール。   DESCRIPTION OF SYMBOLS 1 Power semiconductor element, 2 Die-bonding material, 3 1st conductor, 4 Insulating ceramic board, 5 2nd conductor, 6 Stress relaxation member, 7 Solder bonding material, 8 Heat dissipation member, 10 Insulating substrate, 11 Base material, 11A 3rd Main surface, 11B fourth main surface, 11C, 11D surface, 12 bondability improving layer, 12A first main surface, 12B second main surface, 13 through-hole, 14 space, 15 outer peripheral end, 16 recess, 100 Power semiconductor module.

Claims (8)

パワー半導体素子と、
前記パワー半導体素子を搭載している絶縁基板と、
前記絶縁基板を介して前記パワー半導体素子と接続されている放熱部材と、
前記絶縁基板と前記放熱部材との間に配置されている応力緩和部材とを備え、
前記応力緩和部材は、前記絶縁基板と第１接合部材を介して接合されている第１の主面と、前記放熱部材と第２接合部材を介して接合されている第２の主面とを含み、
さらに、前記応力緩和部材において、前記第１の主面および前記第２の主面の少なくとも一方に連なる１つ以上の空間が形成されており、
前記第１接合部材および前記第２接合部材の少なくとも一方は前記空間の内部に入り込むように形成されており、かつ前記空間の内壁の少なくとも一部と接合されておらず、
前記応力緩和部材において、前記空間の前記内壁の少なくとも一部は純度が９９．９９９５％以上のアルミニウムで構成されている、パワー半導体モジュール。 A power semiconductor element;
An insulating substrate on which the power semiconductor element is mounted;
A heat dissipating member connected to the power semiconductor element via the insulating substrate;
A stress relaxation member disposed between the insulating substrate and the heat dissipation member;
The stress relaxation member includes a first main surface bonded to the insulating substrate via a first bonding member, and a second main surface bonded to the heat dissipation member via a second bonding member. Including
Furthermore, in the stress relaxation member, one or more spaces are formed that are continuous with at least one of the first main surface and the second main surface,
At least one of the first joining member and the second joining member is formed so as to enter the interior of the space, and is not joined to at least a part of the inner wall of the space ,
In the stress relaxation member, at least a part of the inner wall of the space is made of aluminum having a purity of 99.9995% or more . 前記応力緩和部材には、前記第１の主面から前記第２の主面まで達する貫通孔が形成されており、
前記空間は前記貫通孔の内部空間である、請求項１に記載のパワー半導体モジュール。 In the stress relaxation member, a through hole reaching from the first main surface to the second main surface is formed,
The power semiconductor module according to claim 1, wherein the space is an internal space of the through hole. 前記応力緩和部材には、前記第１の主面および前記第２の主面の少なくとも一方から他方に向かって凹部が形成されており、
前記空間は、前記凹部の内部空間である、請求項１に記載のパワー半導体モジュール。 The stress relaxation member has a recess formed from at least one of the first main surface and the second main surface toward the other,
The power semiconductor module according to claim 1, wherein the space is an internal space of the recess. 前記応力緩和部材は、前記第１の主面に沿った方向に延びる第３の主面と、前記第３の主面の反対側に位置する第４の主面とを有する母材と、前記第３の主面上に形成されて前記第１の主面を構成する第１接合性改善層と、前記第４の主面上に形成されて前記第２の主面を構成する第２接合性改善層とを含み、
前記第１接合性改善層および前記第２接合性改善層は、前記空間の前記内壁と比べて前記第１接合部材または前記第２接合部材との接合性が高い、請求項１〜請求項３のいずれか１項に記載のパワー半導体モジュール。 The stress relaxation member includes a base material having a third main surface extending in a direction along the first main surface, and a fourth main surface located on the opposite side of the third main surface; A first bondability improving layer formed on the third main surface and constituting the first main surface; and a second bond formed on the fourth main surface and constituting the second main surface. And an improvement layer,
The said 1st joining property improvement layer and the said 2nd joining property improvement layer have high joining property with the said 1st joining member or the said 2nd joining member compared with the said inner wall of the said space. The power semiconductor module according to any one of the above. 前記応力緩和部材において、前記空間の内部には前記母材の表面が露出している、請求項４に記載のパワー半導体モジュール。   The power semiconductor module according to claim 4, wherein in the stress relaxation member, a surface of the base material is exposed inside the space. 前記第１接合部材および前記第２接合部材を構成する材料ははんだであり、
前記第１接合性改善層および前記第２接合性改善層を構成する材料はニッケルまたは銅である、請求項４または請求項５に記載のパワー半導体モジュール。 The material constituting the first joining member and the second joining member is solder,
The power semiconductor module according to claim 4 or 5, wherein a material constituting the first bondability improving layer and the second bondability improving layer is nickel or copper. 前記第１の主面に沿った方向において、前記応力緩和部材の外周は第３接合部材に囲まれている、請求項１〜請求項６のいずれか１項に記載のパワー半導体モジュール。 In the direction along said first major surface, said stress periphery of relaxation member is surrounded by a third joint member, the power semiconductor module according to any one of claims 1 to 6. 前記第１の主面に沿った方向において、前記第３接合部材の外周端部はフィレット形状またはテーパー形状を有している、請求項７に記載のパワー半導体モジュール。 The power semiconductor module according to claim 7 , wherein an outer peripheral end portion of the third joining member has a fillet shape or a tapered shape in a direction along the first main surface.
JP2015010243A 2015-01-22 2015-01-22 Power semiconductor module Active JP6316219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015010243A JP6316219B2 (en) 2015-01-22 2015-01-22 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015010243A JP6316219B2 (en) 2015-01-22 2015-01-22 Power semiconductor module

Publications (2)

Publication Number Publication Date
JP2016134586A JP2016134586A (en) 2016-07-25
JP6316219B2 true JP6316219B2 (en) 2018-04-25

Family

ID=56434629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015010243A Active JP6316219B2 (en) 2015-01-22 2015-01-22 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP6316219B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182198A (en) * 2017-04-19 2018-11-15 株式会社東芝 Semiconductor device
JP7034105B2 (en) 2019-01-18 2022-03-11 三菱電機株式会社 Manufacturing method of power semiconductor device, power semiconductor device and power conversion device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566341B2 (en) * 1990-11-24 1996-12-25 株式会社日立製作所 Semiconductor device
JP4621531B2 (en) * 2005-04-06 2011-01-26 株式会社豊田自動織機 Heat dissipation device
JP2011023545A (en) * 2009-07-15 2011-02-03 Nisshin Steel Co Ltd Heat dissipation structure and power module

Also Published As

Publication number Publication date
JP2016134586A (en) 2016-07-25

Similar Documents

Publication Publication Date Title
JP6199397B2 (en) Semiconductor device and manufacturing method thereof
JP4759384B2 (en) Semiconductor module
JP4867793B2 (en) Semiconductor device
JP4617209B2 (en) Heat dissipation device
JP6324539B2 (en) Semiconductor module
JP6409690B2 (en) Cooling module
JP2007173680A (en) Semiconductor device
JP2008294280A (en) Semiconductor device
JP7047895B2 (en) Semiconductor device
JP2010171279A (en) Heat radiator
US11232991B2 (en) Semiconductor apparatus
JP5163199B2 (en) Power module substrate with heat sink and power module with heat sink
JP2007088030A (en) Semiconductor device
WO2016158020A1 (en) Semiconductor module
JP6316219B2 (en) Power semiconductor module
JP2016167502A (en) Power module substrate with heat sink and power module
JP4935783B2 (en) Semiconductor device and composite semiconductor device
JP2017152606A (en) Heat radiation substrate, semiconductor package using the same, and semiconductor module
JP5282075B2 (en) Heat dissipation device
JP6738193B2 (en) Heat transfer structure, insulating laminated material, insulating circuit board and power module base
JP2008159946A (en) Cooling device of semiconductor module, and manufacturing method therefor
JP2018531516A6 (en) Two-sided cooling circuit
JP2018531516A (en) Two-sided cooling circuit
JP7130928B2 (en) semiconductor equipment
JP2016134601A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180327

R150 Certificate of patent or registration of utility model

Ref document number: 6316219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150