JP2017152606A - Heat radiation substrate, semiconductor package using the same, and semiconductor module - Google Patents
Heat radiation substrate, semiconductor package using the same, and semiconductor module Download PDFInfo
- Publication number
- JP2017152606A JP2017152606A JP2016035422A JP2016035422A JP2017152606A JP 2017152606 A JP2017152606 A JP 2017152606A JP 2016035422 A JP2016035422 A JP 2016035422A JP 2016035422 A JP2016035422 A JP 2016035422A JP 2017152606 A JP2017152606 A JP 2017152606A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- holes
- heat dissipation
- view
- plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、電力用半導体素子などの半導体素子から発生した熱を放熱するための放熱基板、および該放熱基板を用いた半導体パッケージならびに半導体モジュールに関する。 The present invention relates to a heat dissipation substrate for dissipating heat generated from a semiconductor element such as a power semiconductor element, a semiconductor package using the heat dissipation substrate, and a semiconductor module.
特許文献1に記載されるように、電力供給用半導体チップから発生した熱を放熱するための放熱基板は、銅または銅合金の高熱伝導層と、Fe−Ni系合金の低熱膨張層とを交互に複数積層してなり、低熱膨張層を挟持する高熱伝導層が、低熱膨張層に形成された複数の貫通孔を介して連続する構成を有する。
As described in
従来の放熱基板は、銅または銅合金とFe−Ni系合金との熱膨張係数の違いにより、放熱基板に反りが発生する場合があり、外部への放熱性が低下し易いという問題があった。 The conventional heat dissipation board has a problem that the heat dissipation board may be warped due to a difference in thermal expansion coefficient between copper or a copper alloy and an Fe—Ni alloy, and the heat dissipation performance to the outside tends to decrease. .
本発明の実施形態の放熱基板は、
第1金属層と、
前記第1金属層の第1面に接合された第2金属層であって、厚み方向に貫通する複数の第1貫通孔が設けられた第2金属層と、
前記第1金属層の、前記第1面の反対側の第2面に接合された第3金属層であって、厚み方向に貫通する複数の第2貫通孔が設けられた第3金属層と、
前記第2金属層の、前記第1金属層の前記第1面に接合された面の反対側の面に接合された第4金属層と、
前記第3金属層の、前記第1金属層の前記第2面に接合された面の反対側の面に接合された第5金属層と、
前記複数の第1貫通孔、および前記複数の第2貫通孔に充填された金属部材と、を含み、
前記第1金属層、前記第4金属層、および前記第5金属層は、前記第2金属層、および前記第3金属層のヤング率よりも小さいヤング率を有し、
平面視で、前記複数の第1貫通孔の各々の図心と、前記複数の第2貫通孔の各々の図心とがずれていることを特徴とする。
The heat dissipation board of the embodiment of the present invention is
A first metal layer;
A second metal layer bonded to the first surface of the first metal layer, the second metal layer provided with a plurality of first through holes penetrating in the thickness direction;
A third metal layer bonded to a second surface of the first metal layer opposite to the first surface, the third metal layer having a plurality of second through holes penetrating in the thickness direction; ,
A fourth metal layer bonded to a surface of the second metal layer opposite to a surface bonded to the first surface of the first metal layer;
A fifth metal layer bonded to a surface of the third metal layer opposite to a surface bonded to the second surface of the first metal layer;
A metal member filled in the plurality of first through holes and the plurality of second through holes,
The first metal layer, the fourth metal layer, and the fifth metal layer have Young's moduli smaller than Young's moduli of the second metal layer and the third metal layer,
The centroids of the plurality of first through holes and the centroids of the plurality of second through holes are shifted in plan view.
また、本発明の実施形態の半導体パッケージは、上記の放熱基板と、
前記放熱基板の前記第4金属層に固定された、絶縁体からなる枠体と、
該枠体に取り付けられた電力供給用端子と、を含むことを特徴とする。
Moreover, the semiconductor package of the embodiment of the present invention includes the above heat dissipation substrate,
A frame made of an insulator fixed to the fourth metal layer of the heat dissipation substrate;
And a power supply terminal attached to the frame.
また、本発明の実施形態の半導体装置は、上記の半導体パッケージと、
該半導体パッケージに搭載された半導体素子と、を含むことを特徴とする。
A semiconductor device according to an embodiment of the present invention includes the semiconductor package described above.
And a semiconductor element mounted on the semiconductor package.
本発明の実施形態の放熱基板によれば、半導体素子から発生した熱により放熱基板が加
熱されたときに、放熱基板の反りを抑制することができる。
According to the heat dissipation substrate of the embodiment of the present invention, when the heat dissipation substrate is heated by the heat generated from the semiconductor element, the warpage of the heat dissipation substrate can be suppressed.
また、本発明の実施形態の半導体パッケージによれば、上記の放熱基板を備えることにより、放熱基板の反りに起因する放熱性の低下を抑制することができる。 In addition, according to the semiconductor package of the embodiment of the present invention, by providing the heat dissipation substrate, it is possible to suppress a decrease in heat dissipation due to warpage of the heat dissipation substrate.
また、本発明の実施形態の半導体装置によれば、上記の半導体パッケージを備えることにより、半導体素子から発生した熱を良好に放散させることができ、高い信頼性を実現できる Further, according to the semiconductor device of the embodiment of the present invention, by providing the above-described semiconductor package, heat generated from the semiconductor element can be dissipated well, and high reliability can be realized.
本発明の実施形態に係る放熱基板、半導体パッケージ、および半導体装置について以下に詳細に説明する。 A heat dissipation board, a semiconductor package, and a semiconductor device according to embodiments of the present invention will be described in detail below.
図1は、本発明の実施形態に係る放熱基板の斜視図である。図2(a)は、図1のA−A線における放熱基板の断面図であり、図2(b)は、図2(a)の部分拡大断面斜視図である。図3は、本発明の実施形態に係る放熱基板の分解斜視図である。図4は、本発明の実施形態に係る放熱基板を構成する各金属層の平面図である。図5は、本発明の他の実施形態に係る放熱基板を構成する各金属層の平面図である。図6は、本発明の実施形態に係る半導体パッケージを示す斜視図である。図7は、本発明の実施形態に係る半導体装置を示す斜視図である。 FIG. 1 is a perspective view of a heat dissipation board according to an embodiment of the present invention. 2A is a cross-sectional view of the heat dissipation board taken along line AA in FIG. 1, and FIG. 2B is a partially enlarged cross-sectional perspective view of FIG. FIG. 3 is an exploded perspective view of the heat dissipation board according to the embodiment of the present invention. FIG. 4 is a plan view of each metal layer constituting the heat dissipation substrate according to the embodiment of the present invention. FIG. 5 is a plan view of each metal layer constituting a heat dissipation board according to another embodiment of the present invention. FIG. 6 is a perspective view showing a semiconductor package according to the embodiment of the present invention. FIG. 7 is a perspective view showing a semiconductor device according to the embodiment of the present invention.
放熱基板100は、第1金属層1、第2金属層2、第3金属層3、第4金属層4、および第5金属層5、および金属部材6を含む。
The
第1金属層1は、第1面1aと、第1面の反対側の第2面1bとを有する。第1面1aには第2金属層2が接合され、第2面1bには、第3金属層3が接合される。さらに、第4金属層4が、第2金属層2の、第1金属層1の第1面1aに接合された面の反対側の面に接合される。また、第5金属層5が、第3金属層3の、第1金属層1の第2面1bに接合された面の反対側の面に接合される。すなわち、本発明の実施形態の放熱基板100は、図3に示すように、第5金属層5、第3金属層3、第1金属層1、第2金属層2、および第4金属層4が、順次積層された構成を有する。
The
また、第1金属層1、第4金属層4、および第5金属層5のヤング率は、第2金属層2、および第3金属層3のヤング率よりも小さくなっている。第1金属層1、第4金属層4、第5金属層5は、第2金属層2、および第3金属層3のヤング率よりも小さいヤング率を有していればよく、第1金属層1と、第4金属層4と、第5金属層5とは、同一のヤング率を有してもよく、異なるヤング率を有してもよい。また、第2金属層2、および第3金属層3は、第1金属層1、第4金属層4、および第5金属層5よりも大きいヤング率を有していればよく、第2金属層2と、第3金属層3とは、同一のヤング率を有してもよく、異なるヤング率を有してもよい。
The Young's modulus of the
さらに、第1金属層1、第4金属層4、第5金属層5、および金属部材6には、熱伝導率が、第2金属層2および第3金属層3の熱伝導率よりも大きいものが用いられる。また、第1金属層1、第4金属層4、第5金属層5、および金属部材6の熱膨張係数は、第2金属層2および第3金属層3の熱膨張係数よりも大きい。
Further, the
第1金属層1、第4金属層4、第5金属層5、および金属部材6の例としては、例えば、銅、銀、アルミニウム(Al)、金(Au)等の金属材料、またはこれらの合金から形成したものが挙げられる。本実施形態では、第1金属層1、第4金属層4、および第5金属層5は、銅または銅を含む合金から成る。
Examples of the
第2金属層2、および第3金属層3は、モリブデン(Mo),タングステン(W)等の金属材料、またはこれらの合金(銅−モリブデン焼結体、銅−タングステン焼結体等)から形成されてもよい。本実施形態では、第2金属層2、および第3金属層3は、モリブデンまたはモリブデンを含む合金から成る。
The
第1金属層1と、第4金属層4と、第5金属層5とは、同じ厚みを有してもよく、異なる厚みを有してもよい。また、第2金属層2と、第3金属層3とは、同じ厚みを有してもよく、異なる厚みを有してもよい。なお、第1金属層1と、第4金属層4と、第5金属層5とが同じ材料の同じ厚みとし、第2金属層2と、第3金属層3とが同じ材料の同じ厚みとすることがより好ましい。これにより、放熱基板100に熱が加えられた際に生じる放熱基板100の反りや変形が抑制される。
The
本発明の実施形態に係る放熱基板100では、第1金属層1、第4金属層4、および第5金属層5が、第2金属層2、および第3金属層3の厚みよりも大きい厚みを有しており、平面視にて同じ外形を有している。例えば平面視において、第1金属層1、第4金属層4、および第5金属層5は、長辺が5mm〜30mm、短辺が4mm〜28mmである。また、厚みは0.2mm〜2mmである。第2金属層2および第3金属層3は、平面視において、長辺が5mm〜30mm、短辺が4mm〜28mmである。また、厚みは0.1mm〜1mmである。より具体的には例えば、第1金属層1の厚みは0.2mm、第4金属層4および第5金属層5の厚みは0.3mm、第2金属層2および第3金属層3の厚みは0.1mmとすればよい。
In the
図2(b),図3に示すように、第2金属層2には、第2金属層2を厚み方向に貫通する複数の第1貫通孔2aが設けられ、第3金属層3には、第3金属層3を厚み方向に貫通する複数の第2貫通孔3aが設けられる。
As shown in FIGS. 2B and 3, the
第1貫通孔2aおよび第2貫通孔3aは、開口形状が、例えば、円形状、楕円形状、長円形状、正方形状、矩形形状であってもよく、その他の形状であってもよい。本発明の実施形態の放熱基板100では、第1貫通孔2aおよび第2貫通孔3aの開口形状は、円形状、楕円形状、または長円形状とされている。第1貫通孔2aおよび第2貫通孔3aを円形状とすることにより、放熱基板100に加えられる熱によって、第1貫通孔2aおよび第2貫通孔3aに生じる応力が中心軸に関して対称になり、一部に偏りにくいものとなる。
The opening shape of the first through
複数の第1貫通孔2aは、平面視で、互いに等しい面積を有してもよく、互いに異なる面積を有してもよい。複数の第2貫通孔3aも、平面視で、互いに等しい面積を有してもよく、互いに異なる面積を有してもよい。複数の第1貫通孔2aおよび複数の第2貫通孔3aの面積を平面視にて互いに等しい面積とすれば、放熱基板100に加えられる熱によって第1貫通孔2aおよび第2貫通孔3aの各々に生じる応力が均等になりやすい。
The plurality of first through
なお、第1貫通孔2aは、例えば平面視において、直径が0.5mm〜2mmの円形状、または、長径が0.5mm〜2mm、短径が0.4mm〜1.8mmの楕円形状、長径方向の長さが0.5mm〜2mm、短径方向の長さが0.4mm〜1.8mmの長円形状である。
The first through
第1貫通孔2aまたは第2貫通孔3aの開口形状が、楕円形状または長円形状である場合には、放熱基板100の長辺方向と第1貫通孔2aまたは第2貫通孔3aの長径方向とが平行になるように配置することが好ましい。長辺方向では、第1貫通孔2aまたは第2貫通孔3aと、それに隣接する第1貫通孔2aまたは第2貫通孔3aとの間の第2金属層2や第3金属層3が連続して配置される。すなわち、長辺方向では第1貫通孔2aまたは第2貫通孔3aを横切らずに一辺から他辺まで連続しているのに対し、短辺方向では第1貫通孔2aまたは第2貫通孔3aを横切ってしまう場合が多くなる。このため、長辺方向の曲げ応力が強くなり、長辺方向の反りや変形が抑制される。
When the opening shape of the 1st through-
また、図2(b),図3に示すように、第1貫通孔2aおよび第2貫通孔3aには、金属部材6が充填される。金属部材6は、例えば、銅、銀、アルミニウム(Al)、金(Au)等の熱伝導性に優れた金属、またはこれらの合金から成ることが好ましい。
As shown in FIGS. 2B and 3, the first through
金属部材6は、第1金属層1、第4金属層4、および第5金属層5のいずれかと同じ材料から形成されてもよく、第1金属層1、第4金属層4、および第5金属層5とは異なる材料から形成されてもよい。また、第1貫通孔2aに充填される金属部材と、第2貫通孔3aに充填される金属部材とは、同じ材料から形成されてもよく、異なる材料から形成されてもよい。本実施形態では、第1貫通孔2aに充填される金属部材と、第2貫通孔3aに充填される金属部材とは、第1金属層1、第4金属層4、および第5金属層5と同一の、銅または銅を含む合金から成る。
The
また、本実施形態の放熱基板100では、図4,図5に示すように、複数の第1貫通孔2aおよび複数の第2貫通孔3aは、平面視で、複数の第1貫通孔2aの各々の図心と、複数の第2貫通孔3aの各々の図心とがずれるように配設される。図心とは、第1貫通孔2aおよび第2貫通孔3aの内側平面の重心位置を意味する。以下、特に断らない限り、第1貫通孔2aおよび第2貫通孔3aの位置についての記載は、図心に基づくものである。
Further, in the
第1貫通孔2aおよび第2貫通孔3aの図心が一致するように配置されているとすると、第1貫通孔2aおよび第2貫通孔3aの存在する放熱基板100の一方面から他方面に至る断面に於いて、第2金属層2または第3金属層3が存在しない部分が生じる。本発明の実施形態に係る放熱基板100によれば、放熱基板100の一方面から他方面に至る断面内に於いて、少なくとも第2金属層2または第3金属層3が配置される構造とすることができる。それによって、放熱基板100の反りや変形を小さくすることができる。
If the first through
放熱基板100は、第5金属層5の、第3金属層3に接合された面と反対側の面を、外部基板(図示せず)等の外部放熱体に接触させた状態で使用されるので、放熱基板100に反りが発生すると、放熱基板100と外部基板との接触面積が減少し、放熱性が低下する。本発明の実施形態に係る放熱基板100によれば、放熱基板100の反りを低減し、放熱性の低下を抑制することができる。なお、隣接する第1貫通孔2a同士の間隔と、隣接する第2貫通孔3a同士の間隔を同じにすることが好ましい。また、平面視にて隣接する第1貫通孔2aの中央に第2貫通孔3aを配置するようにすることが好ましい。放熱基板100に加えられる熱によって、第1貫通孔2aおよび第2貫通孔3aの周辺に生じる応力による変形が局所的に大きくならないようにすることができる。
The
放熱基板100は、例えば半導体パッケージ200として、第5金属層5の、第3金属層3に接合された面と反対側の面を、外部基板(図示せず)に接触させた状態で使用されるので、放熱基板100に反りや変形が発生すると、放熱基板100と外部基板との接触面積が減少し、放熱基板100を介した半導体パッケージ200の放熱性が低下する。本発明の実施形態に係る放熱基板100によれば、放熱基板100の反りや変形を低減し、放熱性の低下を抑制することができる。
The
また、放熱基板100において、第2金属層2、および第3金属層3は、第1金属層1、第4金属層4、および第5金属層5のヤング率よりも大きなヤング率を有し、第2金属層2は、第1金属層1と第4金属層4との間に挟持され、第3金属層3は、第1金属層1と第5金属層5との間に挟持された構成を有する。このような構成によれば、放熱基板100の剛性の低下を効果的に抑制するとともに、放熱基板100の表面の平坦度を向上させることができる。
In the
また、第1金属層1と第4金属層4の間、および第1金属層1と第5金属層5との間にそれぞれ熱膨張係数の小さな第2金属層2および第3金属層3が挟持されているので、第1金属層1、第4金属層4および第5金属層5は第2金属層2および第3金属層3に拘束されて熱膨張が抑制される。これによって、熱膨張係数の小さい半導体素子9の搭載が容易になる。
Further, the
また、複数の第1貫通孔2a、および複数の第2貫通孔3aは、平面視で、矩形格子状または斜方格子状に配設されていることが好ましい。第1貫通孔2aおよび第2貫通孔3aが斜方格子状に配置された例を図4および図5に示す。このような構成によれば、第2金属層2を介する放熱経路が第2金属層2に分散して設けられ、第3金属層3を介する放熱経路が第3金属層3に分散して設けられるので、放熱基板100における熱分布の偏りを低減することができ、それによって、放熱基板100の反りを効果的に抑制することができる。
The plurality of first through
第1貫通孔2aおよび第2貫通孔3aを斜方格子状に配置すると、放熱基板100の長辺方向または短辺方向の反りや曲がりを生じ難くできる。
When the first through-
平面視で、複数の第1貫通孔2aと、複数の第2貫通孔3aとは、重ならないように配設されてもよい。すなわち、複数の第1貫通孔2aと、複数の第2貫通孔3aとは、平面視で、重複する部分がないように配設されてもよい。このような構成によれば、放熱基板100の反りを一層効果的に低減することができる。
The plurality of first through
複数の第1貫通孔2aの各々は、平面視したときに、複数の第2貫通孔3aのうちの少なくともいずれか1つに重なるように配設されてもよい。すなわち、複数の第1貫通孔2aの各々は、複数の第2貫通孔3aのうちの少なくともいずれか1つに一部分が重複するように配設されてもよい。このような構成によれば、放熱基板100における熱分布の偏りを低減することが可能になるとともに金属部材6を介した、放熱基板100の厚み方向における効率的な熱伝導が可能になる。
Each of the plurality of first through
また、平面視で、複数の第1貫通孔2aの面積が互いに等しく、複数の第2貫通孔3aの面積が互いに等しく、さらに第2貫通孔3aの面積が、第1貫通孔2aの面積よりも大きいようにしてもよい。これによって、放熱基板100の第4金属層4から第5金属層5の方向への熱伝導性をよくすることができる。
In plan view, the areas of the plurality of first through
本発明の実施形態に係る放熱基板100は、以下のようにして作製される。
The
先ず、金型を用いた打ち抜き加工や切削加工を施すことによって、銅または銅を含む合金から成る第1金属層1、第4金属層4、および第5金属層5を準備し、金型を用いた打ち抜き加工や切削加工を施すことによって、モリブデンまたはモリブデンを含む合金から成る複数の第1貫通孔2aが形成された第2金属層2、および複数の第2貫通孔3aが形成された第3金属層3を準備する。
First, the
次いで、第1金属層1、第2金属層2、第3金属層3、第4金属層4、および第5金属層5を、所定の順序で積層した後、圧延圧着処理を施すことによって、第1金属層1、第4金属層4、および第5金属層5を構成する金属部材6が、第1貫通孔2aおよび第2貫通孔3aに充填された放熱基板100が得られる。
Then, after laminating the
本発明の実施形態に係る放熱基板100は、次のように作製されてもよい。先ず、上記のように、第1金属層1、第4金属層4、および第5金属層5を準備する。さらに、第1貫通孔2aに金属部材6が予め充填された第2金属層2、および第2貫通孔3aに金属部材6が予め充填された第3金属層3を準備する。次いで、第1金属層1と第2金属層2との間、第1金属層1と第3金属層3との間、第2金属層2と第4金属層4との間、および第3金属層3と第5金属層5との間に銀−銅ロウ等のロウ材のプリフォームを挟み込む。この状態で高温炉(例えば、銀−銅ロウを用いる場合は約800℃)内に投入し、ロウ材のプリフォームを溶融させた後、高温炉から取り出して冷却することによって、放熱基板100が得られる。
The
本発明の実施形態に係る半導体パッケージ200は、上記構成の放熱基板100と、絶縁体からなる枠体7と、電力供給用端子8とを含んで構成され、放熱基板100の第4金属層4に、絶縁体からなる枠体7を取り付け、枠体7に電力供給用端子8を取り付けることにより作製される。
The
枠体7は、絶縁性を有するものであればよく、例えば、樹脂から成ってもよく、セラミックスから成ってもよい。本発明の実施形態に係る半導体パッケージ200では、枠体7は、例えば、Al2O3質セラミックス、AlN質セラミックス、3Al2O3・2SiO2質セラミックス等の絶縁体から成る。
The
半導体パッケージ200によれば、放熱基板100を含むことにより、放熱基板100の反りや変形に起因する外部放熱体への放熱性の低下を抑制することができる。また、放熱基板100の反りが少ないので、放熱基板100に取り付けた枠体7が剥離したり、曲げ応力によって亀裂を生じたりする可能性を低減できる。半導体パッケージ200は、特に大電力用途の半導体素子9、その他高発熱性の電子部品等を搭載する用途に好適である。
According to the
本発明の実施形態に係る半導体装置300は、上記構成の半導体パッケージ200と、半導体素子9とを含んで構成され、半導体パッケージ200に半導体素子9を搭載し、電力供給用端子8と半導体素子9とをボンディングワイヤ10で電気的に接続することにより作製される。半導体素子9は、第4金属層4の、枠体7の内側の領域に搭載される。
その後、半導体素子9をポッティング樹脂で封止したり、枠体7の上面に蓋体を取り付けて半導体素子9を封止したりして保護し、半導体装置300が完成する。
The
Thereafter, the
半導体装置300によれば、半導体パッケージ200を含むことにより、放熱基板100の反りや変形を抑制できるとともに、半導体素子9から発生した熱を良好に放散させることができ、封止性能にも優れるので、信頼性が向上された半導体装置を提供することができる。
According to the
1 第1金属層
1a 第1面
1b 第2面
2 第2金属層
2a 第1貫通孔
3 第3金属層
3a 第2貫通孔
4 第4金属層
5 第5金属層
6 金属部材
7 枠体
8 電力供給用端子
9 半導体素子
10 ボンディングワイヤ
100 放熱基板
200 半導体パッケージ
300 半導体装置
DESCRIPTION OF
Claims (10)
前記第1金属層の第1面に接合された第2金属層であって、厚み方向に貫通する複数の第1貫通孔が設けられた第2金属層と、
前記第1金属層の、前記第1面の反対側の第2面に接合された第3金属層であって、厚み方向に貫通する複数の第2貫通孔が設けられた第3金属層と、
前記第2金属層の、前記第1金属層の前記第1面に接合された面の反対側の面に接合された第4金属層と、
前記第3金属層の、前記第1金属層の前記第2面に接合された面の反対側の面に接合された第5金属層と、
前記複数の第1貫通孔、および前記複数の第2貫通孔に充填された金属部材と、を含み、
前記第1金属層、前記第4金属層、および前記第5金属層は、前記第2金属層、および前記第3金属層のヤング率よりも小さいヤング率を有し、
平面視で、前記複数の第1貫通孔の各々の図心と、前記複数の第2貫通孔の各々の図心とがずれていることを特徴とする放熱基板。 A first metal layer;
A second metal layer bonded to the first surface of the first metal layer, the second metal layer provided with a plurality of first through holes penetrating in the thickness direction;
A third metal layer bonded to a second surface of the first metal layer opposite to the first surface, the third metal layer having a plurality of second through holes penetrating in the thickness direction; ,
A fourth metal layer bonded to a surface of the second metal layer opposite to a surface bonded to the first surface of the first metal layer;
A fifth metal layer bonded to a surface of the third metal layer opposite to a surface bonded to the second surface of the first metal layer;
A metal member filled in the plurality of first through holes and the plurality of second through holes,
The first metal layer, the fourth metal layer, and the fifth metal layer have Young's moduli smaller than Young's moduli of the second metal layer and the third metal layer,
A radiating board, wherein a centroid of each of the plurality of first through holes and a centroid of each of the plurality of second through holes are misaligned in plan view.
前記放熱基板の前記第4金属層に固定された、絶縁体からなる枠体と、
該枠体に取り付けられた電力供給用端子と、
を含む半導体パッケージ。 The heat dissipation board according to any one of claims 1 to 8,
A frame made of an insulator fixed to the fourth metal layer of the heat dissipation substrate;
A power supply terminal attached to the frame;
Including semiconductor package.
該半導体パッケージに搭載された半導体素子と、
を含む半導体装置。 A semiconductor package according to claim 9;
A semiconductor element mounted on the semiconductor package;
A semiconductor device including:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016035422A JP6549502B2 (en) | 2016-02-26 | 2016-02-26 | Heat dissipation substrate, semiconductor package and semiconductor module using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016035422A JP6549502B2 (en) | 2016-02-26 | 2016-02-26 | Heat dissipation substrate, semiconductor package and semiconductor module using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017152606A true JP2017152606A (en) | 2017-08-31 |
JP6549502B2 JP6549502B2 (en) | 2019-07-24 |
Family
ID=59742137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016035422A Active JP6549502B2 (en) | 2016-02-26 | 2016-02-26 | Heat dissipation substrate, semiconductor package and semiconductor module using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6549502B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6455896B1 (en) * | 2017-11-18 | 2019-01-23 | Jfe精密株式会社 | Heat sink and manufacturing method thereof |
JP6462172B1 (en) * | 2018-08-02 | 2019-01-30 | Jfe精密株式会社 | Heat sink and manufacturing method thereof |
CN112005366A (en) * | 2018-04-26 | 2020-11-27 | 京瓷株式会社 | Heat dissipation substrate and electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645485A (en) * | 1993-02-05 | 1994-02-18 | Sumitomo Special Metals Co Ltd | Integrated circuit package high in heat dissipation |
JPH08316383A (en) * | 1995-03-10 | 1996-11-29 | Sumitomo Special Metals Co Ltd | Heat conductive composite material and production thereof |
JP2006294699A (en) * | 2005-04-06 | 2006-10-26 | Toyota Industries Corp | Heat sink |
WO2008013279A1 (en) * | 2006-07-28 | 2008-01-31 | Kyocera Corporation | Electronic component storing package and electronic device |
-
2016
- 2016-02-26 JP JP2016035422A patent/JP6549502B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645485A (en) * | 1993-02-05 | 1994-02-18 | Sumitomo Special Metals Co Ltd | Integrated circuit package high in heat dissipation |
JPH08316383A (en) * | 1995-03-10 | 1996-11-29 | Sumitomo Special Metals Co Ltd | Heat conductive composite material and production thereof |
JP2006294699A (en) * | 2005-04-06 | 2006-10-26 | Toyota Industries Corp | Heat sink |
WO2008013279A1 (en) * | 2006-07-28 | 2008-01-31 | Kyocera Corporation | Electronic component storing package and electronic device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6455896B1 (en) * | 2017-11-18 | 2019-01-23 | Jfe精密株式会社 | Heat sink and manufacturing method thereof |
JP2019096654A (en) * | 2017-11-18 | 2019-06-20 | Jfe精密株式会社 | Radiator plate and manufacturing method for the same |
CN112005366A (en) * | 2018-04-26 | 2020-11-27 | 京瓷株式会社 | Heat dissipation substrate and electronic device |
JP6462172B1 (en) * | 2018-08-02 | 2019-01-30 | Jfe精密株式会社 | Heat sink and manufacturing method thereof |
JP2019096860A (en) * | 2018-08-02 | 2019-06-20 | Jfe精密株式会社 | Radiator plate and manufacturing method for the same |
Also Published As
Publication number | Publication date |
---|---|
JP6549502B2 (en) | 2019-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4558012B2 (en) | Semiconductor package heat dissipation plate and semiconductor device | |
JP2007173680A (en) | Semiconductor device | |
WO2018168591A1 (en) | Module | |
JP7006812B2 (en) | Semiconductor device | |
JP6549502B2 (en) | Heat dissipation substrate, semiconductor package and semiconductor module using the same | |
JP2013098451A (en) | Semiconductor device and wiring board | |
JP2021158232A (en) | Semiconductor module | |
JP2004153075A (en) | Substrate for power module and power module | |
JP6050140B2 (en) | Insulating substrate | |
JP2019134018A (en) | Semiconductor device | |
JP5837187B2 (en) | Semiconductor element storage package, semiconductor device, and mounting structure | |
JP2009059821A (en) | Semiconductor device | |
JP2012231101A (en) | Metal base, method of manufacturing the same, and device package using the same | |
JP5282075B2 (en) | Heat dissipation device | |
JP6316219B2 (en) | Power semiconductor module | |
JP2010080562A (en) | Package for housing electronic component | |
WO2019208577A1 (en) | Heat dissipation substrate and electronic device | |
JP4556732B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7130928B2 (en) | semiconductor equipment | |
JP6760788B2 (en) | Semiconductor packages and semiconductor devices | |
JP4786302B2 (en) | Power module base manufacturing method | |
JP2006013420A (en) | Package for electronic component housing, and electronic device | |
JP6406547B2 (en) | Electronic component mounting package, electronic device, and electronic module | |
JP6077335B2 (en) | Electronic component storage package and electronic device | |
JP2004140159A (en) | Heat sink |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6549502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |