JP6311815B2 - 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 - Google Patents
超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 Download PDFInfo
- Publication number
- JP6311815B2 JP6311815B2 JP2017039098A JP2017039098A JP6311815B2 JP 6311815 B2 JP6311815 B2 JP 6311815B2 JP 2017039098 A JP2017039098 A JP 2017039098A JP 2017039098 A JP2017039098 A JP 2017039098A JP 6311815 B2 JP6311815 B2 JP 6311815B2
- Authority
- JP
- Japan
- Prior art keywords
- ultrasonic transducer
- transducer element
- element chip
- film
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Transducers For Ultrasonic Waves (AREA)
Description
図1は本発明の一実施形態に係る電子機器の一具体例すなわち超音波診断装置11の構成を概略的に示す。超音波診断装置11は装置端末12と超音波プローブ(プローブ)13とを備える。装置端末12と超音波プローブ13とはケーブル14で相互に接続される。装置端末12と超音波プローブ13とはケーブル14を通じて電気信号をやりとりする。装置端末12にはディスプレイパネル(表示装置)15が組み込まれる。ディスプレイパネル15の画面は装置端末12の表面で露出する。装置端末12では、後述されるように、超音波プローブ13で検出された超音波に基づき画像が生成される。画像化された検出結果がディスプレイパネル15の画面に表示される。
図3は第1実施形態に係る素子チップ17の平面図を概略的に示す。素子チップ17は基板21を備える。基板21の表面(第1面)には素子アレイ22が形成される。素子アレイ22は超音波トランスデューサー素子(以下「素子」という)23の配列で構成される。配列は複数行複数列のマトリクスで形成される。個々の素子23は圧電素子部を備える。圧電素子部は下部電極24、上部電極25および圧電体膜26で構成される。個々の素子23ごとに下部電極24および上部電極25の間に圧電体膜26が挟み込まれる。
図7に示されるように、集積回路はマルチプレクサー61および送受信回路62を備える。マルチプレクサー61は素子チップ17側のポート群61aと送受信回路62側のポート群61bとを備える。素子チップ17側のポート群61aには第1配線54経由で第1信号線38および第2信号線42が接続される。こうしてポート群61aは素子アレイ22に繋がる。ここでは、送受信回路62側のポート群61bには集積回路チップ55内の規定数の信号線63が接続される。規定数はスキャンにあたって同時に出力される素子23の列数に相当する。マルチプレクサー61はケーブル14側のポートと素子チップ17側のポートとの間で相互接続を管理する。
次に超音波診断装置11の動作を簡単に説明する。処理回路74は駆動/受信回路72に超音波の送信および受信を指示する。駆動/受信回路72はマルチプレクサー61に制御信号を供給するとともに個々のパルサー67に駆動信号を供給する。パルサー67は駆動信号の供給に応じてパルス信号を出力する。マルチプレクサー61は制御信号の指示に従ってポート群61bのポートにポート群61aのポートを接続する。パルス信号はポートの選択に応じて下部電極端子33、35および上部電極端子34、36を通じて列ごとに素子23に供給される。パルス信号の供給に応じて振動膜43は振動する。その結果、対象物(例えば人体の内部)に向けて所望の超音波は発せられる。
図8に示されるように、シリコンウエハー78の表面で個々の素子チップ17ごとに下部電極24、引き出し配線27および下部電極端子33、35(図8以降では図示されず)が形成される。下部電極24、引き出し配線27および下部電極端子33、35の形成に先立ってシリコンウエハー78の表面には酸化シリコン膜79および酸化ジルコニウム膜81が相次いで形成される。酸化ジルコニウム膜81の表面には導電膜が形成される。導電膜はチタン、イリジウム、白金およびチタンの積層膜で構成される。フォトリソグラフィ技術に基づき導電膜から下部電極24、引き出し配線27および下部電極端子33、35は成形される。
図12は第2実施形態に係る超音波トランスデューサー素子チップ17aを概略的に示す。この素子チップ17aでは基板21の裏面に複数の溝(溝部)86が配置される。溝86は仕切り壁51の下端で基板21の裏面を複数の平面87に分割する。複数の平面87は1つの仮想平面HP内で広がる。その仮想平面HP内で補強板52の表面は広がる。溝86は仮想平面HPから窪む。溝86の断面形状は四角形であってもよく三角形であってもよく半円形その他の形状であってもよい。図13に示されるように、平面87同士の間で溝86は基体44と補強板52との間に通気経路88a、88bを形成する。こうして溝86内の空間は開口45内の空間に接続される。通気経路88a、88bは開口45内の空間の内外を相互に接続する。こうして開口45内の空間と開口45の外側との間で通気が確保される。1列(ここでは1行)の開口45では次々に開口45同士は通気経路88aで接続される。列端の開口45と基板21の外縁の外側とは通気経路88bで接続される。こうして列端の開口45は基板21の外縁の外側に開放される。その他の構成は素子チップ17と同様に構成されることができる。図中、素子チップ17と均等な構成や構造には同一の参照符号が付される。
図15は第3実施形態に係る超音波トランスデューサー素子チップ17bを概略的に示す。この素子チップ17bでは基板21および補強板52の少なくとも一部は多孔質材で構成される。こうした多孔質材は少なくとも開口45同士の間や列端の開口45と基板21の外縁との間に配置される。ここでは、補強板52は多孔質材から形成される。多孔質材の孔は相互に連なって通気経路を形成する。その他の構成は素子チップ17と同様に構成されることができる。図中、素子チップ17と均等な構成や構造には同一の参照符号が付される。
Claims (12)
- 基部と、
前記基部の第1面に位置し、複数の開口を仕切る壁部と、
前記複数の開口を覆い、前記開口を覆う部分が前記基部の前記第1面と対向する可撓膜と、
前記可撓膜の前記開口を覆う領域に位置する超音波トランスデューサー素子とを備え、
前記基部は前記開口の内部空間および前記基部の外部空間を連通する通気経路を有し、
前記超音波トランスデューサー素子は前記可撓膜上に位置する第1電極と、前記第1電極上に位置する圧電体膜と、前記圧電体膜上に位置する第2電極と、を有し、
前記壁部の厚みが前記壁部の高さより小さいことを特徴とする超音波トランスデューサー素子チップ。 - 請求項1に記載の超音波トランスデューサー素子チップにおいて、前記基部の厚み方向からの平面視で、前記圧電体膜と前記壁部とが重ならないことを特徴とする超音波トランスデューサー素子チップ。
- 請求項1または請求項2に記載の超音波トランスデューサー素子チップにおいて、前記可撓膜は酸化シリコン層と酸化ジルコニウム層からなり、前記酸化シリコン層と前記超音波トランスデューサー素子との間に前記酸化ジルコニウム層が位置することを特徴とする超音波トランスデューサー素子チップ。
- 請求項1〜3のいずれか1項に記載の超音波トランスデューサー素子チップにおいて、前記第1電極と前記第2電極との間に位置する前記圧電体膜は、前記第1電極を覆うことを特徴とする超音波トランスデューサー素子チップ。
- 請求項2〜4のいずれか1項に記載の超音波トランスデューサー素子チップにおいて、前記基部の厚み方向の断面視で、前記圧電体膜の前記可撓膜と交差する側面は、前記基部の厚み方向に対して傾斜していることを特徴とする超音波トランスデューサー素子チップ。
- 請求項1〜5のいずれか1項に記載の超音波トランスデューサー素子チップにおいて、前記超音波トランスデューサー素子は、保護膜で覆われていることを特徴とする超音波ト
ランスデューサー素子チップ。 - 請求項6に記載の超音波トランスデューサー素子チップにおいて、前記保護膜はシリコーン樹脂膜であることを特徴とする超音波トランスデューサー素子チップ。
- 請求項1〜7のいずれか1項に記載の超音波トランスデューサー素子チップにおいて、前記超音波トランスデューサー素子は、前記基部の反対側に超音波を出力することを特徴とする超音波トランスデューサー素子チップ。
- 請求項1〜8のいずれか1項に記載の超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることを特徴とするプローブ。
- 請求項9に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。
- 請求項9に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることを特徴とする超音波診断装置。
- 請求項1〜8のいずれか1項に記載の超音波トランスデューサー素子チップと、
前記超音波トランスデューサー素子チップを支持する筐体と、
を備えることを特徴とするプローブヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017039098A JP6311815B2 (ja) | 2017-03-02 | 2017-03-02 | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017039098A JP6311815B2 (ja) | 2017-03-02 | 2017-03-02 | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012078672A Division JP6102075B2 (ja) | 2012-03-30 | 2012-03-30 | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017130952A JP2017130952A (ja) | 2017-07-27 |
JP6311815B2 true JP6311815B2 (ja) | 2018-04-18 |
Family
ID=59396344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017039098A Active JP6311815B2 (ja) | 2017-03-02 | 2017-03-02 | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6311815B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200382A (ja) * | 2002-12-18 | 2004-07-15 | Ngk Insulators Ltd | 圧電/電歪膜型素子 |
JP2004349817A (ja) * | 2003-05-20 | 2004-12-09 | Seiko Epson Corp | パラメトリックスピーカ |
JP2004349815A (ja) * | 2003-05-20 | 2004-12-09 | Seiko Epson Corp | パラメトリックスピーカ |
JP4537698B2 (ja) * | 2003-12-25 | 2010-09-01 | 株式会社東芝 | 超音波診断装置 |
JP4660752B2 (ja) * | 2005-03-03 | 2011-03-30 | 本多電子株式会社 | 超音波プローブ、超音波プローブユニット、超音波画像検査装置 |
JP2006332799A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Works Ltd | 音響センサ |
JP5067034B2 (ja) * | 2007-06-20 | 2012-11-07 | セイコーエプソン株式会社 | 音叉型振動子、発振器 |
WO2012014111A2 (en) * | 2010-07-30 | 2012-02-02 | Koninklijke Philips Electronics N.V. | Thin film ultrasound transducer |
JP2012059770A (ja) * | 2010-09-06 | 2012-03-22 | Seiko Epson Corp | 圧電素子、液滴噴射ヘッドおよび液滴噴射装置ならびにそれらの製造方法 |
-
2017
- 2017-03-02 JP JP2017039098A patent/JP6311815B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017130952A (ja) | 2017-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6102075B2 (ja) | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 | |
JP5990930B2 (ja) | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 | |
JP5900107B2 (ja) | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 | |
JP6078994B2 (ja) | 超音波トランスデューサー素子ユニットおよびプローブおよびプローブヘッド並びに電子機器および超音波診断装置 | |
JP6442821B2 (ja) | 超音波デバイス及び電子機器 | |
JP6252280B2 (ja) | 超音波デバイスユニットおよびプローブ並びに電子機器および超音波画像装置 | |
JP6326833B2 (ja) | 超音波デバイス、超音波デバイスの製造方法、プローブ、電子機器、超音波画像装置 | |
JP6136464B2 (ja) | 超音波トランスデューサー装置およびプローブ並びに電子機器および超音波画像装置 | |
JP6252279B2 (ja) | 超音波トランスデューサー装置およびプローブ並びに電子機器および超音波画像装置 | |
JP2015070473A (ja) | 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置 | |
JP2015130994A (ja) | 超音波デバイスおよび超音波トランスデューサー装置並びに電子機器および超音波画像装置 | |
JP6311815B2 (ja) | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 | |
JP6365726B2 (ja) | 超音波トランスデューサー装置及び電子機器 | |
JP6222259B2 (ja) | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 | |
JP2017000792A (ja) | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 | |
JP2014197735A (ja) | 超音波トランスデューサー装置およびプローブ並びに電子機器および超音波画像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6311815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |