本発明は、信号制御の方法および信号制御方法を使った無線装置に関する。より詳細には、トレリス構造に基づく簡易なピーク電力低減を実現する方法および装置に関する。
新しい形態の無線端末であるスマートフォンの爆発的な普及とあわせて、日本をはじめ各所においてもLTE(Long Term Evolution)システムのサービスが開始された。LTEシステムにおいては、基地局からの下り無線信号の変調方式として、周波数選択性フェージング特性に優れた耐性を持つOFDM(Orthogonal Frequency-Division Multiplexing)が採用されている。また、移動局からの上り無線信号の変調方式としては、シングルキャリア方式が採用されている。OFDMは、周波数利用効率や周波数選択性フェージング環境下での受信特性におけるメリットがある反面、PAR(Peak-to-Average power Ratio)特性が非常に悪いという欠点を持っている。すなわち、平均電力に対して瞬時ピーク電力の変動幅が大きいという欠点がある。
PAR特性の悪い送信信号は、一般に広いダイナミックレンジを持つ信号である。つまり、電力増幅器で増幅される変調送信信号の包絡線変動が大きいことを意味している。第2世代移動通信システム(2G)では、包絡線変動の少ない線形変調方式であるπ/4シフトQPSK変調または定包絡線変調方式であるGMSK変調が採用されていた。包絡線変動が少ないかまたは包絡線が一定の変調信号を増幅する場合に、電力付加効率の高いB級増幅器やC級増幅器を使用することもできるからである。
一方、OFDMにおいては、平均電力と瞬時ピーク電力との比であるPAR値は、10dBにも達する。これは、π/4シフトQPSK変調のPAR値が約3dB程度であるのと比較して、非常に大きい値である。このOFDM特有のPAR特性は、送信機の最終段において使用される電力増幅器(PA)に非常に高い線形性を要求することになる。電力増幅器の線形性が十分でない場合、すなわち電力増幅器に非線形性がある場合には、送信信号のひずみの発生や帯域外の不要輻射電力の増大といった問題が生じてくる。
図1は、電力増幅器における動作点を説明する図である。横軸には電力増幅器への入力電力レベルを、縦軸には電力増幅器からの出力電力レベルを示している。例えば、入力と出力との関係が直線となっている線形領域4において、平均入力電力レベルを動作点2に設定した場合には、非線形ひずみは発生しない。一方、平均入力電力レベルを、入力と出力との関係が飽和状態を示す非線形領域3に近づけた動作点1に設定した場合には、電力付加効率は良くなるものの、非線形ひずみが増える。このように、電力増幅器の動作点によって、電力付加効率およびひずみの発生は相反する要素となっている。
電力増幅器における非線形ひずみの発生を抑えるためには、線形領域において電力増幅器を動作させることが必要である。すなわち、図1に示したように、電力増幅時に瞬時ピーク電力に対応する包絡線を線形に保存するため、電力増幅器には大きな出力バックオフ(OBO:Output Back-Off)が必要となる。一般的に言えば、図1の動作点2のように、PAR値以上のバックオフ領域(線形領域2)において電力増幅器を動作させる必要がある。
既に述べたように、出力バックオフを大きく確保すると、電力増幅器の電力付加効率は悪化する。スマートフォンをはじめとしたバッテリ駆動する携帯端末においては、ますますの省電力が求められている。携帯端末のCPUなどにおける消費電力低減も必要とされるが、依然として、無線回路の中で最大の電力消費を生じる電力増幅器の電力付加効率の低下は重大な問題である。また、平均電力レベルを基準に考えると、出力バックオフの確保のためには、最大出力電力レベルの大きい電力増幅器を使用することが必要となる。最大出力電力レベルの大きい電力増幅器は一般に高価であり、一般の携帯端末にこれを搭載するのは、コストの点からも難しい。
LTEシステムをさらに発展させた第4世代移動通信システム(4G)では、静止時で1[Gbps]、移動時でも100[Mbps]という高速通信が実現されようとしている。周波数資源の枯渇を考慮すると、変調において高い周波数利用効率が求められる。例えば、1[Hz]あたり4〜10[bit/sec]が周波数利用効率の目標とされていた。このような高い周波数利用効率を持つ変調を実現する手段として、QAMなどの多値変調が利用されている。シングルキャリア方式においても、QAM変調を用いる場合にはOFDMほどではないがPAR特性が劣化するという問題がある。大容量伝送のためにQAM変調を用いると、大きな瞬時ピーク電力が生じる。このため、電力増幅器の動作点を下げて、電力増幅器の出力バックオフを大きく確保する必要が生じる。結果として、電力増幅器の電力付加効率は低下する。
一般に、シングルキャリア方式を用いた線形変調においては、波形整形フィルタからの出力信号には振幅変動が生じ、特にロールオフ率αが小さくなるとダイナミックレンジも大きくなる。ロールオフ係数が小さければ、周波数軸上において変調信号のスペクトル拡がりを抑えることができるので、周波数利用効率を向上させることができる。しかし、変調信号のダイナミックレンジは大きくなるために、瞬時ピーク電力が増大し、電力増幅器の付加効率の要請と相容れない。
上述のように、現在運用中のそして今後新たに導入される無線通信システムのいずれにおいても、無線端末における電力効率を向上させるための重要な課題として、引き続き信号の瞬時ピーク電力の低減が求められている。瞬時ピーク電力低減の要請を背景に、送信電力を低減するための従来技術として、シェイピングが知られている。このシェイピングは、変調後のシンボルの分布を正規分布に近づけ、平均電力を低減して、通信路容量に近づけることを指す。一般には、正規分布に近づけることに限らず、通信路の特性に対応して、変調シンボル(信号点)の分布が好ましくなるように、入力ビット系列を符号化している。
シェイピング技術の1つとして、トレリスシェイピングが良く知られている(非特許文献1を参照)。トレリスシェイピングでは、ビタビアルゴリズムにおける符号語検索メトリックを適切に定義することによって、任意のシェイピングが可能となる。トレリスシェイピングによって、平均電力の低減だけでなく、送信信号のダイナミックレンジを低減することが検討されている。トレリスシェイピングは、π/4シフトQPSK変調の考え方を発展させたものである。すなわち、帯域制限前の時間信号において、連続する2点間の遷移角度の合計がより小さくなるように送信シンボル系列を符号化する。
畳み込み符号が有するトレリス構造を用いた、従来技術のトレリスシェイピングは、OFDM信号およびシングルキャリア方式の信号の両方に応用可能である。LTEや4Gを含めほとんどの無線通信規格においては、送信情報データに対する誤り訂正符号の適用が必須である。これに対応して、受信時における受信機における正確な復号のために軟判定復号を行う必要がある。しかしながら、トレリスシェイピングは、受信機において軟判定復号を行うための処理の複雑性が増すという問題を有している。受信処理の複雑性によって、信号処理のためのプロセッサ(例えばデジタル信号プロセッサDSP)等の回路規模、およびその電力消費が逆に増えてしまう。
以下、LTEシステムにおいても現在利用されており、本発明が適用可能なOFDM信号およびシングルキャリア方式の信号の性質について概観する。さらに、従来技術のトレリスシェイピングの問題点について詳しく説明する。
図2は、従来技術および本発明を適用することができる無線通信システムにおける送信側のモデルを示す図である。図2では、無線通信装置の送信側の構成を一般的に示すのではなく、デジタル情報の変調および本発明に関連するピーク電力の低減のための符号化および信号操作に着目した送信側システムの構成を示している点に注意されたい。送信側システム10は、入力信号として情報ビット列のdlが与えられ、出力信号として時間信号slを出力する。送信側システム10は、誤り訂正符号化部(error correcting encoding)11、インターリーバ(π)12、ピーク電力低減および変調部(peak reduction and modulation)13、オーバーサンプリングおよびIFFT部(oversampling and IFFT)14が、この順に接続されて構成されている。後述するように、本発明は無線通信装置の送信側システム10におけるピーク電力低減および変調部13に関連している。尚、送信システム10は、基地局(ノードB)または移動局のいずれにも適用され得る。また、シングルキャリア方式の場合には、オーバーサンプリングおよびIFFT部14は、フィルタ部(filtering)14に置き換えられる。
以下、システムの動作を説明する。いま、システムに入力されるl番目(lはアルファベットのエル)の情報ビット列dlは、誤り訂正符号化部11によって誤り訂正符号化され、符号語c′l が得られる。符号語c′l はインターリーバ12によりインターリーブされて、ビット列cl が得られる。ビット列clは、ピーク電力低減および変調部13により変調され、次式の変調されたデータシンボル列Xlが得られる。
変調されたデータシンボル列Xlは、OFDM方式のシステムの場合は、オーバーサンプリングおよびIFFT部14によって、オーバーサンプリングされたのち高速逆フーリエ変換(IFFT:Inverse Fast Fourier Transform)によって時間信号に変換される。シングルキャリア方式のシステムの場合は、フィルタ部14において、変調されたデータシンボル列Xlは、帯域制限のためにそのまま波形整形フィルタに通される。式(1)において、NはOFDM信号におけるサブキャリア数またはシングルキャリア方式のシステムにおいて一度に一括して処理されるシンボル数とする。また、式(1)において
はM値の信号点の集合XMのN次元ベクトルとする。
このとき、l番目のデータシンボル列Xlに対応した時間信号sl(t)は、シングルキャリア方式システムの場合、次式によって表される。
式(2)において、T0はデータシンボルの配置時間間隔、f(t)は送信フィルタを表す。
また、OFDM方式のシステムの場合の時間信号は、次式によって表される。
ここで、Tgはガードインターバル(GI)長、NT0はGIを除いたOFDM信号の1シンボルの長さである。GIは信号のピーク電力の分布に影響を与えることはなく、周波数選択性フェージングによるシンボル間干渉(ISI:Inter-Symbol Interference)の除去のために用いられる。式(2)および式(3)を用いると、l番目のデータシンボル列Xlに対応するsl(t)を連続的に送信した時間信号s(t) は、次式によって表される。
ここで、Ts= NT0+Tg であり、w(t) は窓関数を表す。ここでは、w(t) は長さTsの矩形窓とする。
図3は、OFDMシステムにおけるサブキャリアと時間信号との関係を説明する図である。OFDMシステムにおいては、図3の(a)に示したように、周波数の異なる複数のサブキャリアに情報が与えられる。図3の(a)では、最小周波数の第1番目のサブキャリア15−1からN番目のサブキャリア15−NまでのN個のサブキャリアが配置された構成例を示している。各サブキャリアに対して、I軸およびQ軸規定される複素信号空間上の信号点が対応付けられる。サブキャリアに対する変調方式に応じて信号点の数(M値の信号点に対応)が決定され、伝送可能な情報ビットの数も決定される。
上述のように、l番目のデータシンボル列XlにおけるM値の信号点の集合XMのN次元ベクトル(式(1)を参照)は、N個のサブキャリアの各々に割り当てられる信号点と対応している。さらに、図3の(b)に示された時間信号16−1、16−2、16−3は、それぞれ、オーバーサンプリングおよびIFFT部14によって生成される時間信号sl(t)に対応する(式(3)を参照)。各時間信号16−1、16−2、16−3は、OFDMシンボル時間を持っており、時間信号16−1がl番目のデータシンボル列Xlに対応しているとすると、時間信号16−2は(l+1)番目のデータシンボル列Xl+1に対応することになる。OFDM方式においては、この時間信号が無線周波数に周波数変換された後での、無線信号の瞬時ピークが問題となる点に留意されたい。
図4は、従来技術および本発明を適用可能な無線通信システムにおける受信側の構成を示す図である。受信システム20は、図2の送信側システム10に対応するものである。受信システム20は、FFT部(またはフィルタ部)21、LLR計算部(calculating LLR)22、デインタリーバ(π−1)23、誤り訂正および復号部(Error correcting and decoding)24がこの順に接続されている。受信システム20の上述の各要素は、送信システム10の各要素に対応している。
受信側システム20においては、受信した信号sl(t)に対して(図4ではハット記号を付けて表示、以下図4の説明では、式を除いて記号はハット記号を略して記載し、ハット付きの記載を括弧書きで加える)、OFDM方式のシステムでは高速フーリエ変換(FFT)により処理が行われて、次式で表される受信データシンボル列Xlが得られる。
尚、シングルキャリア方式のシステムにおいては、受信した信号sl(t)に対して、FFTに代えてフィルタによる処理が行われる。
加法性ホワイトガウスノイズ(AWGN)チャネルの場合、受信データシンボル列は、雑音成分をWl=(Wl,0, Wl,1,・・,Wl,N−1) として、次式によって表される。
ただし、Wl,0, Wl,1,・・,Wl,N−1 は平均0、分散W0/2 の複素ガウス分布に従うi.i.d.(independent and identically distributed)な確率変数である。
Xl(ハット付き)は、対数尤度比(LLR: Log Likelihood Ratio)を求めるためのLLR計算部22に入力され、対応するLLRであるLl(ハット付き) が生成される。このLLRは、さらにデインタリーバ23でデインタリーブされ、L’l(ハット付き)となる。L’l(ハット付き)に対して、さらに、誤り訂正および復号部24で復号を行ったのち、推定ビットであるdl(ハット付き)を得ることができる。
最初にも述べたように、上述のOFDM方式の信号またはシングルキャリア方式の信号は瞬時ピーク変動を持つ。この瞬時ピーク変動を抑えるためのシェイピング技術の1つとして、トレリスシェイピングが良く知られている。従来技術の一例として、トレリス構造をピーク電力低減に利用するトレリスシェイピング(TS: Trellis Shaping)について説明する。
図5は、トレリスシェイピングの動作を説明するための図である。図5のトレリスシェイピング処理部30は、図2のピーク電力低減および変調部13に対応する。ここでは、トレリスシェイピング(以下、簡単のためTSと表記する)の典型例として、符号化率1/2の畳み込み符号を用いて信号点の象限を選択するsign-bitシェイピング(非特許文献1)を例として、その動作を説明する。また以下の説明では、データシンボル列Xlに対応した、特定のl番目のOFDMシンボル、または、シングルキャリア方式のシステムにおいて、シェイピング(信号制御)のために一括して処理を行う信号点を含む処理単位にのみ着目する。したがって、式(1)〜式(4)で説明した送信系列、送信時間信号の各変数からはインデックスlを除くこととする。
TSではまず、畳み込み符号の生成行列G、およびGに対応するパリティ検査行列HTおよびその左逆行列(HT)−1を準備する。ここで、sign-bitシェイピングでは、G および(HT)−1は、ともに符号化率1/2の畳み込み符号器、HTはその復号器を表すこととなる。上述の決定された各行列に基づいて、TS処理部30内のインバースシンドローム32および符号生成器33が構成される。
図6は、sign-bitシェイピングにおける情報ビット列の処理手順の概略を説明する図である。以下、図5および図6を参照しながら、TS処理部30におけるsign-bitシェイピングの動作を説明する。
sign-bitシェイピングにおいては、TS処理部30に入力された情報ビット列cは、まず、図5のデマルチプレクサ31において、(B−1)ビットごとに処理ユニットに分割される。この処理ユニットは、OFDM方式のシステムでは、1つのサブキャリアに与えられる情報に対応することになる。1つの処理ユニットの情報ビットは、1ビットからなる上位側ビット(MSB:Most Significant Bit)と、(B−2)ビットの下位側ビット(LSB:Least Significant Bit)とで構成される。図6を参照すると、(a)に示すように、情報ビット列c36は、(b)に示したように、(B−1)ビットの各処理ユニット37−1、37−2、37−3に分割される。1つの処理ユニットは、図6の(c)に示したように、上位側ビットである1ビットの情報ビットと、下位側ビットである(B−2)ビットからなる情報ビットを構成する。
上位側ビットは、簡単のために、図面上ではMSBと表記しているが、通常の意味におけるMSBとは異なる意味で使用されていることに注意されたい。通常、MSBは、最上位の1つのビット、1または0のバイナリビット列で表記した場合に、「最も左側に位置するビット」を言う。同様に、通常LSBは、最下位の1つのビット、1または0のバイナリビット列で表記した場合に、「最も右側に位置するビット」を言う。本明細書では、上位側にある1つ以上のビットをMSBと示し、処理ユニットにおける、下位側にある残りの複数のビットをLSBと示す。したがって、図5におけるMSB(1ビット)およびLSB(B−2 ビット)をこの順に並べることで、処理ユニット(B−1 ビット)が構成される関係となる。これは、図6の(a)〜(c)を参照しても理解されるだろう。また、図5および図6では、上位側ビット(MSB)が1ビットで構成される例を示しているが、TSの具体的な構成法によって、上位側ビットが2ビット以上であっても良い。
図5のTS処理部の構成からわかるように、上位側ビット(MSB)および下位側ビット(LSB)が合わさって、マッパ35への入力となる。マッパ35は、上位側ビット(MSB)および下位側ビット(LSB)に基づいて、対象となるシステムで使用される変調方式に応じた信号点の集合の内のいずれか1つの信号点が決定され、MSBおよびLSBを並べたビット列が信号点(送信シンボル)にマッピングされる。すなわち、処理ユニットの情報ビットcは、TS処理部30内でシェイピングを受けた後で、1つのサブキャリアの信号点へマッピングがなされる。
図5を再び参照しながら、シェイピング動作をより具体的に説明する。情報ビット列の内、上位側ビット(MSB)の系列はuで、下位側ビット(LSB)の系列はbで表される。下位側ビット(LSB)の系列bは、そのまま、信号点に対応するビット列の下位側ビット(LSB)を構成する。一方、上位側ビット(MSB)の系列uは、(HT)−1によって符号化され、符号語zが生成される。この符号語zに対して、シェイピング能力を持つ特定のビット列xを生成行列Gによって符号化した系列yが、2を法とした加算器34によって足し合わされる。結果として、上位側ビット(MSB)の入力1ビットから、2ビットからなる符号語系列r(=z+y)が生成される。このrは、信号点に対応するビット列の上位側の2ビット(MSB)を構成することになる。尚、本例では、シェイピングビットとなるxは、生成行列Gの符号化率が1/2の場合を考えるので、1ビットからなるものとする。
図6を参照すると、図6の(d)に示したように、下位側ビット(LSB)の系列bは、(B−2)ビットのビット列39で表されている。また、符号語zと、生成行列Gによって符号化した系列yとが加算された結果であるビット列rは、2ビットのビット列38で表されている。ビット列38およびビット列39を、この順に並べて得られるBビットのビット列が、マッパ39への入力となる。図6の(e)は、OFDMシステムにおける、シェイピング処理とサブキャリアとの関係を説明している。(b)に示した1つの処理ユニットから、上述の一連のシェイピング処理によって得られるマッパへの入力となる、1組のBビットが生成される。一連の処理ユニット37−1、37−2、37−3、・・から、各々がBビットからなるN組のビット列40−1、40−2、・・40−Nが順次決定されることを示している。すなわち、1組のBビットのビット列は、1つのサブキャリアの信号点に対応する。Nステージのシェイピング処理によって、N個のサブキャリアのセットに対して各サブキャリアの信号点が決定される。
TS処理部30によって瞬時ピーク電力の低減が可能となるのは、符号生成器33の生成行列Gによって符号化する系列xについて、瞬時ピーク電力が効率よく低減されるような最適な系列xを、すなわちシェイピングビットxを探索するためである。この最適な系列xを探索する処理において、畳み込み符号のトレリス構造が用いられている。具体的には、畳み込み符号の復号法であるViterbiアルゴリズムに、ピーク電力低減に適したメトリックを利用することによって(非特許文献2、3を参照)、瞬時ピーク電力の低減に最も適切なxが決定される。
ここで注意すべきことは、1つの信号点の決定のために、1ビットのシェイピングビット(制御ビット)xから、畳み込み符号化した2ビットの符号語を生成しており、さらに、情報ビットuを畳み込み符号化した符号語zと足し合わせていることである。いわば、情報ビットとシェイピングビットとが、符号語として相互に埋め込まれる関係になっている。言い換えると、制御ビットは、対応する情報ビット列を使用した符号化を受けて決定されていた。
本発明は、通信路の符号化および送信シンボル変調を連接した送信・変調システムにおいて、送信信号の瞬時ピーク電力を低減する信号制御方法が開示される。本発明をOFDMシステムまたはシングルキャリア通信システムに適用することによって、送信機側では従来技術であるトレリスシェイピングと同量の計算量でほぼ同等なピーク電力低減能力を発揮する。さらに、これと同時に、従来技術よりも複雑度の小さい受信機構成でより良好な受信誤り率を得ることができる。
従来技術の信号制御方法であるトレリスシェイピングでは、情報ビットを符号化することによって信号の制御を行っていたため、誤り訂正符号と組み合わせた際に軟判定出力を得るための受信機構成が複雑なものとなる。一方、本発明の信号制御方法では、信号制御を行うためのビットと、情報ビットとが分離して処理される構成を有する。このため、本発明によって信号制御を受けた送信信号を受信・復号する時の、軟判定出力の導出処理に関する複雑性は、従来技術のトレリスシェイピングに比べて小さくなる。
本発明は、従来技術におけるトレリスシェイピングが、送信側における瞬時ピーク電力の抑制、すなわちPARの低減にのみ着目して、受信側における性能とのバランスを欠いていた状況に対して、新しい視点からその解決策を提供する。トレリスシェイピングの分野では、誤り訂正符号を付加せずに、主に硬判定復号を行った場合に着目して研究がなされていた。本発明の発明者らは、誤り訂正符号と送信信号の瞬時ピーク電力を低減する信号制御とを連接したシステムにおいて、受信側で軟判定復号を行う状況を検討し、送信側の信号制御および受信側の復号性能の両方を考慮することで生じる新しい課題を見出し、この課題に対して解決手段を提供するものである。
以下、従来技術のトレリスシェイピング(以下、簡単のためTSと略して記載)と比較をしながら、本発明の信号制御方法について説明する。
1.本発明の信号制御方法
本発明において、送信信号における信号制御とは、所定の変調方法によって伝送される変調信号の信号点を、所定の目的のために制御することを言う。信号点は、例えばI軸およびQ軸によって規定される信号空間図(コンスタレーション図)上で相互に区別される点であって、各々の信号点に異なる送信情報を対応付けることができる。信号点の数が多い変調方式を採用することで、より多くの情報ビットを伝送することができる。通常、信号点は、複数のビットで構成されるシンボルと対応付けられる。したがって、異なる信号点は、異なる送信シンボルに対応することになる。
本発明において、用語「信号制御」は、主として送信信号の瞬時ピーク電力を低減する制御のことを意味する。後述するが、一般的に送信機の出力電力自体を減らすことによって、無線装置の消費電力を減らすことができるので、本発明では、平均電力を低減することも信号制御の目的として含むことができる。信号制御を行うために、変調信号点の制御が行われる。信号制御は、情報ビットに加えて、制御ビットを付加することによって行われる。
M値の信号点を用いた変調信号は、1シンボルあたりB=log2Mビットを伝送することが可能である。例えば、4値の信号点を持つQAM(Quadrature Amplitude Modulation)では、1つの信号点あたり2ビットの情報を伝送可能である。また、16QAMでは4ビットの情報を、64QAMでは6ビットの情報を、256QAMでは8ビットの情報をそれぞれ伝送できる。
本発明の信号制御方法では、変調信号が1シンボルによって伝送するBビットのうち、例えば上位の1ビットを、情報ビットとは独立した信号制御専用の制御ビットとして割り当てることによって信号制御を行う。この制御ビットは、過去(K−1)ビット分がメモリに保存される。制御ビットの遷移は、2K−1個の状態と、1状態あたり2本のブランチ(枝)を有するトレリスによって定義可能である。制御ビットは、瞬時ピーク電力を低減できるように選択され、ビタビ(Viterbi)アルゴリズムにより制御ビットを適切に選択することで、効率良くピーク電力低減を行うことが可能である。さらに本発明の信号制御方法は、制御ビットと情報ビットとが完全に独立した構造を持っていることによって、従来技術のTSのように複雑な受信機構成を必要としないという優れた特徴を有する。以下、より詳細に、本発明の信号制御方法において使用されるトレリス構造および信号制御動作を説明する。
図8は、本発明の信号制御方法を実施するピーク電力低減および変調部の構成を示す図である。ピーク電力低減および変調部60は、デマルチプレクサ62、制御ビットセレクタ61および変調器(マッパ)63から構成される。本発明の信号制御方法では、入力される情報ビット列cは、そのまま信号点の下位側ビット(LSB)の(B−1)ビットを構成する。一方で、1ビットの制御ビットが符号化を経ずにそのまま信号制御のために用いられ、上位側ビット(MSB)を構成する。従来技術のTSでは、制御ビットがGによって符号化を受け、かつ、一部の情報ビットが制御ビットとの間で相互に埋め込まれるよう構成されていた点で、大きく相違している。本発明の信号制御方法では、制御ビットは、対応する情報ビット列を使用した符号化を受けずに決定される。本発明は、制御ビットと情報ビットを完全に分離して取り扱う点で、従来技術のTSと大きく相違している点に注意されたい。
図9は、本発明の信号制御方法における情報ビット列の処理手順の概略を説明する図である。図9の(a)に示したように、デマルチプレクサ62へは、情報ビットcが入力される。デマルチプレクサ62は、(b)に示したように、情報ビット列cを(B−1)ビットの処理ユニット65−1、65−2、65−3に分割する。制御ビットセレクタ61によって選択された1ビットの制御ビットは、上位側ビット(MSB)を構成し、(B−1)ビットの情報ビットは、下位側ビット(LSB)を構成する。
図5の説明でも述べたように、用語「上位側ビット」は、簡単のために、カッコ書きでMSBとも併記しているが、通常の意味におけるMSBとは異なる意味で使用されていることに注意されたい。通常、MSBは、最上位の1つのビット、1または0のバイナリビット列で表記した場合に、「最も左側に位置するビット」を言う。同様に、通常LSBは、最下位の1つのビット、1または0のバイナリビット列で表記した場合に、「最も右側に位置するビット」を言う。本明細書では、信号制御に関する処理を一度に行う処理ユニットにおける、上位側にある1つ以上のビットをMSBとも呼び、下位側にある残りの複数のビットをLSBと呼ぶ。したがって上述のように、制御ビットセレクタ61によって選択された1ビットの制御ビットは、上位側ビット(MSB)を構成し、(B−1)ビットの情報ビットは、下位側ビット(LSB)を構成する。
図9の(c)に示したように、制御ビットの上位側ビットおよび情報ビットの下位側ビット66を並べると、Bビットからなる変調器(マッパ)63への入力ビット列となる。変調器(マッパ)63は、入力ビット列に基づいて、対象となるシステムで使用される変調方式に応じた信号点の集合の内のいずれか1つの信号点が決定され、MSBおよびLSBを並べた入力ビット列が信号点(送信シンボル)にマッピングされる。
従って、変調器63は、制御ビット(上位側ビット)と、制御ビットに対応する分割された情報ビット列(下位側ビット)とを結合して得られる入力ビット列に基づいて、複数の変調信号点に対応したシンボルを生成することになる。
各々の処理ユニットに対して、同様の処理がN回繰り返されて、制御ビットが順次決定され、図9の(d)に示したように、N組の、処理ユニットに対応したBビットの入力ビット列67−1、67−2、・・67−Nが生成される。OFDMシステムの場合には、N個の処理ユニットの各々が、N個のサブキャリアにそれぞれ対応する。
1つの処理ユニットに対応する信号制御の処理段階(ステージ)において、制御ビットの系列yは、(B−1)ビットの情報ビットにしたがって、制御ビットセレクタ61によって決定される。この決定は、以下の要素で定義されるトレリス構造に基づいてなされる。
・要素1:過去(K−1)ビット分の入力情報(制御ビット)を状態として有する。すなわち、状態数は2K−1となる。
・要素2:初期状態は0(メモリに保持するすべての制御ビットが0)である。
・要素3:各状態からは、次のステージの制御ビットの候補となる0または1に対応した2本のブランチが伸びる。
・要素4:各ブランチに対して、メトリック値が計算される。メトリック計算には、対応したステージの下位側ビット(情報ビット)も用いられる。
・要素5:ある状態は過去の2状態からのブランチを受け付けるが、より小さい値のメトリック値を有するブランチに対応する過去状態を由来状態として保存する。
図10は、本発明の信号制御方法において用いられるトレリスの構造を説明する図である。図10では、上述の本発明のトレリスを定義する各要素を説明するためのものであり、初期状態から、信号制御の第1ステージ〜第4ステージまでの状態遷移の様子を示している。この例では、K=3の場合であって、過去2ビット分の制御ビットの情報を状態として有する。すなわち、2ビット分のメモリにストアされる、過去の2つの制御ビット133、134によって4つの状態(23−1=4)が定義される。メモリは、1ステージ前の制御ビットを保持する左側のビット133と、2ステージ前の制御ビットを保持する右側のビット134からなる。4つの状態は、00からなる状態0(101)と、01からなる状態1(102)と、10からなる状態2(103)と、11からなる状態3(104)とから成る(・要素1)。状態の番号とビットの内容は、適宜決定すれば良いので、上記例には限定されない。
初期状態は、メモリのビットが00である状態0となる。したがって、初期状態は、状態106から始まる(・要素2)。状態106からは、次の第1ステージで制御ビット0が選ばれるときのブランチ112−1と、次の第1ステージで制御ビット1が選ばれるときのブランチ112−2の2つのブランチが伸びる(・要素3)。ブランチが到達した第1ステージの2つの状態からも、それぞれ2本のブランチが伸びる。図10では、次のステージで制御ビット0が選ばれるときのブランチは点線の矢印で表記し、次のステージで制御ビット1が選ばれるときのブランチは実線の矢印で表記している。
各ブランチに対しては、メトリック値が計算される(・要素4)。第1ステージへのブランチ112−1、112−2では、それぞれメトリック値m0(121、122)が計算される。このメトリック値を計算するメトリックは、必要とする信号制御の性質に応じて適切なものが選択される。本発明の場合は、瞬時ピーク電力の低減の程度を反映する特性を持ったメトリックが利用される。図10では煩雑になるためすべてのメトリック値を表記していないが、第2ステージへのブランチに対するメトリック値m1(123、124)、第3ステージへのブランチに対するメトリック値m2(126、127、128)、第4ステージへのブランチに対するメトリック値m3(129、130、131、132)が、それぞれ計算される。
図10のトレリス構造から明らかなように、第3ステージ以降の状態については、1つの状態は2つのブランチを受け付ける(・要素5)。従って、第3ステージよりも後のステージでは、同様の状態遷移およびブランチが繰り返されることになる。第Nステージの状態も、図10の第4ステージのものと同じとなる。また、1つの状態において、受け付ける2つのブランチの内で、より小さい値のメトリック値を有するブランチに対応する過去状態を由来状態とする(・要素5)。例えば、第3ステージの状態0(109)に着目すると、状態109は、第2ステージの状態0からのブランチ113−1と、第2ステージの状態0からのブランチ113−2とを受け付けている。ブランチ113−1はメトリック値m2(126)を持ち、ブランチ113−2はメトリック値m2(127)を持つ。そして、ブランチ113−1のほうがより小さいメトリック値126を持っている場合、状態109はランチ113−1の過去状態108を、由来状態として保持する(・要素5)。
従って、本発明はまず図8のピーク電力低減および変調部を含む無線装置として実現可能である。本発明の無線装置は、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置を実現する。
この変調部は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の1つに対応することになる複数のビットからなる情報ビット列に順次分割する手段と、前記信号制御のための少なくとも1ビットからなる制御ビットを順次生成する手段であって、前記順次生成されるN組の前記制御ビットの各々は、過去の(K−1)個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の1組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の1つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成する手段とを備える。本発明の無線装置は、さらに、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成する変調器とを備える。そして、前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする。
尚、図8には明示していないが、本発明の無線装置は、上述の制御ビットの生成を行うにあたって、図8のピーク電力低減および変調部の動作を制御する無線装置の制御部とともに動作することができる。すなわち、その信号処理をハードウェアのみを用いて、また、中央処理ユニット(CPU、デジタル信号プロセッサ等)、メモリ等を利用したコンピュータプログラムに基づいたソフトウェア計算処理によって、また、ハードウェア処理およびソフトウェア処理を組み合わせて実現できる。
また本発明は、別の側面では、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、信号制御を行う方法として実現できる。
この方法は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の1つに対応することになる複数のビットからなる情報ビット列に分割するステップと、前記信号制御のための少なくとも1ビットからなる制御ビットを順次生成するステップであって、前記順次生成されるN組の前記制御ビットの各々は、記憶手段に保存された過去の(K−1)個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の1組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の1つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成するステップと、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するステップとを備え、前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする。
一方で、本発明の信号制御において利用されるトレリス構造では、ブランチは次のステージの制御ビットの候補をそのまま出力し、この出力が直接、信号点の上位側ビットの選択に用いられる。情報ビットの制御ビットへの反映は、各ブランチにおいて利用されるメトリック値の計算時において、(B−1)ビットの情報ビットが使用されるという観点でなされる。言い換えると、各ブランチの出力は制御ビットのみであって、候補となる制御ビットのみに対応しており、制御ビットは、対応する情報ビット列を使用した符号化を受けずに決定される。したがって、本発明の信号制御方法で利用される制御ビットは、情報ビットとは完全に分離しており、かつ、制御ビットは情報ビットの復号に関与しない。すなわち、情報ビットに対応する軟判定出力は、復調器から直接得ることが可能であり、TSで必要とされるような付加的な処理は必要としない。上述の点で、TSと大きく相違していることに留意されたい。
本発明の信号制御方法は、新しい視点で、上述の制御ビットの利用方法を見出したものである。従来技術のトレリスシェイピングでは、送信側の性能、すなわちPAR(または平均電力)の低減性能をいかに高めるかというところに専ら重点が置かれていた。PARの低減性能は,上位1ビットを直接用いて制御する本発明の信号制御方法よりも。1ビットの制御ビットで上位側の2ビットを間接的に制御するTSの方が高くなる。したがって、送信側の瞬時ピーク電力の低減特性をより向上させるためには、制御ビットと情報ビットとが相互に埋め込まれたいわば「混ぜこぜの構成」が必要とされていた。すなわち、制御ビットは、対応する情報ビット列を使用した符号化を受けることが必要であると考えられていた。しかしながら、発明者らは、この従来技術とは異なる受信機構成を簡略化する新しい視点から、制御ビットと情報ビットとを分離することに思い至った。
本発明の信号制御方法において、制御ビットセレクタは、上述の本発明に特有のトレリス構造を利用して、N個の処理ユニットに対応する最適の制御ビット系列を決定する。すなわち、毎ステージ、メモリに0および1の制御ビット候補の入力を行い、状態毎にブランチの選択と由来状態の保存を行う。この操作がNステージ分終わると、図10のトレリスにおいてNステージ分の状態が含まれたトレリスが得られる。ここで、最も小さい累積メトリックが保存された状態から、順次、由来状態を初期状態に向かって逆方向にたどり、上位側ビット(MSB)の制御ビット系列yを決定する。これをトレースバックと言う。
図11〜図14は、本発明の信号制御方法におけるトレリスのトレースバックを説明する図である。図11は、トレリスのトレースバックを説明する第1の図であって、図10で示した例示的なトレリスの最終段の第Nステージを含む図である。図11において、第Nステージの4つの状態の内、最小累積メトリック値を持つブランチ141を受け付ける状態がトレースバックの起点となる。図11の例では、ブランチ141が最小累積メトリック値を持っている例を示しており、状態0(140)が起点となる。したがって、この段階で、第Nステージの他の状態1、状態2、状態3を考慮する必要がないので、図10では起点140が受け付けるブランチ以外のブランチは削除されている。状態0が起点140として特定され、ブランチ141が最小累積メトリック値を持つことが特定されたので、第Nステージで選択される制御ビットは、0となる。
図12は、トレリスのトレースバックを説明する第2の図であって、図11に引き続く処理を説明する図である。図11のトレースバック処理の結果、第(N−1)ステージの状態0が由来状態142となる。今度は、状態0の由来状態142について、最小累積メトリック値を持つブランチ143が特定される。ブランチ143は、制御ビット0を選択したブランチなので、第(N−1)ステージの制御ビットは、0となる。
図13は、トレリスのトレースバックを説明する第3の図であって、図12に引き続く処理を説明する図である。同様に、状態1の由来状態144について、最小累積メトリック値を持つブランチ145が特定される。ブランチ145は、制御ビット0を選択したブランチなので、第(N−2)ステージの制御ビットも、0となる。
図14は、トレリスのトレースバックを説明する第4の図であって、図13に引き続く処理を説明する図である。今度は、状態3の由来状態146について、最小累積メトリック値を持つブランチ147が特定される。ブランチ147は、制御ビット1を選択したブランチなので、第(N−3)ステージの制御ビットは、1となる。このように、制御ビットは、第Nステージから第1ステージへ向かって、トレリスを構成していったのとは逆方向に、0→0→0→1→・・と決定されてゆくことになる。Nステージ分のトレースバックを完了した段階では、Nビットの制御ビット系列yが特定される。ここで、各ステージの制御ビットは、1つの処理ユニットに対応する、図9の(d)に示した変調器(マッパ)63へのBビットの入力ビット列の上位側ビットとなる。また、各ステージの制御ビットは、図9の(e)に示したOFDM信号におけるサブキャリアの1つ1つに対応する。
従って、図10〜図14で説明したように、本発明におけるトレリス構造は、N組の制御ビットに対応するN個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補となる0または1に対応した2本のブランチを有し、ある状態は過去のステージの2つの状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存される。N番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記N組の制御ビットが決定される。
尚、図10〜図14で説明した例では、制御ビットは最上位の1ビット(MSB)のみで構成されるので、制御ビットの候補の数およびブランチの数は、2つであった。しかしながら、制御ビットが複数ビットで構成される場合であれば、制御ビットの候補の数およびブランチの数はこれに応じた数となる。例えば、制御ビットの数が2ビットであれば、ブランチの数は、4(22)本となる。したがって、本発明のトレリス構造は、前記N組の制御ビットに対応するN個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補に対応したn本のブランチを有し、ある状態は過去のステージのn個の状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存される。そして、N番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記N組の制御ビットが決定される。
制御ビット系列yの選択においては、瞬時ピーク電力の低減に適したメトリックを利用する必要がある。本発明の信号制御方法は、トレリス構造をベースに信号制御を行なうという点でTSと同じであり、TSで用いられるものと同じメトリックを用いることが可能である。本発明では、OFDM方式の信号の瞬時ピーク電力低減には周波数領域で定義されたメトリック(非特許文献2) を利用し、シングルキャリア方式の信号の瞬時ピーク電力低減には、リミッタ法(非特許文献3)に基づくメトリックを利用した。
制御ビット系列yが決定された後、制御ビット系列yのうち1ビットと、入力ビット列c=(c0,c1,・・ , c(B−1)×N−1 ) のうちの(B−1)ビットとが、順次変調器63に入力され、次式によって表される変調シンボル列Xが生成される。
変調シンボルは、図2に示したオーバーサンプリングおよびIFFT部によって時間信号へと変換され、送信される。
図15は、本発明の信号制御方法で制御された送信信号を受信する対応する受信機の構成を示す図である。受信された受信信号X(ハット付き)は、シンボル復調器81に入力される。復調器からの上位側ビット(MSB)のLLRであるL(y)は、情報ビットを含んでいないので破棄される。下位側ビット(LSB)の(B−1)ビットの情報ビットだけが、次のマルチプレクサ82に与えられる。図15において、マルチプレクサ82からの出力L(c)=(L0, L1,・・ , L(B−1)×N−1) は、符号系列cに対する対数尤度比(LLR)の系列であり、次式によって表わされる。
ここで、pi,b は、受信ビットb∈{0,1}に対応する事後確率を表し、j番目のビットがbである信号点の集合をxj,b⊂xM として、次式によって表される。
本発明の信号制御方法では、信号制御のための制御ビットと情報ビットとが分離されており、情報ビットの復号は制御ビットの復号から独立している。このため、受信装置80では、式(8)、式(9)を用いて情報ビットに対応する下位側ビットの(B−1)ビットのみについて軟判定出力を求めれば良い。図7に示した従来技術のTSのような複雑な受信機の構成を必要としない。したがって、本発明の信号制御方法によって生成された送信信号を受信する受信機は、TSの受信機と比較して非常に簡易なものとなる。さらに後述するように、従来技術と同等の瞬時ピーク電力の低減と、より簡単な構成の受信機による良好な受信性能との間の両立を実現する。
本発明の信制御方法は、信号制御を行うための制御ビットと、情報ビットとを完全に分離して取り扱うところに特徴があり、図8で説明したピーク電力低減および変調部60の構成および図9において説明した制御ビットおよび信号ビットの構成、図10において説明したトレリスの構造の例だけに限定はされない。例えば、上述の説明では制御ビットは1ビットで構成されるものとしたが、2ビット以上の複数ビットを用いても良い。本発明の信号制御方法では、制御ビットは信号制御のみに使用される。制御ビットを増やせば瞬時ピーク電力低減の性能はさらに向上するが、反面、情報伝送のスループットは低下する。しかしながら、将来的に256QAM、1024QAMのような変調方式の多値化がさらに進めば、信号制御のために2ビット以上を利用できる場合がある。このような場合でも、本発明の信号制御方法のように信号制御を行う制御ビットと、情報ビットとを完全に分離して取り扱うことで受信機の構成を簡単にできる。
また、図8に示した構成では、制御ビットを変調器63への入力ビット列の上位側ビットyとし、下位側ビットの(B−1)ビットを情報ビットとしたが、制御ビットを下位側ビットとして、上位側ビットの(B−1)ビットを情報ビットとすることもできる。復号時に動作を単純化できる限り、変調器63への入力ビット列における制御ビットの位置は、図8の最上位ビットの構成だけに限られないことに留意されたい。ただし、次に述べるように、シェイピングを効果的にするために、変調器63への入力ビット列における制御ビットの位置に応じて、変調信号点に対応付ける情報ビットのラベリングの最適化が必要となる。また、受信機の構成をできる限り簡単にするために、制御ビットの位置が決められることは言うまでもない。
図8に示した変調部60の構成は、本発明を最も簡単に構成する形態の1つであって、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置が実現される。
この変調部は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の1つに対応することになる複数のビットからなる情報ビット列に順次分割するよう構成されたデマルチプレクサと、前記信号制御のための1ビットからなる制御ビットを順次生成するよう構成された制御ビットセレクタであって、前記順次生成されるN組の前記制御ビットの各々は、過去の(K−1)個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の1組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の1つから伸びるブランチは、候補となる制御ビットのみを出力するように構成された制御ビットセレクタと、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するよう構成された変調器とを備える。上述の制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定され、前記制御ビットは、前記変調器への前記入力ビット列の最上位ビット(MSB)を構成し、前記情報ビット列は、前記変調器への前記入力ビット列の前記MSBを除いた下位側ビットを構成することになる。
本発明は、無線装置一般に広く適用可能であって、携帯電話システムの無線端末に限られない。電力消費が問題となる無線装置に広く適用可能である。さらに、本発明の信号制御方法を基地局に適用することによって、対向する移動無線端末側の受信回路が簡略される。したがって、基地局、ノードB、eノードB、各方式の無線LANのアクセスポイントなどの電力消費が問題とならない無線装置にも適用することができる。これによって、対向する電力消費が問題となる無線端末装置の低消費電力化に貢献する。また、無線装置の形態は様々なものが可能であって、送信モジュール部品、本発明の信号制御方法を利用した集積回路(IC)、デジタル信号プロセッサ(DSP)などにも適用可能である。
また、本発明において、送信信号は、直交周波数分割多重(OFDM)信号であって、前記N組の前記制御ビットは、前記OFDM信号のN組のサブキャリアに対応し、前記トレリス構造に基づく前記制御ビット列を一括して処理して前記シンボル列を生成して、前記OFDM信号のシンボル時間の時間信号を形成されることになる。
さらに、本発明において、送信信号は、シングルキャリア方式の送信信号であって、前記トレリス構造に基づく前記N組の前記制御ビットを一括して処理して前記シンボル列が生成され、前記シングルキャリア方式の送信信号のNシンボル分に対応する時間信号が形成され得る。
2.信号点のラベリング
デジタル変調では、変調方式によって決まる信号空間図上の複数の信号点と、情報ビット列を対応付けることを信号点のラベリングと言う。従来技術のトレリスシェイピング(TS)においては、トレリス構造上の同一の状態から伸びるブランチから生成される2つの信号点候補が、より異なる性質を持つように設計された信号点のラベリングを用いることで、より良好なピーク電力低減特性を示すことが知られている。すなわち、同じ状態から伸びる2つのブランチに対応した2つの信号点が、信号空間図上で原点対称な位置にある場合、ピーク電力低減性能は最も良好となる。本発明の信号制御方法においても、原点対称な2つの信号点を選択候補とするのが良いと考えられる。適切なラベリングの決定は、制御ビット系列を選択する際に累積メトリックの最小化処理において、そのメトリックの精度に影響を与える。以下、従来技術のトレリスシェイピング(TS)のために設計された信号点ラベリング手法をベースに、本発明の信号制御方法に最適なラベリング法について述べる。
・下位側ビット(LSB)の基準ラベリング
従来技術のSign−bitシェイピングに基づくTSでは、上位側ビット(MSB)の2ビットは、信号空間図上で信号点が存在する象限を選択する。また、下位側ビット(LSB)を構成する(B−2)ビットは、各象限内の信号点配置を決定する。ここで、第1象限における下位側ビット(LSB)の信号点のラベリングを基準信号点ラベリングと定義する。
図16は、本発明の信号制御方法において利用される基準信号点ラベリングの例を示す図である。図16の(a)はQAMの基準信号点ラベリングを、(b)はPSKの基準信号点ラベリングを、(c)はAPSKの基準信号点ラベリングをそれぞれ示す。受信側でのビット誤り率の観点から、情報ビットを含む下位側ビット(LSB) の配置はGrayラベリングに従うことが良いとされている。図16に示した各基準信号点ラベリングは、これを踏まえたものである。
(a)に示したQAMの場合、下位側ビット(LSB) に対応する信号点配置は(B−2)ビットのQAMの信号点配置を第1象限上にそのままシフトしたものとなる。したがって、例えば16QAM(4ビット)の場合は、QPSK(2ビット)の信号点配置を第1象限上に表現したものとなり、(a)に示したようなビット列のラベリングとなる。
(b)に示したPSKの場合では、Bビットに対応した2B点分のPSK リングのうち、第1象限に位置する2B−2点に対して(B−2)ビットのGrayラベリングを施したものとなる。(b)に示したのは16−PSKに対応したものである。
(c)に示したAPSKの場合では、基準となる信号点ラベリングはDVB−S2(Digital Video Broadcasting - Satellite - Second Generation)で定義されたものを基礎としている。DVB−S2では、16−APSK、32−APSKのいずれの場合も、3ビット目および4ビット目が象限を決定するビットとなっている。このため、本発明の信号制御方法では、これらの象限を決定するビットを、それぞれ1、2ビット目(上位側ビット)に移動し、その他のビットは下位側ビット(LSB)として下位側に移動する。(c)に示したのは、16−APSK、32−APSKに対応する信号点ラベリングである。括弧内が16−APSK、括弧のないものが32−APSKの信号点に対応している。
・上位側ビット(MSB)のラベリング
図17は、本発明の信号制御方法において利用される、上位側ビットによる象限のラベリングの例を示す図である。図17の(a)は従来技術のTSにおけるタイプ1の象限ラベリングを示す。(b)は、本発明の信号制御方法におけるタイプ1の象限ラベリングを示す。既に述べたように、下位側ビット(LSB)が象限内の信号点にラベリングをするのに対して、上位側ビット(MSB)2ビットは象限に対してラベリングされる。図17においては、空間信号図内の4つの象限91−1、91−2、91−3、91−4に対して、上位側ビット(MSB)である2ビット00(90−1)、2ビット01(90−2)、2ビット11(90−3)、2ビット10(90−4)が、それぞれラベリングされている。
さらに、空間信号図内の4つの象限91−1、91−2、91−3、91−4の中にそれぞれ表記したGの文字が、図16で説明をした下位側ビット(LSB)の基準信号点ラベリングに基づく信号点配置を表している。文字Gは、例えば第2象限91−2のように垂直軸(Q軸)に対して鏡面対称となったり、第4象限91−4のように水平軸(I軸)に対して鏡面対称となったりしている。これらのGの回転状態が、図16に示した基準信号点ラベリングで示される信号点配置自体の回転を表している。したがって、例えば、第2象限91−2内の下位側ビットの配置は、図16の(a)の配置を、垂直軸に対して鏡面対称に配置したものとなる。
図17の(a)および図16の(a)の16QAMを例にすると、第1象限90−1に、図16の(a)の信号点配置を適用すれば良い。このとき、第1象限内の右上の信号点は下位側ビット(LSB)として00がラベリングされているので、第1象限に対してラベリングされた2ビット00(90−1)に対応する上位側ビット(MSB)とを組み合わせた、4ビットのビット列0000が第1象限90−1の右上の信号点に対応付けられる。
従来技術のTSに対しては、図7の(a)のように上位側ビット(MSB)を象限に対してGrayラベリングすることで、対称な2つの信号点を選択候補とすることができる。これは、非特許文献2において、ピーク電力低減の専用目的に設計されたタイプ1マッピングに対応している。一方、本発明の信号制御方法において、図8で説明した構成例では、制御ビットを構成するのは上位側の1ビットのみである。そこで、図17の(b)のようにMSB2ビットを象限に対してNaturalラベリングすると、同一の下位側ビット(LSB)の点に対する2つの候補信号点が原点対称な2点で構成される。このように、本発明の信号制御方法では、従来技術TSで用いられていた象限ラベリングを本発明の制御ビット構成に適合させて決定する。
図17で示した上位側ビットのラベリングはピーク電力低減の専用目的に設計されたものであったが、異なる目的のラベリングも利用可能である。非特許文献2では、各サブキャリアがQAMで変調されるOFDM信号に対するトレリスシェイピングに対して、タイプ2のラベリングが開示されている。タイプ2のラベリングを利用すると、瞬時ピーク電力だけでなく、平均電力も同時に効果的に低減可能となる。
図18は、本発明の信号制御方法において利用される、上位側ビットによる象限のラベリングの別の例を示す図である。図18の(a)に示した上位側ビット(MSB)のラベリングを施した信号点配置は、従来技術のTSに対するタイプ2のラベリングに対応するものである。TSでは、基準信号点ラベリングに基づく信号点配置(文字Gで表される)を回転することなく各象限に配置する。このタイプ2のラベリングにより、同一の下位側ビット(LSB)の信号点に対する2つの候補信号点は、位相が180度回転し、かつ、電力の異なる2点で構成されることとなる。
本発明の信号制御方法では、TSの場合と同様、図18の(b)に示したように上位側ビット(MSB)を象限に対してNaturalラベリングすることによって、電力は異なるが、原点対称な位置にある2つの信号点から信号を選択することが可能となる。タイプ1の場合と同様に、瞬時ピーク電力および平均電力を同時に効果的に低減可能な信号点のラベリングも、従来技術TSで用いられていた象限ラベリングを本発明の制御ビット構成に適合させて決定する。
3.本発明の信号制御方法の特性評価
以下、本発明の信号制御方法について、さらに具体的な構成、ならびに、ピーク電力低減性能、電力増幅効率および受信ビット誤り率特性(BER: Bit Error Rate)について説明する。本発明の信号制御方法と従来技術(トレリスシェイピング)との比較を行う形で計算機シミュレーションによって各特性を評価した
・評価条件
本発明の信号制御方法の特性評価の前提となるシステムの緒元は、OFDMシステムについては、サブキャリア数が128のものを仮定する。比較のために適用するTSには、4状態を持つ生成行列Gのうち、これから生成される符号語の最小自由距離が最も大きいものを選択した。本発明の信号制御方法には、K=3、すなわちトレリスの状態数が4となるものを利用し、帯域制限信号を生成するためのオーバーサンプリング数は8とした。また、信号点のラベリングには、TSではタイプ1(図17の(a))およびタイプ2(図18の(a))を、本発明の信号制御方法では、タイプ1(図17の(b))およびタイプ2(図18の(b))を用いた。
シングルキャリアシステムについては、TSには、OFDMの場合と同じ4状態のGに外部メモリの数mex=9を付加して拡張したものを選択した(非特許文献3、非特許文献6を参照)。本発明の信号制御方法には、K=12のものを用いた。すなわち、シングルキャリアシステムについて、TSおよび本発明の信号制御方法の探索トレリスの状態数は、ともに2048となる。また、シングルキャリア信号を帯域制限するフィルタのロールオフ係数はα=0.1とし、1つのトレリスを使用して一度に信号制御(瞬時ピーク電力の低減)を行う変調シンボルの数は、10240とした。シングルキャリア方式においては、メトリックは瞬時ピーク電力低減のみを目的とした形で表現したものが使用される。このため、信号点のラベリングはタイプ1をベースとしたものを用いた。
TSおよび本発明の信号制御方法のシステムに適用する誤り訂正符号としては、16値変調、32値変調、256値変調に対して、それぞれ符号長が384bit、512bit、896bit のLDPC(Low-Density Parity Check)符号を用いた。ただし、受信側では反復回数50回のsum−product復号を利用した。また、TSを受けた受信信号から軟判定出力を取り出すためには、非特許文献5で提案されている復号法を用いた。
・ピーク電力低減特性および平均電力低減特性
本発明の信号制御方法の評価にあたっては、信号の正規化瞬時電力ζ(t)の相補累積分布関数(CCDF: Complementary Cumulative Distribution Function)を、ピーク電力低減効果を評価する指標として用いた。CCDFは、ζ(t) があるしきい値xを超える確率として、次式のように定義される。
ここで、ζ(t)は次式によって表される。
Pav はs(t)の平均電力を表す。
図19は、OFDMシステムに本発明の信号制御方法を適用した場合のピーク電力低減性能を示す図である。OFDMシステムにおいては、信号点の選択がサブキャリアに対してランダムであれば、その時間信号の振幅分布はガウス雑音状のものとなる。このとき、一次変調方式を変えてもピーク電力分布は変化しない。したがって、図19では異なる変調方式の中から代表して256−QAM のCCDF特性を示す。図19の横軸には、Pavにより規格化した瞬時電力をdBで示し、縦軸にCCDFを示した。図19では、本発明の信号制御方法をTMと表記している。
図19より、本発明の信号制御方法(TM)は、従来技術のトレリスシェイピング(TS)よりも若干瞬時ピーク電力の低減特性が劣るが、元々のOFDM信号に比べるとピーク電力が大きく低減できている。また、OFDMシステムにおいては、タイプ2を信号点ラベリングとして用いることにより、平均電力も低減可能である。平均電力低減性能は以下で定義される指標Λで定義できる(非特許文献2)。
ここで、Pav,uniはQAM の信号点の生起確率が一様分布となる場合の平均電力を、Pav,shapeは、シェイピングを行った後の平均電力を表す。256−QAM においては、従来技術のTSにタイプ2の信号点ラベリングを適用した場合で、3.05dBの平均電力低減効果が得られた。本発明の信号制御方法(TM)にタイプ2の信号点ラベリングを適用した場合でも、2.60dBの平均電力低減効果が得られた。したがって、本発明の信号制御方法(TM)は、ピーク電力低減の点においては従来技術のTSに非常に近い性能を有するが、平均電力低減性能の点ではTSよりも若干劣ることとなる。
図20および図21は、それぞれ、16値変調および32値変調を用いたシングルキャリアシステムに本発明の信号制御方法を適用した場合の瞬時ピーク電力低減性能を示す図である。それぞれの図で、横軸にはPavにより規格化した瞬時電力をdBで示し、縦軸にはCCDFを示した。本発明の信号制御方法の結果を、Trellis Mappingと表記した曲線で示し、従来技術のTSをTrellis shapingと表記した曲線で示した。同一の一次変調を用いた場合、OFDMシステムに本発明を適用した場合と同様、従来技術のTSと比較すると若干特性が劣るものの、信号制御の動作を行わない元々の信号と比較すると、効果的に瞬時ピーク電力の低減が可能であることが確認できた。
・電力増幅効率の比較
本発明の信号制御方法においては、電力付加効率を評価する電力増幅器のモデルとして、入出力特性(AM−AM特性)が以下の式で与えられるRappモデル(非特許文献7、非特許文献8)を用いた。
ここで、rout、rin はそれぞれ、モデルの出力および入力振幅、rout,max とrin,max はそれぞれ出力と入力の飽和振幅を表している。pはsmoothness factorと呼ばれるパラメータであり、ここではp=2を用いた。このモデルに対して、A級増幅時の電力増幅効率は、次式で定義される(非特許文献8)。
本発明の信号制御方法の電力効率を評価するにあたっては、
を、線形増幅に必要な最小の飽和入力振幅とする。このとき、対応する飽和出力振幅は増幅器の利得をgとして
と表され、
の場合の電力増幅効率は、線形増幅時の最大の電力増幅効率η′となる。ここでは、η′を用いて電力増幅効率の評価を行った。
図22は、p=2のRappモデルでA級増幅を行った場合の、各変調方式における電力増幅効率η′を、本発明の信号制御方法と従来技術とを対比して示した表である。OFDMシステムについては、実施例1の結果と同様に、用いる一次変調方式によって違いはほとんど見られなかったため、代表して256−QAMの結果を示した。表の変調方式の欄で、頭文字にSC−を付加したものはシングルキャリアシステムの電力増幅効率である。表からは、本発明の信号制御方法を用いることによって、瞬時ピーク電力低減を行わなかった場合と比較して、大きく電力増幅効率を改善できていることが確認できる。また、従来技術のトレリスシェイピングと比較すると、電力増幅効率の改善量は若干劣るが、その差異は高々1%程度以内に収まっている。したがって、本発明の信号制御方法は、電力増幅器の電力増幅効率の点でも、従来技術のTSと比較して遜色のない性能が得られた。
・ビット誤り率特性
最後に、本発明の信号制御方法に対応する復調部とLDPC符号とを連接した際の、AWGNチャネルにおける受信ビット誤り率(BER)特性を示す。
図23は、本発明の信号制御方法にタイプ1ベースのラベリングを用いた場合の、OFDMシステムにおけるBER特性を示す図である。従来技術のトレリスシェイピング(TSと表記)と本発明の信号制御方法(TMと表記)とを比較すると、後者のほうがより良い(小さい)BERを達成可能なことがわかる。これは、非特許文献5で提案されているTSの軟判定手法では,完全に正確な軟判定出力が得られないためである。すなわち、TSにおいては正確な軟判定出力の導出が計算量の点で困難であることにある。この不正確性は、変調ビット数が増えるにつれて全体に対する影響が小さくなるため、TSと本発明の信号制御方法(TM)のBERは近づいていく。しかし、図23に示したように、256−QAMまでの観測においては、本発明の信号制御方法の方が、簡易な受信機の構成にもかかわらず、より良いBER特性を達成可能であることが確認できる。
図24は、本発明の信号制御方法にタイプ2ベースのラベリングを用いた場合の、OFDMシステムにおけるBER特性を示す図である。この場合は、わずかながら従来技術TSの方がより良いBER特性を示している。これは、TSにタイプ2の信号点ラベリングを適用したシステムの方が、本発明の信号制御方法にタイプ2の信号点ラベリングを適用したシステムよりも効果的に平均電力を低減できるためである。従来技術のTSにおける軟判定の不完全性による特性の劣化分を、平均電力低減効果による特性の向上分が相殺し、さらに上回った結果と考えられる。
図25は、本発明の信号制御方法につき、16値変調を用いた場合のシングルキャリアシステムにおけるBER特性を従来技術と比較して示した図である。同じ一次変調方式を用いた場合には本発明の信号制御方法(TMと表記)の方が従来技術のTSよりも良好なBERを達成している。本発明の信号制御方法およびTSでは、いずれも、通常のOFDMと比較すると、信号制御のための冗長度1ビット分だけBER特性が劣化する。しかしながら、実施例1および実施例2で示した通り、瞬時電力の低減性能および電力増幅効率の向上性能については、大きく改善されることに注目されたい。
以上、詳細に説明してきたように、トレリス構造を用いた、信号の瞬時ピーク電力低減のための新たな信号制御方法、ならびに送信機および受信機の構成を提案した。本発明は、信号制御のためのビットおよび情報を構成するビットを分離して取り扱い、トレリス構造を用いて過去数ビット分の制御ビットの影響を考慮することにより、従来技術のトレリスシェイピングにせまるピーク電力低減性能を達成した。ビット誤り率については、専らピーク電力を低減するようなマッピングを利用した場合には、従来技術のTSよりも優れた特性が得られる。