JP6296464B2 - 多機能電気伝導素子の使用方法 - Google Patents

多機能電気伝導素子の使用方法 Download PDF

Info

Publication number
JP6296464B2
JP6296464B2 JP2016252267A JP2016252267A JP6296464B2 JP 6296464 B2 JP6296464 B2 JP 6296464B2 JP 2016252267 A JP2016252267 A JP 2016252267A JP 2016252267 A JP2016252267 A JP 2016252267A JP 6296464 B2 JP6296464 B2 JP 6296464B2
Authority
JP
Japan
Prior art keywords
voltage
electrically conductive
volatile
mixed conductor
electrode layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016252267A
Other languages
English (en)
Other versions
JP2017098564A (ja
Inventor
寺部 一弥
一弥 寺部
ルイ ヤン
ルイ ヤン
徹 鶴岡
徹 鶴岡
長谷川 剛
剛 長谷川
青野 正和
正和 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2016252267A priority Critical patent/JP6296464B2/ja
Publication of JP2017098564A publication Critical patent/JP2017098564A/ja
Application granted granted Critical
Publication of JP6296464B2 publication Critical patent/JP6296464B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、入力信号によって様々な電気特性に切り替えることが可能な多機能電気伝導素子の使用方法に関するものである。
電気抵抗スイッチや極性依存性の異なるダイオードは、シリコンなどの半導体材料を用いて構築されおり、MOSトランジスタやPN接合ダイオードなどの素子として実用化もされている(例えば、非特許文献1)。しかし、これらの半導体素子は、一度、トランジスタやダイドードの素子として構築してしまうと他の電気的性質を有する素子へと切り替えることは困難である。
一方、固体内でイオン移動が生じるイオン伝導体材料を用いた素子では、アナログ的に電気抵抗を可変することが可能であることが知られている。この可変抵抗素子は、メモリ素子や学習素子などへの応用が提案されている。
例えば、非特許文献2は「電気化学アナログメモリ」を開示している。この素子では、外部からの電圧印加による生じる電気化学的現象を用いて、電極から供給される銀イオンを銀イオン伝導性と電子伝導性を有する混合伝導体結晶内に可逆的にドーピングすることにより電気抵抗を制御している。ここで用いている混合伝導体であるカルコゲナイド系結晶は銀の濃度により電気抵抗が変化する性質を有しており、銀イオンの移動を利用してカルコゲナイド系結晶の銀濃度を制御することにより電気抵抗を変化させることができる。この動作原理を利用した2端子型素子および3端子型素子が「メモリオード」として作製されており、非特許文献3で説明されている。
また、別の例として、非特許文献4は酸化チタン内の酸化物イオンの移動を利用した可変抵抗素子である「メムリスタ」を開示している。酸化チタンは、酸素イオンの欠陥濃度により電気抵抗が変化するn型半導体として知られている。「メムリスタ」では、外部からの電圧印加による酸化物イオンの移動を利用して酸化チタン内の酸素欠陥量の濃度分布を制御し、これにより電気抵抗を変化させる。
また、非特許文献5では、酸化チタン内での酸素イオンの移動に伴うショットキー状障壁の制御が開示されている。酸化チタンと白金電極の界面で形成されるショットキー状障壁の高さは酸素欠陥量に従って小さくなるため、酸化物イオンの可逆的な移動によって電気抵抗の制御が可能である。この素子では、ショットキー状障壁の制御により、整流作用を生じさせることも可能である。
さらに、別の例として、非特許文献6では、銀イオンの移動と電気化学反応による銀突起の成長と消滅を利用した「無機シナプス」を開示している。この素子では、電極と混合伝導体とのナノスケールサイズの隙間で、電気化学的に銀突起の成長と消滅を制御することによって、銀突起と電極とのポイントコンタクトの状態を制御している。電気抵抗は、ポイントコンタクトの状態により可逆的に変化する。この電気伝導性を利用することにより、長期記憶や短期記憶の機能性を得ている。
また、イオンの移動を利用したイオン伝導体素子について、メモリ素子、学習素子やシナプス状接合点(非特許文献7)等として、脳型回路への応用が提案されている。
従来のトランジスタやダイオードなどの半導体素子では、素子を一度構築してしまうと、配置した回路内でその素子特性や機能を変化させることは困難であるという問題があった。もし、一つの素子でありながら、いつでも必要な時に必要な特性や機能性に切り替えることが可能なオンデマンド型素子が構築できるのならば、集積回路の特性や機能性を任意に変更することが可能なプログラマブル回路の構築が可能である。
一方、イオン伝導体材料を利用した可変抵抗素子である上述の「電気化学アナログメモリ」、「メモリオード」、「メムリスタ」では、外部からの電圧印加によってイオンを移動させて電気抵抗を制御することが可能である。従来のイオン伝導体素子の場合、移動させたイオンはその場に留まっているために、電圧印加を止めて時間が経過しても電気抵抗は変化しない。すなわち制御した電気抵抗は不揮発に保持される。
しかしながら、イオンの移動を利用したアナログ的な可変抵抗素子を脳型回路にも応用するためには、不揮発性の可変抵抗の機能だけでなく、電圧印加の打ち切り後時間が経過すると電気抵抗が元の値に戻る性質、すなわち揮発性の可変抵抗の機能も要求される。これは、人間の脳の働きである短期記憶と長期記憶を脳型回路の機能として持たせるためである。この点において、「電気化学アナログメモリ」、「メモリオード」、「メムリスタ」では揮発性の可変抵抗の機能が得られないという問題があった。
一方、上記の「無機シナプス」では、銀突起を成長させるための外部電圧の印加条件を調節することにより、時間が経過しても安定な銀突起を成長させることも、あるいは時間の経過とともに消滅する銀突起を成長させることも可能である。そのため、「無機シナプス」では、制御した電気抵抗を不揮発的にも揮発的にも任意に保持することができる。すなわち、不揮発性および揮発性の可変抵抗が得られる。しかしながら、「無機シナプス」の素子作製では、電極と混合伝導体とのナノスケールサイズの隙間を構築することが必要であり、素子の作製プロセスが複雑になるという問題があった。
本発明の課題は、素子の構造が酸化物イオンと電子の混合伝導材料を電極で挟んだ積層構造を使用し、外部からの電圧印加による酸化物イオン(酸化物結晶内を移動する酸素イオン)の移動を利用することによって電気伝導性の可変が可能であり、しかも制御した電気伝導性を揮発および不揮発に保持することが可能な素子の使用方法を提供することにある。
本発明の一側面によれば、電気伝導素子を選択的に揮発性整流素子または不揮発性整流素子として使用する方法であって、電気伝導素子は、酸化物イオンと電子の両者を伝導できる混合伝導体材料層を電極層で挟んだ積層構造を有し、前記混合電伝導体材料層は単層膜からなり、前記電極層は同一の材料からなり、前記電極層間にパルス電圧を印加し、少なくとも前記酸化物イオンを前記電極層のうちの一方と前記混合伝導体材料層との界面に移動させ、揮発性整流素子とするか、または、前記電極層間に前記パルス電圧よりも大きな電圧を印加し、前記電極層のうちの一方から他方へ向かうが前記電極層の他方へは接触しない電子伝導性フィラメントを前記混合伝導体材料層内に形成し、不揮発性整流素子とする。
ここで、前記パルス電圧の正負によって前記整流素子の整流の向きを変えてよい。
または、本発明の他の側面によれば、電気伝導素子が、酸化物イオンと電子の両者を伝導できる混合伝導体材料層を電極層で挟んだ積層構造を有し、前記混合伝導体材料層は単層膜からなり、前記電極層は同一の材料からなり、前記電極層間にパルス電圧を印加して前記混合伝導体材料層内に電子伝導性フィラメントを形成し、前記電極層間の電気伝導のヒステリシス特性を使用して前記電気伝導素子を不揮発性の抵抗スイッチとする。
また、前記電極層間に正のパルス電圧を印加し、正の電圧領域で不揮発性の抵抗スイッチとするか、または、前記電極層間に負のパルス電圧を印加し、負の電圧領域で不揮発性の抵抗スイッチとしてよい。
ここで、前記混合伝導体材料は酸素欠陥を有する金属酸化物であってよい。
また、前記酸素欠陥は、前記混合伝導体材料層内に均一に分布していてよい。
また、前記酸素欠陥を有する金属酸化物は、前記金属酸化物を構成する金属イオンとは異なる価数の元素が添加された前記金属酸化物であってよい。
また、前記金属酸化物はタングステン、ニッケル、ジルコニウム、亜鉛及びスズからなる群から選択される少なくとも一の金属の酸化物であってよい。
また、前記金属酸化物はWO3−x(0<x<3)であってよい。
また、前記電極層は前記混合伝導体材料層とショットキー状障壁を形成する金属からなってよい。
また、前記電極層は白金、金、パラジウム、ロジウム、ルテニウムからなる群から選択された少なくとも一からなってよい。
また、前記電極層間にパルス電圧を印加し、前記酸化物イオンに加えて前記酸素欠陥を前記界面に移動させ、揮発性整流素子としてよい。
また、前記電極層間に前記パルス電圧よりも大きな電圧を印加し、前記電子伝導性フィラメントと前記電極層の他方との間に前記酸素欠陥を移動させ、不揮発性整流素子としてよい。
また、0.5V〜10Vの範囲であり、かつ、100ナノ秒〜10秒の範囲のパルス電圧を印加し、揮発性整流素子としてよい。
また、1V〜15Vの範囲であり、かつ、10マイクロ秒〜10秒の範囲の電圧を印加し、不揮発性整流素子としてよい。
また、前記電極層間に前記パルス電圧よりも大きな電圧を印加し、電荷量を制御することによって、前記電子伝導性フィラメントを形成し、不揮発性整流素子としてよい。
本発明によれば、入力信号によって素子の電気抵抗を変化させることが可能であり、しかもこの電気抵抗の変化は時間の経過により元の状態に復帰する(揮発性)ようにも、また時間が経過しても元の状態には復帰しない(不揮発性)にもできる可変電気伝導素子を実現できる。しかも、この可変電気伝導素子では、適切な入力信号を与えることによって、高抵抗と低抵抗の間での切り替え、整流作用の流れやすい電流方向の揮発的および不揮発的な切り替え、揮発的および不揮発的なアナログ的抵抗変化を引き起こすことができる。この様な多機能素子の実現は、従来ではそれぞれの機能を有する別個の素子の組み合わせを必要としていたが、本発明では一つの素子で多機能性を実現できるために、集積回路の素子数の減少や小型化が可能となり、さらには所望の時点で所望の機能を発現可能なプログラマブル回路を実現できるようになる。
イオン移動によって動的に構成される多機能電気伝導素子の構造を概念的に示す図。 本発明の多機能素子の各種機能間の遷移を説明する図。 本発明の一実施例の2端子型素子における揮発性整流動作の測定結果およびその動作を概念的に説明する図。 本発明の一実施例の3端子型素子における揮発性整流動作の測定結果およびその動作を概念的に説明する図。 フォーミング処理を施した本発明の一実施例の2端子型素子の電流−電圧特性の測定結果とその動作を概念的に説明する図。 本発明の一実施例の2端子型素子を用いて実現した短期記憶および長期記憶動作の測定結果を示す図。 本発明の一実施例の3端子素子を用いて実現した短期記憶および長期記憶動作の測定結果およびその動作を概念的に説明する図。
[素子の構造]
本発明の一実施例によれば、その素子は、2端子あるいは3端子の電極構造を有する。図1(a)に模式図で示すように、2端子型構造は、酸化物イオンと電子の両者を伝導できる混合伝導体3を上部電極1と下部電極2で挟んだ積層構造によって形成する。また、3端子型構造は、図1の(b),(c)に示す様な2種類の構造を取ることができる。図1(b)には、イオンと電子の混合伝導体3を1個の上部電極1と2個の下部電極5,6によって挟んだタイプの3端子型構造を示す。また、図1(c)には、混合伝導体3を2個の上部電極7,8と1個の下部電極2によって挟んだタイプの3端子型構造を示す。ここで、素子の電気特性はほぼ電子伝導に起因するものである。酸化物イオンの移動は電極と混合伝導体との界面のショットキー障壁の高さを変化させるだけである。そのため、混合伝導体であることが必要となる。
なお、これらの図は本発明に係る2端子素子、3端子素子の構造を概念的に示すものであるため、実際の構造がこれらの図に示す構造と完全に相似形となることが必要とされるわけではないし、またこれらの図には明示されていない要素を追加したり、同等な別の要素で置換することもできる。例えば、図1(b)では、上部電極1と下部電極5,6との間には大きな間隙が設けられているが、必要に応じてこの間隙を小さくして、たとえば図4(b)に示すように、上部電極1と下部電極5,6とが横方向に隣接するような配置とすることもできる。
イオンと電子の混合伝導体3の材料としては、例えば、酸素欠陥4を有する酸化タングステン(WO3−x(0<x<3))を用いることができる。この混合伝導体3の厚さは5nm〜200nm程度が好ましく、特に10〜50nmの範囲が好ましい。混合伝導体の材料としては、WO3−x以外も使用可能であり、具体的には、酸素欠陥を有するニッケル酸化物、ジルコニア酸化物、亜鉛酸化物、スズ酸化物などの金属酸化物を使用できる。
また、電極(1〜4、6〜7)として白金(Pt)を用いることができる。電極の厚さは、10nm〜100nm程度が好ましく、特に10〜30nmの範囲が好ましい。電極(1〜4、6〜7)は、Pt以外にも選択が可能である。具体的には、白金、金、パラジウム、ロジウム、ルテニウムおよびそれらの一部の合金などの、化学的安定性の高い貴金属である。
[可変多機能性電気伝導素子の動作]
図2を参照しながら、本発明の動的に設定可能な多機能性電気伝導素子の動作を説明する。図2には、2端子型素子の上部電極1と下部電極2との間に電圧を印加することにより遷移可能な5種類の状態を示している。3端子型素子は2端子型素子を複合したものと考えることができるので、図2を用いて説明している素子状態の変化は、2端子型素子を用いて説明しても一般性を失うものではない。
[揮発性動作]
素子の作成時状態(以下、オリジナル状態とも称する)では、図2の中央に示す様に、酸化物イオンと電子の混合伝導体3に酸素欠陥4が均一に分布している。電極1,2と混合伝導体3との界面にはショットキー状障壁が形成されており、そのためそれぞれの界面にて電圧依存性の異なる整流作用が生じる。図2(及びそれ以降の図面)では、それぞれの界面での整流作用による電流の流れ易い方向を電気回路図等においてダイオードを表す記号(以下、ダイオード記号と称する)を用いて表している。オリジナル状態の素子では、これらの界面において電流の流れ易い方向が互いに異なるダイオードが形成されるため、素子の電流−電圧を測定すると、図中の円状の電流−電圧特性図に示す様に、正負何れの極性の電圧を印加してもほとんど電流が流れない。
次に、このオリジナル状態の素子の上部電極1と下部電極2との間に、上部電極側を正の極性としたパルス電圧(以下、上部電極側の電圧を素子への印加電圧の極性とする。つまり、この場合は正のパルス電圧となる)を印加すると、混合伝導体3内の負の電荷を有する酸化物イオンは、上部電極1と混合導電体3との界面(以下、上部電極側界面と称する。また、下部電極2と混合導電体3との界面を下部電極側界面と称する)付近に移動する。このパルス電圧は、0.5V〜10V程度が好ましく、特に2V程度が好ましい。印加時間は100ナノ秒〜10秒程度が好ましい。電圧印加による酸化物イオンの移動は酸素欠陥4を介して行われるため、酸素欠陥も下部電極側界面付近に移動することになる。この時の素子状態は図の右側に示す状態になる。なお、図2では、酸素欠陥の移動のみを示している。この状態では、酸素欠陥4が下部電極側界面付近に集まっており、ここに集積した酸素欠損4により下部電極側界面で生じるショットキー状障壁の大きさが減少する。従って、下部電極側界面では整流作用が得られにくくなる。図2では、この整流作用の減少をダイオード記号のサイズ減少で表している。この素子状態では、上部電極側界面と下部電極側界面には電流の流れ易い方向が互いに異なり、しかも整流作用の大きさが反対のダイオードが形成されることになる。そのため、素子の電流―電圧特性は、負の電圧側では電流が流れないが、正の電圧側では電流が流れるようになる。図2では、この電流―電圧特性の電圧極性への依存性をP型として表している。
一方、オリジナル状態の素子に負の極性のパルス電圧を印加すると、混合伝導体3内の酸素欠損4は、上部電極側界面付近に移動する。この素子状態を図2の左側に示す。この素子状態でも、上部電極側界面と下部電極側界面において、電流の流れ易い方向が反対で、しかも整流作用の大きさの異なるダイオードが形成される。しかし、そのダイオードの配置は正のパルス電圧を印加した素子とは反対になる。そのため、素子の電流―電圧特性は、正の電圧側では電流が流れないが、負の電圧側では電流が流れるようになる。図2では、この電流―電圧特性の電圧極性の依存性をN型として表している。
これら正あるいは負の極性のパルス電圧を印加することによってそれぞれ下部電極側界面付近あるいは上部電極側界面に移動した酸素欠陥4は、電圧印加の無い状態では元の混合伝導体内に戻るため、得られた電気抵抗変化や整流作用は次第に減衰してオリジナル状態時のものに戻る。そのため、これらの電気伝導性の変化は可逆的であってしかも電圧を印加せずに放置するだけでオリジナル状態に復帰する、つまり揮発性である。これらの揮発性の電気抵抗や整流作用変化を利用することにより、ダイオード、キャパシタ、抵抗、短期記憶などの機能性を有する揮発性素子を構築することができる。なお、図2中央のオリジナル状態とその左右の状態との間の矢印が双頭の矢印になっているのは、これらの状態の間の遷移が可逆的であることを示している。
[不揮発性動作]
揮発性動作の項で説明したような機能を設定するためのパルス電圧をオリジナル状態の素子に印加するのではなく、比較的大きな電圧をオリジナル状態の素子に印加することにより、混合伝導体3の内部で還元反応が起こり、そこに電子伝導性フィラメント9を形成することができる(図2の上部及び下部)。ここにおいて、電子伝導性フィラメントを構成する物質は、混合伝導体の材料である金属酸化物が還元されてできた酸素含有の少ない金属酸化物あるいは金属である。この処理をフォーミングと称する。フォーミング処理の終了後、上記電圧の印加を停止しても、一旦形成された電子伝導性フィラメント9は消えずにそのまま残る。電子伝導性フィラメント9の形成により、後述するように、両界面のうちの一方のダイオードは単なる抵抗に変化する。これによって、素子の等価回路は、図2の中央に示すような2つのダイオードを向い合せに接続した構成から、図2の上部と下部に示すようなダイオード1個と抵抗が直列接続された構成に不揮発的に変化する。また、フォーミング処理後に、別のパルス電圧を印加して素子の機能を変化させると、その変化は当該パルスの印加の終了から時間が経過してもオリジナル状態には復帰しない。すなわちこの変化は不揮発性の機能変化である。この変化を以下でより詳細に説明する。
フォーミング処理のための印加電圧の大きさは1V〜15V程度が好ましく、特に4V程度が好ましい。また、その印加時間は10マイクロ秒から10秒程度が好ましい。フォーミング用パルスの条件を一般的に表現すれば、フィラメントが成長するように、ある程度高い電圧であることと、フィラメントをちょうど適切な長さまで成長させるための所定範囲の電荷量(つまり電流×パルス幅)を供給するパルスであるということである。オリジナル状態の素子の上部電極1に正の電圧を印加する正のフォーミング処理により、混合伝導体3内に電子伝導性フィラメント9が生成される。この素子の状態を図2の上部に示す。生成した電子伝導性フィラメント9は下部電極2と接しているために、下部電極2とはオーミック接合となる。しかし、電子伝導性フィラメント9は上部電極1との間に僅かなギャップを有しているために、上部電極側界面ではショットキー状障壁が維持されている。図では、この時の両界面の電気的特性を抵抗とダイオードによって模式的に表している。このフォーミング処理によって電子伝導性フィラメント9を形成した後、素子に電圧を印加することによって、電子伝導性フィラメント9と上部電極1のギャップ間で、酸化物イオンすなわち酸素欠陥4を移動させることができる。図2上部の円内にこの状態における素子の電流−電圧特性を示す。この電流−電圧特性図からわかるように、正の極性の電圧側で比較的大きな電流が流れる整流作用が得られるようになり、また、正電圧と負電圧の間で電圧を掃引することによりヒステリシスを示す電気抵抗変化が得られる。電圧印加終了後もこの電気伝導性の変化は保持されている、つまり、フォーミング処理後に印加した電圧により得られた電気伝導性の変化は不揮発性である。これらのヒステリシスを示す電気抵抗や整流作用を利用することにより、バイポーラ電気抵抗スイッチ、ダイオード、キャパシタ、抵抗、長期記憶などの機能性を有する不揮発性素子を構築することができる。
このように、フォーミング処理をしていない場合には、酸素欠陥の移動・界面への集積は揮発性であったが、フォーミング処理後の酸素欠陥の挙動は不揮発性、つまり電圧の印加を止めても完全には印加前の状態に復帰しない。この理由は以下のとおりである。フォーミング処理により、導電性フィラメントが金属酸化物内に形成される。同時に、導電性フィラメントと金属電極の間にナノギャップが形成される。この新たに形成されたナノギャップ間で酸素欠陥が移動することによって不揮発性が現れる。これは印加電圧によって移動して来た酸素欠陥がナノギャップに固定されるために、電圧の印加を止めても完全には印加前の状態に復帰しない。これにより、上記不揮発性が発現する。
また、オリジナル状態の素子の上部電極1に負の電圧を印加する負のフォーミング処理により、混合伝導体3内に電子伝導性フィラメント9が形成される。この素子の状態を図2の下部に示す。電子伝導性フィラメント9は上部電極1と接しているために、上部電極1とはオーミック接合となる。しかし、電子伝導性フィラメント9は下部電極2の間に僅かなギャップを有しているために、下部電極側界面ではショットキー状障壁が維持されている。図2下部の円内に、この状態の素子の電流−電圧特性を示す。これからわかるように、負の極性の電圧側で比較的大きな電流が流れる整流作用が得られるようになり、また、正電圧と負電圧の間で電圧を掃引することによりヒステリシスを示す電気抵抗変化が得られる。電圧印加終了後も、この電気伝導性の変化は保持されている。つまり、この場合も得られた電気伝導性の変化は不揮発性である。これらのヒステリシスを示す電気抵抗や整流作用を利用することにより、正のフォーミング処理の素子と同様に、バイポーラ電気抵抗スイッチ、ダイオード、キャパシタ、抵抗、長期記憶などの機能性を有する不揮発性素子を構築することができるが、それらの電気伝導特性の電圧極性の依存性は反対になる。
以上の電圧印加による酸化物イオンの移動制御及び電子伝導性フィラメントの形成により、様々な電気伝導性を有する素子を実現できる。また、この可変伝導素子を利用することにより、揮発性ならびに不揮発性のバイポーラ電気抵抗スイッチ、ダイオード、キャパシタ、抵抗、短期記憶、長期記憶などの機能性に動的に切り替えることが可能なオンデマンド型多機能性素子の構築が可能である。なお、図2中央のオリジナル状態とその上下のフォーミング後の状態との間の矢印がオリジナル状態からフォーミング後の状態への単方向の矢印になっているのは、フォーミング後の状態からオリジナル状態への遷移が不揮発的であることを示している。
以下、実施例により本発明をさらに詳細に説明するが、当然のこととして、本発明は以下の実施例に限定されるものではなく、特許請求の範囲のみにより規定されるものであることに注意されたい。
[実施例1]
2端子型素子を作成し、その上部電極1にパルス電圧を印加した時の電気伝導性の変化を測定した。その結果を図3(a)に示す。ここで、下部電極2は接地しておいた。この素子は、上部電極1および下部電極2としてPtを用い、酸化物イオンと電子の混合伝導体3として酸素欠陥を含む酸化タングステン(WO3−x)を用いた。公知のRFスパッタ法を用いて、図1(a)に示した2端子素子構造を石英基板上にPt/WO3−x/Ptの順で積層することで、この素子を作製した。混合伝導体3であるWO3−x膜の厚さは60nmであった。均一に酸素欠損4を含んだWO3−x膜を作製するために、室温で蒸着後に、300℃の温度下でアルゴン50%と酸素ガス50%の混合ガス(全圧2.67Pa)の雰囲気でアニール処理を施した。均一に酸素欠損を含んだWO3−x膜の作製は、膜を構成する+6価のタングステンイオンとは異なる価数の元素を添付することによっても可能であった。
作製直後の素子のオリジナル状態における電流−電圧測定結果のプロットを図3(a)のグラフ中で中実の四角形で示す。正負何れの電圧を印加しても、電流はほとんど流れない。これは、図3(c)中央の模式図(「オリジナル」と表示)に示す様に、上部電極側界面および下部電極側界面にショットキー障壁が形成されているためである。このオリジナル状態の素子に、正および負の極性のパルス電圧を印加した後の電流−電圧特性の変化を図3(a)にそれぞれ白抜きの三角形(△)及び円印(○)でプロットした。3.5Vの電圧を5秒間印加した場合には、素子は正電圧側で電流が流れやすいという整流作用を示した。一方、−3Vの電圧を5秒間印加した場合には、素子は負電圧側で電流が流れやすいという整流作用を示した。この整流作用の変化は、図3(c)の模式図の右側(「正のパルス」と表記)及び左側(「負のパルス」と表記)に示す様に、電圧印加による酸素欠陥4(酸化物イオンとしても良い)の電極界面付近への移動によるショットキー障壁の大きさの変化によって説明される。図3(b)は、作製時のオリジナルな状態および3.5Vの電圧を5秒間印加した場合の素子において、その後、比較的小さな電圧(0.5V)を印加した時の電流の減衰を示す。なお、この比較的小さな電圧は、素子の状態を読みだすために印加する電圧であるので、以下、読み出し電圧とも称する。オリジナルな状態の素子では電流がほとんど流れないが、3.5Vのパルス電圧を印加した後の素子では電流の減衰が認められた。これは、パルス電圧印加によって電極との界面付近に移動した混合伝導体3内部の酸素欠陥4が、その後に電圧印加を小さくすることによって混合伝導体3内部に戻ることによるリーク電流である。このリーク電流により、パルス電圧の印加によって生じた電気抵抗の変化や電流の流れやすさに方向性がある整流作用が消失した。このことから、パルス電圧の印加によって生じる電気伝導性は電圧印加を止めると消えてしまう、つまり揮発性であることがわかった。
[実施例2]
図1(b)に概念的な構造を示す3端子型素子を、実施例1と同様な方法によって作製した。酸化物イオンと電子の混合伝導体3として、実施例1と同じく酸素欠陥を含む酸化タングステン(WO3−x)を用いた。
実施例1の2端子型素子について行った揮発性の電気伝導性の測定と同様な測定を実施例2の3端子型素子について行った。その結果を図4に示す。図4(a)に、オリジナル状態及び左側下部電極5に5Vあるいは−5Vの電圧を60秒間印加した後の状態における、上部電極1と左側下部電極5の間、および上部電極1と右側下部電極6の間の電流−電圧特性を示す。ここにおいて、右側下部電極6は接地しておいた。作製直後のオリジナル状態の当該素子の素子では、中実な四角形で示されるように、正負何れの電圧範囲でもほとんど電流が流れなかった。つまり、電圧−電流特性のプロットはほぼ水平になった。上述の60秒間のパルス電圧印加後の電圧−電流特性をパルス電圧を+5V、−5Vとした場合についてそれぞれ白抜きの三角形(△)及び丸印(○)でプロットした。これからわかるように、上記パルス電圧印加後は、上部電極1と左側下部電極5の間、および上部電極1と右側下部電極6の間で整流作用が認められ、印加したパルス電圧の極性に依存して流れやすい電流の方向が切り替わった。図4(c)は、左側下部電極5に5Vあるいは−5Vの電圧を120秒間印加した後、上部電極1と左側下部電極5の間で流れるリーク電流(電圧を印加しない状態で測定)を示す。なお、図4(c)の横軸は±5Vの電圧の印加終了時点からの経過時間を示す。また、比較のため、オリジナル状態の素子についても同じ測定を行った。このリーク電流により、パルス電圧の印加によって生じた電気抵抗の変化や整流作用が消失した。このことから、パルス電圧の印加によって生じる電気伝導性は電圧印加を止めると消えてしまう、つまり揮発性であることがわかった。パルス電圧の印加による電気伝導性の変化は、図4(b)の模式図に示すように、上部電極1と左側下部電極5の間、および上部電極1と右側下部電極6の間での酸素欠陥4の移動に伴うショットバリアー障壁の大きさの変化により説明される。これらの結果より、3端子型素子においても揮発性の電気伝導性変化や整流作用が得られることがわかった。
[実施例3]
実施例1と同じプロセスで作製した2端子型素子に対して正および負のフォーミング処理を施した後の電気伝導性を測定した。その結果を図5に示す。
作製直後のオリジナル状態の素子の電流−電圧測定結果を図5(a)のグラフに示す。また、図5(a)の直下、つまり図5(d)の中央には、オリジナル状態におけるこの素子の内部状態の模式図及び等価回路を示す。オリジナル状態では、上部電極1への印加電圧が±1.5V程度以上の大きさになると電流が少し流れやすくなるが、その電流量はナノアンペアスケールであり、非常に小さい。図5(a)のグラフの差し込み図は、電圧を印加しない場合および2Vまで電圧を印加した場合の素子において、その後、読み出し電圧として比較的小さな電圧(0.5V)を印加した時の電流の減衰を示す。当初、電圧を印加しない場合は電流がほとんど流れないが、2Vまで電圧掃引した素子ではこの電圧印加の終了直後はある程度の電流が流れるが、この電流は次第に減衰することが認められた。既に説明したように、ここで観測された電流は、電圧印加によって混合伝導体3内部の酸素欠陥4が電極との界面付近に移動して、その後に電圧印加を小さくすることによって酸素欠陥4が混合伝導体3内部に戻ることによるリーク電流であった。
次に、作製時のオリジナル状態の素子に、図5(d)中の右寄りにある右向き矢印上のグラフに示す様に、約6Vの電圧を上部電極1に印加することで、正のフォーミング処理を行った。このフォーミング処理により混合伝導体3内に酸化タングステンから成る電子伝導性フィラメント9を構築した。このフィラメントの状態を、図5(d)右側の模式図中に示す。正のフォーミング処理では、電子伝導性フィラメント9は下部電極2と接しているために、下部電極2とはオーミック接合となっていた。しかし、電子伝導性フィラメント9は上部電極1との間に僅かなギャップを有しているために、上側電極側界面ではショットキー状障壁が維持されていた。
正のフォーミング処理を施した素子の電流−電圧測定の結果を図5(b)に示す。負電圧を印加したときはあまり電流は流れないが、正の極性の電圧印加では数百マイクロアンペアスケールの大きな電流が流れ、整流作用が認められた。また、図5(b)中の差し込み図は、3Vおよび−3Vまで電圧を掃引して印加した後、読み出し電圧として比較的小さな電圧0.1Vを印加した時の電流−時間の関係を示す。3Vまで印加した素子は45nA程度の電流が流れ続け、−3Vまで印加した素子はほとんど電流が流れなかった。このことは、フォーミング処理後の電圧印加によって変化した電気抵抗がその後も保持されている、つまり不揮発性の電気伝導性であることを示している。
負のフォーミング処理に当たっては、図5(d)中の左寄りにある左向き矢印上のグラフに示すように、約−6Vの電圧を上部電極1に印加した。このフォーミング処理により混合伝導体3内に酸化タングステンから成る電子伝導性フィラメント9を構築した。このフィラメントの状態を、図5(d)左側の模式図中に示す。負のフォーミング処理では、正のフォーミング処理とは逆に、電子伝導性フィラメント9は上部電極1と接しているために、上部電極1とはオーミック接合していた。しかし、電子伝導性フィラメント9は下部電極2との間に僅かなギャップを有するために、下部電極側界面にはショットキー状障壁が維持されていた。
負のフォーミング処理を施した素子の電流−電圧測定の結果を図5(c)に示す。正の極性の電圧印加ではあまり電流は流れないが、負の極性の電圧印加では数百マイクロアンペアスケールの大きな電流が流れ、正のフォーミング処理後の素子とは反対の電圧極性の依存性を示す整流作用が認められた。また、図5(c)の小図は、3Vおよび−3Vまで電圧を掃引して印加した後、比較的小さな電圧0.1Vを印加させた時の電流−時間の関係を示す。−3Vまで印加した素子は30〜20nA程度の電流が流れ続け、3Vまで印加した素子はほとんど電流が流れなかった。このことは、負のフォーミングの場合でもフォーミング処理後の電圧印加によって変化した電気抵抗がその後も保持されている、つまり不揮発性の電気伝導性であることを示している。
また、正負のフォーミング処理を行った素子は、図5(b)および(c)に示す様に、その電流−電圧特性がマイクロアンペアスケールのヒステリシスを示す。この正および負の両極性で示す電気伝導のヒステリシス性は、不揮発性のバイポーラ抵抗スイッチとして利用できる。
[実施例4]
2端子型素子にパルス電圧を印加することによって生じる電気抵抗変化を利用して短期記憶および長期記憶を実現できることを、図6を参照して説明する。ここで使用する素子は、実施例1の素子と同じ方法によって作製し、WO3−xを混合伝導体の材料として用いた。
図6(a)は、作製直後のオリジナル状態の素子に3〜6Vの間で変化する一連の電圧パルス(図6(a)の上部に示す)を40秒間隔でそれぞれ0.5秒間上部電極1に印加した後、読み出し電圧として比較的小さな電圧(0.5V)を印加しながら電流の減衰を測定した結果を示す。パルス電圧の増加に伴って当該パルス電圧印加終了直後の電流値が次第に大きくなるが、その電流は時間とともに減衰した。これらの電気伝導性を利用すれば、入力信号(電圧)の大きさによって記憶される値が変化するというアナログメモリ素子が実現できる。この場合の記憶は時間の経過とともに消失するという短期記憶である。
一方、図6(b)には、正の極性の電圧を印加してフォーミング処理した素子において、−3V〜3Vの間で変化する一連の電圧パルス(図6(b)の上部に示す)をそれぞれ0.5秒間上部電極1に印加した後、読み出し電圧として比較的小さな電圧(0.1V)を印加しながら電流の減衰を測定した結果を示す。正電圧を印加した場合には、電圧の増加とともに電流は増加した。この電流は時間とともに減少するものの、元の大きさには戻らなかった。さらに、負電圧(−1.5V〜−3.0V)を印加することにより、正電圧の印加で生じた電流の増加を次第に減少させることができた。それぞれの電圧印加で生じた電流変化は、時間が経過しても消失しななかった、つまり不揮発性であった。これらの電気伝導性を利用すれば、入力信号の大きさによって記憶値が変化するアナログメモリ素子が実現できる。しかも、この素子をフォーミング処理することにより、時間が経過しても記憶値が保持される長期記憶が実現される。
[実施例5]
この実施例では、3端子型素子を使用して短期記憶及び長期記憶を実現できることを示す。ここで使用した3端子型素子は、実施例2と同じ方法によって作製した。また、実施例2と同じく、酸化物イオンと電子の混合伝導体3として酸素欠陥を含む酸化タングステンを使用した。
図7は、この3端子型素子に対してパルス電圧を印加することによって生じる電気抵抗変化を利用した短期記憶および長期記憶動作、およびその動作を概念的に説明するものである。
図7(a)は、3端子型素子にパルス電圧を印加した後の電流変化を示す。ここにおいて、5Vで60秒間のパルス電圧を、図1(b)に示す左側下部電極5と右側下部電極6の間に印加した(図7(a)の上部にこの一連のパルスを示す)。この時、右側下部電極6は接地しておいた。パルス電圧の印加後、読み出し電圧として比較的小さな電圧(0.5V)を右側下部電極6と上部電極1の間に印加しながら電流変化を測定した。パルス電圧の印加に伴って電流は増加したが、その電流は時間とともに減衰した。これらの電気伝導性を利用すれば、入力信号(電圧)が一時的に記憶されるメモリ素子の構築ができる。この素子の記憶は短時間の経過とともに消失するという短期記憶の機能である。
図7(b)には、フォーミング処理を施した3端子型素子にパルス電圧を印加することによる電気抵抗変化を示す。フォーミング処理は、図1(c)に示す左側上部電極7と下部電極2の間に7Vの電圧を印加することによって行った。図7(b)に示したグラフは、具体的には、フォーミング処理後、左側上部電極7と右側上部電極8の間に−2Vから4Vの範囲の一連のパルス電圧(図7(b)の上部にこの一連のパルスを示す)をそれぞれ60秒間印加した後、左側上部電極7と下部電極2の間に読み出し電圧として比較的小さな電圧(0.1V)を印加した時の電流変化を示すものである。正のパルス電圧を印加した場合は、電圧の増加とともに電流は増加した。この電流は時間とともに僅かに減少するものの、元の大きさには戻らなかった。次に負の極性の印加電圧(−1V〜−2V)では、正の電圧印加で生じた電流の増加を負の電圧の増加に従って次第に減少させることができた。それぞれの電圧印加で生じた電流変化は、時間が経過しても消失しない不揮発的な変化であった。これらの電気伝導性を利用すれば、入力信号の大きさによって記憶量が変化する3端子型アナログメモリ素子を構築できる。しかも、この素子の記憶は時間が経過しても保持される長期記憶の機能である。
なお、実施例1〜5では、酸化物イオン伝導体と電子の混合伝導体の材料としてWO3−xを用いた素子を示したが、酸化物イオンと電子の移動を実現できる酸素欠陥を含む金属酸化物材料であれば、WO3−x以外の材料を混合伝導体として使用しても本発明を実施できることは言うまでもない。
本発明により、一つの素子でありながら、外部信号により必要な時に必要な電気伝導性(揮発性および不揮発性の抵抗スイッチ、極性依存性の異なるダイオード、電気抵抗ならびにアナログメモリ)を有する素子に切り替えることが可能なオンデマンド型多機能性素子を提供することが可能になるので、上述した脳型回路に限らず、従来の素子では実現が困難であったり構造が複雑になってしまう各種の回路等を簡単に実現できるようになるので、産業上大いに利用されることが期待される。
1:上部電極
2:下部電極
3:酸化物イオンと電子の混合伝導体
4:酸素欠陥
5:左側下部電極
6:右側下部電極
7:左側上部電極
8:右側上部電極
9:電子伝導性の金属酸化物フィラメント
菊池正典、やさしくわかる半導体、日本実業出版社 T. Takahashi and O. Yamamoto, Journal of Applied Electrochemistry, 3 (1973) 129−135 H. Ikeda and K. Tada, Applications of solid electrolytes, 40−45, edited by T. Takahashi and A. Kozawa, JEC Press 1980 D. Strukov, G. Snider, D. Stewart and R. Williams, Nature, 453 (2008) 80−83 J. Yang, J. Borghetti, D. Murphy, D. Stewart and R. Williams, 21 (2009)3754−3558 T. Ohno, T. Hasegawa, T. Tsuruoka, T. Terabe, J. Gimzewski and M. Aono, Nature Materials, 10 (2011) 591−595 D. Strukov, Nature, 476(2011) 403−405

Claims (14)

  1. 電気伝導素子を選択的に揮発性整流素子または不揮発性整流素子として使用する方法であって、
    電気伝導素子は、酸化物イオンと電子の両者を伝導できる混合伝導体材料層を電極層で挟んだ積層構造を有し、
    前記混合伝導体材料層は単層膜からなり、
    前記電極層は同一の材料からなり、
    前記電極層間にパルス電圧を印加し、少なくとも前記酸化物イオンを前記電極層のうちの一方と前記混合伝導体材料層との界面に移動させ、揮発性整流素子とするか、または、
    前記電極層間に前記パルス電圧よりも大きな電圧を印加し、前記電極層のうちの一方から他方へ向かうが前記電極層の他方へは接触しない電子伝導性フィラメントを前記混合伝導体材料層内に形成し、不揮発性整流素子とする、電気伝導素子の使用方法。
  2. 前記パルス電圧の正負によって前記整流素子の整流の向きを変える、請求項1に記載の電気伝導素子の使用方法。
  3. 前記混合伝導体材料は酸素欠陥を有する金属酸化物である、請求項1または2に記載の電気伝導素子の使用方法。
  4. 前記酸素欠陥は、前記混合伝導体材料層内に均一に分布している、請求項3に記載の電気伝導素子の使用方法。
  5. 前記酸素欠陥を有する金属酸化物は、前記金属酸化物を構成する金属イオンとは異なる価数の元素が添加された金属酸化物である、請求項3または4に記載の電気伝導素子の使用方法。
  6. 前記金属酸化物はタングステン、ニッケル、ジルコニウム、亜鉛及びスズからなる群から選択される少なくとも一の金属の酸化物である、請求項3から5の何れかに記載の電気伝導素子の使用方法。
  7. 前記金属酸化物はWO3−x(0<x<3)である、請求項3から6の何れかに記載の電気伝導素子の使用方法。
  8. 前記電極層は前記混合伝導体材料層とショットキー状障壁を形成する金属からなる、請求項1から7の何れかに記載の電気伝導素子の使用方法。
  9. 前記電極層は白金、金、パラジウム、ロジウム、ルテニウムからなる群から選択された少なくとも一からなる、請求項1から8の何れかに記載の電気伝導素子の使用方法。
  10. 前記電極層間にパルス電圧を印加し、前記酸化物イオンに加えて前記酸素欠陥を前記界面に移動させ、揮発性整流素子とする、請求項1に記載の電気伝導素子の使用方法。
  11. 前記電極層間に前記パルス電圧よりも大きな電圧を印加し、前記電子伝導性フィラメントと前記電極層の他方との間に前記酸素欠陥を移動させ、不揮発性整流素子とする、請求項1に記載の電気伝導素子の使用方法。
  12. 0.5V〜10Vの範囲であり、かつ、100ナノ秒〜10秒の範囲のパルス電圧を印加し、揮発性整流素子とする、請求項1に記載の電気伝導素子の使用方法。
  13. 1V〜15Vの範囲であり、かつ、10マイクロ秒〜10秒の範囲の電圧を印加し、不揮発性整流素子とする、請求項1に記載の電気伝導素子の使用方法。
  14. 前記電極層間に前記パルス電圧よりも大きな電圧を印加し、電荷量を制御することによって、前記電子伝導性フィラメントを形成し、不揮発性整流素子とする、請求項1に記載の電気伝導素子の使用方法。
JP2016252267A 2016-12-27 2016-12-27 多機能電気伝導素子の使用方法 Active JP6296464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016252267A JP6296464B2 (ja) 2016-12-27 2016-12-27 多機能電気伝導素子の使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016252267A JP6296464B2 (ja) 2016-12-27 2016-12-27 多機能電気伝導素子の使用方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013012848A Division JP6230090B2 (ja) 2013-01-28 2013-01-28 多機能電気伝導素子

Publications (2)

Publication Number Publication Date
JP2017098564A JP2017098564A (ja) 2017-06-01
JP6296464B2 true JP6296464B2 (ja) 2018-03-20

Family

ID=58818187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016252267A Active JP6296464B2 (ja) 2016-12-27 2016-12-27 多機能電気伝導素子の使用方法

Country Status (1)

Country Link
JP (1) JP6296464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827279B (zh) 2021-09-28 2023-12-21 日商味滋康控股有限公司 米飯改良劑、米飯改良劑的製造方法及米飯的製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046144A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
KR101438468B1 (ko) * 2008-07-31 2014-09-05 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 다층의 재구성가능한 스위치
JP5722874B2 (ja) * 2009-04-08 2015-05-27 サンディスク スリーディー,エルエルシー 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ
WO2010147073A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 抵抗スイッチング・メモリー素子
CN102714210B (zh) * 2010-11-19 2015-08-12 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法
US8927331B2 (en) * 2011-03-10 2015-01-06 Panasonic Corporation Method of manufacturing nonvolatile memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827279B (zh) 2021-09-28 2023-12-21 日商味滋康控股有限公司 米飯改良劑、米飯改良劑的製造方法及米飯的製造方法

Also Published As

Publication number Publication date
JP2017098564A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
JP5154138B2 (ja) n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
KR101275800B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR100723420B1 (ko) 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
KR100718155B1 (ko) 두 개의 산화층을 이용한 비휘발성 메모리 소자
US7569459B2 (en) Nonvolatile programmable resistor memory cell
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
US8987699B2 (en) Conductive bridge resistive memory device and method of manufacturing the same
US10186660B2 (en) Memristor device
Lee et al. Multifunctional resistive switching behaviors employing various electroforming steps
WO2010095296A1 (ja) 抵抗記憶素子およびその使用方法
JP6296464B2 (ja) 多機能電気伝導素子の使用方法
Zhang et al. Electrode effect regulated resistance switching and selector characteristics in Nb doped SrTiO3 single crystal for potential cross-point memory applications
TWI683366B (zh) 電阻變化元件及記憶裝置
JP6230090B2 (ja) 多機能電気伝導素子
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material
Hu et al. Coexistence of memristive behaviors and negative capacitance effects in single-crystal $\hbox {TiO} _ {2} $ thin-film-based devices
KR20080112878A (ko) 저항성 메모리 소자 및 그 제조 방법
KR101781002B1 (ko) 저항 변화 메모리 소자 및 그 제조방법
Kang Mechanisms, Conditions and Applications of Filament Formation and Rupture in Resistive Memories
Kang et al. Comparison of resistive switching between tantalum oxides deposited by atomic layer deposition and E-beam physical vapor evaporation
Hu et al. Poly-NiO/Nb: SrTiO3 based resistive switching device for nonvolatile random access memory
Shao et al. Resistance Switching Properties of Titanium Oxide with Different Copper Electrode Structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180213

R150 Certificate of patent or registration of utility model

Ref document number: 6296464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250