JP6287629B2 - Heterojunction field effect transistor - Google Patents
Heterojunction field effect transistor Download PDFInfo
- Publication number
- JP6287629B2 JP6287629B2 JP2014131443A JP2014131443A JP6287629B2 JP 6287629 B2 JP6287629 B2 JP 6287629B2 JP 2014131443 A JP2014131443 A JP 2014131443A JP 2014131443 A JP2014131443 A JP 2014131443A JP 6287629 B2 JP6287629 B2 JP 6287629B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- composition ratio
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims description 29
- 239000000203 mixture Substances 0.000 claims description 57
- 230000004888 barrier function Effects 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 226
- 230000005533 two-dimensional electron gas Effects 0.000 description 29
- 229910002704 AlGaN Inorganic materials 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
本発明の実施形態は、ヘテロ接合電界効果トランジスタに関する。 Embodiments of the invention relate to heterojunction field effect transistors.
従来、ヘテロ接合電界効果トランジスタとしては、特開2008−243881号公報(特許文献1)に記載されたものがある。このヘテロ接合電界効果トランジスタは、基板上に設けられたAlGaNからなるチャネル層と、チャネル層上に設けられたAlGaNからなるバリア層と、バリア層上に設けられたソース電極、ドレイン電極およびゲート電極とを備える。このように、チャネル層をAlGaNとすることで、チャネル層がGaNである場合と比べて、バンドギャップが大きくなり、この結果、チャネル層の絶縁破壊電界が高くなって、トランジスタの耐圧を向上している。 Conventionally, as a heterojunction field effect transistor, there is one described in Japanese Patent Application Laid-Open No. 2008-243881 (Patent Document 1). This heterojunction field effect transistor includes an AlGaN channel layer provided on a substrate, an AlGaN barrier layer provided on the channel layer, a source electrode, a drain electrode, and a gate electrode provided on the barrier layer. With. Thus, by using AlGaN as the channel layer, the band gap is increased compared to the case where the channel layer is GaN. As a result, the breakdown electric field of the channel layer is increased and the breakdown voltage of the transistor is improved. ing.
しかしながら、前記従来のヘテロ接合電界効果トランジスタでは、シート抵抗が高くなる問題がある。これは、チャネル層をAlGaNとすることで、チャネル層の結晶性、特に、2次元電子ガス層が生じる部分の結晶性が悪化したことが原因であると考えられる。 However, the conventional heterojunction field effect transistor has a problem of increasing sheet resistance. This is considered to be because the channel layer is made of AlGaN, and the crystallinity of the channel layer, in particular, the crystallinity of the portion where the two-dimensional electron gas layer is generated is deteriorated.
そこで、本発明に係る課題は、耐圧の向上とシート抵抗の低減とを両立できるヘテロ接合電界効果トランジスタを提供することにある。 Accordingly, an object of the present invention is to provide a heterojunction field effect transistor that can achieve both improvement in breakdown voltage and reduction in sheet resistance.
前記課題を解決するため、本発明に係るヘテロ接合電界効果トランジスタは、
窒化物半導体から構成されるチャネル層と、
前記チャネル層の上面に設けられ、前記チャネル層のバンドギャップよりも大きいバンドギャップを有する窒化物半導体から構成されるバリア層と、
前記バリア層の上に設けられたゲート電極と、
ソース電極およびドレイン電極と
を備え、
前記チャネル層は、前記チャネル層の下面側がGaNまたはAlxGa1−xN(0<x<1)であり、前記チャネル層の上面側が前記下面側のAlの組成比xよりも大きなAlの組成比yを有するAlyGa1−yN(0<y<1)であって、前記チャネル層の下面から上面に向かって、Alの組成比が段階的に又は連続的に増加している層であることを特徴としている。
In order to solve the above-mentioned problem, a heterojunction field effect transistor according to the present invention provides:
A channel layer composed of a nitride semiconductor;
A barrier layer formed on a top surface of the channel layer and made of a nitride semiconductor having a band gap larger than the band gap of the channel layer;
A gate electrode provided on the barrier layer;
A source electrode and a drain electrode,
In the channel layer, the lower surface side of the channel layer is GaN or Al x Ga 1-x N (0 <x <1), and the upper surface side of the channel layer is made of Al larger than the Al composition ratio x on the lower surface side. Al y Ga 1-y N having a composition ratio y (0 <y <1), and the Al composition ratio increases stepwise or continuously from the lower surface to the upper surface of the channel layer. It is characterized by being a layer.
本発明に係るヘテロ接合電界効果トランジスタによれば、耐圧の向上とシート抵抗の低減とを両立できる。 The heterojunction field effect transistor according to the present invention can achieve both improvement in breakdown voltage and reduction in sheet resistance.
以下、本発明を図面を用いて実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail by embodiments with reference to the drawings.
図1は、本発明の実施形態に係るヘテロ接合電界効果トランジスタを模式的に示す断面図である。図1に示すように、ヘテロ接合電界効果トランジスタ1は、高電子移動度トランジスタ(HEMT(High Electron Mobility Transistor))であり、チャネル層14と、チャネル層14の上面に設けられたバリア層15とを有する。チャネル層14は、窒化物半導体から構成される。バリア層15は、チャネル層14のバンドギャップよりも大きいバンドギャップを有する窒化物半導体から構成される。バリア層15との界面近傍のチャネル層14に、2次元電子ガス層31が形成される。
FIG. 1 is a cross-sectional view schematically showing a heterojunction field effect transistor according to an embodiment of the present invention. As shown in FIG. 1, the heterojunction
バリア層14の上面に、ゲート電極21が設けられている。さらには、ソース電極22およびドレイン電極23が設けられており、本実施形態ではこれらの電極はゲート電極21を挟む位置に設けられている。
A
ソース電極22から流される電子は、2次元電子ガス層31を介して、ドレイン電極23に到達する。つまり、2次元電子ガス層31を介して、ソース電極22とドレイン電極23との間を電流が流れる。
Electrons flowing from the
2次元電子ガス層31を流れる電流は、ゲート電極21に印加する電圧に基づいて、制御される。具体的に述べると、図2Aに示すように、ゲート電極21に負の電圧を印加し、空乏層32の深さを2次元電子ガス層31に到達するように制御することで、ソース電極22とドレイン電極23との間の電流経路としての2次元電子ガス層31を遮断する。これにより、2次元電子ガス層31を電流が流れず、ヘテロ接合電界効果トランジスタ1をオフ状態とできる。一方、図2Bに示すように、ゲート電極21に印加する電圧を正の電圧に近づけて、空乏層32を縮小することで、電流経路としての2次元電子ガス層31を開通する。これにより、2次元電子ガス層31を電流が流れて、ヘテロ接合電界効果トランジスタ1をオン状態とできる。
The current flowing through the two-dimensional
チャネル層14は、チャネル層14の下面から上面に向かって、Alの組成比が段階的に又は連続的に増加している層であり、チャネル層14の下面側がGaNまたはAlxGa1−xN(0<x<1)であり、チャネル層14の上面側が下面側のAlの組成比xよりも大きなAlの組成比yを有するAlyGa1−yN(0<y<1)である。言い換えると、チャネル層14の組成は、チャネル層14の下面から上面に向かって、格子定数が小さくなるように構成されている。また、チャネル層14の下面から上面に向かって、バンドギャップエネルギーが大きくなるようにも構成されている。なお、ここで、上面とはバリア層15と接する側の面であり、下面とはその反対側の面である。
The
例えば、チャネル層14は、Alの組成比が、チャネル層14の下面から上面に向かって、低い方から高い方へ連続的に変化するように、構成することができる。下面はAlの組成比が0であってもよい。具体的に述べると、チャネル層14は、チャネル層14の下面側がGaNであり、チャネル層の下面から上面に向かって、Alの組成比が0から連続的に増加しているように、構成することができる。
For example, the
また、チャネル層14は、Alの組成比が、チャネル層14の下面から上面に向かって、低い方から高い方へ段階的に変化するように、構成することができる。つまり、AlxGa1−xN(0<x<1)からなる第1層と、第1層上に設けられ、第1層のAlの組成比xよりも大きなAlの組成比yを有するAlyGa1−yN(0<y<1)からなる第2層と、を少なくとも有するように、構成することができる。
Further, the
具体的に述べると、チャネル層14は、下面から上面に向かって、GaN層とAlGaN層との2層構造であってもよい。または、チャネル層14は、下面から上面に向かって、Alの組成比の低いAlGaN層と、Alの組成比の高いAlGaN層との2層構造であってもよい。
Specifically, the
または、チャネル層14は、下面から上面に向かって、3層以上のAlGaN層であってもよく、この場合、3層以上のAlGaN層は、Alの組成比が、チャネル層14の下面から上面に向かって、低い方から高い方へ変化する。または、チャネル層14は、下面から上面に向かって、GaN層と、2層以上のAlGaN層とであってもよく、この場合、2層以上のAlGaN層は、Alの組成比が、チャネル層14の下面から上面に向かって、低い方から高い方へ変化する。
Alternatively, the
本発明の実施形態に係るトランジスタ1では、2次元電子ガス層31が形成されるチャネル層14の上面側の組成がAlGaNである。AlGaNは、GaNと比べて、バンドギャップエネルギーが大きいため、2次元電子ガス層が形成されるチャネル層をGaNで構成する場合よりも、チャネル層14の絶縁破壊電界が高くなって、トランジスタ1の耐圧を向上できる。
In the
また、チャネル層14のAlの組成比は、チャネル層14の下面から上面に向かって、増大するように変化している。これにより、チャネル層14全体、特に2次元電子ガス層31が形成される上面に近い部分のAlGaN層を結晶性よく成長でき、この結果、シート抵抗を低減できる。
Further, the Al composition ratio of the
したがって、本発明の実施形態に係るトランジスタ1によれば、耐圧の向上とシート抵抗の低減とを両立できる。
Therefore, according to the
また、チャネル層14において、組成変化を緩やかにすることで、ソース電極とドレイン電極間に電流が流れ始めるときのゲート電極の電圧である閾値電圧が低下しにくくなる。これに対して、例えばGaN層上に直接にAlの組成比の高いAlGaN層を設けた2層構造とした場合には、AlGaN層との界面近傍のGaN層に、別の2次元電子ガス層が形成され、閾値電圧が低下するおそれがある。
In addition, in the
さらに、チャネル層14のAlの組成比は、チャネル層14の下面から上面に向かって、段階的または連続的に増大するように変化している。これにより、図3に示すように、チャネル層14に形成される2次元電子ガス層31からチャネル層14の下面側へ向かって、バンド幅W1が狭くなり価電子帯の上端が上がる。この結果、2次元電子ガス層31付近で発生したホールhが、矢印Aに示すようにチャネル層14の下面側へ向かって、2次元電子ガス層31から離れやすくなる。これにより、ホールhが電子を引き付けることによる生じる過電流破壊を、抑制することができると考えられる。図3では、バリア層15としてAlNを含むものとしている。
Further, the Al composition ratio of the
これに対して、チャネル層14をAlGaN層の単層とする場合、図3の二点鎖線に示すように、チャネル層14のバンド幅W2は、チャネル層14の下面側へ向かって、狭くならず、価電子帯の上端は上がらない。この結果、ホールhは2次元電子ガス層31から離れず、ホールhが電子を引き付けることにより、過電流破壊が生じる場合がある。
On the other hand, when the
以下、本実施の形態に係るヘテロ接合電界効果トランジスタの好ましい形態について説明する。 Hereinafter, preferred modes of the heterojunction field effect transistor according to the present embodiment will be described.
図1に示すように、ヘテロ接合電界効果トランジスタ1は、基板11と、基板11上に順に積層されるバッファ層12、GaN層13、チャネル層14およびバリア層15とを有する。
As shown in FIG. 1, the heterojunction
(基板11)
基板11は、サファイアから構成される。なお、基板11は、サファイア以外に、GaN、SiC(6H、4H、3Cを含む)、SiまたはAlNなどの材料から構成されるようにしてもよい。
(Substrate 11)
The
(バッファ層12)
バッファ層12は、例えば、AlGaNから構成される。なお、バッファ層12は、GaNまたはAlNなどの材料から構成されるようにしてもよい。
(Buffer layer 12)
The
(GaN層13)
GaN層13は、チャネル層14の下面に、配置されている。これにより、チャネル層14をさらに結晶性よく成長できる。GaN層13の厚みは、10nm以上とすることができ、例えば、100nmである。また、GaN層13の厚みは、10μm以下とすることができる。GaN層13を設ける場合には、GaN層13の下面に接してバッファ層12を設け、GaN層13の上面に接してチャネル層14を設けることが望ましい。なお、GaN層13を設けないようにしてもよい。
(GaN layer 13)
The
(チャネル層14)
チャネル層14は、Alの組成比が、チャネル層14の下面から上面に向かって、増大するように変化したAl組成傾斜層である。チャネル層14の厚みは、100nm以上であり、例えば、500nmである。
(Channel layer 14)
The
チャネル層14をAl組成傾斜層とすることで、シート抵抗を低くできる。例えば、同じ厚みのチャネル層において、Al0.1Ga0.9N層で構成したときは、2542cm2/VSであるが、GaNからAl0.1Ga0.9Nへ連続的に変化させることで、1775cm2/VSとなり、シート抵抗を低減させることができる。また、チャネル層をAl0.05Ga0.95Nのみで構成したときは、1330cm2/VSであるが、GaNからAl0.05Ga0.95Nへ連続的に変化させることで、1112cm2/VSとなる。
By making the
チャネル層14のAlの組成比の変化率は、好ましくは、チャネル層14の厚みが100nmあたり0.02以下である。チャネル層14のAlの組成比の変化率が急激であると閾値電圧が低下するが、チャネル層14の厚みが100nmあたり0.02以下であれば、閾値電圧が低下しにくい。
The rate of change in the Al composition ratio of the
例えば、チャネル層14の厚みを500nmとして下面側をGaNとし、上面側の組成を変化させたものについて閾値電圧を測定し、Alの組成比の変化率ごとにプロットしたグラフを図4に示す。図4に示す例では、Al組成比を連続的に変化させており、Alの組成比の変化率は、Alの組成比の変化量をチャネル層14の厚みで除算することにより求めた。同じAl組成比変化率の試料を複数作成しており、図4にはそれぞれの結果をプロットした。また、図4におけるAl組成比変化率が0とは、チャネル層をGaNのみで形成した場合である。
For example, FIG. 4 shows a graph in which the threshold voltage is measured for the
図4に示すように、Alの組成比の変化率が、チャネル層14の厚みが100nmあたり0.1であるときは、−3.3V程度であり、チャネル層をGaNのみで形成した場合の閾値電圧0V〜−0.5V程度よりも、大幅に低下している。Al組成比変化率が低くなることで閾値電圧が徐々に上昇し、0.02以下とすることで、チャネル層をGaNのみで形成した場合とほぼ同等の閾値電圧とすることができる。このように、変化率が低いほど、閾値電圧の低下が抑制される。また、チャネル層14は、チャネル層14の上面側のAlyGa1−yNのAlの組成比yを大きくすることで2次元電子ガス層31が生じる部分の耐圧を向上させることができるが、大きくしすぎると結晶性が悪化しやすい。チャネル層14の上面側のAlyGa1−yNのAlの組成比yは、0.05以上であることが好ましい。また、0.3以下とすることができ、さらには0.1以下とすることができる。
As shown in FIG. 4, the rate of change of the Al composition ratio is about −3.3 V when the thickness of the
また、閾値電圧の低下をより抑制するためには、チャネル層14に複数の2次元電子ガス層が生じにくいように、Alの組成比の変化を設定することが好ましい。具体的には、チャネル層14内に、チャネル層14の上端とバリア層15とのバンドギャップ差を越えるバンドギャップ差が存在しないことが好ましい。また、Alの組成比を連続的に変化させることが好ましい。ここで、段階的に変化とは、組成の異なる各層が分析による判別できる程度をいい、例えば厚み50nmごとに組成を変化させる。連続的に変化させる場合には、例えば、エピタキシャル成長時において原料ガスの流量比の切り替えを10nm以下ごとに行えばよい。図4に示したAl組成比変化率の測定においては、1nmごとに切り替えて作製した試料を用いた。なお、ゲート電極21から遠ざかる方向において、チャネル層14より遠くに別のチャネル層が存在しないことが好ましい。具体的には、チャネル層14からバッファ層12までの間に、チャネル層14の上端とバリア層15とのバンドギャップ差を越えるバンドギャップ差が存在しないことが好ましい。
In order to further suppress the decrease in threshold voltage, it is preferable to set the change in the Al composition ratio so that a plurality of two-dimensional electron gas layers are unlikely to be formed in the
(バリア層15)
バリア層15は、下から上に順に、AlN層16とAlGaN層17とを有する。2次元電子ガス層31は、バリア層15のAlN層16との界面近傍のチャネル層14に、形成される。なお、バリア層15は、AlN層16とAlGaN層17との少なくとも一方から構成されていてもよい。AlN層16を設ける場合には、2nm以下とすることが好ましく、このときにはAlN層16の上にAlGaN層17を設けて、バリア層15全体として5nm以上の厚みとすることが好ましい。また、バリア層15は、AlN層16およびAlGaN層17に限定されず、チャネル層14の上面側のバンドギャップよりも大きいバンドギャップを有する窒化物半導体から構成されていればよい。また、バリア層15がAlN層16とAlGaN層17を有する場合に、AlGaN層17のAlの組成比は、チャネル層14の上面側のAlの組成比よりも大きいことが好ましい。
(Barrier layer 15)
The
(ゲート電極21)
ゲート電極21は、例えば、NiおよびAuから構成される。本実施形態では、ゲート電極21は、p型GaN層18を介して、バリア層15のAlGaN層17上に設けられる。このように、バリア層15とゲート電極21との間にp型GaN層18などのp層を設けることで、閾値電圧を上昇させることができる。p型GaN層18は省略することもできる。
(Gate electrode 21)
The
(ソース電極22)
ソース電極22は、例えば、TiおよびAlから構成される。本実施形態では、ソース電極22は、チャネル層14の第1側面(図中の左側面)の一部と、バリア層15の第1側面(図中の左側面)とに設けられる。つまり、ソース電極22は、チャネル層14の側面に延在しており、ソース電極22は、2次元電子ガス層31に接触している。ソース電極22は、チャネル層14の下面の近傍に到達する位置まで、延在している。
(Source electrode 22)
The
ここで、前述したように、図3に示すように、2次元電子ガス層31付近で発生したホールhは、チャネル層14の下面側へ向かって、2次元電子ガス層31から離れやすくなる。このとき、ソース電極22が、チャネル層14の側面に延在しているので、2次元電子ガス層31から離れたホールhを、ソース電極22から排出することができる。この結果、過電流破壊を、一層抑制することができると考えられる。特に、ソース電極22は、チャネル層14の下面の近傍に到達する位置まで、延在しているので、チャネル層14の下面の近傍にまで離れたホールhを、ソース電極22から確実に排出することができる。ソース電極22の下端はGaN層13まで到達していてもよい。
Here, as described above, as shown in FIG. 3, the holes h generated in the vicinity of the two-dimensional
また、ソース電極22は、2次元電子ガス層31に接触しているので、接触抵抗を小さくできる。
Moreover, since the
(ドレイン電極23)
ドレイン電極23は、例えば、TiおよびAlから構成される。本実施形態では、ドレイン電極23は、チャネル層14の第2側面(図中の右側面)の一部と、バリア層15の第2側面(図中の右側面)とに設けられる。つまり、ドレイン電極23は、チャネル層14の側面に延在しており、ドレイン電極23は、2次元電子ガス層31に接触している。ドレイン電極23は、ソース電極22と同じ深さまで延在していてよい。各電極の深さが同じであれば同一の工程で形成することができる。ドレイン電極23は、2次元電子ガス層31に接触しているので、接触抵抗を小さくできる。
(Drain electrode 23)
The
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。 The present invention is not limited to the above-described embodiment, and the design can be changed without departing from the gist of the present invention.
前記実施形態では、ソース電極およびドレイン電極は、チャネル層の側面に延在していたが、ソース電極およびドレイン電極を、バリア層の上面のみに配置するようにしてもよい。また、ソース電極およびドレイン電極の少なくとも一方を、チャネル層の側面に延在するようにしてもよい。 In the above embodiment, the source electrode and the drain electrode extend on the side surface of the channel layer. However, the source electrode and the drain electrode may be arranged only on the upper surface of the barrier layer. Further, at least one of the source electrode and the drain electrode may extend to the side surface of the channel layer.
前記実施形態では、基板を設けたが、基板を省略するようにしてもよい。また、前記実施形態では、ソース電極およびドレイン電極を、半導体積層体の同一面側に設けたが、ソース電極を半導体積層体の第1面側に設け、ドレイン電極を半導体積層体の第1面と反対側の第2面側に設けた縦型のヘテロ接合電界効果トランジスタとしてもよい。 Although the substrate is provided in the embodiment, the substrate may be omitted. In the embodiment, the source electrode and the drain electrode are provided on the same surface side of the semiconductor stacked body. However, the source electrode is provided on the first surface side of the semiconductor stacked body, and the drain electrode is provided on the first surface of the semiconductor stacked body. A vertical heterojunction field effect transistor may be provided on the second surface side opposite to the first side.
1 ヘテロ接合電界効果トランジスタ
11 基板
12 バッファ層
13 GaN層
14 チャネル層
15 バリア層
16 AlN層
17 AlGaN層
18 p型GaN層
21 ゲート電極
22 ソース電極
23 ドレイン電極
31 2次元電子ガス層
32 空乏層
DESCRIPTION OF
Claims (7)
前記チャネル層の上面に設けられ、前記チャネル層のバンドギャップよりも大きいバンドギャップを有する窒化物半導体から構成されるバリア層と、
前記バリア層の上に設けられたゲート電極と、
ソース電極およびドレイン電極と
を備え、
前記チャネル層は、前記チャネル層の下面側がGaNまたはAlxGa1−xN(0<x<1)であり、前記チャネル層の上面側が前記下面側のAlの組成比xよりも大きなAlの組成比yを有するAlyGa1−yN(0<y<1)であって、前記チャネル層の下面から上面に向かって、Alの組成比が段階的に又は連続的に増加している層であり、
前記チャネル層のAlの組成比が前記チャネル層の下面から上面に向かって変化する変化率は、前記チャネル層の厚みが100nmあたり0.02以下であることを特徴とするヘテロ接合電界効果トランジスタ。 A channel layer composed of a nitride semiconductor;
A barrier layer formed on a top surface of the channel layer and made of a nitride semiconductor having a band gap larger than the band gap of the channel layer;
A gate electrode provided on the barrier layer;
A source electrode and a drain electrode,
In the channel layer, the lower surface side of the channel layer is GaN or AlxGa1-xN (0 <x <1), and the upper surface side of the channel layer has an Al composition ratio y larger than the Al composition ratio x of the lower surface side. a has AlyGa1-yN (0 <y < 1), toward the upper surface from the lower surface of the channel layer, Ri layer der the composition ratio of Al is increased stepwise or continuously,
Rate of change in composition ratio of Al of the channel layer changes toward the upper surface from the lower surface of the channel layer, heterojunction field effect transistor having a thickness of the channel layer has a 0.02 or less der Rukoto per 100nm .
AlxGa1−xN(0<x<1)からなる第1層と、
前記第1層上に設けられ、前記第1層のAlの組成比xよりも大きなAlの組成比yを有するAlyGa1−yN(0<y<1)からなる第2層とを少なくとも有する請求項1又は2に記載のヘテロ接合電界効果トランジスタ。 The channel layer is
A first layer made of AlxGa1-xN (0 <x <1);
And a second layer made of AlyGa1-yN (0 <y <1) having an Al composition ratio y larger than the Al composition ratio x of the first layer. 3. The heterojunction field effect transistor according to 1 or 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014131443A JP6287629B2 (en) | 2014-06-26 | 2014-06-26 | Heterojunction field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014131443A JP6287629B2 (en) | 2014-06-26 | 2014-06-26 | Heterojunction field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016009831A JP2016009831A (en) | 2016-01-18 |
JP6287629B2 true JP6287629B2 (en) | 2018-03-07 |
Family
ID=55227182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014131443A Active JP6287629B2 (en) | 2014-06-26 | 2014-06-26 | Heterojunction field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6287629B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113430336B (en) * | 2021-06-18 | 2022-11-18 | 首钢集团有限公司 | By using CO 2 Operating method for RH high-efficiency refining |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6903604B2 (en) * | 2018-05-14 | 2021-07-14 | 株式会社東芝 | Semiconductor device |
WO2021186546A1 (en) * | 2020-03-17 | 2021-09-23 | 日本電信電話株式会社 | Semiconductor device, and manufacturing method therefor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326232A (en) * | 2000-05-12 | 2001-11-22 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
JP2008243881A (en) * | 2007-03-26 | 2008-10-09 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
JP5788296B2 (en) * | 2011-02-22 | 2015-09-30 | コバレントマテリアル株式会社 | Nitride semiconductor substrate and manufacturing method thereof |
JP6017125B2 (en) * | 2011-09-16 | 2016-10-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6119215B2 (en) * | 2012-12-03 | 2017-04-26 | 日亜化学工業株式会社 | Field effect transistor |
-
2014
- 2014-06-26 JP JP2014131443A patent/JP6287629B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113430336B (en) * | 2021-06-18 | 2022-11-18 | 首钢集团有限公司 | By using CO 2 Operating method for RH high-efficiency refining |
Also Published As
Publication number | Publication date |
---|---|
JP2016009831A (en) | 2016-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6214978B2 (en) | Semiconductor device | |
US9490324B2 (en) | N-polar III-nitride transistors | |
JP4761319B2 (en) | Nitride semiconductor device and power conversion device including the same | |
JP6189235B2 (en) | Semiconductor device | |
JP5564842B2 (en) | Semiconductor device | |
JP6170007B2 (en) | Switching element | |
KR102121097B1 (en) | Semiconductor substrate and semiconductor element | |
JP2008258419A (en) | Nitride semiconductor device | |
JP6555542B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
US20160268408A1 (en) | Semiconductor device | |
JP5779284B2 (en) | Switching element | |
JP6119215B2 (en) | Field effect transistor | |
JPWO2015004853A1 (en) | Semiconductor device | |
JP2008130655A (en) | Semiconductor element | |
US20150263155A1 (en) | Semiconductor device | |
JP6225584B2 (en) | Semiconductor device evaluation method, semiconductor device and manufacturing method thereof | |
JP2008016588A (en) | GaN-BASED SEMICONDUCTOR ELEMENT | |
WO2015008532A1 (en) | Field-effect transistor | |
JP6287629B2 (en) | Heterojunction field effect transistor | |
JP2009278028A (en) | Semiconductor device | |
JP2015156454A (en) | field effect transistor | |
CN111527592A (en) | Nitride semiconductor device | |
JP7361723B2 (en) | nitride semiconductor device | |
US20170069747A1 (en) | Semiconductor device | |
US20200091330A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6287629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |