JP6271227B2 - Balance correction device and power storage device - Google Patents

Balance correction device and power storage device Download PDF

Info

Publication number
JP6271227B2
JP6271227B2 JP2013238230A JP2013238230A JP6271227B2 JP 6271227 B2 JP6271227 B2 JP 6271227B2 JP 2013238230 A JP2013238230 A JP 2013238230A JP 2013238230 A JP2013238230 A JP 2013238230A JP 6271227 B2 JP6271227 B2 JP 6271227B2
Authority
JP
Japan
Prior art keywords
voltage
power storage
balance correction
period
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013238230A
Other languages
Japanese (ja)
Other versions
JP2015100176A (en
Inventor
健志 ▲浜▼田
健志 ▲浜▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2013238230A priority Critical patent/JP6271227B2/en
Publication of JP2015100176A publication Critical patent/JP2015100176A/en
Application granted granted Critical
Publication of JP6271227B2 publication Critical patent/JP6271227B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Secondary Cells (AREA)
  • Battery Mounting, Suspending (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Description

この発明は、直列接続された複数の蓄電セルからなる集合電池において、蓄電セル間又は直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置及び蓄電装置に関する。   The present invention relates to a balance correction device and a power storage device for equalizing voltages between power storage cells or between power storage modules composed of a plurality of power storage cells connected in series in an assembled battery composed of a plurality of power storage cells connected in series.

複数の蓄電セルが直列接続されてなる集合電池にあっては、放電能力の低下や寿命の短縮化を防ぐために蓄電セル間の電圧(起電力)のばらつきを抑える必要がある。とくに電気自動車等に用いられる蓄電装置のように、多数の蓄電セルからなる集合電池については蓄電セル間の電圧のばらつきを厳密に抑えることが求められる。   In an assembled battery in which a plurality of power storage cells are connected in series, it is necessary to suppress variations in voltage (electromotive force) between the power storage cells in order to prevent a reduction in discharge capacity and a reduction in life. In particular, as in a power storage device used in an electric vehicle or the like, an assembled battery composed of a large number of power storage cells is required to strictly suppress voltage variation between the power storage cells.

蓄電セル間の電圧を均等化させる仕組みとして、例えば、特許文献1には、直列接続された二次電池B1,B2の接続点にインダクタLの一端を接続しておき、スイッチング素子S1,S2を交互にオンオフすることにより、インダクタLの他端を電池B1の他端に接続して形成される第1閉回路に電流を流す第1モードと、インダクタLの他端を電池B2の他端に接続して形成される第2閉回路に電流を流す第2モードとを短時間ずつ交互に繰り返すスイッチング動作を適当な期間、実行して二次電池B1,B2の電圧を均等化する、いわゆるコンバータ方式のバランス補正方法について開示されている。   As a mechanism for equalizing the voltage between the storage cells, for example, in Patent Document 1, one end of an inductor L is connected to a connection point of secondary batteries B1 and B2 connected in series, and switching elements S1 and S2 are connected. By alternately turning on and off, the first mode in which current flows through a first closed circuit formed by connecting the other end of the inductor L to the other end of the battery B1, and the other end of the inductor L to the other end of the battery B2. A so-called converter that equalizes the voltages of the secondary batteries B1 and B2 by executing a switching operation for alternately repeating a second mode in which a current is passed through a second closed circuit formed by connection for a short period of time. A method of balance correction is disclosed.

ここで上記特許文献1に記載のバランス補正回路では、二次電池B1,B2がバランス状態あるか否かに拘わらずインダクタLの充放電が行われており、スイッチング動作が常に行われている。このため、インダクタLやスイッチング素子S1,S2に寄生する抵抗等のインピーダンス成分による無駄な電力損失が多いという課題がある。   Here, in the balance correction circuit described in Patent Document 1, the inductor L is charged and discharged regardless of whether or not the secondary batteries B1 and B2 are in a balanced state, and the switching operation is always performed. For this reason, there exists a subject that there are many useless power losses by impedance components, such as resistance parasitic to inductor L and switching element S1, S2.

そこでこの電力損失を低減すべく、例えば、特許文献2には、2つの蓄電セル間の電圧差Vxが縮小した場合に両スイッチング素子S1,S2を共にオフにさせる休止期間tdを置くようにすることが記載されている。   Therefore, in order to reduce this power loss, for example, Patent Document 2 includes a rest period td in which both switching elements S1 and S2 are turned off when the voltage difference Vx between the two storage cells is reduced. It is described.

特開2001−185229号公報JP 2001-185229 A 特開2008−017605号公報JP 2008-017655 A

図7にコンバータ方式のバランス補正回路7の一例を示している。同図に示すように、このバランス補正回路7は、インダクタL、2つのスイッチング素子S1,S2、及び制御回路20を備えている。   FIG. 7 shows an example of a converter type balance correction circuit 7. As shown in the figure, the balance correction circuit 7 includes an inductor L, two switching elements S 1 and S 2, and a control circuit 20.

同図において、インダクタLは、その一端が、直列接続順で前後する第1の蓄電セルB1と第2の蓄電セルB2の中間接続点Nに接続されている。第1のスイッチング素子S1は、上記インダクタLの他端と2つの蓄電セルB1,B2の一方の直列接続端との間に介在して開閉回路を形成する。   In the figure, one end of the inductor L is connected to an intermediate connection point N between the first power storage cell B1 and the second power storage cell B2 that move back and forth in the order of series connection. The first switching element S1 is interposed between the other end of the inductor L and one series connection end of the two storage cells B1 and B2 to form a switching circuit.

同様に、第2のスイッチング素子S2は、上記インダクタLの他端と2つの蓄電セルB1,B2の他方の直列接続端との間に介在して開閉回路を形成する。制御回路20は方形波のパルス信号φ1,φ2を発生してスイッチング素子S1,S2を相補的にオンオフさせる。   Similarly, the second switching element S2 is interposed between the other end of the inductor L and the other series connection end of the two storage cells B1 and B2 to form a switching circuit. The control circuit 20 generates square wave pulse signals φ1 and φ2 to turn on and off the switching elements S1 and S2 in a complementary manner.

図8にスイッチング素子S1,S2のオンオフの状態とインダクタLを流れる電流(以下、インダクタ電流iLと称する)との関係を示している。   FIG. 8 shows the relationship between the on / off states of the switching elements S1 and S2 and the current flowing through the inductor L (hereinafter referred to as inductor current iL).

図8(a)は、制御回路20が、スイッチング素子S1,S2のオンオフ制御を行っている期間に生成する、制御信号φ1,φ2の波形である。上記期間中、制御回路20は、例えば、同図に示すような同一周期で相補的にオンオフされる方形波からなる制御信号φ1,φ2を生成する。   FIG. 8A shows the waveforms of the control signals φ1 and φ2 generated by the control circuit 20 during the period when the on / off control of the switching elements S1 and S2 is performed. During the period, the control circuit 20 generates, for example, control signals φ1 and φ2 composed of square waves that are complementarily turned on and off at the same period as shown in FIG.

図8(b)〜(d)は、スイッチング素子S1,S2のオンオフ制御を行っている期間においてインダクタLを流れる電流iLの波形である。このうち図8(b)は、蓄電セルB1の電圧E1が蓄電セルB2の電圧E2よりも高い場合にインダクタLを流れる電流iLの波形であり、図8(c)は、蓄電セルB1の電圧E1が蓄電セルB2の電圧E2よりも低い場合にインダクタLを流れる電流iLの波形であり、図8(d)は、蓄電セルB1の電圧E1と蓄電セルB2の電圧E2とが均等である(略等しい)場合にインダクタLを流れる電流iLの波形である。   8B to 8D are waveforms of the current iL flowing through the inductor L during the period when the on / off control of the switching elements S1 and S2 is performed. Of these, FIG. 8B shows the waveform of the current iL flowing through the inductor L when the voltage E1 of the storage cell B1 is higher than the voltage E2 of the storage cell B2, and FIG. 8C shows the voltage of the storage cell B1. FIG. 8D shows the waveform of the current iL flowing through the inductor L when E1 is lower than the voltage E2 of the storage cell B2, and FIG. 8D shows that the voltage E1 of the storage cell B1 and the voltage E2 of the storage cell B2 are equal ( This is a waveform of the current iL flowing through the inductor L in the case of substantially equal).

図8(b)に示すように、蓄電セルB1の電圧が蓄電セルB2の電圧よりも高い場合(B1>B2)、スイッチング素子S1がオンでスイッチング素子S2がオフの期間中は、主に蓄電セルB1の正極→スイッチング素子S1→インダクタL→中間接続点N→蓄電セルB1の負極の経路(以下、これを第1経路と称する。)で電流iLが流れる。つまりこの期間中は主に図7に示す実線矢印の方向に電流iLが流れてインダクタLにエネルギーが蓄積される。   As shown in FIG. 8B, when the voltage of the storage cell B1 is higher than the voltage of the storage cell B2 (B1> B2), during the period when the switching element S1 is on and the switching element S2 is off, The current iL flows through a positive path of the cell B1, a switching element S1, an inductor L, an intermediate connection point N, and a negative path of the storage cell B1 (hereinafter referred to as a first path). That is, during this period, current iL flows mainly in the direction of the solid line arrow shown in FIG.

その後、スイッチング素子S1がオフしてスイッチング素子S2がオンすると、インダクタLに蓄積されていたエネルギーが、インダクタL→蓄電セルB2の正極→蓄電セルB2の負極→スイッチング素子S2→インダクタLの経路で放出され、これにより蓄電セルB2が充電される。   Thereafter, when the switching element S1 is turned off and the switching element S2 is turned on, the energy stored in the inductor L passes through the path of the inductor L → the positive electrode of the storage cell B2 → the negative electrode of the storage cell B2 → the switching element S2 → the inductor L. The battery cell B2 is charged by this.

図8(c)に示すように、蓄電セルB1の電圧が蓄電セルB2の電圧よりも低い場合(B1<B2)、スイッチング素子S1がオフでスイッチング素子S2がオンの期間中は、主に蓄電セルB2の正極→インダクタL→スイッチング素子S2→蓄電セルB2の負極の経路(以下、これを第2経路と称する。)で電流iLが流れる。つまりこの期間中は主に図7に示す破線矢印の方向に電流iLが流れてインダクタLにエネルギーが蓄積される。   As shown in FIG. 8C, when the voltage of the power storage cell B1 is lower than the voltage of the power storage cell B2 (B1 <B2), the power storage is mainly performed while the switching element S1 is off and the switching element S2 is on. A current iL flows through a path (hereinafter, referred to as a second path) of the positive electrode of the cell B2, the inductor L, the switching element S2, and the negative electrode of the storage cell B2. That is, during this period, current iL flows mainly in the direction of the broken line arrow shown in FIG.

その後、スイッチング素子S2がオフしてスイッチング素子S1がオンすると、インダクタLに蓄積されていたエネルギーが、インダクタL→スイッチング素子S1→蓄電セルB1の正極→蓄電セルB1の負極→インダクタLの経路で放出され、これにより蓄電セルB1が充電される。   Thereafter, when the switching element S2 is turned off and the switching element S1 is turned on, the energy stored in the inductor L passes through the path of the inductor L → the switching element S1 → the positive electrode of the storage cell B1 → the negative electrode of the storage cell B1 → the inductor L. The battery cell B1 is charged by this.

図8(d)に示すように、蓄電セルB1の電圧と蓄電セルB2の電圧とが均等である場合(B1=B2)、スイッチング素子S1,S2のオンオフ制御に伴って蓄電セルB1,B2間で授受されるエネルギーの収支はバランスしており、蓄電セルB1,B2間の電圧は均等に保たれる。   As shown in FIG. 8D, when the voltage of the storage cell B1 and the voltage of the storage cell B2 are equal (B1 = B2), the storage cells B1 and B2 are connected with the on / off control of the switching elements S1 and S2. The balance of energy exchanged in (1) and (2) is balanced, and the voltage between the storage cells B1 and B2 is kept uniform.

このように、蓄電セルB1,B2間の電圧差が存在する場合、第1経路及び第2経路に交互に電流iLが流れることにより、蓄電セルB1と蓄電セルB2との間でエネルギーの授受が行われ、その結果両者の電圧が均等化されてセルバランスが確保される。   As described above, when there is a voltage difference between the storage cells B1 and B2, the current iL alternately flows through the first path and the second path, thereby transferring energy between the storage cell B1 and the storage cell B2. As a result, both voltages are equalized to ensure cell balance.

上記のバランス補正回路7においては、蓄電セルB1,B2の電圧差がいずれの場合であってもインダクタiLが双方向に流れてインダクタLは常に充放電を繰り返している。そのため、スイッチング素子S1,S2や配線の抵抗により電力が無駄に消費されている。さらに、2つのスイッチング素子S1,S2は、これらをオンオフさせるのに所定の駆動電力を必要とするので、スイッチング素子S1,S2は不必要に動作させないようにすることが消費電力低減の観点から望ましい。   In the balance correction circuit 7 described above, the inductor iL flows in both directions regardless of the voltage difference between the storage cells B1 and B2, and the inductor L always repeats charging and discharging. Therefore, power is wasted due to the switching elements S1 and S2 and the resistance of the wiring. Furthermore, since the two switching elements S1 and S2 require a predetermined driving power to turn them on and off, it is desirable from the viewpoint of reducing power consumption that the switching elements S1 and S2 should not be operated unnecessarily. .

本発明は、このような背景に鑑みてなされたもので、電力消費を抑えつつ、蓄電セル間の電圧を効率よく均等化させることが可能な、バランス補正装置及び蓄電装置を提供することを目的としている。   The present invention has been made in view of such a background, and an object of the present invention is to provide a balance correction device and a power storage device that can efficiently equalize voltages between power storage cells while suppressing power consumption. It is said.

上記目的を達成するための本発明のうちの一つは、直列接続された複数の蓄電セルからなる集合電池における、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、直列接続された第1の前記蓄電モジュールと第2の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、前記第1の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第1のスイッチング素子と、前記第2の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第2のスイッチング素子と、前記第1の蓄電モジュールの電圧VB1と前記第2の蓄電モジュールの電圧VB2との差である電圧差Vx=VB1−VB2を検出する電圧差検出部と、前記第1のスイッチング素子又は前記第2のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、を有するバランス補正ユニットを備え、前記スイッチング制御部は、前記第1の蓄電モジュールの電圧VB1が前記第2の蓄電モジュールの電圧VB2よりも高いとき(Vx>0)は前記第1のスイッチング素子のみをオンオフ制御し、前記第1の蓄電モジュールの電圧VB1が前記第2の蓄電モジュールの電圧VB2よりも低いとき(Vx<0)は前記第2のスイッチング素子のみをオンオフ制御することとする。   In order to achieve the above object, one of the present inventions is an aggregate battery composed of a plurality of power storage cells connected in series, between power storage cells or between power storage modules composed of a plurality of power storage cells connected in series. A balance correction device for equalizing voltage, the inductor having one end connected to a connection point between the first power storage module and the second power storage module connected in series, and the first power storage module A first switching element connected in series with the inductor between the positive and negative terminals of the second storage element; a second switching element connected in series with the inductor between the positive and negative terminals of the second power storage module; and the first Voltage difference detection for detecting a voltage difference Vx = VB1-VB2 which is a difference between the voltage VB1 of the power storage module and the voltage VB2 of the second power storage module And controlling on / off control of the first switching element or the second switching element to control the supply of current to each of the power storage modules, thereby transferring power between the power storage modules via the inductor. A balance correction unit having a switching control unit that generates and equalizes the voltage between the power storage modules, and the switching control unit has a voltage VB1 of the first power storage module of the second power storage module. When the voltage is higher than the voltage VB2 (Vx> 0), only the first switching element is turned on / off, and when the voltage VB1 of the first power storage module is lower than the voltage VB2 of the second power storage module (Vx < In (0), only the second switching element is on / off controlled.

本発明の他の一つは、上記バランス補正装置であって、前記第1の蓄電モジュールの電圧に対して逆方向となるように第1の一方向性素子D1が接続され、前記第2の蓄電モジュールの電圧に対して逆方向となるように第2の一方向性素子D2が接続されていることとする。   Another aspect of the present invention is the balance correction device, wherein the first unidirectional element D1 is connected so as to be in a reverse direction with respect to the voltage of the first power storage module, and the second It is assumed that the second unidirectional element D2 is connected so as to be in the reverse direction with respect to the voltage of the power storage module.

本発明の他の一つは、上記バランス補正装置であって、前記第1の一方向性素子D1は、前記第1のスイッチング素子の寄生ダイオードであり、前記第2の一方向性素子D2は、前記第2のスイッチング素子の寄生ダイオードであることとする。   Another aspect of the present invention is the balance correction apparatus, wherein the first unidirectional element D1 is a parasitic diode of the first switching element, and the second unidirectional element D2 is And a parasitic diode of the second switching element.

本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Vxの絶対値が予め設定された閾値Vt1(>0)を超えているとき、前記第1及び前記第2のスイッチング素子の双方を相補的にオンオフ制御することとする。   Another aspect of the present invention is the balance correction apparatus, wherein the switching control unit is configured such that when the absolute value of the voltage difference Vx exceeds a preset threshold value Vt1 (> 0), In addition, both the second switching element and the second switching element are complementarily controlled on and off.

本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Vxが予め設定された閾値Vt2(>0)を超えているとき、前記第1のスイッチング素子のみを周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御し、前記電圧差Vxが−Vt2未満であるとき、前記第2のスイッチング素子のみを周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御することとする。   Another aspect of the present invention is the balance correction device, wherein the switching control unit is configured to switch the first switching element when the voltage difference Vx exceeds a preset threshold value Vt2 (> 0). Only in cycle T1 (= on period tw1 + off period td1), and when the voltage difference Vx is less than −Vt2, only the second switching element is cycled in T1 (= on period tw1 + off period td1). On / off control is performed.

本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差VxがVt2以下かつ予め設定された閾値Vt3(Vt2>Vt3>0)を超えているとき、前記第1のスイッチング素子のみを周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御し、前記電圧差Vxが−Vt3未満かつ−Vt2以上であるとき、前記第2のスイッチング素子のみを周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御することとする。   Another aspect of the present invention is the balance correction apparatus, wherein the switching control unit is configured such that the voltage difference Vx is equal to or less than Vt2 and exceeds a preset threshold value Vt3 (Vt2> Vt3> 0). Only the first switching element is turned on / off in a cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)), and the voltage difference Vx is less than −Vt3 and greater than or equal to −Vt2. In some cases, only the second switching element is controlled to be turned on / off in a cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)).

本発明の他の一つは、上記バランス補正装置であって、前記周期T2は前記周期T1のn倍(nは2以上の自然数)であることとする。   Another aspect of the present invention is the balance correction apparatus, wherein the period T2 is n times the period T1 (n is a natural number of 2 or more).

本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Vxが予め設定された閾値Vt1(>Vt2)を超えているときは、前記第1のスイッチング素子のみを周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御し、前記電圧差Vxが−Vt1(<−Vt2)未満であるときは、前記第2のスイッチング素子のみを周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御することとする。   Another aspect of the present invention is the balance correction apparatus, wherein the switching control unit is configured to perform the first switching when the voltage difference Vx exceeds a preset threshold value Vt1 (> Vt2). Only the element is controlled to be turned on / off in a cycle T1 (= on period tw1 + off period td1), and when the voltage difference Vx is less than −Vt1 (<−Vt2), only the second switching element is cycled T1 (= on The on / off control is performed in the period tw1 + off period td1).

本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Vxの絶対値が予め設定された閾値Vt3(>0)未満であるとき、前記第1及び前記第2のスイッチング素子のオンオフ制御を停止することとする。   Another aspect of the present invention is the balance correction apparatus, wherein the switching control unit is configured such that when the absolute value of the voltage difference Vx is less than a preset threshold value Vt3 (> 0), The on / off control of the second switching element is stopped.

本発明の他の一つは、上記バランス補正装置であって、前記第1の蓄電モジュールと前記第2の蓄電モジュールの直列電圧を分圧する分圧回路を備え、前記電圧差検出部は、前記分圧回路により前記直列電圧を等分割して得られる電圧と、前記第1の蓄電モジュールと前記第2の蓄電モジュールの直列接続点の電圧との差に基づき、前記電圧差Vxを検出することとする。   Another aspect of the present invention is the balance correction apparatus, comprising a voltage dividing circuit that divides a series voltage of the first power storage module and the second power storage module, wherein the voltage difference detection unit includes the voltage difference detection unit, Detecting the voltage difference Vx based on a difference between a voltage obtained by equally dividing the series voltage by a voltage dividing circuit and a voltage at a series connection point of the first power storage module and the second power storage module. And

本発明の他の一つは、上記バランス補正装置であって、複数の前記バランス補正ユニットを備え、一の前記バランス補正ユニットの前記第1の蓄電モジュールが、他の一の前記バランス補正ユニットの前記第2の蓄電モジュールと同一の前記蓄電モジュールとなるように結線されていることとする。   Another aspect of the present invention is the balance correction apparatus, comprising a plurality of the balance correction units, wherein the first power storage module of one of the balance correction units is the one of the other balance correction unit. It is connected so that it may become the said electrical storage module same as a said 2nd electrical storage module.

本発明の他の一つは、蓄電装置であって、前記複数の蓄電セルと上記バランス補正装置を備えることとする。   Another aspect of the present invention is a power storage device including the plurality of power storage cells and the balance correction device.

その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。   In addition, the subject which this application discloses, and its solution method are clarified by the column of the form for inventing, and drawing.

本発明によれば、電力消費を抑えつつ、蓄電セル間の電圧を効率よく均等化させることができる。   ADVANTAGE OF THE INVENTION According to this invention, the voltage between electrical storage cells can be equalized efficiently, suppressing power consumption.

バランス補正回路1の構成を示す図である。2 is a diagram illustrating a configuration of a balance correction circuit 1. FIG. 第1実施例のバランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。It is a waveform of the ON / OFF state of the switching elements S1 and S2 and the inductor current iL of the balance correction circuit 1 of the first embodiment. 第1実施例のバランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。It is a waveform of the ON / OFF state of the switching elements S1 and S2 and the inductor current iL of the balance correction circuit 1 of the first embodiment. 第1実施例の変形例として示す、バランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。FIG. 6 shows waveforms of the on / off states of the switching elements S1 and S2 of the balance correction circuit 1 and the inductor current iL, which are shown as modifications of the first embodiment. 第2実施例のバランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。It is a waveform of the ON / OFF state of the switching elements S1 and S2 and the inductor current iL of the balance correction circuit 1 of the second embodiment. 第2実施例のバランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。It is a waveform of the ON / OFF state of the switching elements S1 and S2 and the inductor current iL of the balance correction circuit 1 of the second embodiment. 第2実施例のバランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。It is a waveform of the ON / OFF state of the switching elements S1 and S2 and the inductor current iL of the balance correction circuit 1 of the second embodiment. 第2実施例の変形例として示す、スイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。It is a waveform of the on-off state of the switching elements S1 and S2 and the inductor current iL shown as a modification of the second embodiment. 3つ以上の蓄電セルの電圧の均等化に対応したバランス補正回路6の一例である。It is an example of the balance correction circuit 6 corresponding to the equalization of the voltage of three or more electrical storage cells. コンバータ方式のバランス補正回路7の一例である。It is an example of the balance correction circuit 7 of a converter system. スイッチング素子S,S2のオンオフの状態とインダクタ電流iLとの関係を示す図である。It is a figure which shows the relationship between the on-off state of switching element S, S2 and the inductor current iL.

以下、本発明の実施形態について説明する。尚、以下の説明において、同一又は類似の部分に同一の符号を付して重複する説明を省略することがある。また符号の添字部分を省略して同一の構成要素を総称することがある(例えば、制御回路10A,10B,10Cを制御回路10と総称する)。   Hereinafter, embodiments of the present invention will be described. In the following description, the same or similar parts may be denoted by the same reference numerals and redundant description may be omitted. Further, the same constituent elements may be collectively referred to by omitting the suffix part of the reference (for example, the control circuits 10A, 10B, and 10C are collectively referred to as the control circuit 10).

第1実施例First embodiment

[バランス補正回路の基本構成]
図1にコンバータ方式のバランス補正回路1(バランス補正装置)を示している。バランス補正回路1は、例えば、直列接続された複数の蓄電セルからなる集合電池を利用する蓄電装置(電気自動車、ハイブリッド自動車、電気二輪車、鉄道車両、昇降機、系統連携用蓄電装置、パーソナルコンピュータ、ノートブック型コンピュータ、携帯電話機、スマートフォン、PDA機器等)に適用される。蓄電セルは、例えば、リチウムイオン二次電池、リチウムイオンポリマー二次電池等であるが、電気二重層キャパシタ等の他の種類の蓄電素子であってもよい。
[Basic configuration of balance correction circuit]
FIG. 1 shows a converter type balance correction circuit 1 (balance correction apparatus). The balance correction circuit 1 includes, for example, a power storage device (an electric vehicle, a hybrid vehicle, an electric motorcycle, a railway vehicle, a lift, a power storage device for system linkage, a personal computer, a notebook computer) that uses an assembled battery composed of a plurality of power storage cells connected in series. (Book type computer, mobile phone, smartphone, PDA device, etc.). The power storage cell is, for example, a lithium ion secondary battery, a lithium ion polymer secondary battery, or the like, but may be another type of power storage element such as an electric double layer capacitor.

集合電池を構成している蓄電セル間で製造品質や劣化の度合いが異なる場合、蓄電セル間の電池特性(電池容量、放電電圧特性)に差が生じることがあり、この電池特性の差に起因して、充放電時等に蓄電セル間の電圧にばらつきが生じることがある。このばらつきの発生を防ぐべく、バランス補正回路1は、蓄電セル間の電圧もしくは直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化させる(セルバランスが確保される)ように動作する。   When manufacturing quality and the degree of deterioration differ between the storage cells that make up the assembled battery, battery characteristics (battery capacity, discharge voltage characteristics) may vary between storage cells. As a result, the voltage between the storage cells may vary during charging and discharging. In order to prevent this variation from occurring, the balance correction circuit 1 operates so as to equalize the voltage between the storage cells or between the storage modules composed of a plurality of storage cells connected in series (cell balance is ensured). To do.

同図に示すように、直列接続された蓄電セルB1,B2によって集合電池3が構成されている。集合電池3の正負端子31,32には、例えば、集合電池3に充電電流を供給する電流供給源(例えば、充電器、回生回路等)、集合電池3の起電力を利用して機能する負荷(例えば、モータ、電子回路、電気製品等)等が接続される。   As shown in the figure, an assembled battery 3 is constituted by power storage cells B1 and B2 connected in series. The positive and negative terminals 31 and 32 of the assembled battery 3 include, for example, a current supply source (for example, a charger, a regenerative circuit, etc.) that supplies a charging current to the assembled battery 3 and a load that functions using the electromotive force of the assembled battery 3. (For example, a motor, an electronic circuit, an electrical product, etc.) are connected.

蓄電セルB1の負極と蓄電セルB2の正極とを結ぶ線路(蓄電セルB1,B2の直列接続点Nmを含む線路)には、インダクタLの一端が接続している。インダクタLの他端と蓄電セルB1の正極とを結ぶ線路には、スイッチング素子S1が設けられている。インダクタLの他端と蓄電セルB2の負極とを結ぶ線路には、スイッチング素子S2が設けられている。   One end of the inductor L is connected to a line connecting the negative electrode of the storage cell B1 and the positive electrode of the storage cell B2 (a line including the series connection point Nm of the storage cells B1 and B2). A switching element S1 is provided on the line connecting the other end of the inductor L and the positive electrode of the storage cell B1. A switching element S2 is provided on a line connecting the other end of the inductor L and the negative electrode of the storage cell B2.

スイッチング素子S1,S2は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子S1,S2は、後述する制御信号生成回路12(スイッチング制御部)から入力される制御信号φ1,φ2によって、図示しないゲートドライバを介してオンオフ制御される。尚、スイッチング素子S1,S2はバイポーラトランジスタを用いて構成することも可能である。   The switching elements S1 and S2 are configured using MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors). The switching elements S1 and S2 are on / off controlled via a gate driver (not shown) by control signals φ1 and φ2 input from a control signal generation circuit 12 (switching control unit) described later. The switching elements S1 and S2 can also be configured using bipolar transistors.

スイッチング素子S1,S2には、夫々、一方向性素子D1,D2(ダイオード等)が並列に接続されている。一方向性素子D1は、蓄電セルB1の電圧(端子間電圧)に対して逆方向に(インダクタLから蓄電セルB1に流れ込む電流に対しては順方向に)に接続されている。また一方向性素子D2は、蓄電セルB2の電圧(端子間電圧)に対して逆方向に(インダクタLから蓄電セルB2に流れ込む電流に対しては順方向に)接続されている。   Unidirectional elements D1 and D2 (diodes and the like) are connected in parallel to the switching elements S1 and S2, respectively. The unidirectional element D1 is connected in the opposite direction to the voltage (inter-terminal voltage) of the storage cell B1 (in the forward direction with respect to the current flowing from the inductor L into the storage cell B1). The unidirectional element D2 is connected in the opposite direction to the voltage (inter-terminal voltage) of the storage cell B2 (in the forward direction with respect to the current flowing from the inductor L into the storage cell B2).

スイッチング素子S1,S2が共にオフとなった期間にインダクタ電流iLが残留していた場合、その残留インダクタ電流iLは一方向性素子D1,D2を経由して流れ続けることができる。これによりインダクタLに蓄えられたエネルギーを無駄なく利用することができる。またインダクタ電流iLを遮断した場合に生じるサージ電圧の発生も抑制することができる。   If the inductor current iL remains during the period when both of the switching elements S1 and S2 are off, the residual inductor current iL can continue to flow through the unidirectional elements D1 and D2. As a result, the energy stored in the inductor L can be used without waste. Further, it is possible to suppress the generation of a surge voltage that occurs when the inductor current iL is cut off.

尚、MOSFETには通常、ソース−ドレイン間に並列して寄生ダイオード(内部ダイオードとも称する)が形成されているが、これを上記一方向性素子D1,D2として利用すれば、回路構成の簡素化、素子数の減少、製造コストの低減を図ることができる。   Note that a parasitic diode (also referred to as an internal diode) is normally formed in parallel between the source and drain of the MOSFET, but if this is used as the unidirectional elements D1 and D2, the circuit configuration is simplified. Thus, the number of elements and the manufacturing cost can be reduced.

制御回路10は、制御信号生成回路12、抵抗素子R1,R2、及び差動増幅回路13を含む。   The control circuit 10 includes a control signal generation circuit 12, resistance elements R1 and R2, and a differential amplifier circuit 13.

抵抗素子R1,R2の抵抗値は等値に設定されていて、これらは上記2つの蓄電セルB1,B2の直列電圧(集合電池3の正負端子31,32間の電圧)を等分割する分圧回路を構成している。   The resistance values of the resistance elements R1 and R2 are set to be equal, and these are divided voltages that equally divide the series voltage of the two storage cells B1 and B2 (the voltage between the positive and negative terminals 31 and 32 of the assembled battery 3). The circuit is configured.

差動増幅回路13は、蓄電セルB1,B2の中間接続点Nmに現れる電圧Vmと抵抗素子R1,R2の接続点Nnに現れる分圧電圧Vnとの電圧差Vx(=Vm−Vn=蓄電セルB1の電圧VB1−蓄電セルB2の電圧VB2)を所定の利得で線形増幅して制御回路10に入力する。   The differential amplifier circuit 13 includes a voltage difference Vx (= Vm−Vn = storage cell) between the voltage Vm appearing at the intermediate connection point Nm of the storage cells B1 and B2 and the divided voltage Vn appearing at the connection point Nn of the resistance elements R1 and R2. The voltage VB1 of the B1-the voltage VB2 of the storage cell B2) is linearly amplified with a predetermined gain and input to the control circuit 10.

制御信号生成回路12は、ゲートドライバの夫々に供給する2相の制御信号φ1,φ2を生成する。本実施形態では、制御信号φ1,φ2は、所定のデューティ比の2相(ハイレベル(High level)、ローレベル(Low level))の方形波(例えばPWMパルス(PWM:Pulse Width Modulation)であるものとする。制御信号生成回路12は、差動増幅回路13から入力される上記電圧差Vxに応じて制御信号φ1,φ2のデューティ幅や制御信号φ1,φ2の生成有無等を決定する。制御信号生成回路12は、例えば、演算装置(CPU(Central Processing Unit),MPU(Micro Processing Unit)等)や記憶装置(RAM(Random Access Memory),ROM(Read Only Memory)等)を備えたマイクロコンピュータを用いて構成されている。   The control signal generation circuit 12 generates two-phase control signals φ1 and φ2 to be supplied to each of the gate drivers. In the present embodiment, the control signals φ1 and φ2 are two-phase (high level, low level) square waves with a predetermined duty ratio (for example, PWM pulse (PWM: Pulse Width Modulation)). The control signal generation circuit 12 determines the duty widths of the control signals φ1 and φ2, the presence / absence of generation of the control signals φ1 and φ2, and the like according to the voltage difference Vx input from the differential amplifier circuit 13. The signal generation circuit 12 includes, for example, a microcomputer including an arithmetic device (CPU (Central Processing Unit), MPU (Micro Processing Unit), etc.) and a storage device (RAM (Random Access Memory), ROM (Read Only Memory), etc.). It is comprised using.

以上の構成の他、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチング素子のオンオフ動作に起因して蓄電セルB1,B2に生じる電圧変化の緩和などを目的として、蓄電セルB1,B2の夫々の正負端子間、集合電池3の正負端子31,32間等に容量素子を設けてもよい。   In addition to the above configuration, the storage cells B1, B2 are used for the purpose of reducing noise caused by the on / off operation of the switching element and alleviating voltage changes generated in the storage cells B1, B2 due to the on / off operation of the switching element. Capacitance elements may be provided between the positive and negative terminals, between the positive and negative terminals 31 and 32 of the assembled battery 3, and the like.

続いて、第1実施例のバランス補正回路1の動作について説明する。
図2A及び図2Bに、バランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形を示している。
Subsequently, the operation of the balance correction circuit 1 of the first embodiment will be described.
2A and 2B show the ON / OFF states of the switching elements S1 and S2 of the balance correction circuit 1 and the waveform of the inductor current iL.

図2A(a)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり高い」(Vx>Vt1)(Vt1は予め設定された正の閾値)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。また図2A(b)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「高い」(Vt1≧Vx>Vt2)(Vt2は予め設定された正の閾値)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。また図2A(c)は、蓄電セルB1の電圧VB1と蓄電セルB2の電圧VB2とが「ほぼ等しい(均等)」(Vt2≧Vx≧−Vt2)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。また図2B(d)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「低い」(−Vt2>Vx≧−Vt1)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。また図2B(e)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり低い」(−Vt1>Vx)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。   FIG. 2A (a) shows the switching elements S1, S2 when the voltage VB1 of the storage cell B1 is “much higher” than the voltage VB2 of the storage cell B2 (Vx> Vt1) (Vt1 is a preset positive threshold). It is a waveform of an on-off state and inductor current iL. 2A (b) shows the switching element S1, when the voltage VB1 of the storage cell B1 is “higher” than the voltage VB2 of the storage cell B2 (Vt1 ≧ Vx> Vt2) (Vt2 is a preset positive threshold). It is a waveform of the ON / OFF state of S2 and the inductor current iL. FIG. 2A (c) shows the on / off state of the switching elements S1 and S2 and the inductor when the voltage VB1 of the storage cell B1 and the voltage VB2 of the storage cell B2 are “approximately equal (equal)” (Vt2 ≧ Vx ≧ −Vt2). It is a waveform of current iL. 2B (d) shows the on / off states of the switching elements S1 and S2 and the inductor current iL when the voltage VB1 of the storage cell B1 is “lower” than the voltage VB2 of the storage cell B2 (−Vt2> Vx ≧ −Vt1). It is a waveform. 2B (e) shows the waveforms of the on / off states of the switching elements S1 and S2 and the inductor current iL when the voltage VB1 of the storage cell B1 is “much lower” (−Vt1> Vx) than the voltage VB2 of the storage cell B2. is there.

図2A(a),(b)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり高い」(Vx>Vt1)か、もしくは「高い」(Vt1≧Vx>Vt2)とき、制御信号生成回路12は、スイッチング素子S1のみを一定周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御する。これにより蓄電セルB1から流れ込むインダクタ電流iL(このインダクタ電流iLは図1の実線矢印の方向に流れる)によってインダクタLが充電される充電期間と、インダクタLに充電されたエネルギーに基づくインダクタ電流iL(このインダクタ電流iLは図1の実線矢印の方向に流れる)によって蓄電セルB2を充電するインダクタLの放電期間(このとき一方向性素子D2を経由して蓄電セルB2にインダクタ電流iLが流れ込む)とが交互に発生する。またこのとき、制御信号生成回路12は、スイッチング素子S2についてはオンオフ制御を停止するので、図1の破線矢印の方向にはインダクタ電流iLは流れない(蓄電セルB2から蓄電セルB1にエネルギーが移動しない)。またスイッチング素子S2のオンオフ制御が停止していることでスイッチング素子S2のオンオフ制御に伴う損失も発生しない。   2A (a) and 2 (b), the voltage VB1 of the storage cell B1 is “much higher” (Vx> Vt1) or “higher” (Vt1 ≧ Vx> Vt2) than the voltage VB2 of the storage cell B2. ), The control signal generation circuit 12 performs on / off control of only the switching element S1 at a constant period T1 (= on period tw1 + off period td1). As a result, the inductor L is charged by the inductor current iL flowing from the storage cell B1 (this inductor current iL flows in the direction of the solid line arrow in FIG. 1), and the inductor current iL based on the energy charged in the inductor L ( The inductor current iL flows in the direction of the solid line arrow in FIG. 1) and the discharging period of the inductor L that charges the storage cell B2 (at this time, the inductor current iL flows into the storage cell B2 via the unidirectional element D2). Occur alternately. At this time, the control signal generation circuit 12 stops the on / off control for the switching element S2, so that the inductor current iL does not flow in the direction of the broken line arrow in FIG. 1 (energy is transferred from the storage cell B2 to the storage cell B1). do not do). Further, since the on / off control of the switching element S2 is stopped, the loss associated with the on / off control of the switching element S2 does not occur.

尚、制御信号生成回路12は、例えば、バランス補正回路1の利用目的、バランス補正回路1を構成している素子の性質、バランス補正回路1に要求される性能等に応じて、周期T1、オン期間tw1、及びオフ期間td1を適切な値に設定する。この図2A(a),(b)では制御信号生成回路12は電圧差Vxに応じてオン期間tw1及びオフ期間td1を設定している。即ち図2A(a)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり高い」(Vx>Vt1)ときはオン期間tw1が大きくなり(例えば、オン期間tw1=オフ期間td1とする)、図2A(b)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「高い」(Vt1≧Vx>Vt2)ときはオン期間tw1が小さくなる(例えば、オン期間tw1<オフ期間td1とする)。これにより、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり高い」(Vx>Vt1)ときはインダクタL1を介して行われる蓄電セルB1から蓄電セルB2への充電量(電気エネルギー)が大きくなって、蓄電セルB1,B2間の電圧を急速に均等化することができる。また蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「高い」(Vt1≧Vx>Vt2)ときはオン期間tw1が短くなって電力損失を増大させる過剰動作を回避することができる。   Note that the control signal generation circuit 12 has a period T1, ON, depending on, for example, the purpose of use of the balance correction circuit 1, the properties of the elements constituting the balance correction circuit 1, the performance required for the balance correction circuit 1, and the like. The period tw1 and the off period td1 are set to appropriate values. 2A (a) and 2 (b), the control signal generation circuit 12 sets the on period tw1 and the off period td1 according to the voltage difference Vx. That is, as shown in FIG. 2A (a), when the voltage VB1 of the storage cell B1 is “substantially higher” than the voltage VB2 of the storage cell B2 (Vx> Vt1), the ON period tw1 becomes large (for example, the ON period tw1 = When the voltage VB1 of the storage cell B1 is “higher” (Vt1 ≧ Vx> Vt2) than the voltage VB2 of the storage cell B2, as shown in FIG. 2A (b), the on period tw1 is reduced. (For example, the on period tw1 <the off period td1). Thereby, when the voltage VB1 of the storage cell B1 is “much higher” than the voltage VB2 of the storage cell B2 (Vx> Vt1), the amount of charge (electric energy) from the storage cell B1 to the storage cell B2 performed via the inductor L1 ) Increases, and the voltage between the storage cells B1 and B2 can be quickly equalized. Further, when the voltage VB1 of the power storage cell B1 is “higher” than the voltage VB2 of the power storage cell B2 (Vt1 ≧ Vx> Vt2), it is possible to avoid an excessive operation that shortens the ON period tw1 and increases power loss.

このように、バランス補正回路1は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり高い」(Vx>Vt1)か、もしくは「高い」(Vt1≧Vx>Vt2)とき、大きな電力損失をともなうことなく、直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。   In this way, the balance correction circuit 1 is large when the voltage VB1 of the storage cell B1 is “much higher” (Vx> Vt1) or “higher” (Vt1 ≧ Vx> Vt2) than the voltage VB2 of the storage cell B2. It is possible to efficiently equalize the voltages of a plurality of power storage cells connected in series without causing power loss.

図2A(c)に示すように、蓄電セルB1の電圧VB1と蓄電セルB2の電圧VB2の電圧が「ほぼ等しい(均等)」(Vt2≧Vx≧−Vt2)とき、制御信号生成回路12は、第1及び第2のスイッチングS1,S2のいずれについてもオンオフ制御を停止する。このため、スイッチング素子S1,S2をオンオフ制御することに伴う損失は発生しない。   As shown in FIG. 2A (c), when the voltage VB1 of the storage cell B1 and the voltage VB2 of the storage cell B2 are “almost equal (equal)” (Vt2 ≧ Vx ≧ −Vt2), the control signal generation circuit 12 On / off control is stopped for both the first and second switching S1 and S2. For this reason, the loss accompanying on-off control of switching element S1, S2 does not generate | occur | produce.

図2B(d),(e)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「低い」(−Vt2>Vx≧−Vt1)又は「かなり低い」(−Vt1>Vx)とき、制御信号生成回路12は、スイッチング素子S2のみを一定周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御する。これにより蓄電セルB2から流れ込むインダクタ電流iL(このインダクタ電流iLは図1の破線矢印の方向に流れる)によってインダクタLが充電される充電期間と、インダクタLに充電されたエネルギーに基づくインダクタ電流iL(このインダクタ電流iLは図1の破線矢印の方向に流れる)によって蓄電セルB2を充電するインダクタLの放電期間(このとき一方向性素子D1を経由して蓄電セルB1にインダクタ電流iLが流れ込む)とが交互に発生する。またこのとき、制御信号生成回路12は、スイッチング素子S1についてはオンオフ制御を停止するので、図1の実線矢印の方向にはインダクタ電流iLは流れない(蓄電セルB1から蓄電セルB2にエネルギーが移動しない)。またスイッチング素子S1のオンオフ制御が停止していることでスイッチング素子S1のオンオフ制御に伴う損失も発生しない。   As shown in FIGS. 2B (d) and 2 (e), the voltage VB1 of the storage cell B1 is “lower” (−Vt2> Vx ≧ −Vt1) or “substantially lower” (−Vt1>) than the voltage VB2 of the storage cell B2. Vx), the control signal generation circuit 12 performs on / off control of only the switching element S2 at a constant period T1 (= on period tw1 + off period td1). As a result, the inductor L is charged by the inductor current iL flowing from the storage cell B2 (the inductor current iL flows in the direction of the broken line arrow in FIG. 1), and the inductor current iL based on the energy charged in the inductor L ( When this inductor current iL flows in the direction of the broken line arrow in FIG. 1, the discharging period of the inductor L that charges the storage cell B2 (at this time, the inductor current iL flows into the storage cell B1 via the unidirectional element D1). Occur alternately. At this time, since the control signal generation circuit 12 stops the on / off control for the switching element S1, the inductor current iL does not flow in the direction of the solid line arrow in FIG. 1 (energy is transferred from the storage cell B1 to the storage cell B2). do not do). Further, since the on / off control of the switching element S1 is stopped, the loss associated with the on / off control of the switching element S1 does not occur.

尚、制御信号生成回路12は、例えば、バランス補正回路1の利用目的、バランス補正回路1を構成している素子の性質、バランス補正回路1に要求される性能等に応じて、周期T1、オン期間tw1、及びオフ期間td1を適切な値に設定する。この図2B(d),(e)では制御信号生成回路12は電圧差Vxに応じてオン期間tw1及びオフ期間td1を設定している。即ち図2B(d)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「低い」(−Vt2>Vx≧−Vt1)ときはオン期間tw1は小さくなり(例えば、オン期間tw1<オフ期間td1とする)、図2B(e)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり低い」(−Vt1>Vx)ときはオン期間tw1は大きくなる(例えば、オン期間tw1=オフ期間td1とする)。これにより、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「低い」(−Vt2>Vx≧−Vt1)ときはオン期間tw1が短くなって電力損失を増大させる過剰動作を回避することができる。また蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり低い」(−Vt1>Vx)ときはインダクタL1を介して行われる蓄電セルB2から蓄電セルB1への充電量(電気エネルギー)が大きくなって、蓄電セルB1,B2間の電圧を急速に均等化することができる。   Note that the control signal generation circuit 12 has a period T1, ON, depending on, for example, the purpose of use of the balance correction circuit 1, the properties of the elements constituting the balance correction circuit 1, the performance required for the balance correction circuit 1, and the like. The period tw1 and the off period td1 are set to appropriate values. 2B and 2E, the control signal generation circuit 12 sets an on period tw1 and an off period td1 according to the voltage difference Vx. That is, as shown in FIG. 2B (d), when the voltage VB1 of the storage cell B1 is “lower” than the voltage VB2 of the storage cell B2 (−Vt2> Vx ≧ −Vt1), the ON period tw1 becomes small (eg, ON Period tw1 <off period td1), and as shown in FIG. 2B (e), when the voltage VB1 of the storage cell B1 is “substantially lower” (−Vt1> Vx) than the voltage VB2 of the storage cell B2, the on period tw1 (For example, ON period tw1 = OFF period td1). Thus, when the voltage VB1 of the storage cell B1 is “lower” than the voltage VB2 of the storage cell B2 (−Vt2> Vx ≧ −Vt1), the on-period tw1 is shortened to avoid an excessive operation that increases power loss. Can do. Further, when the voltage VB1 of the storage cell B1 is “much lower” than the voltage VB2 of the storage cell B2 (−Vt1> Vx), the amount of charge (electric energy) from the storage cell B2 to the storage cell B1 performed via the inductor L1 Increases, and the voltage between the storage cells B1 and B2 can be quickly equalized.

このように、バランス補正回路1は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「低い」(−Vt2>Vx≧−Vt1)か、もしくは蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり低い」(−Vt1>Vx)とき、大きな電力損失をともなうことなく、直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。   Thus, in the balance correction circuit 1, the voltage VB1 of the storage cell B1 is “lower” (−Vt2> Vx ≧ −Vt1) than the voltage VB2 of the storage cell B2, or the voltage VB1 of the storage cell B1 is stored in the storage cell B2. When the voltage VB2 is “substantially lower” (−Vt1> Vx), it is possible to efficiently equalize the voltages of a plurality of storage cells connected in series without large power loss.

尚、電圧差Vxの絶対値が大きい場合(例えば、Vx>Vt1又は−Vt1>Vxである場合)、制御信号生成回路12が、2つのスイッチング素子S1,S2の双方を相補的にオンオフ制御するようにしてもよい。その場合の波形を図3に示す。図3(a)はVx>Vt1の場合であり、図3(e)は−Vt1>Vxの場合である。そのようにすれば、インダクタLに充電されたエネルギーを電圧の高い蓄電セルから電圧の低い蓄電セルにより効率よく供給することができ、蓄電セルB1,B2の電圧を迅速に均等化することができる。   When the absolute value of the voltage difference Vx is large (for example, when Vx> Vt1 or −Vt1> Vx), the control signal generation circuit 12 performs on / off control of both of the two switching elements S1 and S2 in a complementary manner. You may do it. The waveform in that case is shown in FIG. FIG. 3A shows a case where Vx> Vt1, and FIG. 3E shows a case where −Vt1> Vx. By doing so, the energy charged in the inductor L can be efficiently supplied from the high-voltage storage cell to the low-voltage storage cell, and the voltages of the storage cells B1 and B2 can be quickly equalized. .

また図2A(a)と図2B(e)、もしくは図2A(b)と図2B(d)とで、オン期間tw1(又はオフ期間td1)は必ずしも同じ値に設定する必要はなく、異なる値に設定してもよい。   2A (a) and FIG. 2B (e), or FIG. 2A (b) and FIG. 2B (d), the on period tw1 (or the off period td1) does not necessarily have to be set to the same value. May be set.

第2実施例Second embodiment

第2実施例のバランス補正回路1の構成は基本的に第1実施例と同様である。第2実施例では、電圧差Vxに応じて周期T1(=オン期間tw+オフ期間td)を変化させることにより、蓄電セルB1,B2の電圧を効率よく均等化するようにしている。   The configuration of the balance correction circuit 1 of the second embodiment is basically the same as that of the first embodiment. In the second embodiment, the voltage of the storage cells B1 and B2 is efficiently equalized by changing the cycle T1 (= on period tw + off period td) according to the voltage difference Vx.

図4A乃至図4Cに第2実施例のバランス補正回路1のスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形を示している。   4A to 4C show the on / off states of the switching elements S1 and S2 and the waveform of the inductor current iL of the balance correction circuit 1 of the second embodiment.

図4A(a)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり高い」(Vx>Vt1)(Vt1は予め設定された正の閾値)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。図4A(b)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「高い」(Vt1≧Vx>Vt2)(Vt2は予め設定された正の閾値)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。図4A(c)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや高い」(Vt2≧Vx>Vt3)(Vt3は予め設定された正の閾値)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。図4B(d)は、蓄電セルB1の電圧VB1と蓄電セルB2の電圧VB2とが「ほぼ等しい(均等)」(Vt3≧Vx≧−Vt3)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。図4B(e)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや低い」(−Vt3>Vx≧−Vt2)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。図4B(f)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや低い」(−Vt2>Vx≧−Vt1)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。図4C(g)は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり低い」(−Vt1>Vx)ときのスイッチング素子S1,S2のオンオフ状態並びにインダクタ電流iLの波形である。   FIG. 4A (a) shows the switching elements S1, S2 when the voltage VB1 of the storage cell B1 is “much higher” than the voltage VB2 of the storage cell B2 (Vx> Vt1) (Vt1 is a preset positive threshold). It is a waveform of an on-off state and inductor current iL. FIG. 4A (b) shows switching elements S1, S2 when the voltage VB1 of the storage cell B1 is “higher” (Vt1 ≧ Vx> Vt2) (Vt2 is a preset positive threshold) than the voltage VB2 of the storage cell B2. This is a waveform of the ON / OFF state and the inductor current iL. FIG. 4A (c) shows the switching element S1, when the voltage VB1 of the storage cell B1 is “slightly higher” than the voltage VB2 of the storage cell B2 (Vt2 ≧ Vx> Vt3) (Vt3 is a preset positive threshold). It is a waveform of the ON / OFF state of S2 and the inductor current iL. FIG. 4B (d) shows the ON / OFF state of the switching elements S1 and S2 and the inductor current when the voltage VB1 of the storage cell B1 and the voltage VB2 of the storage cell B2 are “almost equal (equal)” (Vt3 ≧ Vx ≧ −Vt3). It is a waveform of iL. FIG. 4B (e) shows the ON / OFF states of the switching elements S1 and S2 and the inductor current iL when the voltage VB1 of the storage cell B1 is “slightly lower” (−Vt3> Vx ≧ −Vt2) than the voltage VB2 of the storage cell B2. It is a waveform. FIG. 4B (f) shows the on / off states of the switching elements S1 and S2 and the inductor current iL when the voltage VB1 of the storage cell B1 is “slightly lower” (−Vt2> Vx ≧ −Vt1) than the voltage VB2 of the storage cell B2. It is a waveform. FIG. 4C (g) shows the waveforms of the on / off states of the switching elements S1 and S2 and the inductor current iL when the voltage VB1 of the storage cell B1 is “much lower” (−Vt1> Vx) than the voltage VB2 of the storage cell B2. .

図4A(a),(b)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「かなり高い」(Vx>Vt1)か、もしくは「高い」(Vt1≧Vx>Vt2)とき、制御信号生成回路12は、スイッチング素子S1のみを一定周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御する。尚、このときのバランス補正回路1の動作は図2A(a),(b)の場合と同様である。   As shown in FIGS. 4A and 4B, the voltage VB1 of the storage cell B1 is “much higher” (Vx> Vt1) or “higher” (Vt1 ≧ Vx> Vt2) than the voltage VB2 of the storage cell B2. ), The control signal generation circuit 12 performs on / off control of only the switching element S1 at a constant period T1 (= on period tw1 + off period td1). The operation of the balance correction circuit 1 at this time is the same as in the case of FIGS. 2A (a) and (b).

図4A(c)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや高い」(Vt2≧Vx>Vt3)とき、制御信号生成回路12は、スイッチング素子S1のみを、周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御する。   As shown in FIG. 4A (c), when the voltage VB1 of the storage cell B1 is “slightly higher” than the voltage VB2 of the storage cell B2 (Vt2 ≧ Vx> Vt3), the control signal generation circuit 12 turns on only the switching element S1. On / off control is performed at a cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)).

このように蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや高い」(Vt2≧Vx>Vt3)とき、制御信号生成回路12は、スイッチング素子S1のみを周期T1よりも長い周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御し、それによりオフ期間td2を長くするので、スイッチング素子S1をオンオフさせることによる電力損失を低減することができる。またこの場合でもスイッチング素子S1のオン期間の存在により「やや高い」電圧差を解消させるために必要となるインダクタLの充放電電流iLは確保することができるので、スイッチング素子S1,S2の電圧を効率良く均等化させることができる。   Thus, when the voltage VB1 of the storage cell B1 is “slightly higher” than the voltage VB2 of the storage cell B2 (Vt2 ≧ Vx> Vt3), the control signal generation circuit 12 sets only the switching element S1 to a cycle T2 longer than the cycle T1. (> T1) (= ON period tw2 (<tw1) + OFF period td2 (> td1)), and the off period td2 is lengthened, thereby reducing the power loss caused by turning on and off the switching element S1. be able to. Even in this case, the charging / discharging current iL of the inductor L necessary for eliminating the “slightly high” voltage difference can be ensured due to the presence of the ON period of the switching element S1, so the voltage of the switching elements S1 and S2 is It is possible to equalize efficiently.

尚、図4A(c)において、スイッチング素子S1を周期T1のn倍(nは2以上の整数)の周期T2(=オンtw2(<tw1)+オフ期間td2(>td1))でオンオフ制御するようにしてもよい。このように周期T2を周期T1の整数倍とすることで、回路構成を簡素化することができ、例えば、図4A(b)に示す波形からオン期間tw1を間引く(スキップする)回路を構成する(もしくはそのようなアルゴリズムとする)ことで、図4A(c)に示したような制御を容易に実現することができる。   In FIG. 4A (c), the switching element S1 is controlled to be turned on / off at a cycle T2 (= on tw2 (<tw1) + off period td2 (> td1)) n times the cycle T1 (n is an integer of 2 or more). You may do it. Thus, by setting the cycle T2 to an integral multiple of the cycle T1, the circuit configuration can be simplified. For example, a circuit that thins out (skips) the ON period tw1 from the waveform shown in FIG. 4A (b) is configured. (Or such an algorithm) makes it possible to easily realize the control shown in FIG. 4A (c).

図4B(d)に示すように、蓄電セルB1の電圧VB1と蓄電セルB2の電圧VB2とが「ほぼ等しい(均等)」(Vt3≧Vx≧−Vt3)とき、制御信号生成回路12は、スイッチングS1,S2のいずれについてもオンオフ制御を停止し、オフ状態を継続する。このため、スイッチング素子S1,S2をオンオフ制御することに伴う損失は発生しない。尚、スイッチS1,S2が共にオフとなった期間にインダクタ電流iLが残留していても、その残留インダクタ電流iLは一方向性素子D1,D2を経由して流れ続けることができる。このため、インダクタLに蓄えられたエネルギーを無駄なく利用することができ、インダクタ電流iLを遮断した場合に生じるサージ電圧の発生を抑えることができる。   As shown in FIG. 4B (d), when the voltage VB1 of the storage cell B1 and the voltage VB2 of the storage cell B2 are “almost equal (equal)” (Vt3 ≧ Vx ≧ −Vt3), the control signal generation circuit 12 performs switching. On / off control is stopped for both S1 and S2, and the off state is continued. For this reason, the loss accompanying on-off control of switching element S1, S2 does not generate | occur | produce. Even if the inductor current iL remains during the period when both the switches S1 and S2 are off, the residual inductor current iL can continue to flow through the unidirectional elements D1 and D2. For this reason, the energy stored in the inductor L can be used without waste, and the generation of a surge voltage that occurs when the inductor current iL is interrupted can be suppressed.

図4B(e)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや低い」(−Vt3>Vx≧−Vt2)とき、制御信号生成回路12は、スイッチング素子S2のみを、周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御する。   As shown in FIG. 4B (e), when the voltage VB1 of the energy storage cell B1 is “slightly lower” (−Vt3> Vx ≧ −Vt2) than the voltage VB2 of the energy storage cell B2, the control signal generation circuit 12 includes the switching element S2. Only on / off control is performed in cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)).

このように蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや低い」(−Vt3≧Vx>−Vt2)とき、制御信号生成回路12は、スイッチング素子S2のみを周期T1よりも長い周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御し、オフ期間td2を長くするので、スイッチング素子S1をオンオフさせることによる電力損失を低減することができる。またこの場合でもスイッチング素子S2のオン期間の存在により、「やや低い」電圧差を解消させるために必要となるインダクタ電流iLは確保することができるので、スイッチング素子S1の電圧を効率良く均等化させることができる。   As described above, when the voltage VB1 of the storage cell B1 is “slightly lower” (−Vt3 ≧ Vx> −Vt2) than the voltage VB2 of the storage cell B2, the control signal generation circuit 12 sets only the switching element S2 longer than the cycle T1. On / off control is performed in a cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)), and the off period td2 is lengthened. Therefore, power loss due to turning on and off the switching element S1 is reduced. be able to. Even in this case, the presence of the ON period of the switching element S2 can secure the inductor current iL necessary to eliminate the “slightly low” voltage difference, and thus the voltage of the switching element S1 can be equalized efficiently. be able to.

尚、図4B(e)において、スイッチング素子S2を周期T1のn倍(nは2以上の整数)の周期T2(=オンtw2(<tw1)+オフ期間td2(>td1))でオンオフ制御するようにしてもよい。このように周期T2を周期T1の整数倍とすることで、回路構成を簡素化することができる。例えば、図4B(f)に示す波形からオン期間tw1を間引く(スキップする)回路を構成する(もしくはそのようなアルゴリズムとする)ことで、図4B(e)に示したような制御を容易に実現することができる。   In FIG. 4B (e), the switching element S2 is on / off controlled at a period T2 (= on tw2 (<tw1) + off period td2 (> td1)) n times the period T1 (n is an integer of 2 or more). You may do it. Thus, the circuit configuration can be simplified by setting the cycle T2 to be an integral multiple of the cycle T1. For example, by configuring a circuit that thins out (skips) the on period tw1 from the waveform shown in FIG. 4B (f) (or such an algorithm), the control shown in FIG. 4B (e) can be easily performed. Can be realized.

図4B(f)、図4C(g)に示すように、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「低い」(−Vt2>Vx≧−Vt1)か、もしくは「かなり低い」(−Vt1>Vx)とき、制御信号生成回路12は、スイッチング素子S2のみを一定周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御する。尚、このときのバランス補正回路1の具体的な動作は図2B(d),(e)の場合と同様である。   As shown in FIGS. 4B (f) and 4C (g), the voltage VB1 of the storage cell B1 is “lower” than the voltage VB2 of the storage cell B2 (−Vt2> Vx ≧ −Vt1) or “pretty low”. When (−Vt1> Vx), the control signal generation circuit 12 performs on / off control of only the switching element S2 at a constant cycle T1 (= on period tw1 + off period td1). Note that the specific operation of the balance correction circuit 1 at this time is the same as in the case of FIGS. 2B (d) and 2 (e).

以上に説明したように、制御信号生成回路12は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや高い」(Vt2≧Vx>Vt3)(図4A(c))とき、スイッチング素子S1のみを、周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御し、オフ期間td2を長くする。このため、スイッチング素子S2のオンオフ制御に伴う損失は発生せず、またスイッチング素子S1をオンオフさせることにより生じる電力損失を低減することができる。また制御信号生成回路12は、蓄電セルB1の電圧VB1が蓄電セルB2の電圧VB2よりも「やや低い」(−Vt3>Vx≧−Vt2)(図4B(e))とき、スイッチング素子S2のみを、周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御し、オフ期間td2を長くする。このため、スイッチング素子S1のオンオフ制御に伴う損失は発生せず、またスイッチング素子S2をオンオフさせることにより生じる電力損失を低減することができる。そして以上により本実施例のバランス補正回路1は電圧差Vxがどのような値であっても、大きな電力損失をともなうことなく直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。   As described above, the control signal generation circuit 12 performs switching when the voltage VB1 of the storage cell B1 is “slightly higher” than the voltage VB2 of the storage cell B2 (Vt2 ≧ Vx> Vt3) (FIG. 4A (c)). Only the element S1 is controlled to be turned on / off in a cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)), and the off period td2 is lengthened. For this reason, the loss accompanying the on / off control of the switching element S2 does not occur, and the power loss caused by turning on / off the switching element S1 can be reduced. Further, when the voltage VB1 of the storage cell B1 is “slightly lower” (−Vt3> Vx ≧ −Vt2) (FIG. 4B (e)), the control signal generation circuit 12 controls only the switching element S2. On / off control is performed in a cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)), and the off period td2 is lengthened. For this reason, the loss accompanying the on / off control of the switching element S1 does not occur, and the power loss caused by turning on / off the switching element S2 can be reduced. As described above, the balance correction circuit 1 of the present embodiment can efficiently equalize the voltages of a plurality of storage cells connected in series without causing a large power loss regardless of the value of the voltage difference Vx. it can.

尚、電圧差Vxの絶対値が大きい場合(例えば、Vx>Vt1又は−Vt1>Vxの場合)、制御信号生成回路12が、2つのスイッチング素子S1,S2の双方を相補的にオンオフ制御するようにしてもよい。その場合の波形を図5に示す。図5(a)はVx>Vt1の場合、図5(g)は−Vt1>Vxの場合)。そのようにすれば、インダクタLに充電されたエネルギーを、電圧の高い蓄電セルから電圧の低い蓄電セルに効率よく供給することができ、蓄電セルB1,B2の電圧を迅速に均等化することができる。   When the absolute value of the voltage difference Vx is large (for example, when Vx> Vt1 or −Vt1> Vx), the control signal generation circuit 12 performs complementary on / off control of both the two switching elements S1 and S2. It may be. The waveform in that case is shown in FIG. FIG. 5A shows the case where Vx> Vt1, and FIG. 5G shows the case where −Vt1> Vx. By doing so, the energy charged in the inductor L can be efficiently supplied from the high voltage storage cell to the low voltage storage cell, and the voltages of the storage cells B1 and B2 can be quickly equalized. it can.

また図4A(a)と図4C(g)、図4A(b)と図4B(f)とで、オン期間tw1(又はオフ期間td1)は必ずしも同じ値に設定する必要はなく、異なる値に設定してもよい。また図4A(c)と図4B(e)とで、オン期間tw2(又はオフ期間td2)は必ずしも同じ値に設定する必要はなく、異なる値に設定してもよい。   4A (a) and FIG. 4C (g), and FIG. 4A (b) and FIG. 4B (f), the on period tw1 (or the off period td1) does not necessarily have to be set to the same value. It may be set. 4A (c) and 4B (e), the on period tw2 (or off period td2) is not necessarily set to the same value, and may be set to a different value.

ところで、以上に説明した実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。   By the way, description of embodiment described above is for making an understanding of this invention easy, and does not limit this invention. It goes without saying that the present invention can be changed and improved without departing from the gist thereof, and that the present invention includes equivalents thereof.

例えば、以上に説明したバランス補正回路1において、蓄電セルB1,B2の電圧差Vxに代えて、インダクタ電流iLに応じてオン期間tw1,tw2及びオフ期間td1,td2を設定するようにしてもよい。この場合、インダクタ電流iLは、インダクタLに直列に設けた電流センサにより取得してもよいし、インダクタLに並列に設けた電圧センサによりインダクタ電圧vLを検出し、これを積分することにより取得するようにしてもよい。   For example, in the balance correction circuit 1 described above, the on periods tw1, tw2 and the off periods td1, td2 may be set according to the inductor current iL instead of the voltage difference Vx between the storage cells B1, B2. . In this case, the inductor current iL may be obtained by a current sensor provided in series with the inductor L, or is obtained by detecting the inductor voltage vL with a voltage sensor provided in parallel with the inductor L and integrating it. You may do it.

また以上に説明したバランス補正回路1の構成は、蓄電セルが3つ以上の場合に拡張することができる。図6は3つ以上の蓄電セルの電圧の均等化に対応したバランス補正回路の一例である。尚、同図にはバランス補正回路の要部のみを示している。このバランス補正回路6は、前述したバランス補正回路1と同等の構成を有する複数のバランス補正ユニット61を含む。   Moreover, the structure of the balance correction circuit 1 demonstrated above can be extended when there are three or more storage cells. FIG. 6 is an example of a balance correction circuit corresponding to equalization of voltages of three or more power storage cells. In the figure, only the main part of the balance correction circuit is shown. The balance correction circuit 6 includes a plurality of balance correction units 61 having the same configuration as the balance correction circuit 1 described above.

同図に示すように、このバランス補正回路6にあっては、一のバランス補正ユニット61の蓄電セルの一つが、前後して設けられている他の一のバランス補正ユニット61の蓄電セルの一つと共通になるように結線されている。制御回路10Aは、スイッチング素子S1,S2を相補的にオンオフして蓄電セルB1の電圧と蓄電セルB2の電圧を均等化させ、また制御回路10Bは、スイッチング素子S3,S4を相補的にオンオフして蓄電セルB2の電圧と蓄電セルB3の電圧を均等化させる。その結果、蓄電セルB2の電圧は2つの蓄電セルB1,B3の双方の電圧と均等化され、3つの蓄電セルB1,B2,B3の電圧が均等化されることとなる。そして同様に他の蓄電セルB4,B5,B6・・・の電圧も均等化され、バランス補正回路6の均等化の対象になっている全ての蓄電セル間で電圧が均等化されることとなる。   As shown in the figure, in this balance correction circuit 6, one of the storage cells of one balance correction unit 61 is one of the storage cells of the other balance correction unit 61 provided one after the other. They are wired so that they are in common. The control circuit 10A complementarily turns on and off the switching elements S1 and S2 to equalize the voltage of the storage cell B1 and the voltage of the storage cell B2, and the control circuit 10B complementarily turns on and off the switching elements S3 and S4. Thus, the voltage of the storage cell B2 and the voltage of the storage cell B3 are equalized. As a result, the voltage of the storage cell B2 is equalized with the voltages of both of the two storage cells B1, B3, and the voltages of the three storage cells B1, B2, B3 are equalized. Similarly, the voltages of the other power storage cells B4, B5, B6... Are also equalized, and the voltages are equalized among all the power storage cells targeted for equalization by the balance correction circuit 6. .

本発明のバランス補正回路は、蓄電セルとは別体に設けられるものであってもよいし、蓄電セルと一体化されて電池パック等を構成するものであってもよい。   The balance correction circuit of the present invention may be provided separately from the storage cell, or may be integrated with the storage cell to form a battery pack or the like.

1 バランス補正回路、10 制御回路、12 制御信号生成回路、13 差動増幅回路、B1,B2 蓄電セル、S1,S2 スイッチング素子、D1,D2 一方向性素子   DESCRIPTION OF SYMBOLS 1 Balance correction circuit, 10 Control circuit, 12 Control signal generation circuit, 13 Differential amplifier circuit, B1, B2 Storage cell, S1, S2 switching element, D1, D2 Unidirectional element

Claims (9)

直列接続された複数の蓄電セルからなる集合電池における、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、
直列接続された第1の前記蓄電モジュールと第2の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、
前記第1の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第1のスイッチング素子と、
前記第2の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第2のスイッチング素子と、
前記第1の蓄電モジュールの電圧VB1と前記第2の蓄電モジュールの電圧VB2との差である電圧差Vx=VB1−VB2を検出する電圧差検出部と、
前記第1のスイッチング素子又は前記第2のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、
を有するバランス補正ユニットを備え、
前記スイッチング制御部は、
前記電圧差Vxが予め設定された閾値Vt2(>0)を超えているとき、前記第1のスイッチング素子のみを周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御し、
前記電圧差Vxが−Vt2未満であるとき、前記第2のスイッチング素子のみを周期T1(=オン期間tw1+オフ期間td1)でオンオフ制御し、
前記電圧差VxがVt2以下かつ予め設定された閾値Vt3(Vt2>Vt3>0)を超えているとき、前記第1のスイッチング素子のみを周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御し、
前記電圧差Vxが−Vt3未満かつ−Vt2以上であるとき、前記第2のスイッチング素子のみを周期T2(>T1)(=オン期間tw2(<tw1)+オフ期間td2(>td1))でオンオフ制御する
バランス補正装置。
In a collective battery composed of a plurality of power storage cells connected in series, a balance correction device for equalizing voltage between the power storage cells or between power storage modules composed of a plurality of power storage cells connected in series,
An inductor having one end connected to a connection point between the first power storage module and the second power storage module connected in series;
A first switching element connected in series with the inductor between the positive and negative terminals of the first power storage module;
A second switching element connected in series with the inductor between the positive and negative terminals of the second power storage module;
A voltage difference detection unit that detects a voltage difference Vx = VB1−VB2 that is a difference between the voltage VB1 of the first power storage module and the voltage VB2 of the second power storage module;
By controlling on / off of the first switching element or the second switching element, the supply of current to each of the power storage modules is controlled, thereby causing power to be transferred between the power storage modules via the inductor. Switching controller for equalizing the voltage between the storage modules,
A balance correction unit having
The switching controller is
When the voltage difference Vx exceeds a preset threshold value Vt2 (> 0), only the first switching element is turned on / off in a cycle T1 (= on period tw1 + off period td1),
When the voltage difference Vx is less than −Vt2, only the second switching element is on / off controlled in a cycle T1 (= on period tw1 + off period td1),
When the voltage difference Vx is equal to or less than Vt2 and exceeds a preset threshold value Vt3 (Vt2>Vt3> 0), only the first switching element has a period T2 (> T1) (= on period tw2 (<tw1) + On-off control in the off-period td2 (> td1)),
When the voltage difference Vx is less than −Vt3 and greater than or equal to −Vt2, only the second switching element is turned on / off in a cycle T2 (> T1) (= on period tw2 (<tw1) + off period td2 (> td1)). Balance correction device to control .
請求項1に記載のバランス補正装置であって、
前記第1の蓄電モジュールの電圧に対して逆方向となるように第1の一方向性素子D1が接続され、前記第2の蓄電モジュールの電圧に対して逆方向となるように第2の一方向性素子D2が接続されている
バランス補正装置。
The balance correction apparatus according to claim 1,
The first unidirectional element D1 is connected so as to be in the reverse direction with respect to the voltage of the first power storage module, and the second one is set in the reverse direction with respect to the voltage of the second power storage module. The balance correction apparatus to which the directional element D2 is connected.
請求項2に記載のバランス補正装置であって、
前記第1の一方向性素子D1は、前記第1のスイッチング素子の寄生ダイオードであり、前記第2の一方向性素子D2は、前記第2のスイッチング素子の寄生ダイオードである
バランス補正装置。
The balance correction apparatus according to claim 2,
The first unidirectional element D1 is a parasitic diode of the first switching element, and the second unidirectional element D2 is a parasitic diode of the second switching element.
請求項1に記載のバランス補正装置であって、  The balance correction apparatus according to claim 1,
前記周期T2は前記周期T1のn倍(nは2以上の自然数)である  The period T2 is n times the period T1 (n is a natural number of 2 or more).
バランス補正装置。  Balance correction device.
請求項1乃至のいずれか一項に記載のバランス補正装置であって、
前記スイッチング制御部は、前記電圧差Vxの絶対値が予め設定された閾値Vt1(>Vt2)を超えているとき、前記第1及び前記第2のスイッチング素子の双方を相補的にオンオフ制御する
バランス補正装置。
The balance correction apparatus according to any one of claims 1 to 4 ,
When the absolute value of the voltage difference Vx exceeds a preset threshold value Vt1 (> Vt2 ), the switching control unit complementarily turns on and off both the first and second switching elements. Correction device.
請求項1乃至のいずれか一項に記載のバランス補正装置であって、
前記スイッチング制御部は、前記電圧差Vxの絶対値が予め設定された前記閾値Vt3(>0)未満であるとき、前記第1及び前記第2のスイッチング素子のオンオフ制御を停止する
バランス補正装置。
The balance correction device according to any one of claims 1 to 5 ,
When the absolute value of the voltage difference Vx is less than the preset threshold value Vt3 (> 0), the switching control unit stops on / off control of the first and second switching elements.
請求項1乃至のいずれか一項に記載のバランス補正装置であって、
前記第1の蓄電モジュールと前記第2の蓄電モジュールの直列電圧を分圧する分圧回路を備え、
前記電圧差検出部は、前記分圧回路により前記直列電圧を等分割して得られる電圧と、前記第1の蓄電モジュールと前記第2の蓄電モジュールの直列接続点の電圧との差に基づき、前記電圧差Vxを検出する
バランス補正装置。
The balance correction apparatus according to any one of claims 1 to 6 ,
A voltage dividing circuit for dividing a series voltage of the first power storage module and the second power storage module;
The voltage difference detection unit is based on a difference between a voltage obtained by equally dividing the series voltage by the voltage dividing circuit and a voltage at a series connection point of the first power storage module and the second power storage module. A balance correction device for detecting the voltage difference Vx.
請求項1乃至のいずれか一項に記載のバランス補正装置であって、
複数の前記バランス補正ユニットを備え、
一の前記バランス補正ユニットの前記第1の蓄電モジュールが、他の一の前記バランス補正ユニットの前記第2の蓄電モジュールと同一の前記蓄電モジュールとなるように結線されている
バランス補正装置。
The balance correction device according to any one of claims 1 to 7 ,
A plurality of the balance correction units;
The balance correction device, wherein the first power storage module of one of the balance correction units is wired to be the same power storage module as the second power storage module of the other one of the balance correction units.
前記複数の蓄電セルと、請求項1乃至のいずれか一項に記載の前記バランス補正装置とを、備える蓄電装置。 A power storage device comprising the plurality of power storage cells and the balance correction device according to any one of claims 1 to 8 .
JP2013238230A 2013-11-18 2013-11-18 Balance correction device and power storage device Active JP6271227B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013238230A JP6271227B2 (en) 2013-11-18 2013-11-18 Balance correction device and power storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013238230A JP6271227B2 (en) 2013-11-18 2013-11-18 Balance correction device and power storage device

Publications (2)

Publication Number Publication Date
JP2015100176A JP2015100176A (en) 2015-05-28
JP6271227B2 true JP6271227B2 (en) 2018-01-31

Family

ID=53376489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013238230A Active JP6271227B2 (en) 2013-11-18 2013-11-18 Balance correction device and power storage device

Country Status (1)

Country Link
JP (1) JP6271227B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3337001B1 (en) * 2016-12-14 2022-03-02 GS Yuasa International Ltd. System and method for discharging a defective battery cell
US10374440B2 (en) * 2017-06-22 2019-08-06 Rockwell Collins, Inc. System and method for supercapacitor charging and balancing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631534A (en) * 1995-08-21 1997-05-20 Delco Electronics Corp. Bidirectional current pump for battery charge balancing
JP4621635B2 (en) * 2006-07-05 2011-01-26 Fdk株式会社 Series cell voltage balance correction circuit
US20090195079A1 (en) * 2008-01-31 2009-08-06 Jens Barrenscheen Circuit for equalizing charge unbalances in storage cells

Also Published As

Publication number Publication date
JP2015100176A (en) 2015-05-28

Similar Documents

Publication Publication Date Title
JP6170816B2 (en) Balance correction device and power storage device
JP6134520B2 (en) Balance correction device and power storage device
JP6761172B2 (en) Vehicle power supply
US9276417B2 (en) Battery control system, battery pack, electronic device and charger
KR101632694B1 (en) Battery cell voltage balancing apparatus and method
EP2685592A1 (en) Balance correction device and electricity storage system
JP5827019B2 (en) Balance correction device and power storage system
CN105576738B (en) Bus pre-charging using vehicle power converter
US20150008885A1 (en) Battery control system, battery pack, electronic device and charger
US9178367B2 (en) Balance correction apparatus and electric storage system
JP6065782B2 (en) Power storage device, charging method and discharging method
JP6205247B2 (en) Balance correction device and power storage device
JP5744598B2 (en) Balance correction device and power storage system
US9006932B2 (en) Power supply system and electronic device
JP6271227B2 (en) Balance correction device and power storage device
JP2013192371A (en) Power storage device, charging method, and discharging method
JP2016040999A (en) Charged state equalization method of storage battery device
CN110651409B (en) Power supply device
JP2013169051A (en) Battery voltage equalization apparatus and method
US9998019B2 (en) DC-DC converter, and solar power controller and mobile body using same
JP2014093857A (en) Battery voltage equalization device and method
JP5718702B2 (en) Balance correction device and power storage system
JP2011045183A (en) Charging/discharging device
JP2015180119A (en) Power supply system
JP2015061378A (en) Balance correction device and power storage device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R150 Certificate of patent or registration of utility model

Ref document number: 6271227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250