JP2013169051A

JP2013169051A - Battery voltage equalization apparatus and method

Info

Publication number: JP2013169051A
Application number: JP2012030231A
Authority: JP
Inventors: Masaaki Suzuki; 正彰鈴木; Mamoru Kuraishi; 守倉石
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2012-02-15
Filing date: 2012-02-15
Publication date: 2013-08-29

Abstract

PROBLEM TO BE SOLVED: To achieve optimum equalization of a battery cell including power loss of a circuit element forming a balancing circuit in the equalization control of a voltage of a battery pack formed by connecting a plurality of battery cells.SOLUTION: A DSP 105 controls the frequency and duty ratio of each pulse signal output to switching elements SW1, SW2 by a driver 201 in a switch control section 104 on the basis of a drain-source voltage/current of the switching elements SW1, SW2 and inductor average current or peak current, for example, detected through MUX 202 and an A-D converter 203 in the switch control section 104, so that switching loss or on-resistance loss of the switching elements SW1, SW2 in a balancing circuit 103 is suppressed.

Description

本発明は、複数の電池セルを接続して構成される組電池電圧の均等化を制御する電池電圧均等化装置および方法に関する。 The present invention relates to a battery voltage equalization apparatus and method for controlling equalization of an assembled battery voltage configured by connecting a plurality of battery cells.

いわゆるハイブリッドカー、プラグインハイブリッドカー、あるいはハイブリッドビークル、ハイブリッドエレクトリックビークルなどと呼ばれる、エンジンに加えてモータ（電動機）を動力源として備えた車両または輸送機械（以下、「車両等」と称する）が実用化されている。さらには、エンジンを備えずモータのみで車両を駆動する電気自動車も実用化されつつある。それらのモータを駆動する電源として、小型、大容量の特徴を有するリチウムイオン電池などが多く使用されるようになってきている。そして、このような用途においては、複数の電池セルが例えば直列に接続されて電池ブロックが構成され、さらにこの電池ブロックを組み合わして接続される組電池として供給される場合がある。電池セルの直列接続により車両のモータを駆動するのに必要な高電圧が得られ、電池ブロックをさらに直列や並列に組み合わして接続することにより必要な電流容量やさらなる高電圧が得られる。 A so-called hybrid car, plug-in hybrid car, hybrid vehicle, hybrid electric vehicle or the like, which is equipped with a motor (electric motor) as a power source in addition to an engine or a transport machine (hereinafter referred to as “vehicle etc.”) is practical It has become. Furthermore, an electric vehicle that does not include an engine and drives the vehicle only by a motor is being put into practical use. As a power source for driving these motors, a lithium ion battery having a small size and a large capacity has been frequently used. And in such a use, a some battery cell is connected in series, for example, a battery block is comprised, and also it may be supplied as an assembled battery connected combining this battery block. A high voltage necessary for driving the motor of the vehicle is obtained by the series connection of the battery cells, and a necessary current capacity and a further high voltage can be obtained by connecting the battery blocks in combination in series and parallel.

この場合、リチウムイオン電池などは温度による特性の変化が大きく、電池が使用される環境の温度によって電池の残存容量や充電効率も大きく変化する。自動車のような使用環境ではなおさらである。 In this case, the characteristics of the lithium ion battery or the like greatly change depending on the temperature, and the remaining capacity and charging efficiency of the battery greatly change depending on the temperature of the environment in which the battery is used. This is especially true in environments where automobiles are used.

この結果、電池ブロックを構成する電池セル等において、各セル等の残存容量および出力電圧にばらつきが生じる。各セル等が発生する電圧にばらつきが発生すると、１つのセルの電圧が駆動可能な閾値を下回ったような場合に、全体の電源供給を止めたり抑制したりする必要が生じ、電力効率が低下してしまう。このため、各セルの電圧の均等化を行う電池均等化制御が必要となる。さらには、電池ブロック間でも電圧の均等化を行う必要も生じる。 As a result, in the battery cells constituting the battery block, the remaining capacity and the output voltage of each cell vary. When the voltage generated by each cell varies, it becomes necessary to stop or suppress the entire power supply when the voltage of one cell falls below the driveable threshold, resulting in reduced power efficiency. Resulting in. For this reason, the battery equalization control which equalizes the voltage of each cell is required. Furthermore, it is necessary to equalize the voltage between the battery blocks.

電池均等化制御の従来技術として、放電が必要な電池セルまたは電池スタックからの放電電力を、インダクタやトランスを用いたバランス回路におけるスイッチング動作によって、充電が必要な電池セルに充電させる、いわゆるアクティブ方式の電池均等化制御技術が知られている。 As a conventional technique for battery equalization control, a so-called active method in which discharge power from a battery cell or battery stack that requires discharge is charged to a battery cell that needs to be charged by a switching operation in a balance circuit using an inductor or a transformer. There are known battery equalization control techniques.

この従来技術は、ある電池セルからの放電電力を他の電池セルへの充電電力として使用することで少ない電力損失で電池セルの均等化を行わせることを目的にしている。
しかし、この従来技術では、バランス回路を構成するスイッチング素子（例えば電界効果トランジスタ）やインダクタ等の回路素子における電力損失は考慮されておらず、これらも含めた電力損失を最小化することはできないという問題点を有していた。 The purpose of this conventional technique is to equalize battery cells with a small power loss by using discharge power from one battery cell as charge power to another battery cell.
However, in this prior art, power loss in circuit elements such as switching elements (for example, field effect transistors) and inductors constituting the balance circuit is not considered, and power loss including these cannot be minimized. Had problems.

本発明は、バランス回路を構成する回路素子の電力損失も含めた最適な電池セル電圧の均等化を実現することを目的とする。 An object of the present invention is to realize an optimum equalization of battery cell voltages including power loss of circuit elements constituting a balance circuit.

態様の一例は、複数の電池セルが接続される組電池におけるその複数の電池セルの電圧を均等化させる電池均等化装置として構成され、スイッチング素子によるスイッチング動作を実行しながら、１つ以上の電池セルから電力を放電する動作と、放電した電力を１つ以上の他の電池セルに充電させる動作を実行することによって電池セルの電圧を均等化させるバランス回路と、スイッチング素子にパルス信号を供給してスイッチング動作をそれぞれ実行させるスイッチ制御部と、バランス回路内のスイッチング素子を含む回路素子における電力損失が小さくなるように、パルス信号の周波数、デューティー比、またはスイッチング素子に供給される電力のスイッチング信号源のいずれか１つ以上を制御するバランス制御部とを備える。 An example of an aspect is configured as a battery equalizing device that equalizes voltages of a plurality of battery cells in an assembled battery to which a plurality of battery cells are connected, and performs one or more batteries while performing a switching operation by a switching element. A balance circuit that equalizes the voltage of the battery cell by performing an operation of discharging power from the cell and an operation of charging the discharged power to one or more other battery cells, and supplying a pulse signal to the switching element The switching control unit that executes the switching operation and the switching signal of the frequency of the pulse signal, the duty ratio, or the power supplied to the switching element so as to reduce the power loss in the circuit element including the switching element in the balance circuit And a balance control unit that controls any one or more of the sources.

本発明によれば、バランス回路を構成するスイッチング素子や、インダクタ等の回路素子の電力損失も含めた最適な電池セル電圧の均等化を実現することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to implement | achieve the optimal equalization of the battery cell voltage including the power loss of switching elements which comprise a balance circuit, and circuit elements, such as an inductor.

本実施形態の全体システム構成図である。It is a whole system lineblock diagram of this embodiment. 本実施形態におけるスイッチ制御部の構成図である。It is a block diagram of the switch control part in this embodiment. 本実施形態の制御動作を示すタイミングチャートである。It is a timing chart which shows the control operation of this embodiment. スイッチング素子の回路構成図である。It is a circuit block diagram of a switching element. ＦＥＴのスイッチング損失の説明図である。It is explanatory drawing of the switching loss of FET. ＦＥＴのスイッチング損失の低減動作の説明図である。It is explanatory drawing of the reduction operation of the switching loss of FET. 遷移時間算出マップの構成例を示す図である。It is a figure which shows the structural example of a transition time calculation map. 本実施形態によるスイッチング損失を小さくする均等化制御を示すフローチャートである。It is a flowchart which shows equalization control which makes switching loss small by this embodiment.

以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。
図１は、本実施形態の全体システム構成図である。
複数の電池セルが接続されて組電池が構成される。本実施形態では、組電池は、所定数の電池セル１０２からなるスタック１０１の集合として構成される。図１には、１つのスタック１０１の部分が示されている。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
FIG. 1 is an overall system configuration diagram of the present embodiment.
A plurality of battery cells are connected to form an assembled battery. In the present embodiment, the assembled battery is configured as a set of stacks 101 including a predetermined number of battery cells 102. FIG. 1 shows a part of one stack 101.

コンバータバランス回路１００は、スイッチング素子ＳＷ１，ＳＷ２によるスイッチング動作を実行しながら、スタック１０１内の１つ以上の電池セル１０２から電荷を放電する動作と放電した電荷をスタック１０１内の１つ以上の他の電池セル１０２に充電させる動作を実行する。 The converter balance circuit 100 performs an operation of discharging the charge from one or more battery cells 102 in the stack 101 and one or more other charges in the stack 101 while performing a switching operation by the switching elements SW1 and SW2. The operation of charging the battery cell 102 is executed.

具体的には、コンバータバランス回路１００は、組電池を構成するスタック１０１について、スタック１０１内の電池セル１０２のうちの１つ以上の電池セル１０２からスイッチング素子ＳＷ１（＃１、＃２、＃３）によるスイッチング動作を介して電荷を放電する動作を実行する。これに続いて、コンバータバランス回路１００は、放電した電荷をスタック１０１内の１つ以上の他の電池セル１０２にスイッチング素子ＳＷ２（＃１、＃２、＃３）によるスイッチング動作を介して充電させる動作を実行する。これにより、コンバータバランス回路１００は、スタック１０１内の電池セル１０２の電圧を均等化させる。 Specifically, the converter balance circuit 100 switches the switching element SW1 (# 1, # 2, # 3) from one or more of the battery cells 102 in the stack 101 with respect to the stack 101 constituting the assembled battery. The operation of discharging the charge is performed through the switching operation of Following this, the converter balance circuit 100 charges the discharged electric charge to one or more other battery cells 102 in the stack 101 via a switching operation by the switching element SW2 (# 1, # 2, # 3). Perform the action. Thereby, the converter balance circuit 100 equalizes the voltages of the battery cells 102 in the stack 101.

さらに具体的には、コンバータバランス回路１００は、バランス回路１０３、スイッチ制御部１０４、およびバランス制御部として動作するデジタルシグナルプロセッサ（ＤＳＰ：ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）１０５を備える。また、コンバータバランス回路１００には、電圧監視部１０６が接続される。電圧監視部１０６は、スタック１０１内の各電池セル１０２の電圧を監視しデジタル信号値として検出する。 More specifically, the converter balance circuit 100 includes a balance circuit 103, a switch control unit 104, and a digital signal processor (DSP) 105 that operates as a balance control unit. In addition, a voltage monitoring unit 106 is connected to the converter balance circuit 100. The voltage monitoring unit 106 monitors the voltage of each battery cell 102 in the stack 101 and detects it as a digital signal value.

バランス回路１０３は、スタック１０１を構成する例えば＃１から＃４の４つの電池セル１０２に対して、複数のインダクタＬと複数組のスイッチング素子ＳＷ１、ＳＷ２（以下、単に「ＳＷ１」「ＳＷ２」と呼ぶことがある）の組を備える。具体的には、＃１と＃２の電池セル１０２の共通の接続端子に＃１のインダクタＬの第１の端子が、＃２と＃３の電池セル１０２の共通接続端子に＃２のインダクタＬの第１の端子が、＃３と＃４の電池セル１０２の共通接続端子に＃３のインダクタＬの第１の端子がそれぞれ接続される。また、＃１のインダクタＬの第２の端子は＃１のＳＷ１およびＳＷ２の共通接続端子に、＃２のインダクタＬの第２の端子は＃２のＳＷ１およびＳＷ２の共通接続端子に、＃３のインダクタＬの第２の端子は＃３のＳＷ１およびＳＷ２の共通接続端子にそれぞれ接続される。さらに、＃１の電池セル１０２の出力端子側は、＃１のＳＷ１の単独接続端子に接続される。＃１と＃２の電池セル１０２の共通接続端子は、＃２のＳＷ１に接続される。＃２と＃３の電池セル１０２の共通接続端子は、＃１のＳＷ２と＃３のＳＷ１の共通接続端子に接続される。＃３と＃４の電池セル１０２の共通接続端子は、＃２のＳＷ２に接続される。＃４の電池セル１０２の出力端子側は、＃３のＳＷ２の単独接続端子に接続される。 For example, for the four battery cells 102 from # 1 to # 4 constituting the stack 101, the balance circuit 103 includes a plurality of inductors L and a plurality of sets of switching elements SW1 and SW2 (hereinafter simply referred to as “SW1” and “SW2”). (Sometimes called). Specifically, the first terminal of the # 1 inductor L is connected to the common connection terminal of the # 1 and # 2 battery cells 102, and the # 2 inductor is connected to the common connection terminal of the # 2 and # 3 battery cells 102. The first terminal of L is connected to the common connection terminal of the battery cells 102 of # 3 and # 4, and the first terminal of the inductor L of # 3 is connected thereto. The second terminal of # 1 inductor L is connected to the common connection terminal of SW1 and SW2 of # 1, and the second terminal of inductor L of # 2 is connected to the common connection terminal of SW1 and SW2 of # 2. The second terminal of the inductor L is connected to the common connection terminal of SW3 and SW2 of # 3, respectively. Further, the output terminal side of the # 1 battery cell 102 is connected to the single connection terminal of the SW1 of # 1. The common connection terminal of the battery cells 102 of # 1 and # 2 is connected to SW1 of # 2. The common connection terminal of the battery cells 102 of # 2 and # 3 is connected to the common connection terminal of SW2 of # 1 and SW1 of # 3. The common connection terminal of the battery cells 102 of # 3 and # 4 is connected to SW2 of # 2. The output terminal side of the battery cell 102 of # 4 is connected to the single connection terminal of SW2 of # 3.

スイッチ制御部１０４は、スイッチング素子ＳＷ１，ＳＷ２にそれぞれパルス信号を供給してスイッチング動作を実行させる。具体的には、スイッチ制御部１０４は、ＤＳＰ１０５から指定される所定の周波数およびデューティー比を有するパルス信号を発振する発振回路である。＃１、＃２、および＃３のスイッチング素子ＳＷ１と、＃１、＃２、および＃３のスイッチング素子ＳＷ２は、例えばＦＥＴ（電界効果トランジスタ）である。＃１、＃２、および＃３のスイッチング素子ＳＷ１は、スイッチ制御部１０４からの第１のパルス信号によりスイッチング動作を行う。＃１、＃２、および＃３のスイッチング素子ＳＷ２は、スイッチ制御部１０４からの第２のパルス信号によりスイッチング動作を行う。 The switch control unit 104 supplies a pulse signal to each of the switching elements SW1 and SW2 to execute a switching operation. Specifically, the switch control unit 104 is an oscillation circuit that oscillates a pulse signal having a predetermined frequency and duty ratio designated by the DSP 105. The switching elements SW1 of # 1, # 2, and # 3 and the switching elements SW2 of # 1, # 2, and # 3 are FETs (field effect transistors), for example. The switching elements SW1 of # 1, # 2, and # 3 perform a switching operation by the first pulse signal from the switch control unit 104. The switching elements SW2 of # 1, # 2, and # 3 perform a switching operation by the second pulse signal from the switch control unit 104.

電圧監視部１０６は、スタック１０１を構成する＃１から＃４の各電池セル１０２の各両端電圧を検出し、その検出した電圧をデジタル値としてＤＳＰ１０５に出力する。
上述のコンバータバランス回路１００の構成において、ＤＳＰ１０５は、例えば＃１と＃２の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃１のＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃１の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃１のＳＷ１のオンオフ動作により、＃１の電池セル１０２から放電された電力が＃１のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃１のＳＷ２のオンオフ動作により、＃１のインダクタＬに蓄積された電力が＃２の電池セル１０２に充電される。逆に例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃２の電池セル１０２の電圧が＃１の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃１のＳＷ２のオンオフ動作により、＃２の電池セル１０２から放電された電力が＃１のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃１のＳＷ１のオンオフ動作により、＃１のインダクタＬに蓄積された電力が＃１の電池セル１０２に充電される。 The voltage monitoring unit 106 detects the voltages at both ends of the battery cells 102 # 1 to # 4 constituting the stack 101 and outputs the detected voltage to the DSP 105 as a digital value.
In the configuration of the converter balance circuit 100 described above, when the DSP 105 determines that the balance control between the battery cells 102 of # 1 and # 2 is performed, for example, the DSP 105 designates a predetermined frequency and duty ratio to the switch control unit 104. Then, it instructs to operate # 1 SW1 and SW2. For example, the DSP 105 determines that the voltage of the # 1 battery cell 102 is higher than the voltage of the # 2 battery cell 102 based on the voltage monitoring result of the voltage monitoring unit 106. In this case, first, the power discharged from the # 1 battery cell 102 is accumulated in the # 1 inductor L by the on / off operation of the # 1 SW1. Subsequently, the # 2 battery cell 102 is charged with the electric power stored in the # 1 inductor L by the on / off operation of the # 1 SW2 delayed by the duty ratio. Conversely, for example, the DSP 105 determines that the voltage of the # 2 battery cell 102 is higher than the voltage of the # 1 battery cell 102 based on the voltage monitoring result of the voltage monitoring unit 106. In this case, first, the power discharged from the # 2 battery cell 102 is accumulated in the # 1 inductor L by the ON / OFF operation of the # 1 SW2. Subsequently, the # 1 battery cell 102 is charged with the electric power stored in the # 1 inductor L by the on / off operation of the # 1 SW1 delayed by the duty ratio.

また、ＤＳＰ１０５は、＃２と＃３の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃２のＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃２の電池セル１０２の電圧が＃３の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃２のＳＷ１のオンオフ動作により、＃２の電池セル１０２から放電された電力が＃２のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃２のＳＷ２のオンオフ動作により、＃２のインダクタＬに蓄積された電力が＃３の電池セル１０２に充電される。逆に例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃３の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃２のＳＷ２のオンオフ動作により、＃３の電池セル１０２から放電された電力が＃２のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃２のＳＷ１のオンオフ動作により、＃２のインダクタＬに蓄積された電力が＃２の電池セル１０２に充電される。 When the DSP 105 determines that the balance control between the battery cells 102 of # 2 and # 3 is to be performed, the DSP 105 designates a predetermined frequency and duty ratio to the switch control unit 104, and switches SW1 and SW2 of # 2. To operate. For example, the DSP 105 determines that the voltage of the # 2 battery cell 102 is higher than the voltage of the # 3 battery cell 102 based on the voltage monitoring result of the voltage monitoring unit 106. In this case, first, the power discharged from the # 2 battery cell 102 is accumulated in the # 2 inductor L by the on / off operation of the # 2 SW1. Subsequently, the power stored in the # 2 inductor L is charged in the # 3 battery cell 102 by the ON / OFF operation of the # 2 SW2 delayed by the duty ratio. Conversely, for example, the DSP 105 determines that the voltage of the # 3 battery cell 102 is higher than the voltage of the # 2 battery cell 102 based on the voltage monitoring result of the voltage monitoring unit 106. In this case, first, the power discharged from the # 3 battery cell 102 is accumulated in the # 2 inductor L by the on / off operation of the # 2 SW2. Subsequently, the power stored in the # 2 inductor L is charged in the # 2 battery cell 102 by the on / off operation of the # 2 SW1 delayed by the duty ratio.

さらに、ＤＳＰ１０５は、＃３と＃４の電池セル１０２間のバランス制御を実施すると判定したときには、スイッチ制御部１０４に対して、所定の周波数とデューティー比を指定して、＃３のスイッチング素子ＳＷ１，ＳＷ２を動作させるように指示する。そして例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃３の電池セル１０２の電圧が＃４の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃３のＳＷ１のオンオフ動作により、＃３の電池セル１０２から放電された電力が＃３のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃３のＳＷ２のオンオフ動作により、＃３のインダクタＬに蓄積された電力が＃４の電池セル１０２に充電される。逆に例えば、ＤＳＰ１０５が、電圧監視部１０６の電圧監視結果に基づいて、＃４の電池セル１０２の電圧が＃３の電池セル１０２の電圧よりも高いと判定する。この場合はまず、＃３のＳＷ２のオンオフ動作により、＃４の電池セル１０２から放電された電力が＃３のインダクタＬに蓄積される。続いて、デューティー比分だけ遅れた＃３のＳＷ１のオンオフ動作により、＃３のインダクタＬに蓄積された電力が＃３の電池セル１０２に充電される。 Furthermore, when the DSP 105 determines that the balance control between the battery cells 102 of # 3 and # 4 is to be performed, the DSP 105 designates a predetermined frequency and duty ratio to the switch control unit 104, and switches the switching element SW1 of # 3. , SW2 is instructed to operate. For example, the DSP 105 determines that the voltage of the # 3 battery cell 102 is higher than the voltage of the # 4 battery cell 102 based on the voltage monitoring result of the voltage monitoring unit 106. In this case, first, the electric power discharged from the # 3 battery cell 102 is accumulated in the # 3 inductor L by the on / off operation of the # 3 SW1. Subsequently, the # 4 battery cell 102 is charged with the electric power stored in the # 3 inductor L by the on / off operation of the SW3 # 3 delayed by the duty ratio. Conversely, for example, the DSP 105 determines that the voltage of the # 4 battery cell 102 is higher than the voltage of the # 3 battery cell 102 based on the voltage monitoring result of the voltage monitoring unit 106. In this case, first, the power discharged from the battery cell 102 of # 4 is accumulated in the inductor L of # 3 by the ON / OFF operation of SW2 of # 3. Subsequently, the power stored in the # 3 inductor L is charged in the # 3 battery cell 102 by the on / off operation of the # 3 SW1 delayed by the duty ratio.

以上のようにして、コンバータバランス回路１００では、電圧監視部１０６でのスタック１０１内の各電池セル１０２の電圧監視の結果、バランス制御が必要であると判定されたときには、＃１から＃３のインダクタＬおよび＃１から＃３のスイッチング素子ＳＷ１，ＳＷ２の組が順次選択的に動作させられる。この結果、＃１から＃４の各電池セル１０２のそれぞれ隣接する電池セル１０２間でバランス制御が順次実施され、その動作が繰り返されることにより、最終的にスタック１０１内の＃１から＃４の電池セル１０２の電圧が均一になる。 As described above, in the converter balance circuit 100, when it is determined that balance control is necessary as a result of the voltage monitoring of each battery cell 102 in the stack 101 by the voltage monitoring unit 106, steps # 1 to # 3 are performed. A set of the switching elements SW1 and SW2 of the inductor L and # 1 to # 3 is selectively operated sequentially. As a result, the balance control is sequentially performed between the battery cells 102 adjacent to each of the battery cells 102 of # 1 to # 4, and the operation is repeated, so that the # 1 to # 4 in the stack 101 are finally obtained. The voltage of the battery cell 102 becomes uniform.

図２は、一組のスイッチング素子ＳＷ１，ＳＷ２を制御するためのスイッチ制御部１０４の詳細な回路構成図である。
スイッチ制御部１０４内のドライバ２０１は、ＤＳＰ１０５から指定される周波数およびデューティー比を有する各パルス信号を発振し、それぞれスイッチング素子ＳＷ１およびＳＷ２に供給する。 FIG. 2 is a detailed circuit configuration diagram of the switch control unit 104 for controlling the pair of switching elements SW1 and SW2.
The driver 201 in the switch control unit 104 oscillates each pulse signal having a frequency and a duty ratio specified by the DSP 105 and supplies them to the switching elements SW1 and SW2, respectively.

スイッチ制御部１０４内のマルチプレクサ（ＭＵＸ）２０２は、スイッチング素子ＳＷ１の両端（ドレイン−ソース）電圧／電流、スイッチング素子ＳＷ２の両端（ドレイン−ソース）電圧／電流、およびインダクタＬに直列に接続される抵抗Ｒ（図１では省略してある）を流れる電流（インダクタ平均電流またはピーク電流）をそれぞれアナログ信号として検出する。各電圧／電流検出信号は、Ａ／Ｄ（アナログ／デジタル）変換器２０３でデジタル信号に変換されてＤＳＰ１０５に通知される。 The multiplexer (MUX) 202 in the switch control unit 104 is connected in series to both ends (drain-source) voltage / current of the switching element SW1, both ends (drain-source) voltage / current of the switching element SW2, and the inductor L. Each current (inductor average current or peak current) flowing through the resistor R (not shown in FIG. 1) is detected as an analog signal. Each voltage / current detection signal is converted into a digital signal by an A / D (analog / digital) converter 203 and notified to the DSP 105.

スイッチ制御部１０４内の差動アンプ２０４は、インダクタ平均電流またはピーク電流が所定の閾値を超えた場合に、電流リミッタ出力をアクティブにする。電流リミッタ出力がアクティブになると、ドライバ２０１は、各パルス信号の出力を停止してスイッチング素子ＳＷ１，ＳＷ２のスイッチング動作を停止させる。これにより、回路障害等により過大なインダクタ平均電流またはピーク電流が流れて電池セル１０２やスイッチング素子ＳＷ１、ＳＷ２、インダクタＬ等が破壊される事故を未然に防ぐ。 The differential amplifier 204 in the switch control unit 104 activates the current limiter output when the inductor average current or peak current exceeds a predetermined threshold. When the current limiter output becomes active, the driver 201 stops the output of each pulse signal and stops the switching operation of the switching elements SW1 and SW2. As a result, an accident that an excessive inductor average current or peak current flows due to a circuit failure or the like to destroy the battery cell 102, the switching elements SW1, SW2, the inductor L, or the like can be prevented.

図３は、本実施形態の制御動作のタイミングチャートである。（ａ）に示される時刻ｔ１で、車両がイグニッションオフ（ＩＧ−ＯＦＦ）またはアイドリング開始となった後、（ｂ）に示されるように内部のタイマーにて一定時間が待機された後、（ｃ）に示されるように、時刻ｔ２で本実施形態のコンバータバランス回路１００が均等化の動作を開始する。コンバータバランス回路１００は、スタック１０１内の全ての電池セル１０２について均等化の動作を終了すると、時刻ｔ３で均等化の制御動作を停止する。時刻ｔ２からｔ３までのコンバータバランス回路１００による均等化の動作は、イグニッションオフまたはアイドリング開始後に１回だけ実行されてもよいし、一定時間間隔で繰返し実行されてもよい。 FIG. 3 is a timing chart of the control operation of this embodiment. After the vehicle is ignited off (IG-OFF) or started idling at time t1 shown in (a), after waiting for a certain time by an internal timer as shown in (b), (c ), The converter balance circuit 100 of the present embodiment starts the equalization operation at time t2. The converter balance circuit 100 stops the equalization control operation at time t3 when the equalization operation is completed for all the battery cells 102 in the stack 101. The equalization operation by the converter balance circuit 100 from the time t2 to the time t3 may be executed only once after the start of ignition off or idling, or may be repeatedly executed at regular time intervals.

図２の構成を有する本実施形態において、バランス制御部として動作するＤＳＰ１０５は、バランス回路１０３内のスイッチング素子ＳＷ１，２を含む回路素子における電力損失が小さくなるように、スイッチ制御部１０４内のドライバ２０１が出力する各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。図２の構成では、スイッチング信号源およびそれに対する制御は省略されているが、これらを入れてもよい。 In the present embodiment having the configuration of FIG. 2, the DSP 105 operating as a balance control unit has a driver in the switch control unit 104 so that power loss in the circuit elements including the switching elements SW1 and SW2 in the balance circuit 103 is reduced. One or more of the frequency of each pulse signal which 201 outputs, duty ratio, or the switching signal source which supplies electric power to switching element SW1 and 2 are controlled. In the configuration of FIG. 2, the switching signal source and the control for it are omitted, but these may be included.

より具体的には、スイッチング素子ＳＷ１，ＳＷ２がＦＥＴ（電界効果トランジスタ）である場合に、ＤＳＰ１０５は次のように動作する。まず、ＤＳＰ１０５は、スイッチング素子ＳＷ１，ＳＷ２のそれぞれについて、オフ時のドレイン−ソース間電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の各値に対してターンオン遷移時間およびターンオフ遷移時間の各値をあらかじめ計測したマップデータを保持する。次に、ＤＳＰ１０５は、スイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値を計測する。そして、ＤＳＰ１０５は、計測したスイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース間電圧、オン時のドレイン−ソース電流および電圧、または温度のいずれか１つ以上の値と、それらの値を用いて前述のマップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出する。ＤＳＰ１０５は、その算出結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失が小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。 More specifically, when the switching elements SW1 and SW2 are FETs (field effect transistors), the DSP 105 operates as follows. First, for each of the switching elements SW1 and SW2, the DSP 105 turns on the turn-on transition time with respect to any one or more values of drain-source voltage when turned off, drain-source current and voltage when turned on, and temperature. And map data obtained by measuring each value of the turn-off transition time in advance. Next, the DSP 105 measures at least one of the drain-source voltage when the switching elements SW1 and SW2 are turned off, the drain-source current and voltage when turned on, and the temperature. Then, the DSP 105 uses one or more values of the measured drain-source voltage when the switching elements SW1 and SW2 are turned off, the drain-source current and voltage when turned on, and the temperature, and these values. A turn-on transition time and a turn-off transition time obtained by referring to the map data are calculated. The DSP 105 is either one of the frequency of each pulse signal, the duty ratio, or a switching signal source that supplies power to the switching elements SW1 and SW2 so that the switching loss of the switching elements SW1 and SW2 is reduced based on the calculation result. Control one or more.

図２に示される実施形態では、ＤＳＰ１０５は、スイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して、スイッチング素子ＳＷ１，ＳＷ２のオフ時のドレイン−ソース電圧、オン時のドレイン−ソース電流および電圧を計測する。温度の計測は省略されている。ＤＳＰ１０５は、これらの計測値と、それらの値を用いて前述のマップデータを参照して得られるターンオン遷移時間およびターンオフ遷移時間とを算出する。ＤＳＰ１０５は、その算出結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失が小さくなるように、各パルス信号の周波数およびデューティー比を制御する。図２の構成では、スイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源およびそれに対する制御は省略されているが、これらを入れてもよい。 In the embodiment shown in FIG. 2, the DSP 105 performs the drain-source voltage when the switching elements SW <b> 1 and SW <b> 2 are off and the drain-source when the switching element SW <b> 2 is on via the MUX 202 and the A / D converter 203 in the switch control unit 104. Measure current and voltage. Measurement of temperature is omitted. The DSP 105 calculates these measured values and the turn-on transition time and the turn-off transition time obtained by referring to the above-described map data using these values. The DSP 105 controls the frequency and duty ratio of each pulse signal so that the switching loss of the switching elements SW1 and SW2 is reduced based on the calculation result. In the configuration of FIG. 2, the switching signal source that supplies power to the switching elements SW1 and SW2 and the control for the switching signal source are omitted, but these may be included.

図２の構成において、上述の計測結果に基づいてスイッチング素子ＳＷ１，ＳＷ２のオン抵抗損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、スイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御してもよい。 In the configuration of FIG. 2, the frequency of each pulse signal, the duty ratio, and the switching signal that supplies power to the switching elements SW1 and SW2 so that the on-resistance loss of the switching elements SW1 and SW2 is further reduced based on the measurement result described above. Any one or more of the sources may be controlled.

図２の構成において、さらに次のような制御をしてもよい。ＤＳＰ１０５は、スイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して、インダクタ平均電流またはピーク電流をさらに計測する。そして、ＤＳＰ１０５は、計測したインダクタ平均電流またはピーク電流に基づいてインダクタＬにおける電力損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。 In the configuration of FIG. 2, the following control may be further performed. The DSP 105 further measures the inductor average current or peak current via the MUX 202 and the A / D converter 203 in the switch control unit 104. Then, the DSP 105 switches the frequency of each pulse signal, the duty ratio, or the switching signal that supplies power to the switching elements SW1 and SW2 so that the power loss in the inductor L is further reduced based on the measured average inductor current or peak current. Control any one or more of the sources.

また、本実施形態において、さらに次のような制御をしてもよい。ＤＳＰ１０５は、均等化において充電動作が実行されるスタック１０１内の１つ以上の他の電池セルの内部抵抗を、図１の電圧監視部１０６を介してさらに計測する。そして、ＤＳＰ１０５は、計測した内部抵抗に基づいて上記充電動作が実行される電池セル１０２の内部抵抗損失もさらに小さくなるように、各パルス信号の周波数、デューティー比、またはスイッチング素子ＳＷ１，ＳＷ２に電力を供給するスイッチング信号源のいずれか１つ以上を制御する。 In the present embodiment, the following control may be further performed. The DSP 105 further measures the internal resistance of one or more other battery cells in the stack 101 in which the charging operation is performed in equalization via the voltage monitoring unit 106 in FIG. Then, the DSP 105 uses the frequency of each pulse signal, the duty ratio, or power to the switching elements SW1 and SW2 so that the internal resistance loss of the battery cell 102 in which the charging operation is performed based on the measured internal resistance is further reduced. Any one or more of the switching signal sources that supply the signal are controlled.

以上の本実施形態の構成により、バランス回路１０３を構成する少なくともスイッチング素子ＳＷ１，ＳＷ２のスイッチング損失またはオン抵抗損失を含めた最適な電池セル１０２の均等化を実現することが可能となる。また、必要に応じてインダクタＬの寄生抵抗損失またはコア損失、充電される電池セル１０２の内部抵抗損失等の電力損失も含めた最適な電池セル１０２の均等化を実現することが可能となる。 With the configuration of the present embodiment described above, it is possible to realize the optimal equalization of the battery cells 102 including at least the switching loss or the on-resistance loss of the switching elements SW1 and SW2 constituting the balance circuit 103. Further, it is possible to realize the optimum equalization of the battery cells 102 including the power loss such as the parasitic resistance loss or the core loss of the inductor L and the internal resistance loss of the battery cell 102 to be charged as necessary.

以上の構成を有する実施形態の詳細な動作について、以下に説明する。
図４は、図１および図２に示されるスイッチング素子ＳＷ１，ＳＷ２の回路構成図である。両方のスイッチング素子とも同じ回路によって構成される。この図に示されるように、スイッチング素子ＳＷ１，２は、ＦＥＴによって構成されている。ＦＥＴのゲート端子４０１には、図２のスイッチ制御部１０４内のドライバ２０１からのパルス信号４０５が入力する。図２に示されるように、ＦＥＴがスイッチング素子ＳＷ１である場合には、そのドレイン端子４０２は図２の＃１の電池セル１０２のプラス極に接続され、ソース端子４０３はインダクタＬに接続される。ＦＥＴがスイッチング素子ＳＷ２である場合には、そのドレイン端子４０２は図２のインダクタＬに接続され、ソース端子４０３は＃２の電池セル１０２のマイナス極に接続される。ＦＥＴのドレイン端子４０２とソース端子４０３間には、寄生ダイオードであるボディダイオード４０４が存在する。そして、本実施形態では、図２のスイッチ制御部１０４内のＭＵＸ２０２およびＡ／Ｄ変換器２０３が、スイッチング素子ＳＷ１，ＳＷ２であるＦＥＴのドレイン端子４０２とソース端子４０３間の電圧（ドレイン−ソース電圧）４０６および電流（ドレイン−ソース電流）４０７を検出し、ＤＳＰ１０５に通知している。 The detailed operation of the embodiment having the above configuration will be described below.
FIG. 4 is a circuit configuration diagram of switching elements SW1 and SW2 shown in FIG. 1 and FIG. Both switching elements are constituted by the same circuit. As shown in this figure, the switching elements SW1 and SW2 are constituted by FETs. A pulse signal 405 from the driver 201 in the switch control unit 104 in FIG. 2 is input to the gate terminal 401 of the FET. As shown in FIG. 2, when the FET is the switching element SW1, its drain terminal 402 is connected to the positive electrode of the # 1 battery cell 102 in FIG. 2, and its source terminal 403 is connected to the inductor L. . When the FET is the switching element SW2, its drain terminal 402 is connected to the inductor L in FIG. 2, and its source terminal 403 is connected to the negative pole of the # 2 battery cell 102. A body diode 404 that is a parasitic diode exists between the drain terminal 402 and the source terminal 403 of the FET. In the present embodiment, the MUX 202 and the A / D converter 203 in the switch control unit 104 of FIG. ) 406 and current (drain-source current) 407 are detected and notified to the DSP 105.

ここで、スイッチング素子ＳＷ１，ＳＷ２であるＦＥＴにおいて発生するスイッチング損失について考察する。
図５は、ＦＥＴにおけるスイッチング損失の説明図である。図５（ａ）および（ｂ）はそれぞれ、スイッチング素子ＳＷ１，ＳＷ２に印加されるパルス信号４０５（図４参照）の波形例を示している。このようにスイッチング素子ＳＷ１，ＳＷ２に印加されるパルス信号４０５は、デューティー比分だけ位相がずれて印加される。この結果、図５の例では、例えば＃１の電池セル１０２の電圧が＃２の電池セル１０２の電圧よりも高い場合に、まず、図５（ａ）のパルス信号の立上がりによりスイッチング素子ＳＷ１が動作し、＃１の電池セル１０２から放電された電力がインダクタＬに蓄電される。その直後の図５（ａ）のパルス信号の立下がりおよび図５（ｂ）のパルス信号の立上がりによりスイッチング素子ＳＷ２が動作し、インダクタＬ内の電力が＃２の電池セル１０２に充電される。＃２の電池セル１０２の電圧のほうが＃１の電池セル１０２の電圧よりも高い場合には、図５（ａ）および（ｂ）のパルス信号の位相関係は逆になる。これによりまず、＃２の電池セル１０２から放電された電力がインダクタＬに蓄電され、続いて、インダクタＬ内の電力が＃１の電池セル１０２に充電される。いま、スイッチング素子ＳＷ１のスイッチング損失について着目してみる。なお、スイッチング素子ＳＷ２についても同じ考え方が適用できる。図５（ａ）のパルス信号４０５を拡大すると図５（ｃ）のようになる。このパルス信号４０５の印加により、スイッチング素子ＳＷ１のＦＥＴのドレイン−ソース電圧は、図５（ｄ）に示されるように変化する。また、スイッチング素子ＳＷ１のＦＥＴのドレイン−ソース電流は図５（ｅ）に示されるように変化する。そして、このときのスイッチング素子ＳＷ１のＦＥＴのスイッチング損失は、図５（ｆ）の塗りつぶし部分５０１として示されるように、ドレイン−ソース電圧とドレイン−ソース電流の積で表すことができる。ＦＥＴのスイッチング損失を数式で表すと、次式に示されるようになる。 Here, the switching loss generated in the FETs that are the switching elements SW1 and SW2 will be considered.
FIG. 5 is an explanatory diagram of switching loss in the FET. 5A and 5B show examples of waveforms of the pulse signal 405 (see FIG. 4) applied to the switching elements SW1 and SW2, respectively. In this way, the pulse signal 405 applied to the switching elements SW1 and SW2 is applied with a phase shifted by the duty ratio. As a result, in the example of FIG. 5, for example, when the voltage of the # 1 battery cell 102 is higher than the voltage of the # 2 battery cell 102, first, the switching element SW <b> 1 is activated by the rise of the pulse signal of FIG. The electric power discharged from the # 1 battery cell 102 is stored in the inductor L. Immediately after that, the switching element SW2 operates by the fall of the pulse signal of FIG. 5A and the rise of the pulse signal of FIG. When the voltage of the # 2 battery cell 102 is higher than the voltage of the # 1 battery cell 102, the phase relationship of the pulse signals in FIGS. 5A and 5B is reversed. As a result, first, the electric power discharged from the # 2 battery cell 102 is stored in the inductor L, and then the electric power in the inductor L is charged into the # 1 battery cell 102. Now, attention is focused on the switching loss of the switching element SW1. The same concept can be applied to the switching element SW2. When the pulse signal 405 in FIG. 5A is enlarged, it becomes as shown in FIG. By applying the pulse signal 405, the drain-source voltage of the FET of the switching element SW1 changes as shown in FIG. Further, the drain-source current of the FET of the switching element SW1 changes as shown in FIG. Then, the switching loss of the FET of the switching element SW1 at this time can be represented by the product of the drain-source voltage and the drain-source current, as shown by the filled portion 501 in FIG. The switching loss of the FET can be expressed by the following equation.

ここで、図２の構成における均等化制御において、数１式のスイッチング損失を低減することを考える。 Here, in the equalization control in the configuration of FIG. 2, it is considered to reduce the switching loss of Equation (1).

スイッチング損失を減らすためには、数１式より、
条件１．電池バランスを取るためのオンタイムドレイン−ソース電流Ｉｄを減らす
条件２．パルス信号４０５（図５（ａ）（ｂ））のスイッチング周波数ｆｓを下げる
条件３．トランジスタの遷移時間ｔ＿ｓｗ（ｏｎ）とｔ＿ｓｗ（ｏｆｆ）を減らす
条件４．オフタイムのドレイン−ソース電圧Ｖｄを下げる
等の方法が有効であることがわかる。 In order to reduce the switching loss,
Condition 1. 1. Conditions for reducing the on-time drain-source current Id for battery balance 2. Conditions for lowering the switching frequency fs of the pulse signal 405 (FIGS. 5A and 5B) 3. Conditions for reducing transistor transition times t_sw (on) and t_sw (off) It can be seen that a method such as lowering the drain-source voltage Vd during off-time is effective.

このうち、条件１．については、スイッチング信号のデューティー比を下げる、もしくは図２のインダクタＬを大きくすることで、オンタイムドレイン−ソース電流Ｉｄを下げることができる。 Of these, condition 1. As for, the on-time drain-source current Id can be lowered by lowering the duty ratio of the switching signal or increasing the inductor L in FIG.

条件２．の周波数ｆｓは、図６の破線６０１として示されるように単純に周波数下げるだけでは、図６の破線６０２として示されるように電流が増えてしまう。そのため、周波数を下げるのに併せて図６の６０３としてデューティー比を下げることにより、図６の６０４として示されるように電流を抑制することができる。あるいは、インダクタＬを大きくすることでも、図６の６０５として示されるように電流を抑制することができる。このことは、次式で表すことができる。 Condition 2. If the frequency fs is simply lowered as shown by the broken line 601 in FIG. 6, the current increases as shown by the broken line 602 in FIG. Therefore, the current can be suppressed as shown by 604 in FIG. 6 by lowering the duty ratio as 603 in FIG. 6 in conjunction with lowering the frequency. Alternatively, the current can be suppressed by increasing the inductor L as shown by 605 in FIG. This can be expressed as:

この式において、Ｅ₂はパルス信号４０５がハイレベルであるときの電位、Ｅ₁はパルス信号４０５がローレベルであるときの電位（一般的にはゼロボルト）である。また、ｔ１からｔ２はパルス信号４０５がハイレベルである期間、ｔ２からｔ３はパルス信号４０５がローレベルである期間である。従って、ｔ１からｔ３はパルス信号４０５の周期に等しい。Ｌは図５のインダクタンスＬに等しい。そして、Ｉ_Lは、インダクタＬに流れる電流である。上記数２式より、パルス信号４０５の周波数を下げるとｔ１からｔ３までの積分期間が長くなるため、電流Ｉ_Lは大きくなる。そこで、数２式において、Ｅ₁は例えばゼロとして、パルス信号４０５がハイレベルとなるｔ１からｔ２までの期間を短く、すなわちデューティー比を小さくすることにより、またはインダクタＬを大きくすることにより、電流Ｉ_Lを小さくすることができる。以上の考察より、周波数を下げ、かつデューティー比を小さくまたはインダクタＬを大きくすることにより、数１式のスイッチング損失を小さくすることができる。なお、周波数ｆｓを下げた場合、ＦＥＴのオン抵抗損失が大きくなるため、それ以上にならないように下げる。 In this equation, E ₂ is a potential when the pulse signal 405 is at a high level, and E ₁ is a potential (generally zero volts) when the pulse signal 405 is at a low level. Further, t1 to t2 are periods in which the pulse signal 405 is at a high level, and t2 to t3 are periods in which the pulse signal 405 is at a low level. Therefore, t1 to t3 are equal to the period of the pulse signal 405. L is equal to the inductance L in FIG. I _L is the current flowing through the inductor L. From the above equation (2), when the frequency of the pulse signal 405 is lowered, the integration period from t1 to t3 becomes longer, so that the current _IL increases. Therefore, the equation (2), E ₁ is zero for example, shortening the period from t1 to the pulse signal 405 goes high to t2, namely by reducing the duty ratio, or by the inductor L is increased, the current I _L can be reduced. From the above consideration, the switching loss of Equation 1 can be reduced by reducing the frequency and decreasing the duty ratio or increasing the inductor L. Note that when the frequency fs is lowered, the on-resistance loss of the FET increases, so it is lowered so as not to exceed it.

条件３．については、ＦＥＴの特性上、遷移時間は電流Ｉｄの大きさによって変化する。そのため、図１または図２のＤＳＰ１０５内に予め、使用するＦＥＴの電流Ｉｄと遷移時間との関係を例えば図７に示される構成のマップとして記憶しておき、最適な電流値となるように、デューティー比、周波数ｆｓの制御を行う。また、ＦＥＴのスイッチング信号源の駆動力を上げることでも遷移時間を短くできる。その場合は例えば、スイッチング信号源の出力を通常１つ使うところを２つ使って出力を大きくすることで、駆動力を上げることが可能である。 Condition 3. As for, due to the characteristics of the FET, the transition time varies depending on the magnitude of the current Id. Therefore, the relationship between the current Id of the FET to be used and the transition time is stored in advance in the DSP 105 of FIG. 1 or FIG. 2 as a map of the configuration shown in FIG. 7, for example, so that the optimum current value is obtained. The duty ratio and frequency fs are controlled. The transition time can also be shortened by increasing the driving power of the FET switching signal source. In that case, for example, the driving force can be increased by increasing the output by using two switching signal sources that normally use one output.

条件４．については制御対象の電池セル１０２自体の特性のため制御はできない。
図８は、以上の考察に基づく、本実施形態によるスイッチング損失を小さくする均等化制御を示すフローチャートである。この制御動作は、図１または図２のＤＳＰ１０５の内部の特には図示しないプロセッサが、特には図示しないメモリに記憶された制御プログラムを実行する動作として実現される。以下、図２を随時参照するものとする。また、以下の説明では、例えば図２のスイッチング素子ＳＷ１を制御する場合を例に説明するが、スイッチング素子ＳＷ２の場合も同様である。 Condition 4. Cannot be controlled due to the characteristics of the battery cell 102 itself to be controlled.
FIG. 8 is a flowchart showing equalization control for reducing the switching loss according to the present embodiment based on the above consideration. This control operation is realized as an operation in which a processor (not shown) in the DSP 105 shown in FIG. 1 or 2 executes a control program stored in a memory (not shown). Hereinafter, FIG. 2 will be referred to as needed. In the following description, for example, the case of controlling the switching element SW1 of FIG. 2 will be described as an example, but the same applies to the case of the switching element SW2.

まず、ＤＳＰ１０５は、特には図示しない温度センサでスイッチング素子ＳＷ１のＦＥＴ付近の温度を測定し、その値を取得する（ステップＳ８０１）。
次に、ＤＳＰ１０５は、スイッチング素子ＳＷ１のＦＥＴのオフ時の電圧Ｖｄを、ＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得する（ステップＳ８０２）。 First, the DSP 105 measures the temperature in the vicinity of the FET of the switching element SW1 with a temperature sensor (not shown), and acquires the value (step S801).
Next, the DSP 105 acquires the voltage Vd when the FET of the switching element SW1 is turned off via the MUX 202 and the A / D converter 203 (step S802).

ＤＳＰ１０５は、スイッチング素子ＳＷ１のＦＥＴのオン時の電流Ｉｄと電圧Ｖｄ′を、ＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得する（ステップＳ８０３）。
ＤＳＰ１０５は、内部に保持しているスイッチング素子ＳＷ１のＦＥＴの特性マップを使って、ステップＳ８０１〜Ｓ８０３で取得した温度、オフ時電圧Ｖｄ、オン時電流Ｉｄ、オン時電圧Ｖｄ′に対応する、ＦＥＴのターンオン遷移時間ｔｒ、およびターンオフ遷移時間ｔｆを取得する（ステップＳ８０４）。図７の説明では、マップは、電流Ｉｄによって遷移時間が定まるように構成されたが、ここでは、Ｖｄ、Ｉｄ、およびＶｄ′のいずれか１つ以上によってｔｒおよびｔｆが得られるように構成される。 The DSP 105 acquires the current Id and the voltage Vd ′ when the FET of the switching element SW1 is turned on via the MUX 202 and the A / D converter 203 (step S803).
The DSP 105 uses the FET characteristic map of the switching element SW1 held therein, and corresponds to the temperature, the off-time voltage Vd, the on-time current Id, and the on-time voltage Vd ′ acquired in steps S801 to S803. The turn-on transition time tr and the turn-off transition time tf are acquired (step S804). In the description of FIG. 7, the map is configured such that the transition time is determined by the current Id, but here, the map is configured such that tr and tf are obtained by any one or more of Vd, Id, and Vd ′. The

ＤＳＰ１０５は、上述の取得した各値を用いて、前述の数１式に従ってスイッチング損失を計算し、また、次式に従ってオン抵抗損失を計算する（ステップＳ８０５）。 The DSP 105 calculates the switching loss according to the above equation 1 using each of the acquired values, and calculates the on-resistance loss according to the following equation (step S805).

ＤＳＰ１０５は、ステップＳ８０５で計算した各損失の大きさを比較する（ステップＳ８０６）。 The DSP 105 compares the magnitudes of the losses calculated in step S805 (step S806).

ステップＳ８０６での比較の結果、スイッチング損失のほうがオン抵抗損失よりも大きければ、ＤＳＰ１０５は、遷移時間ｔｒ、ｔｆが最小になるように電流またはデューティー比を計算し、調整する。また、パルス信号４０５のスイッチング周波数ｆｓを下げる。あるいは、前述したように、スイッチング信号源の出力を上げる（以上、ステップＳ８０６→Ｓ８０７）。 If the result of comparison in step S806 is that the switching loss is greater than the on-resistance loss, the DSP 105 calculates and adjusts the current or duty ratio so that the transition times tr and tf are minimized. Further, the switching frequency fs of the pulse signal 405 is lowered. Alternatively, as described above, the output of the switching signal source is increased (steps S806 → S807).

ステップＳ８０６での比較の結果、オン抵抗損失のほうがスイッチング損失よりも大きければ、ＤＳＰ１０５は、遷移時間ｔｒ、ｔｆが最小になるように電流またはデューティー比を計算し、調整する。また、パルス信号４０５のスイッチング周波数ｆｓを上げる。あるいは、前述したように、スイッチング信号源の出力を上げる（以上、ステップＳ８０６→Ｓ８０８）。 If the on-resistance loss is larger than the switching loss as a result of the comparison in step S806, the DSP 105 calculates and adjusts the current or duty ratio so that the transition times tr and tf are minimized. Further, the switching frequency fs of the pulse signal 405 is increased. Alternatively, as described above, the output of the switching signal source is increased (steps S806 → S808).

以上のフローチャートで示される制御動作により、本実施形態では、スイッチング素子ＳＷ１およびスイッチング素子ＳＷ２におけるスイッチング損失およびオン抵抗損失が小さくなるようにしながら、電池セル１０２の均等化動作を実行することが可能となる。 According to the control operation shown in the above flowchart, in the present embodiment, it is possible to execute the equalization operation of the battery cells 102 while reducing the switching loss and the on-resistance loss in the switching element SW1 and the switching element SW2. Become.

以上の説明では、スイッチング素子ＳＷ１、ＳＷ２を構成するＦＥＴのスイッチング損失およびオン抵抗損失に着目して、それらの電力損失を小さくするような均等化制御が実施された。これらに加えて、インダクタＬにおける寄生抵抗損失またはコア損失を考慮に入れることも可能である。これらの損失は、次式で表すことができる。 In the above description, the equalization control is performed so as to reduce the power loss by paying attention to the switching loss and on-resistance loss of the FETs constituting the switching elements SW1 and SW2. In addition to these, it is also possible to take into account parasitic resistance losses or core losses in the inductor L. These losses can be expressed as:

従って、インダクタＬにおける損失を小さくするためには、図２のＭＵＸ２０２およびＡ／Ｄ変換器２０３を介して取得されるインダクタ平均電流またはピーク電流が小さくなるようにＤＳＰ１０５が均等化制御を実施する。 Therefore, in order to reduce the loss in the inductor L, the DSP 105 performs equalization control so that the inductor average current or peak current obtained via the MUX 202 and the A / D converter 203 in FIG.

またさらに、均等化制御において充電されるべき電池セル１０２の内部抵抗損失を考慮に入れることも可能である。この損失は、次式で表すことができる。 Furthermore, it is possible to take into account the internal resistance loss of the battery cell 102 to be charged in the equalization control. This loss can be expressed by the following equation.

従って、電池セル１０２における内部抵抗損失を小さくするためには、均等化における充電側の電池セル１０２に流れる平均電流、内部抵抗値、およびデューティー比が小さくなるようにＤＳＰ１０５が均等化制御を実施する。 Therefore, in order to reduce the internal resistance loss in the battery cell 102, the DSP 105 performs equalization control so that the average current, the internal resistance value, and the duty ratio flowing through the charging-side battery cell 102 in the equalization are reduced. .

以上説明した実施形態では、均等化制御は、インダクタＬを用いたバランス回路を用いて実施された。このほか、トランスやキャパシタを含んでスイッチング素子によるスイッチング動作を行いながら、所定の電池セル、スタック内の電池セル、または組電池全体から電力を放電させてその電力を所定の電池セルまたはスタック内の電池セルへ充電する動作を実行するバランス回路を用いてもよい。その場合には、スイッチング素子に加えて、トランスやキャパシタにおける損失が小さくなるようにＤＳＰ等が均等化制御を実施してもよい。 In the embodiment described above, the equalization control is performed using a balance circuit using the inductor L. In addition, while performing a switching operation using a switching element including a transformer and a capacitor, power is discharged from a predetermined battery cell, a battery cell in the stack, or the entire assembled battery, and the power is discharged from the predetermined battery cell or stack. You may use the balance circuit which performs the operation | movement which charges a battery cell. In that case, in addition to the switching element, the DSP or the like may perform equalization control so that the loss in the transformer or capacitor is reduced.

さらに、ＦＥＴにかかる電流と電圧とスイッチ制御信号の関係から、ＦＥＴの各パラメータを推定して、マップを使用せずに、効率が最大となる均等化制御を行うことも可能である。 Further, it is possible to estimate each parameter of the FET from the relationship between the current and voltage applied to the FET and the switch control signal and perform equalization control that maximizes the efficiency without using a map.

１００コンバータバランス回路
１０１スタック
１０２電池セル
１０３バランス回路
１０４スイッチ制御部
１０５デジタルシグナルプロセッサ（ＤＳＰ）
１０６電圧監視部
２０１ドライバ
２０２マルチプレクサ（ＭＵＸ）
２０３Ａ／Ｄ（アナログ／デジタル）変換器
２０４差動アンプ
４０１ゲート端子
４０２ドレイン端子
４０３ソース端子
４０４ボディダイオード
４０５パルス信号
４０６ドレイン−ソース電圧
４０７ドレイン−ソース電流
５０１スイッチング損失
ＳＷ１、ＳＷ２スイッチング素子
Ｌインダクタ
Ｒ抵抗 DESCRIPTION OF SYMBOLS 100 Converter balance circuit 101 Stack 102 Battery cell 103 Balance circuit 104 Switch control part 105 Digital signal processor (DSP)
106 Voltage monitoring unit 201 Driver 202 Multiplexer (MUX)
203 A / D (Analog / Digital) Converter 204 Differential Amplifier 401 Gate Terminal 402 Drain Terminal 403 Source Terminal 404 Body Diode 405 Pulse Signal 406 Drain-Source Voltage 407 Drain-Source Current 501 Switching Loss SW1, SW2 Switching Element L Inductor R resistance

Claims

A battery voltage equalizing device for equalizing voltages of a plurality of battery cells in an assembled battery to which a plurality of battery cells are connected,
While performing the switching operation by the switching element, the operation of discharging the power from one or more of the battery cells and the operation of charging the discharged power to the other battery cells are performed to equalize the voltages of the battery cells. The balance circuit
A switch controller for supplying the pulse signal to the switching element to execute the switching operation;
Control one or more of the frequency of the pulse signal, the duty ratio, or the switching signal source that supplies power to the switching element so that the power loss in the circuit element including the switching element in the balance circuit is reduced. A balance control unit;
A battery voltage equalizing apparatus comprising:

The switching element is a field effect transistor;
The balance control unit
Each value of the turn-on transition time and the turn-off transition time was measured in advance for each value of one or more of the drain-source voltage when the switching element was off, the drain-source current and voltage when the switching element was on, and the temperature. Holds map data,
Measuring one or more values of drain-source voltage when the switching element is off, drain-source current and voltage when the switching element is on, or temperature;
One or more values of the measured drain-source voltage when the switching element is turned off, drain-source current and voltage when the switching element is turned on, and temperature, and the map data is obtained using the value. Switching for supplying power to the frequency, duty ratio of the pulse signal, or the switching element so as to reduce the switching loss of the switching element based on the calculation result. Control any one or more of the signal sources,
The battery voltage equalization apparatus according to claim 1.

The balance control unit is either a frequency of the pulse signal, a duty ratio, or a switching signal source that supplies power to the switching element so that the on-resistance loss of the switching element is further reduced based on the calculation result. Control one or more,
The battery voltage equalization apparatus according to claim 2, wherein:

The balance circuit further includes an inductor that temporarily holds the discharged power,
The balance control unit
Further measure the current flowing through the inductor,
One or more of the frequency of the pulse signal, the duty ratio, or the switching signal source that supplies power to the switching element are set so that the power loss in the inductor is further reduced based on the measured current flowing through the inductor. Control,
The battery voltage equalization apparatus according to any one of claims 2 and 3.

The balance control unit
Further measuring an internal resistance of the one or more other battery cells where the charging operation is performed;
The frequency of the pulse signal, the duty ratio, or the switching so that the internal resistance loss of the one or more other battery cells in which the charging operation in the equalization is performed based on the measured internal resistance is further reduced. Control any one or more of the switching signal sources that supply power to the elements;
The battery voltage equalizing apparatus according to any one of claims 2 to 4, wherein the battery voltage equalizing apparatus is provided.

A battery voltage equalization method for equalizing voltages of a plurality of battery cells in an assembled battery to which a plurality of battery cells are connected,
While performing the switching operation by the switching element, the operation of discharging the power from one or more of the battery cells and the operation of charging the one or more other battery cells to equalize the voltage of the battery cells Let
Supplying a pulse signal to each of the switching elements to cause the switching elements to perform the switching operation;
Any one of the frequency of the pulse signal, the duty ratio, or the switching signal source for supplying power to the switching element so that the power loss in the circuit element including the switching element in the circuit for performing equalization is reduced. To control the above,
The battery voltage equalization method characterized by the above-mentioned.

The switching element is a field effect transistor;
Each value of the turn-on transition time and the turn-off transition time was measured in advance for each value of one or more of the drain-source voltage when the switching element was off, the drain-source current and voltage when the switching element was on, and the temperature. Holds map data,
Measuring one or more values of drain-source voltage when the switching element is off, drain-source current and voltage when the switching element is on, or temperature;
One or more values of the measured drain-source voltage when the switching element is turned off, drain-source current and voltage when the switching element is turned on, and temperature, and the map data is obtained using the value. Calculated turn-on transition time and turn-off transition time,
Control one or more of the frequency of the pulse signal, the duty ratio, or the switching signal source that supplies power to the switching element so that the switching loss of the switching element is reduced based on the calculation result.
The battery voltage equalization method according to claim 6.

Based on the calculation result, one or more of the frequency and duty ratio of the pulse signal or the switching signal source that supplies power to the switching element are controlled so that the on-resistance loss of the switching element is further reduced. ,
The battery voltage equalization method according to claim 7.

Further measuring the current flowing in the inductor that temporarily holds the discharged power in the circuit for equalization,
One or more of the frequency of the pulse signal, the duty ratio, or the switching signal source that supplies power to the switching element are set so that the power loss in the inductor is further reduced based on the measured current flowing through the inductor. Control,
The battery voltage equalization method according to claim 7, wherein the battery voltage is equalized.

Further measuring an internal resistance of the one or more other battery cells where the charging operation is performed;
The frequency of the pulse signal, the duty ratio, or the switching so that the internal resistance loss of the one or more other battery cells in which the charging operation in the equalization is performed based on the measured internal resistance is further reduced. Control any one or more of the switching signal sources that supply power to the elements;
The battery voltage equalizing method according to claim 7, wherein the battery voltage is equalized.