JP2015061378A - Balance correction device and power storage device - Google Patents

Balance correction device and power storage device Download PDF

Info

Publication number
JP2015061378A
JP2015061378A JP2013193119A JP2013193119A JP2015061378A JP 2015061378 A JP2015061378 A JP 2015061378A JP 2013193119 A JP2013193119 A JP 2013193119A JP 2013193119 A JP2013193119 A JP 2013193119A JP 2015061378 A JP2015061378 A JP 2015061378A
Authority
JP
Japan
Prior art keywords
power storage
voltage
positive
balance correction
negative terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013193119A
Other languages
Japanese (ja)
Inventor
健志 ▲浜▼田
健志 ▲浜▼田
Kenji Hamada
真鶴 宮崎
Masatsuru Miyazaki
真鶴 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2013193119A priority Critical patent/JP2015061378A/en
Publication of JP2015061378A publication Critical patent/JP2015061378A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a damage of an element configuring a circuit when a line disconnection occurs in the circuit.SOLUTION: A balance correction device 1 includes capacitive elements C1, C2, connected between the positive and negative terminals of power storage cells B1, B2, for equalizing the voltages of the power storage cells B1, B2 through an inductor L by the on/off control of switching elements S1, S2. The balance correction device 1 further includes constant voltage diodes D1, D2 connected in an inverse direction between the positive and negative terminals of the power storage cells B1, B2, and having a breakdown voltage higher than the maximum value that the battery voltage of the power storage cells connected in the inverse direction can take, and lower than the withstanding voltage of an element, constituting the balance correction device 1, which may be damaged by a high voltage applied due to the disconnection of a line that connects the power storage cells to the capacitive elements C1, C2.

Description

この発明は、直列接続された複数の蓄電セルからなる集合電池において、蓄電セル間又は直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置及び蓄電装置に関する。   The present invention relates to a balance correction device and a power storage device for equalizing voltages between power storage cells or between power storage modules composed of a plurality of power storage cells connected in series in an assembled battery composed of a plurality of power storage cells connected in series.

複数の蓄電セルが直列接続されてなる集合電池にあっては、放電能力の低下や寿命の短縮化を防ぐために蓄電セル間の電圧(起電力)のばらつきを抑える必要がある。とくに電気自動車等に用いられる蓄電装置のように、多数の蓄電セルからなる集合電池については蓄電セル間の電圧のばらつきを厳密に抑えることが求められる。   In an assembled battery in which a plurality of power storage cells are connected in series, it is necessary to suppress variations in voltage (electromotive force) between the power storage cells in order to prevent a reduction in discharge capacity and a reduction in life. In particular, as in a power storage device used in an electric vehicle or the like, an assembled battery composed of a large number of power storage cells is required to strictly suppress voltage variation between the power storage cells.

蓄電セル間の電圧を均等化させる仕組みとして、例えば、特許文献1には、直列接続された2次電池B1,B2の接続点にインダクタLの一端を接続しておき、インダクタLの他端を電池B1の他端に接続して形成される第1閉回路に電流を流す第1モードと、インダクタLの他端を電池B2の他端に接続して形成される第2閉回路に電流を流す第2モードとを短時間ずつ交互に繰り返す動作(スイッチング動作)を適当な期間、実行することにより、電池B1と電池B2の電圧を均等化する、いわゆるコンバータ方式のバランス補正方法について開示されている。   As a mechanism for equalizing the voltage between the storage cells, for example, in Patent Document 1, one end of the inductor L is connected to the connection point of the secondary batteries B1 and B2 connected in series, and the other end of the inductor L is connected. A first mode in which current flows through a first closed circuit formed by connecting to the other end of the battery B1, and a second closed circuit formed by connecting the other end of the inductor L to the other end of the battery B2. Disclosed is a so-called converter-type balance correction method for equalizing the voltages of the battery B1 and the battery B2 by executing an operation (switching operation) that alternately repeats the second mode to be flowd alternately for a short period of time. Yes.

また特許文献2には、コンバータ方式のバランス補正回路において、稼動中に電源とバランス補正装置との接続が切断されるとインダクタの逆起電力によりスイッチング素子の駆動回路が破損する場合があることに鑑み、第1の基準電圧入力端子と第2の基準電圧入力端子との間の電圧差を予め定められた範囲に維持する電圧安定化回路を設けることが開示されている。   Further, in Patent Document 2, in the converter type balance correction circuit, if the connection between the power source and the balance correction device is cut during operation, the drive circuit of the switching element may be damaged by the counter electromotive force of the inductor. In view of the above, it is disclosed to provide a voltage stabilization circuit that maintains a voltage difference between the first reference voltage input terminal and the second reference voltage input terminal within a predetermined range.

特開2001−185229号公報JP 2001-185229 A 特開2012−217243号公報JP 2012-217243 A

図9にコンバータ方式のバランス補正回路7の一例を示している。同図に示すように、蓄電セルB1とB2とが直列接続されて集合電池3を構成している。集合電池3の正負端子31,32には、例えば、集合電池3に充電電流を供給する電流供給源(例えば、充電器、回生回路等)や、集合電池3の電力を利用する負荷(例えば、モータ、電子回路、各種電気製品等)が接続される。   FIG. 9 shows an example of a converter type balance correction circuit 7. As shown in the figure, the battery cells B1 and B2 are connected in series to constitute the battery assembly 3. The positive and negative terminals 31 and 32 of the assembled battery 3 include, for example, a current supply source that supplies a charging current to the assembled battery 3 (for example, a charger, a regenerative circuit, etc.) and a load that uses the power of the assembled battery 3 (for example, Motor, electronic circuit, various electric products, etc.) are connected.

蓄電セルB1の負極と蓄電セルB2の正極とを結ぶ線路には、インダクタLの一端が接続している。インダクタLの他端と蓄電セルB1の正極とを結ぶ線路には、スイッチング素子S1が設けられている。インダクタLの他端と蓄電セルB2の負極とを結ぶ線路には、スイッチング素子S2が設けられている。   One end of the inductor L is connected to a line connecting the negative electrode of the storage cell B1 and the positive electrode of the storage cell B2. A switching element S1 is provided on the line connecting the other end of the inductor L and the positive electrode of the storage cell B1. A switching element S2 is provided on a line connecting the other end of the inductor L and the negative electrode of the storage cell B2.

スイッチング素子S1,S2は、例えば、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子S1,S2は、制御回路10によって生成される制御信号φ1,φ2によって制御されるゲートドライバG1,G2によって、一方のスイッチング素子がオンのときは他方のスイッチング素子がオフするように互いに相補的に動作する。   The switching elements S1 and S2 are configured using, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). Switching elements S1 and S2 are complementary to each other so that when one switching element is turned on, the other switching element is turned off by gate drivers G1 and G2 controlled by control signals φ1 and φ2 generated by control circuit 10. Works.

同図に示すように、インダクタLの一端と蓄電セルB1の正極との間には容量素子C1が、またインダクタLの一端と蓄電セルB2の負極との間には容量素子C2が、夫々設けられている。容量素子C1,C2は、例えば、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチングにより蓄電セルB1,B2に生じる電圧変化の緩和等を目的として設けられる。   As shown in the figure, a capacitive element C1 is provided between one end of the inductor L and the positive electrode of the storage cell B1, and a capacitive element C2 is provided between one end of the inductor L and the negative electrode of the storage cell B2. It has been. Capacitance elements C1 and C2 are provided for the purpose of, for example, reducing noise generated due to the on / off operation of the switching elements, mitigating voltage changes occurring in power storage cells B1 and B2 due to switching, and the like.

制御回路10は、制御信号を出力してゲートドライバG1,G2を制御することにより、スイッチング素子S1及びスイッチング素子S2を所定のデューティ比で交互にオンオフ制御する。これにより蓄電セルB1と蓄電セルB2との間でエネルギーの授受が行われ、その結果、蓄電セルB1と蓄電セルB2の電圧が均等化される。   The control circuit 10 outputs a control signal to control the gate drivers G1 and G2, thereby alternately turning on and off the switching element S1 and the switching element S2 with a predetermined duty ratio. As a result, energy is transferred between the storage cell B1 and the storage cell B2, and as a result, the voltages of the storage cell B1 and the storage cell B2 are equalized.

以上の構成からなるバランス補正回路7において、例えば、図10に示すように、蓄電セルB1,B2の接続点J1とコンデンサC1又はコンデンサC2の夫々の端子とを結ぶ線路に断線71が生じると、バランス補正回路7を構成している素子(制御回路10、ゲートドライバG1,G2、スイッチング素子S1,S2、コンデンサC1,C2等)を損傷してしまう可能性がある。   In the balance correction circuit 7 having the above configuration, for example, as shown in FIG. 10, when a disconnection 71 occurs in a line connecting the connection point J1 of the storage cells B1 and B2 and the terminals of the capacitor C1 or the capacitor C2, There is a possibility that elements (control circuit 10, gate drivers G1 and G2, switching elements S1 and S2, capacitors C1 and C2, etc.) constituting the balance correction circuit 7 may be damaged.

即ち断線71が生じると、コンデンサC1及びコンデンサC2の夫々には蓄電セルB1,B2を直列接続して構成される直列蓄電セルの正負端子間の電圧の分圧相当分が印加されるが、コンデンサC1,C2の静電容量(インピーダンス)のばらつきやバランス補正回路7を流れる暗電流の影響等により各コンデンサC1,C2に生じる電圧に偏りが生じ、それによりバランス補正回路7を構成している素子に耐圧を超える電圧が印加されて素子を損傷してしまう可能性がある。   That is, when the disconnection 71 occurs, the capacitor C1 and the capacitor C2 are respectively applied with the voltage equivalent to the voltage division between the positive and negative terminals of the series storage cell constituted by connecting the storage cells B1 and B2 in series. Deviations occur in the voltages generated in the capacitors C1 and C2 due to variations in capacitance (impedance) of C1 and C2, the influence of dark current flowing through the balance correction circuit 7, and the like, thereby constituting the balance correction circuit 7 A voltage exceeding the withstand voltage may be applied to the device, resulting in damage to the element.

本発明は、このような課題を解決すべくなされたもので、回路に断線が生じた場合に回路を構成している素子が損傷してしまうのを防ぐことが可能な、バランス補正装置及び蓄電装置を提供することを目的としている。   The present invention has been made to solve such a problem, and is capable of preventing damage to elements constituting a circuit when the circuit is disconnected. The object is to provide a device.

上記目的を達成するための本発明のうちの一つは、直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、前後して接続する第1の前記蓄電モジュールと第2の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、前記第1の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第1のスイッチング素子と、前記第2の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第2のスイッチング素子と、前記第1のスイッチング素子及び前記第2のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、前記蓄電セルの正負端子間に接続される複数の容量素子と、前記蓄電セルの正負端子間又は前記蓄電モジュールの正負端子間に逆方向接続され、逆方向接続されている前記蓄電セル又は前記蓄電モジュールの電池電圧が取り得る最大値よりも高く、かつ、前記蓄電セルと前記容量素子とを接続する線路に断線が生じることにより高電圧が印加されて損傷する可能性のある当該バランス補正装置を構成している素子の耐圧よりも低い降伏電圧を有する定電圧ダイオードとを備える。   In order to achieve the above object, one of the present inventions is an assembled battery composed of a plurality of power storage cells connected in series, and between power storage cells or between power storage modules composed of a plurality of power storage cells connected in series. A balance correction device for equalizing voltage, the inductor having one end connected to a connection point between the first power storage module and the second power storage module that are connected back and forth, and the first power storage A first switching element connected in series with the inductor between the positive and negative terminals of the module; a second switching element connected in series with the inductor between the positive and negative terminals of the second power storage module; and the first On / off control of the switching element and the second switching element controls the supply of current to each of the power storage modules. Then, a plurality of switching controllers connected between the positive and negative terminals of the power storage cell, causing power transfer between the power storage modules via the inductor and equalizing the voltage between the power storage modules. Capacitance element and reversely connected between the positive and negative terminals of the power storage cell or between the positive and negative terminals of the power storage module, the battery voltage of the power storage cell or the power storage module connected in the reverse direction is higher than the maximum value that can be taken, In addition, a breakdown voltage lower than the breakdown voltage of the element constituting the balance correction device, which may be damaged when a high voltage is applied due to a disconnection in a line connecting the storage cell and the capacitive element, And a constant voltage diode.

本発明の他の一つは、上記バランス補正装置であって、直列接続された複数の前記蓄電セルからなる直列蓄電セルの正負端子間に接続される容量素子と、前記蓄電セルの正負端子間又は前記蓄電モジュールの正負端子間に逆方向接続され、逆方向接続されている前記蓄電セル又は前記蓄電モジュールの電池電圧が取り得る最大値よりも高く、かつ、前記直列蓄電セルと前記容量素子とを接続する線路に断線が生じることにより高電圧が印加されて損傷する可能性のある当該バランス補正装置を構成している素子の耐圧よりも低い降伏電圧を有する定電圧ダイオードとを備える。   Another aspect of the present invention is the balance correction device described above, wherein a capacitor element connected between the positive and negative terminals of a series storage cell composed of a plurality of the storage cells connected in series, and the positive and negative terminals of the storage cell Or the reverse connection is made between the positive and negative terminals of the power storage module, and the power storage cell connected in the reverse direction or the battery voltage of the power storage module is higher than the maximum possible value, and the series storage cell and the capacitor element And a constant voltage diode having a breakdown voltage lower than the breakdown voltage of an element constituting the balance correction device that may be damaged when a high voltage is applied to the line connecting the two.

本発明の他の一つは、上記バランス補正装置であって、前記断線が生じることにより高電圧が印加されて損傷する可能性がある前記素子は、前記第1のスイッチング素子、前記第2のスイッチング素子、前記スイッチング制御部を構成する素子、及び前記容量素子のうちの少なくともいずれかである。   Another aspect of the present invention is the balance correction device, wherein the element that may be damaged by applying a high voltage due to the disconnection includes the first switching element and the second switching element. It is at least one of a switching element, an element constituting the switching control unit, and the capacitive element.

本発明の他の一つは、蓄電装置であって、前記複数の蓄電セルと、上記バランス補正装置とを備える。   Another aspect of the present invention is a power storage device including the plurality of power storage cells and the balance correction device.

その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。   In addition, the subject which this application discloses, and its solution method are clarified by the column of the form for inventing, and drawing.

本発明によれば、回路に断線が生じた場合に回路を構成している素子が損傷してしまうのを防ぐことができる。   ADVANTAGE OF THE INVENTION According to this invention, when the disconnection arises in a circuit, it can prevent that the element which comprises the circuit will be damaged.

バランス補正回路1の一例である。2 is an example of a balance correction circuit 1; (a)は、制御回路10が第1の期間に出力する制御信号φ1,φ2の波形であり、(b)乃至(d)は、第1の期間においてインダクタLを流れる電流の波形である。(A) is a waveform of the control signals φ1 and φ2 output by the control circuit 10 in the first period, and (b) to (d) are waveforms of a current flowing through the inductor L in the first period. 線路に断線81が生じた場合におけるバランス補正回路1の動作を説明する図である。It is a figure explaining operation | movement of the balance correction circuit 1 when the disconnection 81 arises in the track | line. 3つの蓄電セルB1〜B3の電圧の均等化に対応したバランス補正回路1の一例である。It is an example of the balance correction circuit 1 corresponding to equalization of the voltage of three electrical storage cells B1-B3. 線路に断線82が生じた場合におけるバランス補正回路1の動作を説明する図である。It is a figure explaining operation | movement of the balance correction circuit 1 when the disconnection 82 arises in the track | line. 線路に断線83が生じた場合におけるバランス補正回路1の動作を説明する図である。It is a figure explaining operation | movement of the balance correction circuit 1 when the disconnection 83 arises in the track | line. 3つの蓄電セルB1〜B3の電圧の均等化に対応したバランス補正回路1の他の一例である。It is another example of the balance correction circuit 1 corresponding to equalization of the voltage of three electrical storage cells B1-B3. 線路に断線84が生じた場合におけるバランス補正回路1の動作を説明する図である。It is a figure explaining operation | movement of the balance correction circuit 1 when the disconnection 84 arises in the track | line. コンバータ方式のバランス補正回路7の一例である。It is an example of the balance correction circuit 7 of a converter system. 線路に断線71が生じている様子を示す図である。It is a figure which shows a mode that the disconnection 71 has arisen on the track.

以下、本発明の実施形態について説明する。尚、以下の説明において、同一又は類似の部分に同一の符号を付して重複する説明を省略することがある。   Hereinafter, embodiments of the present invention will be described. In the following description, the same or similar parts may be denoted by the same reference numerals and redundant description may be omitted.

図1は本発明の一実施形態として示すバランス補正回路1(バランス補正装置)である。バランス補正回路1は、例えば、直列接続された複数の蓄電セルからなる集合電池を利用する蓄電装置(電気自動車、ハイブリッド自動車、電気二輪車、鉄道車両、昇降機、系統連携用蓄電装置、パーソナルコンピュータ、ノートブック型コンピュータ、携帯電話機、スマートフォン、PDA機器等)に適用される。蓄電セルは、例えば、リチウムイオン二次電池、リチウムイオンポリマー二次電池等であるが、電気二重層キャパシタ等の他の種類の蓄電素子であってもよい。   FIG. 1 shows a balance correction circuit 1 (balance correction apparatus) shown as an embodiment of the present invention. The balance correction circuit 1 includes, for example, a power storage device (an electric vehicle, a hybrid vehicle, an electric motorcycle, a railway vehicle, a lift, a power storage device for system linkage, a personal computer, a notebook computer) that uses an assembled battery composed of a plurality of power storage cells connected in series. (Book type computer, mobile phone, smartphone, PDA device, etc.). The power storage cell is, for example, a lithium ion secondary battery, a lithium ion polymer secondary battery, or the like, but may be another type of power storage element such as an electric double layer capacitor.

集合電池を構成している蓄電セル間で製造品質や劣化の度合いが異なる場合、蓄電セル間の電池特性(電池容量、放電電圧特性)に差が生じることがあり、この電池特性の差に起因して、充放電時等に蓄電セル間の電圧にばらつきが生じることがある。そこでこのようなばらつきの発生を抑制すべく、バランス補正回路1は、蓄電セル間の電圧もしくは直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化(セルバランスの確保)させるように動作する。   When manufacturing quality and the degree of deterioration differ between the storage cells that make up the assembled battery, battery characteristics (battery capacity, discharge voltage characteristics) may vary between storage cells. As a result, the voltage between the storage cells may vary during charging and discharging. Therefore, in order to suppress the occurrence of such variation, the balance correction circuit 1 equalizes the voltage between the storage cells or the voltage between the storage modules composed of a plurality of storage cells connected in series (ensuring cell balance). To work.

同図に示すように、直列接続された蓄電セルB1,B2によって集合電池3が構成されている。集合電池3の正負端子31,32には、例えば、集合電池3に充電電流を供給する電流供給源(例えば、充電器、回生回路等)、集合電池3の起電力を利用して機能する負荷(例えば、モータ、電子回路、電気製品等)等が接続される。   As shown in the figure, an assembled battery 3 is constituted by power storage cells B1 and B2 connected in series. The positive and negative terminals 31 and 32 of the assembled battery 3 include, for example, a current supply source (for example, a charger, a regenerative circuit, etc.) that supplies a charging current to the assembled battery 3 and a load that functions using the electromotive force of the assembled battery 3. (For example, a motor, an electronic circuit, an electrical product, etc.) are connected.

蓄電セルB1の負極と蓄電セルB2の正極とを結ぶ線路には、インダクタLの一端が接続している。インダクタLの他端と蓄電セルB1の正極とを結ぶ線路には、スイッチング素子S1が設けられている。インダクタLの他端と蓄電セルB2の負極とを結ぶ線路には、スイッチング素子S2が設けられている。   One end of the inductor L is connected to a line connecting the negative electrode of the storage cell B1 and the positive electrode of the storage cell B2. A switching element S1 is provided on the line connecting the other end of the inductor L and the positive electrode of the storage cell B1. A switching element S2 is provided on a line connecting the other end of the inductor L and the negative electrode of the storage cell B2.

スイッチング素子S1,S2は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子S1,S2は、制御回路10(スイッチング制御部)によって生成される制御信号φ1,φ2によって制御されるゲートドライバG1,G2によって、一方のスイッチング素子がオンのときは他方のスイッチング素子がオフするように互いに相補的に動作する。尚、スイッチング素子S1,S2はバイポーラトランジスタを用いて構成することもできる。   The switching elements S1 and S2 are configured using MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors). The switching elements S1 and S2 are turned off when one switching element is turned on by the gate drivers G1 and G2 controlled by the control signals φ1 and φ2 generated by the control circuit 10 (switching control unit). Operate in a complementary manner. The switching elements S1 and S2 can also be configured using bipolar transistors.

インダクタLの一端と蓄電セルB1の正極との間には容量素子C1が、インダクタLの一端と蓄電セルB2の負極との間には容量素子C2が、夫々設けられている。これらの容量素子C1,C2は、例えば、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチングにより蓄電セルB1,B2に生じる電圧変化の緩和などを目的として設けられている。   A capacitive element C1 is provided between one end of the inductor L and the positive electrode of the storage cell B1, and a capacitive element C2 is provided between one end of the inductor L and the negative electrode of the storage cell B2. These capacitive elements C1 and C2 are provided for the purpose of, for example, reducing noise caused by the on / off operation of the switching elements, and mitigating voltage changes that occur in the storage cells B1 and B2 due to switching.

同図に示すように、制御回路10は、制御信号生成回路101、デューティ比制御回路102、及び計測回路103(電圧計測部)を備える。制御回路10は、例えば、演算装置(CPU(Central Processing Unit),MPU(Micro Processing Unit)等)及び記憶装置(RAM(Random Access Memory),ROM(Read Only Memory)等)を備えたマイクロコンピュータを用いて実現することができる。   As shown in the figure, the control circuit 10 includes a control signal generation circuit 101, a duty ratio control circuit 102, and a measurement circuit 103 (voltage measurement unit). The control circuit 10 includes, for example, a microcomputer including an arithmetic device (CPU (Central Processing Unit), MPU (Micro Processing Unit), etc.) and a storage device (RAM (Random Access Memory), ROM (Read Only Memory), etc.). Can be realized.

制御信号生成回路101は、ゲートドライバG1,G2の夫々に供給する2相の制御信号φ1,φ2を生成する。本実施形態では、制御信号φ1,φ2は所定のデューティ比(例えば50%)の2相の方形波(例えばPWMパルス(PWM:Pulse Width Modulation)であるものとする。   The control signal generation circuit 101 generates two-phase control signals φ1 and φ2 to be supplied to the gate drivers G1 and G2, respectively. In the present embodiment, the control signals φ1 and φ2 are two-phase square waves (for example, PWM pulse (PWM: Pulse Width Modulation)) having a predetermined duty ratio (for example, 50%).

デューティ比制御回路102は、制御信号生成回路101が生成する制御信号φ1,φ2のデューティ比を制御する。またデューティ比制御回路102は、例えば、計測回路103の計測値から取得される蓄電セルB1,B2の電圧に応じて、蓄電セルB1,B2間の電圧が、迅速性、安全性、効率等を向上させる観点から適切に均等化されるように、制御信号φ1,φ2のデューティ比を制御する。   The duty ratio control circuit 102 controls the duty ratio of the control signals φ1 and φ2 generated by the control signal generation circuit 101. In addition, the duty ratio control circuit 102 determines the speed, safety, efficiency, etc. of the voltage between the storage cells B1, B2 according to the voltage of the storage cells B1, B2 obtained from the measurement value of the measurement circuit 103, for example. From the viewpoint of improvement, the duty ratios of the control signals φ1 and φ2 are controlled so as to be appropriately equalized.

計測回路103は、バランス補正回路1を構成している線路の所定部位の電圧(例えば、接続点J5−J3間の電圧、接続点J3−J10の間の電圧等)の計測値をリアルタイムに取得し、取得した計測値を制御信号生成回路101やデューティ比制御回路102に伝達する。   The measurement circuit 103 acquires in real time a measurement value of a voltage (for example, a voltage between the connection points J5-J3, a voltage between the connection points J3-J10, etc.) of a predetermined part of the line constituting the balance correction circuit 1. Then, the acquired measurement value is transmitted to the control signal generation circuit 101 and the duty ratio control circuit 102.

同図に示すように、蓄電セルB1の正負端子間には定電圧ダイオードD1が逆方向接続されている。この定電圧ダイオードD1としては、その降伏電圧(ツェナー電圧)が、蓄電セルB1の電池電圧が取り得る最大値よりも高く、かつ、接続点J1と接続点J3とを結ぶ線路に断線が生じることにより高電圧が印加されて損傷する可能性のある当該バランス補正回路1を構成している素子(例えば、制御回路10、ゲートドライバG1、スイッチング素子S1、コンデンサC1)の耐圧よりも低いものを選択している。尚、このように定電圧ダイオードD1としてその降伏電圧が蓄電セルB1の電池電圧が取り得る最大値よりも高いものを選択しているので、バランス補正回路1が正常に動作している限り、定電圧ダイオードD1が通電することはない。   As shown in the figure, a constant voltage diode D1 is connected in the reverse direction between the positive and negative terminals of the storage cell B1. As the constant voltage diode D1, the breakdown voltage (zener voltage) is higher than the maximum value that can be taken by the battery voltage of the storage cell B1, and disconnection occurs in the line connecting the connection point J1 and the connection point J3. Select a device that has a lower withstand voltage than the elements (for example, the control circuit 10, the gate driver G1, the switching element S1, and the capacitor C1) constituting the balance correction circuit 1 that may be damaged when a high voltage is applied. doing. Since the constant voltage diode D1 is selected such that its breakdown voltage is higher than the maximum value that the battery voltage of the storage cell B1 can take, as long as the balance correction circuit 1 operates normally, the constant voltage diode D1 is constant. The voltage diode D1 is not energized.

同図に示すように、蓄電セルB2の正負端子間には定電圧ダイオードD2が逆方向接続されている。この定電圧ダイオードD2としては、その降伏電圧が、蓄電セルB2の電池電圧が取り得る最大値よりも高く、かつ、接続点J1と接続点J3とを結ぶ線路に断線が生じることにより高電圧が印加されて損傷する可能性のある当該バランス補正回路1を構成している素子(例えば、制御回路10、ゲートドライバG2、スイッチング素子S2、コンデンサC2)の耐圧よりも低いものを選択している。尚、このように定電圧ダイオードD2としてその降伏電圧が蓄電セルB2の電池電圧が取り得る最大値よりも高いものを選択しているので、バランス補正回路1が正常に動作している限り、定電圧ダイオードD2が通電することはない。   As shown in the figure, a constant voltage diode D2 is connected in the reverse direction between the positive and negative terminals of the storage cell B2. As the constant voltage diode D2, the breakdown voltage is higher than the maximum value that the battery voltage of the storage cell B2 can take, and a high voltage is generated by disconnection in the line connecting the connection point J1 and the connection point J3. An element that is lower than the withstand voltage of the elements (for example, the control circuit 10, the gate driver G2, the switching element S2, and the capacitor C2) constituting the balance correction circuit 1 that may be damaged when applied is selected. In this manner, since the constant voltage diode D2 is selected such that its breakdown voltage is higher than the maximum value that the battery voltage of the storage cell B2 can take, as long as the balance correction circuit 1 operates normally, the constant voltage diode D2 is constant. The voltage diode D2 is not energized.

続いて以上の構成からなるバランス補正回路1の基本的な動作について、図2を参照しつつ説明する。   Next, the basic operation of the balance correction circuit 1 having the above configuration will be described with reference to FIG.

図2(a)は、制御回路10が、スイッチング素子S1,S2のオンオフ制御を行っている期間に生成する、制御信号φ1,φ2の波形である。上記期間中、制御回路10は、例えば同図に示すような同一周期で相補的にオンオフされる方形波からなる制御信号φ1,φ2を生成する。   FIG. 2A shows the waveforms of the control signals φ1 and φ2 generated by the control circuit 10 during the period when the on / off control of the switching elements S1 and S2 is performed. During the period, the control circuit 10 generates control signals φ1 and φ2 composed of square waves that are complementarily turned on and off in the same cycle as shown in FIG.

図2(b)〜(d)は、スイッチング素子S1,S2のオンオフ制御を行っている期間においてインダクタLを流れる電流iLの波形である。このうち図2(b)は、蓄電セルB1の電圧E1が蓄電セルB2の電圧E2よりも大きい場合にインダクタLを流れる電流iLの波形であり、図2(c)は、蓄電セルB1の電圧E1が蓄電セルB2の電圧E2よりも小さい場合にインダクタLを流れる電流iLの波形であり、図2(d)は、蓄電セルB1の電圧E1と蓄電セルB2の電圧E2とが均等である(略等しい)場合にインダクタLを流れる電流iLの波形である。   2B to 2D are waveforms of the current iL flowing through the inductor L during the period when the on / off control of the switching elements S1 and S2 is performed. Of these, FIG. 2B shows a waveform of the current iL flowing through the inductor L when the voltage E1 of the storage cell B1 is larger than the voltage E2 of the storage cell B2, and FIG. 2C shows the voltage of the storage cell B1. FIG. 2D shows the waveform of the current iL flowing through the inductor L when E1 is smaller than the voltage E2 of the storage cell B2, and FIG. 2D shows that the voltage E1 of the storage cell B1 and the voltage E2 of the storage cell B2 are equal ( This is a waveform of the current iL flowing through the inductor L in the case of substantially equal).

図2(b)に示すように、蓄電セルB1の電圧E1が蓄電セルB2の電圧E2よりも大きい場合(E1>E2)、スイッチング素子S1がオンでスイッチング素子S2がオフの期間中は、主に蓄電セルB1の正極→接続点J7→接続点J6→接続点J5→スイッチング素子S1→接続点J4→インダクタL→接続点J3→接続点J2→接続点J1→蓄電セルB1の負極の経路(以下、これを第1経路と称する。)で電流iLが流れる。つまりこの期間中は主に図1に示す実線矢印の方向に電流iLが流れてインダクタLにエネルギーが蓄積される。   As shown in FIG. 2B, when the voltage E1 of the energy storage cell B1 is larger than the voltage E2 of the energy storage cell B2 (E1> E2), during the period when the switching element S1 is on and the switching element S2 is off, The positive electrode of the storage cell B1 → the connection point J7 → the connection point J6 → the connection point J5 → the switching element S1 → the connection point J4 → the inductor L → the connection point J3 → the connection point J2 → the connection point J1 → the negative electrode path of the storage cell B1 ( Hereinafter, this is referred to as a first path), and a current iL flows. That is, during this period, current iL flows mainly in the direction of the solid line arrow shown in FIG.

その後、スイッチング素子S1がオフしてスイッチング素子S2がオンすると、インダクタLに蓄積されていたエネルギーが、インダクタL→接続点J3→接続点J2→接続点J1→蓄電セルB2の正極→蓄電セルB2の負極→接続点J8→接続点J9→接続点J10→スイッチング素子S2→インダクタLの経路で放出され、これにより蓄電セルB2が充電される。そしてインダクタLのエネルギーが無くなると、インダクタLには逆方向(図1に示す破線矢印の方向)に電流iLが流れ始める。   Thereafter, when the switching element S1 is turned off and the switching element S2 is turned on, the energy stored in the inductor L is changed from the inductor L → the connection point J3 → the connection point J2 → the connection point J1 → the positive electrode of the storage cell B2 → the storage cell B2. Of the negative electrode → the connection point J8 → the connection point J9 → the connection point J10 → the switching element S2 → the inductor L, whereby the storage cell B2 is charged. Then, when the energy of the inductor L is lost, the current iL starts to flow through the inductor L in the reverse direction (the direction of the broken line arrow shown in FIG. 1).

図2(c)に示すように、蓄電セルB1の電圧E1が蓄電セルB2の電圧E2よりも小さい場合(E1<E2)、スイッチング素子S1がオフでスイッチング素子S2がオンの期間中は、主に蓄電セルB2の正極→接続点J1→接続点J2→接続点J3→インダクタL→接続点J4→スイッチング素子S2→接続点J10→接続点J9→接続点J8→蓄電セルB2の負極の経路(以下、これを第2経路と称する。)で電流iLが流れる。つまりこの期間中は主に図1に示す破線矢印の方向に電流iLが流れてインダクタLにエネルギーが蓄積される。   As shown in FIG. 2C, when the voltage E1 of the energy storage cell B1 is smaller than the voltage E2 of the energy storage cell B2 (E1 <E2), during the period in which the switching element S1 is off and the switching element S2 is on, The positive electrode of the storage cell B2 → the connection point J1 → the connection point J2 → the connection point J3 → the inductor L → the connection point J4 → the switching element S2 → the connection point J10 → the connection point J9 → the connection point J8 → the negative electrode path of the storage cell B2 ( Hereinafter, this is referred to as a second path), and current iL flows. That is, during this period, current iL flows mainly in the direction of the broken line arrow shown in FIG.

その後、スイッチング素子S2がオフしてスイッチング素子S1がオンすると、インダクタLに蓄積されていたエネルギーが、インダクタL→接続点J4→スイッチング素子S1→接続点J5→接続点J6→接続点J7→蓄電セルB1の正極→蓄電セルB1の負極→接続点J1→接続点J2→接続点J3→インダクタLの経路で放出され、これにより蓄電セルB1が充電される。そしてインダクタLのエネルギーが無くなると、インダクタLには逆方向(図1に示す実線矢印の方向)に電流iLが流れ始める。   Thereafter, when the switching element S2 is turned off and the switching element S1 is turned on, the energy stored in the inductor L is changed from the inductor L → the connection point J4 → the switching element S1 → the connection point J5 → the connection point J6 → the connection point J7 → power storage. The battery B1 is discharged along the path of the positive electrode → the negative electrode of the storage cell B1 → the connection point J1 → the connection point J2 → the connection point J3 → the inductor L, whereby the storage cell B1 is charged. When the energy of the inductor L is lost, the current iL begins to flow in the inductor L in the reverse direction (the direction of the solid line arrow shown in FIG. 1).

このように、蓄電セルB1,B2間の電圧差が存在する場合、第1経路及び第2経路に交互に電流iLが流れることにより、蓄電セルB1と蓄電セルB2との間でエネルギーの授受が行われ、その結果両者の電圧が均等化されてセルバランスが確保される。尚、図2(d)に示すように、蓄電セルB1の電圧E1と蓄電セルB2の電圧E2とが均等である場合(E1=E2)、スイッチング素子S1,S2のオンオフ制御に伴って蓄電セルB1,B2間で授受されるエネルギーの収支はバランスしており、蓄電セルB1,B2間の電圧は均等に保たれる。   As described above, when there is a voltage difference between the storage cells B1 and B2, the current iL alternately flows through the first path and the second path, thereby transferring energy between the storage cell B1 and the storage cell B2. As a result, both voltages are equalized to ensure cell balance. As shown in FIG. 2D, when the voltage E1 of the storage cell B1 and the voltage E2 of the storage cell B2 are equal (E1 = E2), the storage cell accompanies the on / off control of the switching elements S1 and S2. The balance of energy exchanged between B1 and B2 is balanced, and the voltage between the storage cells B1 and B2 is kept uniform.

制御回路10は、計測回路103によって計測される電圧(蓄電セルB1,B2の夫々の端子間の電圧(例えば、接続点J5−J3間の電圧、接続点J3−J10の間の電圧等)をリアルタイムに監視し、蓄電セルB1,B2の電圧が均等であること(略一致していること)を検知すると、スイッチング素子S1,S2のオンオフ制御を停止する。   The control circuit 10 measures the voltage (the voltage between the respective terminals of the storage cells B1 and B2 (for example, the voltage between the connection points J5-J3, the voltage between the connection points J3-J10, etc.) measured by the measurement circuit 103. When monitoring in real time and detecting that the voltages of the storage cells B1 and B2 are equal (substantially match), the on / off control of the switching elements S1 and S2 is stopped.

尚、蓄電セルB1,B2間の電圧が、迅速性、安全性、効率等を向上させる観点から適切に均等化されるように、制御回路10が、例えば、計測回路103の計測値から取得される蓄電セルB1,B2の電圧に応じて制御信号φ1,φ2のデューティ比を制御するようにしてもよい。   In addition, the control circuit 10 is acquired from the measured value of the measurement circuit 103, for example so that the voltage between electrical storage cell B1, B2 may be equalized appropriately from a viewpoint of improving quickness, safety, efficiency, etc. The duty ratios of the control signals φ1 and φ2 may be controlled according to the voltages of the storage cells B1 and B2.

<断線時の動作について>
続いて、図1に示すバランス補正回路1の接続点J1と接続点J3とを結ぶ線路に断線が生じた場合におけるバランス補正回路1の動作について説明する。
<Operation at disconnection>
Next, the operation of the balance correction circuit 1 when a disconnection occurs in the line connecting the connection point J1 and the connection point J3 of the balance correction circuit 1 shown in FIG.

図3に示すように、接続点J1と接続点J3とを結ぶ線路に断線81が生じると、直列接続されているコンデンサC1,C2の正負端子間(接続点J5と接続点J9との間)には、蓄電セルB1,B2を直列接続して構成される直列蓄電セルの正負端子間の電圧が印加され、コンデンサC1の正負端子間の電圧はその分圧相当分、即ちコンデンサC1,C2の静電容量(インピーダンス)のばらつきやバランス補正回路1の暗電流によって定まる分圧となるように変化しようとする。しかしコンデンサC1の正負端子間の電圧が上昇すると、当該電圧が定電圧ダイオードD1の降伏電圧を超えたところで定電圧ダイオードD1が通電し、コンデンサC1の正負端子間の電圧の上昇が停止する。またコンデンサC2についても同様に、その正負端子間の電圧が上昇すると、当該電圧が定電圧ダイオードD2の降伏電圧を超えたところで定電圧ダイオードD2が通電し、コンデンサC2の正負端子間の電圧の上昇が停止する。   As shown in FIG. 3, when a disconnection 81 occurs on the line connecting the connection point J1 and the connection point J3, between the positive and negative terminals of the capacitors C1 and C2 connected in series (between the connection point J5 and the connection point J9). Is applied with a voltage between the positive and negative terminals of the series storage cell constituted by connecting the storage cells B1 and B2 in series, and the voltage between the positive and negative terminals of the capacitor C1 is equivalent to the divided voltage, that is, the capacitors C1 and C2. An attempt is made to change the partial pressure to be determined by the variation in capacitance (impedance) and the dark current of the balance correction circuit 1. However, when the voltage between the positive and negative terminals of the capacitor C1 rises, the constant voltage diode D1 is energized when the voltage exceeds the breakdown voltage of the constant voltage diode D1, and the rise of the voltage between the positive and negative terminals of the capacitor C1 stops. Similarly, when the voltage between the positive and negative terminals of the capacitor C2 increases, the constant voltage diode D2 is energized when the voltage exceeds the breakdown voltage of the constant voltage diode D2, and the voltage between the positive and negative terminals of the capacitor C2 increases. Stops.

このように、本実施形態のバランス補正回路1にあっては、バランス補正回路1の接続点J1と接続点J3とを結ぶ線路に断線81が生じた場合でも、コンデンサC1,C2の夫々の正負端子間の電圧がバランス補正回路1を構成している素子(例えば、制御回路10、ゲートドライバG1,G2、スイッチング素子S1,S2、コンデンサC1,C2)の耐圧を超えて上昇することがなく、断線81が生じることによりバランス補正回路1を構成している素子が損傷してしまうのを確実に防ぐことができる。   As described above, in the balance correction circuit 1 according to the present embodiment, even when the disconnection 81 occurs in the line connecting the connection point J1 and the connection point J3 of the balance correction circuit 1, the positive and negative of the capacitors C1 and C2 respectively. The voltage between the terminals does not increase beyond the withstand voltage of the elements constituting the balance correction circuit 1 (for example, the control circuit 10, the gate drivers G1 and G2, the switching elements S1 and S2, and the capacitors C1 and C2), It is possible to reliably prevent the elements constituting the balance correction circuit 1 from being damaged due to the disconnection 81.

<蓄電セルが3つ以上である場合>
以上に説明したバランス補正回路1の構成は、3つ以上の蓄電セルが存在する場合に拡張することができる。
<When there are three or more storage cells>
The configuration of the balance correction circuit 1 described above can be expanded when there are three or more power storage cells.

図4は3つ以上の蓄電セルが存在する場合の一例として示す、3つの蓄電セルB1〜B3の電圧の均等化に対応したバランス補正回路1の一例である。同図において、制御回路10は、スイッチング素子S1,S2を相補的にオンオフして蓄電セルB1の電圧と蓄電セルB2の電圧を均等化させ、またスイッチング素子S3,S4を相補的にオンオフして蓄電セルB2の電圧と蓄電セルB3の電圧を均等化させる。これらの制御により蓄電セルB2の電圧は、2つの蓄電セルB1,B3の双方の電圧と均等化され、その結果、3つの蓄電セルB1,B2,B3の電圧が均等化される。   FIG. 4 is an example of the balance correction circuit 1 corresponding to equalization of the voltages of the three power storage cells B1 to B3, which is shown as an example when there are three or more power storage cells. In the figure, the control circuit 10 complementarily turns on and off the switching elements S1 and S2 to equalize the voltage of the storage cell B1 and the voltage of the storage cell B2, and turns on and off the switching elements S3 and S4 in a complementary manner. The voltage of the storage cell B2 and the voltage of the storage cell B3 are equalized. By these controls, the voltage of the power storage cell B2 is equalized with the voltages of the two power storage cells B1, B3, and as a result, the voltages of the three power storage cells B1, B2, B3 are equalized.

同図において、容量素子C1〜C4は、いずれもスイッチング素子S1〜S4のオンオフ動作に起因して生じるノイズの低減、蓄電セルB1〜B3の夫々に生じる電圧変化の緩和などを目的として設けられている。同図に示すように、コンデンサC1は蓄電セルB1の正負端子間に、コンデンサC2,C3はいずれも蓄電セルB2の正負端子間に、コンデンサC4は蓄電セルB3の正負端子間に、夫々接続されている。   In the figure, the capacitive elements C1 to C4 are all provided for the purpose of reducing noise caused by the on / off operation of the switching elements S1 to S4 and alleviating voltage changes occurring in the storage cells B1 to B3. Yes. As shown in the figure, the capacitor C1 is connected between the positive and negative terminals of the storage cell B1, the capacitors C2 and C3 are both connected between the positive and negative terminals of the storage cell B2, and the capacitor C4 is connected between the positive and negative terminals of the storage cell B3. ing.

同図に示すように、蓄電セルB1、B2、B3の各々の正負端子間には定電圧ダイオードD1、D2、D3の各々が逆方向接続されている。定電圧ダイオードD1、D2、D3としては、その各々の降伏電圧が、蓄電セルB1、B2,B3の各々の電池電圧が取り得る最大値よりも高く、かつ、バランス補正回路1を構成している素子(例えば、制御回路10、ゲートドライバG1,G2,G3,G4、スイッチング素子S1,S2,S3、コンデンサC1,C2,C3)の耐圧よりも低いものを選択している。尚、このように定電圧ダイオードD1、D2、D3としてその各々の降伏電圧が蓄電セルB1、B2、B3の各々の電池電圧が取り得る最大値よりも高いものを選択しているので、バランス補正回路1が正常に動作している限り、定電圧ダイオードD1、D2、D3が通電されることはない。   As shown in the figure, each of the constant voltage diodes D1, D2, and D3 is connected in the reverse direction between the positive and negative terminals of the storage cells B1, B2, and B3. The constant voltage diodes D1, D2, and D3 each have a breakdown voltage that is higher than the maximum value that can be taken by the battery voltages of the storage cells B1, B2, and B3, and constitutes the balance correction circuit 1. An element (for example, control circuit 10, gate drivers G1, G2, G3, G4, switching elements S1, S2, S3, capacitors C1, C2, C3) having a lower withstand voltage is selected. Since the constant voltage diodes D1, D2, and D3 are selected in such a manner that their respective breakdown voltages are higher than the maximum values that can be taken by the battery voltages of the storage cells B1, B2, and B3, the balance correction is performed. As long as the circuit 1 operates normally, the constant voltage diodes D1, D2, and D3 are not energized.

次に例えば図5に示すように、接続点J41と接続点J43とを結ぶ線路に断線82が生じた場合、並列接続されているコンデンサC2,C3の負端子(接続点J55,接続点J66)と、それに直列接続されているC1の正端子(接続点J46)との間には、蓄電セルB1,B2を直列接続して構成される直列蓄電セルの正負端子間の電圧が印加され、これにより並列接続されているコンデンサC2,C3の正負端子間(接続点J44(接続点J67)と接続点J55(接続点J66)との間)の電圧が上昇する場合がある。しかし並列接続されているコンデンサC2,C3の正負端子間の電圧が上昇して当該電圧が定電圧ダイオードD2の降伏電圧を超えると定電圧ダイオードD2が通電し、並列接続されているコンデンサC2,C3の正負端子間の電圧の上昇は停止する。またコンデンサC1の正負端子間(接続点J46と接続点J44との間)の電圧が上昇した場合についても同様に、コンデンサC1の正負端子間の電圧が上昇して当該電圧が定電圧ダイオードD1の降伏電圧を超えると定電圧ダイオードD1が通電し、コンデンサC1の正負端子間の電圧の上昇は停止する。   Next, as shown in FIG. 5, for example, when a disconnection 82 occurs in the line connecting the connection point J41 and the connection point J43, the negative terminals of the capacitors C2 and C3 connected in parallel (connection point J55, connection point J66). And a voltage between the positive and negative terminals of the series storage cell configured by connecting the storage cells B1 and B2 in series, between the positive terminal of the C1 connected in series (the connection point J46). As a result, the voltage between the positive and negative terminals of the capacitors C2 and C3 connected in parallel (between the connection point J44 (connection point J67) and the connection point J55 (connection point J66)) may increase. However, when the voltage between the positive and negative terminals of the capacitors C2 and C3 connected in parallel rises and the voltage exceeds the breakdown voltage of the constant voltage diode D2, the constant voltage diode D2 is energized, and the capacitors C2 and C3 connected in parallel The rise in voltage between the positive and negative terminals of is stopped. Similarly, when the voltage between the positive and negative terminals of the capacitor C1 (between the connection point J46 and the connection point J44) rises, the voltage between the positive and negative terminals of the capacitor C1 rises and the voltage of the constant voltage diode D1 increases. When the breakdown voltage is exceeded, the constant voltage diode D1 is energized, and the voltage increase between the positive and negative terminals of the capacitor C1 stops.

このように本実施形態のバランス補正回路1にあっては、接続点J41と接続点J43とを結ぶ線路に断線82が生じた場合でも、コンデンサC1,C2,C3の夫々の正負端子間の電圧がバランス補正回路1を構成している素子の耐圧を超えて上昇することがなく、バランス補正回路1を構成している素子が損傷してしまうのを確実に防ぐことができる。   As described above, in the balance correction circuit 1 of the present embodiment, even when the disconnection 82 occurs in the line connecting the connection point J41 and the connection point J43, the voltage between the positive and negative terminals of the capacitors C1, C2, and C3. Can be prevented from exceeding the withstand voltage of the elements constituting the balance correction circuit 1, and the elements constituting the balance correction circuit 1 can be reliably prevented from being damaged.

次に例えば図6に示すように、接続点J51と接続点J53とを結ぶ線路に断線83が生じた場合、並列接続されているコンデンサC2,C3の正端子(接続点J44,接続点J67)と、それに直列接続されているC4の負端子(接続点J64)との間には、蓄電セルB2,B3を直列接続して構成される直列蓄電セルの正負端子間の電圧が印加され、これによりコンデンサC2,C3の正負端子間(接続点J44(接続点J67)と接続点J55(接続点J66)との間)の電圧が上昇する場合がある。しかし並列接続されているコンデンサC2,C3の正負端子間の電圧が上昇して当該電圧が定電圧ダイオードD2の降伏電圧を超えると定電圧ダイオードD2が通電し、並列接続されているコンデンサC2,C3の正負端子間の電圧の上昇は停止する。またコンデンサC4の正負端子間(接続点J66と接続点J64との間)の電圧が上昇した場合についても同様に、コンデンサC4の正負端子間の電圧が上昇して当該電圧が定電圧ダイオードD3の降伏電圧を超えると定電圧ダイオードD4が通電し、コンデンサC4の正負端子間の電圧の上昇は停止する。   Next, for example, as shown in FIG. 6, when a disconnection 83 occurs in the line connecting the connection point J51 and the connection point J53, the positive terminals of the capacitors C2 and C3 connected in parallel (connection point J44, connection point J67). And a voltage between the positive and negative terminals of a series storage cell constituted by connecting the storage cells B2 and B3 in series, between the negative terminal of the C4 connected in series (connection point J64), As a result, the voltage between the positive and negative terminals of the capacitors C2 and C3 (between the connection point J44 (connection point J67) and the connection point J55 (connection point J66)) may increase. However, when the voltage between the positive and negative terminals of the capacitors C2 and C3 connected in parallel rises and the voltage exceeds the breakdown voltage of the constant voltage diode D2, the constant voltage diode D2 is energized, and the capacitors C2 and C3 connected in parallel The rise in voltage between the positive and negative terminals of is stopped. Similarly, when the voltage between the positive and negative terminals of the capacitor C4 (between the connection point J66 and the connection point J64) rises, the voltage between the positive and negative terminals of the capacitor C4 rises, and the voltage of the constant voltage diode D3 increases. When the breakdown voltage is exceeded, the constant voltage diode D4 is energized, and the voltage increase between the positive and negative terminals of the capacitor C4 stops.

このように本実施形態のバランス補正回路1にあっては、接続点J51と接続点J53とを結ぶ線路に断線83が生じた場合でも、コンデンサC2,C3,C4の夫々の正負端子間の電圧がバランス補正回路1を構成している素子の耐圧を超えて上昇することがなく、バランス補正回路1を構成している素子が損傷してしまうのを確実に防ぐことができる。   As described above, in the balance correction circuit 1 of the present embodiment, even when the disconnection 83 occurs in the line connecting the connection point J51 and the connection point J53, the voltage between the positive and negative terminals of the capacitors C2, C3, and C4. Can be prevented from exceeding the withstand voltage of the elements constituting the balance correction circuit 1, and the elements constituting the balance correction circuit 1 can be reliably prevented from being damaged.

図7は3つ以上の蓄電セルが存在し、かつ、図4に示したバランス補正回路1とはコンデンサの接続状態が異なる場合の一例として示す、3つの蓄電セルB1〜B3の電圧の均等化に対応したバランス補正回路1の一例である。同図に示すように、コンデンサC1は蓄電セルB2の正負端子間に、コンデンサC2は蓄電セルB1,B2を直列接続して構成される直列蓄電セルの正負端子間に、コンデンサC3は蓄電セルB3の正負端子間に、コンデンサC4は蓄電セルB2,B3を直列接続して構成される直列蓄電セルの正負端子間に、夫々接続されている。   FIG. 7 shows the equalization of the voltages of the three storage cells B1 to B3 as an example in the case where there are three or more storage cells and the connection state of the capacitors is different from that of the balance correction circuit 1 shown in FIG. Is an example of a balance correction circuit 1 corresponding to the above. As shown in the figure, the capacitor C1 is connected between the positive and negative terminals of the storage cell B2, the capacitor C2 is connected between the positive and negative terminals of a series storage cell formed by connecting the storage cells B1 and B2, and the capacitor C3 is connected to the storage cell B3. The capacitor C4 is connected between the positive and negative terminals of a series power storage cell constituted by connecting power storage cells B2 and B3 in series.

同図において、制御回路10は、スイッチング素子S1,S2を相補的にオンオフして蓄電セルB1の電圧と蓄電セルB2の電圧を均等化させ、またスイッチング素子S3,S4を相補的にオンオフして蓄電セルB2の電圧と蓄電セルB3の電圧を均等化させる。これらの制御により蓄電セルB2の電圧は、2つの蓄電セルB1,B3の双方の電圧と均等化され、その結果、3つの蓄電セルB1,B2,B3の電圧が均等化される。   In the figure, the control circuit 10 complementarily turns on and off the switching elements S1 and S2 to equalize the voltage of the storage cell B1 and the voltage of the storage cell B2, and turns on and off the switching elements S3 and S4 in a complementary manner. The voltage of the storage cell B2 and the voltage of the storage cell B3 are equalized. By these controls, the voltage of the power storage cell B2 is equalized with the voltages of the two power storage cells B1, B3, and as a result, the voltages of the three power storage cells B1, B2, B3 are equalized.

容量素子C1〜C4は、いずれもスイッチング素子S1〜S4のオンオフ動作に起因して生じるノイズの低減、蓄電セルB1〜B3の夫々に生じる電圧変化の緩和などを目的として設けられている。   The capacitive elements C1 to C4 are all provided for the purpose of reducing noise caused by the on / off operation of the switching elements S1 to S4, mitigating voltage changes occurring in the storage cells B1 to B3, and the like.

同図に示すように、蓄電セルB1,B2,B3の各々の正負端子間には定電圧ダイオードD1,D2,D3の各々が逆方向接続されている。定電圧ダイオードD1,D2,D3としては、その各々の降伏電圧が、蓄電セルB1,B2,B3の各々の電池電圧が取り得る最大値よりも高く、かつ、バランス補正回路1を構成している素子(例えば、制御回路10、ゲートドライバG1,G2,G3,G4、スイッチング素子S1,S2,S3、コンデンサC1,C2,C3)の耐圧よりも低く、かつ、D1,D2の降伏電圧の和及びD2,D3の降伏電圧の和がコンデンサC2,C4の各々の耐圧より低いものを選択している。尚、このように定電圧ダイオードD1,D2,D3としてその降伏電圧が蓄電セルB1,B2,B3の電池電圧が取り得る最大値よりも高いものを選択しているので、バランス補正回路1が正常に動作している限り、定電圧ダイオードD1,D2,D3が通電されることはない。   As shown in the figure, each of the constant voltage diodes D1, D2, D3 is connected in the reverse direction between the positive and negative terminals of the storage cells B1, B2, B3. Each of the constant voltage diodes D1, D2, D3 has a breakdown voltage higher than the maximum value that each battery voltage of the storage cells B1, B2, B3 can take, and constitutes the balance correction circuit 1. Lower than the breakdown voltage of the elements (for example, the control circuit 10, gate drivers G1, G2, G3, G4, switching elements S1, S2, S3, capacitors C1, C2, C3), and the sum of the breakdown voltages of D1, D2 and The sum of the breakdown voltages of D2 and D3 is selected to be lower than the breakdown voltage of each of the capacitors C2 and C4. Since the constant voltage diodes D1, D2 and D3 are selected in such a way that the breakdown voltage is higher than the maximum value that can be taken by the battery voltages of the storage cells B1, B2 and B3, the balance correction circuit 1 is normal. The constant voltage diodes D1, D2, and D3 are not energized as long as they are operating.

続いて断線時の動作について説明する。例えば図8に示すように、接続点J51と接続点J53とを結ぶ線路に断線84が生じた場合、直列接続されているコンデンサC1,C3の正負端子間(接続点J44と接続点J64との間)に、蓄電セルB2,B3を直列接続して構成される直列蓄電セルの正負端子間の電圧が印加され、これによりコンデンサC1の正負端子間の電圧が上昇する場合がある。しかしコンデンサC1の正負端子間の電圧が上昇して当該電圧が定電圧ダイオードD2の降伏電圧を超えると定電圧ダイオードD2が通電し、コンデンサC1の正負端子間の電圧の上昇は停止する。またコンデンサC3の正負端子間が上昇した場合についても同様に、その正負端子間の電圧が上昇して当該電圧が定電圧ダイオードD3の降伏電圧を超えると定電圧ダイオードD3が通電し、コンデンサC3の正負端子間の電圧の上昇は停止する。また直列接続されているコンデンサC2,C3の正負端子間(接続点J46と接続点J64との間)に、蓄電セルB1,B2,B3を直列接続して構成される直列蓄電セルの正負端子間の電圧が印加され、これによりコンデンサC2の正負端子間の電圧が上昇する場合がある。しかしコンデンサC2の正負端子間の電圧が上昇し、当該電圧が定電圧ダイオードD1,D2の降伏電圧の和を超えたところで定電圧ダイオードD1,D2が通電し、コンデンサC2の正負端子間の電圧の上昇は停止する。またコンデンサC3の正負端子間の電圧が上昇する場合についても同様に、その正負端子間の電圧が上昇して当該電圧が定電圧ダイオードD3の降伏電圧を超えたところで定電圧ダイオードD3が通電し、コンデンサC3の正負端子間の電圧の上昇は停止する。   Next, the operation at the time of disconnection will be described. For example, as shown in FIG. 8, when the disconnection 84 occurs in the line connecting the connection point J51 and the connection point J53, between the positive and negative terminals of the capacitors C1 and C3 connected in series (the connection between the connection point J44 and the connection point J64). Between the positive and negative terminals of the series storage cell constituted by connecting the storage cells B2 and B3 in series, which may increase the voltage between the positive and negative terminals of the capacitor C1. However, when the voltage between the positive and negative terminals of the capacitor C1 rises and the voltage exceeds the breakdown voltage of the constant voltage diode D2, the constant voltage diode D2 is energized, and the voltage increase between the positive and negative terminals of the capacitor C1 stops. Similarly, when the voltage between the positive and negative terminals of the capacitor C3 rises, similarly, when the voltage between the positive and negative terminals rises and the voltage exceeds the breakdown voltage of the constant voltage diode D3, the constant voltage diode D3 is energized, and the capacitor C3 The voltage rise between the positive and negative terminals stops. Further, between the positive and negative terminals of the series storage cell constituted by connecting the storage cells B1, B2, and B3 in series between the positive and negative terminals of the capacitors C2 and C3 connected in series (between the connection point J46 and the connection point J64). This may cause the voltage between the positive and negative terminals of the capacitor C2 to rise. However, when the voltage between the positive and negative terminals of the capacitor C2 rises and the voltage exceeds the sum of the breakdown voltages of the constant voltage diodes D1 and D2, the constant voltage diodes D1 and D2 are energized, and the voltage between the positive and negative terminals of the capacitor C2 The ascent stops. Similarly, when the voltage between the positive and negative terminals of the capacitor C3 rises, the voltage between the positive and negative terminals rises and the constant voltage diode D3 is energized when the voltage exceeds the breakdown voltage of the constant voltage diode D3. The rise in voltage between the positive and negative terminals of the capacitor C3 stops.

このように本実施形態のバランス補正回路1にあっては、バランス補正回路1の接続点J51と接続点J55とを結ぶ線路に断線84が生じた場合でも、コンデンサC1,C2,C3の夫々の正負端子間の電圧がバランス補正回路1を構成している素子の耐圧を超えて上昇することがなく、バランス補正回路1を構成している素子が損傷してしまうのを確実に防ぐことができる。   As described above, in the balance correction circuit 1 of the present embodiment, even when the disconnection 84 occurs in the line connecting the connection point J51 and the connection point J55 of the balance correction circuit 1, each of the capacitors C1, C2, and C3. The voltage between the positive and negative terminals does not increase beyond the withstand voltage of the elements constituting the balance correction circuit 1, and the elements constituting the balance correction circuit 1 can be reliably prevented from being damaged. .

ところで、以上に説明した実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。   By the way, description of embodiment described above is for making an understanding of this invention easy, and does not limit this invention. It goes without saying that the present invention can be changed and improved without departing from the gist thereof, and that the present invention includes equivalents thereof.

例えば、本発明のバランス補正回路は、蓄電セルとは別体に設けられるものであってもよいし、蓄電セルと一体化されて電池パック等を構成するものであってもよい。   For example, the balance correction circuit of the present invention may be provided separately from the storage cell, or may be integrated with the storage cell to form a battery pack or the like.

1 バランス補正回路、10 制御回路、101 制御信号生成回路、102 デューティ比制御回路、103 計測回路、L インダクタ、C1,C2,C3,C4 容量素子、B1,B2,B3 蓄電セル、S1,S2,S3,S4 スイッチング素子、D1,D2,D3 定電圧ダイオード   DESCRIPTION OF SYMBOLS 1 Balance correction circuit, 10 Control circuit, 101 Control signal generation circuit, 102 Duty ratio control circuit, 103 Measuring circuit, L Inductor, C1, C2, C3, C4 Capacitance element, B1, B2, B3 Storage cell, S1, S2, S3, S4 switching element, D1, D2, D3 constant voltage diode

Claims (4)

直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、
前後して接続する第1の前記蓄電モジュールと第2の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、
前記第1の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第1のスイッチング素子と、
前記第2の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第2のスイッチング素子と、
前記第1のスイッチング素子及び前記第2のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、
前記蓄電セルの正負端子間に接続される複数の容量素子と、
前記蓄電セルの正負端子間又は前記蓄電モジュールの正負端子間に逆方向接続され、逆方向接続されている前記蓄電セル又は前記蓄電モジュールの電池電圧が取り得る最大値よりも高く、かつ、前記蓄電セルと前記容量素子とを接続する線路に断線が生じることにより高電圧が印加されて損傷する可能性のある当該バランス補正装置を構成している素子の耐圧よりも低い降伏電圧を有する定電圧ダイオードと
を備えるバランス補正装置。
In an assembled battery composed of a plurality of power storage cells connected in series, a balance correction device for equalizing a voltage between the power storage cells or between power storage modules composed of a plurality of power storage cells connected in series,
An inductor having one end connected to a connection point between the first power storage module and the second power storage module connected back and forth;
A first switching element connected in series with the inductor between the positive and negative terminals of the first power storage module;
A second switching element connected in series with the inductor between the positive and negative terminals of the second power storage module;
On / off control of the first switching element and the second switching element controls the supply of current to each of the power storage modules, thereby causing power to be transferred between the power storage modules via the inductor. Switching controller for equalizing the voltage between the storage modules,
A plurality of capacitive elements connected between the positive and negative terminals of the storage cell;
Reversely connected between the positive and negative terminals of the power storage cell or between the positive and negative terminals of the power storage module, the battery voltage of the power storage cell or the power storage module connected in the reverse direction is higher than the maximum value that can be taken, and the power storage A constant voltage diode having a breakdown voltage lower than the breakdown voltage of an element constituting the balance correction device, which may be damaged when a high voltage is applied to the line connecting the cell and the capacitive element. And a balance correction device.
請求項1に記載のバランス補正装置であって、
直列接続された複数の前記蓄電セルからなる直列蓄電セルの正負端子間に接続される容量素子と、
前記蓄電セルの正負端子間又は前記蓄電モジュールの正負端子間に逆方向接続され、逆方向接続されている前記蓄電セル又は前記蓄電モジュールの電池電圧が取り得る最大値よりも高く、かつ、前記直列蓄電セルと前記容量素子とを接続する線路に断線が生じることにより高電圧が印加されて損傷する可能性のある当該バランス補正装置を構成している素子の耐圧よりも低い降伏電圧を有する定電圧ダイオードと
を備えるバランス補正装置。
The balance correction apparatus according to claim 1,
A capacitive element connected between the positive and negative terminals of a series storage cell consisting of a plurality of the storage cells connected in series;
Reversely connected between the positive and negative terminals of the power storage cell or between the positive and negative terminals of the power storage module, the battery voltage of the power storage cell or the power storage module connected in the reverse direction is higher than the maximum value that can be taken, and the series A constant voltage having a breakdown voltage lower than the withstand voltage of the element constituting the balance correction device, which may be damaged when a high voltage is applied to the line connecting the storage cell and the capacitive element. A balance correction device comprising a diode.
請求項1又は2に記載のバランス補正装置であって、
前記断線が生じることにより高電圧が印加されて損傷する可能性がある前記素子は、前記第1のスイッチング素子、前記第2のスイッチング素子、前記スイッチング制御部を構成する素子、及び前記容量素子のうちの少なくともいずれかである
バランス補正装置。
The balance correction apparatus according to claim 1 or 2,
The element that may be damaged when a high voltage is applied due to the disconnection includes the first switching element, the second switching element, the element constituting the switching control unit, and the capacitor element. A balance correction device that is at least one of them.
前記複数の蓄電セルと、請求項1乃至3のいずれか一項に記載の前記バランス補正装置とを、備える蓄電装置。   A power storage device comprising: the plurality of power storage cells; and the balance correction device according to any one of claims 1 to 3.
JP2013193119A 2013-09-18 2013-09-18 Balance correction device and power storage device Pending JP2015061378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013193119A JP2015061378A (en) 2013-09-18 2013-09-18 Balance correction device and power storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013193119A JP2015061378A (en) 2013-09-18 2013-09-18 Balance correction device and power storage device

Publications (1)

Publication Number Publication Date
JP2015061378A true JP2015061378A (en) 2015-03-30

Family

ID=52818531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013193119A Pending JP2015061378A (en) 2013-09-18 2013-09-18 Balance correction device and power storage device

Country Status (1)

Country Link
JP (1) JP2015061378A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292847A (en) * 2015-08-12 2018-07-17 牛津大学科技创新有限公司 Intelligent cell and control method and system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292847A (en) * 2015-08-12 2018-07-17 牛津大学科技创新有限公司 Intelligent cell and control method and system
CN108292847B (en) * 2015-08-12 2023-09-26 牛津大学科技创新有限公司 Intelligent unit and control method and system

Similar Documents

Publication Publication Date Title
JP6170816B2 (en) Balance correction device and power storage device
JP6134520B2 (en) Balance correction device and power storage device
US10141551B2 (en) Battery system
US8493028B2 (en) Power management circuit for rechargeable battery stack
JP5867345B2 (en) Charging apparatus and charging method
WO2012120878A1 (en) Balance correction device and electricity storage system
US9178367B2 (en) Balance correction apparatus and electric storage system
JP5827019B2 (en) Balance correction device and power storage system
US20160241052A1 (en) Battery pack and battery system including the same
JP6065782B2 (en) Power storage device, charging method and discharging method
JP5744598B2 (en) Balance correction device and power storage system
WO2015020084A1 (en) Balance correction device and power storage apparatus
WO2017135173A1 (en) Power storage device
JP6708011B2 (en) Battery pack
JP6205247B2 (en) Balance correction device and power storage device
JP2013192371A (en) Power storage device, charging method, and discharging method
JP6271227B2 (en) Balance correction device and power storage device
JP2015061378A (en) Balance correction device and power storage device
WO2015005273A1 (en) Balance correction device and electricity storage device
JP6116260B2 (en) Balance correction device and power storage device
JP6133110B2 (en) Balance correction device and power storage system
JP2013201866A (en) Battery equalization device
JP2019017215A (en) Power storage device and equalization method therefor
JP2015104251A (en) Power transfer device