JP6268563B2 - 撮像装置、及び固体撮像装置 - Google Patents

撮像装置、及び固体撮像装置 Download PDF

Info

Publication number
JP6268563B2
JP6268563B2 JP2017537532A JP2017537532A JP6268563B2 JP 6268563 B2 JP6268563 B2 JP 6268563B2 JP 2017537532 A JP2017537532 A JP 2017537532A JP 2017537532 A JP2017537532 A JP 2017537532A JP 6268563 B2 JP6268563 B2 JP 6268563B2
Authority
JP
Japan
Prior art keywords
signal
image
imaging device
solid
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017537532A
Other languages
English (en)
Other versions
JPWO2017038052A1 (ja
Inventor
基範 石井
基範 石井
廣瀬 裕
裕 廣瀬
翔太 山田
翔太 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Application granted granted Critical
Publication of JP6268563B2 publication Critical patent/JP6268563B2/ja
Publication of JPWO2017038052A1 publication Critical patent/JPWO2017038052A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Description

本開示は撮像装置、及び固体撮像装置に関する。
以下、図13を参照としながら、特許文献1に開示された従来技術を説明する。
図13において、cは固体撮像素子でa及びbは画素であり、ここでaは欠陥画素であるとする。固体撮像素子上に結像する光学像に対し、変位手段により固体撮像素子を水平画素方向に変位させた場合、図13において、相対的に光学像がaからbに移動したとする。このとき固体撮像素子から電気信号を読みだす読みだしパルスのタイミングをAからBに変更すれば、本来欠陥画素a上で結像するべき光学像が正常な画素b上で結像し、電気信号に変換される。
図13の画素aから画素bの間を光学像が往復するように変位手段が動作し、それに合わせて読みだしパルスがAからBのタイミングの間を変動するようにタイミング発生回路が読みだしパルスを発生すれば、画素aに何らかの欠陥があっても、画素bで補間することによって、画素aによる固定パターンノイズ(ノイズ)の発生を軽減し、画像バラツキを低減する。
特開平6−141242号公報
しかしながら、特許文献1で開示された従来技術では、十分にノイズを低減して、画像ザラと呼ばれる画像不良を十分に抑えることができないという課題を有している。
本開示は、バラツキの少ない画像を得ることができる撮像装置を提供することを目的とする。
本開示の一態様に係る撮像装置は、二次元状に配列された複数の画素を有する固体撮像装置と、前記固体撮像装置からの出力信号を処理する信号処理装置とを含む撮像装置であって、前記画素内の信号蓄積部に第1の電圧振幅を直接印加することにより得られる第1の仮補正信号と、前記信号蓄積部に前記第1の電圧振幅とは異なる第2の電圧振幅を印加することにより得られる第2の仮補正信号との差分に基づき補正信号を生成し、前記固体撮像装置が撮影駆動を行うことで画像信号を取得し、前記画像信号に前記補正信号を適用することで補正画像を生成する。
例えば、前記複数の画素は、通常画素と、オプティカルブラック画素とを含み、前記第1の仮補正信号は、前記オプティカルブラック画素内の信号蓄積部に、一定電圧を直接印加することにより得られ、前記第2の仮補正信号は、前記通常画素内の信号蓄積部に光信号に相当する電圧振幅を直接印加することにより得られてもよい。
例えば、前記画素は、前記画素の外部からの印加電圧により前記信号蓄積部のリセットを行うためのリセットトランジスタを含み、前記リセットトランジスタをオンしたまま、前記リセットトランジスタに印加する電圧を変化させ、当該変化の前と後それぞれにおける前記画素からの出力信号を差分することにより前記第1の仮補正信号及び前記第2の仮補正信号を得てもよい。
本開示の一態様に係る撮像装置は、二次元状に配列された画素を有する固体撮像装置と、前記固体撮像装置からの出力信号を処理する信号処理装置とを含む撮像装置であって、(1)被写体の撮影によって得られる第1の画像信号と、(2)前記被写体の撮影時に前記固体撮像装置上に結像する被写体に対して、水平方向又は垂直方向に1以上の整数画素分前記固体撮像装置上を移動して被写体が結像するように撮影することによって得られる第2の画像信号とを撮影し、前記第1の画像信号と前記第2の画像信号とを使用して量子効率補正係数を算出し、任意の撮影条件による画像信号に前記量子効率補正係数を適用することで量子効率補正画像を生成する。
例えば、前記撮像装置は、n(nは2以上の整数)個の前記画像信号を取得し、前記補正信号及び前記n個の画像信号を用い超解像画像を生成し、前記補正信号を生成した後、かつ、前記n個の画像信号のうち1番目の画像信号を取得した後に、前記1番目の画像信号に対する補正画像を生成する工程と同時に2番目の画像信号を取得し、(k(kは3からnまでの整数)−1)番目の画像信号に対する補正画像を生成する工程と同時にk番目の画像信号を取得してもよい。
例えば、前記信号処理装置は、記憶装置を備え、前記信号処理装置は、前記補正信号を前記記憶装置に記憶し、前記画像信号に前記記憶装置に記憶されている前記補正信号に適用することで補正画像を生成し、前記補正画像を計算機に出力してもよい。
例えば、前記撮像装置は、前記信号処理装置からの出力信号を処理し画像出力する計算機をさらに備え、前記画像信号及び前記補正信号を前記信号処理装置を介し前記計算機に入力し、前記計算機が、前記画像信号に対し前記補正信号を適用することで前記補正画像を生成してもよい。
本開示の一態様に係る固体撮像装置は、固体撮像装置と、当該固体撮像装置からの出力信号を処理する信号処理装置を含み、画素内の信号蓄積部に第1の電圧振幅を直接印加することにより得られる第1の仮補正信号と、前記信号蓄積部に前記第1の電圧振幅とは異なる第2の電圧振幅を印加することにより得られる第2の仮補正信号との差分に基づき補正信号を生成し、画像信号に前記補正信号を適用することで補正画像を生成する撮像装置に用いられる固体撮像装置であって、前記固体撮像装置は、二次元状に配列された複数の前記画素を有し、撮影駆動を行うことで前記画像信号を取得する。
なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なCD−ROMなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラム及び記録媒体の任意な組み合わせで実現されてもよい。
本開示によれば、バラツキの少ない画像を得ることができる。
図1は、実施の形態1に係る撮像装置を示す図である。 図2は、実施の形態1に係る固体撮像装置の信号出力経路の詳細を示す図である。 図3は、実施の形態1に係る撮像装置の動作を示す図である。 図4は、一般的な方法を説明するための図である。 図5は、実施の形態1に係る撮像装置の動作を示す図である。 図6は、実施の形態1の変形例に係る固体撮像装置を示す図である。 図7は、実施の形態1の変形例に係る撮像装置の動作を示す図である。 図8は、実施の形態1の変形例に係る撮像装置の動作を示す図である。 図9は、実施の形態2に係る撮像装置を示す図である。 図10は、実施の形態2に係る固体撮像装置の断面図である。 図11は、実施の形態2に係る撮像装置の動作を示す図である。 図12は、実施の形態2の変形例に係る撮像装置の動作を示す図である。 図13は、従来技術を説明するための図である。
以下、本開示の実施の形態に係る撮像装置について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本開示の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定するものではない。
(実施の形態1)
まず、本実施の形態に係る撮像装置200の構成を説明する。図1は、本実施の形態に係る撮像装置200のブロック図である。図2は、図1に示す1つの画素204の信号出力経路214を示す図である。
図1に示す撮像装置200は、固体撮像装置201と、信号処理装置202と、計算機203とを含む。
固体撮像装置201は、画素領域に二次元状に配列された複数の画素204と、一次元状に配列されている複数の列回路205と、列回路205の出力信号を外部に取り出すための複数の出力アンプ206とを備える。
信号処理装置202は、固体撮像装置201の出力信号を処理する。典型的には、信号処理装置202は、固体撮像装置201のアナログ出力信号をデジタル信号に変換するアナログ・フロントエンドIC211(AFE)と、黒レベル及び色バランス調整などを行うロジック回路及びメモリ212とを備える。信号処理装置202の出力信号は、計算機203(典型的にはPC)に出力され、さらなる信号処理が行われた後に、表示装置に出力される、又は、記憶装置に画像ファイルとして蓄積される。
なお、撮像装置200は、計算機203を含まなくてもよい。
次に、固体撮像装置201の詳細を説明する。図2に示すように、画素204は、光電変換部204a、リセットトランジスタ204b、増幅トランジスタ204c、及び選択トランジスタ204dを備える。
光電変換部204aは、画素204に入射した光を電荷に変換する。この電荷は、増幅トランジスタ204cのゲートに接続された蓄積キャパシタである信号蓄積部(図1には記載していないが、増幅トランジスタ204cのゲートのキャパシタンス)に蓄積され、増幅トランジスタ204cにより電圧信号に変換される。この電圧信号は、選択トランジスタ204d及び垂直信号線207を介して列回路205に出力される。
また、光電変換部204aは、例えば光電変換膜で形成されている。光電変換膜に用いる材料は、光を電荷へ変換する効率が高い有機材料または無機材料などである。光電変換膜に用いる材料は、特に限定されないが、光電変換膜は、有機材料で構成されていることが好ましい。フォトダイオードが用いられる場合、受光すべき入射光の波長帯域に応じてフォトダイオードの厚み及び形状を調整する必要がある。一方、有機光電変換膜を用いた光電変換素子は、光吸収率が高いため、光電変換膜の膜厚を薄くしても(典型的には0.5μm程度)、Siフォトダイオードよりも高い感度を実現できる。さらに、このように光電変換膜を薄くすることによって、各画素に入射する光が斜めに入射する場合でも、光電変換膜内の伝播距離が波長と同程度かそれ以下と短いために、光が隣接画素へ伝播することない。すなわち、低クロストークでの受光を実現できる。従って、広受光角を有する光学系を実現することが可能となる。
但し、光電変換部204aは、光電変換膜に限定されるものではなく、その他(一例として、半導体基板内に不純物を導入して形成したフォトダイオード)であってもよい。
図2に示すように、一つの列回路205は、画素204からの電圧信号を処理する回路であり、典型的には増幅トランジスタ204cのための電流源トランジスタ213と、二重相関サンプリング(CDS)回路209とを含む。CDS回路209は、画素204からの電圧信号である信号電圧からリセット電圧を差し引き、得られた信号電圧を水平転送(HSR)回路210に出力する。なお、図2では、図1に示すCDS回路209のうち、1列分のCDS回路209を図示している。
出力アンプ206は、HSR回路210を介して入力される信号電圧を増幅し、得られた信号を固体撮像装置201の外部に出力する。
なお、本実施の形態に係る固体撮像装置201は上述した構成に限定されるものではない。
次に、図3を用いて、本実施の形態に係る撮像装置200の動作を説明する。なお、図3では、垂直走査(VSR)回路208によって画素204が選択されている期間のみを示す。
まず、信号SELがONされることにより、垂直信号線電圧Vsigが、光電変換した電荷に対応した電圧(電圧aとする)になる。その後、リセット信号RSがONされることにより、リセットトランジスタ204bがONし、蓄積キャパシタがリセットされる。
リセット信号RSがOFFすると、リセット電圧(電圧bとする)が垂直信号線電圧Vsigに現れる。次に、列回路205内のCDS回路209は、電圧aから電圧bを差し引くことでVsig振幅を得る。Vsig振幅が増幅されるとともに、ある一定のオフセット値bが加算された電圧信号が出力アンプ206の出力電圧Voutとして現れる。
この光入射から出力アンプ206までの過程で、各部のばらつきが重畳された値がVoutとして現れるため、後段の信号処理装置202及び計算機203を経て得られる画像には、それらばらつきによる画像ザラが生じることになる。
画像ザラを定量的に考察するために、以下の定数を定義する。ある画素204に入射する光子数をNとする。光電変換部204aの量子効率をηとする。増幅トランジスタ204cの変調度をαとする。
この場合、CDS回路209でサンプリングされるVsig振幅は、α・ηNで表される。さらに、CDS回路209の利得をβ、水平線での利得をγ、出力アンプ206の利得をεとする。
この場合、着目している画素に対する、固体撮像装置201の最終的な出力信号である出力電圧Voutは、α・β・γ・ε・η・N+bと表される。
ここで、bはオフセット電圧であり、出力アンプ206の特性により決定される。通常、オフセット電圧bを除去するために、固体撮像装置にはオプティカルブラック(OB)画素が設けられる。OB画素はメタル配線などにより遮光されるため、入射光子数N=0となる。よって、Voutに現れる電圧はbとなる。
この電圧を先ほどの着目している画素に対する出力電圧Voutから差し引くことにより、入射光子数Nに比例する信号である画像信号電圧が下記(式1)により得られる。
画像信号電圧=α・β・γ・ε・η・N ・・・(式1)
画像ザラは、上記各利得、すなわちα・β・γ・ε・ηが画素毎にばらつくために生じる。
ここで、本開示の理解を容易とするため、一般的な技術(方法)を説明する。
画像ザラを除去する一般的な方法は、固体撮像装置に予め一様光を照射して得られるザラを含む画像(各部のばらつきがなければこの画像は一様になる)から各画素に対応した補正係数を得る方法である。
すなわち、各画素に入射する光子数Nが既知である光源又は被写体を用意することができれば、上式より各画素に対するα・β・γ・ε・ηを得ることができる。
未知の被写体を撮像した場合は、その画像出力信号電圧に対し、ここで得られたα・β・γ・ε・ηを除算すれば、画像ザラを除去できる。
しかし、光源或いは被写体が既知でない場合、又は既知である光源或いは被写体に切り替えることのできない光学系に固体撮像装置201が設置してある場合はこの方法は使用できないという問題が生じる。
次に、別の一般的な方法を、図4を用いて説明する。図4は、一般的な方法の動作シーケンスを示している。なお、図4は、図3と同様に、VSR回路208により画素204が選択されている期間のみを示す。
まず、SEL信号により選択トランジスタ204dがONされ、それとともにRS信号によりリセットトランジスタ204bがONされる。列回路205内のCDS回路209は、このときの垂直信号線207に出力される電圧Vsigをサンプリングする。
次に、リセット電圧Vinの値がaだけ低下する。ここでaは既知とする。列回路205内のCDS回路209は、このときの垂直信号線207に出力される電圧Vsigをサンプリングする。これにより、Vsig振幅=a・αが得られる。
このとき、出力アンプ206の出力電圧Voutは、a・α・γ・ε+b’である。オフセット電圧b’が0又は0に極めて近い場合、Vout=a・α・γ・εである。aは既知であるので、画素毎のα・γ・εを得ることができる。(式1)からα・γ・εを除算することにより、補正後の画像信号が下記(式2)により得られる。
補正後の画像信号=η・N ・・・(式2)
ηによる画像ザラは除去することができないものの、それ以外の成分を除去できる。
しかし、これまで説明した一般的な方法では、オフセット電圧b’が既知でない場合、補正ができないという問題が生じる。また、撮像時の動作シーケンス(図3)とこの方法の動作シーケンス(図4)とは異なるため、オフセット電圧bとオフセット電圧b’とが一致しない場合がある。一致しない主な原因は、オフセット電圧bには撮像時の暗電流成分が含まれることが挙げられる。したがって、オフセット電圧bによってb’を代用することも困難であるという問題が生じる。
以上ここまで説明した、一般的な方法における上述の問題を、本実施の形態に係る撮像装置200は解決できる。以下その詳細を、図5を用いて説明する。
図5は、本実施の形態に係る撮像装置200の動作の詳細を示す図である。本実施の形態に係る動作は、フレーム1とフレーム2との2フレーム構成である。
フレーム1の駆動方法は図4と同じであるが、リセット電圧Vinに印加される電圧振幅はaである。このときの出力アンプ206の出力電圧Voutである第1の仮補正信号は下記(式3)により表わされる。
第1の仮補正信号=a・α・γ・ε+b’ ・・・(式3)
フレーム2では、リセット電圧Vinに印加される電圧振幅はaである。このときの出力アンプ206の出力電圧Voutである第2の仮補正信号は下記(式4)により表わされる。
第2の仮補正信号=a・α・γ・ε+b’ ・・・(式4)
補正信号を得るには、第1の仮補正信号から第2の仮補正信号を差し引き、得られた値を既知の値(a−a)で除算すればよい。すなわち、補正信号は、下記(式5)により得られる。
補正信号=(第1の仮補正信号−第2の仮補正信号)/(a−a
=α・β・γ・ε ・・・(式5)
この補正信号を、(式1)に示す画像信号電圧に適用することで、(式2)に示す補正後の画像信号を得ることができる。
つまり、図面を用いて説明したように、本実施の形態に係る撮像装置200は、オフセット電圧bによってb’を代用することができ、オフセット電圧b’が既知でない場合でも、補正により、画像ザラを低減でき、優れた画像特性を得ることができる。
(実施の形態1の変形例)
図6〜図8を用いて本実施の形態の変形例について説明する。図6に示す固体撮像装置201Aは、通常の画素204に加え、OB画素204Aを備える点が図1に示す固体撮像装置201と異なる。OB画素204Aは、撮像領域の上部又は下部に配置される。
また、図7に示すように、VSR回路208がOB画素204Aのある行を選択した状態において、SEL信号とRS信号により、選択トランジスタ204dとリセットトランジスタ204bがオンされる。このとき、リセット電圧Vinは一定である。このときの出力アンプ206からの出力電圧Voutである第3の仮補正信号は下記(式6)により表わされる。
第3の仮補正信号=b’ ・・・(式6)
図8に示すように、通常の画素204では、リセット電圧Vinに、既知の電圧aが与えられる。このときの出力アンプ206からの出力電圧Voutである第4の仮補正信号は下記(式7)により表わされる。
第4の仮補正信号=a・α・γ・ε+b’ ・・・(式7)
第4の仮補正信号から第3の仮補正信号を差し引き、得られた値を既知の値aで除算することで補正信号を得ることができる。
なお、実施の形態1で説明した処理の代わりに、本変形例の処理が行われてもよいし、撮像装置200は、両方の処理を行う機能を有し、選択的にいずれかの処理を行ってもよい。
また、上述した固体撮像装置201内の各種信号の制御は、固体撮像装置201又は撮像装置200が備える制御部(図示せず)により行われる。
このように本実施の形態に係る撮像装置200は、二次元状に配列された複数の画素204を有する固体撮像装置201と、固体撮像装置201からの出力信号を処理する信号処理装置202とを含む。撮像装置200は、画素204内の信号蓄積部に第1の電圧振幅を直接印加することにより得られる第1の仮補正信号と、前記信号蓄積部に第1の電圧振幅とは異なる第2の電圧振幅を印加することにより得られる第2の仮補正信号との差分に基づき補正信号を生成し、固体撮像装置201が撮影駆動を行うことで画像信号を取得し、画像信号に補正信号を適用することで補正画像を生成する。
また、変形例において説明したように、複数の画素は、通常の画素204と、OB画素204Aとを含む。
第1の仮補正信号(第3の仮補正信号)は、オプティカルブラック画素内の信号蓄積部に、一定電圧を直接印加することにより得られ、第2の仮補正信号(第4の仮補正信号)は、通常の画素204内の信号蓄積部に光信号に相当する電圧振幅を直接印加することにより得られる。
また、実施の形態1及びその変形例において説明したように、画素204は、画素204の外部からの印加電圧により信号蓄積部のリセットを行うためのリセットトランジスタ204bを含む。撮像装置200は、リセットトランジスタ204bをオンしたまま、リセットトランジスタ204bに印加する電圧を変化させ、当該変化の前と後それぞれにおける前記画素からの出力信号の差分を算出することにより第1の仮補正信号及び第2の仮補正信号(又は第3の仮補正信号及び第4の仮補正信号)を得る。
また、補正信号等の生成(算出)処理は、例えば、信号処理装置202により行われる。なお、これらの処理の一部又は全てが計算機203により行われてもよい。
つまり、信号処理装置202は、記憶装置(メモリ)を備え、補正信号を記憶装置に記憶し、画像信号に記憶装置に記憶されている補正信号に適用することで補正画像を生成し、補正画像を計算機203に出力してもよい。
または、撮像装置200は、信号処理装置202からの出力信号を処理し画像出力する計算機203をさらに備え、画像信号及び補正信号を信号処理装置202を介し計算機203に入力し、計算機203が、画像信号に対し補正信号を適用することで補正画像を生成してもよい。
(実施の形態2)
近年、CIS(Contact Image Sensing)方式によってミクロ構造を観察する技術が注目されている。CIS方式による場合、観察対象は、イメージセンサの撮像面に近接して配置される。イメージセンサとしては、一般に、多数の光電変換部が撮像面内に行及び列状に配列された2次元イメージセンサが用いられる。光電変換部は、典型的には、半導体層又は半導体基板に形成されたフォトダイオードであり、入射光を受けて電荷を生成する。
一方、イメージセンサによって取得される画像は、多数の画素によって規定される。各画素は、1つの光電変換部を含む単位領域によって区画されている。したがって、2次元イメージセンサにおける分解能(解像度)は、通常、撮像面上における光電変換部の配列ピッチ又は配列密度に依存する。なお、光電変換部の配列ピッチによって決まる分解能を「固有分解能」と呼ぶ。
また、イメージセンサの固有分解能を超える分解能を実現する一般的な技術(超解像技術)として、被写体の結像位置をシフトさせて得られる複数の画像を用いて当該被写体の画像を形成する方法がある。しかし、この技術を用いたとしても、イメージセンサによって取得される画像は、基本的には固有分解能によって左右される。
また、個々の光電変換部の配列ピッチを、一般の半導体プロセス技術のほぼ限界まで小さくする場合、画素内に配置するトランジスタ及び光電変換素子(フォトダイオード又は光電変換材料)に起因するバラツキが問題となってくる。
以上の知見から、本実施の形態では、上述した実施の形態1に係る撮像装置を用いて画像ザラを低減し、更に、画素バラツキが問題となるまで小さい固有分解能を持ったイメージセンサを使用して、その固有分解能よりも小さい解像度を持ち、且つバラツキの少ない画像を得ることを目的とする。
以下その詳細を説明する。図9は、実施の形態2に係る、固体撮像装置201の固有分解能よりも小さい解像度を得るための撮像装置200Bを示す図である。
この撮像装置200Bは、光源230と、コリメートレンズ231と、ステージ233と、ゴニオステージ234とを備える。光源230は、緑色光源232Gと、青色光源232Bと、赤色光源232Rとを含む。
コリメートレンズ231は、光源230から射出された光を平行光に変換する。ゴニオステージ234は、ステージ233の向きを変化させる。このゴニオステージ234は、ゴニオステージ234aとゴニオステージ234bとを含む。ゴニオステージ234aはコリメートレンズ231に対するステージ233の垂直方向を軸とした回転を行う。ゴニオステージ234bは、コリメートレンズ231に対するステージ233の水平方向を軸とした回転を行う。また、ステージ233の位置235に固体撮像装置201が設置される。
図10は、固体撮像装置201の撮影領域(画素が二次元的に配列されている領域)の断面図である。被写体241は、画素204に近接して配置されている。画素204は、光電変換部204a(光電変換素子)を備える。被写体241と固体撮像装置201とは接着されており、被写体241は容易に除去できない。光源230からの光は、被写体241を透過して光電変換部204aに入射し、これにより画像が得られる。
図11は、本実施の形態に係る撮像装置200Bの動作を示す図である。固体撮像装置201の固有分解能よりも小さい解像度を得るための動作を、図10及び図11を用いて説明する。
なお、以下に示す動作の制御は、例えば、撮像装置200Bが備える制御部(図示せず)により行われる。また、各種画像の演算処理は、例えば、信号処理装置202又は計算機203により行われる。
まず、ゴニオステージ234bが動作し、ステージ233がコリメートレンズ231に対して平行に配置される。また、ゴニオステージ234aによる回転角度が初期値(このときを0°とする)に設定される。この状態で、緑色光源232Gのみが点灯し、出力画像が得られる(これを0°G画像とする)。
次に、ゴニオステージ234aが回転することで画素204に対する光源230への角度が変化する。また、被写体241が画素204の大きさの半分(0.5画素)分x方向にずれて撮像領域に投影されるように角度が調節される。この状態で同様に撮像が行われると、先ほどの画像に対しx方向に0.5画素分シフトした画像(これを(0.5、0)G画像とする)が得られる。
さらに、ゴニオステージ234bが回転することで、被写体がx方向に0.5画素、y方向に0.5画素ずれて投影されるように角度が調節される。この状態で撮像が行われ、(0.5、0.5)G画像が得られる。
同様に、(0、0.5)G画素が得られる。これら4つの画像を得る順番は任意である。
次に、この4つの画像内の同一座標のピクセルを取り出し、0°G画像のピクセルに対し、x方向に隣接して(0.5,0)G画像のピクセルを、y方向に隣接して(0、0.5)G画像のピクセルを、斜め方向に隣接して(0.5、0.5)G画素のピクセルを配置する。そして、この4ピクセルのセット(同一画素セットと呼ぶ)を、もとのピクセル位置に従って配列すれば0.5画素解像度のG画像が完成する。
同様に、赤色光源232Rが点灯し、0.5画素解像度のR画像が得られる。さらに、青色光源232Bが点灯し、0.5画素解像度のB画像が得られる。ここまで、計12回の撮像動作を行う必要があるが、その順番は任意である。
最後に、0.5画素解像度のG画像、0.5画素解像度のR画像、及び0.5画素解像度のB画像を合成することにより、0.5画素解像度のカラー画像が得られる。
この工程において、固体撮像装置201内の各部にバラツキが存在すると、実施の形態1で述べたとおり、この画像にも画像ザラが重畳する。具体的には、同一画素セット内を1単位とした画像ザラが重畳する。すなわち、同一画素セット内では画像ザラはないが、他の同一画素セットに対してザラが重畳する。
本実施の形態では、以下の方法によりこの画像ザラを低減する。
まず、光源230及びゴニオステージ234が上記画像のいずれか1つを撮像するときの条件に設定される。
次に、実施の形態1に示された撮像装置200及び駆動方法により、各画素に対する補正信号を得る。
次に、この補正信号を順次各画像に適用することにより、0.5画素解像度のカラー画像の画像ザラが低減される。
また、0.5画素解像度のカラー画像を得る工程で、補正処理を行いながら、次の画像の撮像動作を並列して行うことで、総処理時間を短縮することも可能である。また、ここでは0.5画素解像度について説明したが、1/3画素解像度、又はそれ以下の解像度の画像を得る際にもこの方法が使用できる。
(実施の形態2の変形例)
本変形例では、図9の光源230及びゴニオステージ234を実施の形態2に示した画像のいずれか1つを撮像するときの条件に設定し、補正係数を得ておくことで、光電変換部204aの量子効率ηによる画像ザラも、更に高精度に低減する方法を提供する。
以下、図12を用いて、その詳細を説明する。なお、図12では、一例として、0°G画像を用いる場合を示すが、他の画像を用いてもよい。
まず、0°G画像が撮像される。この画像に対して実施の形態1の方法を適用することで得られる画像をA画像とする。
次に、被写体241から固体撮像装置201への投影がx方向に1画素ずれるようにゴニオステージ234の角度が設定される。この設定で撮像が行われ、得られた画像に対して上記の補正係数が適用される。これにより得られた画像をB画像とする。
A画像のある1つの画素(座標が(i、j)であるとする)に着目する。補正係数が適用済みなので、出力信号は、ηij・Nijと表せる。ここで、ηijは画素(i,j)における光電変換部204aの量子効率、Nijは入射光子数である。一方、B画像の座標(i+1,j)の画素の出力信号は、入射光子数がA画像の画素(i,j)と等しいことに注意すると、ηi+1j・Nijと表せる。これら2つの画素の平均値は、下記(式8)で表わされる。
画素平均値=(ηij+ηi+1j)Nij/2
=ηijij・(ηij+ηi+1j)/2 ・・・(式8)
この平均値を用いて新しい画像が作成されると、A画像及びB画像よりも画像ザラが低減される。具体的には、画像ザラの標準偏差が1/√2に低減される。
(式8)によれば、A画像に対して(ηij+ηi+1j)/2の補正係数を乗じていることになる。これをη補正係数と呼ぶことにし、η補正係数を適用した画像を0°η補正G画像と呼ぶことにする。
ここでは、A画像とB画像の2つの画像を用いてη補正係数を算出する方法を示したが、さらに画像を増やしてη補正係数を算出することもできる。例えば、1画素分y方向にずらしたC画像を用意し、η補正係数を同様に算出できる。この場合は、画像ザラの標準偏差が1/√3に低減される。さらに、x方向又はy方向に整数画素分ずらした任意の個数(この個数をMとする)の画像を用意してη補正係数を算出することもできる。この場合は画像ザラの標準偏差が1/√Mに低減される。
以上の方法により、光電変換部204aの量子効率ηによる画像ザラも、更に高精度に低減することができる。
このように、本実施の形態に係る撮像装置200Bは、(1)被写体241の撮影によって得られる第1の画像信号と、(2)被写体の撮影時に固体撮像装置201上に結像する被写体241に対して、水平方向又は垂直方向に1以上の整数画素分固体撮像装置201上を移動して被写体が結像するように撮影することによって得られる第2の画像信号とを撮影し、第1の画像信号と第2の画像信号とを使用して量子効率補正係数を算出し、任意の撮影条件による画像信号に前記量子効率補正係数を適用することで量子効率補正画像を生成する。
また、撮像装置200Bは、n(nは2以上の整数)個の画像信号を取得し、補正信号及びn個の画像信号を用い超解像画像を生成し、補正信号を生成した後、かつ、n個の画像信号のうち1番目の画像信号を取得した後に、1番目の画像信号に対する補正画像を生成する工程と同時に2番目の画像信号を取得し、(k(kは3からnまでの整数)−1)番目の画像信号に対する補正画像を生成する工程と同時にk番目の画像信号を取得する。
以上、本開示の実施の形態に係る撮像装置について説明したが、本開示は、この実施の形態に限定されるものではない。
例えば、上記実施の形態に係る撮像装置に含まれる各処理部は典型的には集積回路であるLSIとして実現される。これらは個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。
また、集積回路化はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後にプログラムすることが可能なFPGA(Field Programmable Gate Array)、又はLSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
なお、上記各実施の形態において、各構成要素は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、CPUまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
また、上記回路図に示す回路構成は、一例であり、本開示は上記回路構成に限定されない。つまり、上記回路構成と同様に、本開示の特徴的な機能を実現できる回路も本開示に含まれる。
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
以上、一つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
(その他の実施の形態)
本開示は、撮像装置として実現することができるだけでなく、当該撮像装置に用いられる固体撮像装置201又は201Aとして実現することができる。
つまり、本開示に係る固体撮像装置は、画素204内の信号蓄積部(図1には記載していないが、増幅トランジスタ204cのゲートのキャパシタンス)に第1の電圧振幅を直接印加することにより得られる第1の仮補正信号と、前記信号蓄積部に前記第1の電圧振幅とは異なる第2の電圧振幅を印加することにより得られる第2の仮補正信号との差分に基づき補正信号を生成し、画像信号に前記補正信号を適用することで補正画像を生成する撮像装置に用いられる固体撮像装置である。当該撮像装置は、上記説明した、固体撮像装置201又は201Aからの出力信号を処理する信号処理装置202を有する。さらに、当該固体撮像装置は、二次元状に配列された複数の画素204を有し、撮影駆動を行うことで画像信号を取得する。
このような固体撮像装置が撮像装置に用いられることにより、上記説明した撮像装置と同様に、バラツキの少ない画像を得ることができる。
本開示は、カメラ等の撮像装置に適用できる。
200、200B 撮像装置
201、201A 固体撮像装置
202 信号処理装置
203 計算機
204 画素
204a 光電変換部
204b リセットトランジスタ
204c 増幅トランジスタ
204d 選択トランジスタ
204A OB画素
205 列回路
206 出力アンプ
207 垂直信号線
208 VSR回路
209 CDS回路
210 HSR回路
211 AFE
212 ロジック回路及びメモリ
213 電流源トランジスタ
214 信号出力経路
230 光源
231 コリメートレンズ
232B 青色光源
232G 緑色光源
232R 赤色光源
233 ステージ
234、234a、234b ゴニオステージ
235 位置
241 被写体

Claims (8)

  1. 二次元状に配列された複数の画素を有する固体撮像装置と、
    前記固体撮像装置からの出力信号を処理する信号処理装置とを含む撮像装置であって、
    前記画素内の信号蓄積部に第1の電圧振幅を直接印加することにより得られる第1の仮補正信号と、前記信号蓄積部に前記第1の電圧振幅とは異なる第2の電圧振幅を印加することにより得られる第2の仮補正信号との差分に基づき補正信号を生成し、
    前記固体撮像装置が撮影駆動を行うことで画像信号を取得し、
    前記画像信号に前記補正信号を適用することで補正画像を生成する
    撮像装置。
  2. 前記複数の画素は、通常画素と、オプティカルブラック画素とを含み、
    前記第1の仮補正信号は、前記オプティカルブラック画素内の信号蓄積部に、一定電圧を直接印加することにより得られ、前記第2の仮補正信号は、前記通常画素内の信号蓄積部に光信号に相当する電圧振幅を直接印加することにより得られる
    請求項1記載の撮像装置。
  3. 前記画素は、前記画素の外部からの印加電圧により前記信号蓄積部のリセットを行うためのリセットトランジスタを含み、
    前記リセットトランジスタをオンしたまま、前記リセットトランジスタに印加する電圧を変化させ、
    当該変化の前と後それぞれにおける前記画素からの出力信号の差分を算出することにより前記第1の仮補正信号及び前記第2の仮補正信号を得る
    請求項1又は2記載の撮像装置。
  4. 二次元状に配列された画素を有する固体撮像装置と、
    前記固体撮像装置からの出力信号を処理する信号処理装置とを含む撮像装置であって、
    (1)被写体の撮影によって得られる第1の画像信号と、(2)前記被写体の撮影時に前記固体撮像装置上に結像する被写体に対して、水平方向又は垂直方向に1以上の整数画素分前記固体撮像装置上を移動して被写体が結像するように撮影することによって得られる第2の画像信号と、を撮影し、
    前記第1の画像信号と前記第2の画像信号とを使用して量子効率補正係数を算出し、
    任意の撮影条件による画像信号に前記量子効率補正係数を適用することで量子効率補正画像を生成する
    撮像装置。
  5. 前記撮像装置は、
    n(nは2以上の整数)個の前記画像信号を取得し、
    前記補正信号及び前記n個の画像信号を用い超解像画像を生成し、
    前記補正信号を生成した後、かつ、前記n個の画像信号のうち1番目の画像信号を取得した後に、前記1番目の画像信号に対する補正画像を生成する工程と同時に2番目の画像信号を取得し、
    (k(kは3からnまでの整数)−1)番目の画像信号に対する補正画像を生成する工程と同時にk番目の画像信号を取得する
    請求項1又は2記載の撮像装置。
  6. 前記信号処理装置は、記憶装置を備え、
    前記信号処理装置は、
    前記補正信号を前記記憶装置に記憶し、
    前記画像信号に前記記憶装置に記憶されている前記補正信号に適用することで補正画像を生成し、
    前記補正画像を計算機に出力する
    請求項1又は2記載の撮像装置。
  7. 前記撮像装置は、前記信号処理装置からの出力信号を処理し画像出力する計算機をさらに備え、
    前記画像信号及び前記補正信号を前記信号処理装置を介し前記計算機に入力し、
    前記計算機が、前記画像信号に対し前記補正信号を適用することで前記補正画像を生成する
    請求項1又は2記載の撮像装置。
  8. 固体撮像装置と、当該固体撮像装置からの出力信号を処理する信号処理装置を含み、
    画素内の信号蓄積部に第1の電圧振幅を直接印加することにより得られる第1の仮補正信号と、前記信号蓄積部に前記第1の電圧振幅とは異なる第2の電圧振幅を印加することにより得られる第2の仮補正信号との差分に基づき補正信号を生成し、
    画像信号に前記補正信号を適用することで補正画像を生成する撮像装置に用いられる固体撮像装置であって、
    前記固体撮像装置は、
    二次元状に配列された複数の前記画素を有し、撮影駆動を行うことで前記画像信号を取得する
    固体撮像装置。
JP2017537532A 2015-08-28 2016-08-24 撮像装置、及び固体撮像装置 Active JP6268563B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015169672 2015-08-28
JP2015169672 2015-08-28
PCT/JP2016/003845 WO2017038052A1 (ja) 2015-08-28 2016-08-24 撮像装置、及び固体撮像装置

Publications (2)

Publication Number Publication Date
JP6268563B2 true JP6268563B2 (ja) 2018-01-31
JPWO2017038052A1 JPWO2017038052A1 (ja) 2018-02-08

Family

ID=58188455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017537532A Active JP6268563B2 (ja) 2015-08-28 2016-08-24 撮像装置、及び固体撮像装置

Country Status (4)

Country Link
US (1) US10129494B2 (ja)
JP (1) JP6268563B2 (ja)
CN (1) CN107925732B (ja)
WO (1) WO2017038052A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109842769B (zh) * 2017-11-28 2021-07-16 比亚迪半导体股份有限公司 固定模式噪声消除方法、装置、图像传感器及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06141242A (ja) 1992-10-26 1994-05-20 Mitsubishi Electric Corp 撮像装置
US7554067B2 (en) 2001-05-07 2009-06-30 Panavision Imaging Llc Scanning imager employing multiple chips with staggered pixels
JP4263005B2 (ja) * 2003-03-18 2009-05-13 株式会社ルネサステクノロジ 固体撮像装置
JP4470425B2 (ja) 2003-09-12 2010-06-02 ソニー株式会社 単位信号補正方法および半導体装置、並びに半導体装置の駆動制御方法および駆動制御装置
JP5149687B2 (ja) * 2008-04-28 2013-02-20 キヤノン株式会社 撮像センサ、撮像システム、及び撮像センサの制御方法
JP5451052B2 (ja) * 2008-12-15 2014-03-26 キヤノン株式会社 撮像装置
JP5470181B2 (ja) * 2010-07-09 2014-04-16 パナソニック株式会社 固体撮像装置
JP6132213B2 (ja) * 2012-08-09 2017-05-24 パナソニックIpマネジメント株式会社 固体撮像装置
JP6175651B2 (ja) * 2012-12-05 2017-08-09 パナソニックIpマネジメント株式会社 固体撮像装置
CN105308949B (zh) * 2013-06-06 2018-11-09 松下知识产权经营株式会社 图像获取装置、图像获取方法以及记录介质
JP2015198273A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 イメージセンサ、およびイメージセンサの動作方法、撮像装置および撮像方法、並びに電子機器

Also Published As

Publication number Publication date
CN107925732A (zh) 2018-04-17
CN107925732B (zh) 2019-05-28
US10129494B2 (en) 2018-11-13
US20180191975A1 (en) 2018-07-05
JPWO2017038052A1 (ja) 2018-02-08
WO2017038052A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
US11493729B2 (en) Image sensor capable of reducing readout time and image capturing apparatus
JP6264616B2 (ja) 撮像装置及び固体撮像装置
JP5988744B2 (ja) 撮像装置、その制御方法、および制御プログラム
TW201230790A (en) Solid-state image sensing device and camera system
JP2018516013A (ja) セミグローバルシャッタイメージャ
JP6975908B2 (ja) 撮像システム及び撮像方法
CN110944126B (zh) 成像系统和对图像传感器进行黑阶校正的方法
CN104519274B (zh) 图像处理装置和图像处理方法
JP6525539B2 (ja) 撮像素子及び撮像装置
JP6261430B2 (ja) 撮像装置及び画像処理システム
TWI554104B (zh) 影像資料匯集高動態範圍成像系統及相關方法
JP7156299B2 (ja) 撮像装置、露出制御方法、プログラム、及び、撮像素子
JP2017216626A (ja) 撮像素子及びその制御方法、撮像装置及びその制御方法
JP6268563B2 (ja) 撮像装置、及び固体撮像装置
US9894288B2 (en) Image forming method for forming a high-resolution image, and a related image forming apparatus and image forming program
JP6641135B2 (ja) 撮像素子及び撮像装置
WO2018124056A1 (ja) 撮像装置及びその制御方法
WO2015008635A1 (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP6366341B2 (ja) 撮像装置
JP6366325B2 (ja) 撮像システム
JP6399844B2 (ja) 撮像装置
JP2010178168A (ja) 固体撮像素子による取得画像の補正方法および電子カメラ
JP2015050604A (ja) 固体撮像装置の信号処理方法
JP6837652B2 (ja) 撮像装置及び信号処理方法
WO2018124057A1 (ja) 撮像装置及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171024

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171213

R151 Written notification of patent or utility model registration

Ref document number: 6268563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151