JP6266888B2 - Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method - Google Patents

Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method Download PDF

Info

Publication number
JP6266888B2
JP6266888B2 JP2013055968A JP2013055968A JP6266888B2 JP 6266888 B2 JP6266888 B2 JP 6266888B2 JP 2013055968 A JP2013055968 A JP 2013055968A JP 2013055968 A JP2013055968 A JP 2013055968A JP 6266888 B2 JP6266888 B2 JP 6266888B2
Authority
JP
Japan
Prior art keywords
dummy
chip
substrate
resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013055968A
Other languages
Japanese (ja)
Other versions
JP2014183140A (en
Inventor
川口 誠
誠 川口
正明 涌井
正明 涌井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2013055968A priority Critical patent/JP6266888B2/en
Publication of JP2014183140A publication Critical patent/JP2014183140A/en
Application granted granted Critical
Publication of JP6266888B2 publication Critical patent/JP6266888B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップを実装した半導体実装基板の封止樹脂を評価するために用いられるダミーチップ、ダミー基板、ダミーフレーム及びダミーフレームの作製方法、並びにそのダミーフレームを用いた封止樹脂の樹脂流動性評価方法及び樹脂モールド方法に関する。   The present invention relates to a dummy chip, a dummy substrate, a dummy frame and a method for manufacturing a dummy frame used for evaluating a sealing resin of a semiconductor mounting substrate on which a semiconductor chip is mounted, and a sealing resin resin using the dummy frame. The present invention relates to a fluidity evaluation method and a resin molding method.

半導体実装基板に対して樹脂モールドを行う際には、使用される金型、及び、樹脂の材料や圧力などの諸条件を評価して調整する必要がある。   When resin molding is performed on a semiconductor mounting substrate, it is necessary to evaluate and adjust various conditions such as a mold to be used and a resin material and pressure.

特許文献1では、半導体実装基板を模した平面状の金属板の上に半導体チップを模した凸部を模して搭載したダミーフレームを用いることで、実際の半導体実装基板を用いることなく、半導体チップの封止樹脂を評価している。   In Patent Document 1, by using a dummy frame in which a convex portion simulating a semiconductor chip is mounted on a planar metal plate simulating a semiconductor mounting substrate, a semiconductor is used without using an actual semiconductor mounting substrate. The chip sealing resin is being evaluated.

特開2012−114305号公報JP 2012-114305 A

特許文献1では、半導体チップを模した凸部が形成されたダミーフレームを、金属板から削り出し、若しくは金属板をエッチングで加工することで成形する。そのため、加工に時間がかかり、コストも増加してしまう。   In Patent Document 1, a dummy frame on which a convex portion imitating a semiconductor chip is formed by cutting out from a metal plate or processing the metal plate by etching. Therefore, processing takes time and the cost increases.

また、近年、半導体とパッケージ基板との接続方式としてフリップチップ接続が用いられることが増加してきている。フリップチップ接続では、モールドアンダーフィルによるフリップチップパッケージのチップ下充填性が重要となる。しかしながら、特許文献1では、半導体チップを模した凸部が金属板と一体成形されているため、チップ下充填性について把握することができない。   In recent years, flip-chip connection is increasingly used as a connection method between a semiconductor and a package substrate. In flip chip connection, under-chip filling of a flip chip package by mold underfill is important. However, in patent document 1, since the convex part imitating the semiconductor chip is integrally formed with the metal plate, it is impossible to grasp the under-chip filling property.

このような課題を鑑みて、本発明は、簡便、安価な方法で作製可能なダミーチップ、ダミー基板、ダミーフレーム及びダミーフレームの作製方法、並びにチップ下の封止樹脂の樹脂流動性を高精度に評価可能な樹脂流動性評価方法、及び樹脂モールド方法を提供することを目的とする。   In view of such problems, the present invention provides a highly accurate method of manufacturing a dummy chip, a dummy substrate, a dummy frame and a dummy frame that can be manufactured by a simple and inexpensive method, and the resin fluidity of the sealing resin under the chip. An object of the present invention is to provide a resin fluidity evaluation method and a resin molding method that can be evaluated in the following manner.

また、本発明の一側面としてのダミーフレームは、半導体実装基板に実装したときの半導体チップに樹脂モールドを行った際の封止樹脂を評価するために用いられるダミーフレームであって、半導体実装基板を模したダミー基板と、前記ダミー基板に配置された前記半導体チップを模した別個に製作されたダミーチップと、を有し、前記ダミーチップ又は前記ダミー基板の少なくともいずれか一方には、少なくとも1つの第1の凸部が形成されており、前記ダミーチップには、少なくとも1つの凹部が形成されており、前記凹部には、前記ダミー基板に接着するための接着剤が塗布されており、前記ダミーチップは、樹脂モールド後、前記第1の凸部は破壊されず維持されるように、前記ダミー基板から取り外し可能であり、前記ダミー基板との間で前記第1の凸部を挟むように前記ダミー基板に取り外し可能に配置された状態で、樹脂モールドを行った際の封止樹脂の流動性および前記ダミーチップと前記ダミー基板との間の樹脂の充填性を評価するために用いられる、ことを特徴とする。 A dummy frame as one aspect of the present invention is a dummy frame used for evaluating a sealing resin when resin molding is performed on a semiconductor chip when mounted on a semiconductor mounting substrate. And at least one of the dummy chip and the dummy substrate has at least one dummy substrate, and a dummy chip manufactured separately that simulates the semiconductor chip disposed on the dummy substrate. Two first convex portions are formed , at least one concave portion is formed in the dummy chip, and an adhesive for adhering to the dummy substrate is applied to the concave portion, The dummy chip is removable from the dummy substrate so that the first convex portion is maintained without being destroyed after the resin molding, and the dummy substrate Between the dummy chip and the dummy substrate and the fluidity of the sealing resin when the resin molding is performed in a state where the first convex portion is interposed between the dummy substrate and the dummy substrate. It is used for evaluating the filling property of the resin.

また、本発明の他の側面としての樹脂流動性評価方法は、ダミーチップと、前記ダミーチップが配置されたダミー基板と、を有するダミーフレームを用いて樹脂モールドの樹脂流動性を評価する工程を有し、前記ダミーチップ又は前記ダミー基板の少なくともいずれか一方には、少なくとも1つの第1の凸部が形成されており、前記ダミーチップには、少なくとも1つの凹部が形成されており、前記凹部には、前記ダミー基板に接着するための接着剤が塗布されており、前記ダミーチップは、樹脂モールド後、前記第1の凸部は破壊されず維持されるように、前記ダミー基板から取り外し可能であり、前記ダミー基板との間で前記第1の凸部を挟むように前記ダミー基板に取り外し可能に配置された状態で、樹脂モールドを行った際の封止樹脂の流動性および前記ダミーチップと前記ダミー基板との間の樹脂の充填性を評価するために用いられる、ことを特徴とする。
According to another aspect of the present invention, there is provided a resin fluidity evaluation method comprising: evaluating a resin fluidity of a resin mold using a dummy frame having a dummy chip and a dummy substrate on which the dummy chip is disposed. And at least one of the dummy chip and the dummy substrate has at least one first protrusion, and the dummy chip has at least one recess, and the recess Is coated with an adhesive for adhering to the dummy substrate, and the dummy chip can be removed from the dummy substrate after the resin molding so that the first convex portion is maintained without being destroyed. And a sealing tree when resin molding is performed in a state in which the first convex portion is sandwiched between the dummy substrate and the dummy substrate so as to be removable. Of used to evaluate the filling of resin between the fluidity and the dummy chip and the dummy substrate, wherein the.

本発明によれば、簡便、安価な方法で作製可能なダミーチップ、ダミー基板、ダミーフレーム及びダミーフレームの作製方法、並びにチップ下の封止樹脂の樹脂流動性を高精度に評価可能な樹脂流動性評価方法、及び樹脂モールド方法を提供することができる。   According to the present invention, a dummy chip, a dummy substrate, a dummy frame and a dummy frame that can be manufactured by a simple and inexpensive method, and a resin flow that can accurately evaluate the resin fluidity of a sealing resin under the chip. A property evaluation method and a resin molding method can be provided.

実施例1におけるダミーチップの概略図である。2 is a schematic diagram of a dummy chip in Example 1. FIG. 実施例1におけるダミーフレームの概略図である。2 is a schematic diagram of a dummy frame in Embodiment 1. FIG. 実施例1において、ダミーフレームを設置する前の状態における金型の概略断面図である。In Example 1, it is a schematic sectional drawing of the metal mold | die in the state before installing a dummy frame. 実施例1において、下型ライナーを用いてダミーフレームを設置した状態における金型の概略断面図である。In Example 1, it is a schematic sectional drawing of the metal mold | die in the state which installed the dummy frame using the lower mold | type liner. 実施例1において、下型ライナーを用いずにダミーフレームを設置した状態における金型の概略断面図である。In Example 1, it is a schematic sectional drawing of the metal mold | die in the state which installed the dummy frame without using the lower mold | type liner. 実施例1において、ダミーフレームをクランプした状態における金型の概略断面図である。In Example 1, it is a schematic sectional drawing of the metal mold | die in the state which clamped the dummy frame. 実施例1における上金型の概略構成図である。3 is a schematic configuration diagram of an upper mold in Example 1. FIG. 実施例1における下金型の概略構成図である。3 is a schematic configuration diagram of a lower mold in Example 1. FIG. 実施例1において、図7の上金型及び図8の下金型を用いた樹脂モールド方法の概略構成図である。In Example 1, it is a schematic block diagram of the resin mold method using the upper metal mold | die of FIG. 7, and the lower metal mold | die of FIG. 実施例1における上金型の概略構成図である。3 is a schematic configuration diagram of an upper mold in Example 1. FIG. 実施例1における下金型の概略構成図である。3 is a schematic configuration diagram of a lower mold in Example 1. FIG. 実施例1における樹脂モールド方法のフローチャートである。2 is a flowchart of a resin molding method in Example 1. 実施例2におけるダミーチップ群の概略平面図である。6 is a schematic plan view of a dummy chip group in Example 2. FIG. 実施例2におけるダミーフレームの概略図である。6 is a schematic diagram of a dummy frame in Embodiment 2. FIG. 実施例3におけるダミーフレームの概略平面図である。6 is a schematic plan view of a dummy frame in Embodiment 3. FIG. 実施例4におけるダミーフレームの概略図である。FIG. 10 is a schematic diagram of a dummy frame in Embodiment 4. 実施例4の一例であるダミーチップの概略図である。10 is a schematic diagram of a dummy chip which is an example of Example 4. FIG. 実施例4の一例であるダミーチップの概略図である。10 is a schematic diagram of a dummy chip which is an example of Example 4. FIG. 実施例4の一例であるダミーフレームの概略図である。10 is a schematic diagram of a dummy frame which is an example of Example 4. FIG. 実施例4の一例であるダミーフレームの概略図である。10 is a schematic diagram of a dummy frame which is an example of Example 4. FIG. 実施例4の一例であるダミーフレームの概略図である。10 is a schematic diagram of a dummy frame which is an example of Example 4. FIG. 実施例4の一例であるダミーチップの概略図である。10 is a schematic diagram of a dummy chip which is an example of Example 4. FIG. 実施例4の一例であるダミーチップの概略図である。10 is a schematic diagram of a dummy chip which is an example of Example 4. FIG. 実施例5におけるダミーフレームの概略図である。10 is a schematic diagram of a dummy frame in Embodiment 5. FIG.

以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In each figure, the same members are denoted by the same reference numerals, and redundant description is omitted.

図1は、本実施例におけるダミーチップ100の概略構成図である。図1(a)は平面図、図1(b)は断面図である。ダミーチップ100は、樹脂モールドの際に半導体実装基板に実装される半導体チップ(ここでは半導体チップだけに限らず、MEMS等の半導体に追加されたレンズ、機械部品、センサー部品を含む搭載部品を有する場合も、以下半導体チップとする。)を模して作製される。すなわち、ダミーチップの大きさ、厚さ、材質等は、実際に使用される半導体チップに応じて異なる。ダミーチップの材質としては、金属、シリコンチップ、透明耐熱ガラス、又は耐熱性樹脂等が挙げられるが、これに限定されず、耐熱性を有する材質のものであれば良い。   FIG. 1 is a schematic configuration diagram of a dummy chip 100 in the present embodiment. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view. The dummy chip 100 has a semiconductor chip mounted on a semiconductor mounting substrate during resin molding (here, not only the semiconductor chip but also a mounting component including a lens, a mechanical component, and a sensor component added to a semiconductor such as MEMS). In some cases, the semiconductor chip is also manufactured. That is, the size, thickness, material, etc. of the dummy chip vary depending on the semiconductor chip actually used. Examples of the material of the dummy chip include metals, silicon chips, transparent heat-resistant glass, and heat-resistant resins, but are not limited thereto, and any material having heat resistance may be used.

次に、図2を参照して、ダミーフレームについて説明する。図2は、本実施例におけるダミーフレームの概略図である。ダミーフレームは、樹脂モールドを行った際の封止樹脂の流動性を評価するために用いられる。   Next, the dummy frame will be described with reference to FIG. FIG. 2 is a schematic diagram of a dummy frame in the present embodiment. The dummy frame is used for evaluating the fluidity of the sealing resin when resin molding is performed.

図2(a)は、半導体実装基板を模したダミー基板500の平面図である。ダミー基板500の一例として四隅には、パイロット孔501が形成されている。ダミーチップ100と同様に、実際に使用される半導体実装基板に応じてダミー基板500の大きさ、厚さ、材質等を変更すればよい。例えば、ダミー基板500を銅板のような安価な材質から構成することでコストを抑えることができる。ダミー基板500は、ダミーチップ同様に、耐熱性を有する材質のものであれば良い。   FIG. 2A is a plan view of a dummy substrate 500 simulating a semiconductor mounting substrate. As an example of the dummy substrate 500, pilot holes 501 are formed at four corners. Similar to the dummy chip 100, the size, thickness, material and the like of the dummy substrate 500 may be changed according to the semiconductor mounting substrate actually used. For example, the cost can be suppressed by configuring the dummy substrate 500 from an inexpensive material such as a copper plate. The dummy substrate 500 may be made of a material having heat resistance like the dummy chip.

図2(b)に示されるように、ダミー基板500の上には、複数のダミーチップ100が格子状に配列されている。本実施例では縦3個、横11個のダミーチップ100がダミー基板500上に配置されているが、本実施例はこれに限定されるものではない。模倣の対象となる半導体実装基板に実装される半導体チップの個数および半導体チップの大きさや配置に応じて、ダミーチップ100を配置すればよい。場合によっては、実際の基板(リードフレーム、多層基板等)にダミーチップ100を配置させても良い。この場合も製品として使用されることはないので、ここではダミーフレームとする。   As shown in FIG. 2B, on the dummy substrate 500, a plurality of dummy chips 100 are arranged in a lattice pattern. In this embodiment, three vertical and 11 horizontal dummy chips 100 are arranged on the dummy substrate 500, but the present embodiment is not limited to this. The dummy chip 100 may be arranged according to the number of semiconductor chips mounted on the semiconductor mounting substrate to be imitated and the size and arrangement of the semiconductor chips. In some cases, the dummy chip 100 may be disposed on an actual substrate (such as a lead frame or a multilayer substrate). In this case, it is not used as a product, so here it is a dummy frame.

また、図2(b)では同一のダミーチップ100をダミー基板500に配置しているが、図2(d)に示されるように、異なった面積を有するダミーチップ110A、110B、110Cをダミー基板500に配置してもよい。   In FIG. 2B, the same dummy chip 100 is arranged on the dummy substrate 500. However, as shown in FIG. 2D, the dummy chips 110A, 110B, and 110C having different areas are replaced with the dummy substrate. 500 may be arranged.

図2(c)に示されるように、本実施例では、ダミーチップ100は、ダミー基板500の上に置かれているだけであり、接着はされていない。この状態であっても、後述するようにダミーチップとダミーフレームが上下型でクランプして成形するような金型の場合は、金型によってダミーチップ100はダミー基板500上で固定される。そのため、樹脂モールドは適切に行うことができる。なお、ダミーチップ100とダミー基板500をエポキシ樹脂等の接着剤や両面テープで接着してもよい。   As shown in FIG. 2C, in this embodiment, the dummy chip 100 is merely placed on the dummy substrate 500 and is not bonded. Even in this state, in the case of a mold in which a dummy chip and a dummy frame are clamped by an upper and lower mold as will be described later, the dummy chip 100 is fixed on the dummy substrate 500 by the mold. Therefore, resin molding can be performed appropriately. The dummy chip 100 and the dummy substrate 500 may be bonded with an adhesive such as an epoxy resin or a double-sided tape.

次に、図3から図12を参照して、本実施例のダミーフレーム(及び、半導体実装基板)の樹脂モールド時に用いられる金型について説明する。図3は、ダミーフレームを設置する前の状態における金型の概略断面図である。図4は、下型ライナーを用いてダミーフレームを設置した状態における金型の概略断面図である。図5は、下型ライナーを用いずにダミーフレームを設置した状態における金型の概略断面図である。図6は、ダミーフレームをクランプした状態における金型の概略断面図である。   Next, with reference to FIG. 3 to FIG. 12, a mold used at the time of resin molding of the dummy frame (and semiconductor mounting substrate) of this embodiment will be described. FIG. 3 is a schematic cross-sectional view of the mold in a state before the dummy frame is installed. FIG. 4 is a schematic cross-sectional view of a mold in a state where a dummy frame is installed using a lower mold liner. FIG. 5 is a schematic cross-sectional view of a mold in a state where a dummy frame is installed without using a lower mold liner. FIG. 6 is a schematic sectional view of the mold in a state where the dummy frame is clamped.

図5から図8に示されるように、本実施例において、金型は上金型50と下金型60を備えて構成される。上金型50は、センターブロック51とキャビティブロック52を有する。センターブロック51には、カル54とランナ55の一部が形成されている。キャビティブロック52には、ランナ55の一部、ゲート56、及び、キャビティ53が形成されている。キャビティ53は、トランスファモールドにより樹脂モールドされ、ダミーフレームのダミー基板500を封止する樹脂の形状を決定する。   As shown in FIGS. 5 to 8, in this embodiment, the mold includes an upper mold 50 and a lower mold 60. The upper mold 50 has a center block 51 and a cavity block 52. The center block 51 is formed with a part of a cull 54 and a runner 55. A part of the runner 55, a gate 56, and a cavity 53 are formed in the cavity block 52. The cavity 53 is resin-molded by transfer molding, and determines the shape of the resin that seals the dummy substrate 500 of the dummy frame.

下金型60は、チェイスブロック62、及び、チェイスブロック62の上に配置された下センターブロック61を備える。一つの実施形態として、下金型60は、図4に示されるようにチェイスブロック62の上に配置された下型ライナー63、及び、下型ライナー63の上に配置された下キャビティブロック64を備える。ダミーチップ100が配置されたダミー基板500Bは、下キャビティブロック64の上に配置される。他の実施形態として、下金型60は、図5に示されるようにチェイスブロック62の上に直接配置された下キャビティブロック64を備える。ダミー基板500Cは、下キャビティブロック64の上に配置される。図5に示される実施形態では、下型ライナー63を使用せずにダミーフレームの樹脂モールドが行われる。なお、下型ライナー63は、本実施例では3mmの厚さを有するが、これに限定されるものではない。このように本実施例の金型は、上金型50と下金型60とを主体として構成されている。樹脂モールド時には、図7に示されるように、上金型50と下金型60とでダミーフレーム(ダミー基板500B、500C)をクランプし(挟み)、キャビティ53の内部に樹脂が充填される。   The lower mold 60 includes a chase block 62 and a lower center block 61 disposed on the chase block 62. In one embodiment, the lower mold 60 includes a lower mold liner 63 disposed on the chase block 62 and a lower cavity block 64 disposed on the lower mold liner 63 as shown in FIG. Prepare. The dummy substrate 500 </ b> B on which the dummy chip 100 is disposed is disposed on the lower cavity block 64. In another embodiment, the lower mold 60 includes a lower cavity block 64 disposed directly on the chase block 62 as shown in FIG. The dummy substrate 500 </ b> C is disposed on the lower cavity block 64. In the embodiment shown in FIG. 5, the resin molding of the dummy frame is performed without using the lower mold liner 63. The lower mold liner 63 has a thickness of 3 mm in this embodiment, but is not limited to this. As described above, the mold of this embodiment is mainly composed of the upper mold 50 and the lower mold 60. At the time of resin molding, as shown in FIG. 7, the dummy frame (dummy substrates 500 </ b> B and 500 </ b> C) is clamped (pinched) between the upper mold 50 and the lower mold 60, and the cavity 53 is filled with resin.

樹脂モールド時には、図3から図6に示されるように、予熱された下金型60のポット66内に熱硬化性樹脂等をタブレット(円柱)状に成形した樹脂タブレット70を投入して溶融させる。そして、プランジャ68を上動させて溶融した樹脂を圧送することにより、上金型50と下金型60との間が樹脂で充填される。プランジャ68は、トランスファ機構(不図示)によってポット66に沿って上下に摺動可能に構成されている。なお、樹脂タブレット70に代えて液状の熱硬化性樹脂をディスペンサ(不図示)で供給することができ、また、粉体樹脂、シート樹脂、仮成形樹脂や顆粒樹脂をポットに投入することもできる。プランジャ68によって樹脂が圧送されることにより、溶融した樹脂は、カル54、ランナ55、及び、ゲート56を介してキャビティ53へ供給され、キャビティ53の内部が樹脂で充填される。   At the time of resin molding, as shown in FIGS. 3 to 6, a resin tablet 70 in which a thermosetting resin or the like is formed into a tablet (column) shape is put into a pot 66 of a preheated lower mold 60 and melted. . Then, the resin is filled between the upper mold 50 and the lower mold 60 by moving the plunger 68 upward to pump the molten resin. The plunger 68 is configured to be slidable up and down along the pot 66 by a transfer mechanism (not shown). In addition, it can replace with the resin tablet 70 and can supply a liquid thermosetting resin with a dispenser (not shown), and can also put powder resin, sheet resin, temporary molding resin, and granule resin into a pot. . When the resin is pumped by the plunger 68, the molten resin is supplied to the cavity 53 through the cull 54, the runner 55, and the gate 56, and the inside of the cavity 53 is filled with the resin.

次に、図7から図9を参照して、本実施例で用いられる金型の平面と断面図について説明する。本実施形態では、ボイドがキャビティ内に溜まりやすい等の何らかの問題が発生した場合や、発生する可能性が予測される場合に、オーバーフローキャビティとしての凹部を備えた上金型を加工製作する前に、オーバーフローキャビティを掘り込んだダミーフレームを製作する。そして、実験的に試し打ちを行い、結果が良好になることを確認した後、上金型にオーバーフローキャビティ凹部を加工する。   Next, with reference to FIGS. 7 to 9, a plan view and a cross-sectional view of a mold used in this embodiment will be described. In this embodiment, when any problem such as the tendency of voids to collect in the cavity occurs or when the possibility of occurrence is predicted, before processing and manufacturing an upper mold having a recess as an overflow cavity A dummy frame is dug into the overflow cavity. Then, after experimentally testing and confirming that the result is good, an overflow cavity recess is formed in the upper mold.

図7は、本実施例における上金型50aの概略構成図であり、図7(a)は上金型50aの平面図、図7(b)は図7(a)のB−B切断面における断面図を示す。上金型50aには、キャビティ凹部が加工されており、上金型50aの右半分は長辺に短辺を含むゲート流入辺以外の3箇所のオーバーフローキャビティ57、58が加工され、左半分は長辺のみオーバーフローキャビティ57を加工した場合を示す。また、図8は、ダミーフレームを搭載した状態の下金型60の概略構成図であり、図8(a)は下金型60の平面図、図8(b)は図8(a)のB−B切断面における断面図を示す。また、図9は、図7の上金型及び図8の下金型を用いた樹脂モールド方法の概略構成図であり、図9(a)は下金型60(図8参照)と上金型50とを用いてダミーフレームをクランプした状態、図9(b)は上金型50a(図7参照)と下金型60とを用いて半導体実装基板をクランプした状態を示す。なお、図9(b)に示される上金型50aにおいて、キャビティ凹部(オーバーフローキャビティ57)は長辺のみに加工されている。   FIG. 7 is a schematic configuration diagram of the upper mold 50a in this embodiment, FIG. 7 (a) is a plan view of the upper mold 50a, and FIG. 7 (b) is a BB cut surface of FIG. 7 (a). FIG. The upper mold 50a has a cavity recessed portion, and the right half of the upper mold 50a has three overflow cavities 57 and 58 other than the gate inflow side including the short side on the long side, and the left half has The case where the overflow cavity 57 is processed only on the long side is shown. FIG. 8 is a schematic configuration diagram of the lower mold 60 in which a dummy frame is mounted. FIG. 8 (a) is a plan view of the lower mold 60, and FIG. 8 (b) is a diagram of FIG. 8 (a). Sectional drawing in a BB cut surface is shown. 9 is a schematic configuration diagram of a resin molding method using the upper mold of FIG. 7 and the lower mold of FIG. 8. FIG. 9A shows the lower mold 60 (see FIG. 8) and the upper mold. FIG. 9B shows a state in which the semiconductor mounting substrate is clamped by using the upper mold 50a (see FIG. 7) and the lower mold 60. FIG. In the upper mold 50a shown in FIG. 9B, the cavity recess (overflow cavity 57) is processed only on the long side.

図7に示されるように、上金型50aは、オーバーフローキャビティ57が形成されたキャビティブロック52a、及び、オーバーフローキャビティ57、58が形成されたキャビティブロック52bを備える。このように上金型50aのキャビティブロック52bには、オーバーフローキャビティ57とは異なる端部(向かい合う両端部)において、オーバーフローキャビティ58が形成されている。   As shown in FIG. 7, the upper mold 50a includes a cavity block 52a in which an overflow cavity 57 is formed, and a cavity block 52b in which overflow cavities 57 and 58 are formed. In this manner, the cavity block 52b of the upper mold 50a is formed with the overflow cavity 58 at the end portion (both opposite end portions) different from the overflow cavity 57.

図8に示されるように、ダミーフレーム(ダミー基板500A)は、下金型60の下キャビティブロック64の上に搭載される。ダミー基板500Aには、オーバーフローキャビティとしての凹部502が形成されている。上金型50と下金型60を用いてダミーフレームをクランプすると、オーバーフローキャビティとしての凹部502がダミーフレームと上金型50との間で形成される。なお、上金型50のキャビティ53の樹脂がダミーフレームの凹部502に流れ込むための重なりが必要である。また、凹部502としては、樹脂硬化後剥離させるために上に10度程度開いた凹部であることが望ましい。なお、上金型50a(金型)にオーバーフローキャビティ57、58を形成するなどの加工を行うと、金型の形状を元に戻すことはできない。このため、ダミーフレームのようにダミー基板500Aにオーバーフローキャビティとしての凹部502を形成(試作)して樹脂モールドを評価し、その評価結果が好ましい場合に金型に加工を行うためのものである。   As shown in FIG. 8, the dummy frame (dummy substrate 500 </ b> A) is mounted on the lower cavity block 64 of the lower mold 60. The dummy substrate 500A has a recess 502 as an overflow cavity. When the dummy frame is clamped using the upper mold 50 and the lower mold 60, a recess 502 as an overflow cavity is formed between the dummy frame and the upper mold 50. In addition, the overlap for the resin of the cavity 53 of the upper metal mold | die 50 to flow into the recessed part 502 of a dummy frame is required. Further, it is desirable that the concave portion 502 is a concave portion opened upward by about 10 degrees so as to be peeled off after the resin is cured. It should be noted that if processing such as forming the overflow cavities 57 and 58 in the upper mold 50a (mold) is performed, the shape of the mold cannot be restored. For this reason, a recess 502 as an overflow cavity is formed (prototype) on a dummy substrate 500A like a dummy frame, and a resin mold is evaluated. When the evaluation result is preferable, the mold is processed.

図9(a)に示されるように、本実施形態では、オーバーフローキャビティ57を備えた上金型を加工製作する前に、オーバーフローキャビティとしての凹部502を掘り込んだダミーフレーム(ダミー基板500A)を製作する。このとき、凹部502は、上金型50のキャビティ53と重なり合う領域を有し、キャビティ53内の樹脂が凹部502へ流れるように構成されている。そして、実験的に試し打ちを行って結果が良好になることを確認した後、図9(b)に示されるようにオーバーフローキャビティ57を備えた上金型50aを用いて、半導体チップ10が実装された半導体実装基板12に対する樹脂モールドを行う。これにより、低コストで効率的な樹脂モールド方法を提供することができる。   As shown in FIG. 9A, in this embodiment, before the upper mold provided with the overflow cavity 57 is processed and manufactured, a dummy frame (dummy substrate 500A) in which a recess 502 as an overflow cavity is dug is formed. To manufacture. At this time, the recess 502 has a region overlapping the cavity 53 of the upper mold 50, and the resin in the cavity 53 is configured to flow into the recess 502. Then, after experimentally testing and confirming that the result is good, the semiconductor chip 10 is mounted using the upper die 50a having the overflow cavity 57 as shown in FIG. 9B. Resin molding is performed on the semiconductor mounting substrate 12 thus formed. Thereby, a low-cost and efficient resin molding method can be provided.

次に、図10及び図11を参照して、本実施例で用いられる他の形態の金型について説明する。図10は、本実施例における上金型50bの概略構成図であり、図10(a)は上金型50bの平面図、図10(b)は図10(a)のB−B切断面における断面図を示す。図11は、下金型60の概略構成図であり、図11(a)は下金型60の平面図を示す。図11(b)は図11(a)のB−B切断面における断面図であり、図10(b)の上金型50bと下金型60とを用いてダミーフレームをクランプした状態を示す。   Next, with reference to FIG.10 and FIG.11, the metal mold | die of the other form used by a present Example is demonstrated. FIG. 10 is a schematic configuration diagram of the upper mold 50b in the present embodiment, FIG. 10 (a) is a plan view of the upper mold 50b, and FIG. 10 (b) is a BB cut surface of FIG. 10 (a). FIG. FIG. 11 is a schematic configuration diagram of the lower mold 60, and FIG. 11A is a plan view of the lower mold 60. 11B is a cross-sectional view taken along the line BB in FIG. 11A, and shows a state in which the dummy frame is clamped using the upper mold 50b and the lower mold 60 in FIG. 10B. .

図10に示されるように、上金型50bの左半分は、枝分かれランナ55a及びゲート56aが形成されたキャビティブロック52cを備える。また、上金型50bの右半分は、複数のランナ55に共通の総ゲート56bが形成されたキャビティブロック52dを備える。本実施形態では、図11(a)の二点鎖線で示されるように、各キャビティに個々1本のランナ及びゲートで樹脂封止をした場合に樹脂流動性に問題が発生したときは、実験的にゲートを枝分かれさせ、又は、総ゲート溝としての凹部をダミーフレームに形成している。図11に示されるように、下金型60の下キャビティブロック64の一方(図11中の左側の下キャビティブロック)の上には、ダミーフレーム(ダミー基板500D)が搭載される。また、下キャビティブロック64の他方(図11中の右側の下キャビティブロック)の上には、ダミーフレーム(ダミー基板500E)が搭載される。   As shown in FIG. 10, the left half of the upper mold 50b includes a cavity block 52c in which a branching runner 55a and a gate 56a are formed. The right half of the upper mold 50b includes a cavity block 52d in which a total gate 56b common to the plurality of runners 55 is formed. In this embodiment, as shown by a two-dot chain line in FIG. 11A, when a resin flow problem occurs when resin is sealed with each runner and gate in each cavity, an experiment is performed. Thus, the gate is branched or a recess as a total gate groove is formed in the dummy frame. As shown in FIG. 11, a dummy frame (dummy substrate 500D) is mounted on one of the lower cavity blocks 64 of the lower mold 60 (the lower cavity block on the left side in FIG. 11). A dummy frame (dummy substrate 500E) is mounted on the other side of the lower cavity block 64 (the lower cavity block on the right side in FIG. 11).

ダミーフレームには、枝分かれランナ溝としての凹部503が形成されている。図11(b)に示されるように、金型を用いてダミーフレームをクランプした際に、ダミーフレームの凹部503は、上金型50bのランナ55a(ゲート56a)と向かい合うように配置されている。ダミーフレームには、総ゲート溝としての凹部504が形成されている。図11(b)に示されるように、金型を用いてダミーフレームをクランプした際に、ダミーフレームの凹部504は、上金型50bの総ゲート56bと向かい合うように配置されている。このような構成により、樹脂モールドの際に、樹脂の流動性を向上させることができる。   The dummy frame has a recess 503 as a branching runner groove. As shown in FIG. 11B, when the dummy frame is clamped using a mold, the concave portion 503 of the dummy frame is arranged to face the runner 55a (gate 56a) of the upper mold 50b. . The dummy frame has a recess 504 as a total gate groove. As shown in FIG. 11B, when the dummy frame is clamped using a mold, the concave portion 504 of the dummy frame is disposed so as to face the total gate 56b of the upper mold 50b. With such a configuration, the fluidity of the resin can be improved during resin molding.

なお、上金型50b(金型)に枝分かれランナ55aや総ゲート56bを形成するなどの加工を行うと、金型の形状を元に戻すことはできない。このため、ダミー基板500D、500Eに凹部503、504をそれぞれ形成(試作)して樹脂モールドの流動性、充填性、成形条件等を評価し、その評価結果が好ましい場合に金型に加工を行うように構成する。   Note that if the upper die 50b (die) is processed such as forming the branch runner 55a or the total gate 56b, the shape of the die cannot be restored. For this reason, concave portions 503 and 504 are respectively formed (prototypes) on dummy substrates 500D and 500E to evaluate the fluidity, filling properties, molding conditions, etc. of the resin mold, and when the evaluation result is favorable, the mold is processed. Configure as follows.

本実施例のダミーフレームは、金属板における封止樹脂の流入箇所に凹部が形成されていればよく、ランナ、ゲート、オーバーフローキャビティを決めるための実験用としてだけでなく、エアーベントの深さ、本数や位置を決めるためにも用いることができる。また、キャビティの樹脂量を決めるために実験的にキャビティ部分となる箇所にも凹部、又は、場合に拠っては凸部の大きさを変えて加工することも可能である。また、下パッケージの場合であっても同様にダミーフレームを加工することができるし、上下パッケージの場合にはダミーフレームのキャビティ部分に通し孔を形成して用いることができる。更に、本実施例は、マップ状の製品に限定されるものではなく、マトリクス配置の製品にも適用可能である。このように本実施例では、樹脂が流れるいずれの箇所でも、ダミーキャビティを使用して実験することが可能である。なお、本実施形態では、トランスファ成形を行っているが、これに限定されるものではなく、圧縮成形を行ってもよい。   The dummy frame of the present embodiment only needs to have a recess formed in the inflow portion of the sealing resin in the metal plate, not only for experiments for determining the runner, gate, and overflow cavity, but also the depth of the air vent, It can also be used to determine the number and position. Further, in order to determine the resin amount of the cavity, it is also possible to process the part which becomes the cavity part experimentally by changing the size of the concave part or the convex part depending on the case. Further, even in the case of the lower package, the dummy frame can be similarly processed. In the case of the upper and lower packages, a through hole can be formed in the cavity portion of the dummy frame. Further, the present embodiment is not limited to a map-like product, and can be applied to a product having a matrix arrangement. Thus, in this embodiment, it is possible to perform an experiment using a dummy cavity at any location where resin flows. In this embodiment, transfer molding is performed. However, the present invention is not limited to this, and compression molding may be performed.

次に、図12を参照して、本実施例におけるダミーフレームを用いた半導体実装基板の樹脂モールド方法について説明する。図12は、本実施例における樹脂モールド方法(モールド成形方法)のフローチャートである。   Next, with reference to FIG. 12, the resin molding method of the semiconductor mounting board using the dummy frame in a present Example is demonstrated. FIG. 12 is a flowchart of a resin molding method (molding method) in the present embodiment.

まず、ステップS101において、あらかじめ加工して作製しておいたダミーチップ及びダミー基板によって、所望の形状を有するダミーフレームを作製する。続いてステップS102において、所定の金型(上金型及び下金型)を用いて、ステップS101で作製されたダミーフレームをクランプして樹脂モールドを行い、その結果を評価する。この評価結果が好ましい場合(良)にはステップS104に進み、評価結果が好ましくない場合(不良)にはステップS103に進む。   First, in step S101, a dummy frame having a desired shape is manufactured using a dummy chip and a dummy substrate that are processed and manufactured in advance. Subsequently, in step S102, a predetermined mold (upper mold and lower mold) is used to clamp the dummy frame produced in step S101 to perform resin molding, and the result is evaluated. If this evaluation result is favorable (good), the process proceeds to step S104. If the evaluation result is not desirable (bad), the process proceeds to step S103.

また、ダミー基板500が透明材料で構成されている場合、一例として特開2002−76041号公報に開示されている様に透明な部分を有する金型構成を用いることで樹脂モールド中における封止樹脂の樹脂流動性評価を行うことができる。なお、透明材料とは、ガラスや透明樹脂等を想定しており、180度以上の耐熱性があるものが好ましい。   Further, when the dummy substrate 500 is made of a transparent material, a sealing resin in the resin mold is used by using a mold structure having a transparent portion as disclosed in Japanese Patent Laid-Open No. 2002-76041 as an example. Evaluation of resin fluidity can be performed. The transparent material is assumed to be glass, transparent resin, or the like, and preferably has a heat resistance of 180 degrees or more.

ステップS102における評価結果が好ましくない場合には、ステップS103においてパラメータ振りを行う。すなわち、樹脂モールドを行う際の各種条件を変更する。ここで各種条件とは、例えば、樹脂材料、樹脂モールド時の圧力と温度、ダミーチップ100の大きさ、金型のゲート形状などであるが、これらに限定されるものではない。   If the evaluation result in step S102 is not preferable, parameter assignment is performed in step S103. That is, various conditions for resin molding are changed. Here, the various conditions include, for example, a resin material, a pressure and temperature at the time of resin molding, a size of the dummy chip 100, a gate shape of a mold, and the like, but are not limited thereto.

ステップS103におけるパラメータ振りが完了すると、ステップS101に戻り、ステップS103で設定された各種条件を満たすように(変更後の条件で)ダミーフレームを作製する。また、ステップS102において、所定の金型(変更後の金型)を用いて再度樹脂モールドを行い、その結果を評価する。評価結果が好ましくなるまで、すなわち「良」と判定されるまで、これらの工程を繰り返す。   When the parameter assignment in step S103 is completed, the process returns to step S101, and a dummy frame is created so as to satisfy the various conditions set in step S103 (under the changed conditions). Further, in step S102, resin molding is performed again using a predetermined mold (modified mold), and the result is evaluated. These steps are repeated until the evaluation result becomes favorable, that is, until it is determined as “good”.

ステップS102において評価結果が好ましいと判定された場合には、ステップS104に進み、正規の半導体実装基板、すなわち実際の半導体チップが実装された半導体実装基板を用意する。ここで用意される半導体実装基板は、ステップS102で評価結果が好ましいと判定されたときに用いられたダミーフレームの形状に相当するものである。続いてステップS105において、ステップS102で用いた金型により、この半導体実装基板をクランプして樹脂モールドを行う。ステップS105では、ステップS102にて最終的に好ましいと判断されたとき同様の金型及び樹脂などの樹脂モールドの各種条件で、実際の樹脂モールドが行われる。   If it is determined in step S102 that the evaluation result is preferable, the process proceeds to step S104, and a regular semiconductor mounting board, that is, a semiconductor mounting board on which an actual semiconductor chip is mounted is prepared. The semiconductor mounting substrate prepared here corresponds to the shape of the dummy frame used when the evaluation result is determined to be preferable in step S102. Subsequently, in step S105, the semiconductor mounting substrate is clamped by the mold used in step S102 to perform resin molding. In step S105, an actual resin mold is performed under various conditions of a resin mold such as a mold and a resin when it is finally determined to be preferable in step S102.

ステップS105における樹脂モールドが好ましくない場合(不良)には、ステップS106に進み、金型の形状などの条件を修正する。条件修正後、ステップS104に戻って実際の半導体実装基板を用意し、ステップS105において、修正後の金型を用いて樹脂モールドが行われる。これらの工程は、ステップS105において樹脂モールドが好ましいと判定されるまで繰り返される。ステップS105における樹脂モールドが好ましい(良)と判定された場合には、このときの条件が最終的な樹脂モールドの条件に決定され、金型が完成する(ステップS107)。以後、決定された各種条件で半導体実装基板の樹脂モールドが行われる。   If the resin mold in step S105 is not preferable (defective), the process proceeds to step S106, and conditions such as the shape of the mold are corrected. After the condition correction, the process returns to step S104 to prepare an actual semiconductor mounting board. In step S105, resin molding is performed using the corrected mold. These processes are repeated until it is determined in step S105 that a resin mold is preferable. If it is determined that the resin mold is preferable (good) in step S105, the condition at this time is determined as the final resin mold condition, and the mold is completed (step S107). Thereafter, resin molding of the semiconductor mounting substrate is performed under the determined various conditions.

このように、本実施例の樹脂モールド方法によれば、ダミーフレームを用いて樹脂モールドを行って樹脂モールド時の好ましい諸条件を決定してから実際の半導体チップが実装された半導体実装基板に対する樹脂モールドを行い、最終的な諸条件を確定する。このため、実際の半導体実装基板を用いることなく、最適な樹脂モールドの条件をある程度まで決定することができる。最終的には、実際の半導体実装基板が必要であるが、半導体実装基板を用いて最適な諸条件を確定するまでの工程を減少させることが可能である。   Thus, according to the resin molding method of the present embodiment, resin molding is performed using a dummy frame to determine preferable conditions during resin molding, and then the resin for the semiconductor mounting substrate on which the actual semiconductor chip is mounted. Perform molding and final conditions are determined. For this reason, the optimal resin mold conditions can be determined to some extent without using an actual semiconductor mounting substrate. Eventually, an actual semiconductor mounting substrate is required, but it is possible to reduce the steps required to determine optimum conditions using the semiconductor mounting substrate.

本実施例によれば、あらかじめ加工して作製しておいたダミーチップ及びダミー基板によって所望の形状を有するダミーフレームを作製することで、ダミーフレームの作製が簡便となり、コストも抑えることができる。   According to the present embodiment, by manufacturing a dummy frame having a desired shape by using a dummy chip and a dummy substrate that are processed and manufactured in advance, the manufacturing of the dummy frame is simplified and the cost can be reduced.

図13は、本実施例におけるダミーチップ群120の概略平面図である。   FIG. 13 is a schematic plan view of the dummy chip group 120 in this embodiment.

ダミーチップ群120は、ダミーチップに相当する複数のダミーチップ部(第1のダミーチップ、第2のダミーチップ)121と、各ダミーチップ部の間を接続するつなぎ部材(接続部材)と、を備えている。ダミーチップ部121の個数や大きさは、実際に使用される半導体チップの態様や汎用性に応じて決定すればよい。   The dummy chip group 120 includes a plurality of dummy chip portions (first dummy chip and second dummy chip) 121 corresponding to dummy chips, and a connecting member (connecting member) for connecting the dummy chip portions. I have. The number and size of the dummy chip portions 121 may be determined according to the form of semiconductor chips actually used and the versatility.

図14を参照して、ダミーフレームについて説明する。図14は、本実施例におけるダミーフレームの概略図である。   The dummy frame will be described with reference to FIG. FIG. 14 is a schematic diagram of a dummy frame in the present embodiment.

図14(a)に示されるように、ダミー基板500に異なった面積のダミーチップ部が形成されたダミーチップ群120A、120B、120Cが配置されている。図14(b)に示されるように、ダミー基板500には各ダミーチップ群に応じた凹部または貫通孔が形成されており、ダミーチップ群120A、120B、120Cは各凹部または貫通孔に嵌め込まれて固定されている。なお、ダミー基板500に凹部を形成せずに、各ダミーチップ群をダミー基板500に置くだけでもよいし、各ダミーチップ群を接着剤や両面テープでダミー基板500に固定してもよい。   As shown in FIG. 14A, dummy chip groups 120A, 120B, and 120C in which dummy chip portions having different areas are formed are arranged on the dummy substrate 500. As shown in FIG. 14B, the dummy substrate 500 is formed with recesses or through holes corresponding to each dummy chip group, and the dummy chip groups 120A, 120B, 120C are fitted into the respective recesses or through holes. Is fixed. Note that each dummy chip group may be placed on the dummy substrate 500 without forming a recess in the dummy substrate 500, or each dummy chip group may be fixed to the dummy substrate 500 with an adhesive or a double-sided tape.

また、半導体チップがチップ露出タイプである場合、図14(c)に示されるように、各ダミーチップ群は図14(b)の状態を反対にした状態でダミー基板500上に配置される。このとき、つなぎ部材は、ダミーチップ群全体を覆うようなものに限らない。すなわち、各ダミーチップ間を接続できるものであればよく、例えば、棒形状のものでもよい。   When the semiconductor chip is of a chip exposed type, as shown in FIG. 14C, each dummy chip group is arranged on the dummy substrate 500 with the state of FIG. 14B reversed. At this time, the connecting member is not limited to a member that covers the entire dummy chip group. In other words, any dummy chip may be used as long as it can connect the dummy chips.

本実施例によれば、あらかじめ加工して作製しておいたダミーチップ群及びダミー基板によって所望の形状を有するダミーフレームを作製することで、ダミーフレームの作製が簡便となり、コストも抑えることができる。   According to the present embodiment, by manufacturing a dummy frame having a desired shape by using a dummy chip group and a dummy substrate which are processed and manufactured in advance, the dummy frame can be easily manufactured and the cost can be reduced. .

また、本実施例によれば、ダミーチップ群が複数のダミーチップ部を備えていることで、ダミーチップを個別に保存しておくよりも管理が容易となり、ダミー基板への配置も容易に行うことができる。   Further, according to the present embodiment, since the dummy chip group includes a plurality of dummy chip portions, it becomes easier to manage the dummy chips than storing them individually, and the dummy chips are easily arranged on the dummy substrate. be able to.

図15は、本実施例におけるダミーフレームの概略平面図である。   FIG. 15 is a schematic plan view of a dummy frame in the present embodiment.

本実施例では、リフレクタが搭載された半導体実装基板のダミーフレームを想定している。ダミー基板500には、複数のダミーチップ130と部材131が配置されている。ダミーチップ130はLEDを模しており、部材131はリフレクタを模した部材であり、樹脂で構成されている。   In this embodiment, a dummy frame of a semiconductor mounting board on which a reflector is mounted is assumed. A plurality of dummy chips 130 and members 131 are arranged on the dummy substrate 500. The dummy chip 130 simulates an LED, and the member 131 is a member simulating a reflector, and is made of resin.

したがって、本実施例のダミーフレームを用いて実施例1と同様の樹脂モールド方法を行うことにより、半導体チップの封止樹脂を高精度に評価することができる。特には2次モールドとして、透明樹脂によるレンズ成形条件を決める場合に有効である。   Therefore, by performing the same resin molding method as in Example 1 using the dummy frame of this example, it is possible to evaluate the sealing resin for the semiconductor chip with high accuracy. In particular, it is effective for determining the lens molding conditions using a transparent resin as a secondary mold.

本実施例によれば、あらかじめ加工して作製しておいたダミーチップ及びダミー基板によって所望の形状を有するダミーフレームを作製することで、ダミーフレームの作製が簡便となり、コストも抑えることができる。   According to the present embodiment, by manufacturing a dummy frame having a desired shape by using a dummy chip and a dummy substrate that are processed and manufactured in advance, the manufacturing of the dummy frame is simplified and the cost can be reduced.

次に、図16から図18を参照して、本発明の実施例4におけるダミーチップ及びダミーフレームについて説明する。   Next, with reference to FIGS. 16 to 18, a dummy chip and a dummy frame according to the fourth embodiment of the present invention will be described.

図16は、本実施例におけるダミーフレームの概略図である。図16(a)はダミー基板500A、図16(b)は凸部(第1の凸部)141が形成されたダミーチップ140Aを示している。図16(c)は、ダミー基板500にダミーチップ140Aを配置した状態を示している。   FIG. 16 is a schematic diagram of a dummy frame in the present embodiment. FIG. 16A shows a dummy substrate 500A, and FIG. 16B shows a dummy chip 140A on which a convex portion (first convex portion) 141 is formed. FIG. 16C shows a state where the dummy chip 140 </ b> A is arranged on the dummy substrate 500.

図17は、本実施例の一例であるダミーチップの概略図である。図17(a)は、凸部142が形成されたダミーチップ140Bを示している。図17(b)は、凸部143が形成されたダミーチップ140Cを示している。   FIG. 17 is a schematic diagram of a dummy chip as an example of the present embodiment. FIG. 17A shows a dummy chip 140B on which a convex portion 142 is formed. FIG. 17B shows a dummy chip 140 </ b> C in which the convex portion 143 is formed.

図18は、本実施例の一例であるダミーチップの概略図である。各ダミーチップには、凸部、凹部144、凹部144を囲むように突起形状145が形成されている。   FIG. 18 is a schematic diagram of a dummy chip as an example of the present embodiment. Each dummy chip is formed with a protrusion shape 145 so as to surround the convex portion, the concave portion 144 and the concave portion 144.

図16(b)に示されるように、ダミーチップ140Aは、一面にハンダボール形状やバンプ形状、メッキ等による電柱形状が形成された半導体チップを模しており、一面に複数の凸部141が形成されている。理想的には実際の半導体接続に合わせた形状に近い太さ、高さ、間隔の凸部が良いが、図17(a)、(b)に示されるように、凸部の数は少なくとも1つ以上あればよく、凸部に接着剤を塗布するエリアを設けてもよい。また、凸部は、角柱形状である必要はなく、図18(b)に示されるように、円柱形状であってもよい。本実施例では、各ダミーチップの凸部が形成されるようエッチングで加工したが、研磨、切削等で機械加工してもよいし、コイニング等のプレス加工でもよい。また、実際のハンダボールを接続しても良いし、バンプまたはメッキ等による電柱形状を形成してもよい。   As shown in FIG. 16B, the dummy chip 140A imitates a semiconductor chip in which a solder ball shape, a bump shape, a power pole shape by plating or the like is formed on one surface, and a plurality of convex portions 141 are formed on one surface. Is formed. Ideally, convex portions having thicknesses, heights, and intervals close to the shape matched to the actual semiconductor connection are good, but as shown in FIGS. 17A and 17B, the number of convex portions is at least one. There may be at least two, and an area for applying the adhesive may be provided on the convex portion. Moreover, the convex part does not need to be prismatic shape, and may be cylindrical shape as FIG.18 (b) shows. In this embodiment, the processing is performed by etching so that the convex portions of each dummy chip are formed, but it may be machined by polishing, cutting or the like, or may be press processing such as coining. Further, an actual solder ball may be connected, or a utility pole shape may be formed by bumps or plating.

図16(c)に示されるように、ダミー基板500にダミーチップ140Aを配置することで、フリップチップ実装を模した状態になる。   As shown in FIG. 16C, by placing the dummy chip 140A on the dummy substrate 500, a state simulating flip chip mounting is obtained.

図16(c)ではダミーチップ140Aをダミー基板500に接着していない状態であるが、図18(a)から図18(c)に示される各ダミーチップを用いることで、各ダミーチップの凹部144に接着剤を塗布し、ダミー基板に接着してもよい。各ダミー基板には、凹部144を囲むように突起形状145を形成されており、接着剤が凸部に流れ込むのを防止している。なお、ダミーチップとダミー基板の接着方法は、上記方法に限られず、例えば、凸部に接着用の凹部を設けることで接着してもよい。   In FIG. 16 (c), the dummy chip 140A is not bonded to the dummy substrate 500. However, by using each dummy chip shown in FIGS. 18 (a) to 18 (c), a concave portion of each dummy chip is used. An adhesive may be applied to 144 and bonded to the dummy substrate. Each dummy substrate is formed with a projection shape 145 so as to surround the concave portion 144, thereby preventing the adhesive from flowing into the convex portion. Note that the bonding method of the dummy chip and the dummy substrate is not limited to the above method, and for example, the bonding may be performed by providing a concave portion for bonding on the convex portion.

図16(c)に示される状態で樹脂モールドを行った場合、ダミー基板500とダミーチップ140Aは別個に作製されているため、樹脂モールド後にダミーチップ140Aをダミー基板500から取り外すことができる。そのため、樹脂モールド後にダミーチップ140A下の充填性を評価することができる。   When the resin molding is performed in the state shown in FIG. 16C, since the dummy substrate 500 and the dummy chip 140A are separately manufactured, the dummy chip 140A can be removed from the dummy substrate 500 after the resin molding. Therefore, the filling property under the dummy chip 140A can be evaluated after the resin molding.

また、ダミー基板500が透明材料で構成されている場合、一例として特開2002−76041号公報に開示されている構成を用いることで樹脂モールド中であってもダミーチップ140A下の封止樹脂の樹脂流動性評価を行うことができる。なお、透明材料とは、ガラスや透明樹脂等を想定しており、180度以上の耐熱性があるものが好ましい。   Further, when the dummy substrate 500 is made of a transparent material, by using the structure disclosed in Japanese Patent Laid-Open No. 2002-76041 as an example, the sealing resin under the dummy chip 140A can be used even during resin molding. Resin fluidity evaluation can be performed. The transparent material is assumed to be glass, transparent resin, or the like, and preferably has a heat resistance of 180 degrees or more.

また、ダミー基板500を透明材料で構成することにより、実施例1で前述した構成を用いることで樹脂モールド中にダミーチップ140A下の樹脂モールドの流動性を評価することができる。   Further, by configuring the dummy substrate 500 with a transparent material, the fluidity of the resin mold below the dummy chip 140A can be evaluated during the resin mold by using the configuration described in the first embodiment.

図19は、本実施例の一例であるダミーフレームの概略図である。図19(a)は、ダミーチップ140が積み重なった状態でダミー基板500に配置されている状態を示している。図19(b)は、ダミーチップ140と電子部品を模した部材300がダミー基板500に配置されている状態を示している。部材300は、ダミー基板500に直接加工して設けてもよい。この場合に樹脂モールドを行っても、各ダミーチップを取り外すことができるため、チップ下の充填性を評価することができる。   FIG. 19 is a schematic diagram of a dummy frame which is an example of the present embodiment. FIG. 19A shows a state in which the dummy chips 140 are stacked and arranged on the dummy substrate 500. FIG. 19B shows a state in which a dummy chip 140 and a member 300 simulating an electronic component are arranged on the dummy substrate 500. The member 300 may be provided by directly processing the dummy substrate 500. Even if resin molding is performed in this case, since each dummy chip can be removed, the filling property under the chip can be evaluated.

図20は、本実施例の一例であるダミーフレームの概略図である。図20(a)はダミー基板500、図20(b)は一面(第1の面)に複数の凸部(第2の凸部)201が形成された凸部部材200、図20(c)は平板部材で構成されたダミーチップ150を示している。図20(d)は、ダミー基板500に凸部部材200及びダミーチップ150を配置した状態を示している。凸部201は、実施例4の凸部141と同様に、実際の半導体接続に合わせた形状のハンダボール形状、バンプ形状、メッキ等による電柱形状が形成されているが、凸部の数は少なくとも1つ以上あればよく、凸部に接着剤を塗布するエリアを設けても良い。   FIG. 20 is a schematic diagram of a dummy frame which is an example of the present embodiment. 20A shows a dummy substrate 500, FIG. 20B shows a convex member 200 in which a plurality of convex portions (second convex portions) 201 are formed on one surface (first surface), and FIG. 20C. Indicates a dummy chip 150 formed of a flat plate member. FIG. 20D shows a state where the convex member 200 and the dummy chip 150 are arranged on the dummy substrate 500. Similar to the convex portion 141 of the fourth embodiment, the convex portion 201 is formed with a solder ball shape, a bump shape, a plating shape, etc. according to an actual semiconductor connection, but the number of convex portions is at least One or more may be sufficient and the area which applies an adhesive agent to a convex part may be provided.

図20(d)に示されるように、ダミー基板500には、凹部または貫通孔505が形成されている。凸部部材200は、凹部または貫通穴505に嵌め込まれ、場合によっては接着される。なお、凸部部材200をダミー基板500に嵌め込む大きさは、必ずしもダミーチップ150の大きさに合わせる必要は無く、ダミーチップ150より大きなサイズまたは小さなサイズで嵌め込みをしても良い。   As shown in FIG. 20 (d), the dummy substrate 500 has a recess or a through hole 505. The convex member 200 is fitted into the concave portion or the through-hole 505, and is optionally bonded. The size of fitting the convex member 200 into the dummy substrate 500 is not necessarily matched with the size of the dummy chip 150, and may be fitted in a size larger or smaller than the dummy chip 150.

ダミーチップ150は、凸部部材200の複数の凸部201が形成された面上に配置される。この状態で樹脂モールドを行った場合、ダミーチップ150は樹脂流動性試験をするために透明材料で構成されているため、ダミーチップ150を取り外す必要なく、凸部部材200とダミーチップ150間の樹脂充填性をリアルタイムで評価することができる。また、一例として特開2002−76041号公報に開示されている構成を用いることで樹脂モールド中であっても凸部部材200とダミーチップ150間の樹脂流動性評価を行うことができる。   The dummy chip 150 is disposed on the surface of the convex member 200 on which the plurality of convex portions 201 are formed. When resin molding is performed in this state, since the dummy chip 150 is made of a transparent material for the resin fluidity test, the resin between the convex member 200 and the dummy chip 150 is not required to be removed. Fillability can be evaluated in real time. Further, by using the configuration disclosed in Japanese Patent Application Laid-Open No. 2002-76041 as an example, the resin fluidity between the convex member 200 and the dummy chip 150 can be evaluated even during resin molding.

さらに、ダミーフレーム500、ダミーチップ150をともに透明ガラスまたは透明樹脂で構成し、ハンダボール形状、バンプ形状、メッキ等による電柱形状の耐熱材料をそのまま挟み込み、場合により接着してもよい。そうすることで、ダミーフレームおよびダミーチップがともに透明であるため、ダミーフレームとダミーチップ間の部材の樹脂流動性をより鮮明にリアルタイムで評価することができる。   Furthermore, both the dummy frame 500 and the dummy chip 150 may be made of transparent glass or transparent resin, and a pole-shaped heat-resistant material such as a solder ball shape, a bump shape, or plating may be sandwiched as it is, and may be bonded in some cases. By doing so, since both the dummy frame and the dummy chip are transparent, the resin fluidity of the member between the dummy frame and the dummy chip can be more clearly evaluated in real time.

なお、凸部部材200の複数の凸部が形成された面を図18(a)から図18(c)に示されるような面にして、凸部部材200とダミーチップ150を接着してもよい。   Note that even if the convex member 200 and the dummy chip 150 are bonded, the surface of the convex member 200 on which the plurality of convex portions are formed is a surface as shown in FIGS. 18 (a) to 18 (c). Good.

図21は、本実施例の一例であるダミーフレームの概略図である。図21(a)は、複数の凸部506、電子部品を模した凸部507が形成されたダミー基板500を示している。図21(b)は透明材料で構成されたダミーチップ150、図21(c)はダミー基板500にダミーチップ150を配置した状態を示している。この場合に樹脂モールドを行っても、ダミーチップ150が透明材料で構成されているため、ダミーチップ150を取り外す必要なく、複数の凸部506の充填性を評価することができる。また、樹脂モールド中に複数の凸部506の樹脂モールドの流動性を評価することができる。   FIG. 21 is a schematic diagram of a dummy frame as an example of the present embodiment. FIG. 21A shows a dummy substrate 500 on which a plurality of convex portions 506 and convex portions 507 simulating an electronic component are formed. FIG. 21B shows a dummy chip 150 made of a transparent material, and FIG. 21C shows a state where the dummy chip 150 is arranged on the dummy substrate 500. Even if resin molding is performed in this case, since the dummy chip 150 is made of a transparent material, it is possible to evaluate the filling properties of the plurality of convex portions 506 without having to remove the dummy chip 150. Moreover, the fluidity | liquidity of the resin mold of the some convex part 506 can be evaluated during a resin mold.

図22、図23は、本実施例の一例であるダミーチップの概略図である。   22 and 23 are schematic views of a dummy chip as an example of this embodiment.

図22(a)に示されるように、複数の凸部が形成された部材160と柱部161がつなぎ部材162で接続された状態で一体のダミーチップを構成している。図22(b)は、図22(a)のダミーチップの断面図である。柱部161は、図22(c)で示されるように、これらのダミーチップを積み重ねた際に部材160が他のダミーチップと接触しないように設けられている。また、つなぎ部材は、ダミーチップ全体を覆う必要はない。すなわち、各部材間を接続できるものであればよく、例えば、棒形状のものでもよい。柱部161は、実際の半導体の場合における上下接続電極を模している。   As shown in FIG. 22A, an integrated dummy chip is configured in a state where a member 160 having a plurality of convex portions and a column portion 161 are connected by a connecting member 162. FIG. 22B is a cross-sectional view of the dummy chip in FIG. As shown in FIG. 22C, the column 161 is provided so that the member 160 does not come into contact with other dummy chips when these dummy chips are stacked. Further, the connecting member need not cover the entire dummy chip. That is, any member can be used as long as the members can be connected to each other. The column part 161 imitates the upper and lower connection electrodes in the case of an actual semiconductor.

図23(a)は柱部171が形成されたダミーチップ170Aを示しており、図23(b)はダミーチップ170Bを示している。図23(c)は、柱部171でダミーチップ170Aとダミーチップ170Bを積み重ねた状態を示している。ダミーチップ170Aとダミーチップ170B間は柱部171により空間となっている。   FIG. 23A shows a dummy chip 170A on which a pillar portion 171 is formed, and FIG. 23B shows a dummy chip 170B. FIG. 23C shows a state in which the dummy chip 170A and the dummy chip 170B are stacked at the pillar portion 171. FIG. A space between the dummy chip 170A and the dummy chip 170B is provided by a column portion 171.

図22(c)、図23(c)の状態で、樹脂モールドを行っても、各ダミーチップを取り外すことができるため、各ダミーチップ下の充填性を評価することができる。   Even if resin molding is performed in the state of FIG. 22C and FIG. 23C, each dummy chip can be removed, so that the filling property under each dummy chip can be evaluated.

本実施例によれば、あらかじめ加工して作製しておいたダミーチップ及びダミー基板によって所望の形状を有するダミーフレームを作製することで、ダミーフレームの作製が簡便となり、コストも抑えることができる。   According to the present embodiment, by manufacturing a dummy frame having a desired shape by using a dummy chip and a dummy substrate that are processed and manufactured in advance, the manufacturing of the dummy frame is simplified and the cost can be reduced.

また、本実施例によれば、ダミーチップ及びダミー基板を取り外し可能とした場合は、樹脂モールド後にダミーチップ下の封止樹脂の充填性を評価することができる。   Further, according to the present embodiment, when the dummy chip and the dummy substrate can be removed, the filling property of the sealing resin under the dummy chip can be evaluated after the resin molding.

また、本実施例によれば、ダミーチップ又はダミー基板の少なくともどちらいか一方を透明材料で構成することで、樹脂モールド中にダミーチップ下の封止樹脂の流動状態を評価することができる。   Further, according to the present embodiment, the flow state of the sealing resin under the dummy chip can be evaluated during the resin molding by configuring at least one of the dummy chip and the dummy substrate with a transparent material.

次に、図24を参照して、本発明の実施例5におけるダミーフレームについて説明する。図24は、本実施例におけるダミーフレームの概略図である。   Next, with reference to FIG. 24, the dummy frame in Example 5 of this invention is demonstrated. FIG. 24 is a schematic diagram of a dummy frame in the present embodiment.

図24(a)に示されるように、本実施例のダミー基板500は、半導体ウエハ形状を有する。このため、ダミー基板500は、円形の一部に切り欠き部508が形成されている。また、例えば8インチ又は12インチの半導体ウエハ形状のダミー基板500の上に、複数の半導体チップを模倣して格子状に配列された複数のダミーチップ180Aが形成されている。なお、本実施例において、ダミーフレームは半導体ウエハ形状に限定されるものではなく、四角形状等の他の形状を有するものであってもよく、材質は耐熱性であれば、特に問わない。また、図24(d)に示されるように、一面に複数の凸部が形成されたダミーチップ180Bを部材181上に置いた状態でダミー基板500上に配置してもよい。   As shown in FIG. 24A, the dummy substrate 500 of this embodiment has a semiconductor wafer shape. Therefore, the dummy substrate 500 has a notch 508 formed in a part of a circle. In addition, a plurality of dummy chips 180A arranged in a lattice pattern imitating a plurality of semiconductor chips are formed on a dummy substrate 500 having a semiconductor wafer shape of 8 inches or 12 inches, for example. In the present embodiment, the dummy frame is not limited to the shape of the semiconductor wafer, and may have another shape such as a square shape, as long as the material is heat resistant. Further, as shown in FIG. 24D, the dummy chip 180B having a plurality of convex portions formed on one surface may be placed on the dummy substrate 500 in a state where the dummy chip 180B is placed on the member 181.

これらの状態で樹脂モールドを行っても、充填性および樹脂流動性を評価することができる。   Even if resin molding is performed in these states, the filling property and the resin fluidity can be evaluated.

本実施例によれば、半導体ウエハ形状を有するダミーフレームを用いることで、EWLPのような半導体実装基板の樹脂モールドを簡易かつ高精度に評価することができる。なお、ダミーチップ180は半導体チップ形状に限らず、MEMSを搭載加工した形状でも良い。   According to the present embodiment, by using a dummy frame having a semiconductor wafer shape, a resin mold of a semiconductor mounting substrate such as EWLP can be evaluated easily and with high accuracy. The dummy chip 180 is not limited to a semiconductor chip shape, and may be a shape in which MEMS is mounted.

上記各実施例によれば、あらかじめ加工して作製しておいたダミーチップ及びダミー基板によって所望の形状を有するダミーフレームを作製することで、ダミーフレームの作製が簡便となり、コストも抑えることができる。   According to each of the above-described embodiments, the dummy frame having a desired shape is manufactured using the dummy chip and the dummy substrate that are processed and manufactured in advance, so that the dummy frame can be easily manufactured and the cost can be reduced. .

また、上記各実施例によれば、封止樹脂の樹脂流動性を高精度に評価可能な樹脂流動性評価方法及び樹脂モールド方法を提供することができる。   Moreover, according to each said Example, the resin fluidity evaluation method and the resin mold method which can evaluate the resin fluidity of sealing resin with high precision can be provided.

以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。   The embodiment of the present invention has been specifically described above. However, the present invention is not limited to the matters described as the above-described embodiments, and can be appropriately changed without departing from the technical idea of the present invention.

100 ダミーチップ 100 dummy chip

Claims (10)

半導体実装基板に実装したときの半導体チップに樹脂モールドを行った際の封止樹脂を評価するために用いられるダミーフレームであって、
半導体実装基板を模したダミー基板と、
前記ダミー基板に配置可能であって、前記半導体チップを模した別個に製作されたダミーチップと、を有し、
前記ダミーチップ又は前記ダミー基板の少なくともいずれか一方には、少なくとも1つの第1の凸部が形成されており、
前記ダミーチップには、少なくとも1つの凹部が形成されており、
前記凹部には、前記ダミー基板に接着するための接着剤が塗布されており、
前記ダミーチップは、樹脂モールド後、前記第1の凸部は破壊されず維持されるように、前記ダミー基板から取り外し可能であり、前記ダミー基板との間で前記第1の凸部を挟むように前記ダミー基板に取り外し可能に配置された状態で、樹脂モールドを行った際の封止樹脂の流動性および前記ダミーチップと前記ダミー基板との間の樹脂の充填性を評価するために用いられる、
ことを特徴とするダミーフレーム。
A dummy frame used for evaluating a sealing resin when resin molding is performed on a semiconductor chip when mounted on a semiconductor mounting substrate,
A dummy substrate imitating a semiconductor mounting substrate;
A dummy chip that can be arranged on the dummy substrate and is manufactured separately to imitate the semiconductor chip,
At least one first protrusion is formed on at least one of the dummy chip and the dummy substrate,
The dummy chip has at least one recess formed therein,
The concave portion is coated with an adhesive for bonding to the dummy substrate,
The dummy chip is removable from the dummy substrate so that the first convex portion is maintained without being destroyed after the resin molding, and the first convex portion is sandwiched between the dummy chip and the dummy substrate. Used to evaluate the fluidity of the sealing resin when resin molding is performed and the resin filling property between the dummy chip and the dummy substrate in a state where the resin substrate is detachably disposed on the dummy substrate. ,
A dummy frame characterized by that.
前記ダミーチップに含まれる第1のダミーチップと、第2のダミーチップと、の間を接続する接続部材と、を更に有し、
前記ダミーチップは、前記接続部材を介してダミーチップ群を形成することを特徴とする請求項1に記載のダミーフレーム。
A connection member for connecting the first dummy chip and the second dummy chip included in the dummy chip; and
The dummy frame according to claim 1, wherein the dummy chip forms a dummy chip group through the connection member.
前記ダミー基板は、透明材料で構成されていることを特徴とする請求項1又は2に記載のダミーフレーム。   The dummy frame according to claim 1, wherein the dummy substrate is made of a transparent material. 前記ダミーチップは、四角形であり、
前記凹部は、前記ダミーチップの四隅に形成されており、
前記ダミーチップには、前記凹部を囲むように突起形状が形成されていることを特徴とする請求項に記載のダミーフレーム。
The dummy chip is a rectangle,
The recesses are formed at the four corners of the dummy chip,
The dummy frame according to claim 1 , wherein the dummy chip is formed with a protruding shape so as to surround the recess.
前記ダミー基板には、凹部又は貫通孔が形成されており、
前記凹部には、前記ダミーチップが嵌め込まれていることを特徴とする請求項1からのいずれか1項に記載のダミーフレーム。
The dummy substrate is formed with a recess or a through hole,
Said recess is a dummy frame according to claim 1, any one of 4, wherein the dummy chip is fitted.
前記ダミーチップは、透明材料で構成されていることを特徴とする請求項1からのいずれか1項に記載のダミーフレーム。 The dummy chip, the dummy frame according to claim 1, any one of 5, characterized by being composed of a transparent material. 半導体実装基板に実装したときの半導体チップに樹脂モールドを行った際の封止樹脂を評価するために用いられるダミーフレームであって、
半導体実装基板を模したダミー基板と、
前記ダミー基板に配置可能であって、前記半導体チップを模したダミーチップと、を有し、
前記ダミー基板には、凹部又は貫通孔が形成されており、
前記凹部又は貫通孔に嵌め込まれた凸部部材を有し、
前記凸部部材は、第1の面において少なくとも1つの凸部を有し、
前記ダミーチップは、平板部材であり、前記凸部部材の前記第1の面の前記凸部の上に配置されていることを特徴とするダミーフレーム。
A dummy frame used for evaluating a sealing resin when resin molding is performed on a semiconductor chip when mounted on a semiconductor mounting substrate,
A dummy substrate imitating a semiconductor mounting substrate;
A dummy chip that can be arranged on the dummy substrate and imitates the semiconductor chip,
The dummy substrate is formed with a recess or a through hole,
It has a convex part member fitted in the concave part or the through hole,
The convex member has at least one convex portion on the first surface,
The dummy chip is a flat plate member, and is disposed on the convex portion of the first surface of the convex member.
半導体実装基板に実装したときの半導体チップに樹脂モールドを行った際の封止樹脂を評価するために用いられ、半導体実装基板を模したダミー基板と、前記ダミー基板に配置可能であって、前記半導体チップを模したダミーチップと、を有するダミーフレームに組み込み可能な凸部部材であって、
前記ダミー基板には、凹部または貫通孔が形成されており、
前記凸部部材は、前記凹部又は貫通孔に嵌め込まれるように構成され、第1の面において少なくとも1つの凸部を有し、前記ダミーチップが前記第1の面の前記凸部の上に配置されるように構成されていることを特徴とする凸部部材。
Used to evaluate the sealing resin when resin molding is performed on a semiconductor chip when mounted on a semiconductor mounting substrate, a dummy substrate imitating a semiconductor mounting substrate, and can be disposed on the dummy substrate, A convex member that can be incorporated into a dummy frame having a dummy chip imitating a semiconductor chip,
The dummy substrate is formed with a recess or a through hole,
The convex member is configured to be fitted into the concave portion or the through hole, has at least one convex portion on the first surface, and the dummy chip is disposed on the convex portion of the first surface. It is comprised so that it may be, The convex part member characterized by the above-mentioned.
ダミーチップと、前記ダミーチップが配置されたダミー基板と、を有するダミーフレームを用いて樹脂モールドの樹脂流動性を評価する工程を有し、
前記ダミーチップ又は前記ダミー基板の少なくともいずれか一方には、少なくとも1つの第1の凸部が形成されており、
前記ダミーチップには、少なくとも1つの凹部が形成されており、
前記凹部には、前記ダミー基板に接着するための接着剤が塗布されており、
前記ダミーチップは、樹脂モールド後、前記第1の凸部は破壊されず維持されるように、前記ダミー基板から取り外し可能であり、前記ダミー基板との間で前記第1の凸部を挟むように前記ダミー基板に取り外し可能に配置された状態で、樹脂モールドを行った際の封止樹脂の流動性および前記ダミーチップと前記ダミー基板との間の樹脂の充填性を評価するために用いられる、
ことを特徴とする樹脂流動性評価方法。
A step of evaluating resin fluidity of the resin mold using a dummy frame having a dummy chip and a dummy substrate on which the dummy chip is disposed;
At least one first protrusion is formed on at least one of the dummy chip and the dummy substrate,
The dummy chip has at least one recess formed therein,
The concave portion is coated with an adhesive for bonding to the dummy substrate,
The dummy chip is removable from the dummy substrate so that the first convex portion is maintained without being destroyed after the resin molding, and the first convex portion is sandwiched between the dummy chip and the dummy substrate. Used to evaluate the fluidity of the sealing resin when resin molding is performed and the resin filling property between the dummy chip and the dummy substrate in a state where the resin substrate is detachably disposed on the dummy substrate. ,
The resin fluidity | liquidity evaluation method characterized by the above-mentioned.
請求項に記載の樹脂流動性評価方法の評価結果に基づいて、実際の半導体チップを実装した半導体実装基板をクランプするモールド金型を加工する工程を有することを特徴とするモールド金型の製造方法。 A mold manufacturing method comprising a step of processing a mold for clamping a semiconductor mounting substrate on which an actual semiconductor chip is mounted based on the evaluation result of the resin fluidity evaluation method according to claim 9. Method.
JP2013055968A 2013-03-19 2013-03-19 Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method Active JP6266888B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013055968A JP6266888B2 (en) 2013-03-19 2013-03-19 Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013055968A JP6266888B2 (en) 2013-03-19 2013-03-19 Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method

Publications (2)

Publication Number Publication Date
JP2014183140A JP2014183140A (en) 2014-09-29
JP6266888B2 true JP6266888B2 (en) 2018-01-24

Family

ID=51701580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013055968A Active JP6266888B2 (en) 2013-03-19 2013-03-19 Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method

Country Status (1)

Country Link
JP (1) JP6266888B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838442B (en) * 2018-08-15 2023-09-01 东莞新科技术研究开发有限公司 Manufacturing method of semiconductor auxiliary element and semiconductor auxiliary element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111894A (en) * 1997-10-02 1999-04-23 Fujitsu Ltd Flip-chip mounting board
JP3400340B2 (en) * 1998-02-20 2003-04-28 株式会社新川 Flip chip bonding method and apparatus
JP3711801B2 (en) * 1999-08-27 2005-11-02 富士通株式会社 Bumped dummy chip and flip chip mounting evaluation method
JP4792768B2 (en) * 2005-03-02 2011-10-12 日立化成工業株式会社 Epoxy resin composition for sealing and electronic component device
MY158822A (en) * 2006-05-12 2016-11-15 Denka Company Ltd Ceramic powder and use thereof
JP2011114301A (en) * 2009-11-30 2011-06-09 Lintec Corp Manufacturing method for semiconductor device
JP2012114305A (en) * 2010-11-26 2012-06-14 Apic Yamada Corp Dummy frame and resin molding method

Also Published As

Publication number Publication date
JP2014183140A (en) 2014-09-29

Similar Documents

Publication Publication Date Title
KR101296349B1 (en) Optoelectronic part producing method, optoelectronic part producing system, and optoelectronic part
EP1894239B1 (en) Flip chip die assembly using thin flexible substrates
CN105762084B (en) Packaging method and packaging device of flip chip
JP5744697B2 (en) Optoelectronic component and manufacturing method thereof
CN101901770B (en) Method for manufacturing integrated circuit packaging structure
JP2011243801A (en) Method and device for manufacturing semiconductor package
TWI671829B (en) Manufacturing method of semiconductor device
TWI629761B (en) Substrate structure and method for manufacturing a semiconductor package device
KR102437774B1 (en) Printed circuit board
CN103779480B (en) For using the method and apparatus of liquid molding technology manufacture LED component
JP5658108B2 (en) Manufacturing method and manufacturing apparatus for substrate with reflector
JP6266888B2 (en) Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method
WO2018113290A1 (en) Semiconductor element and method for manufacturing same
TWM556409U (en) Substrate structure
TWI569386B (en) Structure and method
TW201824404A (en) A method of semiconductor package without substrate
CN104051373B (en) Heat dissipation structure and manufacturing method of semiconductor package
JP2012114305A (en) Dummy frame and resin molding method
JP6093834B2 (en) Dummy frame, resin mold evaluation method, mold die evaluation method, and mold die manufacturing method
JP5313047B2 (en) Mold for resin sealing of electronic parts and resin sealing method
JP6861507B2 (en) Compression molding equipment, compression molding method, and manufacturing method of compression molded products
JP6610460B2 (en) Electronic device and method of manufacturing electronic device
JP2010153521A (en) Resin sealing method for semiconductor element
JP5827604B2 (en) Optoelectronic component manufacturing method and manufacturing apparatus
CN101266933A (en) Method for making semiconductor device and bearing part using this method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

R150 Certificate of patent or registration of utility model

Ref document number: 6266888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250