JP6259564B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP6259564B2
JP6259564B2 JP2012267908A JP2012267908A JP6259564B2 JP 6259564 B2 JP6259564 B2 JP 6259564B2 JP 2012267908 A JP2012267908 A JP 2012267908A JP 2012267908 A JP2012267908 A JP 2012267908A JP 6259564 B2 JP6259564 B2 JP 6259564B2
Authority
JP
Japan
Prior art keywords
electrode
electronic component
edge
line
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012267908A
Other languages
Japanese (ja)
Other versions
JP2014116383A (en
Inventor
祐貴 若林
祐貴 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012267908A priority Critical patent/JP6259564B2/en
Publication of JP2014116383A publication Critical patent/JP2014116383A/en
Application granted granted Critical
Publication of JP6259564B2 publication Critical patent/JP6259564B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、底面を実装面として外部基板に実装される底面実装型の電子部品に関する。   The present invention relates to a bottom-mount type electronic component mounted on an external substrate with a bottom surface as a mounting surface.

底面実装型の電子部品は、基板底面に入出力電極やグランド電極を備え、外部基板の部品搭載電極に対して入出力電極やグランド電極をはんだ接合させることで、外部基板に実装される。このような底面実装型の電子部品では、基板底面の中央に大面積でグランド電極を設けることにより、高周波信号などに対するアース性が向上する。また、実装用はんだの回り込みを防ぐレジストパターンを基板底面に設けることにより、各入出力電極とグランド電極とが、電極からはみ出した実装用はんだによってショートすることが防がれる(例えば、特許文献1参照)。   The bottom-mount type electronic component includes an input / output electrode and a ground electrode on the bottom surface of the substrate, and is mounted on the external substrate by soldering the input / output electrode and the ground electrode to the component mounting electrode on the external substrate. In such a bottom-mount type electronic component, a ground electrode having a large area is provided at the center of the bottom surface of the substrate, thereby improving the grounding property against a high-frequency signal or the like. Also, by providing a resist pattern on the bottom of the substrate that prevents the mounting solder from wrapping around, each input / output electrode and the ground electrode can be prevented from being short-circuited by the mounting solder protruding from the electrode (for example, Patent Document 1). reference).

図9(A)は、従来例に係る底面実装型の電子部品の底面側平面図である。図9(B)は、従来例に係る底面実装型の電子部品の実装態様を示す断面図である。   FIG. 9A is a bottom plan view of a bottom-mount electronic component according to a conventional example. FIG. 9B is a cross-sectional view showing a mounting mode of the bottom surface mounting type electronic component according to the conventional example.

図9(A)に示す底面実装型の電子部品101は、基板部102と、底面電極103,104と、レジスト部105とを備えている。複数の底面電極103は、基板部102の底面における外縁に沿って配列されており、入出力電極や、グランド電極を含んでいる。底面電極104は、基板部102の底面における、底面電極103に囲まれる中心部に大面積で設けられており、グランド電極として機能する。レジスト部105は、マトリクス状に配置された複数の開口106を有する格子状に形成されており、基板部102の底面を覆うように設けられる。各底面電極103は、レジスト部105の一つの開口部106に対向しており、対向する開口部106から基板底面側に露出する。一方、大面積の底面電極104は、レジスト部105の複数の開口部106に対向しており、対向する複数の開口部106から基板底面側に露出する。   A bottom-mount electronic component 101 shown in FIG. 9A includes a substrate portion 102, bottom surface electrodes 103 and 104, and a resist portion 105. The plurality of bottom electrodes 103 are arranged along the outer edge of the bottom surface of the substrate unit 102 and include input / output electrodes and a ground electrode. The bottom electrode 104 is provided in a large area in the center of the bottom surface of the substrate portion 102 and surrounded by the bottom electrode 103, and functions as a ground electrode. The resist portion 105 is formed in a lattice shape having a plurality of openings 106 arranged in a matrix, and is provided so as to cover the bottom surface of the substrate portion 102. Each bottom electrode 103 faces one opening 106 of the resist portion 105 and is exposed from the facing opening 106 to the substrate bottom side. On the other hand, the bottom electrode 104 having a large area faces the plurality of openings 106 of the resist portion 105 and is exposed to the substrate bottom surface side from the plurality of openings 106 facing each other.

図9(B)に示すように、電子部品101は、表面に部品搭載電極112が形成されている外部基板111に対して実装される。電子部品101の実装時には、まず、外部基板111の部品搭載電極112上にクリーム状の実装用はんだ(はんだペースト)113が塗布される。そして、底面電極103,104が実装用はんだ113に接するとともに部品搭載電極112に対向するように、電子部品101を外部基板111上に載置する。その後、リフロー等による加熱を経て、実装用はんだ113を溶融、固化させることにより、外部基板111の部品搭載電極112に対して底面電極103,104を接合させ、外部基板111に電子部品101を実装する。   As shown in FIG. 9B, the electronic component 101 is mounted on an external substrate 111 on which a component mounting electrode 112 is formed. When mounting the electronic component 101, first, a cream-like mounting solder (solder paste) 113 is applied on the component mounting electrode 112 of the external substrate 111. Then, the electronic component 101 is placed on the external substrate 111 so that the bottom electrodes 103 and 104 are in contact with the mounting solder 113 and face the component mounting electrode 112. Thereafter, the mounting solder 113 is melted and solidified by heating by reflow or the like, so that the bottom electrodes 103 and 104 are bonded to the component mounting electrode 112 of the external substrate 111, and the electronic component 101 is mounted on the external substrate 111. To do.

国際公開2010−070964号公報International Publication No. 2010-070964

従来例に係る電子部品101では、大面積の底面電極104の周辺に接合する実装用はんだ113の面積が大きい上に、底面電極104の線膨脹係数が外部基板111や実装用はんだ113と相違するため、実装用はんだ113に対する密着性が底面電極103に比べて底面電極104で低い。その上、基板部102および底面電極104は四角形状であるため、外部基板111から衝撃や、反り、うねりなどが加わった場合に、底面電極104の対角線上の端部近傍で生じる変形量と外部応力とが大きくなり易く、実装用はんだ113の剥離によるアース性能の低下や、電子部品101の脱落、基板部102の割れなどの問題が生じることがある。   In the electronic component 101 according to the conventional example, the area of the mounting solder 113 bonded to the periphery of the large area bottom electrode 104 is large, and the linear expansion coefficient of the bottom electrode 104 is different from that of the external substrate 111 and the mounting solder 113. Therefore, the bottom electrode 104 has lower adhesion to the mounting solder 113 than the bottom electrode 103. In addition, since the substrate portion 102 and the bottom electrode 104 have a quadrangular shape, when an impact, warpage, swell, or the like is applied from the external substrate 111, the amount of deformation that occurs near the end of the bottom electrode 104 on the diagonal line and the external The stress tends to be large, and problems such as a decrease in grounding performance due to the peeling of the mounting solder 113, dropping of the electronic component 101, and cracking of the board portion 102 may occur.

したがって、底面電極104の対角線上の端部近傍では、製造時に生じる各部の形状不良や接合不良などの欠陥が少ないことが望まれるが、従来例に係る電子部品101では、製造時や実装時にはんだフラッシュが生じることにより、底面電極104の対角線に沿って実装用はんだ113の亀裂やレジスト部105の盛り上がりのような形状不良や、接合不良が発生して、底面電極104の対角線上の端部近傍まで到達していることがあった。   Therefore, in the vicinity of the end of the bottom electrode 104 on the diagonal line, it is desired that there are few defects such as a shape defect and a bonding defect of each part generated at the time of manufacture. However, in the electronic component 101 according to the conventional example, soldering is performed at the time of manufacture or mounting. Due to the flash, a shape defect such as a crack in the mounting solder 113 and a bulge of the resist portion 105 along the diagonal line of the bottom electrode 104 or a bonding defect occurs, and the vicinity of the end of the bottom electrode 104 on the diagonal line is generated. Had reached up to.

具体的には、はんだフラッシュによる欠陥は、底面電極103,104とレジスト部105との接合面にて、レジスト成形時に水分や溶剤成分の残留により形成される微小な隙間に、製造時や実装時に溶融した実装用はんだ113が入り込んで熱膨張することで、レジスト部105の変形が方向性を持って進行するものである。したがって、はんだフラッシュによる微小な欠陥は、実装用はんだ113の任意の位置に任意の進行方向で発生するが、底面電極104の対角線上では外部応力が大きく作用するので、底面電極104の対角線に沿った進行方向の微小な欠陥は、外部応力の作用で大きくなり、底面電極104の対角線上の端部近傍まで進行し易い。   Specifically, a defect caused by solder flash is caused by a minute gap formed by residual moisture or solvent components at the time of resist molding at the joint surface between the bottom surface electrodes 103 and 104 and the resist portion 105 during manufacturing or mounting. When the molten mounting solder 113 enters and thermally expands, the deformation of the resist portion 105 proceeds with directionality. Therefore, a minute defect due to the solder flash is generated at an arbitrary position of the mounting solder 113 in an arbitrary traveling direction, but external stress acts greatly on the diagonal line of the bottom electrode 104, and therefore, along the diagonal line of the bottom electrode 104. The minute defects in the traveling direction become large due to the action of external stress, and tend to travel to the vicinity of the end of the bottom electrode 104 on the diagonal line.

そこで本発明は、はんだフラッシュが進行する方向を制御することができ、実装用はんだに対して外部基板からの外部応力が作用しても、電子部品の脱落や電子部品の割れ、アース性能の低下などが生じ難い底面実装型の電子部品を提供することを目的とする。   Therefore, the present invention can control the direction in which the solder flash proceeds, and even if an external stress from the external substrate acts on the mounting solder, the electronic component is dropped, the electronic component is cracked, and the ground performance is deteriorated. It is an object of the present invention to provide a bottom-mount type electronic component that is unlikely to occur.

本発明に係る電子部品は、外部基板に対する実装面を有している基板部と、実装面に設けられているグランド電極と、実装面に設けられている複数の端子電極と、実装面を覆っているレジスト部と、を備えている。そして、レジスト部は、実装面を視て第1のはんだ付け領域と第2のはんだ付け領域とを有しており、グランド電極は、縁側電極部を有している。第1のはんだ付け領域は、グランド電極を露出させる複数の開口が縦横に配列されている領域であって、単一の実装用はんだが接合される。第2のはんだ付け領域は、複数の端子電極を露出させる複数の開口が設けられている領域であって、複数の実装用はんだが接合される。縁側電極部は、第1のはんだ付け領域の一部の開口に対向し、第1のはんだ付け領域の縁部分に沿って延設されており、第1のはんだ付け領域の中心側に電極非形成部が隣接して設けられている。   An electronic component according to the present invention covers a substrate portion having a mounting surface for an external substrate, a ground electrode provided on the mounting surface, a plurality of terminal electrodes provided on the mounting surface, and the mounting surface. And a resist portion. The resist portion has a first soldering region and a second soldering region when viewed from the mounting surface, and the ground electrode has an edge electrode portion. The first soldering region is a region in which a plurality of openings exposing the ground electrode are arranged vertically and horizontally, and a single mounting solder is joined thereto. The second soldering region is a region provided with a plurality of openings for exposing a plurality of terminal electrodes, and a plurality of mounting solders are joined to each other. The edge-side electrode portion is opposed to a part of the opening of the first soldering region, extends along the edge portion of the first soldering region, and has no electrode on the center side of the first soldering region. Forming portions are provided adjacent to each other.

この構成では、縁側電極部付近ではんだフラッシュが生じる場合に、はんだフラッシュの進行方向を、縁側電極部に沿う方向、即ち、第1のはんだ付け領域の縁に沿う方向に制御することができる。すると、外部応力が大きく作用する方向は、第1のはんだ付け領域の中心部から縁側に向かう方向であるため、はんだフラッシュの進行方向を外部応力が大きく作用する方向からずらすことができる。また、逆に、第1のはんだ付け領域における縁側電極部付近から離れた領域ではんだフラッシュが生じる場合に、はんだフラッシュが電極非形成部を超えて縁側電極部付近まで進行することを防ぐことができる。   In this configuration, when solder flash occurs in the vicinity of the edge electrode portion, the traveling direction of the solder flash can be controlled in the direction along the edge electrode portion, that is, the direction along the edge of the first soldering region. Then, the direction in which the external stress acts greatly is the direction from the center of the first soldering region toward the edge side, so that the solder flash traveling direction can be shifted from the direction in which the external stress acts largely. Conversely, when solder flash occurs in a region away from the vicinity of the edge electrode portion in the first soldering region, it is possible to prevent the solder flash from progressing beyond the electrode non-forming portion to the vicinity of the edge electrode portion. it can.

また、上述の電子部品において、第1のはんだ付け領域は四角形状であり、縁側電極部は、少なくとも第1のはんだ付け領域の対角線上の端部を通過していると好適である。また、この場合、電子部品は、第1のはんだ付け領域の対角線の延長線上を横切るライン電極を備えるとさらに好適である。   Moreover, in the above-described electronic component, it is preferable that the first soldering region has a quadrangular shape, and the edge electrode portion passes through at least the end on the diagonal line of the first soldering region. Further, in this case, it is more preferable that the electronic component includes a line electrode that traverses the diagonal extension of the first soldering region.

この構成では、電子部品を外部基板に実装した状態で、第1のはんだ付け領域における対角線に沿って大きな応力が作用しても、はんだフラッシュが対角線に沿って進行することを防ぐことができる。さらには、その対角線の延長線上を横切るライン電極を設けていれば、外部応力がグランド電極に伝わりにくくなり、グランド電極と外部基板との接続信頼性が向上する。   In this configuration, even when a large stress is applied along the diagonal line in the first soldering region in a state where the electronic component is mounted on the external substrate, the solder flash can be prevented from proceeding along the diagonal line. Furthermore, if a line electrode is provided that crosses the extended line of the diagonal line, external stress is hardly transmitted to the ground electrode, and the connection reliability between the ground electrode and the external substrate is improved.

また、上述の電子部品において、縁側電極部は、第1のはんだ付け領域の縁部分の全周に沿って環状に設けられていてもよい。この場合、グランド電極は、レジスト部の開口に対向しており第1のはんだ付け領域の中心部分に設けられている中心側電極部を備えていると好適である。さらには、中心側電極部は、縁側電極部の縁部分に沿って環状に設けられていると好適である。また、電極非形成部は、縁側電極部の縁部分の全周に沿って環状に設けられていると好適である。   Moreover, in the above-described electronic component, the edge-side electrode portion may be provided in an annular shape along the entire circumference of the edge portion of the first soldering region. In this case, it is preferable that the ground electrode is provided with a center side electrode portion that is opposed to the opening of the resist portion and is provided at the center portion of the first soldering region. Furthermore, it is preferable that the center-side electrode portion is provided in an annular shape along the edge portion of the edge-side electrode portion. The electrode non-forming portion is preferably provided in a ring shape along the entire circumference of the edge portion of the edge electrode portion.

この構成では、第1のはんだ付け領域の縁部分の全周に亘って、はんだフラッシュが進行する方向を、第1のはんだ付け領域の縁に沿わせることができる。また、中心側電極部を設けることで、電子部品のアース性能を高め、良好な高周波特性を実現することができる。その上、中心側電極部ではんだフラッシュが生じた場合にも、はんだフラッシュが電極非形成部を超えて進行することを防ぐことができる。また、中心側電極部が環状に設けられることで、中心側電極部で生じるはんだフラッシュの進行方向も、第1のはんだ付け領域の縁に沿わせることができる。さらには、電極非形成部が環状に設けられることで、外部応力が中心側電極部に伝わりにくくなり、グランド電極と外部基板との接続信頼性が向上する。   In this configuration, the direction in which the solder flash proceeds can be along the edge of the first soldering region over the entire circumference of the edge portion of the first soldering region. Further, by providing the center side electrode portion, it is possible to improve the grounding performance of the electronic component and realize good high frequency characteristics. In addition, even when a solder flash occurs at the center electrode portion, the solder flash can be prevented from proceeding beyond the electrode non-forming portion. Further, since the center side electrode portion is provided in an annular shape, the traveling direction of the solder flash generated in the center side electrode portion can be made to follow the edge of the first soldering region. Furthermore, since the electrode non-formation part is provided in an annular shape, external stress is hardly transmitted to the center side electrode part, and the connection reliability between the ground electrode and the external substrate is improved.

上述の電子部品において、縁側電極部および中心側電極部は、レジスト部の開口に対向する複数のパッド電極部と、パッド電極よりも幅が狭く互いに隣接するパッド電極部の間を接続するライン電極部とを備えていてもよい。この場合、縁側電極部および中心側電極部は、互いに隣接するパッド電極部の間を接続する複数のライン電極部を備えていると好適である。   In the above-described electronic component, the edge electrode portion and the center electrode portion are line electrodes that connect between a plurality of pad electrode portions facing the opening of the resist portion and pad electrode portions that are narrower than the pad electrode and adjacent to each other. May be provided. In this case, it is preferable that the edge-side electrode portion and the center-side electrode portion include a plurality of line electrode portions that connect the pad electrode portions adjacent to each other.

この構成では、ライン電極部を設けることで、はんだフラッシュの進行方向をより精緻に制御することができる。ライン電極部を設けることで断線のリスクが発生するが、ライン電極部を複数設けることで、断線のリスクを低減することができる。   In this configuration, by providing the line electrode portion, the traveling direction of the solder flash can be controlled more precisely. Although the risk of disconnection occurs by providing the line electrode portion, the risk of disconnection can be reduced by providing a plurality of line electrode portions.

本発明によれば、はんだフラッシュが進行する方向を、外部応力が大きく作用する方向(第1のはんだ付け領域の中心部から縁側に向かう方向)からずらすことができ、はんだフラッシュによる欠陥が大きくなることを防ぐことができる。また、第1のはんだ付け領域の中心付近で生じた欠陥が、電極非形成部を超えて第1のはんだ付け領域の端部付近まで到達することを防ぐことができる。したがって、第1のはんだ付け領域の端部に生じる欠陥を少なくすることができ、実装用はんだに対して外部基板からの外部応力が作用しても、電子部品の脱落や、電子部品の割れ、アース性能の低下などを生じ難くすることができる。   According to the present invention, the direction in which the solder flash proceeds can be shifted from the direction in which external stress acts greatly (the direction from the center of the first soldering region toward the edge side), and defects due to the solder flash increase. Can be prevented. Moreover, it is possible to prevent a defect generated near the center of the first soldering region from reaching the end portion of the first soldering region beyond the electrode non-forming portion. Therefore, defects generated at the end of the first soldering region can be reduced, and even when external stress from the external substrate acts on the mounting solder, the electronic component is dropped or the electronic component is cracked, It is possible to make it difficult to cause a decrease in ground performance.

第1の実施形態に係る電子部品を用いる回路図である。It is a circuit diagram using the electronic component which concerns on 1st Embodiment. 第1の実施形態に係る電子部品を示す側面側断面図および底面側平面図である。FIG. 3 is a side sectional view and a bottom plan view showing the electronic component according to the first embodiment. 第1の実施形態に係る電子部品の実装態様を示す側面側断面図である。It is side surface sectional drawing which shows the mounting aspect of the electronic component which concerns on 1st Embodiment. 第1の実施形態に係る電子部品を示す底面側レジスト透過図である。It is a bottom side resist permeation | transmission figure which shows the electronic component which concerns on 1st Embodiment. 第2の実施形態に係る電子部品を示す底面側平面図および底面側レジスト透過図である。It is the bottom side plan view and bottom side resist permeation figure which show the electronic component which concerns on 2nd Embodiment. 第3の実施形態に係る電子部品を示す底面側平面図および底面側レジスト透過図である。It is the bottom side top view and bottom side resist permeation | transmission figure which show the electronic component which concerns on 3rd Embodiment. 第4の実施形態に係る電子部品を示す底面側平面図および底面側レジスト透過図である。It is the bottom side top view and bottom side resist permeation | transmission figure which show the electronic component which concerns on 4th Embodiment. 他の実施形態に係る電子部品を示す底面側レジスト透過図である。It is a bottom side resist permeation | transmission figure which shows the electronic component which concerns on other embodiment. 従来例に係る電子部品を示す底面側平面図および断面図である。It is the bottom side top view and sectional drawing which show the electronic component which concerns on a prior art example.

以下、本発明について図1〜8を参照して説明する。各図では、導電性を持つ部材は実直線によるハッチングで示し、絶縁性を持つ部材は非実直線によるハッチングで示している。   Hereinafter, the present invention will be described with reference to FIGS. In each figure, the conductive member is indicated by hatching by a solid line, and the insulating member is indicated by hatching by a non-solid line.

まず、本発明の第1の実施形態に係る電子部品について説明する。   First, the electronic component according to the first embodiment of the present invention will be described.

図1は、第1の実施形態に係る電子部品1を用いる無線通信回路11の回路図である。
無線通信回路11は、例えば、NFC(Near Field Communication)方式のリーダライタ回路であり、電子部品1とアンテナ12とを備えている。
第1の実施形態に係る電子部品1は、RF−IC16と、複数の受動素子17とを備えている。複数の受動素子17は、低域通過フィルタ回路18と、整合回路19とを構成している。RF−IC16は、低域通過フィルタ回路18と整合回路19とを介してアンテナ12と接続されている。NFC方式のリーダライタ回路のような無線通信回路11では、グランドの電位が安定していることにより、各部の高周波特性、即ち低域通過フィルタ回路18におけるフィルタ特性や、整合回路19によるマッチング特性が安定する。
FIG. 1 is a circuit diagram of a wireless communication circuit 11 using the electronic component 1 according to the first embodiment.
The wireless communication circuit 11 is, for example, an NFC (Near Field Communication) reader / writer circuit, and includes an electronic component 1 and an antenna 12.
The electronic component 1 according to the first embodiment includes an RF-IC 16 and a plurality of passive elements 17. The plurality of passive elements 17 constitute a low-pass filter circuit 18 and a matching circuit 19. The RF-IC 16 is connected to the antenna 12 via a low-pass filter circuit 18 and a matching circuit 19. In the wireless communication circuit 11 such as the NFC reader / writer circuit, since the ground potential is stable, the high frequency characteristics of each part, that is, the filter characteristics in the low-pass filter circuit 18 and the matching characteristics by the matching circuit 19 are obtained. Stabilize.

図2(A)は、電子部品1の側面側断面図である。図2(B)は、電子部品1の底面側平面図である。図2(A)に示す断面は、図2(B)中に破線B−B’で示す位置の断面である。
電子部品1は、前述のRF−IC16および受動素子17に加えて、基板部2と、底面電極3,4と、底面側レジスト部5と、天面電極13と、天面側レジスト部15と、を備えている。
FIG. 2A is a side sectional view of the electronic component 1. FIG. 2B is a plan view of the bottom surface side of the electronic component 1. The cross section shown in FIG. 2A is a cross section at a position indicated by a broken line BB ′ in FIG.
In addition to the RF-IC 16 and the passive element 17 described above, the electronic component 1 includes a substrate portion 2, bottom electrodes 3 and 4, a bottom resist portion 5, a top electrode 13, and a top resist portion 15. It is equipped with.

基板部2は、底面を実装面とする平板状であり、図1で示した回路図において、RF−IC16と各受動素子17とアンテナ12とを接続する配線を、内部電極として内蔵している。   The substrate portion 2 has a flat plate shape with a bottom surface as a mounting surface, and in the circuit diagram shown in FIG. 1, wiring for connecting the RF-IC 16, each passive element 17, and the antenna 12 is incorporated as an internal electrode. .

RF−IC16と各受動素子17とは、基板部2の天面に搭載されるチップ型素子として構成されている。なお、受動素子17の一部または全部は、基板部2の天面に搭載されるチップ型素子として構成するほか、基板部2に内蔵されるチップ型素子として構成したり、基板部2の内部電極によって構成したりしてもよい。   The RF-IC 16 and each passive element 17 are configured as chip-type elements mounted on the top surface of the substrate unit 2. Part or all of the passive element 17 is configured as a chip-type element mounted on the top surface of the substrate unit 2, or may be configured as a chip-type element built in the substrate unit 2, or the inside of the substrate unit 2. You may comprise by an electrode.

天面電極13は、基板部2の天面に設けられており、RF−IC16と各受動素子17との端子が接合されている。天面側レジスト部15は、天面電極13の形成領域を除いて、基板部2の天面に設けられており、RF−IC16や各受動素子17を実装するための実装用はんだが、各天面電極13から漏れてショート不良が発生することを防ぐ機能を有している。   The top surface electrode 13 is provided on the top surface of the substrate unit 2, and the terminals of the RF-IC 16 and each passive element 17 are joined to each other. The top surface resist portion 15 is provided on the top surface of the substrate portion 2 except for the region where the top surface electrode 13 is formed, and mounting solder for mounting the RF-IC 16 and each passive element 17 is provided on each top surface side resist portion 15. It has a function of preventing the occurrence of a short circuit due to leakage from the top electrode 13.

底面電極3,4は、基板部2の底面に設けられており、後述する外部基板21の部品搭載電極23,24に接合される。したがって、電子部品1は、底面実装型の構成となっている。また、底面電極3は、基板部2の底面において外縁に沿って配列されており、RF−IC16を制御するための制御信号が入力される制御端子や、RF−IC16が出力する出力信号を出力される出力端子、グランド端子などとして機能する小面積の複数のパッド電極を含んでいる。これらの底面電極3は、特許請求の範囲に記載の端子電極に相当している。
また、底面電極4は、基板部2の底面において、底面電極3に囲まれる中心部に設けられており、グランド端子として機能する大面積の電極として構成されている。この底面電極4は、特許請求の範囲に記載のグランド電極に相当している。
The bottom electrodes 3 and 4 are provided on the bottom surface of the substrate portion 2 and are joined to component mounting electrodes 23 and 24 of the external substrate 21 described later. Therefore, the electronic component 1 has a bottom mounting type configuration. The bottom electrode 3 is arranged along the outer edge on the bottom surface of the substrate unit 2 and outputs a control terminal to which a control signal for controlling the RF-IC 16 is input and an output signal output from the RF-IC 16. A plurality of pad electrodes having a small area that function as output terminals, ground terminals, and the like. These bottom electrodes 3 correspond to the terminal electrodes described in the claims.
Further, the bottom electrode 4 is provided in the center portion surrounded by the bottom electrode 3 on the bottom surface of the substrate portion 2, and is configured as a large-area electrode that functions as a ground terminal. The bottom electrode 4 corresponds to the ground electrode described in the claims.

底面側レジスト部5は、底面電極3,4の形成領域の殆どを除いて、基板部2の底面に設けられており、後述する外部基板21への実装時に、実装用はんだが、各底面電極3,4から漏れてショート不良が発生することを防ぐ機能を有している。したがって、底面側レジスト部5は、底面電極3および底面電極4を露出させるための複数の開口部6が縦横に、即ちマトリクス状に形成されている。   The bottom surface side resist portion 5 is provided on the bottom surface of the substrate portion 2 except for most of the formation regions of the bottom surface electrodes 3 and 4, and mounting solder is applied to each bottom surface electrode when mounted on the external substrate 21 described later. It has a function to prevent short circuit defects from leaking from 3 and 4. Therefore, the bottom-side resist portion 5 has a plurality of openings 6 for exposing the bottom electrode 3 and the bottom electrode 4 vertically and horizontally, that is, in a matrix.

全ての開口部6のうちの、基板部2の底面における外縁に沿って配列されている外側の行および列に位置する複数の開口部6は、それぞれ、複数の底面電極3のうちのいずれかの全面に対向して、その底面電極3の全面を基板部2の底面側に露出させている。また、全ての開口部6のうちの、基板部2の底面における中心部付近に配列されている内側の行および列に位置する複数の開口部6は、それぞれ、底面電極4の一部に対向して、底面電極4を部分的に基板部2の底面側に露出させている。   Among all the openings 6, each of the plurality of openings 6 located in the outer row and column arranged along the outer edge of the bottom surface of the substrate unit 2 is one of the plurality of bottom electrodes 3. The entire surface of the bottom electrode 3 is exposed to the bottom surface side of the substrate portion 2. In addition, among all the openings 6, the plurality of openings 6 located in the inner rows and columns arranged in the vicinity of the center portion on the bottom surface of the substrate portion 2 respectively face a part of the bottom electrode 4. Thus, the bottom electrode 4 is partially exposed to the bottom surface side of the substrate portion 2.

この底面側レジスト部5において、底面電極4を露出させる開口部6が配列されている領域は、各開口部6から露出する底面電極4に対して単一の実装用はんだが接合される領域であり、以下、第1のはんだ付け領域5Aと称する。したがって、本実施形態においては、第1のはんだ付け領域5Aは、基板部2の底面における中心部付近に配置されている。また、底面側レジスト部5において、底面電極3を露出させる開口部6が配列されている領域は、各開口部6から露出する複数の底面電極3に対して複数の実装用はんだが個別に接合される領域であり、以下、第2のはんだ付け領域5Bと称する。したがって、本実施形態においては、第2のはんだ付け領域5Bは、基板部2の底面における基板部2の外縁付近に配置されている。   In the bottom side resist portion 5, the region where the opening 6 exposing the bottom electrode 4 is arranged is a region where a single mounting solder is bonded to the bottom electrode 4 exposed from each opening 6. Yes, hereinafter referred to as the first soldering area 5A. Therefore, in the present embodiment, the first soldering region 5 </ b> A is disposed near the center portion on the bottom surface of the substrate portion 2. Further, in the bottom-side resist portion 5, in the region where the openings 6 exposing the bottom electrodes 3 are arranged, a plurality of mounting solders are individually bonded to the plurality of bottom electrodes 3 exposed from the openings 6. Hereinafter, this region is referred to as a second soldering region 5B. Therefore, in the present embodiment, the second soldering region 5 </ b> B is disposed near the outer edge of the substrate unit 2 on the bottom surface of the substrate unit 2.

図3は、電子部品1を外部基板21に実装する態様を示す側面断面図であり、図3(A)は、実装直前の態様を、図3(B)は、実装後の態様を示している。なお、図3(B)に示す断面は、図3(A)に示す断面とは異なり、底面電極4が開口部6から露出する位置での断面である。   FIG. 3 is a side sectional view showing a mode in which the electronic component 1 is mounted on the external substrate 21, FIG. 3 (A) shows a mode immediately before mounting, and FIG. 3 (B) shows a mode after mounting. Yes. The cross section shown in FIG. 3B is a cross section at the position where the bottom electrode 4 is exposed from the opening 6 unlike the cross section shown in FIG.

電子部品1は、外部基板21に実装される。外部基板21は、表面に部品搭載電極23,24が設けられている。部品搭載電極23は、前述の第2のはんだ付け領域5Bと重なる領域に設けられるパッド状の複数の電極であり、各々が電子部品1の底面電極3に対向する形状および配置とされている。部品搭載電極24は、前述の第1のはんだ付け領域5Aと重なる領域に設けられるパッド状の単一の電極であり、第1のはんだ付け領域5Aの全体に対向する形状および配置とされていて、電子部品1の底面に設けられている複数の底面電極4に対向する。   The electronic component 1 is mounted on the external substrate 21. The external substrate 21 is provided with component mounting electrodes 23 and 24 on the surface. The component mounting electrode 23 is a plurality of pad-shaped electrodes provided in a region overlapping the second soldering region 5B described above, and each has a shape and an arrangement facing the bottom electrode 3 of the electronic component 1. The component mounting electrode 24 is a single pad-shaped electrode provided in a region overlapping the first soldering region 5A described above, and has a shape and an arrangement facing the entire first soldering region 5A. It faces the plurality of bottom surface electrodes 4 provided on the bottom surface of the electronic component 1.

電子部品1の実装時には、図3(A)に示すように、外部基板21の部品搭載電極23,24上の全面にクリーム状の実装用はんだ(はんだペースト)25が塗布される。そして、図3(B)に示すように、開口部6から露出する底面電極3,4が実装用はんだ25に接するとともに部品搭載電極23,24に対向するように、電子部品1が外部基板21上に載置される。その後、リフロー等による加熱を経て、実装用はんだ25を溶融、固化させることにより、外部基板21の部品搭載電極23,24に対して底面電極3,4を接合させることで、外部基板21に電子部品1が実装される。   When the electronic component 1 is mounted, cream-like mounting solder (solder paste) 25 is applied to the entire surface of the component mounting electrodes 23 and 24 of the external substrate 21 as shown in FIG. Then, as shown in FIG. 3B, the electronic component 1 is connected to the external substrate 21 so that the bottom electrodes 3 and 4 exposed from the opening 6 are in contact with the mounting solder 25 and face the component mounting electrodes 23 and 24. Placed on top. Thereafter, the solder 25 for mounting is melted and solidified by heating by reflow or the like, whereby the bottom electrodes 3 and 4 are joined to the component mounting electrodes 23 and 24 of the external substrate 21, thereby allowing the external substrate 21 to have electrons. The component 1 is mounted.

図4は、電子部品1の底面側レジスト透過図である。   FIG. 4 is a bottom side resist transmission diagram of the electronic component 1.

基板部2の底面に設けられている底面電極4は、縁側電極部7と中心側電極部8とを備えている。縁側電極部7と中心側電極部8とは電極非形成部9を間に配して、互いに分離して形成されており、いずれも環状で、縁側電極部7の内側に中心側電極部8が配置されている。縁側電極部7は、第1のはんだ付け領域5Aの縁に沿って延設されており、第1のはんだ付け領域5Aの縁に位置する一部の開口6に対向している。電極非形成部9は、縁側電極部7の内側に隣接しており、縁側電極部7の内側の縁に全周に亘って沿っている。   The bottom electrode 4 provided on the bottom surface of the substrate part 2 includes an edge electrode part 7 and a center electrode part 8. The edge-side electrode portion 7 and the center-side electrode portion 8 are formed so as to be separated from each other with an electrode non-forming portion 9 interposed therebetween, and both are annular, and the center-side electrode portion 8 is inside the edge-side electrode portion 7. Is arranged. The edge-side electrode portion 7 extends along the edge of the first soldering area 5A and faces a part of the opening 6 located at the edge of the first soldering area 5A. The electrode non-forming portion 9 is adjacent to the inside of the edge-side electrode portion 7 and extends along the entire inner edge of the edge-side electrode portion 7.

縁側電極部7は、パッド電極部7Aとライン電極部7B,7Cとを備えている。パッド電極部7Aは、前述の第1のはんだ付け領域5Aに設けられている全ての開口部6のうち、外側の行および列に位置する複数の開口部6に対向する配置および形状であり、各行および各列に4つずつ配置されている。ライン電極部7B,7Cは、パッド電極部7Aよりも幅が狭く、隣接するパッド電極部7Aの間に配置されており、隣接するパッド電極部7Aの間を接続している。ライン電極部7Bは、第1のはんだ付け領域5Aの縁側に配置されており、ライン電極部7Cは、第1のはんだ付け領域5Aの中心側に配置されている。これらのライン電極部7B,7Cは、基板部2の底面側に露出することなく、底面側レジスト部5に覆われる。   The edge electrode part 7 includes a pad electrode part 7A and line electrode parts 7B and 7C. 7 A of pad electrode parts are the arrangement | positioning and shape which oppose the some opening part 6 located in an outer row | line | column and column among all the opening parts 6 provided in the above-mentioned 1st soldering area | region 5A, Four are arranged in each row and each column. The line electrode portions 7B and 7C are narrower than the pad electrode portion 7A, are arranged between the adjacent pad electrode portions 7A, and connect the adjacent pad electrode portions 7A. The line electrode portion 7B is disposed on the edge side of the first soldering region 5A, and the line electrode portion 7C is disposed on the center side of the first soldering region 5A. These line electrode portions 7 </ b> B and 7 </ b> C are covered with the bottom surface side resist portion 5 without being exposed to the bottom surface side of the substrate portion 2.

中心側電極部8は、パッド電極部8Aとライン電極部8Bとを備えている。パッド電極部8Aは、前述の第1のはんだ付け領域5Aに設けられている全ての開口部6のうち、内側の行および列に位置する複数の開口部6に対向する配置および形状であり、各行および各列に2つずつ配置されている。ライン電極部8Bは、パッド電極部8Aよりも幅が狭く、隣接するパッド電極部8Aの間に配置されており、隣接するパッド電極部8Aの間を接続している。このライン電極部8Bは、基板部2の底面側に露出することなく、底面側レジスト部5に覆われる。   The center side electrode part 8 includes a pad electrode part 8A and a line electrode part 8B. The pad electrode portion 8A is arranged and shaped to face the plurality of openings 6 located in the inner rows and columns among all the openings 6 provided in the first soldering region 5A described above, Two are arranged in each row and each column. The line electrode portion 8B is narrower than the pad electrode portion 8A, is disposed between the adjacent pad electrode portions 8A, and connects the adjacent pad electrode portions 8A. The line electrode portion 8 </ b> B is covered with the bottom surface side resist portion 5 without being exposed on the bottom surface side of the substrate portion 2.

このような構成の電子部品1では、製造時や実装時にはんだフラッシュが生じることにより、実装用はんだ25の亀裂や底面側レジスト部5の盛り上がりのような形状不良や、接合不良が発生することがある。はんだフラッシュによる微小な欠陥は、実装用はんだ25の全面に様々な進行方向で発生しうる。   In the electronic component 1 having such a configuration, a solder flash is generated at the time of manufacturing or mounting, which may cause a shape defect such as a crack in the mounting solder 25 or a bulge of the bottom side resist portion 5 or a bonding failure. is there. Small defects due to solder flash can occur in various traveling directions on the entire surface of the mounting solder 25.

しかしながら、縁側電極部7や中心側電極部8に対向する実装用はんだ25の環状の領域ではんだフラッシュによる微小な欠陥が生じても、それらの微小な欠陥の進行方向は、ほとんど縁側電極部7や中心側電極部8の縁に沿う方向、即ち、ほとんど第1のはんだ付け領域5Aの縁に沿う方向となる。その上、縁側電極部7に対向する領域で発生した微小な欠陥が、中心側電極部8に対向する環状の領域まで進行したり、逆に、中心側電極部8に対向する領域で発生した微小な欠陥が、縁側電極部7まで進行したりすることが無くなる。   However, even if minute defects due to solder flash occur in the annular region of the mounting solder 25 facing the edge side electrode part 7 and the center side electrode part 8, the traveling direction of these minute defects is almost the edge side electrode part 7. And the direction along the edge of the central electrode portion 8, that is, the direction almost along the edge of the first soldering region 5A. In addition, a minute defect generated in the region facing the edge side electrode portion 7 proceeds to the annular region facing the center side electrode portion 8 or conversely occurs in the region facing the center side electrode portion 8. A minute defect does not travel to the edge electrode portion 7.

また、縁側電極部7や中心側電極部8において、パッド電極部7A,8Aに接続されるライン電極部7B,7C,8Bを、パッド電極部7A,8Aよりも幅が狭くなるように構成しているが、これにより、ライン電極部7B,7C,8Bに対向する領域に発生する微小な欠陥の進行方向と数を限定し、第1のはんだ付け領域5Aの縁に対して、より平行な進行方向となるようにしている。   Further, in the edge side electrode portion 7 and the center side electrode portion 8, the line electrode portions 7B, 7C, 8B connected to the pad electrode portions 7A, 8A are configured to be narrower than the pad electrode portions 7A, 8A. However, this limits the traveling direction and the number of minute defects generated in the regions facing the line electrode portions 7B, 7C, and 8B, and is more parallel to the edge of the first soldering region 5A. It is in the direction of travel.

したがって、外部基板21に衝撃や、反り、うねりが生じ、底面電極4の対角線上で外部応力が大きく作用しても、底面電極4の対角線に沿った進行方向の微小な欠陥が殆ど無いため、外部応力の作用で微小な欠陥が底面電極4の対角線上を進行して底面電極4の対角線上の端部近傍まで到達することがない。したがって、底面電極4の対角線上の端部近傍に生じる、各部の形状不良や接合不良などの欠陥が抑制される。これにより、実装用はんだ25の剥離によるアース性能の低下や、電子部品1の脱落、基板部2の割れなどの問題が抑制される。   Therefore, impact, warpage, and undulation are generated in the external substrate 21, and there are almost no micro defects in the traveling direction along the diagonal line of the bottom electrode 4, even if external stress acts greatly on the diagonal line of the bottom electrode 4. A minute defect does not travel on the diagonal line of the bottom electrode 4 due to the action of the external stress and reach the vicinity of the end of the bottom electrode 4 on the diagonal line. Therefore, defects such as defective shape and poor bonding of each part, which occur near the end of the bottom electrode 4 on the diagonal line, are suppressed. As a result, problems such as a decrease in grounding performance due to the peeling of the mounting solder 25, a dropout of the electronic component 1, and a crack in the substrate portion 2 are suppressed.

なお、中心側電極部8は、必ずしも必須の構成ではないが、中心側電極部8を設けることにより、縁側電極部7のみを設ける場合よりも、電子部品1のアース性能および高周波特性と、電子部品1の接続信頼性とを向上させることができる。   The center side electrode portion 8 is not necessarily essential, but by providing the center side electrode portion 8, the ground performance and high frequency characteristics of the electronic component 1 and the electronic characteristics can be improved as compared with the case where only the edge side electrode portion 7 is provided. The connection reliability of the component 1 can be improved.

また、中心側電極部8は、必ずしも環状の構成である必要はないが、中心側電極部8を環状に設けることで、中心側電極部8に対向する領域でのはんだフラッシュによる微小な欠陥の進行方向を制御することができる。   In addition, the center side electrode portion 8 does not necessarily have an annular configuration, but by providing the center side electrode portion 8 in an annular shape, minute defects due to solder flash in a region facing the center side electrode portion 8 are eliminated. The direction of travel can be controlled.

また、ここでは、縁側電極部7には複数のライン電極部7B,7Cを設けているが、これは、ライン電極部7B,7Cの一方が破断しても、断線が生じる危険性を低減するためであり、隣接するパッド電極部の間に設けるライン電極部の数は、単数であってもよく、2以上の複数であってもよい。また、隣接するパッド電極部の間に単数のライン電極部8Bを設けている中心側電極部8についても、隣接するパッド電極部の間に設けるライン電極部の数は、2以上の複数であってもよい。   Here, the edge electrode portion 7 is provided with a plurality of line electrode portions 7B, 7C, but this reduces the risk of disconnection even if one of the line electrode portions 7B, 7C breaks. For this reason, the number of line electrode portions provided between adjacent pad electrode portions may be singular or may be two or more. In addition, for the center side electrode portion 8 in which a single line electrode portion 8B is provided between adjacent pad electrode portions, the number of line electrode portions provided between adjacent pad electrode portions is two or more. May be.

また、中心側電極部8と縁側電極部7とは電極非形成部9によって分離されているが、中心側電極部8と縁側電極部7との間を接続するライン電極部を形成してもよい。その場合、アース性能をさらに向上させることができるが、その場合には、ライン電極部上ではんだフラッシュによる微小な欠陥が発生し、微小な欠陥の進行方向が、第1のはんだ付け領域の中心部から縁側に向く危険性がある。そこで、そのライン電極部の数や形状、配置を調整して、ライン電極部が第1のはんだ付け領域の対角線に重ならないようにすれば、アース性能の低下や、電子部品1の脱落、基板部2の割れなどの問題を生じにくくすることができる。   Further, although the center side electrode portion 8 and the edge side electrode portion 7 are separated by the electrode non-forming portion 9, a line electrode portion that connects between the center side electrode portion 8 and the edge side electrode portion 7 may be formed. Good. In this case, the grounding performance can be further improved. In this case, a minute defect due to solder flash occurs on the line electrode portion, and the traveling direction of the minute defect is the center of the first soldering region. There is a danger of facing from the part to the edge. Therefore, if the number, shape, and arrangement of the line electrode portions are adjusted so that the line electrode portions do not overlap with the diagonal lines of the first soldering region, the earth performance is lowered, the electronic component 1 is dropped, the substrate Problems such as cracking of the portion 2 can be made difficult to occur.

また、ここでは、底面電極4は底面電極3の配列の内側に配置されている、即ち、第1のはんだ付け領域5Aは、第2のはんだ付け領域5Bの内側に配置されているが、第1のはんだ付け領域5Aと第2のはんだ付け領域5Bとは、このような配置関係に限定されるものでは無い。   Also, here, the bottom electrode 4 is disposed inside the array of bottom electrodes 3, that is, the first soldering area 5A is disposed inside the second soldering area 5B. The first soldering area 5A and the second soldering area 5B are not limited to such an arrangement relationship.

次に、本発明の第2の実施形態に係る電子部品について説明する。   Next, an electronic component according to a second embodiment of the present invention will be described.

図5(A)は、第2の実施形態に係る電子部品31の底面側平面図である。図5(B)は、電子部品31の底面側レジスト透過図である。   FIG. 5A is a bottom plan view of the electronic component 31 according to the second embodiment. FIG. 5B is a resist transmission diagram of the bottom surface side of the electronic component 31.

電子部品31は、基板部2と、底面電極3,34と、底面側レジスト部5と、を備えている。基板部2と、底面電極3と、底面側レジスト部5とは、第1の実施形態と同様な構成である。底面電極34は、基板部2の底面において、底面電極3に囲まれる中心部に設けられており、グランド端子として機能する大面積の電極として構成され、複数の開口部6から基板部2の底面側に露出している。   The electronic component 31 includes a substrate part 2, bottom electrodes 3 and 34, and a bottom side resist part 5. The substrate part 2, the bottom electrode 3, and the bottom side resist part 5 have the same configuration as in the first embodiment. The bottom electrode 34 is provided at the center of the bottom surface of the substrate portion 2 surrounded by the bottom surface electrode 3 and is configured as a large-area electrode that functions as a ground terminal. Exposed to the side.

より具体的には、底面電極34は、縁側電極部37と中心側電極部38とを備えている。縁側電極部37と中心側電極部38とは電極非形成部9を間に配して、互いに分離して形成されており、いずれも一定の幅寸法で環状に成形され、縁側電極部37の内側に中心側電極部38が配置されている。   More specifically, the bottom electrode 34 includes an edge electrode part 37 and a center electrode part 38. The edge-side electrode part 37 and the center-side electrode part 38 are formed separately from each other with the electrode non-formation part 9 interposed therebetween, and both are formed in an annular shape with a constant width dimension. The center side electrode part 38 is arrange | positioned inside.

このような構成の電子部品31であっても、縁側電極部37や中心側電極部38に対向する環状の領域ではんだフラッシュによる微小な欠陥が生じても、それらの微小な欠陥の進行方向を、縁側電極部37や中心側電極部38の縁に沿う方向とすることができる。   Even in the electronic component 31 having such a configuration, even if a minute defect due to solder flash occurs in an annular region facing the edge-side electrode portion 37 and the center-side electrode portion 38, the traveling direction of these minute defects is determined. The direction along the edges of the edge side electrode part 37 and the center side electrode part 38 can be set.

なお、本実施形態においても、中心側電極部38は、必須の構成ではない。   In the present embodiment as well, the center-side electrode portion 38 is not an essential configuration.

次に、本発明の第3の実施形態に係る電子部品について説明する。   Next, an electronic component according to a third embodiment of the present invention will be described.

図6(A)は、第3の実施形態に係る電子部品41の底面側平面図である。図6(B)は、電子部品41の底面側レジスト透過図である。   FIG. 6A is a bottom plan view of the electronic component 41 according to the third embodiment. FIG. 6B is a bottom-surface resist permeation diagram of the electronic component 41.

電子部品41は、基板部2と、底面電極43,34と、底面側レジスト部5と、を備えている。基板部2と、底面電極34と、底面側レジスト部5とは、第2の実施形態と同様な構成である。底面電極43は、複数のパッド電極部44と、複数のパッド電極部44のうちの2つの間に接続されるライン電極部45とを備えている。複数のパッド電極部44は、基板部2の底面において外縁に沿って配列されており、RF−IC16を制御するための制御信号が入力される制御端子や、RF−IC16が出力する出力信号を出力される出力端子、グランド端子などとして機能する。ライン電極部45は、複数のパッド電極部44のうちの、少なくともコーナーに配置されるパッド電極部44と、底面電極34との間を通過する、即ち、底面電極34の対角線の延長線上を横切る。   The electronic component 41 includes a substrate portion 2, bottom surface electrodes 43 and 34, and a bottom surface side resist portion 5. The substrate unit 2, the bottom electrode 34, and the bottom side resist unit 5 have the same configuration as in the second embodiment. The bottom electrode 43 includes a plurality of pad electrode portions 44 and a line electrode portion 45 connected between two of the plurality of pad electrode portions 44. The plurality of pad electrode portions 44 are arranged along the outer edge on the bottom surface of the substrate portion 2, and a control terminal to which a control signal for controlling the RF-IC 16 is input and an output signal output from the RF-IC 16 are provided. Functions as output terminal, ground terminal, etc. The line electrode portion 45 passes between at least the pad electrode portion 44 disposed at the corner of the plurality of pad electrode portions 44 and the bottom electrode 34, that is, crosses the diagonal extension of the bottom electrode 34. .

このような構成の電子部品41であっても、底面電極34に対向する領域ではんだフラッシュによる微小な欠陥が生じても、それらの微小な欠陥の進行方向を、底面電極34の縁に沿う方向とすることができる。その上、外部基板からの外部応力が、底面電極34に伝わりにくくなり、底面電極34と外部基板との接続信頼性が向上する。   Even in the electronic component 41 having such a configuration, even if a minute defect due to solder flash occurs in a region facing the bottom electrode 34, the traveling direction of the minute defect is a direction along the edge of the bottom electrode 34. It can be. In addition, external stress from the external substrate is hardly transmitted to the bottom electrode 34, and the connection reliability between the bottom electrode 34 and the external substrate is improved.

また、本実施形態においては、ライン電極部45が、コーナーに配置されるパッド電極部44だけでなく、コーナーに配置されるパッド電極部44に隣接する複数のパッド電極部44と、底面電極34との間を通過するように構成している。そして、全てのパッド電極部44と底面電極34との間を、いずれかのライン電極部45が通過するように構成している。このため、底面電極34と外部基板との接続信頼性をより効果的に向上させることができる。   In the present embodiment, the line electrode unit 45 includes not only the pad electrode unit 44 disposed at the corner, but also a plurality of pad electrode units 44 adjacent to the pad electrode unit 44 disposed at the corner, and the bottom electrode 34. It is configured to pass between. Further, any one of the line electrode portions 45 passes between all the pad electrode portions 44 and the bottom electrode 34. For this reason, the connection reliability between the bottom electrode 34 and the external substrate can be more effectively improved.

なお、本実施形態においても、中心側電極部38や縁側電極部37を、ライン電極部とパッド電極部とにより構成してもよい。また、中心側電極部38は、必須の構成ではない。   Also in this embodiment, the center side electrode part 38 and the edge side electrode part 37 may be constituted by a line electrode part and a pad electrode part. Moreover, the center side electrode part 38 is not an essential structure.

次に本発明の第4の実施形態に係る電子部品について説明する。   Next, an electronic component according to a fourth embodiment of the present invention will be described.

図7(A)は、第4の実施形態に係る電子部品51の底面側平面図である。図7(B)は、電子部品51の底面側レジスト透過図である。   FIG. 7A is a bottom plan view of the electronic component 51 according to the fourth embodiment. FIG. 7B is a resist transmission diagram of the bottom surface side of the electronic component 51.

電子部品51は、基板部52と、底面電極53,34と、底面側レジスト部55と、を備えている。底面電極34は隣り合うように2つ設けられている。基板部52と底面側レジスト部55とは、2つの底面電極34が設けられるために、より大面積に構成されている。底面電極53は、2つの底面電極34を取り囲むように設けられている。   The electronic component 51 includes a substrate portion 52, bottom surface electrodes 53 and 34, and a bottom surface side resist portion 55. Two bottom electrodes 34 are provided adjacent to each other. The substrate portion 52 and the bottom surface side resist portion 55 are configured to have a larger area because the two bottom surface electrodes 34 are provided. The bottom electrode 53 is provided so as to surround the two bottom electrodes 34.

なお、本実施形態においても、コーナーに位置する底面電極53と2つの底面電極34との間を通過するライン電極を設けてもよい。また、2つの底面電極34を、ライン電極部とパッド電極部とにより構成してもよい。また、各底面電極34において、中心側電極部38は、必須の構成ではない。また、2つの底面電極34を、電極非形成部9によって完全に分離せずに一部で接続するように構成してもよい。   Also in this embodiment, a line electrode that passes between the bottom electrode 53 located at the corner and the two bottom electrodes 34 may be provided. Moreover, you may comprise the two bottom electrodes 34 by the line electrode part and the pad electrode part. In each bottom electrode 34, the center side electrode portion 38 is not an essential configuration. Further, the two bottom electrodes 34 may be configured to be partially connected without being completely separated by the electrode non-forming portion 9.

次に、その他の実施形態の構成例について説明する。   Next, configuration examples of other embodiments will be described.

図8(A)は、他の実施形態に係る電子部品61の底面側レジスト透過図である。   FIG. 8A is a resist transmission diagram on the bottom surface side of the electronic component 61 according to another embodiment.

電子部品61、底面電極64を備えている。底面電極64は、中心側電極部38と縁側電極部37と4つの接続電極部65とを備えている。4つの接続電極部65は、中心側電極部38と縁側電極部37との間を接続しており、それぞれ中心側電極部38と縁側電極部37とのそれぞれに対して4辺の中央に接続されている。このように、中心側電極部38と縁側電極部37との間は、電極非形成部9によって完全に分離されている必要はなく、中心側電極部38と縁側電極部37とが接続されていてもよい。   An electronic component 61 and a bottom electrode 64 are provided. The bottom electrode 64 includes a center electrode part 38, an edge electrode part 37, and four connection electrode parts 65. The four connection electrode portions 65 connect the center side electrode portion 38 and the edge side electrode portion 37, and are connected to the centers of the four sides with respect to the center side electrode portion 38 and the edge side electrode portion 37, respectively. Has been. Thus, the center side electrode part 38 and the edge side electrode part 37 do not need to be completely separated by the electrode non-forming part 9, and the center side electrode part 38 and the edge side electrode part 37 are connected. May be.

図8(B)は、他の実施形態に係る電子部品71の底面側レジスト透過図である。   FIG. 8B is a resist transmission diagram of the bottom surface side of the electronic component 71 according to another embodiment.

電子部品71は、底面電極74を備えている。底面電極74は、中心側電極部78と縁側電極部37とを備えている。中心側電極部78は、四角形状に形成されている。このように、中心側電極部78は、環状以外の形状であってもよい。   The electronic component 71 includes a bottom electrode 74. The bottom electrode 74 includes a center side electrode part 78 and an edge side electrode part 37. The center side electrode portion 78 is formed in a quadrangular shape. Thus, the center side electrode part 78 may have a shape other than the annular shape.

図8(C)は、他の実施形態に係る電子部品81の底面側レジスト透過図である。   FIG. 8C is a bottom-side resist permeation diagram of an electronic component 81 according to another embodiment.

電子部品81は、底面電極84を備えている。底面電極84は、4つの縁側電極部87と中心側電極部78と4つの接続電極部65とを備えている。4つの縁側電極部87は、それぞれ、直線状に形成されていて、第1のはんだ付け領域の中心側に電極非形成部9が設けられており、それぞれ第1のはんだ付け領域のコーナー部分で互いに分離されている。このように、縁側電極部87も、環状以外の形状であってもよい。また例えば、底面電極84が全体としてミアンダライン状であったり、螺旋状であったりしてもよい。   The electronic component 81 includes a bottom electrode 84. The bottom electrode 84 includes four edge side electrode portions 87, a center side electrode portion 78, and four connection electrode portions 65. The four edge-side electrode portions 87 are each formed in a straight line, and the electrode non-formation portion 9 is provided on the center side of the first soldering region. Each of the four edge-side electrode portions 87 is a corner portion of the first soldering region. Are separated from each other. As described above, the edge electrode portion 87 may have a shape other than the annular shape. Further, for example, the bottom electrode 84 as a whole may have a meander line shape or a spiral shape.

1,31,41,51,61,71,81…電子部品
2,52…基板部
3,4,34,43,53,64,74,84…底面電極
5,55…底面側レジスト部
5A…第1のはんだ付け領域
5B…第2のはんだ付け領域
6…開口部
7,37,87…縁側電極部
8,38,78…中心側電極部
7A,8A…パッド電極部
7B,7C,8B,45…ライン電極部
9…電極非形成部
11…無線通信回路
12…アンテナ
13…天面電極
15…天面側レジスト部
16…RF−IC
17…受動素子
18…低域通過フィルタ回路
19…整合回路
21…外部基板
23,24…部品搭載電極
25…実装用はんだ
65…接続電極部
1, 31, 41, 51, 61, 71, 81... Electronic component 2, 52... Substrate portion 3, 4, 34, 43, 53, 64, 74, 84. First soldering area 5B ... Second soldering area 6 ... Openings 7, 37, 87 ... Edge side electrode parts 8, 38, 78 ... Center side electrode parts 7A, 8A ... Pad electrode parts 7B, 7C, 8B, 45 ... line electrode part 9 ... electrode non-formation part 11 ... wireless communication circuit 12 ... antenna 13 ... top surface electrode 15 ... top surface side resist part 16 ... RF-IC
DESCRIPTION OF SYMBOLS 17 ... Passive element 18 ... Low-pass filter circuit 19 ... Matching circuit 21 ... External substrate 23, 24 ... Component mounting electrode 25 ... Solder 65 for mounting ... Connection electrode part

Claims (10)

外部基板に対する実装面を有している基板部と、
前記実装面に設けられているグランド電極と、
前記実装面に設けられている複数の端子電極と、
前記実装面を覆っているレジスト部と、
を備え、
前記レジスト部は、前記実装面を視て、前記グランド電極を露出させる複数の開口が縦横に配列されており、単一の実装用はんだが接合される第1のはんだ付け領域と、前記複数の端子電極を露出させる複数の開口が設けられており、複数の実装用はんだが接合される第2のはんだ付け領域と、を有しており、
前記グランド電極は、前記第1のはんだ付け領域の一部の開口に対向し、前記第1のはんだ付け領域の縁部分に沿って延設され、前記第1のはんだ付け領域の中心側に電極非形成部が隣接して設けられている縁側電極部、を有している、
電子部品。
A board portion having a mounting surface for an external board;
A ground electrode provided on the mounting surface;
A plurality of terminal electrodes provided on the mounting surface;
A resist portion covering the mounting surface;
With
The resist portion has a plurality of openings vertically and horizontally arranged to expose the ground electrode when viewed from the mounting surface, a first soldering region to which a single mounting solder is joined, and the plurality of openings A plurality of openings for exposing the terminal electrodes, and a second soldering region to which a plurality of mounting solders are joined,
The ground electrode is opposed to a part of the opening of the first soldering region, extends along an edge portion of the first soldering region, and is disposed on the center side of the first soldering region. A non-formed part is provided adjacent to the edge electrode part,
Electronic components.
前記第1のはんだ付け領域は、前記実装面を視て四角形状であり、
前記縁側電極部は、少なくとも前記第1のはんだ付け領域の対角線上の端部を通過している、請求項1に記載の電子部品。
The first soldering area has a quadrangular shape when viewed from the mounting surface;
2. The electronic component according to claim 1, wherein the edge-side electrode portion passes at least an end portion on a diagonal line of the first soldering region.
前記縁側電極部は、前記第1のはんだ付け領域の縁部分の全周に沿って環状に設けられている、請求項1または2に記載の電子部品。   3. The electronic component according to claim 1, wherein the edge-side electrode portion is provided in an annular shape along an entire circumference of an edge portion of the first soldering region. 前記グランド電極は、前記第1のはんだ付け領域の一部の開口に対向しており前記第1のはんだ付け領域の中心部分に設けられている中心側電極部を備える、請求項3に記載の電子部品。   The said ground electrode is provided with the center side electrode part provided in the center part of the said 1st soldering area | region facing the opening of a part of said 1st soldering area | region. Electronic components. 前記電極非形成部は、前記縁側電極部の縁部分の全周に沿って環状に設けられている、請求項4に記載の電子部品。   The electronic component according to claim 4, wherein the electrode non-forming portion is provided in an annular shape along the entire circumference of the edge portion of the edge-side electrode portion. 前記縁側電極部は、前記レジスト部の開口に対向する複数のパッド電極部と、前記パッド電極部よりも幅が狭く互いに隣接する前記パッド電極部の間を接続するライン電極部と、を備える、請求項1〜5のいずれかに記載の電子部品。   The edge electrode portion includes a plurality of pad electrode portions facing the opening of the resist portion, and a line electrode portion that is narrower than the pad electrode portion and connects between the pad electrode portions adjacent to each other. The electronic component in any one of Claims 1-5. 記ライン電極部、複数のライン電極部である、請求項6に記載の電子部品。 Before SL line electrode portion, a plurality of line electrodes part, electronic component according to claim 6. 前記中心側電極部は、前記レジスト部の開口に対向する複数のパッド電極部と、前記パッド電極部よりも幅が狭く互いに隣接する前記パッド電極部の間を接続するライン電極部と、を備える、請求項4または5に記載の電子部品。   The center-side electrode part includes a plurality of pad electrode parts facing the opening of the resist part, and a line electrode part that is narrower than the pad electrode part and connects between the pad electrode parts adjacent to each other. The electronic component according to claim 4 or 5. 記ライン電極部、複数のライン電極部である、請求項に記載の電子部品。 Before SL line electrode portion, a plurality of line electrodes part, electronic component according to claim 8. 前記第1のはんだ付け領域の対角線の延長線上を横切り、前記複数の端子電極の間を接続するライン電極を備える、請求項2に記載の電子部品。   3. The electronic component according to claim 2, further comprising a line electrode that crosses a diagonal extension of the first soldering region and connects the plurality of terminal electrodes.
JP2012267908A 2012-12-07 2012-12-07 Electronic components Active JP6259564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012267908A JP6259564B2 (en) 2012-12-07 2012-12-07 Electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012267908A JP6259564B2 (en) 2012-12-07 2012-12-07 Electronic components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017054519A Division JP6432629B2 (en) 2017-03-21 2017-03-21 Electronic component mounting structure

Publications (2)

Publication Number Publication Date
JP2014116383A JP2014116383A (en) 2014-06-26
JP6259564B2 true JP6259564B2 (en) 2018-01-10

Family

ID=51172104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012267908A Active JP6259564B2 (en) 2012-12-07 2012-12-07 Electronic components

Country Status (1)

Country Link
JP (1) JP6259564B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019216234A1 (en) * 2018-05-11 2019-11-14 住友電装株式会社 Leadless package mounted substrate
EP3993572A1 (en) * 2020-10-28 2022-05-04 Tridonic GmbH & Co. KG Wireless module and combination of wireless module and circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163887A (en) * 1983-03-09 1984-09-14 富士通株式会社 Method of wiring printed board pattern
JPS62166640U (en) * 1987-03-26 1987-10-22
JP3941669B2 (en) * 2002-11-11 2007-07-04 株式会社村田製作所 Circuit board equipment
JP2005197422A (en) * 2004-01-07 2005-07-21 Renesas Technology Corp Semiconductor device and electronic apparatus
WO2010070964A1 (en) * 2008-12-16 2010-06-24 株式会社村田製作所 Circuit module and method for managing same
WO2011013508A1 (en) * 2009-07-28 2011-02-03 株式会社 村田製作所 Electronic component
JP2010171441A (en) * 2010-03-17 2010-08-05 Renesas Electronics Corp Electronic circuit board

Also Published As

Publication number Publication date
JP2014116383A (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP7120295B2 (en) high frequency module
JP5694251B2 (en) EBG structure and circuit board
JP7049500B2 (en) Substrate for mounting semiconductor devices and semiconductor devices
JP5960633B2 (en) Semiconductor device manufacturing method and semiconductor device
WO2013187117A1 (en) High frequency module
CN105321889A (en) Wiring board
JP6259564B2 (en) Electronic components
JP2007059533A (en) Circuit module
JP6432629B2 (en) Electronic component mounting structure
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
US9437559B2 (en) High-frequency module
US20110133850A1 (en) High-frequency module
KR20070105853A (en) Mounting substrate
JP5938918B2 (en) Semiconductor device having wiring board
JP5146019B2 (en) High frequency module and electronic device using the same
JP6560830B2 (en) Transmission line
JP2006211620A (en) Filter and duplexer
JP6089557B2 (en) Electronic component module
JP5550102B2 (en) Electronic components
JP4545615B2 (en) Assembly parts, module substrate, module substrate manufacturing method, electronic circuit device, and electronic apparatus
JP4083142B2 (en) Semiconductor device
JP2018125370A (en) Electronic device
KR20130086110A (en) Assembly of multi-pattern wiring substrate and method of assembling multi-pattern wiring substrate
JP2017034224A (en) Electronic module
JP2012182174A (en) Electronic circuit, and method of manufacturing electronic circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6259564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150