JP6259564B2 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JP6259564B2 JP6259564B2 JP2012267908A JP2012267908A JP6259564B2 JP 6259564 B2 JP6259564 B2 JP 6259564B2 JP 2012267908 A JP2012267908 A JP 2012267908A JP 2012267908 A JP2012267908 A JP 2012267908A JP 6259564 B2 JP6259564 B2 JP 6259564B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic component
- edge
- line
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
本発明は、底面を実装面として外部基板に実装される底面実装型の電子部品に関する。 The present invention relates to a bottom-mount type electronic component mounted on an external substrate with a bottom surface as a mounting surface.
底面実装型の電子部品は、基板底面に入出力電極やグランド電極を備え、外部基板の部品搭載電極に対して入出力電極やグランド電極をはんだ接合させることで、外部基板に実装される。このような底面実装型の電子部品では、基板底面の中央に大面積でグランド電極を設けることにより、高周波信号などに対するアース性が向上する。また、実装用はんだの回り込みを防ぐレジストパターンを基板底面に設けることにより、各入出力電極とグランド電極とが、電極からはみ出した実装用はんだによってショートすることが防がれる(例えば、特許文献1参照)。 The bottom-mount type electronic component includes an input / output electrode and a ground electrode on the bottom surface of the substrate, and is mounted on the external substrate by soldering the input / output electrode and the ground electrode to the component mounting electrode on the external substrate. In such a bottom-mount type electronic component, a ground electrode having a large area is provided at the center of the bottom surface of the substrate, thereby improving the grounding property against a high-frequency signal or the like. Also, by providing a resist pattern on the bottom of the substrate that prevents the mounting solder from wrapping around, each input / output electrode and the ground electrode can be prevented from being short-circuited by the mounting solder protruding from the electrode (for example, Patent Document 1). reference).
図9(A)は、従来例に係る底面実装型の電子部品の底面側平面図である。図9(B)は、従来例に係る底面実装型の電子部品の実装態様を示す断面図である。 FIG. 9A is a bottom plan view of a bottom-mount electronic component according to a conventional example. FIG. 9B is a cross-sectional view showing a mounting mode of the bottom surface mounting type electronic component according to the conventional example.
図9(A)に示す底面実装型の電子部品101は、基板部102と、底面電極103,104と、レジスト部105とを備えている。複数の底面電極103は、基板部102の底面における外縁に沿って配列されており、入出力電極や、グランド電極を含んでいる。底面電極104は、基板部102の底面における、底面電極103に囲まれる中心部に大面積で設けられており、グランド電極として機能する。レジスト部105は、マトリクス状に配置された複数の開口106を有する格子状に形成されており、基板部102の底面を覆うように設けられる。各底面電極103は、レジスト部105の一つの開口部106に対向しており、対向する開口部106から基板底面側に露出する。一方、大面積の底面電極104は、レジスト部105の複数の開口部106に対向しており、対向する複数の開口部106から基板底面側に露出する。
A bottom-mount
図9(B)に示すように、電子部品101は、表面に部品搭載電極112が形成されている外部基板111に対して実装される。電子部品101の実装時には、まず、外部基板111の部品搭載電極112上にクリーム状の実装用はんだ(はんだペースト)113が塗布される。そして、底面電極103,104が実装用はんだ113に接するとともに部品搭載電極112に対向するように、電子部品101を外部基板111上に載置する。その後、リフロー等による加熱を経て、実装用はんだ113を溶融、固化させることにより、外部基板111の部品搭載電極112に対して底面電極103,104を接合させ、外部基板111に電子部品101を実装する。
As shown in FIG. 9B, the
従来例に係る電子部品101では、大面積の底面電極104の周辺に接合する実装用はんだ113の面積が大きい上に、底面電極104の線膨脹係数が外部基板111や実装用はんだ113と相違するため、実装用はんだ113に対する密着性が底面電極103に比べて底面電極104で低い。その上、基板部102および底面電極104は四角形状であるため、外部基板111から衝撃や、反り、うねりなどが加わった場合に、底面電極104の対角線上の端部近傍で生じる変形量と外部応力とが大きくなり易く、実装用はんだ113の剥離によるアース性能の低下や、電子部品101の脱落、基板部102の割れなどの問題が生じることがある。
In the
したがって、底面電極104の対角線上の端部近傍では、製造時に生じる各部の形状不良や接合不良などの欠陥が少ないことが望まれるが、従来例に係る電子部品101では、製造時や実装時にはんだフラッシュが生じることにより、底面電極104の対角線に沿って実装用はんだ113の亀裂やレジスト部105の盛り上がりのような形状不良や、接合不良が発生して、底面電極104の対角線上の端部近傍まで到達していることがあった。
Therefore, in the vicinity of the end of the
具体的には、はんだフラッシュによる欠陥は、底面電極103,104とレジスト部105との接合面にて、レジスト成形時に水分や溶剤成分の残留により形成される微小な隙間に、製造時や実装時に溶融した実装用はんだ113が入り込んで熱膨張することで、レジスト部105の変形が方向性を持って進行するものである。したがって、はんだフラッシュによる微小な欠陥は、実装用はんだ113の任意の位置に任意の進行方向で発生するが、底面電極104の対角線上では外部応力が大きく作用するので、底面電極104の対角線に沿った進行方向の微小な欠陥は、外部応力の作用で大きくなり、底面電極104の対角線上の端部近傍まで進行し易い。
Specifically, a defect caused by solder flash is caused by a minute gap formed by residual moisture or solvent components at the time of resist molding at the joint surface between the
そこで本発明は、はんだフラッシュが進行する方向を制御することができ、実装用はんだに対して外部基板からの外部応力が作用しても、電子部品の脱落や電子部品の割れ、アース性能の低下などが生じ難い底面実装型の電子部品を提供することを目的とする。 Therefore, the present invention can control the direction in which the solder flash proceeds, and even if an external stress from the external substrate acts on the mounting solder, the electronic component is dropped, the electronic component is cracked, and the ground performance is deteriorated. It is an object of the present invention to provide a bottom-mount type electronic component that is unlikely to occur.
本発明に係る電子部品は、外部基板に対する実装面を有している基板部と、実装面に設けられているグランド電極と、実装面に設けられている複数の端子電極と、実装面を覆っているレジスト部と、を備えている。そして、レジスト部は、実装面を視て第1のはんだ付け領域と第2のはんだ付け領域とを有しており、グランド電極は、縁側電極部を有している。第1のはんだ付け領域は、グランド電極を露出させる複数の開口が縦横に配列されている領域であって、単一の実装用はんだが接合される。第2のはんだ付け領域は、複数の端子電極を露出させる複数の開口が設けられている領域であって、複数の実装用はんだが接合される。縁側電極部は、第1のはんだ付け領域の一部の開口に対向し、第1のはんだ付け領域の縁部分に沿って延設されており、第1のはんだ付け領域の中心側に電極非形成部が隣接して設けられている。 An electronic component according to the present invention covers a substrate portion having a mounting surface for an external substrate, a ground electrode provided on the mounting surface, a plurality of terminal electrodes provided on the mounting surface, and the mounting surface. And a resist portion. The resist portion has a first soldering region and a second soldering region when viewed from the mounting surface, and the ground electrode has an edge electrode portion. The first soldering region is a region in which a plurality of openings exposing the ground electrode are arranged vertically and horizontally, and a single mounting solder is joined thereto. The second soldering region is a region provided with a plurality of openings for exposing a plurality of terminal electrodes, and a plurality of mounting solders are joined to each other. The edge-side electrode portion is opposed to a part of the opening of the first soldering region, extends along the edge portion of the first soldering region, and has no electrode on the center side of the first soldering region. Forming portions are provided adjacent to each other.
この構成では、縁側電極部付近ではんだフラッシュが生じる場合に、はんだフラッシュの進行方向を、縁側電極部に沿う方向、即ち、第1のはんだ付け領域の縁に沿う方向に制御することができる。すると、外部応力が大きく作用する方向は、第1のはんだ付け領域の中心部から縁側に向かう方向であるため、はんだフラッシュの進行方向を外部応力が大きく作用する方向からずらすことができる。また、逆に、第1のはんだ付け領域における縁側電極部付近から離れた領域ではんだフラッシュが生じる場合に、はんだフラッシュが電極非形成部を超えて縁側電極部付近まで進行することを防ぐことができる。 In this configuration, when solder flash occurs in the vicinity of the edge electrode portion, the traveling direction of the solder flash can be controlled in the direction along the edge electrode portion, that is, the direction along the edge of the first soldering region. Then, the direction in which the external stress acts greatly is the direction from the center of the first soldering region toward the edge side, so that the solder flash traveling direction can be shifted from the direction in which the external stress acts largely. Conversely, when solder flash occurs in a region away from the vicinity of the edge electrode portion in the first soldering region, it is possible to prevent the solder flash from progressing beyond the electrode non-forming portion to the vicinity of the edge electrode portion. it can.
また、上述の電子部品において、第1のはんだ付け領域は四角形状であり、縁側電極部は、少なくとも第1のはんだ付け領域の対角線上の端部を通過していると好適である。また、この場合、電子部品は、第1のはんだ付け領域の対角線の延長線上を横切るライン電極を備えるとさらに好適である。 Moreover, in the above-described electronic component, it is preferable that the first soldering region has a quadrangular shape, and the edge electrode portion passes through at least the end on the diagonal line of the first soldering region. Further, in this case, it is more preferable that the electronic component includes a line electrode that traverses the diagonal extension of the first soldering region.
この構成では、電子部品を外部基板に実装した状態で、第1のはんだ付け領域における対角線に沿って大きな応力が作用しても、はんだフラッシュが対角線に沿って進行することを防ぐことができる。さらには、その対角線の延長線上を横切るライン電極を設けていれば、外部応力がグランド電極に伝わりにくくなり、グランド電極と外部基板との接続信頼性が向上する。 In this configuration, even when a large stress is applied along the diagonal line in the first soldering region in a state where the electronic component is mounted on the external substrate, the solder flash can be prevented from proceeding along the diagonal line. Furthermore, if a line electrode is provided that crosses the extended line of the diagonal line, external stress is hardly transmitted to the ground electrode, and the connection reliability between the ground electrode and the external substrate is improved.
また、上述の電子部品において、縁側電極部は、第1のはんだ付け領域の縁部分の全周に沿って環状に設けられていてもよい。この場合、グランド電極は、レジスト部の開口に対向しており第1のはんだ付け領域の中心部分に設けられている中心側電極部を備えていると好適である。さらには、中心側電極部は、縁側電極部の縁部分に沿って環状に設けられていると好適である。また、電極非形成部は、縁側電極部の縁部分の全周に沿って環状に設けられていると好適である。 Moreover, in the above-described electronic component, the edge-side electrode portion may be provided in an annular shape along the entire circumference of the edge portion of the first soldering region. In this case, it is preferable that the ground electrode is provided with a center side electrode portion that is opposed to the opening of the resist portion and is provided at the center portion of the first soldering region. Furthermore, it is preferable that the center-side electrode portion is provided in an annular shape along the edge portion of the edge-side electrode portion. The electrode non-forming portion is preferably provided in a ring shape along the entire circumference of the edge portion of the edge electrode portion.
この構成では、第1のはんだ付け領域の縁部分の全周に亘って、はんだフラッシュが進行する方向を、第1のはんだ付け領域の縁に沿わせることができる。また、中心側電極部を設けることで、電子部品のアース性能を高め、良好な高周波特性を実現することができる。その上、中心側電極部ではんだフラッシュが生じた場合にも、はんだフラッシュが電極非形成部を超えて進行することを防ぐことができる。また、中心側電極部が環状に設けられることで、中心側電極部で生じるはんだフラッシュの進行方向も、第1のはんだ付け領域の縁に沿わせることができる。さらには、電極非形成部が環状に設けられることで、外部応力が中心側電極部に伝わりにくくなり、グランド電極と外部基板との接続信頼性が向上する。 In this configuration, the direction in which the solder flash proceeds can be along the edge of the first soldering region over the entire circumference of the edge portion of the first soldering region. Further, by providing the center side electrode portion, it is possible to improve the grounding performance of the electronic component and realize good high frequency characteristics. In addition, even when a solder flash occurs at the center electrode portion, the solder flash can be prevented from proceeding beyond the electrode non-forming portion. Further, since the center side electrode portion is provided in an annular shape, the traveling direction of the solder flash generated in the center side electrode portion can be made to follow the edge of the first soldering region. Furthermore, since the electrode non-formation part is provided in an annular shape, external stress is hardly transmitted to the center side electrode part, and the connection reliability between the ground electrode and the external substrate is improved.
上述の電子部品において、縁側電極部および中心側電極部は、レジスト部の開口に対向する複数のパッド電極部と、パッド電極よりも幅が狭く互いに隣接するパッド電極部の間を接続するライン電極部とを備えていてもよい。この場合、縁側電極部および中心側電極部は、互いに隣接するパッド電極部の間を接続する複数のライン電極部を備えていると好適である。 In the above-described electronic component, the edge electrode portion and the center electrode portion are line electrodes that connect between a plurality of pad electrode portions facing the opening of the resist portion and pad electrode portions that are narrower than the pad electrode and adjacent to each other. May be provided. In this case, it is preferable that the edge-side electrode portion and the center-side electrode portion include a plurality of line electrode portions that connect the pad electrode portions adjacent to each other.
この構成では、ライン電極部を設けることで、はんだフラッシュの進行方向をより精緻に制御することができる。ライン電極部を設けることで断線のリスクが発生するが、ライン電極部を複数設けることで、断線のリスクを低減することができる。 In this configuration, by providing the line electrode portion, the traveling direction of the solder flash can be controlled more precisely. Although the risk of disconnection occurs by providing the line electrode portion, the risk of disconnection can be reduced by providing a plurality of line electrode portions.
本発明によれば、はんだフラッシュが進行する方向を、外部応力が大きく作用する方向(第1のはんだ付け領域の中心部から縁側に向かう方向)からずらすことができ、はんだフラッシュによる欠陥が大きくなることを防ぐことができる。また、第1のはんだ付け領域の中心付近で生じた欠陥が、電極非形成部を超えて第1のはんだ付け領域の端部付近まで到達することを防ぐことができる。したがって、第1のはんだ付け領域の端部に生じる欠陥を少なくすることができ、実装用はんだに対して外部基板からの外部応力が作用しても、電子部品の脱落や、電子部品の割れ、アース性能の低下などを生じ難くすることができる。 According to the present invention, the direction in which the solder flash proceeds can be shifted from the direction in which external stress acts greatly (the direction from the center of the first soldering region toward the edge side), and defects due to the solder flash increase. Can be prevented. Moreover, it is possible to prevent a defect generated near the center of the first soldering region from reaching the end portion of the first soldering region beyond the electrode non-forming portion. Therefore, defects generated at the end of the first soldering region can be reduced, and even when external stress from the external substrate acts on the mounting solder, the electronic component is dropped or the electronic component is cracked, It is possible to make it difficult to cause a decrease in ground performance.
以下、本発明について図1〜8を参照して説明する。各図では、導電性を持つ部材は実直線によるハッチングで示し、絶縁性を持つ部材は非実直線によるハッチングで示している。 Hereinafter, the present invention will be described with reference to FIGS. In each figure, the conductive member is indicated by hatching by a solid line, and the insulating member is indicated by hatching by a non-solid line.
まず、本発明の第1の実施形態に係る電子部品について説明する。 First, the electronic component according to the first embodiment of the present invention will be described.
図1は、第1の実施形態に係る電子部品1を用いる無線通信回路11の回路図である。
無線通信回路11は、例えば、NFC(Near Field Communication)方式のリーダライタ回路であり、電子部品1とアンテナ12とを備えている。
第1の実施形態に係る電子部品1は、RF−IC16と、複数の受動素子17とを備えている。複数の受動素子17は、低域通過フィルタ回路18と、整合回路19とを構成している。RF−IC16は、低域通過フィルタ回路18と整合回路19とを介してアンテナ12と接続されている。NFC方式のリーダライタ回路のような無線通信回路11では、グランドの電位が安定していることにより、各部の高周波特性、即ち低域通過フィルタ回路18におけるフィルタ特性や、整合回路19によるマッチング特性が安定する。
FIG. 1 is a circuit diagram of a
The
The electronic component 1 according to the first embodiment includes an RF-
図2(A)は、電子部品1の側面側断面図である。図2(B)は、電子部品1の底面側平面図である。図2(A)に示す断面は、図2(B)中に破線B−B’で示す位置の断面である。
電子部品1は、前述のRF−IC16および受動素子17に加えて、基板部2と、底面電極3,4と、底面側レジスト部5と、天面電極13と、天面側レジスト部15と、を備えている。
FIG. 2A is a side sectional view of the electronic component 1. FIG. 2B is a plan view of the bottom surface side of the electronic component 1. The cross section shown in FIG. 2A is a cross section at a position indicated by a broken line BB ′ in FIG.
In addition to the RF-
基板部2は、底面を実装面とする平板状であり、図1で示した回路図において、RF−IC16と各受動素子17とアンテナ12とを接続する配線を、内部電極として内蔵している。
The
RF−IC16と各受動素子17とは、基板部2の天面に搭載されるチップ型素子として構成されている。なお、受動素子17の一部または全部は、基板部2の天面に搭載されるチップ型素子として構成するほか、基板部2に内蔵されるチップ型素子として構成したり、基板部2の内部電極によって構成したりしてもよい。
The RF-
天面電極13は、基板部2の天面に設けられており、RF−IC16と各受動素子17との端子が接合されている。天面側レジスト部15は、天面電極13の形成領域を除いて、基板部2の天面に設けられており、RF−IC16や各受動素子17を実装するための実装用はんだが、各天面電極13から漏れてショート不良が発生することを防ぐ機能を有している。
The top surface electrode 13 is provided on the top surface of the
底面電極3,4は、基板部2の底面に設けられており、後述する外部基板21の部品搭載電極23,24に接合される。したがって、電子部品1は、底面実装型の構成となっている。また、底面電極3は、基板部2の底面において外縁に沿って配列されており、RF−IC16を制御するための制御信号が入力される制御端子や、RF−IC16が出力する出力信号を出力される出力端子、グランド端子などとして機能する小面積の複数のパッド電極を含んでいる。これらの底面電極3は、特許請求の範囲に記載の端子電極に相当している。
また、底面電極4は、基板部2の底面において、底面電極3に囲まれる中心部に設けられており、グランド端子として機能する大面積の電極として構成されている。この底面電極4は、特許請求の範囲に記載のグランド電極に相当している。
The
Further, the bottom electrode 4 is provided in the center portion surrounded by the
底面側レジスト部5は、底面電極3,4の形成領域の殆どを除いて、基板部2の底面に設けられており、後述する外部基板21への実装時に、実装用はんだが、各底面電極3,4から漏れてショート不良が発生することを防ぐ機能を有している。したがって、底面側レジスト部5は、底面電極3および底面電極4を露出させるための複数の開口部6が縦横に、即ちマトリクス状に形成されている。
The bottom surface side resist
全ての開口部6のうちの、基板部2の底面における外縁に沿って配列されている外側の行および列に位置する複数の開口部6は、それぞれ、複数の底面電極3のうちのいずれかの全面に対向して、その底面電極3の全面を基板部2の底面側に露出させている。また、全ての開口部6のうちの、基板部2の底面における中心部付近に配列されている内側の行および列に位置する複数の開口部6は、それぞれ、底面電極4の一部に対向して、底面電極4を部分的に基板部2の底面側に露出させている。
Among all the
この底面側レジスト部5において、底面電極4を露出させる開口部6が配列されている領域は、各開口部6から露出する底面電極4に対して単一の実装用はんだが接合される領域であり、以下、第1のはんだ付け領域5Aと称する。したがって、本実施形態においては、第1のはんだ付け領域5Aは、基板部2の底面における中心部付近に配置されている。また、底面側レジスト部5において、底面電極3を露出させる開口部6が配列されている領域は、各開口部6から露出する複数の底面電極3に対して複数の実装用はんだが個別に接合される領域であり、以下、第2のはんだ付け領域5Bと称する。したがって、本実施形態においては、第2のはんだ付け領域5Bは、基板部2の底面における基板部2の外縁付近に配置されている。
In the bottom side resist
図3は、電子部品1を外部基板21に実装する態様を示す側面断面図であり、図3(A)は、実装直前の態様を、図3(B)は、実装後の態様を示している。なお、図3(B)に示す断面は、図3(A)に示す断面とは異なり、底面電極4が開口部6から露出する位置での断面である。
FIG. 3 is a side sectional view showing a mode in which the electronic component 1 is mounted on the
電子部品1は、外部基板21に実装される。外部基板21は、表面に部品搭載電極23,24が設けられている。部品搭載電極23は、前述の第2のはんだ付け領域5Bと重なる領域に設けられるパッド状の複数の電極であり、各々が電子部品1の底面電極3に対向する形状および配置とされている。部品搭載電極24は、前述の第1のはんだ付け領域5Aと重なる領域に設けられるパッド状の単一の電極であり、第1のはんだ付け領域5Aの全体に対向する形状および配置とされていて、電子部品1の底面に設けられている複数の底面電極4に対向する。
The electronic component 1 is mounted on the
電子部品1の実装時には、図3(A)に示すように、外部基板21の部品搭載電極23,24上の全面にクリーム状の実装用はんだ(はんだペースト)25が塗布される。そして、図3(B)に示すように、開口部6から露出する底面電極3,4が実装用はんだ25に接するとともに部品搭載電極23,24に対向するように、電子部品1が外部基板21上に載置される。その後、リフロー等による加熱を経て、実装用はんだ25を溶融、固化させることにより、外部基板21の部品搭載電極23,24に対して底面電極3,4を接合させることで、外部基板21に電子部品1が実装される。
When the electronic component 1 is mounted, cream-like mounting solder (solder paste) 25 is applied to the entire surface of the
図4は、電子部品1の底面側レジスト透過図である。 FIG. 4 is a bottom side resist transmission diagram of the electronic component 1.
基板部2の底面に設けられている底面電極4は、縁側電極部7と中心側電極部8とを備えている。縁側電極部7と中心側電極部8とは電極非形成部9を間に配して、互いに分離して形成されており、いずれも環状で、縁側電極部7の内側に中心側電極部8が配置されている。縁側電極部7は、第1のはんだ付け領域5Aの縁に沿って延設されており、第1のはんだ付け領域5Aの縁に位置する一部の開口6に対向している。電極非形成部9は、縁側電極部7の内側に隣接しており、縁側電極部7の内側の縁に全周に亘って沿っている。
The bottom electrode 4 provided on the bottom surface of the
縁側電極部7は、パッド電極部7Aとライン電極部7B,7Cとを備えている。パッド電極部7Aは、前述の第1のはんだ付け領域5Aに設けられている全ての開口部6のうち、外側の行および列に位置する複数の開口部6に対向する配置および形状であり、各行および各列に4つずつ配置されている。ライン電極部7B,7Cは、パッド電極部7Aよりも幅が狭く、隣接するパッド電極部7Aの間に配置されており、隣接するパッド電極部7Aの間を接続している。ライン電極部7Bは、第1のはんだ付け領域5Aの縁側に配置されており、ライン電極部7Cは、第1のはんだ付け領域5Aの中心側に配置されている。これらのライン電極部7B,7Cは、基板部2の底面側に露出することなく、底面側レジスト部5に覆われる。
The edge electrode part 7 includes a
中心側電極部8は、パッド電極部8Aとライン電極部8Bとを備えている。パッド電極部8Aは、前述の第1のはんだ付け領域5Aに設けられている全ての開口部6のうち、内側の行および列に位置する複数の開口部6に対向する配置および形状であり、各行および各列に2つずつ配置されている。ライン電極部8Bは、パッド電極部8Aよりも幅が狭く、隣接するパッド電極部8Aの間に配置されており、隣接するパッド電極部8Aの間を接続している。このライン電極部8Bは、基板部2の底面側に露出することなく、底面側レジスト部5に覆われる。
The center side electrode
このような構成の電子部品1では、製造時や実装時にはんだフラッシュが生じることにより、実装用はんだ25の亀裂や底面側レジスト部5の盛り上がりのような形状不良や、接合不良が発生することがある。はんだフラッシュによる微小な欠陥は、実装用はんだ25の全面に様々な進行方向で発生しうる。
In the electronic component 1 having such a configuration, a solder flash is generated at the time of manufacturing or mounting, which may cause a shape defect such as a crack in the mounting
しかしながら、縁側電極部7や中心側電極部8に対向する実装用はんだ25の環状の領域ではんだフラッシュによる微小な欠陥が生じても、それらの微小な欠陥の進行方向は、ほとんど縁側電極部7や中心側電極部8の縁に沿う方向、即ち、ほとんど第1のはんだ付け領域5Aの縁に沿う方向となる。その上、縁側電極部7に対向する領域で発生した微小な欠陥が、中心側電極部8に対向する環状の領域まで進行したり、逆に、中心側電極部8に対向する領域で発生した微小な欠陥が、縁側電極部7まで進行したりすることが無くなる。
However, even if minute defects due to solder flash occur in the annular region of the mounting
また、縁側電極部7や中心側電極部8において、パッド電極部7A,8Aに接続されるライン電極部7B,7C,8Bを、パッド電極部7A,8Aよりも幅が狭くなるように構成しているが、これにより、ライン電極部7B,7C,8Bに対向する領域に発生する微小な欠陥の進行方向と数を限定し、第1のはんだ付け領域5Aの縁に対して、より平行な進行方向となるようにしている。
Further, in the edge side electrode portion 7 and the center
したがって、外部基板21に衝撃や、反り、うねりが生じ、底面電極4の対角線上で外部応力が大きく作用しても、底面電極4の対角線に沿った進行方向の微小な欠陥が殆ど無いため、外部応力の作用で微小な欠陥が底面電極4の対角線上を進行して底面電極4の対角線上の端部近傍まで到達することがない。したがって、底面電極4の対角線上の端部近傍に生じる、各部の形状不良や接合不良などの欠陥が抑制される。これにより、実装用はんだ25の剥離によるアース性能の低下や、電子部品1の脱落、基板部2の割れなどの問題が抑制される。
Therefore, impact, warpage, and undulation are generated in the
なお、中心側電極部8は、必ずしも必須の構成ではないが、中心側電極部8を設けることにより、縁側電極部7のみを設ける場合よりも、電子部品1のアース性能および高周波特性と、電子部品1の接続信頼性とを向上させることができる。
The center
また、中心側電極部8は、必ずしも環状の構成である必要はないが、中心側電極部8を環状に設けることで、中心側電極部8に対向する領域でのはんだフラッシュによる微小な欠陥の進行方向を制御することができる。
In addition, the center
また、ここでは、縁側電極部7には複数のライン電極部7B,7Cを設けているが、これは、ライン電極部7B,7Cの一方が破断しても、断線が生じる危険性を低減するためであり、隣接するパッド電極部の間に設けるライン電極部の数は、単数であってもよく、2以上の複数であってもよい。また、隣接するパッド電極部の間に単数のライン電極部8Bを設けている中心側電極部8についても、隣接するパッド電極部の間に設けるライン電極部の数は、2以上の複数であってもよい。
Here, the edge electrode portion 7 is provided with a plurality of
また、中心側電極部8と縁側電極部7とは電極非形成部9によって分離されているが、中心側電極部8と縁側電極部7との間を接続するライン電極部を形成してもよい。その場合、アース性能をさらに向上させることができるが、その場合には、ライン電極部上ではんだフラッシュによる微小な欠陥が発生し、微小な欠陥の進行方向が、第1のはんだ付け領域の中心部から縁側に向く危険性がある。そこで、そのライン電極部の数や形状、配置を調整して、ライン電極部が第1のはんだ付け領域の対角線に重ならないようにすれば、アース性能の低下や、電子部品1の脱落、基板部2の割れなどの問題を生じにくくすることができる。
Further, although the center
また、ここでは、底面電極4は底面電極3の配列の内側に配置されている、即ち、第1のはんだ付け領域5Aは、第2のはんだ付け領域5Bの内側に配置されているが、第1のはんだ付け領域5Aと第2のはんだ付け領域5Bとは、このような配置関係に限定されるものでは無い。
Also, here, the bottom electrode 4 is disposed inside the array of
次に、本発明の第2の実施形態に係る電子部品について説明する。 Next, an electronic component according to a second embodiment of the present invention will be described.
図5(A)は、第2の実施形態に係る電子部品31の底面側平面図である。図5(B)は、電子部品31の底面側レジスト透過図である。 FIG. 5A is a bottom plan view of the electronic component 31 according to the second embodiment. FIG. 5B is a resist transmission diagram of the bottom surface side of the electronic component 31.
電子部品31は、基板部2と、底面電極3,34と、底面側レジスト部5と、を備えている。基板部2と、底面電極3と、底面側レジスト部5とは、第1の実施形態と同様な構成である。底面電極34は、基板部2の底面において、底面電極3に囲まれる中心部に設けられており、グランド端子として機能する大面積の電極として構成され、複数の開口部6から基板部2の底面側に露出している。
The electronic component 31 includes a
より具体的には、底面電極34は、縁側電極部37と中心側電極部38とを備えている。縁側電極部37と中心側電極部38とは電極非形成部9を間に配して、互いに分離して形成されており、いずれも一定の幅寸法で環状に成形され、縁側電極部37の内側に中心側電極部38が配置されている。
More specifically, the
このような構成の電子部品31であっても、縁側電極部37や中心側電極部38に対向する環状の領域ではんだフラッシュによる微小な欠陥が生じても、それらの微小な欠陥の進行方向を、縁側電極部37や中心側電極部38の縁に沿う方向とすることができる。
Even in the electronic component 31 having such a configuration, even if a minute defect due to solder flash occurs in an annular region facing the edge-
なお、本実施形態においても、中心側電極部38は、必須の構成ではない。
In the present embodiment as well, the center-
次に、本発明の第3の実施形態に係る電子部品について説明する。 Next, an electronic component according to a third embodiment of the present invention will be described.
図6(A)は、第3の実施形態に係る電子部品41の底面側平面図である。図6(B)は、電子部品41の底面側レジスト透過図である。
FIG. 6A is a bottom plan view of the
電子部品41は、基板部2と、底面電極43,34と、底面側レジスト部5と、を備えている。基板部2と、底面電極34と、底面側レジスト部5とは、第2の実施形態と同様な構成である。底面電極43は、複数のパッド電極部44と、複数のパッド電極部44のうちの2つの間に接続されるライン電極部45とを備えている。複数のパッド電極部44は、基板部2の底面において外縁に沿って配列されており、RF−IC16を制御するための制御信号が入力される制御端子や、RF−IC16が出力する出力信号を出力される出力端子、グランド端子などとして機能する。ライン電極部45は、複数のパッド電極部44のうちの、少なくともコーナーに配置されるパッド電極部44と、底面電極34との間を通過する、即ち、底面電極34の対角線の延長線上を横切る。
The
このような構成の電子部品41であっても、底面電極34に対向する領域ではんだフラッシュによる微小な欠陥が生じても、それらの微小な欠陥の進行方向を、底面電極34の縁に沿う方向とすることができる。その上、外部基板からの外部応力が、底面電極34に伝わりにくくなり、底面電極34と外部基板との接続信頼性が向上する。
Even in the
また、本実施形態においては、ライン電極部45が、コーナーに配置されるパッド電極部44だけでなく、コーナーに配置されるパッド電極部44に隣接する複数のパッド電極部44と、底面電極34との間を通過するように構成している。そして、全てのパッド電極部44と底面電極34との間を、いずれかのライン電極部45が通過するように構成している。このため、底面電極34と外部基板との接続信頼性をより効果的に向上させることができる。
In the present embodiment, the
なお、本実施形態においても、中心側電極部38や縁側電極部37を、ライン電極部とパッド電極部とにより構成してもよい。また、中心側電極部38は、必須の構成ではない。
Also in this embodiment, the center
次に本発明の第4の実施形態に係る電子部品について説明する。 Next, an electronic component according to a fourth embodiment of the present invention will be described.
図7(A)は、第4の実施形態に係る電子部品51の底面側平面図である。図7(B)は、電子部品51の底面側レジスト透過図である。 FIG. 7A is a bottom plan view of the electronic component 51 according to the fourth embodiment. FIG. 7B is a resist transmission diagram of the bottom surface side of the electronic component 51.
電子部品51は、基板部52と、底面電極53,34と、底面側レジスト部55と、を備えている。底面電極34は隣り合うように2つ設けられている。基板部52と底面側レジスト部55とは、2つの底面電極34が設けられるために、より大面積に構成されている。底面電極53は、2つの底面電極34を取り囲むように設けられている。
The electronic component 51 includes a
なお、本実施形態においても、コーナーに位置する底面電極53と2つの底面電極34との間を通過するライン電極を設けてもよい。また、2つの底面電極34を、ライン電極部とパッド電極部とにより構成してもよい。また、各底面電極34において、中心側電極部38は、必須の構成ではない。また、2つの底面電極34を、電極非形成部9によって完全に分離せずに一部で接続するように構成してもよい。
Also in this embodiment, a line electrode that passes between the
次に、その他の実施形態の構成例について説明する。 Next, configuration examples of other embodiments will be described.
図8(A)は、他の実施形態に係る電子部品61の底面側レジスト透過図である。 FIG. 8A is a resist transmission diagram on the bottom surface side of the electronic component 61 according to another embodiment.
電子部品61、底面電極64を備えている。底面電極64は、中心側電極部38と縁側電極部37と4つの接続電極部65とを備えている。4つの接続電極部65は、中心側電極部38と縁側電極部37との間を接続しており、それぞれ中心側電極部38と縁側電極部37とのそれぞれに対して4辺の中央に接続されている。このように、中心側電極部38と縁側電極部37との間は、電極非形成部9によって完全に分離されている必要はなく、中心側電極部38と縁側電極部37とが接続されていてもよい。
An electronic component 61 and a
図8(B)は、他の実施形態に係る電子部品71の底面側レジスト透過図である。
FIG. 8B is a resist transmission diagram of the bottom surface side of the
電子部品71は、底面電極74を備えている。底面電極74は、中心側電極部78と縁側電極部37とを備えている。中心側電極部78は、四角形状に形成されている。このように、中心側電極部78は、環状以外の形状であってもよい。
The
図8(C)は、他の実施形態に係る電子部品81の底面側レジスト透過図である。
FIG. 8C is a bottom-side resist permeation diagram of an
電子部品81は、底面電極84を備えている。底面電極84は、4つの縁側電極部87と中心側電極部78と4つの接続電極部65とを備えている。4つの縁側電極部87は、それぞれ、直線状に形成されていて、第1のはんだ付け領域の中心側に電極非形成部9が設けられており、それぞれ第1のはんだ付け領域のコーナー部分で互いに分離されている。このように、縁側電極部87も、環状以外の形状であってもよい。また例えば、底面電極84が全体としてミアンダライン状であったり、螺旋状であったりしてもよい。
The
1,31,41,51,61,71,81…電子部品
2,52…基板部
3,4,34,43,53,64,74,84…底面電極
5,55…底面側レジスト部
5A…第1のはんだ付け領域
5B…第2のはんだ付け領域
6…開口部
7,37,87…縁側電極部
8,38,78…中心側電極部
7A,8A…パッド電極部
7B,7C,8B,45…ライン電極部
9…電極非形成部
11…無線通信回路
12…アンテナ
13…天面電極
15…天面側レジスト部
16…RF−IC
17…受動素子
18…低域通過フィルタ回路
19…整合回路
21…外部基板
23,24…部品搭載電極
25…実装用はんだ
65…接続電極部
1, 31, 41, 51, 61, 71, 81...
DESCRIPTION OF
Claims (10)
前記実装面に設けられているグランド電極と、
前記実装面に設けられている複数の端子電極と、
前記実装面を覆っているレジスト部と、
を備え、
前記レジスト部は、前記実装面を視て、前記グランド電極を露出させる複数の開口が縦横に配列されており、単一の実装用はんだが接合される第1のはんだ付け領域と、前記複数の端子電極を露出させる複数の開口が設けられており、複数の実装用はんだが接合される第2のはんだ付け領域と、を有しており、
前記グランド電極は、前記第1のはんだ付け領域の一部の開口に対向し、前記第1のはんだ付け領域の縁部分に沿って延設され、前記第1のはんだ付け領域の中心側に電極非形成部が隣接して設けられている縁側電極部、を有している、
電子部品。 A board portion having a mounting surface for an external board;
A ground electrode provided on the mounting surface;
A plurality of terminal electrodes provided on the mounting surface;
A resist portion covering the mounting surface;
With
The resist portion has a plurality of openings vertically and horizontally arranged to expose the ground electrode when viewed from the mounting surface, a first soldering region to which a single mounting solder is joined, and the plurality of openings A plurality of openings for exposing the terminal electrodes, and a second soldering region to which a plurality of mounting solders are joined,
The ground electrode is opposed to a part of the opening of the first soldering region, extends along an edge portion of the first soldering region, and is disposed on the center side of the first soldering region. A non-formed part is provided adjacent to the edge electrode part,
Electronic components.
前記縁側電極部は、少なくとも前記第1のはんだ付け領域の対角線上の端部を通過している、請求項1に記載の電子部品。 The first soldering area has a quadrangular shape when viewed from the mounting surface;
2. The electronic component according to claim 1, wherein the edge-side electrode portion passes at least an end portion on a diagonal line of the first soldering region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267908A JP6259564B2 (en) | 2012-12-07 | 2012-12-07 | Electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267908A JP6259564B2 (en) | 2012-12-07 | 2012-12-07 | Electronic components |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017054519A Division JP6432629B2 (en) | 2017-03-21 | 2017-03-21 | Electronic component mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014116383A JP2014116383A (en) | 2014-06-26 |
JP6259564B2 true JP6259564B2 (en) | 2018-01-10 |
Family
ID=51172104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012267908A Active JP6259564B2 (en) | 2012-12-07 | 2012-12-07 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6259564B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019216234A1 (en) * | 2018-05-11 | 2019-11-14 | 住友電装株式会社 | Leadless package mounted substrate |
EP3993572A1 (en) * | 2020-10-28 | 2022-05-04 | Tridonic GmbH & Co. KG | Wireless module and combination of wireless module and circuit board |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59163887A (en) * | 1983-03-09 | 1984-09-14 | 富士通株式会社 | Method of wiring printed board pattern |
JPS62166640U (en) * | 1987-03-26 | 1987-10-22 | ||
JP3941669B2 (en) * | 2002-11-11 | 2007-07-04 | 株式会社村田製作所 | Circuit board equipment |
JP2005197422A (en) * | 2004-01-07 | 2005-07-21 | Renesas Technology Corp | Semiconductor device and electronic apparatus |
WO2010070964A1 (en) * | 2008-12-16 | 2010-06-24 | 株式会社村田製作所 | Circuit module and method for managing same |
WO2011013508A1 (en) * | 2009-07-28 | 2011-02-03 | 株式会社 村田製作所 | Electronic component |
JP2010171441A (en) * | 2010-03-17 | 2010-08-05 | Renesas Electronics Corp | Electronic circuit board |
-
2012
- 2012-12-07 JP JP2012267908A patent/JP6259564B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014116383A (en) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7120295B2 (en) | high frequency module | |
JP5694251B2 (en) | EBG structure and circuit board | |
JP7049500B2 (en) | Substrate for mounting semiconductor devices and semiconductor devices | |
JP5960633B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
WO2013187117A1 (en) | High frequency module | |
CN105321889A (en) | Wiring board | |
JP6259564B2 (en) | Electronic components | |
JP2007059533A (en) | Circuit module | |
JP6432629B2 (en) | Electronic component mounting structure | |
US9922918B2 (en) | Substrate for stacked module, stacked module, and method for manufacturing stacked module | |
US9437559B2 (en) | High-frequency module | |
US20110133850A1 (en) | High-frequency module | |
KR20070105853A (en) | Mounting substrate | |
JP5938918B2 (en) | Semiconductor device having wiring board | |
JP5146019B2 (en) | High frequency module and electronic device using the same | |
JP6560830B2 (en) | Transmission line | |
JP2006211620A (en) | Filter and duplexer | |
JP6089557B2 (en) | Electronic component module | |
JP5550102B2 (en) | Electronic components | |
JP4545615B2 (en) | Assembly parts, module substrate, module substrate manufacturing method, electronic circuit device, and electronic apparatus | |
JP4083142B2 (en) | Semiconductor device | |
JP2018125370A (en) | Electronic device | |
KR20130086110A (en) | Assembly of multi-pattern wiring substrate and method of assembling multi-pattern wiring substrate | |
JP2017034224A (en) | Electronic module | |
JP2012182174A (en) | Electronic circuit, and method of manufacturing electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6259564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |