JP6255874B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6255874B2 JP6255874B2 JP2013211727A JP2013211727A JP6255874B2 JP 6255874 B2 JP6255874 B2 JP 6255874B2 JP 2013211727 A JP2013211727 A JP 2013211727A JP 2013211727 A JP2013211727 A JP 2013211727A JP 6255874 B2 JP6255874 B2 JP 6255874B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gallium nitride
- semiconductor device
- hydrochloric acid
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来、窒化ガリウム（ＧａＮ）基板を用いた発光ダイオード等の素子が提案されている。このような素子では、窒化ガリウム基板と電極とをオーミック接触させる必要がある。窒化ガリウム基板と電極との接触抵抗を低減する方法として、半導体基板の表面処理（表面加工）を行う方法が知られている（例えば、特許文献１及び２参照。）。 Conventionally, an element such as a light emitting diode using a gallium nitride (GaN) substrate has been proposed. In such an element, it is necessary to make ohmic contact between the gallium nitride substrate and the electrode. As a method for reducing the contact resistance between a gallium nitride substrate and an electrode, a method of performing surface treatment (surface processing) of a semiconductor substrate is known (see, for example, Patent Documents 1 and 2).
特許文献１では、サファイア基板上に成長した窒化ガリウムからなるエピタキシャル成長層の表面に誘導結合プラズマ（ＩＣＰ）−反応性イオンエッチング（ＲＩＥ）によって塩素（Ｃｌ２）プラズマ処理を行った後、チタン（Ｔｉ）／アルミニウム（Ａｌ）からなるオーミック電極を堆積する。この際、Ｃｌ２プラズマ処理によって窒化ガリウム基板の表面に窒素空孔が生じ、窒素空孔に起因した表面準位によってオーミック電極と窒化ガリウム基板との接触抵抗が低減する。 In Patent Document 1, a surface of an epitaxial growth layer made of gallium nitride grown on a sapphire substrate is subjected to chlorine (Cl 2 ) plasma treatment by inductively coupled plasma (ICP) -reactive ion etching (RIE), and then titanium (Ti ) / Ohmic electrode made of aluminum (Al). At this time, nitrogen vacancies are generated on the surface of the gallium nitride substrate by the Cl 2 plasma treatment, and the contact resistance between the ohmic electrode and the gallium nitride substrate is reduced by the surface level caused by the nitrogen vacancies.
また、特許文献２では、窒化ガリウム基板を用いた縦方向発光ダイオードで裏面のオーミック接触を得るためにＡｌ層を含む電極を窒化ガリウム基板の裏面に形成している。また、その電極を形成する前に、塩酸によって酸化ガリウム膜を除去している。 Further, in Patent Document 2, an electrode including an Al layer is formed on the back surface of the gallium nitride substrate in order to obtain ohmic contact on the back surface of the vertical light emitting diode using the gallium nitride substrate. Further, before forming the electrode, the gallium oxide film is removed with hydrochloric acid.
しかしながら、特許文献１の構成では、ドライエッチングを用いて窒化ガリウム基板の表面処理を行っているため、エッチングダメージが残る可能性がある。また、特許文献２では、塩酸処理によってダメージ無く窒化ガリウム基板の酸化ガリウム膜を除去できるものの、基板の研磨等で生じるダメージを受けた窒化ガリウム層を改善できる構造にはなっていない。 However, in the configuration of Patent Document 1, since surface treatment of the gallium nitride substrate is performed using dry etching, etching damage may remain. In Patent Document 2, although the gallium oxide film on the gallium nitride substrate can be removed without damage by hydrochloric acid treatment, the gallium nitride layer damaged by the polishing of the substrate is not improved.
このように、窒化ガリウム基板と電極との接触抵抗を低減するために、基板の電極と接触させる表面に対して表面処理を行う技術が提案されているが、表面処理を実施することで発生する基板のダメージにより接触抵抗が増大することが問題となる。 As described above, in order to reduce the contact resistance between the gallium nitride substrate and the electrode, a technique for performing a surface treatment on the surface of the substrate in contact with the electrode has been proposed, but this occurs when the surface treatment is performed. The problem is that the contact resistance increases due to the damage of the substrate.
上記問題点を鑑み、本発明は、窒化ガリウム基板にその表面処理によるダメージを残すことなく、基板と電極との接触抵抗を低減することができる半導体装置及びその製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device capable of reducing the contact resistance between a substrate and an electrode without leaving damage due to the surface treatment of the gallium nitride substrate, and a method for manufacturing the same. To do.
本発明の一態様としては、窒化ガリウム基板のＮ極性面を塩酸でウェットエッチングを行った後で、ウェットエッチングを行ったＮ極性面にオーミック接触するように電極を形成することを要旨とする。 The gist of one aspect of the present invention is to form an electrode so as to be in ohmic contact with the N-polar surface subjected to wet etching after wet-etching the N-polar surface of the gallium nitride substrate with hydrochloric acid.
本発明によれば、窒化ガリウム基板にその表面処理によるダメージを残すことなく、基板と電極との接触抵抗を低減することができる半導体装置及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can reduce the contact resistance of a board | substrate and an electrode, and its manufacturing method can be provided, without leaving the damage by the surface treatment to a gallium nitride board | substrate.
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、本発明の実施の形態において、「第１導電型」と「第２導電型」とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下の説明では第１導電型がｎ型、第２導電型がｐ型の場合を説明するが、第１導電型がｐ型、第２導電型がｎ型でもあっても良い。ｎ型とｐ型を入れ替える場合には、印加電圧の極性も逆転する。また、本発明の実施の形態において、「＋」、「−」の記号は導入される不純物の相対的な高密度、低密度を示している。 Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. In the embodiment of the present invention, the “first conductivity type” and the “second conductivity type” are opposite conductivity types. That is, if the first conductivity type is n-type, the second conductivity type is p-type. If the first conductivity type is p-type, the second conductivity type is n-type. In the following description, the first conductivity type is n-type and the second conductivity type is p-type. However, the first conductivity type may be p-type and the second conductivity type may be n-type. When the n-type and the p-type are switched, the polarity of the applied voltage is also reversed. In the embodiment of the present invention, the symbols “+” and “−” indicate the relative high density and low density of the introduced impurities.
本発明の実施の形態に係る半導体装置の一例としてダイオードを説明する。本発明の実施の形態に係る半導体装置は、図１に示すように、ｎ＋型の窒化ガリウム（ＧａＮ）からなる基体１と、基体１の表面上に形成され、基体１よりも低不純物濃度のｎ−型の窒化ガリウムからなるドリフト領域２とを備える。基体１とドリフト領域２とにより窒化ガリウムウェハ（窒化ガリウム基板）５が形成されている。 A diode will be described as an example of a semiconductor device according to an embodiment of the present invention. As shown in FIG. 1, a semiconductor device according to an embodiment of the present invention is formed on a surface 1 of a substrate 1 made of n + -type gallium nitride (GaN) and has a lower impurity concentration than that of the substrate 1. And a drift region 2 made of n − type gallium nitride. A gallium nitride wafer (gallium nitride substrate) 5 is formed by the base 1 and the drift region 2.
基体１の裏面６ａには、基体１とオーミック接触するカソード電極７が形成されている。カソード電極７の材料としては、チタン（Ｔｉ）やアルミニウム（Ａｌ）等が使用可能である。また、カソード電極７は、Ｔｉ、Ａｌの順で積層された積層構造（Ｔｉ／Ａｌ）であってもよい。一方、ドリフト領域２の主面６ｂ側にはｐ型の電界緩和領域４が形成されている。ドリフト領域２の主面６ｂ上には表面保護絶縁膜８が形成されている。表面保護絶縁膜８はドリフト領域２及び電界緩和領域４の一部を露出する開口部を有し、この開口部を覆うようにアノード電極９が形成されている。アノード電極９としては、ドリフト領域２とヘテロ接合を形成する多結晶シリコンにｐ型不純物を添加した電極が望ましい。或いは、アノード電極９として、ドリフト領域２とショットキー接合を形成するニッケル（Ｎｉ）や金（Ａｕ）等の金属材料が望ましい。 A cathode electrode 7 that is in ohmic contact with the substrate 1 is formed on the back surface 6 a of the substrate 1. As a material of the cathode electrode 7, titanium (Ti), aluminum (Al), or the like can be used. Further, the cathode electrode 7 may have a laminated structure (Ti / Al) in which Ti and Al are laminated in this order. On the other hand, a p-type electric field relaxation region 4 is formed on the main surface 6 b side of the drift region 2. A surface protective insulating film 8 is formed on the main surface 6 b of the drift region 2. The surface protective insulating film 8 has an opening that exposes part of the drift region 2 and the electric field relaxation region 4, and an anode electrode 9 is formed so as to cover the opening. The anode electrode 9 is preferably an electrode obtained by adding a p-type impurity to polycrystalline silicon forming a heterojunction with the drift region 2. Alternatively, a metal material such as nickel (Ni) or gold (Au) that forms a Schottky junction with the drift region 2 is desirable as the anode electrode 9.
ここで、窒化ガリウムは化合物半導体であり、２種類の元素から構成されているため、その結晶構造において極性を持つ結晶面が存在する。窒化ガリウムの｛０００１｝面は、極性面であり、ガリウム（Ｇａ）原子のみから構成される（０００１）Ｇａ極性面（以下、「Ｇａ極性面」という。）と、窒素（Ｎ）原子のみから構成される（０００−１）Ｎ極性面（以下、「Ｎ極性面」という。）とが対向して形成される。 Here, since gallium nitride is a compound semiconductor and is composed of two kinds of elements, there is a crystal plane having polarity in its crystal structure. The {0001} plane of gallium nitride is a polar plane, and consists of a (0001) Ga polar plane (hereinafter referred to as “Ga polar plane”) composed only of gallium (Ga) atoms, and a nitrogen (N) atom only. The (000-1) N polar face (hereinafter referred to as “N polar face”) is formed so as to be opposed.
本発明の実施の形態において、窒化ガリウム基板５の最表面であるドリフト領域２の主面６ｂは、Ｇａ極性面である。一方、窒化ガリウム基板５の最表面であり、ドリフト領域２の主面６ｂと対向する基体１の裏面６ａは、Ｎ極性面に対して塩酸によるウェットエッチングが行われ、酸化ガリウム膜及び窒化ガリウム層が除去されて生じた清浄な窒化ガリウム面である。基体１の裏面（窒化ガリウム面）６ａは、図２に示すように、Ｎ極性面が塩酸によりウェットエッチングされた平坦な面６１と、Ｎ極性面よりもエッチング速度の遅い結晶面（半極性面である（１１−２２）面等）が残存して形成された六方晶状の凸部６２とを有し、この平坦な面６１と凸部６２とにより凹凸が形成されている。六方晶状の凸部６２のサイズや密度は、基体１の種類やエッチング深さ等によりそれぞれ変化する。 In the embodiment of the present invention, the main surface 6b of the drift region 2 which is the outermost surface of the gallium nitride substrate 5 is a Ga polar surface. On the other hand, the back surface 6a of the substrate 1 which is the outermost surface of the gallium nitride substrate 5 and faces the main surface 6b of the drift region 2 is wet-etched with hydrochloric acid on the N-polar surface, so that the gallium oxide film and the gallium nitride layer This is a clean gallium nitride surface that is generated by removing. As shown in FIG. 2, the back surface (gallium nitride surface) 6a of the substrate 1 includes a flat surface 61 in which the N polar surface is wet etched with hydrochloric acid, and a crystal surface (semipolar surface) whose etching rate is slower than that of the N polar surface. The (11-22) plane or the like) remains and the hexagonal convex portion 62 is formed, and the flat surface 61 and the convex portion 62 form irregularities. The size and density of the hexagonal projections 62 vary depending on the type of substrate 1 and the etching depth.
次に、本発明の実施の形態に係る半導体装置の基本的な動作について、図３（ａ）及び図３（ｂ）を用いて説明する。 Next, a basic operation of the semiconductor device according to the embodiment of the present invention will be described with reference to FIGS. 3 (a) and 3 (b).
まず、図３（ａ）を用いて逆方向電圧特性を説明する。アノード電極９を基準としてカソード電極７に正の電圧を印加すると、ドリフト領域２とアノード電極９の間の障壁に阻まれ、アノード電極９側の電子はカソード電極７側に移動しない。このため通常は電流が流れず、アノード電極９から空乏層１０がカソード電極７側に広がる。 First, reverse voltage characteristics will be described with reference to FIG. When a positive voltage is applied to the cathode electrode 7 with the anode electrode 9 as a reference, the barrier between the drift region 2 and the anode electrode 9 is blocked, and electrons on the anode electrode 9 side do not move to the cathode electrode 7 side. For this reason, normally, no current flows, and the depletion layer 10 spreads from the anode electrode 9 to the cathode electrode 7 side.
次に、図３（ｂ）を用いて順方向電圧特性を説明する。アノード電極９を基準としてカソード電極７に負の電圧を印加すると、ドリフト領域２側の電子がアノード電極９側に移動し、アノード電極９からカソード電極７へ、矢印で示す順方向電流１１が流れる。この時、カソード電極７と基体１との間の接触抵抗が低いほど、規定の順方向電流１１を流す際の電圧降下が低くなり、ダイオード動作をさせた際の損失が小さくなる。 Next, the forward voltage characteristics will be described with reference to FIG. When a negative voltage is applied to the cathode electrode 7 with respect to the anode electrode 9, electrons on the drift region 2 side move to the anode electrode 9 side, and a forward current 11 indicated by an arrow flows from the anode electrode 9 to the cathode electrode 7. . At this time, the lower the contact resistance between the cathode electrode 7 and the substrate 1, the lower the voltage drop when the specified forward current 11 flows, and the smaller the loss when the diode is operated.
本発明の実施の形態に係る半導体装置によれば、基体１の裏面６ａが清浄な窒化ガリウム面となっているため、カソード電極７との接触抵抗を低減することができ、ダイオード動作をさせた際の損失を小さくすることができる。更に、基体１の裏面６ａにおいて、平坦な面６１と六方晶状の凸部６２とにより凹凸が形成されていることにより、基体１の裏面６ａとカソード電極７とのオーミック接触面積が増加し、接触抵抗をより低減することができる。 According to the semiconductor device according to the embodiment of the present invention, since the back surface 6a of the substrate 1 is a clean gallium nitride surface, the contact resistance with the cathode electrode 7 can be reduced, and the diode operation is performed. Loss at the time can be reduced. Furthermore, since the unevenness is formed by the flat surface 61 and the hexagonal convex portion 62 on the back surface 6a of the base body 1, the ohmic contact area between the back surface 6a of the base body 1 and the cathode electrode 7 increases. Contact resistance can be further reduced.
次に、図４〜図１１を用いて、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する。 Next, an example of a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.
（イ）まず、図４に示すように、ｎ＋型の窒化ガリウムからなる基体１上に、ｎ−型の窒化ガリウムからなるドリフト領域２をｃ軸方向にエピタキシャル成長させ、基体１とドリフト領域２とからなる窒化ガリウムウェハ（窒化ガリウム基板）５を形成する。ここで、窒化ガリウム基板５において、最表面である基体１の裏面６ｃがＮ極性面となり、Ｎ極性面と対向する最表面であるドリフト領域２の主面６ｂがＧａ極性面となる。 (A) First, as shown in FIG. 4, a drift region 2 made of n − -type gallium nitride is epitaxially grown in the c-axis direction on a substrate 1 made of n + -type gallium nitride. A gallium nitride wafer (gallium nitride substrate) 5 is formed. Here, in the gallium nitride substrate 5, the back surface 6c of the base body 1 which is the outermost surface is an N-polar surface, and the main surface 6b of the drift region 2 which is the outermost surface facing the N-polar surface is a Ga-polar surface.
（ロ）次に、図５に示すように、化学気相成長（ＣＶＤ）法等により、ドリフト領域２上に酸化膜からなるマスク材３を形成する。マスク材３上にレジストを塗布して、一般的なフォトリソグラフィ技術によりレジストをパターニングする。パターニングされたレジストをマスクとして用いて、エッチングによりマスク材３の一部を選択的に除去する。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチング（ＲＩＥ）等のドライエッチング等を用いることができる。その後、酸素プラズマや硫酸等でレジストを除去する。 (B) Next, as shown in FIG. 5, a mask material 3 made of an oxide film is formed on the drift region 2 by chemical vapor deposition (CVD) or the like. A resist is applied on the mask material 3, and the resist is patterned by a general photolithography technique. Using the patterned resist as a mask, a part of the mask material 3 is selectively removed by etching. As an etching method, wet etching using hydrofluoric acid, dry etching such as reactive ion etching (RIE), or the like can be used. Thereafter, the resist is removed with oxygen plasma or sulfuric acid.
（ハ）次に、図６に示すように、マスク材３をマスクとして用いて、マグネシウム（Ｍｇ）やベリリウム（Ｂｅ）等のｐ型不純物をイオン注入する。イオン注入後、フッ酸等のウェットエッチングでマスク材３を除去する。その後、１０００℃以上の高温でアニール処理を行うことによりｐ型不純物を活性化させ、電界緩和領域４を形成する。なお、必要に応じて、化学的機械的研磨（ＣＭＰ）等により基体１の裏面６ｃの研磨（ポリッシング）や研削（バックグラインディング）が行われる。 (C) Next, as shown in FIG. 6, p-type impurities such as magnesium (Mg) and beryllium (Be) are ion-implanted using the mask material 3 as a mask. After the ion implantation, the mask material 3 is removed by wet etching such as hydrofluoric acid. Thereafter, annealing is performed at a high temperature of 1000 ° C. or higher to activate the p-type impurity, and the electric field relaxation region 4 is formed. If necessary, the back surface 6c of the substrate 1 is polished (polishing) or ground (back grinding) by chemical mechanical polishing (CMP) or the like.
（ニ）次に、窒化ガリウム基板５の表面に対して塩酸によるウェットエッチングを行う。ウェットエッチングに用いる塩酸は、常温であってもよく、８０℃〜１００℃程度に加熱してもよい。この時、上述したように、窒化ガリウム基板５の最表面である基体１の裏面６ｃはＮ極性となっており、ドリフト領域２の主面６ｂはＧａ極性となっている。この塩酸によるウェットエッチングによって、まずドリフト領域２のＧａ極性面である主面６ｂの表面酸化膜と、基体１のＮ極性面である裏面６ｃの酸化ガリウム膜（酸化膜）とが、それぞれ同時に除去される。これと同時に、ドリフト領域２の主面６ｂの窒化ガリウム面はＧａ極性面であるためウェットエッチングされないが、基体１の裏面６ｃの窒化ガリウム面はＮ極性面であるため、窒化ガリウム層が選択的に除去される。この結果、図７に示すように、窒化ガリウム層が除去された基体１の裏面６ａは、清浄な窒化ガリウム面となる。また窒化ガリウム面６ａにおいては、図２に示すようにＮ極性面よりもエッチング速度の遅い結晶面（（１１−２２）面等）が残存して、六方晶状の凸部６２が形成される。 (D) Next, wet etching with hydrochloric acid is performed on the surface of the gallium nitride substrate 5. The hydrochloric acid used for wet etching may be at room temperature or heated to about 80 ° C to 100 ° C. At this time, as described above, the back surface 6c of the base 1, which is the outermost surface of the gallium nitride substrate 5, has N polarity, and the main surface 6b of the drift region 2 has Ga polarity. By wet etching with hydrochloric acid, first, the surface oxide film on the main surface 6b, which is the Ga polar surface of the drift region 2, and the gallium oxide film (oxide film) on the back surface 6c, which is the N polar surface of the substrate 1, are simultaneously removed. Is done. At the same time, the gallium nitride surface of the main surface 6b of the drift region 2 is a Ga polar surface and is not wet-etched. However, the gallium nitride surface of the back surface 6c of the substrate 1 is an N polar surface, so the gallium nitride layer is selective. Removed. As a result, as shown in FIG. 7, the back surface 6a of the substrate 1 from which the gallium nitride layer has been removed becomes a clean gallium nitride surface. Further, on the gallium nitride surface 6a, as shown in FIG. 2, a crystal surface (such as (11-22) surface) whose etching rate is slower than that of the N-polar surface remains, and a hexagonal convex portion 62 is formed. .
（ホ）次に、図８に示すように、蒸着法又はスパッタ法等により基体１の裏面６ａにカソード電極７を形成する。カソード電極７の電極材料としては、窒化ガリウムに対してオーミック接触するチタン（Ｔｉ）やアルミニウム（Ａｌ）等の金属材料が用いられる。カソード電極７の堆積後、窒素雰囲気中で例えば８００℃以下でＲＴＡ（Rapid Thermal Anneal）等の熱処理が施される。 (E) Next, as shown in FIG. 8, a cathode electrode 7 is formed on the back surface 6a of the substrate 1 by vapor deposition or sputtering. As the electrode material of the cathode electrode 7, a metal material such as titanium (Ti) or aluminum (Al) that is in ohmic contact with gallium nitride is used. After the cathode electrode 7 is deposited, heat treatment such as RTA (Rapid Thermal Anneal) is performed in a nitrogen atmosphere at, for example, 800 ° C. or less.
（ヘ）次に、図９に示すように、ＣＶＤ法等によりドリフト領域２の主面６ｂに酸化膜等からなる表面保護絶縁膜８を成長させる。表面保護絶縁膜８上にレジストを塗布して、フォトリソグラフィ技術を用いてレジストをパターニングする。パターニングされたレジストをマスクとして用いてエッチングを行い、表面保護絶縁膜８の一部を選択的に除去した後、レジストを除去する。この結果、図１０に示すように、アノード電極を形成するための領域が開口される。 (F) Next, as shown in FIG. 9, a surface protective insulating film 8 made of an oxide film or the like is grown on the main surface 6b of the drift region 2 by CVD or the like. A resist is applied on the surface protective insulating film 8, and the resist is patterned using a photolithography technique. Etching is performed using the patterned resist as a mask to selectively remove part of the surface protective insulating film 8, and then the resist is removed. As a result, as shown in FIG. 10, a region for forming the anode electrode is opened.
（ト）次に、図１１に示すように、ドリフト領域２に電気的に接触するようにアノード電極９を堆積し、パターニングする。アノード電極９としては、ドリフト領域２とヘテロ接合を形成する多結晶シリコンにｐ型不純物を添加したものや、ドリフト領域２とショットキー接合を形成するニッケル（Ｎｉ）や金（Ａｕ）等の金属材料が用いられる。堆積法としては蒸着法やスパッタ法等がある。パターニング法としてはリフトオフが好適であるが、ドライエッチング法やウェットエッチング法を用いても構わない。以上の工程を経て、図１に示した半導体装置が完成する。 (G) Next, as shown in FIG. 11, the anode electrode 9 is deposited and patterned so as to be in electrical contact with the drift region 2. As the anode electrode 9, a p-type impurity added to polycrystalline silicon forming a heterojunction with the drift region 2, or a metal such as nickel (Ni) or gold (Au) forming a Schottky junction with the drift region 2 is used. Material is used. Deposition methods include vapor deposition and sputtering. A lift-off method is suitable as the patterning method, but a dry etching method or a wet etching method may be used. Through the above steps, the semiconductor device shown in FIG. 1 is completed.
次に、ｎ＋型の窒化ガリウムからなる基体に対してフッ酸のみで洗浄を行った比較例としてのサンプルＡ、同様の基体に対して１００℃の６０％塩酸によって洗浄を行った本発明の実施例のサンプルＢ、同様の基体に対して１００℃の１００％塩酸によって洗浄を行った本発明の実施例のサンプルＣを作製した。図１２〜図１４に、サンプルＡのＮ極性面の光学顕微鏡像と、サンプルＢのＮ極性面の光学顕微鏡像と、サンプルＣの走査型電子顕微鏡（ＳＥＭ）像とをそれぞれ示す。 Next, Sample A as a comparative example in which the substrate made of n + -type gallium nitride was cleaned only with hydrofluoric acid, and the same substrate was cleaned with 60% hydrochloric acid at 100 ° C. Sample B of the example and sample C of the example of the present invention were prepared by washing the same substrate with 100% hydrochloric acid at 100 ° C. 12 to 14 show an optical microscope image of the N-polar surface of sample A, an optical microscope image of the N-polar surface of sample B, and a scanning electron microscope (SEM) image of sample C, respectively.
図１２に示すように、フッ酸のみで洗浄を行ったサンプルＡの表面が平坦であるのに対して、図１３に示すように、１００℃の塩酸で洗浄を行ったサンプルＢには表面に凹凸が形成されているのが分かる。また、図１４のサンプルＣのＳＥＭ像を見ると、塩酸を用いたウェットエッチングによって生じた凹凸は、窒化ガリウムのウェットエッチング速度の遅い（１１−２２）面を反映した六方晶状であることが分かる。 As shown in FIG. 12, the surface of sample A cleaned with only hydrofluoric acid is flat, whereas as shown in FIG. 13, sample B cleaned with hydrochloric acid at 100.degree. It can be seen that irregularities are formed. Further, when the SEM image of the sample C in FIG. 14 is seen, the unevenness caused by wet etching using hydrochloric acid is a hexagonal crystal reflecting the (11-22) plane of gallium nitride having a low wet etching rate. I understand.
図１５に、サンプルＡとサンプルＢのＮ極性面に、それぞれの洗浄工程の後にチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造からなるカソード電極を堆積し、その後に窒素雰囲気中でアニール処理を行った際の、接触抵抗のアニール温度依存性グラフを示す。 In FIG. 15, a cathode electrode having a laminated structure of titanium (Ti) and aluminum (Al) is deposited on the N-polar surfaces of Sample A and Sample B after each cleaning step, and then annealed in a nitrogen atmosphere. The annealing temperature dependence graph of contact resistance at the time of performing is shown.
図１５から、フッ酸のみで洗浄を行ったサンプルＡと比べて、１００℃の塩酸でウェットエッチングを行ったサンプルＢの方が、アニール温度５００〜７００℃において大きく接触抵抗が低減している。また、８００℃までアニール温度を上げると、接触抵抗が大きく上がっていることが分かる。 From FIG. 15, compared with sample A that was cleaned only with hydrofluoric acid, sample B that was wet-etched with hydrochloric acid at 100 ° C. had a larger contact resistance at annealing temperatures of 500 to 700 ° C. It can also be seen that when the annealing temperature is increased to 800 ° C., the contact resistance is greatly increased.
図１６に、ｎ＋型の窒化ガリウムからなる基体を１００℃の塩酸で洗浄した後にカソード電極を堆積した際の、接触抵抗の塩酸濃度依存性を示す。塩酸濃度６０％未満では、塩酸濃度の上昇とともに接触抵抗は減少する傾向にあることが分かる。また、６０％〜１００％では接触抵抗は飽和しており、塩酸濃度６０％〜１００％の範囲で最も接触抵抗が低くなっていることが分かる。 FIG. 16 shows the dependence of the contact resistance on the concentration of hydrochloric acid when the cathode electrode is deposited after the substrate made of n + -type gallium nitride is washed with 100 ° C. hydrochloric acid. It can be seen that when the hydrochloric acid concentration is less than 60%, the contact resistance tends to decrease as the hydrochloric acid concentration increases. Further, it can be seen that the contact resistance is saturated at 60% to 100%, and the contact resistance is lowest in the range of hydrochloric acid concentration of 60% to 100%.
本発明の実施の形態に係る半導体装置の製造方法によれば、ｎ＋型の窒化ガリウムからなる基体１のＮ極性面である裏面６ｃにカソード電極７を堆積する工程の前に、カソード電極７と接触させる基体１の裏面６ｃに、塩酸によるウェットエッチングを行う。これにより、基体１の裏面６ｃの酸化ガリウム膜を除去すると同時に裏面研磨等によって生じたダメージを受けた窒化ガリウム層を除去することができ、清浄な窒化ガリウム面６ａを形成することができる。そして、窒化ガリウム面６ａにカソード電極７を堆積することで、清浄な窒化ガリウムとカソード電極の界面を形成することが可能となる。 According to the method for manufacturing a semiconductor device according to the embodiment of the present invention, before the step of depositing the cathode electrode 7 on the back surface 6c which is the N-polar surface of the base body 1 made of n + type gallium nitride, the cathode electrode 7 Wet etching with hydrochloric acid is performed on the back surface 6c of the substrate 1 brought into contact with the substrate. As a result, the gallium oxide film on the back surface 6c of the substrate 1 can be removed, and at the same time, the damaged gallium nitride layer caused by the back surface polishing or the like can be removed, and a clean gallium nitride surface 6a can be formed. Then, by depositing the cathode electrode 7 on the gallium nitride surface 6a, it becomes possible to form a clean interface between the gallium nitride and the cathode electrode.
更に、基体１のＮ極性面を塩酸でウェットエッチングすることにより、Ｎ極性面がエッチングされた平坦な面６１に、Ｎ極性面よりもエッチング速度の遅い結晶面（（１１−２２）面等）が残存し、六方晶状の凸部６２が形成される。この凹凸によって、基体１とカソード電極７とのオーミック接触面積が増加し、単位面積当たりの接触抵抗をより低減することができる。 Further, by wet etching the N-polar surface of the substrate 1 with hydrochloric acid, a flat surface 61 etched with the N-polar surface has a crystal surface ((11-22) surface, etc.) having a slower etching rate than the N-polar surface. Remains, and a hexagonal projection 62 is formed. The unevenness increases the ohmic contact area between the substrate 1 and the cathode electrode 7, and the contact resistance per unit area can be further reduced.
また、基体１のＮ極性面に対して塩酸によるウェットエッチングを行うときに、塩酸の濃度を６０％以上とすることにより、塩酸の濃度が６０％未満の場合と比較して接触抵抗をより低減することができる。 In addition, when wet etching with hydrochloric acid is performed on the N-polar surface of the substrate 1, the contact resistance is further reduced by setting the concentration of hydrochloric acid to 60% or more compared to the case where the concentration of hydrochloric acid is less than 60%. can do.
また、基体１のＮ極性面に対して塩酸によるウェットエッチングを行うときに、加熱された塩酸を用いることにより、フッ酸のみで洗浄を行った場合と比較して接触抵抗をより低減することができる。 In addition, when wet etching with hydrochloric acid is performed on the N-polar surface of the substrate 1, the contact resistance can be further reduced by using heated hydrochloric acid as compared with the case where cleaning is performed with only hydrofluoric acid. it can.
また、基体１のＮ極性面に対して塩酸によるウェットエッチングを行うことにより生じた窒化ガリウム面６ａにカソード電極７を堆積した後に、７００℃以下で熱処理を行うことにより、フッ酸のみで洗浄を行った場合と比較して接触抵抗をより低減することができる。 Further, after the cathode electrode 7 is deposited on the gallium nitride surface 6a generated by performing wet etching with hydrochloric acid on the N-polar surface of the substrate 1, cleaning is performed only with hydrofluoric acid by performing heat treatment at 700 ° C. or lower. The contact resistance can be further reduced as compared with the case where it is performed.
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the embodiment. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、本発明の実施の形態において、半導体装置の一例としてダイオードを説明したが、本発明の実施の形態に係る半導体装置は、発光ダイオード等の窒化ガリウム基板と電極とをオーミック接触させる構造を有する種々の半導体装置にも適用できるのは勿論である。 For example, in the embodiment of the present invention, the diode has been described as an example of the semiconductor device. However, the semiconductor device according to the embodiment of the present invention has a structure in which a gallium nitride substrate such as a light emitting diode and an electrode are in ohmic contact. Of course, the present invention can also be applied to various semiconductor devices.
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
１…基体
２…ドリフト領域
３…マスク材
４…電界緩和領域
５…窒化ガリウムウェハ（窒化ガリウム基板）
６ａ…裏面（窒化ガリウム面）
６ｂ…主面
６ｃ…裏面
７…カソード電極
８…表面保護絶縁膜
９…アノード電極
１０…空乏層
１１…順方向電流
６１…平坦な面
６２…凸部
DESCRIPTION OF SYMBOLS 1 ... Base | substrate 2 ... Drift area | region 3 ... Mask material 4 ... Electric field relaxation area | region 5 ... Gallium nitride wafer (gallium nitride substrate)
6a ... Back surface (gallium nitride surface)
6b ... Main surface 6c ... Back surface 7 ... Cathode electrode 8 ... Surface protective insulating film 9 ... Anode electrode 10 ... Depletion layer 11 ... Forward current 61 ... Flat surface 62 ... Projection
Claims (7)
前記基板がガリウム極性面と、前記ガリウム極性面に対向する窒素極性面とを有しており、前記窒素極性面に対して塩酸を用いたウェットエッチングを行う工程と、
前記ウェットエッチングを行った窒素極性面に前記電極を形成する工程
とを含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a substrate made of gallium nitride and an electrode in ohmic contact with the substrate,
The substrate has a gallium polar surface and a nitrogen polar surface opposed to the gallium polar surface, and performing wet etching using hydrochloric acid on the nitrogen polar surface;
And a step of forming the electrode on the nitrogen polar surface subjected to the wet etching.
前記窒化ガリウム面にオーミック接触する電極
とを備え、
前記窒化ガリウム面において、前記窒素極性面からなる平坦な面と、前記窒素極性面よりも塩酸を用いたウェットエッチングでのエッチング速度が遅い六方晶状の凸部とにより凹凸が形成されていることを特徴とする半導体装置。 A substrate made of gallium nitride having a gallium polar face and a gallium nitride face facing the gallium polar face and etched with hydrochloric acid on the nitrogen polar face;
An electrode in ohmic contact with the gallium nitride surface,
In the gallium nitride surface, irregularities are formed by a flat surface composed of the nitrogen polar surface and a hexagonal convex portion having a slower etching rate in the wet etching using hydrochloric acid than the nitrogen polar surface. A semiconductor device characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013211727A JP6255874B2 (en) | 2013-10-09 | 2013-10-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013211727A JP6255874B2 (en) | 2013-10-09 | 2013-10-09 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015076506A JP2015076506A (en) | 2015-04-20 |
| JP6255874B2 true JP6255874B2 (en) | 2018-01-10 |
Family
ID=53001132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013211727A Active JP6255874B2 (en) | 2013-10-09 | 2013-10-09 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6255874B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106601825B (en) * | 2016-12-30 | 2019-12-03 | 中国科学院微电子研究所 | Gallium nitride base power diode and preparation method thereof |
| CN110504330B (en) * | 2019-07-29 | 2022-11-08 | 广微集成技术（深圳）有限公司 | Schottky diode and preparation method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791120B2 (en) * | 2002-03-26 | 2004-09-14 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor device and method of fabricating the same |
| JP2004071657A (en) * | 2002-08-01 | 2004-03-04 | Nec Corp | Group iii nitride semiconductor element, manufacturing method thereof and group iii nitride semiconductor substrate |
| JP2006100801A (en) * | 2004-09-01 | 2006-04-13 | Sumitomo Electric Ind Ltd | Epitaxial substrate and semiconductor device |
| JP4670489B2 (en) * | 2005-06-06 | 2011-04-13 | 日立電線株式会社 | Light emitting diode and manufacturing method thereof |
| JP2007273844A (en) * | 2006-03-31 | 2007-10-18 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| EP2518758B1 (en) * | 2009-12-22 | 2015-09-16 | Tokuyama Corporation | Method for forming an n-type contact electrode comprising a group iii nitride semiconductor |
| WO2012090254A1 (en) * | 2010-12-28 | 2012-07-05 | Ｄｏｗａエレクトロニクス株式会社 | Electrode for ohmic contact with n-type group iii nitride semiconductor and method for manufacturing same |
-
2013
- 2013-10-09 JP JP2013211727A patent/JP6255874B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015076506A (en) | 2015-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5334149B2 (en) | Nitride semiconductor field effect transistor | |
| JP5337415B2 (en) | Heterojunction field effect transistor and method of manufacturing heterojunction field effect transistor | |
| US9093284B2 (en) | Aluminum gallium nitride etch stop layer for gallium nitride based devices | |
| US10319829B2 (en) | Method and system for in-situ etch and regrowth in gallium nitride based devices | |
| US9922838B2 (en) | Selective, electrochemical etching of a semiconductor | |
| TWI508308B (en) | Gan-based schottky diode having dual metal, partially recessed electrode | |
| US20160035719A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5792922B2 (en) | Schottky barrier diode and manufacturing method thereof | |
| JP2011129769A (en) | Nitride semiconductor device, and method of manufacturing the same | |
| JP6004561B2 (en) | Method for manufacturing silicon carbide semiconductor element | |
| JP2018060847A (en) | Semiconductor device | |
| TW201421704A (en) | GaN-based schottky diode having partially recessed anode | |
| JP2007048783A (en) | Schottky diode and its manufacturing method | |
| JP2008130699A (en) | Wideband gap semiconductor device and manufacturing method therefor | |
| JP6255874B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4942255B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP2009200332A (en) | Nitride semiconductor device and method of manufacturing the same | |
| CN113628962B (en) | III-nitride enhanced HEMT device and manufacturing method thereof | |
| JP6540547B2 (en) | MPS diode | |
| JP2005026408A (en) | Semiconductor element and its fabricating process | |
| JP2010087376A (en) | Manufacturing method of semiconductor device including semiconductor laminate | |
| KR101652246B1 (en) | GaN-BASED NONVOLATILE MEMORY DEVICE AND FORMING METHOD FOR THE SAME | |
| CN113628963B (en) | III-nitride enhanced HEMT device and manufacturing method thereof | |
| JP5709630B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2015130388A (en) | Semiconductor device and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6255874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |