JP6252934B2 - 省電力機能を備える論理回路 - Google Patents
省電力機能を備える論理回路 Download PDFInfo
- Publication number
- JP6252934B2 JP6252934B2 JP2013238370A JP2013238370A JP6252934B2 JP 6252934 B2 JP6252934 B2 JP 6252934B2 JP 2013238370 A JP2013238370 A JP 2013238370A JP 2013238370 A JP2013238370 A JP 2013238370A JP 6252934 B2 JP6252934 B2 JP 6252934B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- control signal
- clock
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
- Logic Circuits (AREA)
Description
クロック信号を有効または無効に設定するクロック制御信号に基づいて、クロック信号を出力するクロック信号出力手段と、前記クロック信号出力手段の出力するクロック信号に応答して動作する不揮発性の記憶素子と、を備える回路モジュールと、
前記回路モジュールへの電源の供給と停止を指示する電源制御信号と前記クロック制御信号との論理演算を行う論理演算回路と、
電源線と前記回路モジュールとの間に設けられ、前記電源線から前記回路モジュールに電源が供給される第1の状態と前記電源線から前記回路モジュールへの電源の供給を遮断する第2の状態を、前記論理演算回路による論理演算の結果に基づいて、設定するスイッチ手段と、を備える、
ことを特徴とする。
通常状態では、ORゲート11Aには、Lレベルの電源制御信号PG_AとHレベルのクロック制御信号CEN_Aが供給され、ORゲート11AはLレベルの信号を出力する。このため、電源スイッチ12Aがオンし、回路モジュール20Aに電源が供給される。また、回路モジュール20A内のANDゲート21は、クロック制御信号CEN_AがHレベルのため、クロック信号CLKを出力する。回路モジュール20Aは、供給された電源を用いて、クロック信号に応答して、演算処理を行う。回路モジュール20Bも同様である。
10(10A,10B) 電源切り替え回路
11(11A,11B),15 ORゲート(ゲート手段)
12(12A,12B),14 電源スイッチ(スイッチ手段)
13 ANDゲート(ゲート手段)
20,20A,20B 回路モジュール
21 ANDゲート
22,23 不揮発性記憶回路
24 組み合わせ回路
30 電源制御回路
40 演算処理回路
50 クロック生成回路
VDD 電源
VSS 接地電源
VVDD バーチャル電源
VDDL 電源線
VSSL 接地電源線
VVDDL バーチャル電源線
CLK クロック信号
CEN,CEN_A,CEN_B クロック制御信号
PG,PG_A,EN_B 電源制御信号
Claims (4)
- クロック信号を有効または無効に設定するクロック制御信号に基づいて、クロック信号を出力するクロック信号出力手段と、前記クロック信号出力手段の出力するクロック信号に応答して動作する不揮発性の記憶素子と、を備える回路モジュールと、
前記回路モジュールへの電源の供給と停止を指示する電源制御信号と前記クロック制御信号との論理演算を行う論理演算回路と、
電源線と前記回路モジュールとの間に設けられ、前記電源線から前記回路モジュールに電源が供給される第1の状態と前記電源線から前記回路モジュールへの電源の供給を遮断する第2の状態を、前記論理演算回路による論理演算の結果に基づいて、設定するスイッチ手段と、を備える、
ことを特徴とする論理回路。 - 前記スイッチ手段は、前記回路モジュールの電源供給を有効とする電源制御信号とクロック信号を有効に設定するクロック制御信号が共に入力されている場合は前記第1の状態を維持し、他の場合は前記第2の状態を維持する、
ことを特徴とする請求項1に記載の論理回路。 - 前記論理演算回路は、前記電源制御信号が電源の供給を指示し且つ前記クロック制御信号が前記回路モジュールのクロック信号を有効に設定する場合に前記スイッチ手段を前記第1の状態に設定させる、
ことを特徴とする請求項1又は2に記載の論理回路。 - 前記回路モジュールは、前記クロック信号に応答して、入力信号を取り込んで出力する入力用不揮発性記憶回路と、前記入力用不揮発性記憶回路に記憶されているデータに基づいて論理演算を行う組み合わせ回路と、前記クロック信号に応答して、前記組み合わせ回路の出力を記憶して出力する出力用不揮発性記憶回路と、を備える、
ことを特徴とする請求項1乃至3の何れか1項に記載の論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013238370A JP6252934B2 (ja) | 2013-11-18 | 2013-11-18 | 省電力機能を備える論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013238370A JP6252934B2 (ja) | 2013-11-18 | 2013-11-18 | 省電力機能を備える論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015099451A JP2015099451A (ja) | 2015-05-28 |
JP6252934B2 true JP6252934B2 (ja) | 2017-12-27 |
Family
ID=53376037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013238370A Active JP6252934B2 (ja) | 2013-11-18 | 2013-11-18 | 省電力機能を備える論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6252934B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6551844B2 (ja) * | 2016-01-06 | 2019-07-31 | 国立大学法人東北大学 | 半導体装置 |
JP6795561B2 (ja) * | 2018-09-06 | 2020-12-02 | Necプラットフォームズ株式会社 | 消費電力制御装置、システム、方法およびプログラム |
US10848166B1 (en) * | 2019-12-06 | 2020-11-24 | Analog Devices International Unlimited Company | Dual mode data converter |
US20240184349A1 (en) * | 2021-03-31 | 2024-06-06 | Tohoku University | Semiconductor circuit device |
JP2023040972A (ja) | 2021-09-10 | 2023-03-23 | 国立大学法人東北大学 | 半導体回路装置及び論理回路設計支援装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3727838B2 (ja) * | 2000-09-27 | 2005-12-21 | 株式会社東芝 | 半導体集積回路 |
AU2003201503A1 (en) * | 2002-02-06 | 2003-09-02 | Koninklijke Philips Electronics N.V. | Digital electronic circuit with low power consumption |
JP2004110245A (ja) * | 2002-09-17 | 2004-04-08 | Fujitsu Ltd | 半導体集積回路装置 |
JP4231887B2 (ja) * | 2006-09-28 | 2009-03-04 | 株式会社東芝 | 不揮発ラッチ回路および不揮発性フリップフロップ回路 |
US8295079B2 (en) * | 2007-08-31 | 2012-10-23 | Tokyo Institute Of Technology | Nonvolatile SRAM/latch circuit using current-induced magnetization reversal MTJ |
JP5238430B2 (ja) * | 2008-09-25 | 2013-07-17 | 株式会社東芝 | 記憶装置 |
JP5234547B2 (ja) * | 2009-03-27 | 2013-07-10 | 国立大学法人東京工業大学 | 電子回路 |
JP5716372B2 (ja) * | 2010-12-08 | 2015-05-13 | 富士通株式会社 | 不揮発性ラッチ回路および半導体集積回路 |
-
2013
- 2013-11-18 JP JP2013238370A patent/JP6252934B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015099451A (ja) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6252934B2 (ja) | 省電力機能を備える論理回路 | |
US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
EP3280051A1 (en) | Electronic circuit | |
JP2004159338A (ja) | スリープモードでデータ保存が可能なmtcmosフリップ・フロップ回路 | |
US9032236B2 (en) | Semiconductor device and power supply control method of the semiconductor device | |
KR20130001133A (ko) | 전력의 게이트 제어를 통한 집적 회로 | |
JP2004021574A (ja) | 半導体装置 | |
JP2010010920A (ja) | 半導体集積回路 | |
US10373677B2 (en) | Semiconductor device to reduce energy consumed to write data | |
KR101188781B1 (ko) | 임계 전압 스케일링 또는 스택 구조의 트랜지스터를 이용한 저전력 래치 장치 | |
KR100559738B1 (ko) | 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법 | |
KR20080014531A (ko) | 전원 전압 제어 및 파워 게이팅(powergating)을 이용한 누설 전류 감소 방법 및 그방법을 이용한 반도체 장치. | |
KR100720700B1 (ko) | 비휘발성 저장 소자를 포함하는 디지털 집적 회로 | |
US20080054956A1 (en) | System-on-chip including deepstop mode and method thereof | |
US9087573B2 (en) | Memory device and driving method thereof | |
JP2005079360A (ja) | 半導体集積回路 | |
US9483100B2 (en) | Method and apparatus for power gating hardware components in a chip device | |
US20090201063A1 (en) | Dynamic semiconductor device | |
JP5545040B2 (ja) | 半導体装置 | |
JP2009105699A (ja) | 半導体集積回路、および、その起動方法 | |
EP3200192B1 (en) | Non-volatile non-shadow flip-flop | |
JP4384970B2 (ja) | スキャンチェーン及びバウンダリスキャンを使用した節電方法 | |
Patel et al. | Low power SOC design Techniques | |
Nan et al. | Low power challenge and solution for advanced mobile device design | |
JP2011004240A (ja) | 半導体装置及び半導体装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6252934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |