JP6251738B2 - 半導体ガスセンサ - Google Patents

半導体ガスセンサ Download PDF

Info

Publication number
JP6251738B2
JP6251738B2 JP2015518001A JP2015518001A JP6251738B2 JP 6251738 B2 JP6251738 B2 JP 6251738B2 JP 2015518001 A JP2015518001 A JP 2015518001A JP 2015518001 A JP2015518001 A JP 2015518001A JP 6251738 B2 JP6251738 B2 JP 6251738B2
Authority
JP
Japan
Prior art keywords
gate
gas
potential
cmos inverter
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015518001A
Other languages
English (en)
Other versions
JPWO2014188563A1 (ja
Inventor
利幸 宇佐川
利幸 宇佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2014188563A1 publication Critical patent/JPWO2014188563A1/ja
Application granted granted Critical
Publication of JP6251738B2 publication Critical patent/JP6251738B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • G01N33/0009—General constructional details of gas analysers, e.g. portable test equipment
    • G01N33/0027—General constructional details of gas analysers, e.g. portable test equipment concerning the detector
    • G01N33/0036—General constructional details of gas analysers, e.g. portable test equipment concerning the detector specially adapted to detect a particular component
    • G01N33/005—H2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Molecular Biology (AREA)
  • Computer Hardware Design (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Description

本発明は、半導体材料を用いたガスセンサ、いわゆる半導体ガスセンサに関し、特に、水素ガス、水素化合物ガス、または極性分子ガスの検知に用いる半導体ガスセンサに適用して有効な技術に関するものである。
水素ガス等を検知するガスセンサには、例えば触媒金属をゲートに用いたＭＯＳ（金属−酸化物−半導体）構造の半導体ガスセンサがある。
例えば特開２００９−３００２９７号公報（特許文献１）には、酸素を含有する酸素ドープチタンとチタン微結晶とが混合したＴｉ改質膜、Ｔｉ改質膜上に形成された複数の結晶粒からなるプラチナ膜とを有し、複数の結晶粒間にある粒界領域に酸素とチタンとが存在するゲート構造が開示されている。
また、特開２０１２−０７３１５４号公報（特許文献２）には、基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極とを具備し、ゲート電極は、酸素を含有する酸素ドープアモルファス金属とこの金属の酸化物結晶とが混合した金属酸化物混合膜と、金属酸化物混合膜上に設けられたプラチナ膜とを有することが記載されている。
また、国際特許公開ＷＯ １１／０５５６０５号公報（特許文献３）には、低電圧電源で１年以上の動作を可能とする低消費電力のＭＩＳＦＥＴ型水素ガスセンサが開示されている。ＳＯＩ基板のＳｉ基板をくり抜いたＭＥＭＳ領域にセンサ用ＦＥＴを形成し、センサ用ＦＥＴのＰｔ−Ｔｉ−Ｏゲートとソース電極との間、およびＰｔ−Ｔｉ−Ｏゲートとドレイン電極との間にそれぞれヒータ配線を折り曲げて配置する技術が記載されている。
また、特開２０１０−００８３７１号公報（特許文献４）には、センサチップと、センサチップを搭載するステムと、上部と側部とを有し、側部の最下部がステムの外周と溶接された金属キャップと、を含み、ステムと金属キャップによってセンサチップが囲まれた可燃性ガスセンサが開示されている。
特開２００９−３００２９７号公報 特開２０１２−０７３１５４号公報 国際特許公開ＷＯ １１／０５５６０５号公報 特開２０１０−００８３７１号公報
これまで、水素ガス、水素化合物ガス、または極性分子ガスに対しては、ガス濃度を連続して測定する半導体ガスセンサが提案されていた。しかし、ガス濃度を連続的に知る必要がある一方で、実際には、１または２以上の設定した範囲のガス濃度の情報が必要となることが多い。すなわち、１または２以上の特定のガス濃度を検知し、警告または警報を出すことのできる、簡単な構造で、かつ、操作が容易である半導体ガスセンサが望まれている。
本発明は、水素ガス、水素化合物ガス、または極性分子ガスに対して、１または２以上の特定のガス濃度を検知し、警告または警報を正確に出すことのできる半導体ガスセンサを提供する。
また、本発明は、指定されたガス濃度を、入力設定を変えるだけで検知することのできる半導体ガスセンサを提供する。
また、本発明は、検知ガスに由来しない、ＭＯＳ構造に起因するしきい値電圧の温度補償（ドリフトまたは変動）を低減した半導体ガスセンサを提供する。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
上記課題を解決するために、本発明の半導体ガスセンサは、触媒ゲートを備えるｎチャネル型電界効果トランジスタと触媒ゲートを備えるｐチャネル型電界効果トランジスタとから構成されるＣＭＯＳインバータを有する。検知したいガス濃度により決まるセンサ応答しきい値強度ΔＶｇｔｈとＣＭＯＳインバータのしきい値入力電位Ｖｔｃとを用いて、ＣＭＯＳインバータの入力設定ゲート電位Ｖｉｎ（Ｄ）をＶｉｎ（Ｄ）＝Ｖｔｃ−ΔＶｇｔｈとなるように設定する。
本発明によれば、水素ガス、水素化合物ガス、または極性分子ガスに対して、１または２以上の特定のガス濃度を検知し、警告または警報を正確に出すことのできる半導体ガスセンサを提供することができる。
また、本発明によれば、指定されたガス濃度を、入力設定を変えるだけで検知することのできる半導体ガスセンサを提供することができる。
また、本発明によれば、検知ガスに由来しない、ＭＯＳ構造に起因するしきい値電圧の温度補償（ドリフトまたは変動）を低減した半導体ガスセンサを提供することができる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
実施例１によるＳｉ−ＭＯＳＦＥＴ型ガスセンサにおける空気希釈水素濃度（Ｃ）に対する応答強度（ΔＶｇ）の実験データをまとめたグラフ図である。 実施例１による０．１％水素照射に対するＰｔ−Ｔｉ−Ｏゲート構造のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのＩ−Ｖ特性の一例を示すグラフ図である。 実施例１による室温（２４℃程度）と高温（１１５℃）において測定されたＰｔ−Ｔｉ−Ｏゲート構造のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのＩ−Ｖ特性の一例を示すグラフ図である。 実施例１による触媒作用を有するゲートを備えるＣＭＯＳインバータを示す回路図である。 実施例１によるＣＭＯＳインバータの入力電位（Ｖｉｎ）に対する出力電位（Ｖｏｕｔ）の論理反転特性を示すグラフ図である。 実施例１によるＣＭＯＳインバータのセンサ応答強度（ΔＶｇ）に対する出力電位（Ｖｏｕｔ）の論理反転特性を示すグラフ図である。 実施例１および３によるオペアンプを用いた反転加算増幅回路を説明する概略図である。 実施例１による触媒ゲートＣＭＯＳ型水素センサのゲート構造部分を拡大して示す断面模式図である。 実施例１によるＣＭＯＳインバータの平面図の一例である。 実施例１によるＣＭＯＳインバータを構成するｎＭＯＳトランジスタの要部断面図（図９のＡ−Ａ´線に沿った要部断面図）である。 実施例１によるＣＭＯＳインバータを構成するｐＭＯＳトランジスタの要部断面図（図９のＢ−Ｂ´線に沿った要部断面図）である。 実施例２によるＳｉ−ＭＩＳＦＥＴ型ガスセンサのゲート構造部分を拡大して示す断面模式図である。 実施例２によるセンサ応答強度（ΔＶｇ）のエタノールガス濃度依存性を示すグラフ図である。 実施例３によるガスセンサを構成するｐＭＯＳトランジスタおよびｎＭＯＳトランジスタの平面図の一例である。 実施例４による触媒ゲートＣＭＯＳ型水素センサのゲート構造部分を拡大して示す断面模式図である。 実施例４によるＣＭＯＳインバータの平面図の一例である。 実施例４によるＣＭＯＳインバータを構成するｎＭＯＳトランジスタの要部断面図（図１６のＡ−Ａ´線に沿った要部断面図）である。 実施例４によるＣＭＯＳインバータを構成するｐＭＯＳトランジスタの要部断面図（図１６のＢ−Ｂ´線に沿った要部断面図）である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態においては、電界効果トランジスタを代表するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をＭＯＳトランジスタと言い、ｐチャネル型のＭＯＳＦＥＴをｐＭＯＳトランジスタと略し、ｎチャネル型のＭＯＳＦＥＴをｎＭＯＳトランジスタと略す。
また、以下の実施の形態においては、半導体ガスセンサをガスセンサと記載し、触媒作用を有するゲートを触媒ゲートと記載し、触媒作用を有するゲートを備えるＣＭＯＳインバータを触媒ゲートＣＭＯＳインバータと記載する。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
本実施の形態は、ガスセンサのセンシング技術に係るものであり、ガス種としては、水素ガス、水素化合物ガス、または極性分子ガスを想定している。ガス検知機構はそれぞれ異なるが、しきい値電圧のシフト量をセンサ信号として取り出すことにより、ガス濃度が検知される点は共通である。ガス検知機構は、ガス種と触媒ゲート構造の性質とで決まる。
水素ガスの場合は、触媒ゲートの触媒作用により水素分子を水素原子に解離し、触媒ゲートとゲート絶縁膜との界面に形成される水素誘起双極子によるしきい値電圧のシフト量からガス濃度を検知する。
水素化合物ガスの場合は、触媒ゲートの触媒作用により水素化合物分子から水素原子が解離（アンモニア、硫化水素等）し、水素ガスと同様なセンシング原理によりガス濃度を検知する。
極性分子ガスの場合は、ナノコンポジット構造等を用いた触媒ゲート構造を用いる。ナノスケールの容量結合ゲート構造に極性分子（例えばエタノール、アンモニア等）が吸着し、分極することによってしきい値電圧が変化する。この時のしきい値電圧のシフト量からガス濃度を検知する。多くの極性分子（分子自体が双極子モーメントを有する）では、触媒作用により水素原子を解離させることはできないが、エタノールまたはアンモニアでは、水素原子を解離させることができる。エタノールまたはアンモニアのように両方の性質を有する場合、吸着後に分極するので、強弱はあっても両方のセンシング機構により、しきい値電圧のシフトが発生している可能性が高い。
まず、実施の形態によるガスセンサがより明確となると思われるため、本発明者によって検討された水素ガスを検知する種々のガスセンサの構造および本発明者によって見いだされた種々のガスセンサにおける解決しようとする課題について詳細に説明する。
水素ガスを検知するガスセンサには、ゲートに触媒金属、例えばＰｄ（パラジウム）を用いたＰｄゲート構造のＳｉ（シリコン）−ＭＯＳＦＥＴ（金属−酸化物−半導体・電界効果トランジスタ）型ガスセンサがある（例えばLundstrom 他、Applied Physics Letters、Vol26、No2、15(1975)55-57参照）。
このＰｄゲート構造のＳｉ−ＭＯＳＦＥＴ型ガスセンサにおいては、水素ガスを検知するセンシング原理は、例えば以下のように提案されている。まず、Ｐｄゲートの表面で水素分子がその触媒作用により解離され、Ｐｄゲートとゲート絶縁膜との界面に水素原子（または陽子）が拡散により移動する。そして、双極子モーメントを持つ形で分極（陽子と電子の重心が分離する状態）した陽子と電子の対が、Ｐｄゲートとゲート絶縁膜との界面近傍に形成される。これにより、Ｐｄゲート構造のＳｉ−ＭＯＳＦＥＴ型ガスセンサのしきい値電圧がシフトする。この現象を利用して、水素ガス濃度を検知することができる。
現在では、ＰｄまたはＰｔ（プラチナ）などの触媒金属をゲートに用いたＭＯＳＦＥＴ型ガスセンサを、水素ガス以外のガス、例えば水素化合物ガスまたは極性分子ガスへ適用する検討も行われている（例えばI. Lundstrom、Sensors and Actuators、B1(1990)15-20参照）。さらに、ＰｄまたはＰｔをゲートに用いたＭＯＳＦＥＴ型ガスセンサの信頼性を向上させるため、Ｐｔ−Ｔｉ−Ｏ（プラチナ−チタン−酸素）をゲートに用いたＰｔ−Ｔｉ−Ｏゲート構造のＭＩＳＦＥＴ（金属−絶縁物−半導体・電界効果型トランジスタ）型ガスセンサ（例えば前述の特許文献１）が提案されている。ここで、ＭＩＳとは、金属−絶縁物−半導体の略号であり、ＭＯＳの上位概念である。
水素ガスの場合、ＭＯＳＦＥＴ型ガスセンサのしきい値電圧Ｖｔｈのシフト量の絶対値（以下、センサ応答強度と記す）をΔＶｇと表すと、センサ応答強度ΔＶｇは、水素分子の触媒作用を有するゲート金属の表面の解離吸着を反映して、
ΔＶｇ＝ΔＶｇｍａｘ×√（Ｃ／Ｃ０）／（１＋√（Ｃ／Ｃ０））
・・・式（１）
と表すことができる。ここで、ΔＶｇｍａｘはセンサ応答強度ΔＶｇの最大値、Ｃはガスセンサ近傍の水素ガス濃度、Ｃ０はガスセンサの水素吸着サイトの半分を埋める時の水素濃度である（例えばT. Usagawa 他、IEEE Sensors Journal、12(2012)2243-2248参照）。従って、センサ応答強度ΔＶｇを測定することにより、水素ガス濃度を検知することができる。
また、エチルアルコール等の極性を持つ極性分子ガスの場合も、極性分子ガスを検知するセンシング原理は、上記式（１）と少し異なるが、水素ガスの場合と同様に、ＭＯＳＦＥＴ型ガスセンサのセンサ応答強度ΔＶｇから極性分子ガス濃度を検知することができる（例えば前述の特許文献２）。
また、ガスセンサの構造としては、ＭＯＳトランジスタ以外に、ＭＩＳキャパシタ（金属−絶縁物−半導体・コンデンサ）も適用されている。また、半導体材料としては、Ｓｉ半導体以外に、ＳｉＣ（炭化珪素）半導体、ＧａＡｓ（ガリウム砒素）半導体、ＧａＮ（窒化ガリウム）、ダイヤモンド（炭素）半導体等の適用も検討されている。また、ガラス基板上の薄膜トランジスタ（例えば前述の特許文献３）の適用も検討されている。
ところで、ＭＯＳＦＥＴ型ガスセンサにおけるガス濃度の検知には、小さい電圧信号を増幅して出力し、ガス濃度に変換する情報処理が用いられている。例えばＭＯＳＦＥＴ型ガスセンサのゲートに一定の電圧をかけて、ドレインとソースとの間に一定の電圧と一定の電流を流す、いわゆるボルテージフォロワー回路を用い、その回路出力を測定することによって、センサ応答強度ΔＶｇを得る方式が用いられている（例えばY.Miyahara、J.Appl.Phys.、63(1988)2431-2434の図２参照）。
すなわち、これまで提案されているＭＯＳＦＥＴ型ガスセンサでは、（１）ガス濃度を電気信号（多くの場合、電圧信号）に変換し、（２）その電気信号が小さい場合には増幅し、（３）アナログデータ（連続量）としてガス濃度を取り込み、（４）ＡＤ変換器によりアナログデータをデジタルデータに変換することで、ガス濃度を判定している。なお、上述したいずれのＭＯＳ（またはＭＩＳ）構造のガスセンサにおいても、ガス濃度を検知するメカニズムは同じである。また、センサ信号も、同様のアナログ回路を用いて検知している。
しかし、実際のニーズでは、ガス濃度を連続的に正確に知る必要がある場合もあるが、ある範囲にグループ分けされたガス濃度の情報が必要になることが多い。
実際、ガス爆発を起こす可能性のあるガスに対するガスセンサとしては、爆発下限界濃度の２５％以下で警報（赤ランプ＋音声）、爆発下限界濃度の約１％程度で警告（赤ランプ点滅）を発することがガスセンサ設置基準になっている。警報機としてガスセンサを利用する場合、ガス濃度が爆発下限濃度に達しないのに警報を発する「誤報」が少ないほど優れたガスセンサである。
また、水素ガス用ステーションに必要な水素ガスセンサの仕様例では、（１）５００ｐｐｍの水素漏れ警告レヴェル、（２）０．１％の正常使用上限、（３）０．５％のシステム警告レヴェル、（４）１％のシステムパワーオフレヴェル、（５）５％のステーションパワーオフレヴェルなど５段階のグループ分けが提案されている。
これは、１気圧空気下では、水素ガスの爆発下限界濃度は４．０％であり、（１）５００ｐｐｍの水素漏れ警告レヴェルは、ガス警報器設置マニュアルの爆発下限界濃度の約１％程度で警告に対応し、（４）１％のシステムパワーオフレヴェルは、２５％以下で警報に対応している。このように多段階に基準が設けられているのは、ガス濃度の範囲に応じて、具体的な対策が変わるからである。
しかしながら、水素ガス、水素化合物ガス、または極性分子ガスに対して、１または２以上の設定した範囲のガス濃度を検知し、警告または警報を出すことのできる、簡単な構造で、かつ操作が容易であるガスセンサが未だ実現していない。このようなガスセンサを用いることにより、センサシステムが簡素になることが期待できる。
また、ＭＯＳＦＥＴ型ガスセンサでは、しきい値電圧がドリフトする現象が現れる。この解決手段としては、差動回路が有効であると考えられている。例えばガス応答しない参照素子を用いて、センサ素子の出力と参照素子の出力との差分をとることで、検知ガスに由来しない原因によるしきい値電圧の変化をキャンセルする差動回路方式が考案されている。この方式により、ＭＯＳＦＥＴ型ガスセンサの外部環境温度の変化およびセンサ温度変動に対する温度補償を行うことができる。しかし、この方式は、センサ素子と参照素子との構造差に起因したバラツキを低減することができない。
以下に、課題をまとめる。
第１の課題は、水素ガス、水素化合物ガス、または極性分子ガスに対して、１または２以上の特定のガス濃度を検知し、警告または警報を出すことのできるガスセンサが未だ実現されていない。
第２の課題は、指定されたガス濃度を、入力設定を変えるだけで検知できるガスセンサが未だ実現されていない。
第３の課題は、検知ガスに由来しない、ＭＯＳ構造に起因するしきい値電圧の温度補償（ドリフトまたは変動）の問題が解決されていない。
以下、実施例を通じて、具体的なガスセンサの特性および構造について詳細に述べる。
図１に、Ｓｉ−ＭＯＳＦＥＴ型ガスセンサにおける空気希釈水素濃度（Ｃ）に対するセンサ応答強度（ΔＶｇ）の実験データをまとめたグラフ図を示す。ここで、センサ応答強度とは、しきい値電圧のシフト量の絶対値である。
Ｐｔ−Ｔｉ−Ｏゲート構造のＳｉ−ＭＯＳＦＥＴ型ガスセンサでは、式（１）のLangmuir公式から０．１≦Ｃ／Ｃ０≦１０の範囲において得られる式（２）によって、センサ応答強度ΔＶｇをよい精度で近似することができる。
ΔＶｇ（Ｖ）＝０．３５５ＬｏｇＣ（ｐｐｍ）−０．６１０
・・・式（２）
表１に、式（１）のLangmuir公式のΔＶｇｍａｘおよびＣ０の一例をまとめる。式（２）は、式（１）のLangmuir公式により物理現象を精度よく再現できることを示している。
表１に示すＰｔ−Ｔｉ-Ｏゲート構造におけるΔＶｇｍａｘおよびＣ０は、式（１）と式（２）とが０．１≦Ｃ／Ｃ０≦１０の範囲において同等であるとみなして導いたものである。表１に示す値は一例であり、具体的なＰｔ−Ｔｉ-Ｏゲート構造によって変わることは言うまでもない。
図１に示すように、空気希釈水素濃度Ｃに対するセンサ応答強度ΔＶｇの立ち上がりが急峻である点が、Ｐｔ−Ｔｉ−Ｏゲート構造の高感度性と高強度性を示しており、Ｐｔゲート構造およびＰｄゲート構造のＳｉ−ＭＯＳＦＥＴ型ガスセンサと異なる点である。表１に示したＰｔ−Ｔｉ−Ｏゲート構造のΔＶｇｍａｘおよびＣ０が、他の構造のΔＶｇｍａｘおよびＣ０よりも高いことが、Ｐｔ−Ｔｉ−Ｏゲート構造の高感度性と高強度性を支持している。
例えば水素濃度が４％濃度（４０,０００ｐｐｍ）で爆発濃度領域になる水素ガスの場合、４％濃度（４０,０００ｐｐｍ）に対して２５％低減された１％濃度（１０,０００ｐｐｍ）で的確に濃度検知ができれば、爆発濃度に対する警報を出すことができる。つまり、図１に太線で示すステップ型ガス応答ＳＧＲのように、１％濃度までは応答せず、１％濃度をしきい値として急激に立ち上がり、１％濃度以上では、一定の電圧を示す応答特性が実現できればよい。図１に示すＳＧＲでは、１．０Ｖが例示されているが、この値には任意性があり、ステップ関数は立下り型でも良いことは言うまでもない。
もし、水素濃度が０．０５％濃度（５００ｐｐｍ）で警告を出したければ、図１に太線で示すステップ型ガス応答ＳＧＲの立ち上がりの水素濃度を０．０５％濃度に合わせればよい。警告と警報を２点で出すには、２つのガスセンサを準備すればよく、半導体装置の場合、同一のチップに２種類のガスセンサを集積すればよい。
一方、Ｓｉ−ＭＯＳＦＥＴ型ガスセンサには、これまでｎＭＯＳトランジスタが用いられてきたが、同様に、ｐＭＯＳトランジスタを用いることができる。すなわち、ｐＭＯＳトランジスタのゲート構造がｎＭＯＳトランジスタのゲート構造と同じであれば、Ｓｉ−ＭＯＳＦＥＴ型ガスセンサのしきい値電圧の制御機構および水素応答メカニズムも双極子モーメントによるセンサモデルで理解することができる（T.Usagawa 他、Japanese Journal of Applied Physics、Vol51(2012)024101-1-024101-7、およびT.Usagawa 他、Sensors
and Actuators、B160(2011)105-114参照）。これらの実験によれば、ＭＯＳトランジスタの平面構造（ゲート長やゲート幅）にはセンサ応答強度ΔＶｇは殆ど依存しないことが分かっており、本実施例では、ゲート構造とは、ＭＯＳトランジスタのゲート領域断面で、半導体界面までの構造を意味する。
実施例１によるガスセンサは、図１に示したように、所定のガス濃度において急激にセンサ応答強度ΔＶｇが増加するステップ型ガス応答ＳＧＲの立ち上がりを有するゲートを備えたＭＯＳトランジスタにより構成されることを特徴とする。さらに、実施例１によるガスセンサは、しきい値電圧のドリフト現象を回避するために、ｎＭＯＳトランジスタとｐＭＯＳＦＥＴとから構成されるＣＭＯＳ（Complementary Metal Oxide Semiconductor;
相補型金属−酸化膜−半導体）型であることを特徴とする。
まず、Ｐｔ−Ｔｉ−Ｏゲート構造のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのＩ−Ｖ特性（電流−電圧特性）を説明する。図２は、０．１％水素照射に対するＰｔ−Ｔｉ−Ｏゲート構造のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのＩ−Ｖ特性（電流−電圧特性）の一例を示すグラフ図である。図３は、室温（２４℃程度）と高温（１１５℃）において測定されたＰｔ−Ｔｉ−Ｏゲート構造のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのＩ−Ｖ特性の一例を示すグラフ図である。図２および図３の横軸はソース−ゲート間電圧（Ｖｇｓ）であり、縦軸はソース−ドレイン間電流（Ｉｄｓ）である。ただし、ｎＭＯＳトランジスタのソース−ドレイン間電圧（Ｖｄｓ）は１．５Ｖであり、ｐＭＯＳトランジスタのソース−ドレイン間電圧（Ｖｄｓ）は−１．５Ｖである。
図２では、ｎＭＯＳトランジスタのしきい値電圧およびｐＭＯＳトランジスタのしきい値電圧をそれぞれＶｔｈ（ｎ）およびＶｔｈ（ｐ）で示し、水素照射時のＩ−Ｖ特性の平行移動の様子を矢印で示している。また、ｎＭＯＳトランジスタのしきい値電圧のシフト量およびｐＭＯＳトランジスタのしきい値電圧のシフト量をそれぞれΔＶｇ（ｎ）およびΔＶｇ（ｐ）で示す。
図３では、ｎＭＯＳトランジスタのしきい値電圧およびｐＭＯＳトランジスタのしきい値電圧をそれぞれＶｔｈ（ｎ）およびＶｔｈ（ｐ）で示し、室温（２４℃程度）から高温（１１５℃）に変化させた時のＩ−Ｖ特性の平行移動の様子を矢印で示している。また、ｎＭＯＳトランジスタのしきい値電圧のシフト量およびｐＭＯＳトランジスタのしきい値電圧のシフト量をそれぞれΔＶｔｈ（ｎ）およびΔＶｔｈ（ｐ）で示す。
図２に示すように、水素照射に対して、ｎＭＯＳトランジスタのしきい値電圧Ｖｔｈ（ｎ）およびｐＭＯＳトランジスタのしきい値電圧Ｖｔｈ（ｐ）は、ともにソース−ゲート電圧（Ｖｇｓ）軸で負の方向（図２の左方向）に同じ値（ΔＶｇ（ｎ）＝ΔＶｇ（ｐ））で平行移動している（同位相変化）。ｎＭＯＳトランジスタのゲート構造とｐＭＯＳトランジスタのゲート構造は、Ｉ-Ｖ特性の関数型がほぼ同じとなるように、チャネル、ゲート長、およびゲート幅が設計されている。しかし、それ以外のゲート構造は同じであるので、水素照射時のこの現象は、ＭＯＳＦＥＴ型ガスセンサの物理で説明することができる。
一方、図３に示すように、室温（２４℃程度）から高温（１１５℃）への温度上昇では、ｎＭＯＳトランジスタのしきい値電圧Ｖｔｈ（ｎ）はソース−ゲート電圧（Ｖｇｓ）軸で負の方向（図３の左方向）へΔＶｔｈ（ｎ）平行移動し、ｐＭＯＳトランジスタのしきい値電圧Ｖｔｈ（ｐ）はソース−ゲート電圧（Ｖｇｓ）軸で正の方向（図３の右方向）へΔＶｔｈ（ｐ）平行移動する（逆位相変化）。ΔＶｔｈ（ｎ）とΔＶｔｈ（ｐ）とはほぼ同じ値である。物理的には、温度が上昇するとｎＭＯＳトランジスタおよびｐＭＯＳトランジスタは、ともにソース−ドレイン間電流Ｉｄｓは増加する。一般的に、ＭＯＳ構造では、ある基準温度Ｔ０の付近におけるｎＭＯＳトランジスタのしきい値電圧ＶｔｎおよびｐＭＯＳトランジスタのしきい値電圧Ｖｔｐの温度変化は、
Ｖｔｎ＝Ｖｔｎ０−Ｋｎ（Ｔ−Ｔ０）・・・式（３）
Ｖｔｐ＝Ｖｔｐ０＋Ｋｐ（Ｔ−Ｔ０）・・・式（４）
と表される。Ｖｔｎ０およびＶｔｐ０は、基準温度Ｔ０の時のしきい値電圧であり、基準温度近傍でのＫｎおよびＫｐは、
Ｋｎ≒Ｋｐ＝２〜３ｍＶ／℃・・・式（５）
である。ＫｎおよびＫｐの具体的な値は、半導体材料であるＳｉ、ＳｉＣ、ＧａＣ（炭化ガリウム）、またはダイヤモンド（炭素）に依存するが、しきい値電圧Ｖｔｎ，Ｖｔｐの温度特性およびＫｎ≒Ｋｐの関係は維持される。
次に、図４を用いて、触媒作用を有するゲートを備えるＣＭＯＳインバータを説明する。図４は、触媒作用を有するゲートを備えるＣＭＯＳインバータを示す回路図である。
触媒ゲートＣＭＯＳインバータは、エンハンスメント型ｐＭＯＳトランジスタＰＴｒからなる負荷と、エンハンスメント型ｎＭＯＳトランジスタＮＴｒからなるドライバとが相補型に配置されている（論理反転回路）。Ｖｄｄは高電位、Ｖｓｓは低電位、Ｖｉｎは入力電位、Ｖｏｕｔは出力電位、ＶｔｐはｐＭＯＳトランジスタのしきい値電位、ＶｔｎはｎＭＯＳトランジスタのしきい値電位である。このインバータにおいて、高電位Ｖｄｄは低電位Ｖｓｓよりも３〜２４Ｖ程度高い電位差が設定されることが一般的である。一般には、高電位Ｖｄｄは電源電圧であり、低電位Ｖｓｓは接地電圧である。
入力電位Ｖｉｎが低電位Ｖｓｓと同じ電位となるとき、ｐＭＯＳトランジスタがオンになり、ｎＭＯＳトランジスタがオフになる。このため、出力電位Ｖｏｕｔは高電位Ｖｄｄとほぼ等しくなる。また、入力電位Ｖｉｎが高電位Ｖｄｄと同じ電位となるとき、ｐＭＯＳトランジスタがオフになり、ｎＭＯＳトランジスタがオンになる。このため、出力電位Ｖｏｕｔは低電位Ｖｓｓとほぼ等しくなる。つまり、入力電位Ｖｉｎと反対の電位が出力電位Ｖｏｕｔに現れる事になる。
次に、図５を用いて、ＣＭＯＳの動作原理を定量的に説明する。図５は、ＣＭＯＳインバータの入力電位（Ｖｉｎ）に対する出力電位（Ｖｏｕｔ）の論理反転特性を示すグラフ図である。ｎＭＯＳトランジスタのしきい値電圧およびｐＭＯＳトランジスタのしきい値電圧をそれぞれＶｔｎおよびＶｔｐで示す。低電位Ｖｓｓを０Ｖとして説明するが、これに限定されるものではない。
ＣＭＯＳインバータにおけるｎＭＯＳトランジスタの飽和領域のＩ−Ｖ特性は、ゲート長をＬｇ（ｎ）、ゲート幅をＷｇ（ｎ）、単位面積当たりのゲート容量をＣＯｘ（ｎ）、ｎチャネル実効電子移動度をμｎ、特性係数をβｎとすると、
Ｉｄｓ＝βｎ（Ｖｉｎ−Ｖｔｎ）２／２・・・式（６）
βｎ＝Ｗｇ（ｎ）μｎＣＯｘ（ｎ）／Ｌｇ（ｎ）・・・式（７）
と表わされる。
ＣＭＯＳインバータにおけるｐＭＯＳトランジスタの飽和領域のＩ−Ｖ特性は、ゲート長をＬｇ（ｐ）、ゲート幅をＷｇ（ｐ）、単位面積当たりのゲート容量をＣＯｘ（ｐ）、ｐチャネル実効正孔移動度をμｐ、特性係数をβｐとすると、このＣＭＯＳインバータの負荷としてのｐＭＯＳトランジスタでは、
Ｉｄｓ＝βｐ（Ｖｉｎ−Ｖｄｄ−Ｖｔｐ）２／２・・・式（８）
βｐ＝Ｗｇ（ｐ）μｐＣＯｘ（ｐ）／Ｌｇ（ｐ）・・・式（９）
と表される。
式（６）と式（８）とを等しいとし、高電位Ｖｄｄがしきい値入力電位Ｖｔｃよりも大きい（Ｖｄｄ＞Ｖｔｃ）ことを考慮すると、論理反転特性のしきい値入力電位Ｖｔｃは、
Ｖｔｃ＝［Ｖｄｄ＋√（βＲ）Ｖｔｎ＋Ｖｔｐ］／（１＋√（βＲ））
・・・式（１０）
と表わされる。ａｂｓは絶対値信号であり、
βＲ＝βｎ／βｐ・・・式（１１）
である。ゲート長Ｌｇ（ｎ），Ｌｇ（ｐ）、ゲート幅Ｗｇ（ｎ），Ｗｇ（ｐ）、および単位面積当たりのゲート容量ＣＯｘ（ｎ），ＣＯｘ（ｐ）は設計パラメータであり、ｎチャネル実効電子移動度μｎおよびｐチャネル実効正孔移動度をμｐが測定できれば、論理反転特性のしきい値入力電位Ｖｔｃを設計することができる。
例えばβＲ＝１、Ｖｔｐ＝−Ｖｔｎの時、Ｖｔｃ＝Ｖｄｄ／２となり、対称性は最も良好になる。ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタはエンハンスメント型であり、ｐＭＯＳトランジスタのしきい値電圧Ｖｔｐは負の値、ｎＭＯＳトランジスタのしきい値電圧Ｖｔｎは正の値である。
実施例１によるガスセンサは、ＣＭＯＳインバータを構成するｐＭＯＳトランジスタおよびｎＭＯＳトランジスタのそれぞれのゲートに水素ガス、水素化合物ガス、または極性分子ガスを検知する触媒金属を使用し、チャネル上のゲートがガス環境に直に接する構造となっている。
まず、触媒ゲートＣＭＯＳ型ガスセンサの動作原理について前述の図５および図６〜図８を用いて説明し、続いて、触媒ゲートＣＭＯＳ型ガスセンサの具体的な構造について図９〜図１１を用いて説明する。
実施例１による触媒ゲートＣＭＯＳ型ガスセンサの動作原理を前述の図５および図６を用いて説明する。図６は、ＣＭＯＳインバータのセンサ応答強度（ΔＶｇ）に対する出力電位（Ｖｏｕｔ）の論理反転特性を示すグラフ図である。
ｐＭＯＳトランジスタの触媒ゲートおよびｎＭＯＳトランジスタの触媒ゲートが水素ガス、水素化合物ガス、または極性分子ガス等の検知対象ガスに暴露されると、ガス濃度に応じて、ｐＭＯＳトランジスタのしきい値電圧Ｖｔｐは負の方向へ、ｎＭＯＳトランジスタのしきい値電圧Ｖｔｎも負の方向にシフトする（同位相変化）。ゲート構造（触媒ゲートおよびゲート絶縁膜）を同じに設計すれば、センサ応答強度ΔＶｇは両者で同じになる。ゲート絶縁膜の物質および構造が同じ場合、半導体に接するゲート絶縁膜の厚さが多少変わっても触媒ゲートが同じであれば、センサ応答強度ΔＶｇは両者でほぼ同じになる。
水素ガス、水素化合物ガス、または極性分子ガス等の検知対象ガスをＣＭＯＳインバータ（前述の図４参照）のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのそれぞれの触媒ゲートに暴露すると、ガス濃度に対応するセンサ応答強度ΔＶｇがＣＭＯＳインバータの触媒ゲートに実質的に印加されたことと同じになる。そして、入力電位が（Ｖｉｎ＋ΔＶｇ）となったように、触媒ゲートＣＭＯＳインバータは動作する。
つまり、前述の図５に示すように、入力電位Ｖｉｎを入力設定ゲート電位（入力電位Ｖｉｎの初期値）Ｖｉｎ（Ｄ）（Ｖｉｎ＜Ｖｔｃ）に設定し、暴露させるガス濃度を上げていくと、（Ｖｉｎ（Ｄ）＋ΔＶｇ）がしきい値入力電位Ｖｔｃを超えたところで、ＣＭＯＳインバータを反転させることが可能になる。つまり、検知対象ガスのないＣＭＯＳインバータの初期状態（Ｖｉｎ＝Ｖｉｎ（Ｄ））から、暴露させるガス濃度を上げていくと、センサ応答強度ΔＶｇが徐々に大きくなり、あるしきい値濃度のガス環境で出力電位Ｖｏｕｔが反転してＶｏｕｔ＝Ｖｓｓ（Ｖｓｓ＝０Ｖ）となる。前述の図１に示すステップ型ガス応答ＳＧＲに近い応答を実現できるようになる（ここでは、上下反転しているが問題はない）。
また、別の見方をすると、個々の触媒ゲートＣＭＯＳインバータをガス濃度が既知のガス環境に置き、入力電位Ｖｉｎを低電位Ｖｓｓから徐々に電位を上げて行き、ＣＭＯＳインバータが反転する時の入力電位ＶｉｎをＶｉｎ（Ｄ）と定義すれば、触媒ゲートＣＭＯＳインバータを調整することもできる。
つまり、所望ガスの警報または警告を出したいしきい値濃度に対応するセンサ応答強度ΔＶｇをセンサ応答しきい値強度ΔＶｇｔｈと定義すると、入力設定ゲート電位Ｖｉｎ（Ｄ）は、所望ガスの警報または警告を出したいしきい値濃度においてＣＭＯＳインバータが反転する時の入力電位Ｖｉｎで決まる。しきい値入力電位Ｖｔｃはガス照射のない時のＣＭＯＳインバータの特性で決まるので、既知のガス濃度でのＣＭＯＳ型ガスセンサの調整時には、ΔＶｇｔｈ＝Ｖｔｃ−Ｖｉｎ（Ｄ）からセンサ応答しきい値強度ΔＶｇｔｈを決めることができる。
ＣＭＯＳ型ガスセンサを実際に設置するときには、この調整結果を用いて、ＣＭＯＳインバータの入力設定ゲート電位Ｖｉｎ（Ｄ）を式（１２）で決めればよい。
Ｖｉｎ（Ｄ）＝Ｖｔｃ−ΔＶｇｔｈ・・・式（１２）
この時、図６に示すように、センサ応答強度ΔＶｇに対する出力電位Ｖｏｕｔは、入力電位ＶｉｎをΔＶｇとするＣＭＯＳインバータ（前述の図４参照）の動作と類似の関数型になる。
実際のＣＭＯＳインバータでは、しきい値入力電位Ｖｔｃは、入力電位Ｖｉｎに対してステップ応答は厳密な意味ではできず、応答特性に傾きが生じるが、出力電位Ｖｏｕｔが（Ｖｄｄ−Ｖｓｓ）／２となる中点で代用することができる。
さらに、他の設計事項もいくつか存在する。前述の図１に示すステップ型ガス応答ＳＧＲを実現するためには、（Ｖｔｐ＋Ｖｄｄ−Ｖｔｎ）を小さくすることが必要である。また、入力設定ゲート電位Ｖｉｎ（Ｄ）、高電位Ｖｄｄ、ｐＭＯＳトランジスタのしきい値電圧Ｖｔｐ、ｎＭＯＳトランジスタのしきい値電圧Ｖｔｎ、および特性係数βＲ等の設計パラメータの最適化も必要である。
例えばｎＭＯＳトランジスタのしきい値電圧Ｖｔｎは正電圧、ｐＭＯＳトランジスタのしきい値電圧Ｖｔｐは負電圧、ＣＭＯＳインバータが反転していないことを保証する条件としてＶｉｎ（Ｄ）＜Ｖｔｃ、ＣＭＯＳインバータが成立する条件としてＶｔｎ＜Ｖｔｐ＋Ｖｄｄが必要である。また、以下に説明するが、βＲ＝１、Ｖｔｐ＝−Ｖｔｎの時、Ｖｔｃ＝Ｖｄｄ／２（Ｖｓｓ＝０）となり、対称性が最も良好なインバータ特性の時に、最も温度特性変動を抑えることができる。
また、センサ応答しきい値強度ΔＶｇｔｈを複数個設定すれば、それに対応した入力設定ゲート電位Ｖｉｎ（Ｄ）を設定することができるので、多重な警告を出すガスセンサが形成できる。複数個の設定に対応して、同じセンサチップを複数個用意して多重な警告を出すこともできる。また、同一チップ内に複数の触媒ゲートＣＭＯＳインバータを用意して多重な警告を出すこともできる。
一方、触媒ゲートによるＭＯＳ構造のガスセンサに共通するセンシング原理は、しきい値電圧のシフト量を計測することには変わりはない。そのため、小さいセンサ応答しきい値強度ΔＶｇｔｈを設定する低いガス濃度に対するステップ型ガス応答には工夫が必要になる。センサ応答強度ΔＶｇのチップ間バラツキについては、先に説明した調整を最初に行い、入力設定ゲート電位Ｖｉｎ（Ｄ）を決めればよい。しかし、しきい値電圧の経時変動が大きければ、小さいセンサ応答しきい値強度ΔＶｇｔｈを設定する低いガス濃度ではより大きく影響を受ける。
図６の伝達特性において、センサ応答しきい値強度ΔＶｇｔｈがバラツクことに対応して、検知されるガス濃度は不確定（特性バラツキまたは特性の再現性バラツキなど）となる。しかし、Ｐｔ−Ｔｉ−Ｏゲート構造のガスセンサに限定すれば、前述の図１に示すように、ガス応答強度が極めて大きいので、センサ応答しきい値強度ΔＶｇｔｈの影響は小さくなる。
また、ガス爆発を起こす可能性のあるガスに対するガスセンサでは、爆発下限界濃度の２５％以下で警報（赤ランプ＋音声）、爆発下限界濃度の約１％程度で警告（赤ランプ点滅）を発することがガスセンサ設置基準になっているので、この範囲でセンサ応答しきい値強度ΔＶｇｔｈのバラツキがある範囲に収まっていればよい。例えば１気圧空気中では、基準値１％を３％以下で確実に検知できればよく、式（２）に従えば、１％の水素濃度と３％の水素濃度とで０．１６９Ｖの余裕があるので、十分に対応することができる。
次に、検知ガスに由来しないＭＯＳ構造に特有なしきい値電圧の温度補償（ドリフトまたは変動）を抑えることのできるガスセンサについて説明する。
前述の図３に示したように、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとでは、しきい値電圧Ｖｔｐ，Ｖｔｎの温度特性が逆位相である。つまり、温度が上昇すると、式（３）、式（４）、および式（５）に示したように、ｐＭＯＳトラジスタのしきい値電圧Ｖｔｐは正の方向へシフトし、ｎＭＯＳトラジスタのしきい値電圧Ｖｔｎは負の方向へシフトする。さらに、ｎＭＯＳトランジスタとｐＭＯＳトランジスタの動作温度が同じように変化すると、式（３）および式（４）で定義される温度係数Ｋｎと温度係数Ｋｐとはほぼ同じ値となる。
従って、式（１０）からβＲ＝１、Ｖｔｎ０＝−Ｖｔｐ０と設計した場合、論理反転特性のしきい値入力電位Ｖｔｃは温度変化に依存せず、安定した（ドリフトしない）インバータ特性を実現することができる。また、式（１０）に示すように、逆位相で変化するしきい値電圧の変動はキャンセルできるので、しきい値入力電位Ｖｔｃ自身の変動が抑えられて、ガス検知精度が向上する。特に、小さいセンサ応答しきい値強度ΔＶｇｔｈを設定する低いガス濃度での検知精度を著しく向上させることができる。
一方、基準温度から、水素等のガス照射や温度変化を経験した場合には、同じ触媒ゲート構造を有するｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのそれぞれのしきい値電圧の変化ΔＶｔｈＮ，ΔＶｔｈＰは
ΔＶｔｈＮ＝ΔＶｇ（ｎ）＋ΔＶｔｈ（ｎ）・・・式（１３）
ΔＶｔｈＰ＝ΔＶｇ（ｐ）−ΔＶｔｈ（ｐ）・・・式（１４）
と表される。センサ応答強度ΔＶｇはΔＶｇ（ｎ）＝ΔＶｇ（ｐ）であり、また、ΔＶｔｈ（ｎ）≒ΔＶｔｈ（ｐ）である。
温度によるしきい値電圧の変動は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとで逆位相になる。従って、温度によるしきい値電圧の変動分を除くには、ｎＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｎ）とｐＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｐ）との和をとり、その１／２を求めればよい。
一方、ｎＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｎ）とｐＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｐ）とは同位相であるので、温度特性による変動分は、ｎＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｎ）とｐＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｐ）との差をとり、その１／２として求めることができる。これにより、センサ応答強度ΔＶｇを正確に求めることができる。
ｎＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｎ）とｐＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｐ）との和をとることは、オペアンプを用いた反転加算増幅回路を用いて容易に実現することができる。図７に、オペアンプを用いた反転加算増幅回路を説明する概略図を示す。
まず、ｎＭＯＳトランジスタ５３とｐＭＯＳトランジスタ５４のそれぞれの入力電圧を、ボルテージフォロワー回路を用いて反転加算増幅回路５０，５１の出力電圧に取り出し、加算回路部５２でそれぞれの入力電圧を加算することにより、反転加算増幅回路の出力５６には、式（１３）と式（１４）の和の電圧が出力信号として取り出せる。この和の電圧の出力信号を１／２に減算することは容易である。ｎＭＯＳトランジスタのゲート構造とｐＭＯＳトランジスタのゲート構造とが同じであれば、ΔＶｇ（ｎ）＝ΔＶｇ（ｐ）となるので、温度ドリフトを除去した信号（センサ応答強度ΔＶｇ）を取り出すことができる。
以上説明したように、しきい値電圧に関するｎＭＯＳトランジスタとｐＭＯＳトランジスタとで逆位相で変動ドリフトする信号については、その大きさが両者で同程度であれば、上記２通りの方法で除去することが可能である。例えばＭＯＳ型ガスセンサにおいてしきい値電圧に長時間のドリフト現象がある場合は、この方法による変動ドリフト成分の除去は有効である。
次に、実施例１による触媒ゲートＣＭＯＳ型水素センサのゲート構造について図８を用いて説明する。図８は、触媒ゲートＣＭＯＳ型水素センサのゲート構造部分を拡大して示す断面模式図である。図中、水素原子励起双極子を符号６で示している。
Ｓｉ基板５上にゲート絶縁膜４（例えばＳｉＯ２膜）が形成され、ゲート絶縁膜４上にＴｉ改質膜２が形成されている。Ｔｉ改質膜２は、具体的には、ＴｉＯ（酸化チタン）微小結晶と酸素をドープしたアモルファスＴｉ膜が混合している膜である。その混合割合、厚さ、作製条件については、例えば特許文献１、２、３などに記載されている。
このＴｉ改質膜２上に（１１１）配向したＰｔ結晶粒（またはＰｔ粒、微結晶とも言う）３からなる膜が形成されている。隣り合うＰｔ結晶粒３の間には結晶粒界１が形成され、粒界近傍領域にはＴｉ、Ｏ、Ｐｔが形成されている。この粒界近傍領域の表面には、さらに酸素ドープＴｉまたはＴｉＯの微粒子が形成されているが、これらは必ずしも必要ではない。Ｐｔ結晶粒３およびＴｉ改質膜２からなる領域をＰｔ−Ｔｉ−Ｏ構造と呼び、ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのそれぞれのゲート電極に用いている。Ｐｔ−Ｔｉ−Ｏ構造は、例えばゲート絶縁膜４上にＴｉとＰｔとを連続的に積層して、酸素雰囲気ガス中で熱処理することにより作製される。
次に、実施例１による触媒ゲートＣＭＯＳ型水素センサのＣＭＯＳインバータの構造を図９〜図１１を用いて説明する。図９はＣＭＯＳインバータの平面図の一例である。図１０はＣＭＯＳインバータを構成するｎＭＯＳトランジスタの要部断面図（図９のＡ−Ａ´線に沿った要部断面図）である。図１１はＣＭＯＳインバータを構成するｐＭＯＳトランジスタの要部断面図（図９のＢ−Ｂ´線に沿った要部断面図）である。
ＣＭＯＳインバータの設計の一例を説明する。ＣＭＯＳインバータを構成するｎＭＯＳトランジスタとｐＭＯＳトランジスタとを対称にするため、ｎＭＯＳトランジスタとｐＭＯＳトランジスタにおいて、Ｐｔ−Ｔｉ−Ｏ構造のゲート電極およびゲート絶縁膜は同じである。ｎＭＯＳトランジスタの実効移動度μｎが２５０Ｃｍ２／Ｖｓ、ｐＭＯＳトランジスタの実効移動度μｐが７５Ｃｍ２／Ｖｓの場合、式（１１）のβＲ＝βｎ／βｐが１となるように、ｎＭＯＳトランジスタのゲート長Ｌｇ（ｎ）は２０μｍ、ゲート幅Ｗｇ（ｎ）は７５μｍ、ｐＭＯＳトランジスタのゲート長Ｌｇ（ｐ）は２０μｍ、ゲート幅Ｗｇ（ｐ）は２５０μｍと設計することができる。
ｎＭＯＳトランジスタのしきい電圧Ｖｔｎは、ソース−ドレイン間電圧Ｖｄｓが３．０Ｖで、ソース−ドレイン間電流Ｉｄｓが１０μＡのときの電圧と定義し、例えば１．３Ｖに設定した。同様に、ｐＭＯＳトランジスタのしきい電圧Ｖｔｐは、ソース−ドレイン間電圧Ｖｄｓが３．０Ｖで、ソース−ドレイン間電流Ｉｄｓが１０μＡのときの電圧と定義し、例えば−１．３Ｖとした。
図９〜図１１に示すように、ｎＭＯＳトランジスタＮＴｒのｐ型のＳｉ基板４３およびｐコンタクト層４１に接続する制御電極２９とソース電極２１とは接続されており、ＣＭＯＳインバータの低電位端子（前述の図４に示すＶｓｓ端子）に繋がる。また、ｐＭＯＳトランジスタＰＴｒのｎウェル４４およびｎコンタクト層４５に接続する制御電極３０とソース電極３１とは接続されており、ＣＭＯＳインバータの高電位端子（前述の図４に示すＶｄｄ端子）に繋がる。ＣＭＯＳインバータなので、ｎＭＯＳトランジスタＮＴｒのドレイン領域２７ｄとｐＭＯＳトランジスタＰＴｒのドレイン領域４２ｄとは、ドレイン電極２２を介して電気的に接続され、ＣＭＯＳインバータの出力端子（前述の図４に示すＶｏｕｔ端子）に繋がる。
一方、ｎＭＯＳトランジスタＮＴｒのゲート電極２０とｐＭＯＳトランジスタＰＴｒのゲート電極２０とは互いに接続されており、ＣＭＯＳインバータの入力端子（前述の図４に示すＶｏｕｔ端子）に繋がる。この場合、水素ガスが暴露される領域では、ＰＳＧ（リンドープガラス）２４と窒化シリコン膜２３との積層膜からなる保護膜が除去された開口部１９が形成されている。ＣＭＯＳインバータの高電位（前述の図４に示すＶｄｄ）は、例えば３．０Ｖに設定される。
次に、ＣＭＯＳインバータを構成するｎＭＯＳトランジスタＮＴｒ、およびｐＭＯＳトランジスタＰＴｒの製造方法について説明する。
まず、ｎＭＯＳトランジスタＮＴｒの製造方法について説明する。
ｐ型のＳｉ基板４３の主面に、局所酸化により、局所酸化膜４０を形成する。局所酸化膜４０は、例えばＳｉＯ２膜から構成され、その厚さは、例えば２５０ｎｍ程度である。
次に、Ｓｉ基板４３の主面にｎ型チャネル領域４７を形成するため、ｎ型不純物（例えばリン（Ｐ））のイオン注入をドーズ量８×１０１１／ｃｍ２で行う。その後、ソース領域２７ｓおよびドレイン領域２７ｄを形成するため、ｎ型不純物のイオン注入を行い、ｎＭＯＳトランジスタＮＴｒの能動層を形成する。
次に、前処理を実施した後、Ｓｉ基板４３の主面にゲート絶縁膜２５をウェット熱酸化法により形成する。ゲート絶縁膜２５は、例えばＳｉＯ２膜から構成され、その厚さは、例えば１８ｎｍ程度である。また、このウェット熱酸化法により、ソース領域２７ｓおよびドレイン領域２７ｄのｎ型チャネル領域４７の表面に、厚さ８０ｎｍ程度の局所酸化膜２８を形成する。
その後、例えばリフトオフ法により、ゲート絶縁膜２５上にＴｉ膜（図示は省略）、およびＰｔ膜からなるゲート電極２０を形成する。Ｔｉ膜の厚さは、例えば５ｎｍ程度であり、Ｐｔ膜の厚さは、例えば１５ｎｍ程度である。
このとき、図９に示すように、ゲート電極２０の形成領域を規定する局所酸化膜２８に合わせてソース領域２７ｓとドレイン領域２７ｄとは形成され、ゲート電極２０は、ゲート絶縁膜２５上だけでなく、局所酸化膜４０の淵上を覆うように形成される。従って、ゲート電極２０の端部がソース領域２７ｓの端部上およびドレイン領域２７ｄの端部上と重なるように、ゲート電極２０は形成される。Ｔｉ膜およびゲート電極２０を構成するＰｔ膜は、例えば電子線照射蒸着法で形成する。
次に、高純度の空気雰囲気中において、熱処理温度が４００℃、熱処理時間が２時間のアニールを行うことにより、前述の図８に示すゲート構造を形成する。
その後、ゲート電極２０上を含むＳｉ基板４３上にＰＳＧ（リンドープガラス）からなる絶縁膜２６を形成する。そして、この絶縁膜２６を貫通するコンタクトホールを形成し、表面処理などの工程を経る。そして、コンタクトホール内を含む絶縁膜２６上にＳｉを含有するＡｌ（アルミニウム）膜からなるソース電極２１、ドレイン電極２２、および制御電極２９を形成する。ソース電極２１、ドレイン電極２２、および制御電極２９の厚さは、例えば５００ｎｍ程度である。
図示は省略するが、ゲート電極２０の引出し線およびチップを加熱するヒータとして、ソース電極２１またはドレイン電極２２と同じＳｉを含有するＡｌ膜から構成される配線も形成する。この配線ヒータの配線幅は、例えば２０μｍ程度であり、配線長は、例えば３０,０００μｍ程度である。
次に、ソース電極２１、ドレイン電極２２、および制御電極２９、ならびにチップの保護のために、保護膜をＳｉ基板４３の主面上に形成する。この保護膜は、例えばＰＳＧ（リンドープガラス）２４および窒化シリコン膜２３の積層膜から構成される。窒化シリコン膜２４は、低温プラズマＣＶＤ法により形成され、保護膜の厚さは、例えば７００ｎｍ程度である。
最後に、ボンディングワイヤと接続するために、電極パッド（図示は省略）上にコンタクト孔４６を形成し、かつ、センサ部分であるゲート電極２０を露出するように開口部１９を形成する。
次に、ｐＭＯＳトランジスタＰＴｒの製造方法について説明する。ｐＭＯＳトランジスタＰＴｒの製造方法は、上述したｎＭＯＳトランジスタＮＴｒの製造方法と同様であり、異なる部分のみ記載する。
ｐ型のＳｉ基板４３にｎウェル４４を形成した後、局所酸化を行って、局所酸化膜４０を形成する。局所酸化膜４０の厚さは、例えば２５０ｎｍ程度である。次に、Ｓｉ基板４３の主面にｐ型チャネル領域４８を形成するため、ｐ型不純物（例えばホウ素（Ｂ））のイオン注入をドーズ量３×１０１２／ｃｍ２で行う。その後、ソース領域４２ｓおよびドレイン領域４２ｄを形成するため、ｐ型不純物のイオン注入を行い、ｐＭＯＳトランジスタＰＴｒの能動層を形成する。
その後、ｎＭＯＳトランジスタＮＴｒと同様にして、ゲート絶縁膜２５、ゲート電極２０、ソース電極２１、ドレイン電極２２等を形成する。通例、ＰＳＧ（リンドープガラス）の形成時に、１％水素ガスで４００℃、３０分の水素アニールを行い、水素ターミネーションを行っている。
触媒ゲートＣＭＯＳ型水素センサでは、応答速度および環境中の水蒸気脱離の問題のため、センサチップ温度は１００℃以上に設定されている。
実施例１では、１％水素濃度にしきい値をおいた場合、式（２）に従うセンサ応答しきい値強度ΔＶｇｔｈは０．８１Ｖとなる。センサ応答しきい値強度ΔＶｇｔｈを０．８１Ｖとすると、Ｖｄｄ＝３．０Ｖ、Ｖｓｓ＝０．０Ｖであるので、Ｖｔｃ＝１．５Ｖとなり、入力設定ゲート電位Ｖｉｎ（Ｄ）は式（１２）からＶｉｎ（Ｄ）＝０．６９Ｖとなる。
従って、入力設定ゲート電位Ｖｉｎ（Ｄ）を０．６９Ｖに設定しておくと、触媒ゲートＣＭＯＳ型水素センサは、水素濃度１％以上で、ＣＭＯＳインバータは反転してＶｏｕｔ＝０．０Ｖを示す。さらに、水素濃度１％より低くなると、初期値Ｖｏｕｔ＝３．０Ｖに戻る。
この方式により、アナログ回路およびＡＤ変換器を用いることなく、簡便に所望のしきい値水素濃度を判定することができる。
複数個のしきい値水素濃度を設定する場合には、例えば低濃度である５００ｐｐｍの水素漏れ警告レヴェル、０．５％のシステム警告レヴェルなどでは、この濃度をそのままセンサ応答しきい値強度ΔＶｇｔｈに設定し、しきい値入力電位Ｖｔｃを考慮して、入力設定ゲート電位Ｖｉｎ（Ｄ）を式（１２）から決めればよい。その場合、３種のセンサ応答しきい値強度ΔＶｇｔｈがあるので、３個の触媒ゲートＣＭＯＳ型水素センサが必要になる。その時には、３個のセンサチップを用意する、または同一チップ内に３個の触媒ゲートＣＭＯＳ型水素センサを形成し、それぞれの触媒ゲートＣＭＯＳ型水素センサで所望の入力設定ゲート電位Ｖｉｎ（Ｄ）を設定することもできる。
実施例１では、しきい値電圧の温度ドリフトが、しきい値入力電位Ｖｔｃの変動を引き起こさないように、βＲ＝１、Ｖｔｐ＝−Ｖｔｎの制限をつけた例について説明した。しかし、センサ応答しきい値強度ΔＶｇｔｈが大きい場合には、しきい値入力電位Ｖｔｃの変動の影響は小さいので、上記制限を付ける必要は必ずしもない。
以下に、課題を解決するための方法と手段をまとめる。
（１）第１の課題に対して、
触媒ゲート電極を有するＣＭＯＳインバータを導入し、ＣＭＯＳインバータの入力設定ゲート電位Ｖｉｎ（Ｄ）をΔＶｇｔｈ＝Ｖｔｃ−Ｖｉｎ（Ｄ）を満足するようにする。ここで、ΔＶｇｔｈは警報または警告を出したい所望のガス濃度に対応するセンサ応答しきい値強度、ＶｔｃはＣＭＯＳインバータのしきい値入力電圧である。警報または警告を出したい所望のしきい値濃度が複数ある場合には、それぞれのガス濃度に対応したセンサ応答しきい値強度ΔＶｇｔｈを複数用意して、それぞれのＣＭＯＳインバータにおいて、ΔＶｇｔｈ＝Ｖｔｃ−Ｖｉｎ（Ｄ）を満足するように入力設定ゲート電位Ｖｉｎ（Ｄ）を設計する。
（２）第２の課題に対して、
触媒ゲート電極を有するＣＭＯＳインバータを導入し、ＣＭＯＳインバータの入力設定ゲート電位Ｖｉｎ（Ｄ）をΔＶｇｔｈ＝Ｖｔｃ−Ｖｉｎ（Ｄ）を満足するようにする。ここで、ΔＶｇｔｈは警報または警告を出したい所望のガス濃度に対応するセンサ応答しきい値強度、ＶｔｃはＣＭＯＳインバータのしきい値入力電圧である。そして、所望のセンサ応答しきい値強度ΔＶｇｔｈに応じて、入力設定ゲート電位Ｖｉｎ（Ｄ）を可変にできるようにする。
（３）第３の課題に対して
ＣＭＯＳインバータのしきい値入力電圧ＶｔｃをβＲ＝βｎ／βｐ＝１にし、所望の基準動作温度で、ｎＭＯＳトランジスタのしきい値電圧Ｖｔｎ０とｐＭＯＳトランジスタのしきい値電圧Ｖｔｐ０とがＶｔｎ０＝−Ｖｔｐ０となるようにする。また、後述する実施例３で説明する様に、同じ触媒ゲート構造を有するｎＭＯＳトランジスタとｐＭＯＳトランジスタにおいて、それぞれのセンサ応答強度の和をとり、その１／２をセンサ信号とする。
以上、触媒ゲートＣＭＯＳ型ガスセンサの動作原理の説明では、ｎＭＯＳトランジスタとｐＭＯＳトランジスタのセンサ応答強度ΔＶｇは同じである場合について説明してきた。しかし、同じ触媒ゲートを用いたとしても、製造バラツキ等のために、厳密な意味では両者のセンサ応答強度ΔＶｇは僅かに異なる。更にはｎＭＯＳトランジスタとｐＭＯＳトランジスタの触媒ゲート構造が異なる場合、センサ応答強度ΔＶｇは、それぞれ異なる値を持つ。ｎＭＯＳトランジスタとｐＭＯＳトランジスタのセンサ応答強度ΔＶｇが異なり、それぞれのセンサ応答強度をΔＶｇ（ｎ）とΔＶｇ（ｐ）とした場合、これまで説明した内容に幾つか変更が付加される。以下、これについて説明する。
ある水素濃度のガスが触媒ゲートＣＭＯＳ型ガスセンサに暴露された場合、式（６）と式（８）は以下のように補正される。
Ｉｄｓ＝βｎ（Ｖｉｎ＋ΔＶｇ（ｎ）−Ｖｔｎ）２／２・・・式（１５）
Ｉｄｓ＝βｐ（Ｖｉｎ＋ΔＶｇ（ｐ）−Ｖｄｄ−Ｖｔｐ）２／２
・・・式（１６）
式（１５）と式（１６）のソース−ドレイン間電流Ｉｄｓが等しいとおくと、式（１０）の論理反転特性のしきい値入力電位Ｖｔｃを用いて、
ΔＶｇｅｆｆ＝Ｖｔｃ−Ｖｉｎ・・・式（１７）
が求まる。ただし、ΔＶｇｅｆｆは次式で定義される触媒ゲートＣＭＯＳ型ガスセンサの実効的な水素応答強度である。
ΔＶｇｅｆｆ＝［√（βＲ）ΔＶｇ（ｎ）＋ΔＶｇ（ｐ）］／
（１＋√（βＲ））・・・式（１８）
ΔＶｇｅｆｆは、βＲ＝１なら、ΔＶｇ（ｎ）とΔＶｇ（ｐ）の平均値ΔＶｇａｖになる。
ΔＶｇａｖ＝［ΔＶｇ（ｎ）＋ΔＶｇ（ｐ）］／２・・・式（１９）
ΔＶｇ（ｎ）とΔＶｇ（ｐ）の差分ΔＶｇｄｉｆを次式で定義する。
ΔＶｇｄｉｆ＝［ΔＶｇ（ｎ）−ΔＶｇ（ｐ）］／２・・・式（２０）
ΔＶｇｅｆｆは、一般には（βＲ≠1の時も含めて）、平均値ΔＶｇａｖと差分ΔＶｇｄｉｆを用いて、次式で表わすこともできる。
ΔＶｇｅｆｆ＝ΔＶｇａｖ＋［√（βＲ）−１］ΔＶｇｄｉｆ／
（１＋√（βＲ））・・・式（２１）
同一水素ガス濃度をｎＭＯＳトランジスタとｐＭＯＳトランジスタに照射した時、それぞれが互いに異なるセンサ応答強度ΔＶｇ（ｎ）とセンサ応答強度ΔＶｇ（ｐ）を持つ場合を考える。この場合、ｎＭＯＳトランジスタのセンサ応答しきい値強度ΔＶｇｔｈ（ｎ）とｐＭＯＳトランジスタのセンサ応答しきい値強度ΔＶｇｔｈ（ｐ）が異なるので、センサ応答しきい値強度ΔＶｇｔｈは、式（１８）を用いて、新たなセンサ応答しきい値強度ΔＶｇｅｆｆｔｈを次式で定義する。
ΔＶｇｅｆｆｔｈ＝［√（βＲ）ΔＶｇｔｈ（ｎ）＋ΔＶｇｔｈ（ｐ）］／
（１＋√（βＲ））・・・式（２２）
この場合、ＣＭＯＳインバータの入力設定ゲート電位Ｖｉｎ（Ｄ）は、式（１２）の代わりに、
Ｖｉｎ（Ｄ）＝Ｖｔｃ−ΔＶｇｅｆｆｔｈ・・・式（２３）
を用いる。これにより、ｎＭＯＳトランジスタとｐＭＯＳトランジスタのセンサ応答強度ΔＶｇが互いに異なる値を持つ場合でも、センサ応答しきい値強度ΔＶｇｔｈをΔＶｇｅｆｆｔｈ（式（２２））で読み替えることにより、本発明を実現することができる。そのため、実施例１では、ｎＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｎ）とｐＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｐ）が同じ場合についてのみ説明した。
例えば、βＲが１の近傍であれば、実効的な水素応答強度ΔＶｇｅｆｆはｎＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｎ）とｐＭＯＳトランジスタのセンサ応答強度ΔＶｇ（ｐ）の平均値ΔＶｇａｖで近似でき、この平均値ΔＶｇａｖをこれまで議論したセンサ応答強度ΔＶｇで置き換えれば良いことになる。
飲酒運転防止または二日酔いチェックのため、簡便なアルコールチェッカーが求められており、所定のしきい値濃度以上かまたは以下かを、正確に、かつ、簡便に求めるセンサが求められている。
前述の実施例１と相違する点は、触媒ゲート構造がアルコールガスに適した構造になっていること、および触媒ゲート構造が異なり、アルコールガス濃度に応じたセンサ応答強度ΔＶｇが異なるため、センサ応答しきい値強度ΔＶｇｔｈが異なることである。
そこで、実施例２では、空気希釈エタノールにおいて７０ｐｐｍ程度のアルコールガス濃度を判定できる触媒ゲート構造の一例について説明する。実施例２によるｎチャネルＭＯＳＦＥＴ型ガスセンサは、例えば前述した特許文献２に開示されている。
水素ガスの爆発防止の事例と比べて、２桁低いガス濃度を対象にするので、触媒ゲート構造は実施例１の触媒ゲート構造とは異なり、また、センサ動作温度も上げる必要がある。回路構成は実施例１の回路構成と同じであるので、アルコールセンサに特有な部分のみを以下に開示する。
図１２は、実施例２によるＳｉ−ＭＩＳＦＥＴ型ガスセンサのゲート構造部分を拡大して示す断面模式図である。Ｓｉ基板５上にゲート絶縁膜４（例えばＳｉＯ２膜）が形成され、ゲート絶縁膜４上にＴｉＯｘナノ結晶２ａと酸素を高い濃度でドープしたアモルファスＴｉ膜２ｂとの混合膜（ここではＴｉ改質膜２と言う）が形成されている。さらに、Ｔｉ改質膜２上には、ＴｉＯｘナノ構造体７によって実効的に囲まれた（１１１）配向Ｐｔ結晶粒３が形成されている。また、図１２には、吸着極性分子の分極を符号８で示し、キャリア反転層を符号９で示している。
この構造の特徴は、前述の図８に示すＰｔ−Ｔｉ−Ｏゲート構造と異なり、隣り合うＰｔ結晶粒３の互いの平均的な間隔が広く、Ｐｔ結晶粒３とＰｔ結晶粒３との間が容量結合で結ばれる構造であること、Ｐｔ結晶粒３とＰｔ結晶粒３との間が電気的にショートする部分が少ないことである。これにより、式（２４）に示す吸着ガスによる表面電位φｓの変化による電位変化を、ＭＯＳ構造のしきい値電圧（またはフラットバンド電圧）の変化量ΔＶとして分子吸着量をセンシングすることができる。実際には、電気容量を大きくするため、隣り合うＰｔ結晶粒３間の平均距離（平均Ｐｔ粒界間距離）は数ｎｍ程度が望ましい。
ＴｉＯｘナノ構造体７のように誘電率が大きいこと、およびＴｉＯｘナノ構造体７中はキャリアがほとんど存在しないことも特徴の一つである。この場合、ＴｉＯｘナノ構造体７中には、実効的に電子または正孔などのフリーキャリアは存在しないか、存在しても僅かである。
隣り合うＰｔ結晶粒３の平均距離（平均Ｐｔ粒界間距離）を小さくする理由は、電気容量を大きくするためと、ＴｉＯｘナノ構造体７中を完全空乏化させるためである。キャリア濃度がバルク状態で、例えば１０２１個／ｃｍ３以上存在するような導電性酸化物でも、数ｎｍ程度であれば、Ｐｔ結晶粒３とＴｉＯｘナノ構造体７とのショットキー障壁のため、ＴｉＯｘナノ構造体７中を完全空乏化させることができる。ただし、ＴｉＯｘナノ構造体７は、動作温度で完全空乏化した状態、またはキャリアの存在しない絶縁体である。
エタノールガス、アンモニアガス、またはＣＯガス等がＰｔ結晶粒３の表面に付着すると、分子そのものの非対称性による電気双極子により、または対称性の高い分子でも吸着による分子の分極により、実効的な分子の分極が発生して、Ｐｔ結晶粒３の表面電位φｓを変化させる。これにより、Ｐｔ結晶粒３とゲート絶縁膜４の表面にＰｔの存在しないＴｉＯｘナノ構造体７との間の電気容量ＣＳ、ＴＯｘナノ構造体７とキャリア反転層９との間の電気容量ＣＥ、およびＰｔ結晶粒３とキャリア反転層９との間の電気容量ＣＭの容量系に対して、電気容量ＣＳと電気容量ＣＥが直列に構成され、電気容量ＣＭは並列に構成されている。このため、ゲート電位の変化量ΔＶは、表面電位φｓの変化量Δφｓとの間に
ΔＶ=ΔφｓＣＳ・ＣＥ／[ＣＳ・ＣＥ＋ＣＭ（ＣＳ＋ＣＥ）] ・・・式（２４）
の関係があり、ガス吸着に対してゲート電位の変化量ΔＶを観測することができる。
このようにして、ガスセンサは、ガス濃度をゲート電位の変化量ΔＶｔとして検知することができる。つまり、ガスセンサは、上述した動作原理からＰｔ結晶粒３の表面電位φｓを変化させるガスであれば検知することができる。ゲート電位の変化量ΔＶは、しきい値電圧Ｖｔｈのシフト量と考えてもよく、触媒ゲートＣＭＯＳ型ガスセンサに適用することができる。
図１２に示した触媒ゲート構造は、例えば電子線照射蒸着法により形成したＰｔ膜およびＴｉ膜を、窒素雰囲気中で４００℃、２時間程度加熱した後、さらに、空気中で４００℃、１時間程度加熱した。Ｐｔ膜の厚さは、例えば７ｎｍ程度であり、Ｔｉ膜の厚さは、例えば３ｎｍ程度である。その後、１％水素濃度を用いたアニール処理を行っている。
図１３は、センサ応答強度（ΔＶｇ）のエタノールガス濃度依存性を示すグラフ図である。この触媒ゲート構造では、センサ動作温度が１８０℃の時、７〜７００ｐｐｍの濃度範囲において、Ｃ０＝７０ｐｐｍでΔＶｇｍａｘ＝４００ｍＶであり、式（２５）で近似することができる。
ΔＶ（Ｖ）＝ΔＶｇｍａｘ［０．２６ＬｏｇＣ（ｐｐｍ）／Ｃ０
＋０．５］・・・式（２５）
すなわち、所望のしきい値濃度を７０ｐｐｍに設定するとΔＶｇｔｈ＝２００ｍＶとなる。前述の図１２に示した触媒ゲート構造で、実施例１と同じ平面寸法のＣＭＯＳインバータを構成し、Ｖｄｄ＝３．０ＶとＶｓｓ＝０．０ＶからＶｔｃ＝１．５Ｖとし、入力設定ゲート電位Ｖｉｎ（Ｄ）を式（１２）からＶｉｎ（Ｄ）＝１．３Ｖに設定する。この場合、前述の図２に示した触媒ゲートＣＭＯＳインバータは、エタノールガス濃度７０ｐｐｍ以上で反転して、Ｖｏｕｔ＝０．０Ｖを示す。さらに、エタノールガス濃度７０ｐｐｍより低くなると初期値Ｖｏｕｔ＝３．０Ｖに戻る。
この方式により、アナログ回路とＡＤ変換器を用いることなく、簡便に所望のしきい値エタノールガス濃度を判定できるようになり、簡便なアルコールチェッカーを提供することができる。
実施例２では、センサ応答しきい値強度ΔＶｇｔｈが２００ｍＶであり、実施例１のセンサ応答しきい値強度ΔＶｇｔｈに比べて低いので、温度ドリフトの低減は測定精度の向上に効果がある。式（１０）からβＲ＝１、Ｖｔｎ０＝−Ｖｔｐ０に設計した場合、論理反転特性のしきい値入力電位Ｖｔｃは、温度変化によらず安定した（ドリフトしない）インバータ特性を実現することができる。
実施例２の触媒ゲート構造と実施例１の触媒ゲート構造とはゲート電極が異なり、それに伴い、ｎＭＯＳトランジスタのしきい値電圧ＶｔｎとｐＭＯＳトランジスタのしきい値電圧Ｖｔｐにズレが生じてしまう。この場合は、実施例１のチャネル領域を形成する際のイオン注入条件、特にドーズ量を調整することにより、Ｖｔｎ＝−Ｖｔｐ＝１．３Ｖを実現することができる。
同じ触媒ゲート構造を有するｎＭＯＳトランジスタとｐＭＯＳトランジスタとを実施例１と同様に形成して、前述の図７に示す回路構成を実現してもよい。これにより、ｎＭＯＳトランジスタとｐＭＯＳトランジスタのセンサのしきい値電圧の変動で、逆位相で変動する要因を除去することができる。
実施例1では、ＣＭＯＳインバータとしての結線（ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのゲートはともに触媒ゲート）を行ったが、実施例３では、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとをそれぞれ独立に作り、それぞれのセンサ応答強度ΔＶｇを前述の図７に示すボルテージフォロワー回路の出力として取り出し、反転加算回路の入力に加えることで、ガスセンサを実現することができる。
図１４に、ガスセンサを構成するｐＭＯＳトランジスタおよびｎＭＯＳトランジスタの平面図の一例を示す。
ｐＭＯＳトランジスタＰＴｒおよびｎＭＯＳトランジスタＮＴｒのそれぞれのゲート長およびゲート幅は実施例１に示したＣＭＯＳインバータと同じである。しかし、前述の図７に示す反転加算増幅回路の場合、ＣＭＯＳインバータに関わるβＲ＝１、Ｖｔｐ＝−Ｖｔｎの制限を付けなくても、ｎＭＯＳトランジスタＴｒとｐＭＯＳトランジスタＰＴｒにおいて、逆位相で変動ドリフトする信号成分の除去には有効であり、設計ルールは緩いので、簡便にガスセンサを作製することができる。
前述した実施例１、２、３では、Ｓｉ半導体を用いた。実施例４では、ＳｉＣ半導体を用い、３００〜７００℃程度の高温環境で用いることのできる触媒ゲートＣＭＯＳ型ガスセンサについて説明する。
図１５は、実施例４による触媒ゲートＣＭＯＳ型水素センサのゲート構造部分を拡大して示す断面模式図である。触媒ゲートは改良Ｐｔ−Ｔｉ−Ｏゲート構造であり、改質Ｔｉ膜中のＴｉＯｘ結晶部分の割合が、酸素ドープアモルファスＴｉ部分に比べて多い構造である。
このＰｔ膜は、複数のＰｔ結晶粒３から構成され、複数のＰｔ結晶粒３間にある結晶粒界間隙７ａにはＯとＴｉとが存在し、特に、粒界３重点近傍表面を中心にＴｉＯｘナノ結晶が形成されている（改質Ｐｔ膜）。図１５には、ＳｉＣチャネル層９８とゲート絶縁膜４との界面に、ゲート電圧に依存するキャリア反転層９が存在する例を示している。
改良Ｐｔ−Ｔｉ−Ｏゲート構造は、例えばゲート絶縁膜（ＳｉＯ２膜）４上にＴｉ膜を形成し、さらに、Ｔｉ膜上にＰｔ膜を形成する。Ｔｉ膜の厚さは、例えば５ｎｍ程度であり、Ｐｔ膜の厚さは、例えば１５ｎｍ程度である。その後、４００℃、６８日間の空気中アニールを行う。または、６００℃、１２時間程度の空気中アニールを行ってもよい。
Ｐｔ−Ｔｉ−Ｏゲート構造を採用した改良Ｐｔ−Ｔｉ−Ｏ／ＳｉＯ２／ＳｉＣ基板構造は安定である点が、Ｐｔを直接ゲート絶縁膜４上に形成したＰｔ／ＳｉＯ２／ＳｉＣ基板構造と異なる点である。改良Ｐｔ−Ｔｉ−Ｏ／ＳｉＯ２／ＳｉＣ基板構造は、４００〜６００℃で長時間動作させる応用には好適である。
実施例４では、触媒ゲートＣＭＯＳインバータの回路構成は、実施例１と同じであるが、その性能は実施例１の触媒ゲートＣＭＯＳ型水素センサとは異なる。
次に、実施例４による改良Ｐｔ−Ｔｉ−Ｏゲート構造の触媒ゲートＣＭＯＳ型水素センサについて図１６〜図１８を用いて説明する。図１６は、ＣＭＯＳインバータの平面図の一例である。図１７は、ＣＭＯＳインバータを構成するｎＭＯＳトランジスタの要部断面図（図１６のＡ−Ａ´線に沿った要部断面図）である。図１８は、ＣＭＯＳインバータを構成するｐＭＯＳトランジスタの要部断面図（図１６のＢ−Ｂ´線に沿った要部断面図）である。
まず、ＣＭＯＳインバータを構成するｎＭＯＳトランジスタＮＴｒの製造方法について説明する。
図１６および図１７に示すように、ｎ型の４Ｈ−ＳｉＣ８°オフ半導体基板（２×１０１８／ｃｍ３）を準備する。この半導体基板上にホモエピタキシャル技術により、例えば１０μｍ程度の厚さのｎ型の半導体層８３を形成する。ｎ型の半導体層８３の電子濃度は、例えば１×１０１７／ｃｍ３である。続いて、ｎ型の半導体層８３にｐウェル８４を形成するために、ｐ型不純物、例えばＡｌ(アルミニウム)を、例えば２５０ｋＶのドーズエネルギーでイオン注入する。ｐ型不純物にはＢ（ホウ素）を用いてもよい。
次に、ｎ型の半導体層８３の主面に、局所酸化により、局所酸化膜９０を形成する。局所酸化膜９０は、例えばＳｉＯ２膜から構成され、その厚さは、例えば２５０ｎｍ程度である。
次に、Ｎチャネル領域を定義するため酸化膜をマスクとして、ｐウェル８４にｎ型不純物、例えばＮ（窒素）をイオン注入して、ｎ型の半導体層（Ｖｔｈ調整ｎイオン注入層）８７を形成する。さらに、ｎ型不純物、例えばＮ（窒素）を不純物濃度が１×１０２０／ｃｍ３、ｎ型の半導体層８７の表面からの深さが２００ｎｍ程度のソース領域７７ｓとドレイン領域７７ｄを形成する。ｎ型不純物にはＰ（リン）を用いてもよい。
次に、ｐウェル８４の基板電位を制御するため、ｐコンタクト層８１を形成する。具体的には、ｐウェル８４にＡｌ(アルミニウム)をイオン注入する。ドーズエネルギーは、例えば７０ｋｅＶであり、ドーズ量は、例えば５×１０１４／ｃｍ２である。イオン注入後、Ａｒ（アルゴン）雰囲気中で、１３００℃、２０分のＡｒアニールを行う。アニール処理は、各イオン注入後に個別的に行ってもよい。また、アニール処理には、１〜５分程度のフラッシュアニール法を用いてもよい。
次に、ｎ型の半導体層８３に対して前処理を実施した後、ウェット酸化法により、ゲート絶縁膜７５を形成する。ゲート絶縁膜７５は、例えばＳｉＯ２膜から構成され、その厚さは、例えば３０ｎｍ程度である。ウェット酸化法では、例えば８５０℃、３０分の熱酸化と１１００℃、６時間の熱酸化を行う。このウェット酸化法により、ソース領域７７ｓおよびドレイン領域７７ｄのｎ型の半導体層８７の表面にも、厚さ８０ｎｍ程度の局所酸化膜７８が形成される。ソース領域７７ｓおよびドレイン領域７７ｄでは、先のイオン注入によりｎ型の半導体層８７の表面近傍がアモルファス状となっているので、増殖酸化により、ゲート絶縁膜７５よりも厚い局所酸化膜７８が形成される。
次に、水素濃度が１％に希釈されたＡｒ雰囲気中（Ａｒ希釈１％水素）で、熱処理温度が８００〜１０００℃、熱処理時間が３０分の水素アニールを行う。この場合、水素の代わりに重水素を用いれば、水素終端の保持力が向上することは、実施例１と同様である。例えば水素濃度が０．１〜３．５％の水素ガスを用いている。
その後、例えばリフトオフ法により、ゲート絶縁膜７５上にＴｉ膜（図示は省略）およびＰｔ膜から成るゲート電極７０を形成する。Ｔｉ膜とＰｔ膜とは連続成膜される。Ｔｉ膜の厚さは、例えば５ｎｍ程度であり、Ｐｔ膜の厚さは、例えば１５ｎｍ程度である。Ｔｉ膜の厚さは、例えば２〜１０ｎｍの範囲で、Ｐｔ膜の厚さは、例えば５〜９０ｎｍの範囲で選択されることが多い。高濃度水素（例えば２０〜７０％）を検知する場合には、Ｐｔ膜の厚さを厚膜化、例えば９０ｎｍ程度する。これは、厚膜化に伴い、低濃度領域での感度がなくなり、逆に高濃度領域で感度を持ち始めるためである。
このとき、図１７に示すように、ゲート電極７５の形成領域を規定する局所酸化膜７８に合わせてソース領域７７ｓとドレイン領域７７ｄとは形成され、ゲート電極７０は、ゲート絶縁膜７５上だけでなく、局所酸化膜７８の淵上を覆うように形成される。従って、ゲート電極７０の端部がソース領域７７ｓの端部上およびドレイン領域７７ｄの端部上と重なるように、ゲート電極７５は形成される。これは、実施例４では、ゲート電極７０に対して自己整合的にソース領域７７ｓおよびドレイン領域７７ｄを形成する技術が使えないからである。Ｔｉ膜およびＰｔ膜は、例えば電子線照射蒸着法により形成され、成膜速度は、例えば１０ｎｍ／１分程度である。
次に、高純度の空気中において、熱処理温度が４００℃、熱処理期間が６８日間空気雰囲気中でアニールを行う、または６００℃、１２時間程度空気雰囲気中でアニールを行うことにより、触媒ゲート構造を実現することができる。その後、水素または重水素の濃度が０．１〜３．５％程度の窒素雰囲気中において、熱処理温度が４００〜６３０℃程度、熱処理時間が３０分の水素アニールを実施してもよい。
次に、ゲート電極７０上を含むｎ型の半導体層８３上にＰＳＧ（リンドープガラス）またはＴＥＯＳからなる絶縁膜７６を形成する。そして、この絶縁膜７６を貫通するコンタクトホールを形成し、表面処理などの工程を経る。
次に、ｎ型の半導体層８３上にＴｉ膜、ＴｉＮ膜、およびＰｔ膜を順次ＥＢ蒸着リフトオフ法により堆積し、これらを加工することにより、ソース電極７１、ドレイン電極７２、および制御電極７９を形成する。Ｔｉ膜の厚さは、例えば５０ｎｍ程度、ＴｉＮ膜の厚さは、例えば５０ｎｍ程度、Ｐｔ膜の厚さは、例えば３００ｎｍ程度である。
次に、ソース電極７１、ドレイン電極７２、および制御電極７９、ならびにチップの保護のために、保護膜をｎ型の半導体層８３の主面上に形成する。この保護膜は、例えばＰＳＧ（リンドープガラス）７４および窒化シリコン膜７３の積層膜から構成される。
最後に、ボンディングワイヤと接続するために、電極パッド（図示は省略）上にコンタクト孔８６を形成し、かつ、センサ部分であるゲート電極７０を露出するように開口部９９を形成する。
次に、ＣＭＯＳインバータを構成するｐＭＯＳトランジスタＰＴｒの製造方法について説明する。なお、上述したｎＭＯＳトランジスタＮＴｒの製造方法と同様の部分は省略する。
図１６および図１８に示すように、Ｐチャネル領域を定義するため酸化膜をマスクとして、ｎ型の半導体層８３にｐ型不純物、例えばＡｌ（アルミニウム）をイオン注入して、ｐ型の半導体層（Ｖｔｈ調整ｐイオン注入層）８８を形成する。さらに、ｐ型不純物、例えばＡｌ（アルミニウム）を不純物濃度が１×１０２０／ｃｍ３、ｐ型の半導体層８８の表面からの深さが２００ｎｍ程度のソース領域８２ｓとドレイン領域８２ｄを形成する。
次に、ｎ型の半導体層８３の基板電位を制御するため、ｎコンタクト層８５を形成する。具体的には、ｎ型の半導体層８３にＮ（窒素）をイオン注入する。ドーズエネルギーは、例えば２０ｋｅＶであり、ドーズ量は、例えば５×１０１４／ｃｍ２である。その後、ｎＭＯＳトランジスタＮＴｒと同様にアニール処理を行う。
次に、ｎＭＯＳトランジスタＮＴｒと同様にして、ゲート絶縁膜７５、ゲート電極７０等を形成した後、ゲート電極７０上を含むｎ型の半導体層８３上にＰＳＧ（リンドープガラス）またはＴＥＯＳからなる絶縁膜７６を形成する。そして、この絶縁膜７６を貫通するコンタクトホールを形成し、表面処理などの工程を経る。さらに、ｎＭＯＳトランジスタＮＴｒと同様にして、ｎ型の半導体層８３上にソース電極９１、ドレイン電極７２、および制御電極８０を形成する。
ｎＭＯＳトランジスタＮＴｒおよびｐＭＯＳトランジスタＰＴｒのゲート電極７０の引き出し線は省略している。また、図示は省略するが、チップを加熱するヒータとして、ソース電極７１，９１等を構成するＴｉ膜、ＴｉＮ膜、およびＰｔ膜からなる積層膜を用いて配線ヒータを形成してもよい。配線ヒータの配線幅は、例えば２０μｍ程度、配線長は、例えば２９,０００μｍ程度である。
ＣＭＯＳインバータを構成するｎＭＯＳトランジスタとｐＭＯＳトランジスタとを対称にするため、ｎＭＯＳトランジスタとｐＭＯＳトランジスタにおいて、Ｐｔ−Ｔｉ−Ｏ構造のゲート電極およびゲート絶縁膜は同じである。ｎＭＯＳトランジスタの実効移動度μｎが５０Ｃｍ２／Ｖｓ、ｐＭＯＳトランジスタの実効移動度μｐが２０Ｃｍ２／Ｖｓの場合、式（１１）のβＲ＝βｎ／βｐが１となるように、ｎＭＯＳトランジスタのゲート長Ｌｇ（ｎ）とｐＭＯＳトランジスタのゲート長Ｌｇ（ｐ）とは同じ１０μｍとし、ｎＭＯＳトランジスタのゲート幅Ｗｇ（ｎ）は２００μｍ、ｐＭＯＳトランジスタのゲート幅Ｗｇ（ｐ）は５００μｍと設計することができる。
ｎＭＯＳトランジスタのしきい電圧Ｖｔｎは、ソース−ドレイン間電圧Ｖｄｓが３．０Ｖで、ソース−ドレイン間電流Ｉｄｓが１０μＡのときの電圧と定義し、例えば１．３Ｖに設定した。同様に、ｐＭＯＳトランジスタのしきい電圧Ｖｔｐは、ソース−ドレイン間電圧Ｖｄｓが−３．０Ｖで、ソース−ドレイン間電流Ｉｄｓが１０μＡのときの電圧と定義し、例えば−１．３Ｖとした。その他の回路構成は、実施例１と同様であるので省略する。
実施例４では、水素ガスに対する濃度依存性は、センサ動作温度が５００℃の時、０．１〜１０％の濃度範囲において、Ｃ０＝１％でΔｇｍａｘ＝２．０Ｖであり、式（２５）で近似することができる。
すなわち、所望のしきい値濃度を１％に設定するとΔＶｇｔｈ＝１．０Ｖとなるので、実施例１と同じ平面寸法のＣＭＯＳインバータで構成し、Ｖｄｄ＝３．０ＶとＶｓｓ＝０．０ＶからＶｔｃ＝１．５Ｖとし、入力設定ゲート電位Ｖｉｎ（Ｄ）を式（１２）からＶｉｎ（Ｄ）＝０．５Ｖに設定する。この場合、前述の図２に示す触媒ゲートＣＭＯＳインバータは、水素ガス濃度１％以上で反転して、Ｖｏｕｔ＝０．０Ｖを示す。さらに、水素ガス濃度１％より低くなると初期値Ｖｏｕｔ＝３．０Ｖに戻る。
この方式により、アナログ回路とＡＤ変換器を用いることなく、簡便に所望のしきい値水素ガス濃度を判定できるようになり、簡便に高温での水素濃度しきい値を測定することができる。
実施例４の触媒ゲート構造と実施例１の触媒ゲート構造とはゲート電極が異なり、それに伴い、ｎＭＯＳトランジスタのしきい値電圧ＶｔｎとｐＭＯＳトランジスタのしきい値電圧Ｖｔｈｐにズレが生じてしまう。この場合は、実施例１のチャネル領域を形成する際のイオン注入条件、特にドーズ量を調整することにより、Ｖｔｎ＝−Ｖｔｐ＝１．３Ｖを実現することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
実施例１〜４に説明したＭＯＳ構造以外の電界効果トランジスタを用いて、ガスセンサを構成してもよい。例えばガラス基板上に形成されるＴＦＴ（Thin Film Transistor）を用いてもよい。ＴＦＴは、これまで主に画像素子に適用されてきたが、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを同一基板上に作製できるので、所望のガスに対して好適な触媒ゲート構造を適用することで、ガスセンサを実現できることは言うまでもない。つまり、触媒ゲート構造が形成され、ＣＭＯＳインバータに適用できるｎＭＯＳトランジスタおよびｐＭＯＳトランジスタが実現できればよい。
また、実施例１〜４では、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを同一チップ内に形成し、プロセス変動の影響を回避するため、互いのゲートをできるだけ近くに置いたが、これに限定されるものではない。例えばｎＭＯＳトランジスタとｐＭＯＳトランジスタとを別々のチップに作製してもよい。
１ 結晶粒界
２ Ｔｉ改質膜
２ａ ＴｉＯｘナノ結晶
２ｂ アモルファスＴｉ膜
３ Ｐｔ結晶粒
４ ゲート絶縁膜
５ シリコン基板
６ 水素原子励起双極子
７ ＴｉＯｘナノ構造体
７ａ 結晶粒界間隙
８ 吸着極性分子の分極
９ キャリア反転層
１９ 開口部
２０ ゲート電極
２１ ソース電極
２２ ドレイン電極
２３ 窒化シリコン膜
２４ ＰＳＧ（リンドープガラス）
２５ ゲート絶縁膜
２６ 絶縁膜
２７ｄ ドレイン領域
２７ｓ ソース領域
２８ 局所酸化膜
２９，３０ 制御電極
３１ ソース電極
４０ 局所酸化膜
４１ ｐコンタクト層
４２ｄ ドレイン領域
４２ｓ ソース領域
４３ シリコン基板
４４ ｎウェル
４５ ｎコンタクト層
４６ コンタクト孔
４７ ｎ型チャネル領域
４８ ｐ型チャネル領域
４９ コンタクト孔
５０，５１反転加算増幅回路
５２ 加算回路部
５３ ｎＭＯＳトランジスタ
５４ ｐＭＯＳトランジスタ
５６ 出力
７０ ゲート電極
７１ ソース電極
７２ ドレイン電極
７３ ＰＳＧ（リンドープガラス）
７４ 窒化シリコン膜
７５ ゲート絶縁膜
７６ 絶縁膜
７７ｄ ドレイン領域
７７ｓ ソース領域
７８ 局所酸化膜
７９，８０ 制御電極
８１ ｐコンタクト層
８２ｄ ドレイン領域
８２ｓ ソース領域
８３ 半導体層
８４ ｐウェル
８５ ｎコンタクト層
８６ コンタクト孔
８７ 半導体層
８８ 半導体層
８９ コンタクト孔
９０ 局所酸化膜
９８ ＳｉＣチャネル層
９９ 開口部
ＮＴｒ ｎＭＯＳトランジスタ
ＰＴｒ ｐＭＯＳトランジスタ
ＳＧＲ ステップ型ガス応答

Claims (10)

  1. 触媒作用を有する第１ゲートを備えるｎチャネル型電界効果トランジスタと、触媒作用を有する第２ゲートを備えるｐチャネル型電界効果トランジスタと、から構成されるＣＭＯＳインバータを有し、
    前記ＣＭＯＳインバータによるガス濃度の検知動作時に前記第１ゲートおよび前記第２ゲートに印加される入力設定ゲート電位は、前記ガス濃度が所望のガス濃度に達すると前記ＣＭＯＳインバータの出力が反転するように、前記ＣＭＯＳインバータのしきい値入力電位と、前記ｎチャネル型電界効果トランジスタにおいて、前記所望のガス濃度に対応するしきい値電圧のシフト量の絶対値を示す第１センサ応答強度と、前記ｐチャネル型電界効果トランジスタにおいて、前記所望のガス濃度に対応するしきい値電圧のシフト量の絶対値を示す第２センサ応答強度と、に基づいて設定される、半導体ガスセンサ。
  2. 請求項１記載の半導体ガスセンサにおいて、
    前記ガスは、水素ガス、水素化合物ガス、または極性分子ガスである、半導体ガスセンサ。
  3. 請求項１記載の半導体ガスセンサにおいて、
    前記ｎチャネル型電界効果トランジスタのしきい値電圧がＶｔｎ、
    前記ｐチャネル型電界効果トランジスタのしきい値電圧がＶｔｐ、
    前記ＣＭＯＳインバータのしきい値入力電位がＶｔｃであり、
    前記第１センサ応答強度がΔＶｇｔｈ（ｎ）および前記第２センサ応答強度がΔＶｇｔｈ（ｐ）である場合、
    前記ｎチャネル型電界効果トランジスタの特性係数をβｎ、
    前記ｐチャネル型電界効果トランジスタの特性係数をβｐ、
    としたとき、
    Ｖｔｎ＝−Ｖｔｐ＞０
    βＲ＝βｎ／βｐ
    であり、
    前記ＣＭＯＳインバータの入力設定ゲート電位であるＶｉｎ（Ｄ）は、
    ΔＶｇｅｆｆｔｈ＝［√（βＲ）ΔＶｇｔｈ（ｎ）＋ΔＶｇｔｈ（ｐ）］／（１＋√（βＲ））と定義されたΔＶｇｅｆｆｔｈを用いて、
    Ｖｉｎ（Ｄ）＝Ｖｔｃ−ΔＶｇｅｆｆｔｈ
    に設定される、半導体ガスセンサ。
  4. 請求項１記載の半導体ガスセンサにおいて、
    前記ＣＭＯＳインバータのしきい値入力電位がＶｔｃであり、
    前記第１センサ応答強度および前記第２センサ応答強度がΔＶｇｔｈである場合、
    前記ＣＭＯＳインバータの入力設定ゲート電位であるＶｉｎ（Ｄ）は、
    Ｖｉｎ（Ｄ）＝Ｖｔｃ−ΔＶｇｔｈ
    に設定される、半導体ガスセンサ。
  5. 請求項１記載の半導体ガスセンサにおいて、
    前記ＣＭＯＳインバータのしきい値入力電位がＶｔｃであり、
    前記所望のガス濃度には、第１ガス濃度と、前記第１ガス濃度とは異なる第２ガス濃度とがあり、
    前記第１ガス濃度に対応する前記ｎチャネル型電界効果トランジスタの前記第１センサ応答強度および前記ｐチャネル型電界効果トランジスタの前記第２センサ応答強度がそれぞれΔＶｇｔｈ１であり、
    前記第２ガス濃度に対応する前記ｎチャネル型電界効果トランジスタの前記第１センサ応答強度および前記ｐチャネル型電界効果トランジスタの前記第２センサ応答強度がそれぞれΔＶｇｔｈ２である場合、
    前記第１ガス濃度を検知するときには、
    前記ＣＭＯＳインバータの第１入力設定ゲート電位であるＶｉｎ（Ｄ）１は、
    Ｖｉｎ（Ｄ）１＝Ｖｔｃ−ΔＶｇｔｈ１
    に設定され、
    前記第２ガス濃度を検知するときには、
    前記ＣＭＯＳインバータの第２入力設定ゲート電位であるＶｉｎ（Ｄ）２は、
    Ｖｉｎ（Ｄ）２＝Ｖｔｃ−ΔＶｇｔｈ２
    に設定される、半導体ガスセンサ。
  6. 請求項１記載の半導体ガスセンサにおいて、
    前記所望のガス濃度には、Ｎ個のガス濃度があり、
    前記Ｎ個のガス濃度に対応する前記ｎチャネル型電界効果トランジスタの前記第１センサ応答強度および前記ｐチャネル型電界効果トランジスタの前記第２センサ応答強度が、Ｎ個の条件に応じて、それぞれΔＶｇｔｈ（Ｎ）である場合、
    前記ＣＭＯＳインバータのしきい値入力電位がＶｔｃ（Ｉ）、前記第１センサ応答強度および前記第２センサ応答強度がΔＶｇｔｈ（Ｉ）である、第Ｉ番目のガス濃度を検知するときには、
    前記ＣＭＯＳインバータの前記第Ｉ番目の入力設定ゲート電位であるＶｉｎ（Ｄ）Ｉは、
    Ｖｉｎ（Ｄ）Ｉ＝Ｖｔｃ（Ｉ）−ΔＶｇｔｈ（Ｉ）
    に設定され、
    同一基板上に形成されたＮ個の前記ＣＭＯＳインバータから構成される、半導体ガスセンサ。
  7. 請求項１記載の半導体ガスセンサにおいて、
    前記ＣＭＯＳインバータの低電位側の電位をＶｓｓ、
    前記ＣＭＯＳインバータの高電位側の電位をＶｄｄ、
    前記ｎチャネル型電界効果トランジスタのしきい値電位をＶｔｎ、
    前記ｐチャネル型電界効果トランジスタのしきい値電位をＶｔｐ、
    前記ＣＭＯＳインバータのしきい値入力電位をＶｔｃ、
    としたとき、
    Ｖｔｎ＞０、
    Ｖｔｐ＜０、
    Ｖｄｄ＋Ｖｔｐ＞Ｖｔｃ＞Ｖｔｎ
    の関係を有する、半導体ガスセンサ。
  8. 請求項１記載の半導体ガスセンサにおいて、
    前記ｎチャネル型電界効果トランジスタのしきい値電位をＶｔｎ、
    前記ｐチャネル型電界効果トランジスタのしきい値電位をＶｔｐ、
    前記ＣＭＯＳインバータのしきい値入力電位をＶｔｃ、
    前記ｎチャネル型電界効果トランジスタの特性係数をβｎ、
    前記ｐチャネル型電界効果トランジスタの特性係数をβｐ、
    としたとき、
    Ｖｔｎ＝−Ｖｔｐ＞０、
    βｎ／βｐ＝１
    の関係を有する、半導体ガスセンサ。
  9. 請求項１記載の半導体ガスセンサにおいて、
    前記ｎチャネル型電界効果トランジスタおよび前記ｐチャネル型電界効果トランジスタが配置された領域に近接してヒータ領域が配置されている、半導体ガスセンサ。
  10. 請求項１記載の半導体ガスセンサにおいて、
    前記第１ゲートおよび前記第２ゲートのそれぞれは、酸素を含有する酸素ドープチタン膜とチタン微結晶とが混合したチタン改質膜と、前記チタン改質膜上に形成されたプラチナ膜と、から構成され、前記プラチナ膜は、複数の結晶粒から構成され、前記複数の結晶粒の間にある粒界領域には酸素とチタンが存在する、半導体ガスセンサ。
JP2015518001A 2013-05-23 2013-05-23 半導体ガスセンサ Expired - Fee Related JP6251738B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/064374 WO2014188563A1 (ja) 2013-05-23 2013-05-23 半導体ガスセンサ

Publications (2)

Publication Number Publication Date
JPWO2014188563A1 JPWO2014188563A1 (ja) 2017-02-23
JP6251738B2 true JP6251738B2 (ja) 2017-12-20

Family

ID=51933146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518001A Expired - Fee Related JP6251738B2 (ja) 2013-05-23 2013-05-23 半導体ガスセンサ

Country Status (3)

Country Link
US (1) US9857322B2 (ja)
JP (1) JP6251738B2 (ja)
WO (1) WO2014188563A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9835583B2 (en) * 2015-04-24 2017-12-05 International Business Machines Corporation Remote sensing using pulse-width modulation
JP6692306B2 (ja) * 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2019133748A1 (en) * 2017-12-28 2019-07-04 The Regents Of The University Of California Inversion layer gas sensors using bulk silicon chemical sensitive transistors
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
CN113108813A (zh) * 2020-12-15 2021-07-13 南京工业职业技术大学 纳米图形化转移的氮化镓基柔性差分式无栅生物传感器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411741A (en) * 1982-01-12 1983-10-25 University Of Utah Apparatus and method for measuring the concentration of components in fluids
JPH06249826A (ja) 1993-02-26 1994-09-09 Tokyo Gas Co Ltd Ｆｅｔセンサ
EP1085320A1 (en) 1999-09-13 2001-03-21 Interuniversitair Micro-Elektronica Centrum Vzw A device for detecting an analyte in a sample based on organic materials
JP4587539B2 (ja) * 1999-09-13 2010-11-24 アイメック 有機材料に基づいてサンプル中の被分析物を検出するための装置
DE10118366C2 (de) * 2001-04-12 2003-02-27 Micronas Gmbh Sensor zum Messen einer Ionenkonzentration oder Gaskonzentration
JP4866880B2 (ja) 2008-06-16 2012-02-01 株式会社日立製作所 電極、ガスセンサおよびその製造方法
JP4892521B2 (ja) 2008-06-30 2012-03-07 株式会社日立製作所 可燃性ガスセンサ
WO2011055605A1 (ja) 2009-11-06 2011-05-12 株式会社日立製作所 ガスセンサ
WO2012006546A2 (en) * 2010-07-08 2012-01-12 The Johns Hopkins University Circuits, devices and sensors for fluid detection
JP5603193B2 (ja) 2010-09-29 2014-10-08 株式会社日立製作所 ガスセンサ

Also Published As

Publication number Publication date
WO2014188563A1 (ja) 2014-11-27
US9857322B2 (en) 2018-01-02
US20160097731A1 (en) 2016-04-07
JPWO2014188563A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6251738B2 (ja) 半導体ガスセンサ
Li et al. Performance potential and limit of MoS2 transistors
JP5603193B2 (ja) ガスセンサ
Jurchescu et al. Correlation between microstructure, electronic properties and flicker noise in organic thin film transistors
Luong et al. Experimental demonstration of strained Si nanowire GAA n-TFETs and inverter operation with complementary TFET logic at low supply voltages
Qian et al. 2D materials as semiconducting gate for field-effect transistors with inherent over-voltage protection and boosted ON-current
Burgmair et al. Field effect transducers for work function gas measurements: device improvements and comparison of performance
Cho et al. Ultra-high sensitivity pH-sensors using silicon nanowire channel dual-gate field-effect transistors fabricated by electrospun polyvinylpyrrolidone nanofibers pattern template transfer
Lan et al. The origin of gate bias stress instability and hysteresis in monolayer WS 2 transistors
He et al. Negative differential conductance & hot-carrier avalanching in monolayer WS2 FETs
Qian et al. Improved Performance of Amorphous InGaZnO Thin-Film Transistor With $\hbox {Ta} _ {2}\hbox {O} _ {5} $ Gate Dielectric by Using La Incorporation
Lee et al. Analysis of the hump phenomenon and needle defect states formed by driving stress in the oxide semiconductor
Lai et al. Giant Photoresponsivity and External Quantum Efficiency in a Contact‐Engineered Broadband a‐IGZO Phototransistor
Nirmal et al. Nanoscale channel engineered double gate MOSFET for mixed signal applications using high‐k dielectric
de Moraes Nogueira et al. Operational transconductance amplifier designed with nanowire tunnel-FET with Si, SiGe and Ge sources using experimental data
Zhuang et al. High-performance and low-power source-gated transistors enabled by a solution-processed metal oxide homojunction
Yang et al. Reduction of random telegraph noise by high-pressure deuterium annealing for p-type omega-gate nanowire FET
CN108152336B (zh) 一种具有气体传感功能的二维材料源跟随器
Jha et al. Stability of submicron AlGaN/GaN HEMT devices irradiated by gamma rays
Bestelink et al. Extraordinarily Weak Temperature Dependence of the Drain Current in Small‐Molecule Schottky‐Contact‐Controlled Transistors through Active‐Layer and Contact Interplay
US20120327972A1 (en) Temperature sensor
Billah et al. Highly sensitive temperature sensor using low-temperature polysilicon oxide thin-film transistors
Burgmair et al. Humidity and temperature compensation in work function gas sensor FETs
Hu et al. Current gain and low-frequency noise of symmetric lateral bipolar junction transistors on SOI
Usagawa et al. Device characteristics for Pt–Ti–O gate Si–MISFETs hydrogen gas sensors

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6251738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees