JP6249899B2 - 入力装置とその製造方法 - Google Patents

入力装置とその製造方法 Download PDF

Info

Publication number
JP6249899B2
JP6249899B2 JP2014153880A JP2014153880A JP6249899B2 JP 6249899 B2 JP6249899 B2 JP 6249899B2 JP 2014153880 A JP2014153880 A JP 2014153880A JP 2014153880 A JP2014153880 A JP 2014153880A JP 6249899 B2 JP6249899 B2 JP 6249899B2
Authority
JP
Japan
Prior art keywords
layer
electrode
wiring
layers
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014153880A
Other languages
English (en)
Other versions
JP2016031647A (ja
Inventor
融 澤田
融 澤田
正宜 竹内
正宜 竹内
卓 和田
卓 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2014153880A priority Critical patent/JP6249899B2/ja
Publication of JP2016031647A publication Critical patent/JP2016031647A/ja
Application granted granted Critical
Publication of JP6249899B2 publication Critical patent/JP6249899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Description

本発明は、携帯用電子機器などの情報端末装置に使用されるものであり、透光性の基板に透光性の電極層が形成された入力装置とその製造方法に関する。
特許文献1に、いわゆるタッチパネルとして機能する入力装置に関する発明が記載されている。
この入力装置は、透明基材の表面に、Y方向に連続して形成された第1の透明電極と、第1の透明電極を挟んでX方向に並んで配置された第2の透明電極が形成されている。第1の透明電極の一部が、ノボラック樹脂で形成された絶縁層で覆われ、この絶縁層の表面に、その両側に位置する第2の透明電極どうしを接続するブリッジ配線が形成されている。
ブリッジ配線層は、アモルファスITO/Auなどの金属層/アモルファスITOの積層体で構成されている。このブリッジ配線は、第1の透明電極ならびに第2の透明電極と共に表示領域に配置されるため、金属層の幅寸法を微細にし且つ膜厚を薄くして、実質的に透光性となるように形成されている。
特許第5075282号公報
特許文献1に記載された入力装置は、第1の透明電極がY方向に連続しているため、それぞれの第1の透明電極に接続される配線層は、表示領域の下側に位置する加飾領域内に比較的スペースの余裕を持たせて配線することが可能である。一方で、X方向に並んで前記ブリッジ配線層で接続された第2の透明電極から延びる配線層は、表示領域の左右両側において、縦方向へ長い寸法で形成する必要がある。そのため、抵抗値の高いITOなどの透明電極で形成することができず、Cuなどの低抵抗の金属材料で形成されることになる。
Cuなどの金属材料で形成された配線層は、非透光性であるために、表示領域の左右両側に位置する加飾領域に配置しなくてはならない。しかもこの配線層は電極の数に合わせて複数本形成する必要があり、加飾領域は、複数本の配線層を通過させるのに十分な幅寸法に形成しなくてはならない。そのため、表示領域の左右の幅寸法が制限されてしまう。
本発明は上記従来の課題を解決するものであり、電極層が配置される透光領域の面積を広く確保することが可能な入力装置およびその製造方法を提供することを目的としている。
本発明は、透光性の基板に、透光性の複数の電極層と、それぞれの前記電極層から延びる配線層とが形成されている入力装置において、
前記基板に、所定面積の透光領域と、前記透光領域を囲む非透光領域が設定され、前記透光領域に前記電極層が配置されており、
前記非透光領域では、前記基板の表面に沿って、複数の前記配線層が並んで形成され、複数の前記配線層の上に絶縁層を介して上層配線層が形成されており、前記上層配線層は、複数の前記配線層を覆う幅寸法で形成されて、いずれかの前記電極層に導通していることを特徴とするものである。
本発明の入力装置は、前記電極層は、列方向に連続して延びる列電極層と、前記列電極層を挟んで行方向に隣接する行電極層とに区分され、前記列電極層の一部が透光性の電極絶縁層で覆われ、前記電極絶縁層の上に形成された接続導電層によって行電極層どうしが接続されており、前記絶縁層は、前記電極絶縁層と同じ材料で形成され、前記上層配線層は、前記接続導電層と同じ材料層で形成されていることが好ましい。
また本発明の入力装置は、前記基板の表面に沿って形成されている前記配線層の配線長よりも、前記上層配線層の配線長が短いことが好ましい。
次に、本発明は、透光性の基板に、透光性の複数の電極層と、それぞれの前記電極層から延びる配線層とを形成する入力装置の製造方法において、
(1)前記基板の表面に設定される透光領域に複数の前記電極層を形成し、前記透光領域を囲む非透光領域に、複数の前記配線層を並べて形成する工程と、
(2)複数の前記配線層を覆う絶縁層を形成する工程と、
(3)隣接する前記電極層を接続する接続導電層と、前記絶縁層の上で複数の前記配線層を覆う幅寸法で積層されていずれかの前記電極層に導通する上層配線層とを、同じ材料層で同時に形成する工程と、を有することを特徴とするものである。
本発明の入力装置の製造方法は、前記(1)の工程では、前記電極層を、列方向に連続して延びる列電極層と、前記列電極層を挟んで行方向に隣接する行電極層とに区分して形成し、
前記(2)の工程で、前記列電極層の一部を覆う透光性の電極絶縁層と、前記配線層を覆う前記絶縁層とを同じ材料で同時に形成し、
前記(3)の工程で、前記電極絶縁層の上に前記接続導電層を形成することが好ましい。
本発明の入力装置は、基板に設定された非透光領域に、基板の表面に沿って複数の配線層を形成するとともに、複数の配線層の上に絶縁層を介して幅広の上層配線層を形成している。非透光領域において電極層から延びる配線層を上下に重ねて配置することで、配線に必要となる領域を狭くでき、その分だけ透光領域を広く確保できる。また、上層配線層は複数の配線層を覆うように幅広の寸法で形成しているため、薄い配線層となり、入力装置の厚さ寸法が大きくなるのを防止できる。
本発明の入力装置の製造方法は、隣り合う電極層どうしを接続するための電極絶縁層ならびに接続導電層を形成するのと同じ材料を使用し同じ工程で、配線層を覆う絶縁層ならびに上層絶縁層とを形成できるので、特に多くの工程を必要とせず、比較的安い費用で広い透光領域を有する入力装置を製造できる。
本発明の実施の形態の入力装置を使用したタッチパネルの分解斜視図、 本発明の実施の形態の入力装置の正面図、 図2に示す入力装置の部分拡大正面図、 図3に示す入力装置をIV−IV線で切断した断面図、 図3に示す入力装置をV−V線で切断した断面図、 図3に示す入力装置をVI−VI線で切断した断面図、
図1にタッチパネル1が示されている。タッチパネル1は、表面パネル2とその下に位置する本発明の実施の形態の入力装置10とから構成されている。
表面パネル2は、携帯用電話機、ナビゲーション装置、ゲーム装置、通信装置などの各種電子機器のケースの一部を構成している。
表面パネル2はアクリル系などの透光性の合成樹脂材料やガラスで形成されており、四角形の表示部3と、表示部3を囲む加飾部4とを有している。表示部3は表面パネル2を形成する透光性の合成樹脂材料やガラスで形成されて、表面パネル2の外部から機器内部を透視できるようになっている。加飾部4は、前記合成樹脂材料やガラスの内面に印刷層が設けられ、または着色シートが重ねられるなどして、各種色相に着色されて、機器内部を透視できないようになっている。
入力装置10は、透光性の基板11を有している。基板11はPET(ポリエチレン・テレフタレート)などの樹脂シートである。図2と図3に示すように、基板11に境界線10cが設定されており、その内側の領域が透光領域10aで、境界線10cの外側が非透光領域10bに区分されている。なお、前記境界線10cは、透光領域10aと非透光領域10bとを設計上で区分するための仮想線であり、基板11上に目視可能な境界線10cが存在するものではない。
表面パネル2と入力装置10は、OCA(高透明接着剤)を介して接着される。このとき、入力装置10の透光領域10aが、表面パネル2の表示部3に一致し、非透光領域10bが加飾部4で覆われるように貼り合わされる。
電子機器のケース内には、カラー液晶パネルなどの表示パネル5が収納されている。表示パネル5の表示画面は、入力装置10の透光領域10aと表面パネル2の表示部3に対向するように配置される。
図2と図3に示す入力装置10は、X方向が行方向であり、Y方向が列方向である。
基板11の表面には、列方向(Y方向)に並んで配列する複数の列電極層12が形成されている。Y方向に隣接する複数の列電極層12は電極連結層13を介して連結されている。図2の実施の形態では、列電極層12が5列設けられ、それぞれの列を構成する7個の列電極層12が、電極連結層13によってY方向に連結されている。列電極層12と電極連結層13は、透光性の導電材料であるITO(酸化インジウムスズ)層によって連続して一体に形成されている。
基板11の表面には行方向(X方向)に並んで配列する複数の行電極層14が形成されている。全ての行電極層14は独立して形成されており、行電極層14は前記電極連結層13を挟んでX方向へ並んでいる。行電極層14はITO層であり、行電極層14と列電極層12は同じ形状で同じ面積の四角形状である。
図3と図4(図3のIV−IV線の断面図)に示すように、電極連結層13の表面に、透光性の電極絶縁層15が形成されている。この電極絶縁層15はノボラック樹脂で形成されている。電極絶縁層15の表面に接続導電層18が形成されている。接続導電層18は電極連結層13と絶縁されているが、その両端部は、電極連結層13を挟んでX方向の両側に位置する行電極層14の表面に接触し、X方向に隣接する行電極層14どうしが互いに接続されている。電極連結層13を列電極層12の一部とみなせば、それぞれの行電極層14は列電極層を挟んで両側に配置されていることになり、ブリッジ配線層として機能する接続導電層18により、行電極層14が列電極層を跨いで導通されていることになる。
図2に示すように、行電極層14は(i)〜(vi)で示す6行に配列しており、それぞれの行ではX方向に並ぶ6個の行電極層14が、全て接続導電層18を介して導通されている。
図2に示すように、全ての列電極層12と全ての電極連結層13ならびに全ての行電極層14と全ての接続導電層18は、基板11に設定されている透光領域10a内に配置されている。
図4に示すように、接続導電層18は3層構造であり、下地層18aと金属層18bと保護層18cの3層構造である。下地層18aと保護層18cはITO層であり、金属層18bは、Au(金)、Au合金、CuNi合金(銅・ニッケル合金)、Ni(ニッケル)などの導電性金属材料で形成される。列電極層12と行電極層14を形成するITO層は結晶層であるが、下地層18aと保護層18cを形成するITO層はアモルファス層であり、下地層18aならびに保護層18cと、列電極層12ならびに行電極層14は、選択してエッチングすることが可能である。
金属層18bは膜厚が2〜20nmであり、下地層18aと保護層18cの膜厚はそれぞれ5〜40nm程度である。接続導電層18のY方向の幅寸法は5〜50μm程度であり、X方向の長さ寸法は150〜500μm程度である。
透光性については、列電極層12と行電極層14の全光線透過率がほぼ90%程度であるが、3層から成る接続導電層18の全光線透過率は、前記電極層12,14と大きく相違するのは好ましくない。接続導電層18の全光線透過率は60%以上であることが好ましい。金属層18bを厚さが10nmのAu層にすると、全光線透過率をほぼ70%程度に設定でき、列電極層12と行電極層14と比較して、透光性がさほど低下することがない。
また、アモルファスITO層である下地層18aと保護層18cの膜厚をそれぞれ20nmとし、金属層18bを厚さが10nmのAu層とすると、表面抵抗率(シート抵抗率あるいは単位面積抵抗値)が10Ω/sq程度となり、結晶性のITO層である列電極層12と行電極層14の表面抵抗率の1/10程度に設定できる。
なお、接続導電層18は、保護層18cを省略することが可能であり、さらに金属層18bが、その下の層へのマイグレーションの心配がないものであれば、下地層18aを省略することも可能である。
図2に示すように、基板11に設定された非透光領域10bでは、上方部分に複数(5本)の列側配線層21が形成されている。Y方向の図示最上部に位置する列電極層12には、延長部12aが形成されており、それぞれの延長部12aに列側配線層21が接続されている。列側配線層21と延長部12aとの境界は、非透光領域10b内に位置している。基板11の上縁部11aに接近する位置に、列側ランド部21aが形成されており、列側ランド部21aは、前記列側配線層21の一部で形成されている。
図2に示すように、非透光領域10bの左側領域に、2本の行側配線層26,27が形成されている。行側配線層26は、第3行(iii)の左端に位置する行電極層14から延びる延長部14cに接続され、行側配線層27は、第4行(iv)の左端に位置する行電極層14から延びる延長部14dに接続されている。行側配線層26,27と延長部14c,14dとの境界は非透光領域10bに位置している。また、基板11の上縁部11aに近い位置に、行側配線層26の一部であるランド部26aと、行側配線層27の一部であるランド部27aが形成されている。
非透光領域10bの右側領域に、2本の行側配線層28,29が形成されている。行側配線層28は、第5行(v)の右端に位置する行電極層14から延びる延長部14eに接続され、行側配線層29は、第6行(vi)の右端に位置する行電極層14から延びる延長部14fに接続されている。行側配線層28,29と延長部14e,14fとの境界は非透光領域10bに位置している。また、基板11の上縁部11aに近い位置に、行側配線層28の一部であるランド部28aと、行側配線層29の一部であるランド部29aが形成されている。
また、非透光領域10bの上方の左領域では、列側配線層21と行側配線層26との間に、短い行側配線層22が形成されている。また非透光領域10bの上方の右領域では、列側配線層21と行側配線層28との間に、行側配線層23が形成されている。基板11の上縁部11aに近い位置に、行側配線層22の一部で形成されたランド部22aと、行側配線層23の一部で形成されたランド層23aが設けられている。
図5(図3のV−V線の断面図)と図6(図3のVI−VI線の断面図)に、行側配線層28,29の断面構造が示されている。行側配線層28,29は、いずれも下部層31とその上に積層された金属材料層32とから構成されている。下部層31は、列電極層12ならびに行電極層14と同じ結晶化されたITO層で形成されており、ITO層の膜厚は、下部層31と、列電極層12ならびに行電極層14とで同じである。行側配線層28の下部層31は、前記延長部14eと共に行電極層14と連続して形成されており、行側配線層29の下部層31も、前記延長部14fと共に行電極層14と連続して形成されている。
他の行側配線層22,23,26,27と、列側配線層21の構造も、行側配線層28,29と同じであり、下部層31と金属材料層32とで構成されている。行側配線層26の下部層31は、前記延長部14cと共に行電極層14と連続して形成されており、行側配線層27の下部層31も、前記延長部14dと共に行電極層14と連続して形成されている。また、それぞれの列側配線層21の下部層31は、延長部12aと共に、列電極層12と連続して形成されている。
また、列側配線層21と行側配線層22,23,26,27,28,29の上層である金属材料層32はCu層である。
図5に示すように、非透光領域10bの右側部分には、行側配線層28と行側配線層29の双方を覆う絶縁層(配線間絶縁層)35が形成されている。図3には、絶縁層35の縁線(輪郭)が破線で示されている。絶縁層35の上に上層配線層25が形成されている。上層配線層25は、複数本(実施の形態では2本)の行側配線層28,29の双方を覆うことができる幅寸法W1で形成されている。第2行(ii)の図示右端に位置する行電極層14から延長部14bが延びており、この延長部14bと、非透光領域10bの上部に形成された前記行側配線層23とが上層配線層25を介して接続されている。
絶縁層35は、電極連結層13の上に形成された電極絶縁層15と同じノボラック樹脂で形成されている。上層配線層25は、行側配線層14どうしを接続している接続導電層18と同じ材料層で形成されており、図5に示すように、下地層18aと金属層18bと保護層18cとで構成されている。それぞれの層の材料と膜厚は、接続導電層18と同じである。
同様に、非透光領域10bの左側部分では、行側配線層26と行側配線層27とが絶縁層(配線間絶縁層)で覆われ、その上に上層絶縁層24が形成されている。上層絶縁層24は、行側配線層26と行側配線層27を覆う幅寸法で形成されている。第1行(i)の図示左端に位置する行電極層14から延長部14aが延びており、この延長部14aと、非透光領域10bの上方部分に形成された前記行側配線層22とが上層配線層24を介して接続されている。ここでも、絶縁層は、電極絶縁層15と同じノボラック樹脂で形成され、上層配線層24は、接続導電層18と同じ材料層で形成されており、下地層18aと金属層18bと保護層18cとで構成されている。それぞれの層の材料と膜厚は、接続導電層18と同じである。
図6には、行側配線層23と上層配線層25との接続境界が示されている。この接続境界は非透光領域10b内に位置している。接続境界では、行側配線層23の上に、上層配線層25の一部が重ねられて導通している。この構造は、図示左側の行側配線層22と上層配線層24との接続境界においても同じである。
上層配線層24,25は、接続導電層18と同じ層構成であるため、列電極層12と行電極層14に比べて表面抵抗率が1/10程度であるが、行側配線層28,29を形成しているCu層に比べると表面抵抗率は大きい。しかし、上層配線層25の幅寸法W1は、行側配線層28,29の双方を覆う大きさを有しており、行側配線層28,29の個々の幅寸法W2よりも広く形成することができる。したがって、上層配線層26,27の抵抗値を下げることができる。また上層配線層24,25は幅寸法W1を大きくできるため、厚さを大きくしなくても、抵抗値を下げることができる。よって、非透光領域10bで、行側配線層28,29に上層配線層25が重ねられていても、入力装置10の厚さ寸法が大きくなることがない。
これは、左側の上層配線層24においても同じである。
また、上層配線層24,25は、Cu層よりも表面抵抗率が高いため、第1列(i)と第2列(ii)の行電極層14への配線のように短い配線層として使用し、距離の長い行側配線層26,27,28,29は、Cu層などの金属材料層32を有する配線層を使用することが好ましい。
この入力装置10は、非透光領域10bに複数の配線層が重ねて形成されているため、従来よりも左右に位置する非透光領域10bの幅寸法を短くできる。よって、透光領域10aのX方向の幅寸法を広くでき、図1に示す表面パネル2の表示部3の幅寸法を広くできる。すなわち、実施の形態では、全ての行側配線層を並べて形成する従来例に比べて、少なくとも行側配線層の1本分の幅寸法W2だけ、左右にそれぞれ透光領域10aを広げることができる。
次に、前記入力装置10の製造方法を説明する。
基板11は、その表面の全面にITO層の下部層31とその上のCu層である金属材料層32とが積層されたものが使用される。下部層31は、ITO層を基板11の表面の全面にスパッタ工程などで形成した後に、加熱処理でITO層を結晶化させ、さらに、Cu層を全面にスパッタなどで形成したものである。
電極層と配線層の成形工程では、Cu層である金属材料層32の表面にレジスト層を形成し、フォトリソ工程でレジスト層をパターニングした後に、レジスト層が形成されていない部分のCu層とITO層をエッチング処理で除去する。その結果、ITO層とCu層の積層体により、列側電極層12と電極連結層13と行電極層14、ならびに列側配線層21と行側配線層22,23,26,27,28,29のパターンが残される。非透光領域10bをマスキングして、エッチング処理でCu層を除去すると、列側電極層12と電極連結層13ならびに行電極層14がITO層の単層で形成され、列側配線層21と行側配線層22,23,26,27,28,29が、ITO層である下部層31とCu層である金属材料層32とが積層された構造になる。
次に、基板11の表面の全域にノボラック樹脂層を形成し、フォトリソ工程により、電極絶縁層15と絶縁層(配線間絶縁層)35を除いた他のノボラック樹脂層を除去する。さらに、基板11の表面の全域に、アモルファスITO層/Au層/アモルファスITO層の3層をスパッタ工程などで成膜する。その上にレジスト層を形成し、フォトリソ工程でレジスト層をパターニングする。レジスト層が除去された部分で、前記3層をエッチング処理で除去し、接続導電層18と上層配線層24,25を同時に形成する。
このように、上層配線層24,25は、接続導電層18と同じ材料層で同じ工程で形成されるため、上層配線層24,25のみを形成する工程が不要である。
ただし、本発明は、前記実施例と異なり、接続導電層18が形成されていない入力装置においても、金属層18bを有する上層配線層24,25を形成することが可能である。
1 タッチパネル
2 表面パネル
3 表示部
4 加飾部
5 表示パネル
10 入力装置
10a 透光領域
10b 非透光領域
11 基板
12 列電極層
13 電極連結層
14 行電極層
15 電極絶縁層
18 接続導電層
18a 下地層
18b 金属層
18c 保護層
21 列側配線層
22,23,26,27,28,29 行側配線層
24,25 上層配線層
31 下部層
32 金属材料層
35 絶縁層

Claims (5)

  1. 透光性の基板に、透光性の複数の電極層と、それぞれの前記電極層から延びる配線層とが形成されている入力装置において、
    前記基板に、所定面積の透光領域と、前記透光領域を囲む非透光領域が設定され、前記透光領域に前記電極層が配置されており、
    前記非透光領域では、前記基板の表面に沿って、複数の前記配線層が並んで形成され、複数の前記配線層の上に絶縁層を介して上層配線層が形成されており、前記上層配線層は、複数の前記配線層を覆う幅寸法で形成されて、いずれかの前記電極層に導通していることを特徴とする入力装置。
  2. 前記電極層は、列方向に連続して延びる列電極層と、前記列電極層を挟んで行方向に隣接する行電極層とに区分され、前記列電極層の一部が透光性の電極絶縁層で覆われ、前記電極絶縁層の上に形成された接続導電層によって行電極層どうしが接続されており、
    前記絶縁層は、前記電極絶縁層と同じ材料で形成され、前記上層配線層は、前記接続導電層と同じ材料層で形成されている請求項1記載の入力装置。
  3. 前記基板の表面に沿って形成されている前記配線層の配線長よりも、前記上層配線層の配線長が短い請求項1または2記載の入力装置。
  4. 透光性の基板に、透光性の複数の電極層と、それぞれの前記電極層から延びる配線層とを形成する入力装置の製造方法において、
    (1)前記基板の表面に設定される透光領域に複数の前記電極層を形成し、前記透光領域を囲む非透光領域に、複数の前記配線層を並べて形成する工程と、
    (2)複数の前記配線層を覆う絶縁層を形成する工程と、
    (3)隣接する前記電極層を接続する接続導電層と、前記絶縁層の上で複数の前記配線層を覆う幅寸法で積層されていずれかの前記電極層に導通する上層配線層とを、同じ材料層で同時に形成する工程と、
    を有することを特徴とする入力装置の製造方法。
  5. 前記(1)の工程では、前記電極層を、列方向に連続して延びる列電極層と、前記列電極層を挟んで行方向に隣接する行電極層とに区分して形成し、
    前記(2)の工程で、前記列電極層の一部を覆う透光性の電極絶縁層と、前記配線層を覆う前記絶縁層とを同じ材料で同時に形成し、
    前記(3)の工程で、前記電極絶縁層の上に前記接続導電層を形成する請求項4記載の入力装置の製造方法。
JP2014153880A 2014-07-29 2014-07-29 入力装置とその製造方法 Active JP6249899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014153880A JP6249899B2 (ja) 2014-07-29 2014-07-29 入力装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014153880A JP6249899B2 (ja) 2014-07-29 2014-07-29 入力装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2016031647A JP2016031647A (ja) 2016-03-07
JP6249899B2 true JP6249899B2 (ja) 2017-12-20

Family

ID=55441987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153880A Active JP6249899B2 (ja) 2014-07-29 2014-07-29 入力装置とその製造方法

Country Status (1)

Country Link
JP (1) JP6249899B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140328A (ja) * 2008-12-12 2010-06-24 Rohm Co Ltd 入力装置
JP5537915B2 (ja) * 2009-12-01 2014-07-02 株式会社ジャパンディスプレイ タッチパネル
JP4785965B2 (ja) * 2009-12-22 2011-10-05 日本写真印刷株式会社 タッチパネル
JP6029842B2 (ja) * 2012-03-30 2016-11-24 アルプス電気株式会社 静電容量式入力装置

Also Published As

Publication number Publication date
JP2016031647A (ja) 2016-03-07

Similar Documents

Publication Publication Date Title
TWI664560B (zh) 層疊構造體、觸摸面板、帶觸摸面板的顯示裝置及其製造方法
CN106873835B (zh) 触控面板及其制作方法、触控显示屏
JP5639473B2 (ja) 静電容量型タッチパネルおよび静電容量型タッチパネル機能付き表示装置
US9018535B2 (en) Touch panel and method for manufacturing a touch sensor layer of the touch panel
KR102303214B1 (ko) 터치 스크린 패널 및 그의 제조방법
US9891764B2 (en) Touch screen panel
TWI539336B (zh) 觸控面板
US10248268B2 (en) OGS capacitive touch screen and manufacturing method thereof
TWI475461B (zh) Electrostatic Capacitive Input Device
US10496232B2 (en) Capacitive touch panel
TWI484382B (zh) 觸控面板
KR102367249B1 (ko) 플렉서블 터치 패널 및 플렉서블 터치 패널의 제조 방법
WO2016002461A1 (ja) 入力装置およびその製造方法
US20130016052A1 (en) Touch panel and touch-sensing display apparatus
JP6543754B2 (ja) 入力装置
JP6216285B2 (ja) 入力装置
CN115176220A (zh) 柔性印刷电路板和显示触控装置
JP6249899B2 (ja) 入力装置とその製造方法
JP6270656B2 (ja) 入力装置とその製造方法
KR102032631B1 (ko) 입력 장치
KR20160123449A (ko) 터치 스크린 패널 및 이의 제조방법
TWI530835B (zh) 觸控面板、觸控顯示裝置及觸控面板之製造方法
JP6525361B2 (ja) 入力装置
JP5574133B2 (ja) 静電容量型入力装置
KR101738254B1 (ko) 입력 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6249899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350