JP6249402B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP6249402B2
JP6249402B2 JP2014028716A JP2014028716A JP6249402B2 JP 6249402 B2 JP6249402 B2 JP 6249402B2 JP 2014028716 A JP2014028716 A JP 2014028716A JP 2014028716 A JP2014028716 A JP 2014028716A JP 6249402 B2 JP6249402 B2 JP 6249402B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
weight portion
hole
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014028716A
Other languages
English (en)
Other versions
JP2015152527A (ja
Inventor
喜弘 小山
喜弘 小山
高橋 寛
寛 高橋
雄太郎 小室
雄太郎 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2014028716A priority Critical patent/JP6249402B2/ja
Publication of JP2015152527A publication Critical patent/JP2015152527A/ja
Application granted granted Critical
Publication of JP6249402B2 publication Critical patent/JP6249402B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacture Of Switches (AREA)
  • Switches Operated By Changes In Physical Conditions (AREA)

Description

本発明は、電子デバイス、及び電子デバイスの製造方法に関するものである。
電子デバイスの一つとして、初期状態では接点が開(OFF状態)であり、加速度が入力されたときに接点が閉(ON状態)となる加速度スイッチが知られている(例えば、特許文献1参照)。
以下、従来の加速度スイッチ200について簡単に説明する。
図17に示すように、加速度スイッチ200は、中央電極201と、中央電極201を内側に収容するとともに、その内側面が中央電極201の外側面に接離可能とされた錘部203と、錘部203の周囲を取り囲む円弧状とされ、枠体204との間で錘部203を弾性支持する梁部205と、を備えている。また、図18に示すように、中央電極201及び錘部203のうち、側面の一部にはそれぞれ電極膜210,211が形成されている。
この構成によれば、加速度スイッチ200に入力される加速度に応じて、中央電極201と錘部203とが相対移動することで、図19に示すように、中央電極201と錘部203との側面同士が接触する。これにより、中央電極201及び錘部203に形成された電極膜210,211同士が導通し、ON状態となる。このような加速度スイッチ200では、ノーマリーオフかつ無指向のスイッチとして使用でき、またMEMS(Micro Electro Mechanical Systems)技術を利用して製造することにより、小型化及び大量生産が可能になる等のメリットがある。
特許第4996771号公報
ところで、上述した中央電極201及び錘部203の電極膜210,211は、一般的にスパッタ等の成膜法を用いて形成される。具体的には、中央電極201及び錘部203の表面に対して金属膜220,221(電極膜210,211と外部装置との間を接続するための回路等)を形成する際の粒子の回り込みにより、中央電極201及び錘部203の側面に粒子を堆積させることで、電極膜210,211を形成している。この場合、中央電極201及び錘部203の側面への粒子の回り込み量(深さ)には限界があり、中央電極201及び錘部203の側面に確実に電極膜210,211を形成する点で改善の余地があった。なお、粒子の回り込み量は、中央電極201や錘部203における構造の垂直度等にも大きく依存している。
また、加速度スイッチ200は、厚さ方向を上下方向に一致させて使用されるが、その際中央電極201に対して錘部203が自重によって沈み込んだ状態となる。したがって、中央電極201及び錘部203の側面への粒子の回り込み量が少ない(浅い)場合や、中央電極201に対する錘部203の沈み込み量が大きい場合等には、各電極膜210,211の上下方向(厚さ方向)におけるラップ量が少なくなる。その結果、中央電極201及び錘部203が接触したときの電極膜210,211同士の導通が困難になるおそれがある。
本発明は、このような事情に考慮してなされたもので、その目的は、動作信頼性を向上させることができる子デバイスの製造方法を提供することである。
上記の課題を解決するため、本発明に係る電子デバイスの製造方法は、柱状の中央電極と、前記中央電極を内側に収容するとともに、内側面が前記中央電極の外側面に接離可能とされた錘部と、前記錘部の周囲を取り囲むとともに、支持部との間で前記錘部を弾性支持する梁部と、を備え、前記中央電極のうち、少なくとも前記外側面全体が導体により構成された電子デバイスの製造方法であって、基材に対して貫通孔を形成する貫通孔形成工程と、前記貫通孔内に導体を埋設する導体埋設工程と、前記基材に対して前記中央電極、前記錘部、及び前記梁部を成形する成形工程と、を有し、前記成形工程では、前記基材のうち、前記導体の側面を露出させるように前記基材を成形することを特徴としている。
この構成によれば、錘部の内側面への電極膜の回り込み量が少ない場合や、中央電極に対する錘部の沈み込み量が大きい場合であっても、中央電極及び錘部が接触したときにおける中央電極と錘部の電極膜との導通を確保できる。その結果、加速度スイッチの動作信頼性を確保できる。
また、基材の貫通孔内に導体を埋設し、その後導体の外側面が露出するように基材を加工することで中央電極、錘部、及び梁部を形成するため、中央電極のうち、少なくとも外側面全体に導体を確実に配置できる。
また、前記導体埋設工程は、電鋳法を用いて行ってもよい。
この構成によれば、電鋳法を用いて貫通孔内に導体を埋設することで、例えばスパッタ等を用いて行う場合に比べて製造効率の向上を図ることができる。
また、前記貫通孔形成工程、前記導体埋設工程、及び前記成形工程は、MEMS技術を用いて行われてもよい。
この構成によれば、微小な電子デバイスを高精度に作製することができる。
本発明によれば、動作信頼性を向上させることができる。
第1実施形態におけるスイッチ本体の平面図である。 図1のA−A線に相当する断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図2に相当する断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図2に相当する断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図2に相当する断面図である。 加速度スイッチの作用を説明するための説明図であって、図1に相当する平面図である。 第2実施形態におけるスイッチ本体の平面図である。 図7のB−B線に相当する断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図8に相当する断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図8に相当する断面図である。 第3実施形態における加速度スイッチの断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図11に相当する断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図11に相当する断面図である。 加速度スイッチの製造方法を説明するための工程図であって、図11に相当する断面図である。 第3実施形態の他の構成を示す加速度スイッチの断面図である。 図15に示す加速度スイッチの製造方法を説明するための工程図である。 従来の加速度スイッチの平面図である。 従来の加速度スイッチにおいて、中央電極及び錘部の部分断面図である。 従来の加速度スイッチにおいて、中央電極及び錘部の部分断面図である。
次に、本発明の実施形態について説明する。
<第1実施形態>
[加速度スイッチ]
図1は第1実施形態におけるスイッチ本体11の平面図であり、図2は図1のA−A線に相当する断面図である。
図1、図2に示すように、本実施形態の加速度スイッチ1は、スイッチ本体11と、スイッチ本体11を厚さ方向で挟持する第1基板12及び第2基板13(図2参照)と、を備えている。
(スイッチ本体)
スイッチ本体11は、枠体(支持部)31と、枠体31の内側に配置された円柱状の中央電極32と、枠体31と中央電極32との間に配置され、中央電極32を内側に収容する収容孔33を有する錘部34と、錘部34の周囲を取り囲む円弧状とされ、枠体31との間で錘部34を弾性支持する梁部35と、を備えている。なお、以下の説明において、梁部35の周方向を単に周方向とし、梁部35の径方向を単に径方向とする。
ここで、図2に示すように、上述したスイッチ本体11は、MEMS技術を用いて製造されるとともに、スイッチ本体11のうち、少なくとも枠体31、錘部34、及び梁部35は、例えばシリコン等からなる基板20を用いて一体的に形成されている。なお、以下の説明では、基板20の厚さ方向を単に厚さ方向といい、図2における下側を厚さ方向の一端側とし、上側を厚さ方向の他端側とする。
図1、図2に示すように、枠体31は、厚さ方向から見た平面視で矩形状とされ、その中央部には基板20を厚さ方向に貫通する円形の貫通孔31aが形成されている。
錘部34は、厚さ方向から見た平面視で円形とされ、その中央部には基板20を厚さ方向に貫通する収容孔33が形成されている。なお、錘部34の外径は、枠体31の貫通孔31aの内径よりも小さく、収容孔33の内径は中央電極32の外径よりも大きくなっている。したがって、錘部34は、その内側面と中央電極32の外側面との間に径方向におけるギャップが設定されるとともに、加速度スイッチ1への加速度の入力により中央電極32に対して接離可能とされている。なお、加速度スイッチ1は、初期状態においてギャップを挟んで錘部34と中央電極32とが離間したOFF状態となっている。
また、錘部34のうち、厚さ方向における他端部は、一端部よりも径方向の内側に張り出した張出部36を構成している。
図1に示すように、梁部35は、枠体31及び錘部34よりも薄く形成され、弾性変形可能とされている。具体的に、梁部35は、錘部34の周囲をほぼ全周に亘って取り囲む円弧部51と、円弧部51における周方向の一端部と錘部34との間を接続する錘部側接続部52と、円弧部51における周方向の他端部と枠体31との間を接続する枠体側接続部53と、を備えている。
円弧部51は、周方向の全周に亘って一定の曲率半径で延在しており、その周方向の両端部が近接した状態で対向している。
錘部側接続部52は、径方向に沿って延在するとともに、径方向における内側端部が錘部34の外側面に連設され、径方向における外側端部が円弧部51における周方向の一端部に連設されている。
枠体側接続部53は、径方向に沿って錘部側接続部52と平行に延在するとともに、径方向における外側端部が枠体31の内側面に連設され、径方向における内側端部が円弧部51における周方向の他端部に連設されている。
ここで、図1、図2に示すように、中央電極32は、枠体31の中心(貫通孔31aの中心)を通り、厚さ方向に沿って延在している。中央電極32は、電鋳可能な金属材料からなり、本実施形態ではAuや、Cu、Ni及びその合金等が好適に用いられている。したがって、中央電極32は、全体が導体により形成されており、その外側面が錘部34の後述する電極膜45と径方向で対向している。なお、中央電極32の厚さは、基板20の厚さと同等になっている。また、本実施形態における電鋳とは、電解めっきや無電解めっき等のめっき工法を含む概念である。
そして、スイッチ本体11のうち、少なくとも枠体31及び中央電極32の両面には、第1基板12及び第2基板13とスイッチ本体11とをそれぞれ接合するための第1接合膜41及び第2接合膜42(例えば、Au/Ni等)が形成されている。
図示の例において、第2接合膜42は、スイッチ本体11のうち、厚さ方向における他端側の主面には、錘部34及び梁部35上を含む全体に亘って形成されるとともに、枠体31、中央電極32、錘部34、及び梁部35の側面の一部に回り込んで形成されている。そして、第2接合膜42のうち、第1基板12と接していない部分は導電層として機能する(特に、錘部34の内側面に堆積した部分は電極膜45として機能する)。
図2に示すように、第1基板12は、例えばガラス等からなり、平面視外形がスイッチ本体11と同等の形状を呈し、厚さ方向における一端側(図中下側)からスイッチ本体11を覆っている。また、第1基板12は、第1接合膜41を介してスイッチ本体11の枠体31及び中央電極32に接合されている。また、第1基板12におけるスイッチ本体11側の主面のうち、枠体31及び中央電極32以外に位置する部分は、錘部34の変位を許容する逃げ部56が形成されている。
第2基板13は、第1基板12と同様の材料からなるとともに、平面視外形がスイッチ本体11と同等の形状を呈し、厚さ方向における他端側(図中上側)からスイッチ本体11を覆っている。また、第2基板13は、第2接合膜42を介してスイッチ本体11の枠体31及び中央電極32に接合されている。これにより、加速度スイッチ1のうち、枠体31、第1基板12、及び第2基板13で画成された内側空間に、中央電極32、及び梁部35が封止されている。また、第2基板13におけるスイッチ本体11側の主面のうち、枠体31及び中央電極32以外に位置する部分は、錘部34の変位を許容する逃げ部57が形成されている。
さらに、第2基板13のうち、中央電極32上に位置する部分、及び枠体31上に位置する部分には、それぞれ厚さ方向に貫通して第2接合膜42を露出させる露出孔58が形成されている。そして、第2基板13には、各露出孔58を通して第2接合膜42と外部装置とを導通させるための貫通電極59(例えば、Al等)が各別に形成されている。すなわち、第2接合膜42のうち、中央電極32上及び枠体31上に位置する部分は、中央電極32及び錘部34の電極膜45と外部装置との間を接続するための回路としても機能している。
[加速度スイッチの製造方法]
次に、上述した加速度スイッチ1の製造方法について説明する。図3〜図5は、加速度スイッチ1の製造方法を説明するための工程図であって、図2に相当する断面図である。
まず、図3(a)に示すように、基板(基材)20のうち、中央電極32に相当する部分に貫通孔61(図3(b)参照)を形成する(貫通孔形成工程)。具体的には、図3(b)に示すように、図示しないマスクを用いてDRIE(深掘り反応性イオンエッチング)等のドライエッチングを、例えば基板20における厚さ方向の一端側から行い、基板20を厚さ方向に貫通する貫通孔61を形成する。本実施形態のように、基板20における厚さ方向の一方側のみからのエッチングにより貫通孔61を一括して形成することで、製造効率の向上を図ることができる。但し、基板20の両側からそれぞれエッチングを行い貫通孔61を形成しても構わない。
その後、図3(c)に示すように、基板20の厚さ方向における一端側の主面上にマスクを介してサポート基板62を固定する。なお、サポート基板62は、導体により構成されていることが好ましい。
次に、図4(a)に示すように、基板20の貫通孔61内に電鋳体63を形成する電鋳工程(導体埋設工程)を行う。具体的には、電鋳液が貯留された電鋳槽内に、電鋳材料からなる電極と、基板20(及びサポート基板62)と、を浸漬させた後、電極とサポート基板62との間に電圧を印加する。すると、電極を構成する電鋳材料が電鋳液内を移動することで、基板20の貫通孔61及びマスクを通して、サポート基板62上に析出する。そして、サポート基板62上で電鋳材料を成長させることで、貫通孔61内に電鋳体(導体)63が形成される。なお、本実施形態の電鋳工程では、少なくとも貫通孔61内が埋まるまで電鋳体63を成長させる。
その後、図4(b)に示すように、サポート基板62及びマスクを基板20から剥離した後、基板20の両面を研磨する。これにより、電鋳体63が基板20の両主面と面一の状態で貫通孔61内に埋設される。
次に、図4(c)に示すように、基板20及び電鋳体63の厚さ方向における一端側の主面上に、第1接合膜41を形成する(第1接合膜形成工程)。具体的には、リフトオフ法等を用い、基板20及び電鋳体63の厚さ方向における一端側の主面上のうち、枠体31、及び中央電極32に相当する部分のみに第1接合膜41を残存させる。
次に、図4(d)に示すように、上述した貫通孔形成工程と同様の方法(エッチング等)により、基板20を加工することで、基板20のうち、枠体31、中央電極32、及び錘部34以外に相当する部分に所定深さの凹部70を形成する(第1エッチング工程)。このとき、電鋳体63の外側面が露出するように基板20を除去する。これにより、枠体31、中央電極32、及び錘部34が成形される。なお、凹部70の深さ(エッチング量)は、基板20の厚さと梁部35の厚さとの差分に相当している。
その後、図5(a)に示すように、枠体31及び中央電極32に、第1接合膜41を介して第1基板12を接合する(第1基板接合工程)。
次に、図5(b)に示すように、図示しないマスクを用いてDRIE等のドライエッチングを、基板20の他端側から行い、基板20のうち、枠体31、錘部34、及び梁部35以外に相当する部分を除去する(第2エッチング工程)。これにより、凹部70が厚さ方向に貫通することで、梁部35が成形されるとともに、中央電極32と錘部34とがギャップを介して離間した状態になる。
続いて、図5(c)に示すように、スパッタ等を用い、基板20及び中央電極32の厚さ方向における他端側の主面全体に亘って第2接合膜42を成膜する(第2接合膜形成工程)。このとき、第2接合膜42を形成する際の粒子は、中央電極32、錘部34、及び梁部35の側面の一部にも堆積する。そして、第2接合膜42のうち、錘部34の内側面に堆積した部分が電極膜45を構成する。
その後、図5(d)に示すように、枠体31及び中央電極32に、第2接合膜42を介して第2基板13を接合する(第2基板接合工程)。
最後に、図2に示すように、第2基板13に対してAl等からなる金属膜を成膜し、その後パターニングすることで、貫通電極59を形成する(貫通電極形成工程)。
以上により、上述した加速度スイッチ1が完成する。
図6は、加速度スイッチ1の動作説明図であって、図1に相当する平面図である。なお、詳述はしないが、加速度スイッチ1は厚さ方向を上下方向に一致させて使用されるため、錘部34は中央電極32に対して下方に沈み込んでいる。
このように構成された加速度スイッチ1では、図6に示すように、初期状態の加速度スイッチ1に対して例えば矢印Q方向に加速度が入力されると、錘部34を除く加速度スイッチ1全体が矢印Q方向に移動する。
一方、錘部34は、梁部35を介して枠体31に支持されているため、慣性によりその場に留まろうとする。これにより、枠体31及び中央電極32と錘部34とが相対移動するとともに、この相対移動に伴い梁部35が弾性変位する。そして、中央電極32と錘部34の電極膜45とが電気的に接触することで、加速度スイッチ1がON状態となる。そして、外部装置は、貫通電極59を介して加速度スイッチ1のON状態を検出信号として検出することで、所定の動作を行う。
ここで、本実施形態では、中央電極32のうち、少なくとも外側面全体が導体により構成されている。そのため、錘部34の内側面への電極膜45の回り込み量が少ない場合や、中央電極32に対する錘部34の沈み込み量が大きい場合であっても、中央電極32及び錘部34が接触したときにおける中央電極32と錘部34の電極膜45との導通を確保できる。その結果、加速度スイッチ1の動作信頼性を確保できる。
しかも、本実施形態では、中央電極32の全体が導体により形成されているため、構成の簡素化を図ることができる。また、中央電極32の外側面のみを導体により構成する場合と異なり、導体の剥離等を抑制して、長期に亘って安定した動作信頼性を確保できる。つまり、加速度検知動作を繰り返し実施して、中央電極32の側面が多少破損しても、中実な導体で形成しておけば、導通性が損なわれることがないため、耐久性に優れる。
また、本実施形態では、スイッチ本体11がMEMS技術を用いて形成されているため、微小な加速度スイッチ1を高精度に作製することができる。
さらに、梁部35が円弧部51を備えているため、加速度スイッチ1の面内方向における反応の等方性を確保して、加速度の入力方向の違いによる感度(梁部35の変位)のばらつきを抑制できる。
また、本実施形態の加速度スイッチ1は、基板20の貫通孔61内に電鋳体63を形成し、その後電鋳体63の外側面が露出するように基板20を加工することでスイッチ本体11を形成するため、中央電極32のうち、少なくとも外側面全体に導体を確実に配置できる。
特に、電鋳法を用いて貫通孔内に中央電極32を形成することで、例えばスパッタ等を用いて行う場合に比べて製造効率の向上を図ることができる。
<第2実施形態>
次に、本発明の第2実施形態について説明する。図7は第2実施形態におけるスイッチ本体100の平面図であり、図8は図7のB−B線に相当する断面図である。なお、以下の説明では、上述した第1実施形態と同様の構成については、同一の符号を付して説明を省略する。
図7、図8に示すように、本実施形態の加速度スイッチ110において、スイッチ本体100の中央電極101は、基板20からなる柱部102と、柱部102の外側面全体を被覆する筒状の電極膜(導体)103と、を備えている。
電極膜103は、厚さ方向における両端面が柱部102と面一に形成されるとともに、錘部34の電極膜45と対向している。
次に、上述した加速度スイッチ110の製造方法について説明する。図9、図10は、加速度スイッチ110の製造方法を説明するための工程図であって、図8に相当する断面図である。
まず図9(a)に示すように、基板20のうち、電極膜103に相当する部分に筒状の貫通孔120(図9(c)参照)を形成する(貫通孔形成工程)。具体的には、上述した第1実施形態と同様に、図示しないマスクを用いてDRIE等のエッチングを行い、電極膜103に相当する部分に凹部60を形成する。その後、図9(b)に示すように、基板20の厚さ方向における一端側の主面上にマスクを介してサポート基板62を固定する。
次に、図9(c)に示すように、図示しないマスクを用いてDRIE等のドライエッチングを、基板20における厚さ方向の他端側から行い、基板20のうち、電極膜103に相当する部分を除去する。これにより、凹部60が厚さ方向に貫通することで、基板20に筒状の貫通孔120が形成されるとともに、貫通孔120の内側に柱部102が残存する。
続いて、図9(d)に示すように、上述した第1実施形態と同様の方法により、基板20の貫通孔120内に電鋳体(導体)121を形成する電鋳工程を行う。すなわち、サポート基板62上で電鋳材料を成長させることで、貫通孔120内に電鋳体121を形成する。
その後、図10(a)に示すように、サポート基板62及びマスクを基板20から剥離した後、基板20の両面を研磨する。これにより、電鋳体121が基板20の両主面と面一の状態で貫通孔120内に埋設される。
次に、図10(b)に示すように、第1実施形態と同様に、基板20及び電鋳体121の厚さ方向における一端側の主面上に、第1接合膜41を形成する。
その後、上述した貫通孔形成工程と同様の方法(エッチング等)により、基板20を加工することで、基板20のうち、枠体31、中央電極32、及び錘部34以外に相当する部分を除去する。このとき、電鋳体121の外側面が露出するように基板20を除去する。これにより、枠体31、中央電極101、及び錘部34が成形される。
その後、上述した第1実施形態と同様の工程を経ることで、上述した加速度スイッチ110が完成する。
この構成によれば、上述した第1実施形態と同様の作用効果を奏するとともに、柱部102の外側面のみに電極膜103を形成することで、材料コストの増加を抑制できる。
また、柱部102と電極膜103とを別材料で形成できるので、それぞれに最適な材料を選択することが可能になり、材料選択の自由度を向上させることができる。この場合、柱部102はシリコンに限らず、樹脂材料や金属材料等、種々の材料を選択することができる。
<第3実施形態>
次に、本発明の第3実施形態について説明する。図11は、第3実施形態における加速度スイッチ300の断面図である。なお、以下の説明では、上述した第1実施形態と同一の構成については同一の符号を付して説明を省略する。
本実施形態では、スイッチ本体11を構成する基材として、シリコン支持層321、SiO等からなるストッパ層322、及びシリコン活性層323が順次積層された、いわゆるSOI(Silicon−On−Insulator)基板324を用いる点で上述した第1実施形態と相違している。
図11に示すように、本実施形態のスイッチ本体11において、梁部35は、SOI基板324のうち、シリコン支持層321及びストッパ層322が除去された構成(シリコン活性層323のみが残存した構成)からなり、弾性変形可能とされている。
次に、加速度スイッチ300の製造方法について説明する。図12〜図14は、加速度スイッチ300の製造方法を説明するための工程図であって、図11に相当する断面図である。
まず、図12(a)に示すように、SOI基板324のうち、中央電極32に相当する部分に貫通孔61(図12(d)参照)を形成する(貫通孔形成工程)。具体的には、図12(b)に示すように、図示しないマスクを用いてDRIE等のドライエッチングを、SOI基板324における厚さ方向の一端側から行い、中央電極32に相当する部分のシリコン支持層321を除去する。また、HF処理等のウェットエッチングを行い、SOI基板324のうち、中央電極32に相当する部分のストッパ層322を除去する。
そして、図12(c)に示すように、SOI基板324の厚さ方向における一端側の主面上にマスクを介してサポート基板62を固定する。その後、図12(d)に示すように、図示しないマスクを用いてDRIE等のドライエッチングを、SOI基板324における厚さ方向の他端側から行い、SOI基板324のうち、中央電極32に相当する部分のシリコン活性層323を除去する。これにより、SOI基板324に貫通孔61が形成される。
続いて、図13(a)に示すように、上述した第1実施形態と同様の方法により、SOI基板324の貫通孔61内に電鋳体63を形成する電鋳工程を行う。
次に、図13(b)に示すように、SOI基板324及び電鋳体63の厚さ方向における一端側の主面上に、第1接合膜41を形成する(第1接合膜形成工程)。
そして、図13(c)に示すように、上述した貫通孔形成工程と同様の方法(エッチング等)により、SOI基板324を加工することで、SOI基板324のうち、枠体31、中央電極32、及び錘部34以外に相当する部分のシリコン支持層321及びストッパ層322を除去する。
その後、図14(a)に示すように、上述した第1実施形態と同様に、SOI基板324に対して第1基板12を接合する(第1基板接合工程)。
次に、図14(b)に示すように、図示しないマスクを用いてDRIE等のドライエッチングを行い、枠体31、錘部34、及び梁部35以外に相当する部分のシリコン活性層323を除去する(シリコン活性層除去工程)。これにより、梁部35が成形されるとともに、中央電極32と錘部34とがギャップを介して離間した状態になる。
続いて、図14(c)に示すように、上述した第1実施形態と同様の方法により、SOI基板324の厚さ方向における他端側の主面全体に亘って第2接合膜42を成膜する。続いて、図14(d)に示すように、SOI基板324に対して第2基板13を接合する(第2基板接合工程)。
最後に、図11に示すように、第2基板13に対してAl等からなる金属膜を成膜し、その後パターニングすることで、貫通電極59を形成する(貫通電極形成工程)。
以上により、上述した加速度スイッチ300が完成する。
この構成によれば、スイッチ本体11を構成する基材として、SOI基板324のシリコン活性層323により梁部35を構成することで、高精度なスイッチ本体11を製造でき、動作信頼性の更なる向上を図ることができる。
なお、上述した第3実施形態の加速度スイッチ300では、第1実施形態のスイッチ本体11をSOI基板324で作製する場合について説明したが、図15に示す加速度スイッチ300のように、第2実施形態のスイッチ本体100をSOI基板324で作製しても構わない。
この場合には、図16(a)に示すように、上述した第3実施形態と同様の方法により、SOI基板324のうち、電極膜103に相当する部分に筒状の貫通孔120を形成した後、図16(b)に示すように、貫通孔120内に電鋳体121を形成する。これにより、電鋳体121がSOI基板324の両主面と面一の状態で貫通孔120内に埋設される。
そして、図16(c)に示すように、上述した貫通孔形成工程と同様の方法(エッチング等)により、SOI基板324を加工することで、SOI基板324のうち、枠体31、中央電極101、及び錘部34以外に相当する部分のシリコン支持層321及びストッパ層322を除去する。
その後、上述した第3実施形態と同様の工程を経ることで、上述した加速度スイッチ300が完成する。
なお、本発明は、図面を参照して説明した上記各実施形態に限定されるものではなく、その技術的範囲において様々な変形例が考えられる。
例えば、上述した実施形態では、中央電極32,101のうち、少なくとも外側面全体に電鋳法を用いて導体を形成した場合について説明したが、これに限らず、種々の方法を用いることが可能である。例えば、基材(基板20やSOI基板324)の貫通孔61,120内に導体を直接埋め込む等の方法を採用しても構わない。具体的には、貫通孔(例えば、貫通孔61)よりも外径の大きいピンを、貫通孔61内に圧入したり、貫通孔61よりも外径の小さいピンを、貫通孔61内に挿入した後、ピンと貫通孔61との間の隙間に低融点金属に流し込んでピンと基板20とを固定したりしても構わない。
また、上述した実施形態では、サポート基板62を電極として電鋳を行う構成について説明したが、これに限らず、サポート基板62を絶縁材料により形成し、別途電極を用意しても構わない。
さらに、上述した実施形態では、錘部34が中央電極32と同軸状に配置される構成について説明したが、これに限らず、中央電極32の中心に対して偏心して配置されるような構成であっても構わない。
また、上述した実施形態では、梁部35が円弧状である構成について説明したが、これに限らず、矩形状等、適宜設計変更が可能である。また、これに伴い、中央電極32や錘部34の平面視形状についても、矩形状等、適宜設計変更が可能である。すなわち、梁部35は、錘部34の周囲を取り囲んでいれば構わない。
また、梁部35の周方向における長さについても適宜設計変更が可能である。
また、錘部34の重さや、梁部35のばね定数(幅や厚さ等)、錘部34と中央電極32,101との間のギャップ量等については、要求される感度に基づいて適宜設計変更が可能である。
さらに、上述した実施形態では、本発明の電子デバイスを加速度スイッチ1,110に適用した場合について説明したが、これに限らず、加速度センサ等に本発明を適用しても構わない。
その他、本発明の趣旨を逸脱しない範囲で、上述した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上述した各変形例を適宜組み合わせても構わない。
1,110…加速度スイッチ
20…基板(基材)
31…枠体(支持部)
32,101…中央電極
34…錘部
35…梁部
61,120…貫通孔
63,121…電鋳体(導体)
102…柱部
103…電極膜(導体)
324…SOI基板(基材)

Claims (3)

  1. 柱状の中央電極と、
    前記中央電極を内側に収容するとともに、内側面が前記中央電極の外側面に接離可能とされた錘部と、
    前記錘部の周囲を取り囲むとともに、支持部との間で前記錘部を弾性支持する梁部と、を備え、
    前記中央電極のうち、少なくとも前記外側面全体が導体により構成された電子デバイスの製造方法であって、
    基材に対して貫通孔を形成する貫通孔形成工程と、
    前記貫通孔内に導体を埋設する導体埋設工程と、
    前記基材に対して前記中央電極、前記錘部、及び前記梁部を成形する成形工程と、を有し、
    前記成形工程では、前記基材のうち、前記導体の側面を露出させるように前記基材を成形することを特徴とする電子デバイスの製造方法。
  2. 前記導体埋設工程は、電鋳法を用いて行うことを特徴とする請求項記載の電子デバイスの製造方法。
  3. 前記貫通孔形成工程、前記導体埋設工程、及び前記成形工程は、MEMS技術を用いて行われることを特徴とする請求項または請求項に記載の電子デバイスの製造方法。
JP2014028716A 2014-02-18 2014-02-18 電子デバイスの製造方法 Expired - Fee Related JP6249402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014028716A JP6249402B2 (ja) 2014-02-18 2014-02-18 電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014028716A JP6249402B2 (ja) 2014-02-18 2014-02-18 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2015152527A JP2015152527A (ja) 2015-08-24
JP6249402B2 true JP6249402B2 (ja) 2017-12-20

Family

ID=53894926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014028716A Expired - Fee Related JP6249402B2 (ja) 2014-02-18 2014-02-18 電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6249402B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09145740A (ja) * 1995-09-22 1997-06-06 Denso Corp 加速度センサ
JP4996771B2 (ja) * 2010-03-03 2012-08-08 セイコーインスツル株式会社 電子デバイス

Also Published As

Publication number Publication date
JP2015152527A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
EP3094112B1 (en) Silicon mems microphone and manufacturing method therefor
US8877537B2 (en) Method for manufacturing MEMS device
JP5350339B2 (ja) 微小電気機械システムおよびその製造方法
CN107396276B (zh) 微机电设备、微机电设备的阵列、制造微机电设备的方法以及操作微机电设备的方法
CN104897314A (zh) 用于感测压力波和周围压力的传感器结构
WO2017200621A2 (en) Assembly processes for three-dimensional microstructures
KR20170138947A (ko) 미세 전자 기계 디바이스 및 미세 전자 기계 디바이스 제조 방법
CN107367771B (zh) 电化学地震检波器敏感电极及其制备方法
JP2013031917A (ja) 埋設電極を有する浮遊隔膜構造の製造方法
CN108117039B (zh) Mems装置和用于制造mems装置的方法
US10073113B2 (en) Silicon-based MEMS devices including wells embedded with high density metal
JP6249402B2 (ja) 電子デバイスの製造方法
JP2011003530A (ja) 電子デバイスおよびその製造方法
US9048047B2 (en) Micro-reed switch with high current carrying capacity and manufacturing method thereof
JP3938195B1 (ja) ウェハレベルパッケージ構造体の製造方法
CN106664794B (zh) 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置
JP6247122B2 (ja) 電子デバイス
JP2016173951A (ja) 電子デバイス
CN214270212U (zh) 一种晶圆级封装结构以及器件级封装结构
JP2016114510A (ja) 電子デバイスの製造方法
JP2000106070A (ja) マイクロgスイッチ
JP3944990B2 (ja) マイクロメカニカルスイッチの製造方法
JP2015161547A (ja) 電子デバイス
CN107040857B (zh) Mems麦克风及其制造方法
JP2014153171A (ja) 変位検知装置及び変位検知装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171114

R150 Certificate of patent or registration of utility model

Ref document number: 6249402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees