JP6249156B2 - プル型ネットワーク中継装置、及びネットワーク中継方法 - Google Patents
プル型ネットワーク中継装置、及びネットワーク中継方法 Download PDFInfo
- Publication number
- JP6249156B2 JP6249156B2 JP2013152781A JP2013152781A JP6249156B2 JP 6249156 B2 JP6249156 B2 JP 6249156B2 JP 2013152781 A JP2013152781 A JP 2013152781A JP 2013152781 A JP2013152781 A JP 2013152781A JP 6249156 B2 JP6249156 B2 JP 6249156B2
- Authority
- JP
- Japan
- Prior art keywords
- lag
- pull
- setting table
- side buffer
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
本発明は、ネットワーク通信技術に関し、詳しくは論理的内部構造として入出力バッファ間にプル型アーキテクチャ構造を有するプル型ネットワーク中継装置に関する。
昨今の技術開発により、ＩＰベースの様々な通信技術が開発されている。例えば、ネットワークファブリック関連技術や、マルチキャスト通信、ネットワーク中継装置間のリンクアグリゲーションなどが挙げられる。
また、ネットワーク中継装置内部にも様々な開発がなされ、バッファや処理リソースなどを様々な観点で有効利用するために、論理的レベルから物理的レベルまで、様々な高機能化を実現している。
また、ネットワーク中継装置内部にも様々な開発がなされ、バッファや処理リソースなどを様々な観点で有効利用するために、論理的レベルから物理的レベルまで、様々な高機能化を実現している。
本発明に関連する技術は、例えば特許文献１及び２に記載されている。
特許文献１には、リンクアグリゲーション（ＬＡＧ：Link Aggregation、以下ＬＡＧに省略）を実施するネットワーク中継装置が記載されている。当該ネットワーク中継装置では、クロスバスイッチを介して接続された複数のパケット制御部とその配下にあたるネットワークインターフェース部を用いて、個々のパケット制御部がＬＡＧテーブルに従いＬＡＧリンクを構築する。
特許文献２にも、リンクアグリゲーションを実施するネットワーク中継装置が記載されている。当該ネットワーク中継装置では、クロスバスイッチを介して接続された複数の分散処理部（パケット制御部とその配下にあたるネットワークインターフェース部）を用いて、個々のパケット制御部がＬＡＧテーブルに従いＬＡＧリンクを構築する。
リンクアグリゲーションを具現化するネットワーク中継装置の内部アーキテクチャ方式には幾つか種類があり、その中に入出力バッファ間のデータ転送を出力側でコントロールするプル型アーキテクチャを採用した構成がある。プル型に対して、特許文献１や特許文献２の方式は入力側でコントロールするプッシュ型となる。
幾つかのプル型ネットワーク中継装置は、シャーシ構造を採用しており、シャーシに複数のラインカードが接続されて運用される。そして、複数のラインカードの何れかを入力として、また何れかのラインカードを出力として物理的／論理的データリンクを他通信装置との間で構築する。
入力側（Ingress）ラインカードと出力側（Egress）ラインカードの間には、スイッチ部が設けられ、ラインカードの間の物理的／論理的接続を可能にする。スイッチ部は、コントロールカードやスイッチカード、ファブリックカードなどと呼ばれるカードとして構成され得る。なお、入力側ラインカードと出力側ラインカードの役割りは、一のラインカードがフレーム中継経路に応じて役割を切り替えて受け持っている。
入力側（Ingress）ラインカードと出力側（Egress）ラインカードの間には、スイッチ部が設けられ、ラインカードの間の物理的／論理的接続を可能にする。スイッチ部は、コントロールカードやスイッチカード、ファブリックカードなどと呼ばれるカードとして構成され得る。なお、入力側ラインカードと出力側ラインカードの役割りは、一のラインカードがフレーム中継経路に応じて役割を切り替えて受け持っている。
リンクアグリゲーションを任意数の物理ポートに割り当てる場合、１ないし複数の出力側ラインカードに含まれる複数の物理ポートを関連付け得る。この際に、個々のラインカードの制御部がそれぞれ内在するＬＡＧテーブルに従い、選定された配下の１ないし複数の物理ポートをＬＡＧに提供する。
図１０は、プッシュ型アーキテクチャを有するシャーシ型スイッチの論理構成を示している。本構成のようにプッシュ型アーキテクチャを採る場合、出力側ラインカードでのフレーム処理を簡略化できる。入力側ラインカードでは、入力フレームの適切な宛て先出力側ラインカードへのトラフィック制御を行い、出力側ラインカードでは受け付けたセル（入力フレームの一部データ）をバッファすると共に適宜フレームに構築して送出する。なお、このような構成では、XSW部に大きな帯域圧迫を許容する大きなリソースを要する。
図１１は、プル型アーキテクチャを有するシャーシ型スイッチの論理構成を示している。本構成のようにプル型アーキテクチャを採る場合、まず、出力側ラインカードが入力側ラインカードに一定量のフレームデータに対する転送許可を与える（クレジットを発行してプル要求（引き出し要求）で伝える）。このことにより、入力側ラインカードはバッファしている入力フレームデータを、要求されたように出力側ラインカードに転送する。出力側ラインカードでは、プル要求を用いて引き出したセルをバッファし、その後、適宜フレームに構築して送出する。
なお、このような構成には、スイッチ部での所要帯域を、プッシュ型アーキテクチャよりも少ないリソースに押さえられる構成を採用できる１つの利点がある。他方で、各々の出力側ラインカードは、出力するフレームデータを適切且つ省リソースで入力側ラインカードから取得する必要がある。
なお、このような構成には、スイッチ部での所要帯域を、プッシュ型アーキテクチャよりも少ないリソースに押さえられる構成を採用できる１つの利点がある。他方で、各々の出力側ラインカードは、出力するフレームデータを適切且つ省リソースで入力側ラインカードから取得する必要がある。
一般にシャーシ型スイッチでは、マルチキャストフレーム処理時のスイッチ部の帯域圧迫と、個々の出力側ラインカードでのフレーム処理の複雑さとがトレードオフ関係にある。
昨今の通信容量の増加のため、Ｌ２、Ｌ３スイッチの内部構成は、各ラインカード及びスイッチ部とも非常に大容量化している。他方で、物理帯域の確保は許容しづらくなってきる。特にスイッチ部とラインカードの接続部（バックプレーン）の帯域確保は、物理的な信号線の確保とほぼ同義であり、信号品質確保のためのコストが指数的な増加傾向にある。例えば、同時的に運用する回線数やマルチキャストグループの許容メンバー数が大きくなれば出力側ラインカードとスイッチ部との間での帯域消費は等比級数的に増大する。
この問題の一つの対策として、プル型アーキテクチャを採用しつつ、次に示すようなスイッチ部構成を採用して、ファブリックの最適化を図る手法もある。
図１２は、プル型アーキテクチャを有すると共にスイッチ部の最適化機構を有するシャーシ型スイッチの論理構成を示している。この構成では、スイッチ部での帯域圧迫を抑えるためにフレームデータ（セル）のコピー機能を有しているフレーム転送機構を具備している。動作は、まず出力側ラインカードが入力側ラインカードに一定量のセルに対する転送許可を適宜与える（クレジットを発行する）。その後、各出力側ラインカードは、入力側ラインカードから入力フレームデータを引き取り、指定されている宛て先に各出力フレームをＬＡＧ経由などで送出する。
この際、スイッチ部は、各ラインカードから到着するプル要求(クレジット発行)を中継する。このプル要求は、入力側ラインカードのみに届くようにしても良いし、全てのラインカードにマルチキャストで送出してもよい。また、スイッチ部は中継バッファを有して、フレームデータのコピーが行えるように構成される。なお、このコピー機能を持つことによって中継バッファは、総当りのファブリックカードのように大量のバッファを持つ必要が無い。
この際、スイッチ部は、各ラインカードから到着するプル要求(クレジット発行)を中継する。このプル要求は、入力側ラインカードのみに届くようにしても良いし、全てのラインカードにマルチキャストで送出してもよい。また、スイッチ部は中継バッファを有して、フレームデータのコピーが行えるように構成される。なお、このコピー機能を持つことによって中継バッファは、総当りのファブリックカードのように大量のバッファを持つ必要が無い。
上記スイッチ部の最適化機構を有するプル型ネットワーク中継装置では、既に設定済みのＬＡＧを用いてマルチキャスト通信フレームを中継する際に、スイッチ部ではフレームをコピーして、マルチキャスト先となっている複数の出力側ラインカードに受け渡す。個々の出力側ラインカードは、適宜バッファリングしてフレーム化して送出する。
各部の必要帯域は、仮に１フレームに注目した場合、スイッチ部までは到着した入力フレームと同程度の容量で転送可能であり、スイッチ部から先は、転送先物理ポート数の帯域量で転送可能となる。
このスイッチ部の最適化機構を採用することにより、スイッチ部での帯域圧迫を抑える事ができる。
各部の必要帯域は、仮に１フレームに注目した場合、スイッチ部までは到着した入力フレームと同程度の容量で転送可能であり、スイッチ部から先は、転送先物理ポート数の帯域量で転送可能となる。
このスイッチ部の最適化機構を採用することにより、スイッチ部での帯域圧迫を抑える事ができる。
リンクアグリゲーション（ＬＡＧ）を実施可能なネットワーク中継装置では、１つのＬＡＧリンクを成すメンバーポート（物理ポート群）から同一フレームを複数送出しないように、出力側バッファに蓄積されている不要なフレームデータを廃棄するプルーニング機能を有する。換言すればＬＡＧリンクに関する出力側バッファに蓄積された同一データについて、１つを残して他のデータをプルーニングする。このプルーニング処理によって、ＬＡＧリンクを通ずるフレームデータ量を減らすことができる。
しかし、発明者は、上記有益なプルーニング処理過程で、結果的に無益な処理を含んでいることを見出す。これは、結果的であるものの、プルーニング処理によって廃棄されるフレームデータの為に、出力側バッファを消費している。また、仮想キュー（ＶｏＱ：Virtual Output Queues）を用いた構成では、仮想キュー管理リソースの消費も生じる。
前述のシャーシ構造を用いたネットワーク中継装置であれば、廃棄しなければならないフレームデータの為に出力側ラインカードの仮想キューを消費し、また、出力側物理的バッファ容量や仮想キュー管理リソースも余計に消費している。
複数の出力側ラインカード全体では、キューマネージャーによって指定された１つのＬＡＧリンクに送出する同一内容のフレームを１つ残して個々のバッファから破棄するプルーニング処理を実施した後に、宛て先に出力フレームを送出する。
結果、一まとめにされた物理ポート群（ＬＡＧリンク）を使用する際に、同一内容のフレームデータを廃棄することによりマルチキャスト通信にかかる通信網の消費リソースを低減している。
複数の出力側ラインカード全体では、キューマネージャーによって指定された１つのＬＡＧリンクに送出する同一内容のフレームを１つ残して個々のバッファから破棄するプルーニング処理を実施した後に、宛て先に出力フレームを送出する。
結果、一まとめにされた物理ポート群（ＬＡＧリンク）を使用する際に、同一内容のフレームデータを廃棄することによりマルチキャスト通信にかかる通信網の消費リソースを低減している。
上記説明した図１２の例では、ＬＡＧ＃１０に同一フレームを送出しないように、ラインカード＃２／ポート＃３のキューの内容、若しくはラインカード＃３／ポート＃４のキューの内容のいずれかを廃棄してＬＡＧリンク＃１０を通ずるフレームデータ量を減らす。
他方で、このプルーニング処理を他の観点から参照すると、結果的に廃棄しなければならないフレームデータの為に出力側ラインカードの仮想キューを消費している。
他方で、このプルーニング処理を他の観点から参照すると、結果的に廃棄しなければならないフレームデータの為に出力側ラインカードの仮想キューを消費している。
本発明は、上記課題に鑑みて成されたものであり、ＬＡＧリンクを通ずる通信フレームを中継する際に、ＬＡＧのプルーニングを起こさずにマルチキャスト通信フレームを低リソースで中継するプル型ネットワーク中継装置を提供することを目的とする。
本発明に係るプル型ネットワーク中継装置は、入力フレームを受け付ける入力側バッファ手段と、出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御機構部とを有することを特徴とする。
本発明に係るプル型アーキテクチャを有するネットワーク中継装置によるネットワーク中継方法は、入力フレームを受け付ける入力側バッファ手段と、出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、を有したプル型アーキテクチャ構造を用いて、所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶保持し、前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか、個々の出力側バッファ手段毎に判別処理し、前記判別処理結果に従って実行処理した引き抜き要求に基づいたバッファデータを出力フレームとして任意の物理ポートから宛て先に応じて送出することを特徴とする。
本発明によれば、ＬＡＧリンクを通ずる通信フレームを中継する際に、ＬＡＧのプルーニングを起こさずに通信フレームを低リソースで中継するプル型ネットワーク中継装置を提供できる。
本発明の実施形態を図面を参照しながら説明する。
図１は、第１の実施形態にかかるプル型ネットワーク中継装置を示すブロック図である。
プル型ネットワーク中継装置１０は、他のネットワーク装置との間に並列的な複数の物理リンクを有しており、ＬＡＧ技術によって相手装置との間に１本以上の論理リンクを形成できる。
入力側バッファ２０は、入力フレームを受け付けて、入力フレームのデータを入力フレームデータとしてバッファする。また、入力側バッファ２０は、プル要求に応じて入力フレームデータを出力側バッファ３０に引き渡す。フレームデータは、どのサイズで引き渡すことにしてもよく任意である。また動的に可変しても良い。
出力側バッファ３０は、装置内に複数設けられ、また１ないし複数の物理ポートと関連付けられている。出力側バッファ３０は、入力側バッファ２０から引き出された入力フレームのデータを送出フレームデータとしてバッファする。そして、バッファデータ（入力フレームデータ）をそれぞれ送出フレームとして送出する。
スイッチ部４０は、入力側バッファ２０と複数の出力側バッファ３０との間のプル要求を用いたデータ転送を受け持つ。スイッチ部４０は、必要に応じて一つのフレームデータをコピーして宛て先と成る複数の出力側バッファ３０に受け渡すように構成しても良い。なお、スイッチ部４０は、電気回路でデータ転送処理を実施するように構成してもよく、またプログラム制御によってデータ転送処理を実施するように構成してもよい。
記憶部５０は、所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポートの優先関係が示された共通ＬＡＧ設定テーブルを保持する。この共通ＬＡＧ設定テーブルの内容は、装置内で共通して用いられる。共通ＬＡＧ設定テーブルには、構築されるＬＡＧリンク毎に、その構築メンバーポートが設定される。ＬＡＧリンクを構築する送出用物理ポート間の優先関係は、出力側バッファ３０群に対して固定的に設定してもよいし、メンバーポートの設定や変更時にランダムに設定してもよい。また、ＬＡＧリンクを構築する送出用物理ポート間の優先関係は、動的に変化する値（空きリソース量や通信効率、稼働率など）を参考に各種条件に従って動的に設定しても良い。例えば、識別ナンバーが相対的に若い出力側バッファ３０を優先するように設定することで運用できる。また、送出用物理ポート数（メンバーポート数）や通信距離、過去のエラー率を踏まえ、複数の優先ポートを設定するテーブル構成としても良い。
記憶部５０は、共通ＬＡＧ設定テーブルを装置内で共通して用いられるように管理されれば何れに配置されても良い。例えば、独立した記憶ユニットを用いて構築しても良いし、任意の構成要素内に組み入れられて他の構成要素から参照可能に構築されても良い。また、記憶部５０は分散配置されて、同一内容を有する共通ＬＡＧ設定テーブルを個々に記憶するようにしても良い。
制御機構部６０は、入力側バッファ２０にバッファリングされているフレームデータを、所定の出力側バッファ３０にエンキューさせてよいか判別して、エンキューするためのプル要求を送出する。なお、プル要求は、スイッチ部４０を介して入力側バッファ２０に通知してもよいし、他の経路から通知してもよい。
制御機構部６０は、プル要求を送出するにあたり、記憶部５０に記録されている共通ＬＡＧ設定テーブルを参照して、個々の出力側バッファ３０に関連付いている送出用物理ポート各々がＬＡＧリンクに優先付いて含まれているか否かを基準として、個々の出力側バッファ３０毎にＬＡＧに係るフレームデータをエンキューするためのプル要求を送出するか判別処理する。
換言すれば、出力側バッファ３０のエンキュー処理動作を、ＬＡＧに関してプルーニング処理を起こさせないように、マネージメントする。
制御機構部６０は、プル要求を送出するにあたり、記憶部５０に記録されている共通ＬＡＧ設定テーブルを参照して、個々の出力側バッファ３０に関連付いている送出用物理ポート各々がＬＡＧリンクに優先付いて含まれているか否かを基準として、個々の出力側バッファ３０毎にＬＡＧに係るフレームデータをエンキューするためのプル要求を送出するか判別処理する。
換言すれば、出力側バッファ３０のエンキュー処理動作を、ＬＡＧに関してプルーニング処理を起こさせないように、マネージメントする。
このように、制御機構部６０は、出力側バッファ３０のポート毎のプル要求の送出にあたり、ＬＡＧに関連する出力側バッファ３０にＬＡＧに関連するフレームデータをエンキューする際に、本発明に関する処理を行う。ＬＡＧに関連しないフレームデータは、既存方式を用いてエンキューすればよい。
この処理によって、既存方式で個々の出力側バッファ３０においてＬＡＧに関連してプルーニング処理していたバッファ済みのフレームデータについて、本方式ではエンキュー自体を行わずに、出力側バッファ３０群として全てのフレームデータを揃えられる。
この処理によって、既存方式で個々の出力側バッファ３０においてＬＡＧに関連してプルーニング処理していたバッファ済みのフレームデータについて、本方式ではエンキュー自体を行わずに、出力側バッファ３０群として全てのフレームデータを揃えられる。
結果、プル型アーキテクチャをとるネットワーク中継装置１０に対して、複数のＬＡＧメンバーポート宛てのマルチキャストデータが発生した場合でも、バッファリソースや、エンキュー処理、プルーニング処理に伴う処理リソースを無駄に消費することなく、フレームに係る中継処理が可能になる。
次に、第２の実施形態を説明する。
図２は、第２の実施形態にかかるプル型ネットワーク中継装置を示すブロック図である。本実施形態では、第１の実施形態との差分を説明する。
図２は、第２の実施形態にかかるプル型ネットワーク中継装置を示すブロック図である。本実施形態では、第１の実施形態との差分を説明する。
第２の実施形態では、第１の実施形態と異なり、制御機構部６０として、出力側バッファ３０を個々に管理する分散制御機構部６１〜６ｎを有する。
また、第２の実施形態では、記憶部５０として、それぞれの分散制御機構部６１〜６ｎが使用する記憶部５１〜５ｎを有する。なお、記憶部５１〜５ｎには、同一内容の共通ＬＡＧ設定テーブルが保持される。
図中では、一つの出力側バッファに対して一つの分散制御機構部が対応付けている。しかし、必ずしも１対１に対応付けずとも任意数の出力側バッファ３０を１つの分散制御機構部で管理するように構成してもよい。
個々の分散制御機構部６１〜６ｎは、プル要求を送出するにあたり、記憶部５１〜５ｎに記録されている共通ＬＡＧ設定テーブルの内容を参照して、担当する出力側バッファ３１〜３ｎに関連付いている物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、担当する出力側バッファ３１〜３ｎのポートのフレームデータをエンキューするためのプル要求を送出するか判別処理する。この際、バッファに空きがあり、プル要求を送出する条件が満たされていたとしても、共通ＬＡＧ設定テーブルを参照して、該当ポートがＬＡＧメンバーで且つメンバー間での優先度が低い場合は、プル要求を送出しない処理とする。
換言すれば、出力側バッファ３０毎のエンキュー処理動作を、ＬＡＧに関してプルーニング処理を起こさせないように、マネージメントする。
この処理によって、既存方式で個々の出力側バッファ３０においてＬＡＧに関連してプルーニング処理していたバッファ済みのフレームデータについて、本方式ではエンキュー自体を行わずに、出力側バッファ３０群として全てのフレームデータを揃えられる。
この処理によって、既存方式で個々の出力側バッファ３０においてＬＡＧに関連してプルーニング処理していたバッファ済みのフレームデータについて、本方式ではエンキュー自体を行わずに、出力側バッファ３０群として全てのフレームデータを揃えられる。
なお、共通ＬＡＧ設定テーブルを記憶する記憶部５０は、個々の分散制御機構部６１〜６ｎ用に並列的に複数有しても良いし、独立した１つの記憶ユニットを用いて構築しても良い。
結果、プル型アーキテクチャをとるネットワーク中継装置１０に対して、複数のＬＡＧメンバーポート宛てのマルチキャストデータが発生した場合でも、バッファリソースや、エンキュー処理、プルーニング処理に伴う処理リソースを無駄に消費することなく、フレームに係る中継処理が可能になる。
次に、第３の実施形態を説明する。
図３は、第３の実施形態にかかるプル型ネットワーク中継装置を示すブロック図である。本実施形態では、シャーシ構造を採用すると共に各ラインカード内に分散制御機構部及び記憶部を有する構成である。
図３は、第３の実施形態にかかるプル型ネットワーク中継装置を示すブロック図である。本実施形態では、シャーシ構造を採用すると共に各ラインカード内に分散制御機構部及び記憶部を有する構成である。
本実施形態では、出力側となるラインカード１００（図中のマルチキャストフレームに関しては＃２〜＃ｎ）のトラフィック制御機構の一部として、全ラインカード１００で共通に用いられる共通ＬＡＧ設定テーブルを用意し、個々の出力側ラインカード１００＃２〜＃ｎの分散制御機構部によるエンキュー処理動作に伴い、ＬＡＧに関して出力側ラインカード全体としてプルーニング処理を起こさせない態様を有している。
本実施形態のネットワーク中継装置１０は、各ラインカード１００が入力側バッファと出力側バッファの両方を具備し、入力フレームについて入力側ラインカードが入力側バッファに一時保持し、フレームデータの出力側バッファへの転送許可を出力側ラインカードで管理する機器構成である。即ち、入出力ラインカード間のフレーム転送にプル型アーキテクチャを採用している。
各ラインカード１００（＃１〜＃ｎ）は、図示するように、分散制御機構部６１〜６ｎ及び記憶部５１〜５ｎと共に入出力バッファ（図示せず）を有して、プル要求を用いてラインカード間でフレームデータをやり取りする。なお、記憶部５０は、前述の実施形態で説明したように他の構成要素として設けても良いし、例えば後述する図５に示すようにスイッチ部４０が有するように構成することも可能である。
本実施形態では、各分散制御機構部６１〜６ｎから送出されるプル要求をスイッチ部４０を介して他のラインカード１００に通知する。
各ラインカード１００は、入力側機能として入力側バッファに格納したフレームデータを、スイッチ部４０を介して受け付けているプル要求に応じて、宛て先のラインカード１００に送出する。また、各ラインカード１００は、出力側機能としてスイッチ部４０を介して受け付けたフレームデータを、出力側バッファに格納すると共にフレームに構築して物理ポートから宛て先装置に向けて送出する。
本実施形態は、一つの物理的構成として、バックプレーンを用いたシャーシ構造を採り得る。
この構成では、バックプレーンに接続された複数のラインカード１００それぞれが内蔵するメモリ領域を入出力バッファとして運用して、プル型ネットワーク中継機構を実現する。ラインカード１００は、１ないし複数の物理ポートを有して、相手装置との間で入出力フレームをやり取りする。
この構成では、バックプレーンに接続された複数のラインカード１００それぞれが内蔵するメモリ領域を入出力バッファとして運用して、プル型ネットワーク中継機構を実現する。ラインカード１００は、１ないし複数の物理ポートを有して、相手装置との間で入出力フレームをやり取りする。
スイッチ部４０は、スイッチカードとしてバックプレーンに接続され、ラインカード間の接続を受け持つ。
個々のラインカード１００は、共通ＬＡＧ設定テーブルを記憶保持し、任意のラインカード１００が保持する入力フレームデータを引き出す際に、共通ＬＡＧ設定テーブルの内容を参照して、プル要求を発行するか判別する。別の表現で説明すれば、出力側バッファに空きがあり、プル要求を送出して出力側バッファにエンキューさせる際に、共通ＬＡＧ設定テーブルの内容を参照して、実際にそのプル要求を送出するか判定する。エンキューするデータの送出ポートがＬＡＧ設定されて且つ優先優先付いていない場合、プル要求の送出を停止するように動作する。
プル要求を発行した場合、自カードに入力フレームデータがセル単位で送られてくるので、該データを出力側バッファにエンキューする。
なお、出力側バッファは、仮想キュー方式を用いても良いし他の管理方式を用いてもよい。
プル要求を発行した場合、自カードに入力フレームデータがセル単位で送られてくるので、該データを出力側バッファにエンキューする。
なお、出力側バッファは、仮想キュー方式を用いても良いし他の管理方式を用いてもよい。
共通ＬＡＧ設定テーブルは、出力側となり得る全てのラインカード内に設けられる。共通ＬＡＧ設定テーブルは、設定が変更された際に、他の各ラインカードにその内容が共有される。
個々のラインカードは、個々の物理ポートへ送出するフレーム構築に関して、個々にバッファを管理する。バッファしたフレームデータは逐次フレーム形式を整えて物理ポートから宛て先に出力する。
図４は、本実施形態でのＬＡＧに関係するプル要求に係る説明図である。説明の明瞭化のため、説明に関連していない部分は記載を省略する。
図４中では、出力側となるラインカード１００の分散制御機構部６２及び６３は、ＬＡＧリンク＃１０に通ずるフレームデータ（ＬＡＧメンバーポート宛マルチキャスト）を受信する可能性があるポートの中で、管理下のポートが他のカードに対して優先付いていた際に、プル要求（クレジット）を発行する。換言すれば、出力側となるラインカード１００の分散制御機構部６２及び６３は、ＬＡＧリンク＃１０に通ずるフレームデータ（ＬＡＧメンバーポート宛マルチキャスト）を受信する可能性があるポートの中で、管理下のポートが他のカードに対して優先付いていなければ、プル要求（クレジット）を発行しない。なお、このクレジットには、自らが受け付け得るバッファサイズが記載される。
図４に示すように、ラインカード１００＃３においてＬＡＧ＃１０に通すフレームデータを取得するためのプル要求が共通ＬＡＧ設定テーブルの参照により抑止される。他方、ラインカード１００＃２からは、ＬＡＧ＃１０に通すフレームデータを取得するプル要求が共通ＬＡＧ設定テーブルを参照されても継続される。また、ラインカード１００＃２のポート＃２のようにマルチキャストの宛て先に含まれておりＬＡＧ＃１０に関連しないフレームデータを引き出すプル要求は、共通ＬＡＧ設定テーブルの参照により抑止されない。
結果的に、ＬＡＧを構築するポートを有するラインカード１００＃２及び＃３間で、ＬＡＧメンバーポート宛マルチキャストデータを引き出す要求の発行を優先度合いに基づいて振り分け、後のプルーニング処理を要さなくなる。この処理動作を、各ラインカード１００は、他のカードと通信することなく自律的に実行する。
例えば、既存の構成のように、各ラインカード内でクレジットスケジューラを用いてポート毎のトラフィック管理を行う場合、クレジットスケジューラはバッファの空きを考慮してセルを取得する（クレジットを発行しようとする）際に、ＬＡＧ用ポートが最優先でなければ、そのクレジットを発行せずに他のラインカードに任せる。このようにクレジット発行を阻害するようにも構成できる。
このように、ＬＡＧメンバー内のマルチキャスト宛物理ポート間で、割り付けられている優先度に従って、装置全体として、どのラインカードが対象のマルチキャストフレームを自カードに引き出す要求を行うかを、自立分散処理で実現する。
図５は、本実施形態の変更例でのＬＡＧに関係するプル要求に係る説明図である。本変形例では、スイッチ部４０が記憶部５０を有している。また出力側ラインカード１００＃２及び＃３も、図示するように、記憶部５２及び５３を有している。なお、本構成であれば出力側間の優先度を必ずとも必要とはしない。換言すれば、記憶部５２及び５３が有するＬＡＧテーブルは、既存のテーブルと同様である。
本変形例では、出力側となるラインカード１００の分散制御機構部６２及び６３は、ＬＡＧリンク＃１０に通ずるフレームデータを引き出すプル要求（クレジット）を逐次発行する。
スイッチ部４０では、到達するプル要求（発行クレジット）を識別して、同一ＬＡＧについて優先付いていないラインカードのポートからのプル要求（発行クレジット）を入力側ラインカード１００に送ることを抑止する。
図中では、ラインカード１００＃３からＬＡＧ＃１０に通すフレームデータを取得するためのプル要求が共通ＬＡＧ設定テーブルの参照により抑止される。他方、ラインカード１００＃２からは、ＬＡＧ＃１０に通すフレームデータを取得するプル要求が共通ＬＡＧ設定テーブルを参照されても継続される。また、ラインカード１００＃２のポート＃２のようにマルチキャストの宛て先に含まれておりＬＡＧ＃１０に関連しないフレームデータを引き出すためのプル要求は、共通ＬＡＧ設定テーブルの参照により抑止されない。
結果的に、ＬＡＧ＃１０を構築するポートを有するラインカード１００＃２及び＃３間で、ＬＡＧメンバーポート宛マルチキャストデータを引き出す要求の発行を優先度合いに基づいて振り分け、後のプルーニング処理を要さなくなる。
この構成では、先の構成に比べてスイッチ部４０とラインカード１００との間でクレジットの送受信を余計に要するものの、ラインカード自体を既存構成のままで運用できる利点がある。また、本構成ようにスイッチ部４０でクレジットの通過を操作する構成は、先の構成のようにラインカード１００内でクレジットの送出を抑止する構成と組み合わせて運用できる。換言すれば、既存ラインカードと上記構成を有するラインカードの混在が可能なシャーシ型ネットワーク中継装置を構成し得ることとなる。
また、別の変形例では、各プル要求（クレジット）をスイッチ部４０を介して独立した共通ＬＡＧ設定テーブルを有するコントロールカードに全て送り、そのカード内で共通ＬＡＧ設定テーブルに基づいて、入力側ラインカードに通知するか選別するようにしても良い。この構成によれば、スイッチ部４０も既存のカードを使用し得る。
また、このコントロールカードが各ラインカード１００に共通ＬＡＧ設定テーブルを配布するように構成されても良い。同様に、スイッチ部４０で共通ＬＡＧ設定テーブルを運用する場合にも、各ラインカード１００に共通ＬＡＧ設定テーブルを配布するように構成されても良い。
また、共通ＬＡＧ設定テーブルを管理するコントロールカードやスイッチ部４０は、各ラインカード１００から共通ＬＡＧ設定テーブルを参照可能に構成することも可能である。各ラインカード１００は、参照した際に自身のＬＡＧ設定テーブルを書き換えるように構成すればよい。また、例えばラインカード１００＃１のように特定のラインカードが共通ＬＡＧ設定テーブルを管理するようにしても良い。
図６から図９は、共通ＬＡＧ設定テーブルの内容を例示した説明図である。
図６に示す例では、送出用物理ポート間のプル要求による同一データをバッファする優先関係を、ＬＡＧハッシュを用いて優先付けている。
図６に示す例では、送出用物理ポート間のプル要求による同一データをバッファする優先関係を、ＬＡＧハッシュを用いて優先付けている。
図７に示す例では、最も早くプル要求を送出したラインカードとポートの組みが優先される。この共通ＬＡＧ設定テーブルは、スイッチ部４０で用いることに適している。
図８に示す例では、ＬＡＧを構築するラインカード内で余力が最大のラインカードから優先される物理ポートが選出される。また、優先付ける条件付けを他段階に示している。このテーブル構成によれば、各ラインカードの余力を踏まえられる。
図９に示す例では、ＬＡＧメンバーポートに含まれていないマルチキャスト宛て先ポートを含むラインカードが優先されるテーブル構成である。このテーブル構成によれば、優先されたラインカード内でフレームデータをバッファ間でコピーすることで、スイッチ部を通ずるフレームデータを、マルチキャスト宛て先間で共用できる。
また、上記例示したテーブル構成を組み合わせて用いることも可能である。このように、メンバーポート間の優先順位を、フロー制御のハッシュ値や、各リソースの輻輳予防制御などに応じて、動的に切り替えるようにしても良い。
このようにメンバーポートの優先順位を識別できるテーブル情報をＬＡＧ毎に設けて管理する。なお、テーブルは、ＬＡＧ数、ＬＡＧメンバー数に応じて、大きくなる。
なお、メンバーポートの優先順位は、必要に応じてカード毎の優先順位を用いてもよい。
以上説明したように、本発明を適用したプル型ネットワーク中継装置は、ＬＡＧリンクを通ずる通信フレームを中継する際に、ＬＡＧのプルーニングを起こさずに通信フレームを低リソースで中継できる。
また、シャーシ構造を有するプル型ネットワーク中継装置では、比較的シンプルな機構の付加変更によって、ＬＡＧメンバーポート宛てのマルチキャストが発生した場合にも仮想キューを無駄にしないスイッチングを実現できる。
結果的に、複数のＬＡＧポートが宛先となったマルチキャストが発生した場合でも、出力先ラインカードのリソースを、プルーニング処理によって無駄に消費させない効果を得られる。
なお、プル型ネットワーク中継装置の各部は、ハードウェアとソフトウェアの組み合わせを用いて適宜実現すればよい。ハードウェアとソフトウェアとを組み合わせた形態では、ＲＡＭに各部を動作させるプログラムが展開され、プログラムに基づいて制御部（ＣＰＵやマイコン）等のハードウェアを動作させることによって、各部を各種手段として実現する。また、ラインカードに係る制御機構も同様に構成すればよい。また、上記プログラムは、記憶媒体に固定的に記録されて頒布されても良い。当該記録媒体に記録されたプログラムは、有線、無線、又は記録媒体そのものを介して、メモリに読込まれ、制御部等を動作させる。尚、記録媒体を例示すれば、オプティカルディスクや磁気ディスク、半導体メモリ装置、ハードディスクなどが挙げられる。
上記実施形態は、ネットワーク中継装置として動作させる情報処理装置を、ＲＡＭに展開されたフレーム中継用制御プログラムに基づき、入力側バッファ手段、出力側バッファ手段、共通ＬＡＧ設定テーブルを管理する手段、プルーニング処理を抑制する制御手段、として制御部を動作させることで実現することが可能である。
また、上記実施形態のラインカードは、ＲＡＭに展開されたフレーム中継用制御プログラムに基づき、ラインカード内に設けられた１ないし複数の制御部を、入力側バッファ手段、出力側バッファ手段、共通ＬＡＧ設定テーブルを管理する手段、プルーニング処理を抑制する制御手段、として制御部を動作させることで実現することが可能である。
なお、本発明の具体的な構成は前述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。
また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。
［付記１］
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、
前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧ（Link Aggregation）リンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御機構部と、
を有することを特徴とするプル型ネットワーク中継装置。
［付記１］
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、
前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧ（Link Aggregation）リンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御機構部と、
を有することを特徴とするプル型ネットワーク中継装置。
［付記２］
前記制御機構部は、任意数の出力側バッファ手段を配下に有する並列的分散制御機構部であり、
個々の分散制御機構部は、配下の出力側バッファ手段に前記入力側バッファ手段から入力フレームデータをエンキューするか否かを、前記共通ＬＡＧ設定テーブルを参照して、配下の出力側バッファ手段が用いる物理ポートがＬＡＧメンバーポートに含まれているか否かを基準として判別し、エンキューする際に前記スイッチ手段に 中継するフレームデータを取得する引き抜き要求を送出する
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記制御機構部は、任意数の出力側バッファ手段を配下に有する並列的分散制御機構部であり、
個々の分散制御機構部は、配下の出力側バッファ手段に前記入力側バッファ手段から入力フレームデータをエンキューするか否かを、前記共通ＬＡＧ設定テーブルを参照して、配下の出力側バッファ手段が用いる物理ポートがＬＡＧメンバーポートに含まれているか否かを基準として判別し、エンキューする際に前記スイッチ手段に 中継するフレームデータを取得する引き抜き要求を送出する
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記３］
該プル型ネットワーク中継装置は、シャーシ構造を有して成り、
前記分散制御機構部とその配下の入力側バッファ手段及び出力側バッファ手段とは、１枚のラインカードとして夫々構成され、
各ラインカードは、前記共通ＬＡＧ設定テーブルの内容を各々記憶保持して、エンキューするための引き抜き要求を送出するか判別処理する
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
該プル型ネットワーク中継装置は、シャーシ構造を有して成り、
前記分散制御機構部とその配下の入力側バッファ手段及び出力側バッファ手段とは、１枚のラインカードとして夫々構成され、
各ラインカードは、前記共通ＬＡＧ設定テーブルの内容を各々記憶保持して、エンキューするための引き抜き要求を送出するか判別処理する
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記４］
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記共通ＬＡＧ設定テーブルに各ラインカードからアクセス可能に所定のカードに設けられることを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記共通ＬＡＧ設定テーブルに各ラインカードからアクセス可能に所定のカードに設けられることを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記５］
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、所定のラインカード内、独立したコントロールカード内、若しくは前記スイッチ手段を有するカード内の何れかに少なくとも設けられ、
前記共通ＬＡＧ設定テーブルを保持するカードは、前記共通ＬＡＧ設定テーブルを、他のラインカードに配布し、
個々のラインカードは、自らが有する若しくは配布された前記共通ＬＡＧ設定テーブルに従って、自カードにフレームデータを引き抜く要求を発行する
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、所定のラインカード内、独立したコントロールカード内、若しくは前記スイッチ手段を有するカード内の何れかに少なくとも設けられ、
前記共通ＬＡＧ設定テーブルを保持するカードは、前記共通ＬＡＧ設定テーブルを、他のラインカードに配布し、
個々のラインカードは、自らが有する若しくは配布された前記共通ＬＡＧ設定テーブルに従って、自カードにフレームデータを引き抜く要求を発行する
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記６］
前記スイッチ手段は、前記複数のラインカードと異なるカードとして構成され、
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記スイッチ手段と同一のカードに設けられ、
前記制御機構部は、前記スイッチ手段と同一のカードに設けられる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記スイッチ手段は、前記複数のラインカードと異なるカードとして構成され、
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記スイッチ手段と同一のカードに設けられ、
前記制御機構部は、前記スイッチ手段と同一のカードに設けられる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記７］
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記共通ＬＡＧ設定テーブルに各ラインカードからアクセス可能に独立したコントロールカードとして設けられることを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記共通ＬＡＧ設定テーブルに各ラインカードからアクセス可能に独立したコントロールカードとして設けられることを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記８］
前記記憶手段に記録される前記共通ＬＡＧ設定テーブルには、ＬＡＧリンクを構築する送出用物理ポート間の優先関係を動的に定める設定条件が記載されていることを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記記憶手段に記録される前記共通ＬＡＧ設定テーブルには、ＬＡＧリンクを構築する送出用物理ポート間の優先関係を動的に定める設定条件が記載されていることを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記９］
前記共通ＬＡＧ設定テーブルに記載される送出用物理ポート間の優先関係を定める設定条件は、自装置内の動的に変化する値を含む条件式形式を含むことを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記共通ＬＡＧ設定テーブルに記載される送出用物理ポート間の優先関係を定める設定条件は、自装置内の動的に変化する値を含む条件式形式を含むことを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記１０］
バックプレーンを有するシャーシと、
前記バックプレーンに接続され、入力フレームと出力フレームをバッファすると共に、複数ある任意のポートから送受信する複数のラインカードと、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築しているラインカードと物理ポートの関係が優先関係を含み示された前記複数のラインカードに共通して用いられる共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記複数のラインカード間の接続を受け持ち、引き抜き要求を用いたデータ転送についてフレームデータをコピーして宛て先に受け渡すことにより受け持つスイッチ手段と、
を含み、
個々のラインカードは、前記共通ＬＡＧ設定テーブルの内容を記憶保持し、任意のラインカードで受け付けられているバッファリングされたマルチキャスト通信にかかる入力フレームデータを引き抜く要求を送出するか判別する際に、前記共通ＬＡＧ設定テーブルの内容を参照して、自カードの仮想キューにエンキューする引き抜き要求を発行するか前記優先関係を踏まえ判別する分散制御機構部を有する
ことを特徴とするプル型ネットワーク中継装置。
バックプレーンを有するシャーシと、
前記バックプレーンに接続され、入力フレームと出力フレームをバッファすると共に、複数ある任意のポートから送受信する複数のラインカードと、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築しているラインカードと物理ポートの関係が優先関係を含み示された前記複数のラインカードに共通して用いられる共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記複数のラインカード間の接続を受け持ち、引き抜き要求を用いたデータ転送についてフレームデータをコピーして宛て先に受け渡すことにより受け持つスイッチ手段と、
を含み、
個々のラインカードは、前記共通ＬＡＧ設定テーブルの内容を記憶保持し、任意のラインカードで受け付けられているバッファリングされたマルチキャスト通信にかかる入力フレームデータを引き抜く要求を送出するか判別する際に、前記共通ＬＡＧ設定テーブルの内容を参照して、自カードの仮想キューにエンキューする引き抜き要求を発行するか前記優先関係を踏まえ判別する分散制御機構部を有する
ことを特徴とするプル型ネットワーク中継装置。
［付記１１］
前記スイッチ手段は、前記共通ＬＡＧ設定テーブルの内容を記憶保持すると共に、前記共通ＬＡＧ設定テーブルの内容を参照して、各ラインカードから送出された仮想キューにエンキューする引き抜き要求を通過させるか前記優先関係を踏まえ判別することを特徴とする上記付記記載のプル型ネットワーク中継装置。
前記スイッチ手段は、前記共通ＬＡＧ設定テーブルの内容を記憶保持すると共に、前記共通ＬＡＧ設定テーブルの内容を参照して、各ラインカードから送出された仮想キューにエンキューする引き抜き要求を通過させるか前記優先関係を踏まえ判別することを特徴とする上記付記記載のプル型ネットワーク中継装置。
［付記１２］
入力フレームを受け付ける入力側バッファ手段と、出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、を有したプル型アーキテクチャ構造を用いて、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶保持し、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか、個々の出力側バッファ手段毎に判別処理し、
前記判別処理結果に従って実行処理した引き抜き要求に基づいたバッファデータを出力フレームとして任意の物理ポートから宛て先に応じて送出する
ことを特徴とするプル型アーキテクチャを有するネットワーク中継装置によるネットワーク中継方法。
入力フレームを受け付ける入力側バッファ手段と、出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、を有したプル型アーキテクチャ構造を用いて、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶保持し、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか、個々の出力側バッファ手段毎に判別処理し、
前記判別処理結果に従って実行処理した引き抜き要求に基づいたバッファデータを出力フレームとして任意の物理ポートから宛て先に応じて送出する
ことを特徴とするプル型アーキテクチャを有するネットワーク中継装置によるネットワーク中継方法。
［付記１３］
任意の出力側バッファ手段にエンキューするか判別するための前記判別処理を、並列的分散制御により実施すると共に、
個々の判別処理では、個々の出力側バッファ手段に前記入力側バッファ手段から入力フレームデータをエンキューするか否かを、前記共通ＬＡＧ設定テーブルを参照して、中継するフレームデータを取得する引き抜き要求を送出する
ことを特徴とする上記付記記載のネットワーク中継方法。
任意の出力側バッファ手段にエンキューするか判別するための前記判別処理を、並列的分散制御により実施すると共に、
個々の判別処理では、個々の出力側バッファ手段に前記入力側バッファ手段から入力フレームデータをエンキューするか否かを、前記共通ＬＡＧ設定テーブルを参照して、中継するフレームデータを取得する引き抜き要求を送出する
ことを特徴とする上記付記記載のネットワーク中継方法。
［付記１４］
前記共通ＬＡＧ設定テーブルは、該共通ＬＡＧ設定テーブルに前記並列的分散制御を行う各制御機構部からアクセス可能に設けられることを特徴とする上記付記記載のネットワーク中継方法。
前記共通ＬＡＧ設定テーブルは、該共通ＬＡＧ設定テーブルに前記並列的分散制御を行う各制御機構部からアクセス可能に設けられることを特徴とする上記付記記載のネットワーク中継方法。
［付記１５］
前記共通ＬＡＧ設定テーブルは、該共通ＬＡＧ設定テーブルを、前記並列的分散制御を行う各制御機構部に配布し、
個々の制御機構部は、自らが有する若しくは配布された前記共通ＬＡＧ設定テーブルに従って、フレームデータを引き抜く要求を発行する
ことを特徴とする上記付記記載のネットワーク中継方法。
前記共通ＬＡＧ設定テーブルは、該共通ＬＡＧ設定テーブルを、前記並列的分散制御を行う各制御機構部に配布し、
個々の制御機構部は、自らが有する若しくは配布された前記共通ＬＡＧ設定テーブルに従って、フレームデータを引き抜く要求を発行する
ことを特徴とする上記付記記載のネットワーク中継方法。
［付記１６］
前記共通ＬＡＧ設定テーブルには、ＬＡＧリンクを構築する送出用物理ポート間の優先関係を動的に定める設定条件が記載され、
各制御機構部は前記設定条件に従って優先関係を判別する
ことを特徴とする上記付記記載のネットワーク中継方法。
前記共通ＬＡＧ設定テーブルには、ＬＡＧリンクを構築する送出用物理ポート間の優先関係を動的に定める設定条件が記載され、
各制御機構部は前記設定条件に従って優先関係を判別する
ことを特徴とする上記付記記載のネットワーク中継方法。
［付記１７］
前記共通ＬＡＧ設定テーブルに記載される送出用物理ポート間の優先関係を定める設定条件として、自装置内の動的に変化する値を含む条件式形式を用いることを特徴とする上記付記記載のネットワーク中継方法。
前記共通ＬＡＧ設定テーブルに記載される送出用物理ポート間の優先関係を定める設定条件として、自装置内の動的に変化する値を含む条件式形式を用いることを特徴とする上記付記記載のネットワーク中継方法。
［付記１８］
バックプレーンを有するシャーシと、前記バックプレーンに接続され、入力フレームと出力フレームをバッファすると共に、複数ある任意のポートから送受信する複数のラインカードと、前記複数のラインカード間の接続を受け持ち、引き抜き要求を用いたデータ転送についてフレームデータをコピーして宛て先に受け渡すことにより受け持つスイッチ手段と、所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築しているラインカードと物理ポートの関係が優先関係を含み示された前記複数のラインカードに共通して用いられる共通ＬＡＧ設定テーブルを記憶した記憶手段と、を有したプル型アーキテクチャ構造を用いて、
個々のラインカードは、前記共通ＬＡＧ設定テーブルの内容を記憶保持し、任意のラインカードで受け付けられているバッファリングされたマルチキャスト通信にかかる入力フレームデータを引き抜く要求を送出するか判別する際に、前記共通ＬＡＧ設定テーブルの内容を参照して、自カードの仮想キューにエンキューする引き抜き要求を発行するか前記優先関係を踏まえ判別する
ことを特徴とするプル型アーキテクチャを有するシャーシ型ネットワーク中継装置によるネットワーク中継方法。
バックプレーンを有するシャーシと、前記バックプレーンに接続され、入力フレームと出力フレームをバッファすると共に、複数ある任意のポートから送受信する複数のラインカードと、前記複数のラインカード間の接続を受け持ち、引き抜き要求を用いたデータ転送についてフレームデータをコピーして宛て先に受け渡すことにより受け持つスイッチ手段と、所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築しているラインカードと物理ポートの関係が優先関係を含み示された前記複数のラインカードに共通して用いられる共通ＬＡＧ設定テーブルを記憶した記憶手段と、を有したプル型アーキテクチャ構造を用いて、
個々のラインカードは、前記共通ＬＡＧ設定テーブルの内容を記憶保持し、任意のラインカードで受け付けられているバッファリングされたマルチキャスト通信にかかる入力フレームデータを引き抜く要求を送出するか判別する際に、前記共通ＬＡＧ設定テーブルの内容を参照して、自カードの仮想キューにエンキューする引き抜き要求を発行するか前記優先関係を踏まえ判別する
ことを特徴とするプル型アーキテクチャを有するシャーシ型ネットワーク中継装置によるネットワーク中継方法。
［付記１９］
前記スイッチ手段は、前記共通ＬＡＧ設定テーブルの内容を記憶保持すると共に、前記共通ＬＡＧ設定テーブルの内容を参照して、各ラインカードから送出された仮想キューにエンキューする引き抜き要求を通過させるか前記優先関係を踏まえ判別することを特徴とする上記付記記載のシャーシ型ネットワーク中継装置によるネットワーク中継方法。
前記スイッチ手段は、前記共通ＬＡＧ設定テーブルの内容を記憶保持すると共に、前記共通ＬＡＧ設定テーブルの内容を参照して、各ラインカードから送出された仮想キューにエンキューする引き抜き要求を通過させるか前記優先関係を踏まえ判別することを特徴とする上記付記記載のシャーシ型ネットワーク中継装置によるネットワーク中継方法。
［付記２０］
プル型アーキテクチャを有するネットワーク中継装置に含まれる１ないし複数の制御部を、
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、
前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御手段と、
として動作させることを特徴とするプル型ネットワーク中継装置用プログラム。
プル型アーキテクチャを有するネットワーク中継装置に含まれる１ないし複数の制御部を、
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、
前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御手段と、
として動作させることを特徴とするプル型ネットワーク中継装置用プログラム。
［付記２１］
プル型アーキテクチャを有するネットワーク中継装置に含まれる１ないし複数の制御部を、
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、
前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御手段と、
として動作させることを特徴とするプル型ネットワーク中継装置用プログラム。
プル型アーキテクチャを有するネットワーク中継装置に含まれる１ないし複数の制御部を、
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、
前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御手段と、
として動作させることを特徴とするプル型ネットワーク中継装置用プログラム。
［付記２２］
前記制御手段は、任意数の出力側バッファ手段を配下に有する並列的分散制御機構であり、
個々の分散制御機を、配下の出力側バッファ手段に前記入力側バッファ手段から入力フレームデータをエンキューするか否かを、前記共通ＬＡＧ設定テーブルを参照して、配下の出力側バッファ手段が用いる物理ポートがＬＡＧメンバーポートに含まれているか否かを基準として判別し、エンキューする際に前記スイッチ手段に 中継するフレームデータを取得する引き抜き要求を送出させる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置用プログラム。
前記制御手段は、任意数の出力側バッファ手段を配下に有する並列的分散制御機構であり、
個々の分散制御機を、配下の出力側バッファ手段に前記入力側バッファ手段から入力フレームデータをエンキューするか否かを、前記共通ＬＡＧ設定テーブルを参照して、配下の出力側バッファ手段が用いる物理ポートがＬＡＧメンバーポートに含まれているか否かを基準として判別し、エンキューする際に前記スイッチ手段に 中継するフレームデータを取得する引き抜き要求を送出させる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置用プログラム。
［付記２３］
該プル型ネットワーク中継装置は、シャーシ構造を有して成り、前記分散制御機構とその配下の入力側バッファ手段及び出力側バッファ手段とは、１枚のラインカードとして夫々構成され、
前記制御手段は、各ラインカードの制御部により実現され、
各ラインカードの制御部を、前記共通ＬＡＧ設定テーブルの内容を各々記憶保持して、エンキューするための引き抜き要求を送出するか判別処理させる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置用プログラム。
該プル型ネットワーク中継装置は、シャーシ構造を有して成り、前記分散制御機構とその配下の入力側バッファ手段及び出力側バッファ手段とは、１枚のラインカードとして夫々構成され、
前記制御手段は、各ラインカードの制御部により実現され、
各ラインカードの制御部を、前記共通ＬＡＧ設定テーブルの内容を各々記憶保持して、エンキューするための引き抜き要求を送出するか判別処理させる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置用プログラム。
［付記２４］
ラインカード内に設けられた１ないし複数の制御部を、
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する出力側バッファ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを参照する手段と、
任意の入力側バッファ手段にバッファリングされているフレームデータを前記出力側バッファ手段に引き抜くエンキューを行わせるか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御手段、
として動作させることを特徴とするプル型アーキテクチャラインカード用プログラム。
ラインカード内に設けられた１ないし複数の制御部を、
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する出力側バッファ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを参照する手段と、
任意の入力側バッファ手段にバッファリングされているフレームデータを前記出力側バッファ手段に引き抜くエンキューを行わせるか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御手段、
として動作させることを特徴とするプル型アーキテクチャラインカード用プログラム。
［付記２５］
前記記憶手段に記録される前記共通ＬＡＧ設定テーブルには、ＬＡＧリンクを構築する送出用物理ポート間の優先関係を動的に定める設定条件が記載されており、
前記制御部を、前記設定条件に基づいて導出した優先関係に従って動作させる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置用プログラム。
前記記憶手段に記録される前記共通ＬＡＧ設定テーブルには、ＬＡＧリンクを構築する送出用物理ポート間の優先関係を動的に定める設定条件が記載されており、
前記制御部を、前記設定条件に基づいて導出した優先関係に従って動作させる
ことを特徴とする上記付記記載のプル型ネットワーク中継装置用プログラム。
［付記２６］
スイッチ手段内に設けられた制御部を、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを参照する手段と、
前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、任意の入力側バッファ手段にバッファリングされているフレームデータを所定の出力側バッファ手段に引き抜くエンキューするための引き抜き要求を通過させるか判別処理する制御手段、
として動作させることを特徴とするプル型アーキテクチャスイッチカード用プログラム。
スイッチ手段内に設けられた制御部を、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを参照する手段と、
前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、任意の入力側バッファ手段にバッファリングされているフレームデータを所定の出力側バッファ手段に引き抜くエンキューするための引き抜き要求を通過させるか判別処理する制御手段、
として動作させることを特徴とするプル型アーキテクチャスイッチカード用プログラム。
本発明は、フレームを中継するＬ２スイッチや、Ｌ３スイッチ、ルータなどに使用できる。
１０ プル型ネットワーク中継装置
２０ 入力側バッファ
３０（３１〜３ｎ） 出力側バッファ
４０ スイッチ部
５０（５１〜５ｎ） 記憶部（共通ＬＡＧ設定テーブル）
６０（６１〜６ｎ） 制御機構部（分散制御機構部）
１００ ラインカード
２０ 入力側バッファ
３０（３１〜３ｎ） 出力側バッファ
４０ スイッチ部
５０（５１〜５ｎ） 記憶部（共通ＬＡＧ設定テーブル）
６０（６１〜６ｎ） 制御機構部（分散制御機構部）
１００ ラインカード
Claims (10)
- 入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、
前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧ（Link Aggregation）リンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御機構部と、
を有することを特徴とするプル型ネットワーク中継装置。 - 前記制御機構部は、任意数の出力側バッファ手段を配下に有する並列的分散制御機構部であり、
個々の分散制御機構部は、配下の出力側バッファ手段に前記入力側バッファ手段から入力フレームデータをエンキューするか否かを、前記共通ＬＡＧ設定テーブルを参照して、配下の出力側バッファ手段が用いる物理ポートがＬＡＧメンバーポートに含まれているか否かを基準として判別し、エンキューする際に前記スイッチ手段に 中継するフレームデータを取得する引き抜き要求を送出する
ことを特徴とする請求項１記載のプル型ネットワーク中継装置。 - 該プル型ネットワーク中継装置は、シャーシ構造を有して成り、
前記分散制御機構部とその配下の入力側バッファ手段及び出力側バッファ手段とは、１枚のラインカードとして夫々構成され、
各ラインカードは、前記共通ＬＡＧ設定テーブルの内容を各々記憶保持して、エンキューするための引き抜き要求を送出するか判別処理する
ことを特徴とする請求項２記載のプル型ネットワーク中継装置。 - 前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記共通ＬＡＧ設定テーブルに各ラインカードからアクセス可能に所定のカードに設けられることを特徴とする請求項３記載のプル型ネットワーク中継装置。
- 前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、所定のラインカード内、独立したコントロールカード内、若しくは前記スイッチ手段を有するカード内の何れかに少なくとも設けられ、
前記共通ＬＡＧ設定テーブルを保持するカードは、前記共通ＬＡＧ設定テーブルを、他のラインカードに配布し、
個々のラインカードは、自らが有する若しくは配布された前記共通ＬＡＧ設定テーブルに従って、自カードにフレームデータを引き抜く要求を発行する
ことを特徴とする請求項３記載のプル型ネットワーク中継装置。 - 前記スイッチ手段は、前記複数のラインカードと異なるカードとして構成され、
前記共通ＬＡＧ設定テーブルを記憶した記憶手段は、前記スイッチ手段と同一のカードに設けられる
ことを特徴とする請求項３ないし５の何れか一項に記載のプル型ネットワーク中継装置。 - 前記記憶手段に記録される前記共通ＬＡＧ設定テーブルには、ＬＡＧリンクを構築する送出用物理ポート間の優先関係を動的に定める設定条件が記載されている ことを特徴とする請求項１ないし６の何れか一項に記載のプル型ネットワーク中継装置。
- バックプレーンを有するシャーシと、
前記バックプレーンに接続され、入力フレームと出力フレームをバッファすると共に、複数ある任意のポートから送受信する複数のラインカードと、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築しているラインカードと物理ポートの関係が優先関係を含み示された前記複数のラインカードに共通して用いられる共通ＬＡＧ設定テーブルを記憶した記憶手段と、
前記複数のラインカード間の接続を受け持ち、引き抜き要求を用いたデータ転送についてフレームデータをコピーして宛て先に受け渡すことにより受け持つスイッチ手段と、
を含み、
個々のラインカードは、前記共通ＬＡＧ設定テーブルの内容を記憶保持し、任意のラインカードで受け付けられているバッファリングされたマルチキャスト通信にかかる入力フレームデータを引き抜く要求を送出するか判別する際に、前記共通ＬＡＧ設定テーブルの内容を参照して、自カードの仮想キューにエンキューする引き抜き要求を発行するか前記優先関係を踏まえ判別する分散制御機構部を有する
ことを特徴とするプル型ネットワーク中継装置。 - 入力フレームを受け付ける入力側バッファ手段と、出力フレームとして任意の物理ポートからバッファデータを送出する複数の出力側バッファ手段と、前記入力側バッファ手段と前記複数の出力側バッファ手段との間のデータ転送を受け持つスイッチ手段と、を有したプル型アーキテクチャ構造を用いて、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを記憶保持し、
前記入力側バッファ手段にバッファリングされているフレームデータを引き抜いて任意の出力側バッファ手段にエンキューするか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか、個々の出力側バッファ手段毎に判別処理し、
前記判別処理結果に従って実行処理した引き抜き要求に基づいたバッファデータを出力フレームとして任意の物理ポートから宛て先に応じて送出する
ことを特徴とするプル型アーキテクチャを有するネットワーク中継装置によるネットワーク中継方法。 - ラインカード内に設けられた１ないし複数の制御部を、
入力フレームを受け付ける入力側バッファ手段と、
出力フレームとして任意の物理ポートからバッファデータを送出する出力側バッファ手段と、
所定の通信先装置との間で並列した複数の物理リンクを１つの論理リンクと扱うＬＡＧリンクの設定として、ＬＡＧリンクを構築する送出用物理ポート優先関係が示された共通ＬＡＧ設定テーブルを参照する手段と、
任意の入力側バッファ手段にバッファリングされているフレームデータを前記出力側バッファ手段に引き抜くエンキューを行わせるか判別する際に、前記共通ＬＡＧ設定テーブルを参照して、前記任意の送出用物理ポートがＬＡＧリンクに優先付いて含まれているか否かを基準として、エンキューするための引き抜き要求を送出するか判別処理する制御手段、
として動作させることを特徴とするプル型アーキテクチャラインカード用プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013152781A JP6249156B2 (ja) | 2013-07-23 | 2013-07-23 | プル型ネットワーク中継装置、及びネットワーク中継方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013152781A JP6249156B2 (ja) | 2013-07-23 | 2013-07-23 | プル型ネットワーク中継装置、及びネットワーク中継方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023546A JP2015023546A (ja) | 2015-02-02 |
| JP6249156B2 true JP6249156B2 (ja) | 2017-12-20 |
Family
ID=52487617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013152781A Active JP6249156B2 (ja) | 2013-07-23 | 2013-07-23 | プル型ネットワーク中継装置、及びネットワーク中継方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6249156B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584841B2 (ja) * | 1988-09-12 | 1997-02-26 | 富士通株式会社 | パケット交換制御装置 |
| JPH0653984A (ja) * | 1992-08-03 | 1994-02-25 | Fujitsu Ltd | Ａｔｍスイッチ |
| JP2007053564A (ja) * | 2005-08-17 | 2007-03-01 | Fujitsu Ltd | ネットワークスイッチ装置 |
| JP2011091711A (ja) * | 2009-10-26 | 2011-05-06 | Nec Corp | ノード及び送信フレーム振り分け方法並びにプログラム |
-
2013
- 2013-07-23 JP JP2013152781A patent/JP6249156B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015023546A (ja) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2466476B1 (en) | Network interface device with multiple physical ports and unified buffer memory | |
| US7120113B1 (en) | Systems and methods for limiting low priority traffic from blocking high priority traffic | |
| US8059671B2 (en) | Switching device | |
| EP1810466B1 (en) | Directional and priority based flow control between nodes | |
| EP1804436B1 (en) | Methods and system to manage data traffic | |
| US8325749B2 (en) | Methods and apparatus for transmission of groups of cells via a switch fabric | |
| US9197570B2 (en) | Congestion control in packet switches | |
| US20080028090A1 (en) | System for managing messages transmitted in an on-chip interconnect network | |
| JP2001127766A (ja) | ラインインターフェース装置、及び、パケット交換機 | |
| WO2011100878A1 (zh) | 交换网流控实现方法、交换设备及系统 | |
| US20140317220A1 (en) | Device for efficient use of packet buffering and bandwidth resources at the network edge | |
| US20080273546A1 (en) | Data switch and a method of switching | |
| JP2009260654A (ja) | 中継装置およびパケット中継方法 | |
| US8879578B2 (en) | Reducing store and forward delay in distributed systems | |
| WO2010004257A1 (en) | Switching device, method and computer program | |
| JP2005323355A (ja) | フレーム−セル間トラフィックのスケジューリング | |
| JP6249156B2 (ja) | プル型ネットワーク中継装置、及びネットワーク中継方法 | |
| CN104618083B (zh) | 一种多通道报文转发的方法 | |
| JPH09168016A (ja) | パケットスイッチ | |
| WO2019200568A1 (zh) | 一种数据通信方法及装置 | |
| JP4846601B2 (ja) | 不足ラウンドロビン方式のデータパケットスケジューリングのインスタントサービス方法 | |
| US9749255B2 (en) | Method, network device, computer program and computer program product for communication queue state | |
| JP2007325178A (ja) | パケット処理システム、パケット処理方法、およびプログラム | |
| JP2015069345A (ja) | 情報処理装置，データ転送装置，およびデータ転送方法 | |
| KR101171463B1 (ko) | 신호 전달 제어 장치 및 그의 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6249156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |