JP6231700B2 - サーバストレージシステムと管理システムを有する計算機システム - Google Patents

Description

本発明は、概して、論理分割技術に関する。

サーバの性能向上により、１台のサーバに複数の負荷を集約することが可能であるが、集約した複数の負荷が互いに影響を与えることがある。サーバを論理的に分割するサーバＬＰＡＲ（Logical Partitioning）技術を使用することで、負荷が互いに影響を受けないようにする。複数のＣＰＵと複数のメモリ（例えばメモリモジュール）を持つ１台のサーバをサーバＬＰＡＲ技術により分割した場合に、ＣＰＵとそのＣＰＵと直接接続されていないメモリを１つのＬＰＡＲとすると、ＣＰＵとメモリが直接通信できないため、性能が低下することがあり、他の負荷の影響を受けることがある。ここで、ＣＰＵとメモリ間の「直接接続」とは、ＣＰＵとメモリ間に別のＣＰＵが介在しない物理的な接続、言い換えれば、ＣＰＵとメモリ間の通信においてＣＰＵから別のＣＰＵへの転送が発生しない接続である。

このような問題を解決するために、ＣＰＵとメモリモジュールの接続関係を考慮してＬＰＡＲを構成する技術が知られている（例えば、特許文献１）。

また、ストレージについても、ストレージを構成する各コンポーネントを論理的に分割し、タイムシェアリングする技術が知られている（例えば、特許文献２）。

特許第５１７４９４１号 特開２００６−７９４９５号公報

サーバシステムとストレージシステムを含んだサーバストレージシステムにＬＰＡＲ技術を適用することでサーバストレージシステムを論理分割することが考えられる。この場合、１つのＬＰＡＲがサーバシステムの一部とストレージシステムの一部とを含むことになる。つまり、サーバシステムからストレージシステムまでEnd-to-endで論理的にサーバストレージシステムが分割されることになる。

この場合、特許文献１と特許文献２の組合せでは、サーバシステムとストレージシステム間の物理的な接続を考慮できない。このため、サーバシステムとストレージシステム間の通信のたびに不適切なパスが使用されることがあり（プロセッサ間のフォワードが発生することがあり）、結果として、サーバストレージシステムのＩ／Ｏ性能が低下する。

サーバストレージシステムは、複数のインターフェイスデバイスと、サーバシステムと、ストレージシステムとを含む。複数のインターフェイスデバイスの少なくとも１つが、サーバシステム及びストレージシステムの一方に存在してもよい。

サーバシステムは、複数のインターフェイスデバイスにバス接続された複数のサーバプロセッサと、複数のサーバプロセッサにバス接続された複数のサーバメモリとを有する。サーバシステムでは、サーバプロセッサとサーバメモリ間に別のサーバプロセッサが介在しない直接接続と、サーバプロセッサとサーバメモリ間に別のサーバプロセッサが介在する間接接続とが混在してもよい（後述する実施例では、直接接続と間接接続が混在するが、それらの混在は無くてもよい）。

ストレージシステムは、複数の記憶デバイスと、複数の記憶デバイスに接続されたデバイスインターフェイス（デバイスＩ／Ｆ）と、複数のインターフェイスデバイスにバス接続され複数のデバイスＩ／Ｆに接続された複数のストレージプロセッサと、複数のストレージプロセッサにバス接続された複数のストレージメモリとを有する。ストレージシステムでは、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在しない直接接続と、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在する間接接続とが混在してもよい（後述する実施例では、直接接続と間接接続が混在するが、それらの混在は無くてもよい）。複数のストレージプロセッサと複数のインターフェイスデバイス間が、複数のサーバプロセッサと複数のインターフェイスデバイス間のバスの形式と同じ形式のバスで接続されている。

ＳＶプロセッサ部を含みサーバシステムの論理区画であるサーバＬＰＡＲのインターフェイスデバイスに直接接続されているＳＴプロセッサ部から、そのＳＴプロセッサ部によりデータがＩ／Ｏされる論理ボリュームが、そのサーバＬＰＡＲに提供される。ＳＶプロセッサ部は、サーバプロセッサ又はサーバプロセッサのコアであり、ＳＴプロセッサ部は、ストレージプロセッサ又はストレージプロセッサのコアである。なお、インターフェイスデバイスに間接接続されているＳＴプロセッサ部は、そのインターフェイスデバイスに別のストレージプロセッサを介して接続されているＳＴプロセッサ部となる。

ＳＶプロセッサ部からの論理ボリュームに対するＩ／Ｏのパスが、サーバシステムとストレージシステム間の物理的な接続関係に基づいて決められたパスとなる。論理ボリュームに対するＩ／Ｏにおいて不必要に多くのフォワード（プロセッサ間のフォワード）が発生しない。そのため、Ｉ／Ｏ性能が向上する。

実施例１に係る計算機システムの構成を示す。 サーバストレージＬＰＡＲの冗長構成を示す。 ＳＶＩＦの構成を示す。 ＭＧメモリに記憶されるプログラムおよびデータを示す。 ＳＴメモリに記憶されるプログラムおよびデータを示す。 ＳＶメモリに記憶されるプログラムおよびデータを示す。 仮想ボリューム管理テーブルを示す。 ストレージプール管理テーブルを示す。 ＲＡＩＤグループ管理テーブルを示す。 記憶デバイス管理テーブルを示す。 デバイスＩ／Ｆ管理テーブルを示す。 ＳＴプロセッサ管理テーブルを示す。 ＳＴコア管理テーブルを示す。 ＳＴメモリ管理テーブルを示す。 ＳＶプロセッサ管理テーブルを示す。 ＬＰＡＲ管理テーブルを示す。 ＳＶＩＦ管理テーブルを示す。 ＲＡＩＤグループ割当てテーブルを示す。 デバイスＩ／Ｆ割当てテーブルを示す。 ＳＴコア割当てテーブルを示す。 ＳＴメモリ割当てテーブルを示す。 ＳＶＩＦ割当てテーブルを示す。 ＬＰＡＲ割当てテーブルを示す。 新規作成に関するサーバストレージＬＰＡＲ作成画面を示す。 新規作成に関するサーバストレージリソース検索の流れを示す。 新規作成に関するサーバストレージＬＰＡＲ作成の流れを示す。 既存利用作成に関するサーバストレージＬＰＡＲ作成画面を示す。 既存利用作成に関するサーバストレージＬＰＡＲ作成の流れを示す。

以下、幾つかの実施例を説明する。

なお、以下の説明では、「ｋｋｋテーブル」の表現にて情報を説明することがあるが、情報は、テーブル以外のデータ構成で表現されていてもよい。データ構成に依存しないことを示すために「ｋｋｋテーブル」のうちの少なくとも１つを「ｋｋｋ情報」と呼ぶことができる。また、２以上のテーブルは、１つのテーブルに集約されてもよいし、１つのテーブルが、２以上のテーブルに細分化されてもよい。

また、以下の説明では、種々の要素（例えば、記憶デバイス、プロセッサ）の識別情報として、番号（識別番号）が使用されるが、番号に代えてまたは加えて他種の識別情報が使用されてもよい。

また、以下の説明では、「プログラム」を主語として処理を説明する場合があるが、プログラムは、プロセッサ（例えばＣＰＵ（Central Processing Unit）によって実行されることで、定められた処理を、適宜に記憶資源（例えばメモリ）および／または通信インターフェイスデバイス（例えば通信ポート）等を用いながら行うため、処理の主語がプロセッサとされてもよい。プログラムを主語として説明された処理は、プロセッサあるいはそのプロセッサを有する装置が行う処理としてもよい。また、プロセッサは、処理の一部または全部を行うハードウエア回路を含んでもよい。プログラムは、プログラムソースから各コントローラにインストールされてもよい。プログラムソースは、例えば、プログラム配布計算機または記憶メディアであってもよい。

また、管理システムは、一以上の計算機で構成されてよい。具体的には、例えば、管理計算機が情報を表示する場合（具体的には、管理計算機が自分の表示デバイスに情報を表示する、或いは、管理計算機が表示用情報を遠隔の表示用計算機に送信する場合）、管理計算機が管理システムである。また、例えば、複数の計算機で管理計算機と同等の機能が実現されている場合は、当該複数の計算機（表示を表示用計算機が行う場合は表示用計算機を含んでよい）が、管理システムである。計算機への情報の入力や、計算機からの情報の出力は、計算機が有する入出力デバイスにより行われてよい。入出力デバイスの例としては、表示デバイス、キーボードおよびポインティングデバイスが考えられるが、これらのうちの少なくとも１つに代えてまたは加えて別のデバイスが採用されてよい。また、入出力デバイスの代替として、シリアルインターフェイスデバイスやイーサーネットインターフェイスデバイス（イーサネットは登録商標）が採用され、そのようなインターフェイスデバイスに、表示デバイスとキーボードおよびポインタデバイスとを有する表示用計算機が接続され、計算機が表示用情報を表示用計算機に送信したり、計算機が入力用情報を表示用計算機から受信したりすることで、情報の出力（例えば表示）および入力が行われてよい。実施例では、管理サーバ１５０が管理計算機であり、管理クライアント１５６が表示用計算機である。

図１は、実施例１に係る計算機システムの構成を示す。

計算機システムは、サーバストレージシステム（以下、ＳＳシステム）５０と、ＳＳシステム５０の管理システムとを有する。管理システムは、ＳＳシステム５０に通信可能に接続された管理サーバ１５０と、管理サーバ１５０に通信可能に接続された管理クライアント１５６とを有する。ＳＳシステム５０は、サーバシステムとストレージシステムとを有する。サーバシステムは、１以上のサーバ１００を有する。ストレージシステムは、１以上のストレージサブシステムを有する。図１の例では、サーバシステムは、２つのサーバ１００を有する。ストレージシステムは、１つのストレージサブシステムを有し、それ故、ストレージサブシステムがストレージシステム３００である。サーバ１００とストレージシステム３００は、１つの筺体に格納されていてもよい。ＳＳシステム５０に含まれるサーバ１００の数は１以上でよく、ＳＳシステム５０に含まれるストレージシステム３００の数も１以上でよい。

サーバ１００は、サーバ（ＳＶ）メモリ１１０と、サーバ（ＳＶ）プロセッサ１２０と、サーバＩ／Ｆ（ＳＶＩＦ）２００とを含む。ＳＶメモリ１１０とＳＶプロセッサ１２０は、内部バスを介して互いに接続されている。ＳＶメモリ１１０は、メモリであり、アプリケーション、ＯＳ（Operating System）、ドライバ等、サーバ１００の制御のためのプログラムおよびデータを格納する。ＳＶプロセッサ１２０は、マイクロプロセッサであり、ＳＶメモリ１１０内のプログラムに従って処理を実行する。同一サーバ内のＳＶプロセッサ１２０はバスを介して夫々接続されている。ＳＶＩＦは、インターフェイスデバイスであり、サーバ側バスを介してＳＶプロセッサ１２０に接続され、ストレージ側バスを介してストレージシステム３００に接続され、ＳＶプロセッサ１２０とストレージシステム３００の間の通信を制御する。

ＳＶプロセッサ１２０とＳＶＩＦ２００の間は、サーバ側バスで接続されている。ＳＶＩＦ２００とＳＴプロセッサ４２０の間は、サーバ側バスと同一形式のバスであるストレージ側バス（サーバ側バスを経由した通信のプロトコルを同じプロトコルで通信可能なバス）で接続されている。本実施例は、サーバ側バスおよびストレージ側バスとして、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）が用いられる。サーバ側バスおよびストレージ側バスの夫々は、バックプレーン等の基板であってもよいし、ケーブルであってもよい。本システム５０では、サーバ１００の内部バスと同じ形式のバスでサーバ１００からストレージシステム３００までを接続することでサーバ１００とストレージシステム３００の記憶領域と間のＤＭＡ転送を可能とし、ＳＶプロセッサ１２０から発行した要求（例えば、ライト要求またはリード要求であるＩ／Ｏ（Input/Output）要求））に対して、ストレージシステム３００内のストレージ（ＳＴ）プロセッサ４２０がＳＶＩＦ２００に搭載したＤＭＡエンジンを起動し、ストレージシステム３００内のストレージ（ＳＴ）メモリ４１０上のデータをＳＶメモリ１１０上へ、または、ＳＶメモリ１１０上のデータをストレージシステム３００内のＳＴメモリ４１０上へ転送する。この構成により、サーバ１００とストレージシステム３００をいわゆるＳＡＮ（Storage Area Network）等のネットワークスイッチのフォワード機能に頼らずに広帯域なバスで接続した一体型システムを構築し、帯域拡張とレイテンシ向上を実現する。さらに、本システム５０においてＤＭＡ転送を実現することでＩ／Ｏ性能の向上を図ることができる。

なお、サーバ１００は、内部バスを介してＳＶプロセッサ１２０に接続され且つサーバ側バスを介してＳＶＩＦ２００に接続されたRoot Complex（ＲＣ）を含んでもよい。

ＳＶＩＦ２００は、インターフェイスデバイスの一例である。ＳＶＩＦ２００は、サーバ１００からのライトデータ（ライト要求に従うライト対象のデータ）を圧縮して（または圧縮せずに）ストレージシステム３００（例えばＳＴプロセッサ４２０またはＳＴメモリ４１０）へ転送し、ストレージシステム３００からのリードデータ（リード要求に従い読み出されたリード対象のデータ）を伸張して（または伸張せずに）サーバ１００（例えばＳＶプロセッサ１２０またはＳＶメモリ１１０）へ転送する。

ストレージシステム３００は、ストレージ（ＳＴ）コントローラ４００（冗長化されたＳＴコントローラ４００）と、記憶装置５００とを含む。記憶装置５００は、サーバ１００からアクセスされるデータを格納する。ＳＴコントローラ４００は、記憶装置５００とサーバ１００に接続され、記憶装置５００へのアクセスを制御する。ＳＴコントローラ４００を単に「コントローラ」と呼ぶことがある。

ＳＴコントローラ４００は、ストレージ（ＳＴ）メモリ４１０と、ストレージ（ＳＴ）プロセッサ４２０と、ドライブインターフェイスデバイス（デバイスＩ／Ｆ）４３０とを含む。ＳＴコントローラ４００が有する要素のうちの少なくとも１つの種類の要素が２以上存在してもよい。ＳＴメモリ４１０とＳＴプロセッサ４２０とデバイスＩ／Ｆ４３０は、内部バスを介して互いに接続されている。ＳＴメモリ４１０は、メモリであり、ストレージシステム３００の制御のためのプログラムおよびデータを格納する。ＳＴプロセッサ４２０は、マイクロプロセッサであり、ストレージ側バスを介してＳＶＩＦ２００に接続され、ＳＴメモリ４１０に格納されたプログラムに従って処理を実行する。一方のＳＴコントローラ４００内の２つのＳＴプロセッサ４２０は、他方のＳＴコントローラ４００内の２つのＳＴプロセッサ４２０にＳＴコントローラ４００間バスを介して夫々接続されている。なお、ＳＴプロセッサ４２０は複数でもよい。各ＳＴコントローラ４００に複数のＳＴプロセッサ４２０が存在する場合、一方のＳＴコントローラ４００内の複数のＳＴプロセッサが、他方のＳＴコントローラ４００内の複数のＳＴプロセッサ４２０に、ＳＴコントローラ間バスを介して、夫々接続されている。ＳＴコントローラ間バスを介して互いに接続された複数のＳＴプロセッサ４２０が、冗長化されたＳＴプロセッサ４２０であると言える。デバイスＩ／Ｆ４３０は、記憶装置側バスを介して記憶装置５００に接続されており、ＳＴプロセッサ４２０と記憶装置５００の間の通信を制御する。なお、ＳＴコントローラ４００は、内部バスを介してＳＴプロセッサ４２０に接続され且つストレージ側バスを介してＳＶＩＦ２００に接続されたＲＣ（Root Complex）を含んでもよい。ＳＴプロセッサ４２０は、２つのコア（ストレージ（ＳＴ）コア）４４０を含むが、ＳＴプロセッサ４２０が含むＳＴコア４４０の数は、１であっても３以上であってもよい。

記憶装置５００は、複数の記憶デバイス６００を含む。複数の記憶デバイス６００には、冗長化されたＳＴコントローラ４００（２つのＳＴコントローラ４００）の各々のデバイスＩ／Ｆ４３０がバス接続されている。

ＳＳシステム５０は、複数のＳＴコントローラ４００にそれぞれ対応した複数のインターフェイス拡張装置７００を含む。各インターフェイス拡張装置７００には、複数（例えば全て）のサーバ１００が接続される。サーバ１００とＳＴコントローラ４００間にインターフェイス拡張装置７００が介在することにより、サーバ１００とＳＴコントローラ４００の間のパス数を増やすことができる。すなわち、インターフェイス拡張装置７００により、より多くのサーバ１００を１つのＳＴコントローラ４００に直接接続できる。サーバ１００とＳＴコントローラ４００間の「直接接続」とは、サーバ１００とＳＴコントローラ４００間に別のＳＴコントローラ４００が介在しない物理的な接続である。それに対し、サーバ１００とＳＴコントローラ４００間の「間接接続」とは、サーバ１００とＳＴコントローラ４００間に別のＳＴコントローラ４００が介在する物理的な接続である。サーバ１００とＳＴコントローラ４００間にインターフェイス拡張装置７００のようなパス数を増やすための装置が介在しても、サーバ１００とＳＴコントローラ４００間の「直接接続」（ＳＶプロセッサ１２０とＳＴプロセッサ４２０（ＳＴメモリ４１０）間の「直接接続」）は実現する。

インターフェイス拡張装置７００は、例えば、ＰＣＩｅスイッチである。各サーバ１００は、複数のＳＶＩＦ２００、例えば２つのＳＶＩＦ２００を含む。２つのＳＶＩＦ２００は、インターフェイス拡張装置７００を介して２つのＳＴコントローラ４００に夫々接続される。各サーバ１００が２つのＳＶＩＦ２００を含むことでハードウェアの冗長性を確保できる。１つのサーバ１００内の２つのＳＶＩＦ２００は、インターフェイス拡張装置７００を介して２つのストレージシステム３００に夫々接続される。１つのＳＶＩＦ２００は、インターフェイス拡張装置７００を介して１つのストレージシステム３００内の２つのＳＴコントローラ４００に接続される。この構成において、サーバ１００に２つのＳＶＩＦ２００を搭載することで、より多くのストレージシステム３００をサーバ１００に接続することができ、サーバ１００に対して広帯域、高性能なストレージリソースを提供できる。なお、インターフェイス拡張装置７００はなくてもよい。

サーバストレージＬＰＡＲ１およびサーバストレージＬＰＡＲ２は、それぞれ、サーバストレージＬＰＡＲの一例である。サーバストレージＬＰＡＲは、サーバ１００からストレージシステム３００までEnd-to-endでＳＳシステム５０を論理的に分割することにより得られる区画（ＳＳシステム５０の論理区画）、典型的には、サーバ１００の一部とストレージシステム３００の一部とを含んだ論理区画である。サーバストレージＬＰＡＲ１は、１つのＳＶプロセッサ１２０、１つのＳＶメモリ１１０、１つのＳＶＩＦ２００、１つのＳＴプロセッサ４２０、１つのＳＴメモリ４１０、１つのデバイスＩ／Ｆ４３０、および、２つの記憶デバイス６００を含む。サーバストレージＬＰＡＲ２は、１つのＳＶプロセッサ１２０、１つのＳＶメモリ１１０、１つのＳＶＩＦ２００、および、１つのＳＴコア４４０を含む。サーバストレージＬＰＡＲ１は、ＳＶプロセッサ１２０から記憶デバイス６００までのサーバストレージＬＰＡＲであり、サーバストレージＬＰＡＲ２は、ＳＶプロセッサ１２０からＳＴコア４４０までのサーバストレージＬＰＡＲである。サーバストレージＬＰＡＲの構成において、ＳＶプロセッサ１２０はＳＶＩＦ２００と直接接続していて、ＳＴプロセッサ４２０はＳＶＩＦ２００と直接接続している。従って、ＳＶプロセッサとＳＴプロセッサ（ＳＴメモリ）間が、ＳＶＩＦ２００経由で直接接続されている。また、サーバストレージＬＰＡＲの必須要素（後述の占有割当てとされるべき要素）の種類は、ＳＶプロセッサの少なくとも一部、ＳＶＩＦの少なくとも一部及びＳＴプロセッサの少なくとも一部であり、記憶デバイス、デバイスＩ／Ｆ、ＳＴメモリの少なくとも一部（例えば後述のＣＬＰＡＲ）は利用者任意の要素である。このように、サーバストレージＬＰＡＲには構成の柔軟性がある。

ここで、ＳＶプロセッサ１２０とＳＶＩＦ２００間の「直接接続」とは、ＳＶプロセッサ１２０とＳＶＩＦ２００間に別のＳＶプロセッサ１２０が介在しない物理的な接続である。それに対し、ＳＶプロセッサ１２０とＳＶＩＦ２００間の「間接接続」とは、ＳＶプロセッサ１２０とＳＶＩＦ２００間に別のＳＶプロセッサ１２０が介在する物理的な接続である。

ＳＴプロセッサ４２０とＳＶＩＦ２００間の「直接接続」とは、ＳＴプロセッサ４２０とＳＶＩＦ２００間に別のＳＴプロセッサ４２０が介在しない物理的な接続である。それに対し、ＳＴプロセッサ４２０とＳＶＩＦ２００間の「間接接続」とは、ＳＴプロセッサ４２０とＳＶＩＦ２００間に別のＳＴプロセッサ４２０が介在する物理的な接続である。

ＳＶプロセッサとＳＴプロセッサ（ＳＴメモリ）間の「直接接続」とは、ＳＶプロセッサとＳＴプロセッサ（ＳＴメモリ）間に別のＳＶプロセッサ及び別のＳＴプロセッサが介在しない物理的な接続である。それに対し、ＳＶプロセッサとＳＴプロセッサ（ＳＴメモリ）間の「間接接続」とは、ＳＶプロセッサとＳＴプロセッサ（ＳＴメモリ）間に別のＳＶプロセッサ又は別のＳＴプロセッサが介在する物理的な接続である。ＳＶプロセッサから発行された要求は、複数のＳＴプロセッサのうち要求発行元のＳＶプロセッサに「直接接続」されているＳＴプロセッサが始めに受信することになる。

管理サーバ１５０は、ＳＳシステム５０（例えば、サーバ１００およびストレージシステム３００のうちの少なくとも１つ）および管理クライアント１５６に通信可能に接続されるインターフェイスデバイス（図示せず）と、ＭＧ（マネージャ）メモリ１６０と、それらに接続されたＭＧプロセッサ１７０とを有する。ＭＧ（マネージャ）メモリ１６０は、記憶リソースの一例であり、メモリである。ＭＧプロセッサ１７０は、マイクロプロセッサである。

管理クライアント１５６は、少なくとも管理サーバ１５０に通信可能に接続されるインターフェイスデバイス（図示せず）と、入力デバイス（例えば、キーボードおよびポインティングデバイス）と、表示デバイスと、メモリと、それらに接続されたプロセッサとを有する。入力デバイスおよび表示デバイスは、タッチパネルのように一体でもよい。

図２は、冗長構成のサーバストレージＬＰＡＲの一例を示す。

サーバストレージＬＰＡＲ３は、冗長構成のサーバストレージＬＰＡＲの一例である。サーバストレージＬＰＡＲ３は、２つのストレージコントローラ４００の各々の一部を含むことで、冗長構成となっている。ＳＶＩＦ２００と２つのＳＴコントローラ４００は夫々接続されており、各ＳＴコントローラ４００上のＳＴプロセッサ４２０とＳＶＩＦ２００は、他のＳＴプロセッサ４２０を介することなく直接接続されている。各ストレージコントローラ４００上のＳＴプロセッサ４２０は、他のＳＴプロセッサ４２０を介することなくドライブＩ／４３０と直接接続されている。各ストレージコントローラ４００上のドライブＩ／４３０は、異なるパスで記憶デバイス６００と接続されている。ＳＶプロセッサ１２０と記憶デバイス６００間でデータは２つのＳＴコントローラ４００のいずれも経由可能である。

なお、図１及び図２において、太い破線枠１〜３が、それぞれ、サーバストレージＬＰＡＲを示すが、図示のサーバストレージＬＰＡＲ内の要素は、占有割当てされている要素（後述の割当て状態が「占有」）の要素である。サーバストレージＬＰＡＲに含まれる（割り当てられる）要素として、例えば、ＳＶメモリの少なくとも一部、そのＳＶメモリに直接接続されたＳＶプロセッサの少なくとも一部（例えばコア又はプロセッサ全体）、そのＳＶプロセッサに直接接続されたＳＶＩＦの少なくとも一部（例えば後述の２つのインターフェイス２６０のうちの１つ又は全部）、そのＳＶＩＦに接続されたＳＴプロセッサの少なくとも一部（例えばＳＴコア又はＳＴプロセッサ全体）、及び、そのＳＴプロセッサに直接接続されたＳＴメモリの少なくとも一部（例えば後述のＣＬＰＡＲ）でよい。サーバストレージＬＰＡＲは、本実施例で言ういずれの種類の間接接続も含まないことが望ましい。

図３は、ＳＶＩＦ２００の構成を示す。

ＳＶＩＦ２００は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）である。ＳＶＩＦ２００は、ＩＦ（Interface）プロセッサ２１０と、ＤＭＡ（Direct Memory Access）コントローラ２２０と、内部メモリ２３０と、レジスタ２４０と、インターフェイス２５０と、２つのインターフェイス２６０と、内部スイッチ２７０とを含む。ＤＭＡコントローラ２２０を単に「ＤＭＡ」と言うことがある。ＩＦプロセッサ２１０と、ＤＭＡコントローラ２２０と、内部メモリ２３０と、レジスタ２４０と、インターフェイス２５０と、２つのインターフェイス２６０とは、内部スイッチ２７０を介して互いに接続されている。一方のインターフェイス２５０は、サーバ側バスを介してＳＶプロセッサ１２０に接続されている。他方の２つのインターフェイス２６０は、ストレージ側バスを介して２つのＳＴプロセッサ４２０に夫々接続されている。内部メモリ２３０は、メモリであり、プログラムおよびデータを格納する。ＩＦプロセッサ２１０は、マイクロプロセッサであり、内部メモリ２３０内のプログラムに従って処理を実行する。ＤＭＡコントローラ２２０は、ＩＦプロセッサ２１０からの指示に従ってデータ転送（メモリ間転送）を実行する。レジスタ２４０は、ＩＦプロセッサ２１０の設定値を格納する。内部スイッチ２７０は、ＩＦプロセッサ２１０からの指示に従って各部の間の通信を制御する。なお、ＳＶ側インターフェイスおよびＳＴ側インターフェイスは夫々複数あって、各バスおよびインターフェイス拡張を介して、ＳＶプロセッサ１２０とＳＴプロセッサ４２０に接続されていてもよい。

同一空間（例えばアドレス空間）内に存在可能なマスタデバイスの数が規定されている通信インターフェイス（プロトコル）の一例として、ＰＣＩｅが知られている。ＰＣＩｅでは、一般に、マスタデバイスは「ルートデバイス」（または「ルートコンプレックス」）と呼ばれ、スレイブデバイスは「エンドポイント」と呼ばれ、空間は「ドメイン」と呼ばれる。ＰＣＩｅでは、同一ドメインに存在可能なルートデバイスは１つでありその１つのルートデバイスに１以上のエンドポイントを接続可能である。ＳＳシステム５０において、サーバプロセッサ１２０もストレージプロセッサ４２０もルートデバイスであり、ＳＶＩＦ２００がエンドポイントとなることで、サーバプロセッサ１２０とＳＴプロセッサ４２０間のＳＶＩＦ２００経由の通信（ＳＶメモリ１１０とＳＴメモリ４１０間のＳＶＩＦ２００経由のＤＭＡによる通信）が可能である。

図４は、ＭＧメモリ１６０に記憶されるプログラムおよびデータを示す。

ＭＧメモリ１６０は、サーバの構成に関する情報とストレージシステムの構成に関する情報とを含んだＳＳ管理情報を記憶する。ＳＳ管理情報は、ＳＶＩＦとＳＶプロセッサとの接続関係、ＳＶプロセッサとＳＶメモリとの接続関係、ＳＶＩＦとＳＴプロセッサとの接続関係、ＳＴプロセッサとＳＴメモリとの接続関係等を表す。ＳＳ管理情報では、ＳＶＩＦとＳＶプロセッサとの接続関係にＳＴプロセッサとＳＶＩＦとの接続関係が関連付けられており、それにより、ＳＳ管理情報から、直接接続されている関係にある要素、特に、互いに直接接続されているＳＶプロセッサとＳＴプロセッサ（ＳＴメモリ）とを特定すること、サーバからストレージシステムにかけたEnd-to-endの直接接続関係を特定することができる。ＳＳ管理情報は、例えば、ＳＶＩＦ管理テーブル１００１と、ＲＡＩＤグループ割当てテーブル１００２と、デバイスＩ／Ｆ割当てテーブル１００３と、ＳＴコア割当てテーブル１００４と、ＳＴメモリ割当てテーブル１００５と、ＳＶＩＦ割当てテーブル１００６と、ＬＰＡＲ割当てテーブル１００７とを含む。また、ＭＧメモリ１６０は、管理プログラム１０２１を記憶する。これらのテーブルおよびプログラムについては後述する。

図５は、ＳＴメモリ４１０に記憶されるプログラムおよびデータを示す。

ＳＴメモリ４１０は、ストレージシステムの構成に関する情報を含んだＳＴ管理情報を記憶する。ＳＴ管理情報は、ＳＴプロセッサとＳＴメモリとの接続関係等を表す。ＳＴ管理情報は、例えば、仮想ボリューム管理テーブル８１０と、ストレージプール管理テーブル８２０と、ＲＡＩＤグループ管理テーブル８３０と、記憶デバイス管理テーブル８４０と、デバイスＩ／Ｆ管理テーブル８４１と、ＳＴプロセッサ管理テーブル８４２と、ＳＴコア管理テーブル８４３と、ＳＴメモリ管理テーブル８４４とを含む。これらのテーブルについては後述する。また、ＳＴメモリ４１０は、ストレージ制御プログラム８７０を記憶する。ストレージ制御プログラム８７０は、例えば米国特許出願公開第２０１１／０２０８９４０号明細書により開示されているＩ／Ｏ（input/output）処理を行う。さらに、ストレージ制御プログラム８７０は、後述の処理を行う。ＳＴメモリ４１０には、更に、ストレージ（ＳＴ）キャッシュ領域８８０と、ストレージ（ＳＴ）バッファ領域８９０とが確保される。ＳＴキャッシュ領域８８０には、ライトデータやリードデータが一時的に格納され、ライト要求やリード要求に対する、データヒットに利用される。ＳＴバッファ領域８９０には、ＳＴコントローラ４００により送受信されるデータや制御情報が格納される。

図６は、ＳＶメモリ１１０に記憶されるプログラムおよびデータを示す。

ＳＶメモリ１１０は、サーバの構成に関する情報を含んだＳＶ管理情報を記憶する。ＳＶ管理情報は、ＳＶＩＦとＳＶプロセッサとの接続関係、ＳＶプロセッサとＳＶメモリとの接続関係等を表す。ＳＶ管理情報は、例えば、ＳＶプロセッサ管理テーブル９０１と、ＬＰＡＲ管理テーブル９０２とを含む。これらのテーブルについては後述する。ＳＶメモリ１１０は、例えば、ＬＰＡＲプログラム９２１と、アプリケーション９２２とを記憶する。ＬＰＡＲプログラム９２１は、サーバ１００を論理的に複数のＬＰＡＲに分割し、各ＬＰＡＲに対して計算機リソース（例えば、ＣＰＵ、メモリおよびＩ／Ｆ）を割り当てるプログラムである。各ＬＰＡＲ上で、ＯＳおよびアプリケーションなどが夫々動作する。アプリケーション９２２は、アプリケーションプログラムであり、例えばＤＢＭＳ（Database Management System）などである。

図７は、仮想ボリューム管理テーブル８１０を示す。

仮想ボリューム管理テーブル８１０は、仮想ボリューム毎のエントリを含む。各エントリは、仮想ボリューム番号（＃）と、ボリューム容量と、割当済み容量と、プール番号（＃）とを含む。１つの仮想ボリューム（この段落において「対象仮想ボリューム」）を例に取る。ボリューム番号は、対象仮想ボリュームの識別番号である。ボリューム容量は、対象仮想ボリュームの容量である。割当済み容量は、実ページが割り当てられている仮想ページ（対象仮想ボリューム内で仮想ページ）の合計容量である。プール番号は、対象仮想ボリュームに関連付けられたストレージプール（対象仮想ボリュームに割り当てられる実ページを含むストレージプール）の識別番号である。なお、本実施例において、仮想ボリュームは、複数の仮想ページ（仮想的な記憶領域）で構成されており容量仮想化技術（典型的にはThin Provisioning）に従う論理ボリュームであり、ストレージプールは、１以上の記憶デバイス６００に基づく複数の実ページで構成された記憶領域である。ライト先の仮想ページに実ページが割り当てられる。なお、論理ボリュームとしては、仮想ボリューム以外の種別の論理ボリューム、例えば、１以上の記憶デバイス６００に基づく論理ボリュームが採用されてもよい。

図８は、ストレージプール管理テーブル８２０を示す。

ストレージプール管理テーブル８２０は、ストレージプール毎のエントリを含む。各エントリは、プール番号（＃）と、ＲＡＩＤグループリストとを含む。１つのストレージプール（この段落において「対象ストレージプール」）を例に取る。プール番号は、対象ストレージプールの識別番号である。ＲＡＩＤグループリストは、対象ストレージプールの基になっているＲＡＩＤ（Redundant Array of Independent (or Inexpensive) Disks）グループの識別番号である。

図９は、ＲＡＩＤグループ管理テーブル８３０を示す。

ＲＡＩＤグループ管理テーブル８３０は、ＲＡＩＤグループ毎のエントリを含む。各エントリは、ＲＡＩＤグループ番号（＃）と、ＲＡＩＤレベルと、記憶デバイス番号（＃）と、デバイス種別と、容量と、デバイスＩ／Ｆ番号（＃）とを含む。１つのＲＡＩＤグループ（この段落において「対象ＲＡＩＤグループ」）を例に取る。ＲＡＩＤグループ番号は、対象ＲＡＩＤグループの識別番号である。ＲＡＩＤレベルは、対象ＲＡＩＤグループのＲＡＩＤレベルを示す。記憶デバイス番号は、対象ＲＡＩＤグループを構成する記憶デバイス（物理的な記憶デバイス）の識別番号である。デバイス種別は、対象ＲＡＩＤグループを構成する記憶デバイスのデバイス種別を示す。容量は、対象ＲＡＩＤグループの使用可能な容量を示す。容量は、例えば、対象ＲＡＩＤグループを構成する記憶デバイスの容量と、対象ＲＡＩＤグループのＲＡＩＤレベルにより決まる。デバイスＩ／Ｆ番号は、対象ＲＡＩＤグループを構成する記憶デバイスが接続されているデバイスＩ／Ｆの識別番号を示す。

図１０は、記憶デバイス管理テーブル８４０を示す。

記憶デバイス管理テーブル８４０は、記憶デバイス毎のエントリを含む。各エントリは、記憶デバイス番号（＃）と、物理容量と、デバイス種別と、デバイスＩ／Ｆとを含む。１つの記憶デバイス（この段落において「対象記憶デバイス」）を例に取る。記憶デバイス番号は、対象記憶デバイスの識別番号である。物理容量は、対象記憶デバイスの記憶容量を示す。デバイス種別は、対象記憶デバイスの種別を示す。記憶デバイスの種別としては、例えば、ＳＳＤ（Solid State Drive）、ＨＤＤ（Hard Disk Drive)等がある。デバイスＩ／Ｆ番号は、対象記憶デバイスが直接接続されているデバイスＩ／Ｆの識別番号である。記憶デバイスとデバイスＩ／Ｆ間の「直接接続」とは、記憶デバイスとデバイスＩ／Ｆ間に別のデバイスＩ／Ｆが介在しない物理的な接続である。それに対し、記憶デバイスとデバイスＩ／Ｆ間の「間接接続」とは、記憶デバイスとデバイスＩ／Ｆ間に別のデバイスＩ／Ｆが介在する物理的な接続である。

図１１は、デバイスＩ／Ｆ管理テーブル８４１を示す。

デバイスＩ／Ｆ管理テーブル８４１は、デバイスＩ／Ｆ毎のエントリを含む。各エントリは、デバイスＩ／Ｆ番号（＃）と、ＳＴプロセッサ番号（＃）と、コントローラ番号（＃）とを含む。１つのデバイスＩ／Ｆ（この段落において「対象デバイスＩ／Ｆ」）を例に取る。デバイスＩ／Ｆ番号は、対象デバイスＩ／Ｆの識別番号である。ＳＴプロセッサ番号は、対象デバイスＩ／Ｆが直接接続されているＳＴプロセッサの識別番号である。デバイスＩ／ＦとＳＴプロセッサ間の「直接接続」とは、デバイスＩ／ＦとＳＴプロセッサ間に別のＳＴプロセッサが介在しない物理的な接続である。それに対し、デバイスＩ／ＦとＳＴプロセッサ間の「間接接続」とは、デバイスＩ／ＦとＳＴプロセッサ間に別のＳＴプロセッサが介在する物理的な接続である。コントローラ番号は、対象デバイスＩ／Ｆが配置されているコントローラの識別番号である。

図１２は、ＳＴプロセッサ管理テーブル８４２を示す。

ＳＴプロセッサ管理テーブル８４２は、ＳＴプロセッサ毎のエントリを含む。各エントリは、ＳＴプロセッサ番号（＃）と、ストレージ（ＳＴ）コア番号（＃）と、ＳＴメモリアドレスと、コントローラ番号（＃）とを含む。１つのＳＴプロセッサ（この段落において「対象ＳＴプロセッサ」）を例に取る。ＳＴプロセッサ番号は、対象ＳＴプロセッサの識別番号である。ＳＴコア番号は、対象ＳＴプロセッサが持つＳＴコアの識別番号である。ＳＴメモリアドレスは、対象ＳＴプロセッサから直接接続されているＳＴメモリのアドレスを示す。ＳＴプロセッサとＳＴメモリ間の「直接接続」とは、ＳＴプロセッサとＳＴメモリ間に別のＳＴプロセッサが介在しない物理的な接続である。それに対し、ＳＴプロセッサとＳＴメモリ間の「間接接続」とは、ＳＴプロセッサとＳＴメモリ間に別のＳＴプロセッサが介在する物理的な接続である。コントローラ番号は、対象ＳＴプロセッサが配置されているコントローラ番号の識別番号である。

図１３は、ＳＴコア管理テーブル８４３を示す。

ＳＴコア管理テーブル８４３は、ＳＴコア毎のエントリを含む。各エントリは、ＳＴコア番号（＃）と、担当仮想ボリューム番号（＃）と、コントローラ番号（＃）とを含む。１つのＳＴコア（この段落において「対象ＳＴコア」）を例に取る。ＳＴコア番号は、対象ＳＴコアの識別番号である。担当仮想ボリューム番号は、対象ＳＴコアによるＩ／Ｏ先の仮想ボリューム（つまり対象ＳＴコアが担当する仮想ボリューム）の識別番号である。コントローラ番号は、対象ＳＴコアが配置されているコントローラ番号の識別番号である。

図１４は、ＳＴメモリ管理テーブル８４４を示す。

ＳＴメモリ管理テーブル８４４は、ＣＬＰＡＲ（Cache Logical Partition）毎のエントリを含む。ＣＬＰＡＲは、キャッシュメモリ領域を論理的に分割することにより得られた、キャッシュメモリ領域の論理区画である。各エントリは、ＳＴプロセッサ番号（＃）と、ＳＴメモリアドレスと、ＣＬＰＡＲ番号（＃）と、仮想ボリューム番号（＃）と、コントローラ番号（＃）とを含む。１つのＣＬＰＡＲ（この段落において「対象ＣＬＰＡＲ」）を例に取る。ＳＴプロセッサ番号は対象ＣＬＰＡＲのメモリに直接アクセスできるＳＴプロセッサ（言い換えれば、対象ＣＬＰＡＲの基になっているＳＴメモリに直接接続されているＳＴプロセッサ）の識別番号である。ＳＴメモリアドレスは、対象ＣＬＰＡＲのアドレス（ＳＴメモリにおけるアドレス）を示す。ＣＬＰＡＲ番号は、対象ＣＬＰＡＲの識別番号である。仮想ボリューム番号は、対象ＣＬＰＡＲがＩ／Ｏの際に使用される仮想ボリュームの識別番号である。つまり、仮想ボリュームにＩ／Ｏされるデータは、その仮想ボリュームに対応したＣＬＰＡＲに一時的に格納されることになる。コントローラ番号は、対象ＣＬＰＡＲの基になっているＳＴメモリが配置されているコントローラの識別番号である。

以上の図７〜図１４に示したテーブル８１０、８２０、８３０、８４０、８４１、８４２、８４３および８４４は、ＳＴメモリ４１０に格納されるテーブルである（図５参照）。これらのテーブルを含むＳＴ管理情報は、ストレージシステム３００においてどの要素とどの要素が直接接続されているか、および、どの仮想ボリュームに対するＩ／ＯにどのＣＬＰＡＲおよびどのＳＴコアが使用されるのかを示している。

図１５は、ＳＶプロセッサ管理テーブル９０１を示す。

ＳＶプロセッサ管理テーブル９０１は、ＳＶプロセッサ毎のエントリを含む。各エントリは、ＳＶプロセッサ番号（＃）と、ＳＶコア番号（＃）と、ＳＶＩＦ番号（＃）とを含む。１つのＳＶプロセッサ（この段落において「対象ＳＶプロセッサ」）を例に取る。ＳＶプロセッサ番号は、対象ＳＶプロセッサの識別番号である。ＳＶコア番号は、対象ＳＶプロセッサが持つＳＶコアの識別番号である。ＳＶメモリアドレスは、対象ＳＶプロセッサから直接接続されているＳＶメモリのアドレスを示す。ＳＶＩＦ番号は、対象ＳＶプロセッサから直接接続されているＳＶＩＦの識別番号である。

図１６は、ＬＰＡＲ管理テーブル９０２を示す。

ＬＰＡＲ管理テーブル９０２は、ＬＰＡＲ毎のエントリを含む。ここで言う「ＬＰＡＲ」は、サーバ１００において閉じた論理区画（サーバＬＰＡＲ）であり、サーバストレージＬＰＡＲのようなサーバからストレージシステム３００へのEnd-to-endのＬＰＡＲとは異なる。各エントリは、ＬＰＡＲ番号（＃）と、ＳＶコア番号（＃）と、ＳＶメモリアドレス（＃）と、ＳＶメモリ容量と、ＳＶＩＦ番号（＃）とを含む。１つのＬＰＡＲ（この段落において「対象ＬＰＡＲ」）を例に取る。ＬＰＡＲ番号は、対象ＬＰＡＲの識別番号である。ＳＶコア番号は、対象ＬＰＡＲが占有して使用するＳＶコアの識別番号である。ＳＶメモリアドレスは、対象ＬＰＡＲが占有して使用するＳＶメモリのアドレスを示す。ＳＶメモリ容量は、対象ＬＰＡＲのメモリ容量を示す。ＳＶＩＦ番号は、対象ＬＰＡＲが占有して使用するＳＶＩＦの識別番号である。このテーブル９０２又は別のテーブルにおいて、ＳＶコアとＳＶプロセッサの対応関係も登録されてよい。

以上の図１５および図１６に示したテーブル９０１および９０２は、ＳＶメモリ１１０に格納されるテーブルである（図６参照）。これらのテーブルを含むＳＶ管理情報は、サーバ１００においてどの要素とどの要素が直接接続されているかを示している。

図１７は、ＳＶＩＦ管理テーブル１００１を示す。

ＳＶＩＦ管理テーブル１００１は、ＳＶＩＦ毎のエントリを含む。各エントリは、ＳＶＩＦ番号（＃）と、ＳＶプロセッサ番号（＃）と、ＳＴプロセッサ番号（＃）とを含む。１つのＳＶＩＦ（この段落において「対象ＳＶＩＦ」）を例に取る。ＳＶＩＦ番号は、対象ＳＶＩＦの識別番号である。ＳＶプロセッサ番号は、対象ＳＶＩＦと直接接続しているＳＶプロセッサの識別番号である。ＳＴプロセッサ番号は、対象ＳＶＩＦと直接接続しているＳＴプロセッサの識別番号である。

図１８は、ＲＡＩＤグループ割当てテーブル１００２を示す。

ＲＡＩＤグループ割当てテーブル１００２は、ＲＡＩＤグループ毎のエントリを含む。各エントリは、ＲＡＩＤグループ番号（＃）と、割当て状態と、サーバストレージＬＰＡＲ番号（＃）とを含む。１つのＲＡＩＤグループ（この段落において「対象ＲＡＩＤグループ」）を例に取る。ＲＡＩＤグループ番号は、対象ＲＡＩＤグループの識別番号である。割当て状態は、対象ＲＡＩＤグループの割当て状態を示す。割当て状態「占有」は、対象ＲＡＩＤグループが占有割当てされていることを示し、割当て状態「共有」は、対象ＲＡＩＤグループが占有割当てされていないことを示す。サーバストレージＬＰＡＲ番号は、割当て状態が「占有」の場合に設定される値であって、対象ＲＡＩＤグループを占有しているサーバストレージＬＰＡＲの識別番号である。

図１９は、デバイスＩ／Ｆ割当てテーブル１００３を示す。

デバイスＩ／Ｆ割当てテーブル１００３は、デバイスＩ／Ｆ毎のエントリを含む。各エントリは、デバイスＩ／Ｆ番号（＃）と、割当て状態と、サーバストレージＬＰＡＲ番号（＃）とを含む。１つのデバイスＩ／Ｆ（この段落において「対象デバイスＩ／Ｆ」）を例に取る。デバイスＩ／Ｆ番号は、対象デバイスＩ／Ｆの識別番号である。割当て状態は、対象デバイスＩ／Ｆの割当て状態を示す。割当て状態「占有」は、対象デバイスＩ／Ｆが占有割当てされていることを示し、割当て状態「共有」は、対象デバイスＩ／Ｆが占有割当てされていないことを示す。サーバストレージＬＰＡＲ番号は、割当て状態が「占有」の場合に設定される値であって、対象デバイスＩ／Ｆを占有しているサーバストレージＬＰＡＲの識別番号である。

図２０は、ＳＴコア割当てテーブル１００４を示す。

ＳＴコア割当てテーブル１００４は、ＳＴコア毎のエントリを含む。各エントリは、ＳＴプロセッサ番号（＃）と、ＳＴコア番号（＃）と、割当て状態と、サーバストレージＬＰＡＲ番号（＃）とを含む。１つのＳＴコア（この段落において「対象ＳＴコア」）を例に取る。ＳＴプロセッサ番号は、対象ＳＴコアが配置されているＳＴプロセッサの識別番号である。ＳＴコア番号は、対象ＳＴコアの識別番号である。割当て状態は、対象ＳＴコアの割当て状態を示す。割当て状態「占有」は、対象ＳＴコアが占有割当てされていることを示し、割当て状態「共有」は、対象ＳＴコアが占有割当てされていないことを示す。サーバストレージＬＰＡＲ番号は、割当て状態が「占有」の場合に設定される値であって、対象ＳＴコアを占有しているサーバストレージＬＰＡＲの識別番号である。

図２１は、ＳＴメモリ割当てテーブル１００５を示す。

ＳＴメモリ割当てテーブル１００５は、ＣＬＰＡＲ毎のエントリを含む。各エントリは、ＣＬＰＡＲ番号（＃）と、割当て状態と、サーバストレージＬＰＡＲ番号（＃）とを含む。１つのＣＬＰＡＲ（この段落において「対象ＣＬＰＡＲ」）を例に取る。ＣＬＰＡＲ番号は、対象ＣＬＰＡＲの識別番号である。割当て状態は、対象ＣＬＰＡＲの割当て状態を示す。割当て状態「占有」は、対象ＣＬＰＡＲが占有割当てされていることを示し、割当て状態「共有」は、対象ＣＬＰＡＲが占有割当てされていないことを示す。サーバストレージＬＰＡＲ番号は、割当て状態が「占有」の場合に設定される値であって、対象ＣＬＰＡＲを占有しているサーバストレージＬＰＡＲの識別番号である。

図２２は、ＳＶＩＦ割当てテーブル１００６を示す。

ＳＶＩＦ割当てテーブル１００６は、ＳＶＩＦ毎のエントリを含む。各エントリは、ＳＶＩＦ番号（＃）と、割当て状態と、サーバストレージＬＰＡＲ番号（＃）とを含む。１つのＳＶＩＦ（この段落において「対象ＳＶＩＦ」）を例に取る。ＳＶＩＦ番号は、対象ＳＶＩＦの識別番号である。割当て状態は、対象ＳＶＩＦの割当て状態を示す。割当て状態「占有」の場合は、対象ＳＶＩＦが占有割当てされていることを示し、割当て状態「共有」は、対象ＳＶＩＦが占有割当てされていないことを示す。サーバストレージＬＰＡＲ番号は、割当て状態が「占有」の場合に設定される値であって、対象ＳＶＩＦを占有しているサーバストレージＬＰＡＲの識別番号である。

図２３は、ＬＰＡＲ割当てテーブル１００７を示す。

ＬＰＡＲ割当てテーブル１００７は、ＬＰＡＲ（サーバ１００において閉じた論理区画）毎のエントリを含む。各エントリは、ＬＰＡＲ番号（＃）と、割当て状態と、サーバストレージＬＰＡＲ番号（＃）とを含む。１つのＬＰＡＲ（この段落において「対象ＬＰＡＲ」）を例に取る。ＬＰＡＲ番号は、対象ＬＰＡＲの識別番号である。割当て状態は、対象ＬＰＡＲの割当て状態を示す。割当て状態「占有」の場合は、対象ＬＰＡＲが占有割当てされていることを示し、割当て状態「共有」は、対象ＬＰＡＲが占有割当てされていないことを示す。サーバストレージＬＰＡＲ番号は、割当て状態が「占有」の場合に設定される値であって、対象ＬＰＡＲを占有しているサーバストレージＬＰＡＲの識別番号である。

以上の図１７〜図２３に示したテーブル１００１、１００２、１００３、１００４、１００５、１００６および１００７は、ＭＧメモリ１６０に格納されるテーブルである（図４参照）。これらのテーブルは、ストレージシステム３００においてどの要素とどの要素が直接接続されているか、サーバ１００においてどの要素とどの要素が直接接続されているか、どのＳＶＩＦにどのＳＶプロセッサとどのＳＴプロセッサが直接接続されているか、どの要素が１つのサーバストレージＬＰＡＲに占有されているか、および、どの要素がいずれのサーバストレージＬＰＡＲからも使用可能であるのかを示す。ＳＳ管理情報は、これらのテーブルの他に、ＳＶメモリに記憶されているＳＶ管理情報（複数のテーブル）が含む情報、ＳＴメモリに記憶されているＳＴ管理情報（複数のテーブル）が含む情報を含んでもよい。ＳＳ管理情報に基づいて、互いに直接接続されているＳＶプロセッサとＳＴプロセッサ（ＳＴメモリ）とを特定することができる。ＳＳ管理情報の少なくとも一部の情報は、ＭＧプロセッサ１７０（管理プログラム１０２１）が、サーバ１００およびストレージシステム３００のうちの少なくとも一方から収集した情報またはその情報を基に生成した情報でよい。また、ＳＳ管理情報の少なくとも一部の情報は、管理クライアント１５６から入力された情報でもよい。以下の説明では、ＭＧメモリ１６０には、図１７〜図２３に示したテーブルの他に、図７〜図１６に示したテーブルも、例えば情報収集の結果として記憶されているものとする。

図２４は、サーバストレージＬＰＡＲ作成画面１８０を示す。

サーバストレージＬＰＡＲ作成画面１８０は、ＧＵＩ（Graphical User Interface）のようなユーザインターフェイスの一例である。画面１８０は、例えば、管理プログラム１０２１により管理クライアント１５６に表示される。具体的には、例えば、画面１８０６の表示用情報が管理プログラム１０２１により管理クライアント１５６に送信され、管理クライアント１５６によりその表示用情報を基に画面１８０が表示される。

画面１８０は、サーバについての入力項目として、ＳＶプロセッサ数、ＳＶコア数、ＳＶメモリ容量およびＳＶＩＦ数を有する。また、画面１８０は、ストレージシステムについての入力項目として、作成するボリュームの容量および個数、デバイスの合計容量、種別およびＲＡＩＤレベル、デバイスＩ／Ｆ数、ＳＴプロセッサ数、ＳＴコア数、ＳＴメモリ容量、および、冗長構成の有無を有する。画面１８０は、これらの入力項目のうちの少なくとも１つの各々について、占有割当てとするか否かの選択を、例えばチェックマークの有無により、受け付ける。また、この画面１８０は、「作成」ボタンを有する。「作成」ボタンは、作成の指示を受け付けるためのボタンである。

画面１８０における複数の入力項目の各々について、どのような単位で指定するか、指定された単位で幾つの要素を作成対象のサーバストレージＬＰＡＲに割り当てるか（例えば数の入力）、および、割り当てられる要素は占有割当てとするか否か（例えばチェックマークの有無により指定）うちの少なくとも１つを利用者が入力可能となっている。また、画面１８０には、作成対象のサーバストレージＬＰＡＲの構成を冗長構成とするか否かについても利用者が入力可能となっている。入力項目については後述する。

なお、サーバストレージＬＰＡＲは、サーバ１００からストレージシステム３００までEnd-to-endでＳＳシステム５０を論理的に分割することにより得られる区画であり、典型的には、サーバ１００の一部とストレージシステム３００の一部とを含んだ論理区画である。従って、本実施例では、サーバストレージＬＰＡＲ作成画面１８０において、少なくとも、「ＳＶプロセッサ」、「ＳＶＩＦ数」及び「ＳＴプロセッサ」の入力項目については、占有割当てとすることを意味するチェックマークが必須である。例えば、デフォルトでチェックマークが設定されていて、管理プログラム１０２１は、そのチェックマークについては利用者操作不可の状態で管理してよい。このため、利用者は、少なくとも「ＳＶプロセッサ」、「ＳＶＩＦ数」及び「ＳＴプロセッサ」の入力項目については、チェックマークを外すことができない。言い換えれば、少なくとも、ＳＶプロセッサ（又はコア）、ＳＶＩＦ及びＳＴプロセッサ（又はコア）が、図２６に示す処理において、占有割当てとされる。

図２５は、サーバストレージリソース検索の流れを示す。

利用者（例えば管理者）がサーバストレージＬＰＡＲ作成画面１８０を用いて作成指示をしたときに（「作成」ボタンを押したときに）ステップ１１０１が実行される。なお、検索対象の順序は、図２５に示す順序に限られないでよい。

ステップ１１０１において、管理プログラム１０２１は、ＲＡＩＤグループ割当てテーブル１００２において割当て状態が「共有」であり、サーバストレージＬＰＡＲ作成画面１８０において入力された容量、デバイス種別、ＲＡＩＤレベルを満たすＲＡＩＤグループを、ＲＡＩＤグループ管理テーブル８３０から全て検索する。１つのＲＡＩＤグループで容量条件を満たさない場合は、条件を満たす複数のＲＡＩＤグループを合計し、容量条件を満たすＲＡＩＤグループを検索する。

条件を満たすＲＡＩＤグループが見つかった場合（ステップ１１０２：Ｙｅｓ）、ステップ１１０３に進む。条件を満たすＲＡＩＤグループが見つからなかった場合（ステップ１１０２：Ｎｏ）、管理プログラム１０２１がリソース不足（例えばメッセージ）を表示し、終了する。

ステップ１１０３において、管理プログラム１０２１は、ステップ１１０１において見つかったＲＡＩＤグループの各々について、ＲＡＩＤグループ管理テーブル８３０を用いて、ＲＡＩＤグループに接続されているデバイスＩ／Ｆを特定し、特定されたデバイスＩ／Ｆのうち、デバイスＩ／Ｆ割当てテーブル１００３において割当て状態が「共有」であるデバイスＩ／Ｆを特定する。サーバストレージＬＰＡＲ作成画面１８０において、冗長構成を指示されている場合（冗長構成を有するサーバストレージＬＰＡＲとすることが指定されている場合）は、管理プログラム１０２１は、異なる複数のＳＴコントローラにそれぞれ接続されている異なる複数のデバイスＩ／Ｆを特定する。

全ＲＡＩＤグループについて条件を満たすデバイスＩ／Ｆが見つかった場合（ステップ１１０４：Ｙｅｓ）、ステップ１１０５に進む。条件を満たすデバイスＩ／Ｆが見つからなかった場合（ステップ１１０４：Ｎｏ）、管理プログラム１０２１がリソース不足を表示し、終了する。

ステップ１１０５において、管理プログラム１０２１は、ステップ１１０３において特定したデバイスＩ／Ｆの各々について、デバイスＩ／Ｆ管理テーブル８４１を用いて、デバイスＩ／Ｆに接続されているＳＴプロセッサを特定する。サーバストレージＬＰＡＲ作成画面１８０においてソケット単位（ＳＴプロセッサ単位）での占有割当てが指定されている場合は、管理プログラム１０２１は、ＳＴコア割当てテーブル１００４においてデバイスＩ／Ｆに接続されたＳＴプロセッサ内のＳＴコアの割当て状態が全て「共有」であるＳＴプロセッサを特定する。サーバストレージＬＰＡＲ作成画面１８０においてコア単位での占有割当てが指定されている場合は、管理プログラム１０２１は、ＳＴコア割当てテーブル１００４においてデバイスＩ／Ｆに接続されたＳＴプロセッサ内のＳＴコアの割当て状態が「共有」であるＳＴコアの数が、サーバストレージＬＰＡＲ作成画面１８０において指定されたＳＴコア数以上のＳＴプロセッサを特定する。サーバストレージＬＰＡＲ作成画面１８０において、冗長構成を指示されている場合は、管理プログラム１０２１は、異なる複数のＳＴコントローラにそれぞれ配置されている異なる複数のＳＴプロセッサを特定する。

条件を満たすＳＴプロセッサが見つかった場合（ステップ１１０６：Ｙｅｓ）、ステップ１１０７に進む。条件を満たすＳＴプロセッサが見つからなかった場合（ステップ１１０６：Ｎｏ）、管理プログラム１０２１は、リソース不足を表示し、終了する。

ステップ１１０７において、管理プログラム１０２１は、ＳＴメモリ管理テーブル８４４を用いて、ステップ１１０５において特定したＳＴプロセッサが直接アクセスできるメモリ上のＣＬＰＡＲであり、ＳＴメモリ割当てテーブル１００５において割当て状態が「共有」であるＣＬＰＡＲであり、且つ、サーバストレージＬＰＡＲ作成画面１８０において指定されたＳＴメモリ容量以上であるＣＬＰＡＲを特定する。ＣＬＰＡＲの容量が足りない場合は、管理プログラム１０２１は、複数のＣＬＰＡＲを組み合わせ、ＣＬＰＡＲの容量を合計してもよい。ＣＬＰＡＲの容量の合計が画面１８０８において指定されたＳＴメモリ容量以上であれば、条件が満たされる。

条件を満たすＣＬＰＡＲが見つかった場合（ステップ１１０８：Ｙｅｓ）、ステップ１１０９に進む。条件を満たすＣＬＰＡＲが見つからなかった場合（ステップ１１０８：Ｎｏ）、管理プログラム１０２１は、リソース不足を表示し、終了する。

ステップ１１０９において、管理プログラム１０２１は、ＳＶＩＦ管理テーブル１００１を用いて、ステップ１１０５において特定したＳＴプロセッサに直接接続されたＳＶＩＦを特定し、サーバストレージＬＰＡＲ作成画面１８０において指定された数以上のＳＶＩＦが直接接続されたＳＴプロセッサであり、ＳＶＩＦ割当てテーブル１００６において割当て状態が「共有」であるＳＶＩＦを特定する。なお、インターフェイス拡張装置７００が多段接続されている場合、管理プログラム１０２１は、ＳＴプロセッサ４２０からＳＶＩＦ２００までのパスにおいてインターフェイス拡張装置７００が最も少ないＳＶＩＦ２００を選択してもよい。通信において経由するインターフェイス拡張装置７００の数が多い程Ｉ／Ｏ性能が低いと考えられるので、この選択により、Ｉ／Ｏ性能の低下を軽減することが期待できる。ＳＴプロセッサ４２０とＳＶＩＦ２００間のインターフェイス拡張装置７００の段数は、ＳＳ管理情報に登録されていて、そのＳＳ管理情報から特定可能でよい。

条件を満たすＳＶＩＦが見つかった場合（ステップ１１１０：Ｙｅｓ）、ステップ１１１１に進む。条件を満たすＳＶＩＦが見つからなかった場合（ステップ１１１０：Ｎｏ）、管理プログラム１０２１は、リソース不足を表示し、終了する。

ステップ１１１１において、管理プログラム１０２１は、ＳＶＩＦ管理テーブル１００１を用いて、ステップ１１０９において特定したＳＶＩＦが直接接続するＳＶプロセッサを検索する。サーバストレージＬＰＡＲ作成画面１８０においてソケット単位での占有割当てが指定されている場合は、管理プログラム１０２１は、ＳＶプロセッサ管理テーブル９０１とＬＰＡＲ管理テーブル９０２を用いて、ＳＶプロセッサ内のＳＶコアがどのＬＰＡＲにも使用されていないＳＶプロセッサを選択する。サーバストレージＬＰＡＲ作成画面１８０においてコア単位での占有割当てが指定されている場合は、管理プログラム１０２１は、ＳＶプロセッサ内のＳＶコアのうち、ＬＰＡＲに割り当てられていないＳＶコアの数が、サーバストレージＬＰＡＲ作成画面１８０において指定されたＳＶコア数以上のＳＶプロセッサを選択する。

条件を満たすＳＶプロセッサが見つかった場合（ステップ１１１２：Ｙｅｓ）、サーバストレージＬＰＡＲ作成処理に進む。条件を満たすＳＶプロセッサが見つからなかった場合（ステップ１１１２：Ｎｏ）、管理プログラム１０２１は、リソース不足を表示し、終了する。

図２６は、サーバストレージＬＰＡＲ作成の流れを示す。

ステップ１２０１において、サーバストレージＬＰＡＲ作成画面１８０の「デバイス」の「占有割当て」がチェックされている場合は、図２５に示す処理において特定したＲＡＩＤグループを占有割当てにするために、管理プログラム１０２１は、ＲＡＩＤグループ割当てテーブル１００２を更新する。この結果、ＲＡＩＤグループ割当てテーブル１００２において、図２５に示す処理において特定したＲＡＩＤグループの割当て状態が、「占有」とされる。サーバストレージＬＰＡＲ作成画面１８０の「デバイス」の「占有割当て」がチェックされていない場合は、図２５に示す処理において特定したＲＡＩＤグループの割当て状態は、「共有」のままとなる。

ステップ１２０２において、管理プログラム１０２１は、ストレージ制御プログラム８７０に、図２５に示す処理において特定したＲＡＩＤグループに基づくストレージプールとそのストレージプールに関連付けられる仮想ボリュームとを作成することの指示を送信する。ストレージ制御プログラム８７０は、その指示に従い、ストレージプールとそのストレージプールに関連付けられる仮想ボリュームをと作成し、ストレージプール管理テーブル８２０と仮想ボリューム管理テーブル８１０を更新する。この結果、ストレージプール管理テーブル８２０に、作成されたストレージプールに対応したエントリが追加され、仮想ボリューム管理テーブル８１０に、作成された仮想ボリュームに対応したエントリが追加される。

ステップ１２０３において、サーバストレージＬＰＡＲ作成画面１８０の「ＳＴメモリ容量」の「占有割当て」がチェックされている場合は、図２５に示す処理において特定したＣＬＰＡＲを占有割当てにするために、管理プログラム１０２１は、ＳＴメモリ割当てテーブル１００５を更新する。この結果、特定したＣＬＰＡＲの割当て状態が「占有」とされる。サーバストレージＬＰＡＲ作成画面１８０の「ＳＴメモリ容量」の「占有割当て」がチェックされていない場合は、特定したＣＬＰＡＲの割当て状態は「共有」のままとなる。なお、特定したＣＬＰＡＲの容量が、サーバストレージＬＰＡＲ作成画面１８０において指定されたＳＴメモリ容量よりも大きい場合は、ＣＬＰＡＲを分割してもよい。この場合は、管理プログラム１０２１が、ストレージ制御プログラム８７０に、ＣＬＰＡＲ分割の指示を送信し、ストレージ制御プログラム８７０が、その指示に従い、ＣＬＰＡＲを分割し、ＳＴメモリ管理テーブル８４４を更新してよい。この分割により、指定されたＳＴメモリ容量のＣＬＰＡＲと、それ以外のＣＬＰＡＲとが得られてよい。

ステップ１２０４において、管理プログラム１０２１は、ストレージ制御プログラム８７０に、ステップ１２０２において作成した仮想ボリュームが占有割当てしたＣＬＰＡＲを使用するよう設定変更の指示を送信する。サーバストレージＬＰＡＲ作成画面１８０の「ＳＴメモリ容量」の「占有割当て」がチェックされている場合において、ステップ１２０２において作成した仮想ボリュームでない仮想ボリュームが、占有割当てしたＣＬＰＡＲを使用する設定になっている場合、設定変更の指示は、その仮想ボリュームを他のＣＬＰＡＲを使用するようにすることの設定変更を含む。このとき、移動先ＣＬＰＡＲ（管理プログラム１０２１により選択されストレージ制御プログラム８７０に移動先として指定されるＣＬＰＡＲ）は、割当て状態が「共有」であるＣＬＰＡＲである。ストレージ制御プログラム８７０は、その指示に従い、ＳＴメモリ管理テーブル８４４の仮想ボリューム番号を更新する。

ステップ１２０５において、サーバストレージＬＰＡＲ作成画面１８０の「ＳＴプロセッサ」の「ソケット」の「占有割当て」がチェックされている場合、または、「ＳＴプロセッサ」の「コア」の「占有割当て」がチェックされている場合は、図２５に示す処理において特定したＳＴプロセッサまたはＳＴコアを占有割当てにするために、管理プログラム１０２１は、ＳＴコア割当てテーブル１００４を更新する。この結果、特定したＳＴプロセッサまたはＳＴコアの割当て状態が「占有」とされる。管理プログラム１０２１は、ストレージ制御プログラム８７０に、ステップ１２０２において作成した仮想ボリュームを、図２５に示す処理において特定したＳＴプロセッサまたはＳＴコアが処理するように設定変更の指示を送信する。ストレージ制御プログラム８７０は、その指示に従い、ＳＴコア管理テーブル８４３の担当仮想ボリューム番号を更新する。図２５に示す処理において特定したＳＴプロセッサまたはＳＴコアが、ステップ１２０２において作成した仮想ボリュームでない仮想ボリュームの処理を担当している場合は、管理プログラム１０２１が、ストレージ制御プログラム８７０に、その仮想ボリュームを他のＳＴコアに移す指示（ステップ１２０２において作成した仮想ボリュームでない仮想ボリュームの担当ＳＴコアを他のＳＴコアに変更することの指示）を送信する。このとき、移動先として選択されるＳＴコアは、割当て状態が「共有」であるＳＴコアである。ストレージ制御プログラム８７０は、ＳＴコア管理テーブル８４３を更新する。サーバストレージＬＰＡＲ作成画面１８０の「ＳＴプロセッサ」の「ソケット」の「占有割当て」がチェックされてなく、かつ、「ＳＴプロセッサ」の「コア」の「占有割当て」がチェックされてない場合は、特定したＳＴプロセッサまたはＳＴコアの割当て状態は「共有」のままとなる。なお、上述したように、「ＳＴプロセッサ」の「ソケット」及び「コア」のいずれかの「占有割当て」のチェックが必須の場合、少なくともＳＴプロセッサ又はそのコアが、サーバストレージＬＰＡＲの必須構成要素となる。

ステップ１２０６において、サーバストレージＬＰＡＲ作成画面１８０において、「デバイスＩ／Ｆ数」の「占有割当て」がチェックされている場合は、図２５に示す処理において特定したデバイスＩ／Ｆを占有割当てにするために、管理プログラム１０２１は、デバイスＩ／Ｆ割当てテーブル１００３を更新する。この結果、特定したデバイスＩ／Ｆの割当て状態が「占有」とされる。管理プログラム１０２１は、ストレージ制御プログラム８７０に、図２５に示す処理において特定したデバイスＩ／Ｆと直接接続されたＳＴプロセッサ上のＳＴコアに処理を担当している仮想ボリュームを他のＳＴプロセッサ上のＳＴコアに移動する指示（図２５に示す処理において特定したデバイスＩ／Ｆと直接接続されたＳＴプロセッサ上のＳＴコアが担当となっている仮想ボリュームの担当（オーナ権）を他のＳＴプロセッサ上のＳＴコアに移動する指示）を送信する。このとき、移動先として選択されるＳＴコア（管理プログラム１０２１により選択されストレージ制御プログラム８７０に指定されるＳＴコア）は、割当て状態が「共有」であるＳＴコアである。ストレージ制御プログラム８７０は、その指示に従い、ＳＴコア管理テーブルの担当仮想ボリューム番号を更新する。この結果、図２５に示す処理において特定したデバイスＩ／Ｆと直接接続されたＳＴプロセッサ上のＳＴコアが担当となっている仮想ボリュームの担当（オーナ権）が、指定された他のＳＴプロセッサ上のＳＴコアに移動する。なお、ステップ１２０６において、サーバストレージＬＰＡＲ作成画面１８０の「デバイスＩ／Ｆ数」の「占有割当て」がチェックされていない場合は、図２５に示す処理において特定したデバイスＩ／Ｆの割当て状態は、「共有」のままとなる。

ステップ１２０７において、管理プログラム１０２１は、ＬＰＡＲプログラム９２１に、図２５に示す処理において特定したＳＶプロセッサ、ＳＶメモリ及びＳＶＩＦを含んだＬＰＡＲ（サーバＬＰＡＲ）を作成する指示を送信する。ＬＰＡＲプログラム９２１は、その指示に従い、ＬＰＡＲ管理テーブル９０２を更新する。この結果、ＬＰＡＲ管理テーブル９０２に、新たなＬＰＡＲのエントリが追加される。なお、ＳＶＩＦ割当てテーブル１００６及びＬＰＡＲ管理テーブル１００７のうちの少なくとも一部において、図２５に示す処理において特定したＳＶプロセッサ（コア）、ＳＶメモリ及びＳＶＩＦの各々について、割当て状態（「占有」又は「共有」）が記録されてよい。

また、ＳＴプロセッサ割当てとＣＬＰＡＲ割当ての代わりに、ストレージシステム上にＬＰＡＲ（ストレージＬＰＡＲ）が作成され、ＳＴプロセッサとＳＴメモリが論理分割され、論理分割されたＳＴプロセッサとＳＴメモリ（ストレージＬＰＡＲ）がサーバストレージＬＰＡＲに割り当てられてもよい。

以上が、実施例１の説明である。

実施例１によれば、管理プログラム１０２１が、ＳＳ管理情報を基に、ＳＶＩＦ２００に直接接続されているＳＶプロセッサ１２０及びＳＴプロセッサ４２０、そのＳＶプロセッサ１２０に直接接続されているＳＶメモリ１１０、及び、そのＳＴプロセッサ４２０に直接接続されているＳＴメモリ４１０を特定でき、それらの特定された要素をサーバストレージＬＰＡＲに含まれる要素として決定する。従って、サーバストレージＬＰＡＲには、間接接続の関係にある要素が含まれず、結果として、上述したようなフォワードは発生しない。具体的には、例えば、図２６のステップ１２０２で作成された仮想ボリュームは、ステップ１２０５において占有割当てされたＳＴプロセッサ（ＳＴコア）に割り当てられている。故に、そのサーバストレージＬＰＡＲが起動された場合、その仮想ボリュームが、ステップ１２０５において占有割当てされたＳＴプロセッサ（ＳＴコア）に直接接続されているＳＶプロセッサ（ステップ１２０７で作成されるＬＰＡＲ）に提供されることとなる。この結果、そのＳＶプロセッサ（ＳＶコア）から発行されるＩ／Ｏ要求で指定される論理ボリュームは、ステップ１２０２で作成された仮想ボリュームであり、そのＩ／Ｏ要求は、複数のＳＴプロセッサのうちの、そのＳＶプロセッサ（ＳＶコア）に直接接続されているＳＴプロセッサに最初に届くことになる。指定されている仮想ボリュームは、そのＳＴプロセッサ（ＳＴコア）にとって担当仮想ボリュームである。故に、Ｉ／Ｏ要求のフォワード（ＳＴプロセッサ間でのフォワード）は発生しない。これにより、Ｉ／Ｏ性能の向上が期待できる。

また、実施例１によれば、ＳＳシステム５０は、サーバ１００とストレージシステム３００をいわゆるＳＡＮ（Storage Area Network）等のネットワークスイッチのフォワード機能に頼らない広帯域なバスで接続した一体型システムである。ＳＶメモリとＳＶプロセッサ間、ＳＶＩＦを介したＳＶプロセッサとＳＴプロセッサ間、ＳＴプロセッサとＳＴメモリ間は、同一形式のバスで接続されている（同一プロトコルでの通信が可能である）。これにより、帯域拡張とレイテンシ向上を実現できる。

また、実施例１（例えば図２６）によれば、ＳＴプロセッサ（又はＳＴコア）の担当仮想ボリュームは、そのＳＴプロセッサ（又はＳＴコア）に直接接続されているＲＡＩＤグループ（記憶デバイス）にデータがＩ／Ｏされる仮想ボリュームである。このため、データのＩ／Ｏにおいてフォワード（ＳＴプロセッサ間のフォワード）の発生を回避できる。

また、実施例１（例えば図２６）によれば、割当て状態「共有」の特定されたＳＴプロセッサ（又はＳＴコア）が担当する仮想ボリュームの担当が割当て状態「共有」の別のＳＴプロセッサ（又はＳＴコア）に移動し、作成された仮想ボリュームの担当が、特定されたＳＴプロセッサ（又はＳＴコア）とされる。これにより、その仮想ボリュームに対するＩ／Ｏの処理が、占有割当てされ他の仮想ボリュームの担当が外されたＳＴプロセッサ（又はＳＴコア）により行われることになり、結果として、Ｉ／Ｏ性能の向上が期待できる。

以下、実施例２を説明する。その際、実施例１との相違点を主に説明し、実施例１との共通点については説明を省略或いは簡略する。

実施例２では、サーバストレージＬＰＡＲの作成に関し、管理プログラム１０２１が、既存ＬＰＡＲ（既存のサーバＬＰＡＲ）を利用したサーバストレージＬＰＡＲ作成（既存利用作成）とするか、既存ＬＰＡＲを利用しない新規サーバストレージＬＰＡＲ作成（新規作成）とするかの選択を利用者から受け付ける。新規作成が選択された場合、図２４に示した作成画面１８０が表示され、図２５に示した流れに従う検索が行われ、図２６に示した流れに従う作成が行われる。新規作成であれば、既存のサーバＬＰＡＲ又は既存のサーバストレージＬＰＡＲの構成を変えることなくサーバストレージＬＰＡＲの構築が可能である。一方、既存利用作成が選択された場合、図２７に示す作成画面１８１が表示され、図２８に示す流れに従う作成が行われる。既存利用作成であれば、利用者の入力負担（操作負担）少なくサーバストレージＬＰＡＲを作成できる。既存利用作成とするか新規作成とするかの選択は、利用者から受け付けることに代えて、管理プログラム１０２１が所定のポリシーに従い行ってもよい。例えば、管理プログラム１０２１は、ＳＳシステムのリソース量に対する共有リソース量の割合が所定割合を超えている場合に既存利用作成を選択し、共有リソース量の割合が所定割合以下の場合に新規作成を選択してもよい。共有リソースとは、割当て状態が「共有」のリソースである。リソースの量は、リソースの種別によって単位が異なっていてよい。

図２７は、既存利用作成に関するサーバストレージＬＰＡＲ作成画面１８１を示す。

サーバストレージＬＰＡＲ作成画面１８１は、入力項目として、サーバＬＰＡＲ選択、仮想ボリューム選択、ストレージリソース選択（デバイスＩ／Ｆ数、ＳＴプロセッサ数、ＳＴコア数、ＳＴメモリ容量、冗長構成）、「作成」ボタンを有する。

サーバＬＰＡＲ選択として、既存ＬＰＡＲの一覧が表示される。その一覧から、作成対象のサーバストレージＬＰＡＲに含めるＬＰＡＲの選択を管理プログラム１０２１が受け付ける。既存ＬＰＡＲの一覧は、例えば、管理プログラム１０２１が複数のサーバ１００から収集した情報（例えば、ＬＰＡＲ管理テーブル９０２が有する情報）を基に表示されてよい。

仮想ボリューム選択として、既存の仮想ボリュームの一覧が表示される。その一覧から、作成対象のサーバストレージＬＰＡＲに含める仮想ボリュームの選択を管理プログラム１０２１が受け付ける。既存の仮想ボリュームの一覧は、例えば、例えば、管理プログラム１０２１がストレージシステム３００から収集した情報（例えば、仮想ボリューム管理テーブル８１０が有する情報）を基に表示されてよい。

ストレージリソース選択の構成は、図２４に示した画面１８０における構成と同様である。

図２７は、既存利用作成に関するサーバストレージＬＰＡＲ作成の流れを示す。

利用者がサーバストレージＬＰＡＲ作成画面１８１を用いて作成指示をしたときにステップ１３０１が実行される。

ステップ１３０１において、管理プログラム１０２１は、画面１８１の既存ＬＰＡＲ一覧から選択されたＬＰＡＲ（図２７の説明において「指定ＬＰＡＲ」）においてＳＶプロセッサとＳＶメモリが互いに直接接続されているか否かを、ＬＰＡＲ管理テーブル９０２とＳＶプロセッサ管理テーブル９０１を用いて判断する。

ステップ１３０２において、管理プログラム１０２１は、指定ＬＰＡＲにおいてＳＶプロセッサとＳＶＩＦが互いに直接接続されているか否かを、ＬＰＡＲ管理テーブル９０２とＳＶＩＦ管理テーブル１００１を用いて判断する。

指定ＬＰＡＲにおいてＳＶプロセッサにＳＶメモリ及びＳＶＩＦの両方が直接接続されていると判断された場合（ステップ１３０３：Ｙｅｓ）、ステップ１３０９に進む。そうでない場合（ステップ１３０３：Ｎｏ）、ステップ１３０４に進む。

ＳＶプロセッサにＳＶメモリが直接接続されていない場合、ステップ１３０４において、管理プログラム１０２１は、ＳＶプロセッサ管理テーブル９０１と、ＬＰＡＲ管理テーブル９０２と、ＬＰＡＲ割当てテーブル１００７とが用いて、指定ＬＰＡＲ内のＳＶプロセッサに直接接続されているＳＶメモリを検索する。ＳＶメモリの検索では、管理プログラム１０２１は、ＳＶプロセッサと直接接続されているＳＶメモリから、現状のＬＰＡＲ（指定ＬＰＡＲ）内のＳＶメモリと同容量（又はより多い容量）であり、他の占有割当てのＬＰＡＲに割り当てられていないＳＶメモリを検索する。ＳＶプロセッサにＳＶＩＦが直接接続されていない場合、ステップ１３０４において、管理プログラム１０２１は、ＬＰＡＲ管理テーブル９０２と、ＳＶＩＦ管理テーブル１００１と、ＳＶＩＦ割当てテーブル１００６とを用いて、指定ＬＰＡＲ内のＳＶプロセッサに直接接続されており、占有割当てされていないＳＶＩＦを検索する。

検索対象が見つかった場合（ステップ１３０５：Ｙｅｓ）、ステップ１３０６に進む。検索対象が見つからなかった場合（ステップ１３０５：Ｎｏ）、管理プログラム１０２１は、リソース不足を表示し、終了する。

ステップ１３０６において、管理プログラム１０２１は、ＬＰＡＲプログラム９２１に、指定ＬＰＡＲの停止の指示を送信する。ＬＰＡＲプログラム９２１は、その指示に従い、指定ＬＰＡＲを停止する

ステップ１３０７において、管理プログラム１０２１は、ＬＰＡＲプログラム９２１に、指定ＬＰＡＲについて、ＳＶメモリが直接接続されていなかった場合は、ステップ１３０４において見つかったＳＶメモリを使用する構成変更の指示を送信する。ＬＰＡＲプログラム９２１は、指定ＬＰＡＲに、（例えば、指定ＬＰＡＲに割り当てられているＳＶメモリに代えて）上記見つかったＳＶメモリを割り当てる。ＳＶＩＦが直接接続されていなかった場合は、管理プログラム１０２１は、ステップ１３０４において見つかったＳＶＩＦを使用する構成変更の指示をＬＰＡＲプログラム９２１に送信し、管理プログラム１０２１は、ＳＶＩＦ割当てテーブル１００６を更新する。ＬＰＡＲプログラム９２１は、指定ＬＰＡＲに、（例えば、指定ＬＰＡＲに割り当てられているＳＶＩＦに代えて）上記見つかったＳＶＩＦを割り当てる。

ステップ１３０８において、管理プログラム１０２１は、ＬＰＡＲプログラム９２１に、指定ＬＰＡＲの起動の指示を送信する。ＬＰＡＲプログラム９２１は、その指示に従い、指定ＬＰＡＲを起動する。

ステップ１３０９において、管理プログラム１０２１は、ＳＶＩＦ管理テーブル１００１と、ＳＴプロセッサ管理テーブル８４２と、ＳＴコア割当てテーブル１００４とを用いて、指定ＬＰＡＲ内のＳＶＩＦから直接接続されているＳＴプロセッサ上のＳＴコアであり、占有割当てされていないＳＴコアを検索する。

画面１８１において指定された数のＳＴコアが見つかった場合（ステップ１３１０：Ｙｅｓ）、ステップ１３１１に進む。画面１８１において指定された数のＳＴコアが見つからなかった場合（ステップ１３１０：Ｎｏ）、リソース不足を表示し、終了する。

ステップ１３１１において、管理プログラム１０２１は、ストレージ制御プログラム８７０に、画面１８１において指定された仮想ボリュームを、ステップ１３０９において見つかったＳＴコアに対応した担当仮想ボリュームとする設定変更の指示を送信する。ストレージ制御プログラム８７０は、その指示に従い、ＳＴコア管理テーブル８４３の担当仮想ボリューム番号を更新する。この結果、ステップ１３０９において見つかったＳＴコアについて、担当仮想ボリューム番号として、画面１８１において指定された仮想ボリュームの番号が追加される。管理プログラム１０２１は、ＳＴコア割当てテーブル１００４を更新する。この結果、ステップ１３０９において見つかったＳＴコアの各々の割当て状態が、「共有」から「占有」となる。

以上、一実施例を説明したが、本発明は、この実施例に限定されるものでなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、ＳＶＩＦ２００のようなインターフェイスデバイス（例えばＡＳＩＣ）は、ＳＶプロセッサとＳＴプロセッサ間に介在していればよく、サーバ１００に搭載されていなくてもよい。

また、ＳＳ管理情報（例えばいずれかのテーブル）に、冗長化されたコントローラ４００におけるＳＴプロセッサ同士の接続関係が登録されていてよい。それにより、管理プログラム１０２１は、例えば図２６のステップ１２０３において、ＳＳ管理情報から、どのＳＴプロセッサとどのＳＴプロセッサが直接接続されているかを特定できる。ＳＶプロセッサ１２０からのライト要求に従うライト対象データが、異なる（又は同一の）ＳＴコントローラ４００における２つの異なるＳＴメモリ４１０に格納される。つまり、ライト対象データの二重化が行われる。このため、管理プログラム１０２１は、特定したＳＴプロセッサ部（ＳＴプロセッサ４２０又はＳＴコア４４０）に直接接続されているＳＴメモリ部（例えばＳＴメモリ４１０又はそのＳＴメモリ４１０上のＣＬＰＡＲ）である第１のＳＴメモリ部と、特定したＳＴプロセッサ部にバス接続（直接接続）されているＳＴプロセッサ部に直接接続されているＳＴメモリ部である第２のＳＴメモリ部とを、ＳＳ管理情報を基に特定し、特定された第１及び第２のＳＴメモリ部を、サーバストレージＬＰＡＲに占有割当てしてよい。第２のＳＴメモリ部を別の観点から言えば、特定したＳＴプロセッサ部が受けたライト要求に従うライト対象データが経由するノード（例えばＳＴプロセッサ４２０）の数が最も少ない（ライト対象データのホップ数が最も少ない）ルートにあるＳＴメモリ部であると言える。従って、ライト対象データの二重化の高速化が期待できる。

１００…サーバ、３００…ストレージシステム、１５０…管理サーバ

Claims (12)

1. 複数のインターフェイスデバイスと、
   前記複数のインターフェイスデバイスにバス接続された複数のサーバプロセッサと、前記複数のサーバプロセッサにバス接続された複数のサーバメモリとを有するサーバシステムと、
   複数の記憶デバイスと、前記複数の記憶デバイスに接続されたデバイスインターフェイス（デバイスＩ／Ｆ）と、前記複数のインターフェイスデバイスにバス接続され前記複数のデバイスＩ／Ｆに接続された複数のストレージプロセッサと、前記複数のストレージプロセッサにバス接続された複数のストレージメモリとを有し、前記複数のストレージプロセッサと前記複数のインターフェイスデバイス間が前記複数のサーバプロセッサと前記複数のインターフェイスデバイス間のバスの形式と同じ形式のバスで接続されているストレージシステムと
   を有し、
   ＳＶプロセッサ部を含み前記サーバシステムの論理区画であるサーバＬＰＡＲのインターフェイスデバイスに直接接続されているＳＴプロセッサ部から、そのＳＴプロセッサ部によりデータがＩ／Ｏされる論理ボリュームが、そのサーバＬＰＡＲに提供され、ＳＶプロセッサ部は、サーバプロセッサ又はサーバプロセッサのコアであり、ＳＴプロセッサ部は、ストレージプロセッサ又はストレージプロセッサのコアであり、
   インターフェイスデバイスに直接接続されているＳＶプロセッサ部及びＳＴプロセッサ部を表す情報を前記複数のインターフェイスデバイスの各々について含んだ管理情報を基に、前記複数のインターフェイスデバイスと前記サーバシステムと前記ストレージシステムとを含んだサーバストレージシステムの論理区画であるサーバストレージＬＰＡＲの要素として、前記サーバＬＰＡＲと、前記サーバＬＰＡＲのインターフェイスデバイスに直接接続されているＳＴプロセッサ部とを割り当てる管理システムを更に有する、
   計算機システム。
2. 前記管理システムは、前記管理情報を基に、記憶デバイスと、その記憶デバイスに接続されているデバイスＩ／Ｆと、そのデバイスＩ／Ｆに別のＳＴプロセッサ部を介することなく接続されているＳＴプロセッサ部とを特定し、前記特定した記憶デバイス、デバイスＩ／Ｆ及びＳＴプロセッサ部を前記サーバストレージＬＰＡＲの要素として割り当て、
   前記サーバＬＰＡＲに提供される論理ボリュームは、Ｉ／Ｏされるデータが前記特定した記憶デバイスにＩ／Ｏされることになる論理ボリュームである、
   請求項１記載の計算機システム。
3. 前記サーバストレージシステムの要素として、前記サーバストレージＬＰＡＲについてのＩ／Ｏにのみ使用される占有要素と、いずれのサーバシステムＬＰＡＲについてのＩ／Ｏにも使用可能な共有要素とがあり、
   複数のＳＴプロセッサ部の各々は、複数の論理ボリュームのうちのそのＳＴプロセッサ部に対応した担当論理ボリュームに対してのみデータをＩ／Ｏするようになっており、
   前記管理システムは、
   前記管理情報を基に、共有要素としてのＳＴプロセッサ部を特定し、
   前記特定したＳＴプロセッサ部に対応した論理ボリュームの担当を、共有要素としての別のＳＴプロセッサ部であり前記特定したＳＴプロセッサ部と異なるストレージプロセッサにあるＳＴプロセッサ部に移動し、
   前記特定したＳＴプロセッサ部を、前記提供される論理ボリュームの担当とし、
   前記特定したＳＴプロセッサ部を占有要素として前記サーバストレージＬＰＡＲに割り当てる、
   請求項２記載の計算機システム。
4. 前記サーバストレージシステムにおいて、前記複数のインターフェイスデバイスの少なくとも１つと前記複数のストレージプロセッサとの間に、インターフェイスデバイスとストレージプロセッサ間のバス数を拡張するためのインターフェイス拡張装置が介在し、
   前記管理システムは、介在するインターフェイス拡張装置の数が最も少ないＳＴプロセッサ部を特定し、特定したＳＴプロセッサ部を前記サーバストレージＬＰＡＲの要素として割り当てる、
   請求項１記載の計算機システム。
5. 前記ストレージシステムが、冗長化されたコントローラを有し、
   前記ストレージシステムに、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在しない直接接続と、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在する間接接続とが混在し、
   前記冗長化されたコントローラの各々が、２以上のストレージメモリ及び２以上のストレージプロセッサを有し、
   前記冗長化されたコントローラにおける冗長化されたストレージプロセッサが互いにバス接続されており、
   前記管理システムが、前記特定したＳＴプロセッサ部に直接接続されているＳＴメモリ部である第１のＳＴメモリ部と、前記特定したＳＴプロセッサ部にバス接続されているＳＴプロセッサ部に直接接続されているＳＴメモリ部である第２のＳＴメモリ部とを、前記管理情報を基に特定し、
   前記特定された第１及び第２のＳＴメモリ部が、前記サーバストレージＬＰＡＲの要素として割り当てられ、
   前記第１及び第２のＳＴメモリ部の各々は、ストレージメモリ又はその一部である、
   請求項２記載の計算機システム。
6. 前記サーバストレージシステムの要素として、前記サーバストレージＬＰＡＲについてのＩ／Ｏにのみ使用される占有要素と、いずれのサーバシステムＬＰＡＲについてのＩ／Ｏにも使用可能な共有要素とがあり、
   前記管理システムは、
   前記管理情報を基に、それぞれ共有要素であり、記憶デバイス、その記憶デバイスに接続されているデバイスＩ／Ｆ、そのデバイスＩ／Ｆに直接接続されているＳＴプロセッサ部、そのＳＴプロセッサ部に直接接続されているインターフェイスデバイス、及び、そのインターフェイスデバイスに直接接続されているＳＶプロセッサ部を特定し、
   Ｉ／Ｏされるデータが前記特定した記憶デバイスにＩ／Ｏされることになる論理ボリュームを決定し、
   前記決定した論理ボリュームの担当を、前記特定されたＳＴプロセッサ部とし、
   前記特定したＳＶプロセッサ部を含んだ新たなサーバＬＰＡＲを決定し、
   前記特定したインターフェイスデバイスの少なくとも一部と、前記新たなサーバＬＰＡＲと、前記特定したＳＴプロセッサ部とが割り当てられた新たなサーバストレージＬＰＡＲを決定する、
   請求項１記載の計算機システム。
7. 前記サーバストレージシステムの要素として、前記サーバストレージＬＰＡＲについてのＩ／Ｏにのみ使用される占有要素と、いずれのサーバシステムＬＰＡＲについてのＩ／Ｏにも使用可能な共有要素とがあり、
   前記管理システムは、
   既存のサーバＬＰＡＲのうちのサーバＬＰＡＲの選択を受け付け、
   既存の論理ボリュームのうちの論理ボリュームの選択を受け付け、
   前記管理情報を基に、選択されたサーバＬＰＡＲのインターフェイスデバイスに直接接続されており共有要素としてのＳＴプロセッサ部を特定し、
   前記特定したＳＴプロセッサ部に対応した論理ボリュームの担当を、共有要素としての別のＳＴプロセッサ部であり前記特定したＳＴプロセッサ部と異なるストレージプロセッサにあるＳＴプロセッサ部に移動し、
   前記選択された論理ボリュームの担当を、前記特定したＳＴプロセッサ部とし、
   前記選択されたサーバＬＰＡＲが割り当てられているサーバストレージＬＰＡＲに、前記特定したＳＴプロセッサ部を割り当てる、
   請求項１記載の計算機システム。
8. 前記サーバストレージシステムの要素として、前記サーバストレージＬＰＡＲについてのＩ／Ｏにのみ使用される占有要素と、いずれのサーバシステムＬＰＡＲについてのＩ／Ｏにも使用可能な共有要素とがあり、
   前記サーバストレージＬＰＡＲに占有要素として割り当てられるべき要素は、サーバＬＰＡＲ、ＳＴプロセッサ部、ストレージメモリ又はその一部であるＳＴメモリ部、デバイスＩ／Ｆ及び記憶デバイスのうちのサーバＬＰＡＲ及びＳＴプロセッサ部である、
   請求項１記載の計算機システム。
9. 前記ストレージシステムに、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在しない直接接続と、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在する間接接続とが混在し、
   前記サーバストレージＬＰＡＲに占有要素として割り当てられるべき要素は、サーバＬＰＡＲ、ＳＴプロセッサ部、ストレージメモリ又はその一部であるＳＴメモリ部、デバイスＩ／Ｆ及び記憶デバイスのうちのサーバＬＰＡＲ、ＳＴメモリ部及びＳＴプロセッサ部であり、
   前記管理システムは、前記管理情報を基に、サーバＬＰＡＲ、そのサーバＬＰＡＲのインターフェイスデバイスに直接接続されているＳＴプロセッサ部、そのＳＴプロセッサ部に直接接続されているＳＴメモリ部を特定し、特定したサーバＬＰＡＲ、ＳＴプロセッサ部及びＳＴメモリ部をそれぞれサーバストレージＬＰＡＲの構成要素とする、
   請求項１記載の計算機システム。
10. 前記サーバシステムに、サーバプロセッサとサーバメモリ間に別のサーバプロセッサが介在しない直接接続と、サーバプロセッサとサーバメモリ間に別のサーバプロセッサが介在する間接接続とが混在し、
    前記管理情報は、サーバプロセッサとサーバメモリ間の関係を表す情報を含み、
    前記管理システムは、前記管理情報を基に、ＳＶプロセッサ部と、そのＳＶプロセッサ部と直接接続されたＳＶメモリ部とを特定し、特定したＳＶプロセッサ部及びＳＶメモリ部をそれぞれサーバＬＰＡＲの構成要素とし、
    ＳＶメモリ部は、サーバメモリ又はその一部である、
    請求項１記載の計算機システム。
11. 前記ストレージシステムが、冗長化されたコントローラを有し、
    前記ストレージシステムに、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在しない直接接続と、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在する間接接続とが混在し、
    前記冗長化されたコントローラの各々が、ストレージメモリ及びストレージプロセッサを有し、
    前記サーバストレージＬＰＡＲは、冗長構成を有し、
    前記冗長構成のサーバストレージＬＰＡＲは、記憶デバイスと、前記記憶デバイスに別のＳＴプロセッサ部を介することなく接続されており前記冗長化されたコントローラにおける冗長化されたＳＴプロセッサ部と、前記冗長化されたＳＴプロセッサ部に直接接続されているＳＶプロセッサ部とが割り当てられているサーバストレージＬＰＡＲである、
    請求項１記載の計算機システム。
12. 複数のインターフェイスデバイスと、
    前記複数のインターフェイスデバイスにバス接続された複数のサーバプロセッサと、前記複数のサーバプロセッサにバス接続された複数のサーバメモリとを有するサーバシステムと、
    複数の記憶デバイスと、前記複数の記憶デバイスに接続されたデバイスインターフェイス（デバイスＩ／Ｆ）と、前記複数のインターフェイスデバイスにバス接続され前記複数のデバイスＩ／Ｆに接続された複数のストレージプロセッサと、前記複数のストレージプロセッサにバス接続された複数のストレージメモリとを有し、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在しない直接接続と、ストレージプロセッサとストレージメモリ間に別のストレージプロセッサが介在する間接接続とが混在し、前記複数のストレージプロセッサと前記複数のインターフェイスデバイス間が前記複数のサーバプロセッサと前記複数のインターフェイスデバイス間のバスの形式と同じ形式のバスで接続されているストレージシステムと
    を有するサーバストレージシステムの管理方法であって、
    インターフェイスデバイスに直接接続されているＳＶプロセッサ部及びＳＴプロセッサ部を表す情報を前記複数のインターフェイスデバイスの各々について含んだ管理情報を参照し、
    前記管理情報を基に、前記サーバストレージシステムの論理区画であるサーバストレージＬＰＡＲの要素として、ＳＶプロセッサ部を含み前記サーバシステムの論理区画であるサーバＬＰＡＲと、前記サーバＬＰＡＲのインターフェイスデバイスに直接接続されているＳＴプロセッサ部とを割り当て、ＳＶプロセッサ部は、サーバプロセッサ又はサーバプロセッサのコアであり、ＳＴプロセッサ部は、ストレージプロセッサ又はストレージプロセッサのコアである、
    管理方法。

Images