JP6231389B2 - Semiconductor optical device and optical module - Google Patents

Semiconductor optical device and optical module Download PDF

Info

Publication number
JP6231389B2
JP6231389B2 JP2014007089A JP2014007089A JP6231389B2 JP 6231389 B2 JP6231389 B2 JP 6231389B2 JP 2014007089 A JP2014007089 A JP 2014007089A JP 2014007089 A JP2014007089 A JP 2014007089A JP 6231389 B2 JP6231389 B2 JP 6231389B2
Authority
JP
Japan
Prior art keywords
drive electrode
layer
semiconductor
type drive
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014007089A
Other languages
Japanese (ja)
Other versions
JP2015135911A (en
Inventor
鈴木 崇功
崇功 鈴木
光一朗 足立
光一朗 足立
佐々木 博康
博康 佐々木
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2014007089A priority Critical patent/JP6231389B2/en
Publication of JP2015135911A publication Critical patent/JP2015135911A/en
Application granted granted Critical
Publication of JP6231389B2 publication Critical patent/JP6231389B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体光素子及び光モジュールに関する。   The present invention relates to a semiconductor optical device and an optical module.

近年、半導体レーザ等の半導体光素子は、例えば半導体光素子を含む光モジュールの小型化等の需要に応えるため、素子の小型化が推し進められている。   2. Description of the Related Art In recent years, semiconductor optical devices such as semiconductor lasers have been increasingly miniaturized in order to meet demands such as miniaturization of optical modules including semiconductor optical devices.

なお、特許文献1には、ジャンクションダウン方式を採用した場合にも、融着時に電流通路部に加えられる熱に起因する半導体レーザ素子の動作電圧の上昇を抑制することが可能な半導体レーザ装置等が記載されている。   Patent Document 1 discloses a semiconductor laser device or the like that can suppress an increase in operating voltage of a semiconductor laser element due to heat applied to a current passage portion at the time of fusion even when a junction down method is adopted. Is described.

また、特許文献2には、良好な放熱性を有すると共に寄生キャパシタンスを低減可能な半導体レーザが記載されている。   Patent Document 2 describes a semiconductor laser that has good heat dissipation and can reduce parasitic capacitance.

また、特許文献3には、素子作製工程を複雑化することなく、素子間の光結合効率を低下させることなく、同時に素子間のアイソレ−ションを確保した光集積回路が記載されている。   Patent Document 3 describes an optical integrated circuit in which isolation between elements is ensured at the same time without complicating the element manufacturing process and without reducing optical coupling efficiency between elements.

特開2012−151182号公報JP2012-151182A 特開2010−199379号公報JP 2010-199379 A 特開平7−58310号公報JP-A-7-58310

しかし、素子の小型化は、ICドライバの近接配置等による熱干渉をもたらし、素子の活性層温度を上昇させてしまう。   However, downsizing of the element causes thermal interference due to the proximity arrangement of the IC driver, and raises the active layer temperature of the element.

ここで、駆動電極の面積を大きくすることで放熱経路を増やすことができるが、駆動電極の面積増加は、駆動電極間等に生じる寄生容量の増加を招き、ひいては半導体光素子の高周波特性の悪化を招く。   Here, the heat radiation path can be increased by increasing the area of the drive electrode. However, the increase in the area of the drive electrode leads to an increase in parasitic capacitance generated between the drive electrodes, thereby deteriorating the high-frequency characteristics of the semiconductor optical device. Invite.

そこで、本発明は、駆動電極の寄生容量を抑制しつつ、さらに放熱性能の良い半導体光素子及び光モジュールを提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor optical device and an optical module that further improve heat dissipation performance while suppressing parasitic capacitance of a drive electrode.

(1)上記課題を解決するために、本発明に係る半導体光素子は、{活性層を含み、前記活性層を含んで光の出射方向に延伸する光導波路部と、前記光導波路部上方に位置するリッジ部と、前記リッジ部の第1の側方に配置される第1バンク部と、前記リッジ部の第2の側方に配置される第2バンク部と、が形成される半導体多層}と、前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、{前記リッジ部の頂上面であり前記絶縁層が積層されない第1コンタクト領域を含んで、さらに、前記第2バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第1駆動電極}と、{前記第1バンク部の頂上面の一部であり前記絶縁層が積層されない第2コンタクト領域を含んで、前記第1駆動電極と非接触で形成されるダミー電極}と、を備えることを特徴とする。   (1) In order to solve the above problems, a semiconductor optical device according to the present invention includes: an optical waveguide portion including an active layer and extending in a light emitting direction including the active layer, and above the optical waveguide portion. A semiconductor multilayer in which a ridge portion located, a first bank portion disposed on a first side of the ridge portion, and a second bank portion disposed on a second side of the ridge portion are formed }, An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer, and {a first contact region that is a top surface of the ridge portion and does not stack the insulating layer; A first drive electrode formed continuously extending to the upper surface of the insulating layer stacked in the two bank portions} and {a part of the top surface of the first bank portion and the insulating layer is not stacked. Including a second contact region and in non-contact with the first drive electrode; Characterized in that it comprises a dummy electrode} to be made.

(2)上記(1)に記載の半導体光素子であって、前記第1コンタクト領域は、コンタクト層の頂上面であり、前記第2コンタクト領域は、クラッド層の頂上面である、ことを特徴とする。   (2) In the semiconductor optical device according to (1), the first contact region is a top surface of a contact layer, and the second contact region is a top surface of a cladding layer. And

(3)上記(2)に記載の半導体光素子であって、前記第2バンク部は、前記絶縁層が上表面に積層される前記コンタクト層と、前記コンタクト層が上表面に積層される前記クラッド層と、を含み、前記第1駆動電極と前記ダミー電極の頂上面の高さの差は、前記第2バンク部における前記絶縁層の厚みと前記コンタクト層の厚みの和より小さく、前記ダミー電極の厚みは、前記第1駆動電極のうち前記第2バンク部に形成される部分の厚みよりも厚い、ことを特徴とする。   (3) In the semiconductor optical device according to (2), the second bank unit includes the contact layer in which the insulating layer is stacked on an upper surface and the contact layer in which the contact layer is stacked on an upper surface. A difference in height between top surfaces of the first drive electrode and the dummy electrode is smaller than a sum of a thickness of the insulating layer and a thickness of the contact layer in the second bank portion, and the dummy layer The electrode has a thickness that is greater than a thickness of a portion of the first drive electrode formed in the second bank portion.

(4)上記(2)に記載の半導体光素子であって、前記活性層は、前記第2バンク部の下方には形成されない、ことを特徴とする。   (4) The semiconductor optical device according to (2), wherein the active layer is not formed below the second bank portion.

(5)上記(1)に記載の半導体光素子であって、前記リッジ部と前記第1バンク部との間に位置する第1間隙底面、及び、前記リッジ部と前記第2バンク部との間に位置する第2間隙底面、に前記リッジ部に並列して延伸するアイソレーション溝がそれぞれ形成され、前記アイソレーション溝は、最深部が前記半導体多層に含まれる前記活性層の下に達する、ことを特徴とする。   (5) The semiconductor optical device according to (1), wherein the bottom surface of the first gap located between the ridge portion and the first bank portion, and the ridge portion and the second bank portion Isolation grooves extending in parallel with the ridge portion are respectively formed on the bottom surfaces of the second gaps located between the isolation grooves, and the isolation grooves reach under the active layer included in the semiconductor multilayer, It is characterized by that.

(6)上記(1)に記載の半導体光素子であって、請求項1に記載の半導体光素子であって、前記半導体多層が上表面に積層される半導体基板と、{前記半導体基板の上表面のうち前記半導体多層が積層されない第3コンタクト領域を含んで、さらに、前記絶縁層の上表面までに連続して広がって、前記第1駆動電極及び前記ダミー電極と非接触で形成され、前記第1駆動電極と対となって前記活性層に電流を供給する第2駆動電極}と、をさらに備えることを特徴とする。   (6) The semiconductor optical device according to (1), wherein the semiconductor multilayer is stacked on an upper surface, and {the top of the semiconductor substrate Including a third contact region of the surface where the semiconductor multilayer is not stacked, and further extending continuously to the upper surface of the insulating layer, and formed in a non-contact manner with the first drive electrode and the dummy electrode, A second drive electrode for supplying a current to the active layer in a pair with the first drive electrode}.

(7)上記(6)に記載の半導体光素子であって、前記光導波路部の延長線上に集積ミラーをさらに備え、前記第3コンタクト領域は、前記リッジ部を上方から見た場合に、前記光導波路部の延長線が、前記集積ミラーと、前記第3コンタクト領域を、この順に貫くよう位置する部分を有し、前記集積ミラーの鏡面の法線方向は、前記光導波路部から出射される光の出射方向と斜交する、ことを特徴とする。   (7) The semiconductor optical device according to (6), further including an integrated mirror on an extension line of the optical waveguide portion, wherein the third contact region is formed when the ridge portion is viewed from above. An extension line of the optical waveguide portion has a portion positioned so as to penetrate the integrated mirror and the third contact region in this order, and the normal direction of the mirror surface of the integrated mirror is emitted from the optical waveguide portion. It is characterized by crossing with the light emitting direction.

(8)上記(1)乃至(7)のいずれかに記載の半導体光素子と、{前記第1駆動電極と、前記ダミー電極と、がろう付けされるサブマウント}と、を備えることを特徴とする光モジュールである。   (8) The semiconductor optical device according to any one of (1) to (7), and {a submount to which the first drive electrode and the dummy electrode are brazed}. This is an optical module.

(9)本発明に係る半導体光素子は、{活性層とクラッド層とコンタクト層を含み、前記活性層を含んで光の出射方向に延伸する光導波路部と、前記光導波路部上方に配置されるリッジ部と、前記リッジ部の第1の側方に位置する第1バンク部と、前記リッジ部の第2の側方に配置される第2バンク部と、を形成する半導体多層}と、前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、{前記リッジ部の頂上面であって前記絶縁層が積層されない前記コンタクト層の頂上面である前記第1コンタクト領域を含んで、さらに、前記第2バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第1駆動電極}と、{前記第1バンク部の頂上面の一部であって前記絶縁層が積層されない前記クラッド層の頂上面である第2コンタクト領域を含んで、前記第1駆動電極と非接触で形成されるダミー電極}と、を備えることを特徴とする。   (9) The semiconductor optical device according to the present invention includes: an optical waveguide portion including an active layer, a cladding layer, and a contact layer, including the active layer and extending in a light emitting direction, and disposed above the optical waveguide portion. A semiconductor multilayer} that forms a ridge portion, a first bank portion located on a first side of the ridge portion, and a second bank portion disposed on a second side of the ridge portion, An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer; and {the first contact region which is a top surface of the ridge portion and is a top surface of the contact layer on which the insulating layer is not stacked. And a first drive electrode formed continuously extending to the upper surface of the insulating layer stacked on the second bank portion}, and a part of the top surface of the first bank portion. The top of the cladding layer where the insulating layer is not laminated. Include a second contact region is a surface, characterized in that it comprises a dummy electrode} formed by the first drive electrode and the non-contact.

本発明により、駆動電極の寄生容量を抑制しつつ、さらに放熱性能の良い半導体光素子及び光モジュールが提供される。   According to the present invention, there are provided a semiconductor optical device and an optical module having further excellent heat dissipation performance while suppressing parasitic capacitance of the drive electrode.

本発明の第1の実施形態に係る半導体レーザ素子の構成を示す斜視図である。1 is a perspective view showing a configuration of a semiconductor laser element according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体レーザ素子の断面図である。1 is a cross-sectional view of a semiconductor laser device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体レーザ素子に用いられる材料の熱抵抗率及び熱伝導率の参考値を示す図である。It is a figure which shows the reference value of the thermal resistivity and thermal conductivity of the material used for the semiconductor laser element which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体レーザ素子における放熱経路を示す図である。It is a figure which shows the thermal radiation path | route in the semiconductor laser element concerning the 1st Embodiment of this invention. 第1の比較例に係る半導体レーザ素子の放熱経路を示す図である。It is a figure which shows the thermal radiation path | route of the semiconductor laser element which concerns on a 1st comparative example. 第2の比較例に係る半導体レーザ素子の放熱経路を示す図である。It is a figure which shows the thermal radiation path | route of the semiconductor laser element which concerns on a 2nd comparative example. 本発明の第2の実施形態に係る半導体レーザ素子を示す斜視図である。It is a perspective view which shows the semiconductor laser element which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る光モジュールの断面図である。It is sectional drawing of the optical module which concerns on the 4th Embodiment of this invention. 熱抵抗及びp型駆動電極の寄生容量を示す図である。It is a figure which shows the thermal resistance and the parasitic capacitance of a p-type drive electrode. 本発明の第5の実施形態に係る光モジュールの断面図である。It is sectional drawing of the optical module which concerns on the 5th Embodiment of this invention. 本発明の第6の実施形態に係る光モジュールの断面図である。It is sectional drawing of the optical module which concerns on the 6th Embodiment of this invention. 本発明の第7の実施形態に係る半導体レーザ素子の上面図である。It is a top view of the semiconductor laser element concerning the 7th Embodiment of this invention. 本発明の第7の実施形態に係る光モジュールの断面図である。It is sectional drawing of the optical module which concerns on the 7th Embodiment of this invention. n型駆動電極の面積と熱抵抗の相対値の関係を示す図である。It is a figure which shows the relationship between the area of an n-type drive electrode, and the relative value of thermal resistance.

以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。   Hereinafter, embodiments of the present invention will be described specifically and in detail based on the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In addition, the figure shown below demonstrates the Example of embodiment to the last, Comprising: The magnitude | size of a figure and the reduced scale as described in a present Example do not necessarily correspond.

[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体レーザ素子1の構成を示す斜視図である。本実施形態に係る半導体レーザ素子1は半導体多層を含んで形成されるリッジ型の半導体レーザであり、図1に示す通り、1個のリッジ部11(1個の導波路部)を有する単体の半導体レーザ素子1である。本実施形態に係る半導体レーザ素子1はDFB(Distributed Feedback)レーザであるが、これに限定されることがないのは言うまでもない。半導体レーザ素子1は、半導体多層の凸状部分であるリッジ部11(メサ部)を含んでおり、リッジ部11の第1の側方(図の左側)には第1バンク部12が配置されている。また、リッジ部11の第2の側方(図の右側)には第2バンク部13が配置されている。リッジ部11、第1バンク部12、及び第2バンク部13は、半導体多層に形成される。リッジ部11と第1バンク部12の間には第1間隙底面14が設けられており、リッジ部11と第2バンク部13との間には第2間隙底面15が設けられている。ここで、第1間隙底面14及び第2間隙底面15には、リッジ部11と並列して延伸するアイソレーション溝10が形成されている。なお、リッジ部11は、凸状部分の頂上面及び両側の側面を含んでいる。同様に、第1バンク部12及び第2バンク部13は頂上面及び側面を含んでいる。ここで、リッジ部11の両側の側面がなだらかな裾を有する場合等、リッジ部11と、第1間隙底面14又は第2間隙底面15と、の境目が必ずしも明らかでない場合もあり得る。同様に、第1バンク部12又は第2バンク部13の側面がなだらかな裾を有する場合、第1バンク部12と第1間隙底面14との境目、又は第2バンク部13と第2間隙底面15との境目が、必ずしも明らかでない場合もあり得る。そういった場合は、リッジ部11と第1バンク部12とに挟まれる面のうち、少なくとも平坦部分を第1間隙底面と呼ぶこととする。第2間隙底面についても同様である。
[First Embodiment]
FIG. 1 is a perspective view showing the configuration of the semiconductor laser device 1 according to the first embodiment of the present invention. The semiconductor laser device 1 according to the present embodiment is a ridge type semiconductor laser formed including a semiconductor multilayer, and as shown in FIG. 1, a single ridge portion 11 (one waveguide portion) is provided. This is a semiconductor laser element 1. Although the semiconductor laser device 1 according to the present embodiment is a DFB (Distributed Feedback) laser, it is needless to say that the present invention is not limited to this. The semiconductor laser element 1 includes a ridge portion 11 (mesa portion) that is a convex portion of a semiconductor multilayer, and a first bank portion 12 is disposed on the first side (left side in the drawing) of the ridge portion 11. ing. A second bank portion 13 is disposed on the second side of the ridge portion 11 (right side in the figure). The ridge portion 11, the first bank portion 12, and the second bank portion 13 are formed in a semiconductor multilayer. A first gap bottom surface 14 is provided between the ridge portion 11 and the first bank portion 12, and a second gap bottom surface 15 is provided between the ridge portion 11 and the second bank portion 13. Here, an isolation groove 10 extending in parallel with the ridge portion 11 is formed in the first gap bottom surface 14 and the second gap bottom surface 15. The ridge portion 11 includes a top surface of the convex portion and side surfaces on both sides. Similarly, the first bank portion 12 and the second bank portion 13 include a top surface and side surfaces. Here, there may be cases where the boundary between the ridge portion 11 and the first gap bottom surface 14 or the second gap bottom surface 15 is not necessarily clear, such as when the side surfaces on both sides of the ridge portion 11 have gentle hems. Similarly, when the side surface of the first bank portion 12 or the second bank portion 13 has a gentle skirt, the boundary between the first bank portion 12 and the first gap bottom surface 14, or the second bank portion 13 and the second gap bottom surface. The border with 15 may not always be obvious. In such a case, at least a flat portion of the surface sandwiched between the ridge portion 11 and the first bank portion 12 is referred to as a first gap bottom surface. The same applies to the bottom surface of the second gap.

図2は、本発明の第1の実施形態に係る半導体レーザ素子1の断面図である。図2は、図1のII−II線で示す断面を示している。本発明の第1の実施形態に係る半導体レーザ素子1において、InP基板2(n型半導体基板)の上表面に、活性層4、クラッド層5、及びコンタクト層6(キャップ層)が順次積層されてなる半導体多層が形成されている。ここで、InP基板2は、例えばn型InPによって形成されるものであり、活性層4は、例えばInGaAlAsを用いた多重量子井戸構造によって形成されるものである。また、クラッド層5は、例えばp型InPによって形成され、コンタクト層6は、例えばInGaAsによって形成される。各半導体層は、例えば有機金属気相成長法によって数μm程度の厚さに積層されて、ほぼ平坦な界面を有する。なお、半導体多層はクラッド層5の下層部にエッチングストッパ層を含んでいてもよく、半導体多層をエッチングストッパ層までエッチング等することでリッジ部11を形成する。かかる場合、第1間隙底面14及び第2間隙底面15は、エッチングストッパ層の上表面となる。   FIG. 2 is a sectional view of the semiconductor laser device 1 according to the first embodiment of the present invention. FIG. 2 shows a cross section taken along line II-II in FIG. In the semiconductor laser device 1 according to the first embodiment of the present invention, the active layer 4, the cladding layer 5, and the contact layer 6 (cap layer) are sequentially stacked on the upper surface of the InP substrate 2 (n-type semiconductor substrate). A semiconductor multilayer is formed. Here, the InP substrate 2 is formed of, for example, n-type InP, and the active layer 4 is formed of, for example, a multiple quantum well structure using InGaAlAs. The clad layer 5 is made of, for example, p-type InP, and the contact layer 6 is made of, for example, InGaAs. Each semiconductor layer is laminated to a thickness of about several μm by, for example, metal organic vapor phase epitaxy, and has a substantially flat interface. The semiconductor multilayer may include an etching stopper layer in the lower layer portion of the cladding layer 5, and the ridge portion 11 is formed by etching the semiconductor multilayer to the etching stopper layer. In such a case, the first gap bottom surface 14 and the second gap bottom surface 15 are the upper surfaces of the etching stopper layer.

ここで、InP基板2の「上表面」とは、図2におけるInP基板2の上側表面全体又はその一部を指すものとする。また、InP基板2における「上側」とは、InP基板2に対して活性層4やクラッド層5が積層される側をいうものとする。   Here, the “upper surface” of the InP substrate 2 refers to the entire upper surface of the InP substrate 2 in FIG. 2 or a part thereof. The “upper side” in the InP substrate 2 refers to the side on which the active layer 4 and the cladding layer 5 are laminated on the InP substrate 2.

本発明の第1の実施形態に係る半導体レーザ素子1では、絶縁層7が、半導体多層の上表面の予め定められた領域に積層される。ここで、当該予め定められた領域とは、半導体多層の上表面の全域から、少なくとも後述する第1コンタクト領域及び第2コンタクト領域を除いた領域である。当該予め定められた領域とは、具体的には、半導体多層の上表面のうち、リッジ部11の両側の側面、第1間隙底面14及び第2間隙底面15、第1バンク部12の側面、第1バンク部12の頂上面の一部(第1バンク部12の頂上面のうち少なくとも第2コンタクト領域を除いた部分)、第2バンク部13の側面、及び第2バンク部13の頂上面である。   In the semiconductor laser device 1 according to the first embodiment of the present invention, the insulating layer 7 is stacked in a predetermined region on the upper surface of the semiconductor multilayer. Here, the predetermined region is a region obtained by removing at least a first contact region and a second contact region described later from the entire upper surface of the semiconductor multilayer. Specifically, the predetermined region includes, on the upper surface of the semiconductor multilayer, side surfaces on both sides of the ridge portion 11, the first gap bottom surface 14 and the second gap bottom surface 15, the side surfaces of the first bank portion 12, A part of the top surface of the first bank unit 12 (a portion of the top surface of the first bank unit 12 excluding at least the second contact region), the side surface of the second bank unit 13, and the top surface of the second bank unit 13. It is.

コンタクト層6の上表面には、リッジ部11の頂上面を除いて、絶縁層7が積層されている。絶縁層7は、例えば数μm程度の厚さに積層されたSiOによって形成される。第1コンタクト領域とは、リッジ部11の頂上面であり絶縁層7が積層されない領域である。第1コンタクト領域は、コンタクト層6の頂上面の一部となっており、第1駆動電極であるp型駆動電極8が形成される領域である。また、第1コンタクト領域とは、p型駆動電極8とコンタクト層6との界面であるともいえる。第1コンタクト領域は必ずしもリッジ部11の頂上面の全域である必要はなく、リッジ部11の頂上面のうち延伸方向に沿った縁を除いた領域や、リッジ部11の頂上面のうち両端部の縁を除いた領域等、頂上面の一部であってもよい。p型駆動電極8は、例えばTi、Pt、Auの順に積層された金属層であり、数μm程度の厚みを有するものである。このような構成は、他の電極についても同様である。p型駆動電極8は、第1コンタクト領域のほか、第2バンク部13に積層される絶縁層7の上表面にも連続して広がって形成されている。 An insulating layer 7 is stacked on the upper surface of the contact layer 6 except for the top surface of the ridge portion 11. The insulating layer 7 is formed of SiO 2 laminated to a thickness of about several μm, for example. The first contact region is a region on the top surface of the ridge portion 11 where the insulating layer 7 is not stacked. The first contact region is a part of the top surface of the contact layer 6 and is a region where the p-type drive electrode 8 which is the first drive electrode is formed. It can also be said that the first contact region is an interface between the p-type drive electrode 8 and the contact layer 6. The first contact region does not necessarily have to be the entire top surface of the ridge portion 11. The first contact region does not necessarily include the edge along the extending direction of the top surface of the ridge portion 11, or both end portions of the top surface of the ridge portion 11. It may be a part of the top surface such as a region excluding the edge. The p-type drive electrode 8 is a metal layer laminated in the order of Ti, Pt, and Au, for example, and has a thickness of about several μm. Such a configuration is the same for the other electrodes. In addition to the first contact region, the p-type drive electrode 8 is formed so as to continuously spread over the upper surface of the insulating layer 7 stacked on the second bank portion 13.

半導体レーザ素子の実装形態には、n型駆動電極3をサブマウントに融着する場合と、p型駆動電極8をサブマウントに融着する場合がある。前者をジャンクションアップ(junction up、 j-up)実装、後者をジャンクションダウン(junction down、 j-down)実装と呼ぶ。ここで、リッジ部11に直接半田等を融着するとレーザ特性を劣化させる原因となるため、ジャンクションアップ実装及びジャンクションダウン実装のいずれを採用する場合であっても、p型駆動電極8のうち第2バンク部13に形成される部分に半田等を融着して、当該融着部分を介して外部回路より電流が供給されることが望ましい。   There are a case where the n-type drive electrode 3 is fused to the submount and a case where the p-type drive electrode 8 is fused to the submount. The former is called a junction up (j-up) implementation, and the latter is called a junction down (j-down) implementation. Here, if solder or the like is directly fused to the ridge portion 11, the laser characteristics are deteriorated. Therefore, even if either junction-up mounting or junction-down mounting is adopted, the first of the p-type drive electrodes 8 is used. It is desirable that solder or the like is fused to a portion formed in the two bank portion 13 and current is supplied from an external circuit through the fused portion.

p型駆動電極8のうち第1コンタクト領域に形成された部分と、InP基板2の下表面に形成された第2駆動電極であるn型電極3は、対となって活性層4に電流を供給する。電流は、すなわち電子とホールの流れであり、リッジ部11下方の活性層4で電子とホールの再結合が起こり、光が発生することとなる。発生した光は、光導波路部を往復しながら増幅され、光導波路部の端面から図2の紙面に垂直な方向に向けてレーザ光として出射される。ここで、光導波路部とは、半導体多層のうち、リッジ部11下方の活性層4を含んで光の出射方向に延伸する部分である。   A portion of the p-type drive electrode 8 formed in the first contact region and an n-type electrode 3 which is the second drive electrode formed on the lower surface of the InP substrate 2 are paired to pass current to the active layer 4. Supply. The current is a flow of electrons and holes, and recombination of electrons and holes occurs in the active layer 4 below the ridge portion 11, and light is generated. The generated light is amplified while reciprocating through the optical waveguide portion, and is emitted as laser light from the end face of the optical waveguide portion in a direction perpendicular to the paper surface of FIG. Here, the optical waveguide portion is a portion of the semiconductor multilayer that includes the active layer 4 below the ridge portion 11 and extends in the light emitting direction.

なお、リッジ部11の「頂上面」とは、リッジ部11の頂上に位置する平坦面を指すものとし、他の部位について用いる場合も同様とする。また、光導波路部の端面における光の「出射方向」とは、光導波路部の端面から放たれる光束の中心軸が延伸する方向をいうものとする。   Note that the “top surface” of the ridge portion 11 refers to a flat surface located at the top of the ridge portion 11, and the same applies to the case of using other portions. Further, the “emission direction” of light at the end face of the optical waveguide section means a direction in which the central axis of the light beam emitted from the end face of the optical waveguide section extends.

本発明の第1の実施形態に係る半導体レーザ素子1には、ダミー電極9が形成されている。第2コンタクト領域とは、第1バンク部12の頂上面の一部であり絶縁層7及びコンタクト層6が形成されない領域である。第2コンタクト領域とは、ダミー電極9とクラッド層5の界面であるともいえる。第2コンタクト領域はクラッド層5の頂上面の一部であるため、積層した絶縁層7及びコンタクト層6をエッチング等によって除去するか、コンタクト層6及び絶縁層7を積層する際に第2コンタクト領域をマスクしておく必要がある。また、ダミー電極9は、p型駆動電極8と非接触で形成されており、p型駆動電極8の寄生容量には影響しない構成となっている。ダミー電極9とp型駆動電極8とは物理的に接触しないように形成されており、半導体レーザ素子1において、ダミー電極9とp型駆動電極8とは、電気的接続の観点では、半導体多層を介して接続されている。半導体多層のうち、ダミー電極9とp型駆動電極8との電気的接続に寄与する部分は、ダミー電極9やp型駆動電極8と比べて極めて高抵抗となっており、ダミー電極9とp型駆動電極8との間は、実質的には電気的に絶縁された状態にあると言える。よって、ダミー電極9の面積を大きくしても、p型駆動電極8の寄生容量の増大にはほとんど影響しない。しかしながら、ダミー電極9は放熱に寄与するので、p型駆動電極8の寄生容量の増大を抑制しつつ、半導体レーザ素子1の放熱性能を向上させることができる。なお、p型駆動電極8とダミー電極9とが物理的に接触していない状態とは、両電極が直接に接触していない状態をいう。   A dummy electrode 9 is formed in the semiconductor laser device 1 according to the first embodiment of the present invention. The second contact region is a part of the top surface of the first bank portion 12 and the region where the insulating layer 7 and the contact layer 6 are not formed. It can be said that the second contact region is an interface between the dummy electrode 9 and the clad layer 5. Since the second contact region is a part of the top surface of the cladding layer 5, the stacked insulating layer 7 and contact layer 6 are removed by etching or the like, or the second contact is formed when the contact layer 6 and insulating layer 7 are stacked. It is necessary to mask the area. The dummy electrode 9 is formed in a non-contact manner with the p-type drive electrode 8 and has a configuration that does not affect the parasitic capacitance of the p-type drive electrode 8. The dummy electrode 9 and the p-type drive electrode 8 are formed so as not to be in physical contact. In the semiconductor laser element 1, the dummy electrode 9 and the p-type drive electrode 8 are semiconductor multi-layers from the viewpoint of electrical connection. Connected through. The portion of the semiconductor multilayer that contributes to the electrical connection between the dummy electrode 9 and the p-type drive electrode 8 has an extremely high resistance compared to the dummy electrode 9 and the p-type drive electrode 8. It can be said that the mold drive electrode 8 is substantially electrically insulated. Therefore, even if the area of the dummy electrode 9 is increased, the parasitic capacitance of the p-type drive electrode 8 is hardly affected. However, since the dummy electrode 9 contributes to heat dissipation, the heat dissipation performance of the semiconductor laser device 1 can be improved while suppressing an increase in the parasitic capacitance of the p-type drive electrode 8. In addition, the state where the p-type drive electrode 8 and the dummy electrode 9 are not in physical contact refers to the state where both electrodes are not in direct contact.

第1間隙底面14及び第2間隙底面15に形成されるアイソレーション溝10は、従来、リッジ部11から活性層4に流れ込む電流を狭窄し、発光領域を絞る機能を目的として形成されるものである。本実施形態におけるアイソレーション溝10は、上記機能に加えて、p型駆動電極8とダミー電極9間の電気抵抗をさらに上昇させ、両電極間の電気的な接続をさらに抑制する機能も有している。それらの機能を発揮させるためには、アイソレーション溝10の最深部が活性層4よりも下に達していることが望ましい。アイソレーション溝10の最深部が、活性層4の上もしくは途中までしか達していないと、活性層4を伝って電荷の移動が生じ、p型駆動電極8とダミー電極9間の電気抵抗を十分に上昇させられないからである。   The isolation groove 10 formed in the first gap bottom surface 14 and the second gap bottom surface 15 is conventionally formed for the purpose of narrowing the current flowing from the ridge portion 11 into the active layer 4 and narrowing the light emitting region. is there. In addition to the above function, the isolation groove 10 in the present embodiment has a function of further increasing the electrical resistance between the p-type drive electrode 8 and the dummy electrode 9 and further suppressing the electrical connection between the electrodes. ing. In order to exert these functions, it is desirable that the deepest part of the isolation groove 10 reaches below the active layer 4. If the deepest part of the isolation groove 10 reaches only above or part of the active layer 4, the charge is transferred through the active layer 4, and the electric resistance between the p-type drive electrode 8 and the dummy electrode 9 is sufficiently high. It is because it cannot be raised.

半導体レーザ素子を変調駆動させる場合、p型駆動電極8とn型駆動電極3等との間で生じる寄生容量が高周波特性の制限要因となる。寄生容量の増加に伴い遮断周波数が減少するためである。そこで、高周波特性を向上させるためには、p型駆動電極8の面積は可能な限り小さくする必要がある。一方で、放熱特性を考慮すると、熱伝導率が高いp型駆動電極8を可能な限り大きくすれば放熱経路が広くなり、放熱特性を改善することが可能である。   When the semiconductor laser element is modulated and driven, the parasitic capacitance generated between the p-type drive electrode 8 and the n-type drive electrode 3 becomes a limiting factor for the high frequency characteristics. This is because the cut-off frequency decreases as the parasitic capacitance increases. Therefore, in order to improve the high frequency characteristics, the area of the p-type drive electrode 8 needs to be as small as possible. On the other hand, in consideration of the heat dissipation characteristics, if the p-type drive electrode 8 having a high thermal conductivity is made as large as possible, the heat dissipation path becomes wider and the heat dissipation characteristics can be improved.

なお、上述の通り、第2コンタクト領域はクラッド層5の頂上面の一部であり、第2コンタクト領域にダミー電極9が形成されており、製造工程において第2コンタクト領域の上方に積層されたコンタクト層6は除去されている。本実施形態では、コンタクト層6を除去する際やダミー電極9を形成する際の作製誤差等を考慮して、コンタクト層6が除去される領域は、第2コンタクト領域(ダミー電極9が形成される領域)よりも周辺に広がっており、図2に示す通り、ダミー電極9の周囲にはクラッド層5の頂上面が露出した領域がある。同様に、コンタクト層6や絶縁層7を除去する際の作製誤差等を考慮して、絶縁層7が除去される領域は、コンタクト層6が除去される領域よりも周辺に広がっており、クラッド層5の頂上面が露出した領域の周囲にはコンタクト層6の頂上面が露出した領域がある。   As described above, the second contact region is a part of the top surface of the cladding layer 5, the dummy electrode 9 is formed in the second contact region, and is stacked above the second contact region in the manufacturing process. The contact layer 6 has been removed. In the present embodiment, in consideration of manufacturing errors when the contact layer 6 is removed or the dummy electrode 9 is formed, the region where the contact layer 6 is removed is the second contact region (the dummy electrode 9 is formed). As shown in FIG. 2, there is a region where the top surface of the cladding layer 5 is exposed around the dummy electrode 9. Similarly, in consideration of manufacturing errors when the contact layer 6 and the insulating layer 7 are removed, the region where the insulating layer 7 is removed is wider than the region where the contact layer 6 is removed. There is a region where the top surface of the contact layer 6 is exposed around the region where the top surface of the layer 5 is exposed.

また、本実施形態では、ダミー電極9が半導体多層の上表面に形成される領域は、すべてクラッド層5の頂上面となっているが、これに限定されることはない。ダミー電極が半導体多層の上表面に形成される領域が、クラッド層5の頂上面からさらに広がって、コンタクト層6の側面の一部や頂上面の一部に及んでいてもよい。さらに、ダミー電極9がp型駆動電極8と非接触で形成される状況であれば、ダミー電極9が絶縁層7の頂上面にまで及んでいてもよい。   In the present embodiment, the region where the dummy electrode 9 is formed on the upper surface of the semiconductor multilayer is the top surface of the cladding layer 5, but is not limited to this. The region where the dummy electrode is formed on the upper surface of the semiconductor multilayer may further extend from the top surface of the cladding layer 5 and extend to part of the side surface of the contact layer 6 and part of the top surface. Furthermore, if the dummy electrode 9 is formed in a non-contact manner with the p-type drive electrode 8, the dummy electrode 9 may extend to the top surface of the insulating layer 7.

図3は、本発明の第1の実施形態に係る半導体レーザ素子1に用いられる材料の熱抵抗率及び熱伝導率の参考値を示す図である。材料は、上から順に、InP基板2及びクラッド層5を構成するInP、コンタクト層6を構成するInGaAs、絶縁層7を構成するSiO、p型駆動電極8を構成するAuとなっている。p型駆動電極8を構成するAuの熱伝導率が最も高く、10W/(K・m)のオーダーであるのに対し、InP基板2及びクラッド層5を構成するInPは10W/(K・m)のオーダーであり、コンタクト層6を構成するInGaAsや絶縁層7を構成するSiOは10W/(K・m)のオーダーとなっている。特に、SiOの熱伝導率が小さく、絶縁層7は熱を閉じ込める層となることが予測される。なお、熱抵抗率は熱伝導率の逆数であり、熱抵抗率が小さいほど熱の伝導性が良いことになる。 FIG. 3 is a diagram showing reference values of the thermal resistivity and thermal conductivity of the material used for the semiconductor laser device 1 according to the first embodiment of the present invention. The materials are, in order from the top, InP constituting the InP substrate 2 and the cladding layer 5, InGaAs constituting the contact layer 6, SiO 2 constituting the insulating layer 7, and Au constituting the p-type drive electrode 8. The thermal conductivity of Au constituting the p-type drive electrode 8 is the highest, on the order of 10 2 W / (K · m), whereas InP constituting the InP substrate 2 and the cladding layer 5 is 10 1 W / In the order of (K · m), InGaAs constituting the contact layer 6 and SiO 2 constituting the insulating layer 7 are on the order of 10 0 W / (K · m). In particular, the thermal conductivity of SiO 2 is small, and it is predicted that the insulating layer 7 will be a layer for confining heat. The thermal resistivity is the reciprocal of the thermal conductivity, and the smaller the thermal resistivity, the better the thermal conductivity.

図4は、本発明の第1の実施形態に係る半導体レーザ素子1における放熱経路を示す図である。半導体レーザ素子では発光に伴い熱が発生するため、発熱部20から効率良く熱を逃がす工夫が必要とされる。本実施形態では、InP基板側放熱経路21と、p型駆動電極側放熱経路22に加えて、ダミー電極側放熱経路23が確保されている。ここで、ダミー電極9の下面はクラッド層5に接しており、絶縁層7とコンタクト層6を挟まない構成のため、InPに比べて熱伝導率が1桁程度小さい層を介さずに放熱することでき、放熱特性の改善に寄与している。また、本実施形態においてInP基板側放熱経路21は100μm程度の経路であるのに対し、ダミー電極側放熱経路23は20μm程度の経路であり、より短距離なため、放熱特性の改善に寄与する割合が大きい。   FIG. 4 is a diagram showing a heat dissipation path in the semiconductor laser device 1 according to the first embodiment of the present invention. Since heat is generated with light emission in the semiconductor laser element, a device for efficiently releasing heat from the heat generating portion 20 is required. In the present embodiment, in addition to the InP substrate side heat dissipation path 21 and the p-type drive electrode side heat dissipation path 22, a dummy electrode side heat dissipation path 23 is secured. Here, since the lower surface of the dummy electrode 9 is in contact with the cladding layer 5 and does not sandwich the insulating layer 7 and the contact layer 6, heat is radiated without passing through a layer whose thermal conductivity is about one digit smaller than that of InP. This contributes to the improvement of heat dissipation characteristics. Further, in this embodiment, the InP substrate side heat dissipation path 21 is a path of about 100 μm, whereas the dummy electrode side heat dissipation path 23 is a path of about 20 μm, which is shorter and contributes to the improvement of heat dissipation characteristics. The ratio is large.

InP基板側放熱経路21、p型駆動電極側放熱経路22は、融着されたワイヤもしくはサブマウントに熱を逃がす経路となる。一方、ダミー電極9に配線が行われていない場合、ダミー電極側放熱経路23は電極面から空気中(もしくは半導体レーザ素子1が置かれる雰囲気中)に熱を拡散させる経路となる。ダミー電極9にレーザ駆動用ワイヤとは別のワイヤをボンディングする場合、ダミー電極9が空気よりも格段に熱伝導率の良い金属と接触する部分を有することとなるため、当該部分からの放熱量が増し、ダミー電極9に配線が行われていない場合に比べて半導体レーザ素子1の放熱性能が向上する。   The InP substrate side heat dissipation path 21 and the p-type drive electrode side heat dissipation path 22 are paths for releasing heat to the fused wire or submount. On the other hand, when the dummy electrode 9 is not wired, the dummy electrode side heat dissipation path 23 becomes a path for diffusing heat from the electrode surface into the air (or in the atmosphere where the semiconductor laser element 1 is placed). When bonding a wire different from the laser driving wire to the dummy electrode 9, the dummy electrode 9 has a portion in contact with a metal having a much higher thermal conductivity than air. As a result, the heat dissipation performance of the semiconductor laser device 1 is improved as compared with the case where the dummy electrode 9 is not wired.

なお、発熱部20からの放熱経路は図示した以外にも種々考えられるが、図4では代表的な経路のみを図示している。例えば、p型駆動電極側放熱経路22は、p型駆動電極8に沿っているが、これはAuの熱伝導率がSiOの熱伝導率よりも2桁程大きいため、この経路が支配的と考えられるためである。 Although various heat dissipation paths from the heat generating unit 20 are conceivable in addition to those illustrated, only representative paths are shown in FIG. For example, the p-type drive electrode side heat dissipation path 22 is along the p-type drive electrode 8, and this is dominant because the thermal conductivity of Au is about two orders of magnitude higher than that of SiO 2. It is because it is considered.

図5は、第1の比較例に係る半導体レーザ素子の放熱経路を示す図である。第1の比較例に係る半導体レーザ素子は、本発明の第1の実施形態に係る半導体レーザ素子1と比較すると、ダミー電極9が形成されていない点で相違しているが、他の構造は第1の実施形態に係る半導体レーザ素子1と共通している。第1の比較例に係る半導体レーザ素子において、p型駆動電極8の形状は、第1の実施形態に係る半導体レーザ素子1と同じ形状であるので、第1の比較例におけるp型駆動電極8の寄生容量は、第1の実施形態におけるp型駆動電極8の寄生容量と同じであると考えられる。すなわち、第1の比較例に係る半導体レーザ素子において、寄生容量の増大は、第1の実施形態に係る半導体レーザ素子1と同程度に抑制されている。しかしながら、第1の比較例に係る半導体レーザ素子の放熱特性は、第1の実施形態に係る半導体レーザ素子1と比較して劣ると考えられる。なぜなら、図5に示す通り、第1の比較例に係る半導体レーザ素子において、主要な放熱経路はInP基板側放熱経路21とp型駆動電極側放熱経路22であり、ダミー電極側放熱経路23が存在しないからである。p型駆動電極8は、第2バンク部13に大きく広がっているため、p型駆動電極側放熱経路22のうち第2バンク部13に至る経路が放熱性能の改善に最も寄与すると考えられる。一方、p型駆動電極8は、第1バンク部12の頂上面には僅かしか形成されていないため、p型駆動電極側放熱経路22のうち第1バンク部12に至る経路の放熱性能の改善への寄与は小さいと考えられる。   FIG. 5 is a diagram illustrating a heat dissipation path of the semiconductor laser device according to the first comparative example. The semiconductor laser device according to the first comparative example is different from the semiconductor laser device 1 according to the first embodiment of the present invention in that the dummy electrode 9 is not formed. Common to the semiconductor laser device 1 according to the first embodiment. In the semiconductor laser device according to the first comparative example, the shape of the p-type drive electrode 8 is the same as that of the semiconductor laser device 1 according to the first embodiment, and thus the p-type drive electrode 8 in the first comparative example. Is considered to be the same as the parasitic capacitance of the p-type drive electrode 8 in the first embodiment. That is, in the semiconductor laser device according to the first comparative example, the increase in parasitic capacitance is suppressed to the same extent as in the semiconductor laser device 1 according to the first embodiment. However, it is considered that the heat dissipation characteristics of the semiconductor laser device according to the first comparative example are inferior to those of the semiconductor laser device 1 according to the first embodiment. This is because, as shown in FIG. 5, in the semiconductor laser device according to the first comparative example, the main heat dissipation paths are the InP substrate side heat dissipation path 21 and the p-type drive electrode side heat dissipation path 22, and the dummy electrode side heat dissipation path 23 is Because it does not exist. Since the p-type drive electrode 8 spreads widely in the second bank part 13, it is considered that the path reaching the second bank part 13 among the p-type drive electrode side heat dissipation path 22 contributes most to the improvement of the heat dissipation performance. On the other hand, since the p-type drive electrode 8 is only slightly formed on the top surface of the first bank part 12, the heat dissipation performance of the path reaching the first bank part 12 in the p-type drive electrode side heat dissipation path 22 is improved. The contribution to is considered small.

図6は、第2の比較例に係る半導体レーザ素子の放熱経路を示す図である。第2の比較例に係る半導体レーザ素子の構造は、第1の比較例に係る半導体レーザ素子と比較すると、以下の2点が異なっている。第1には、コンタクト層6は第1バンク部12の全域に亘ってクラッド層5の上に形成されている。さらに、絶縁層7は、第1バンク部12(コンタクト層6)の上表面全域に亘って形成されている。p型駆動電極8は、リッジ部11に対して対称的に、第2バンク部13の上方と第1バンク部12の上方との両方に広がって形成される。かかる2点以外については、第2の比較例に係る半導体レーザ素子は、第1の比較例に係る半導体レーザ素子と共通の構造をしている。p型駆動電極8が、第2バンク部13の上方に加えて、第1バンク部12の上方にも広がって形成されていることにより、第1の比較例に係る半導体レーザ素子と比較して、第1バンク部12に至る放熱経路が拡大し、第2バンク部13に至る放熱経路と同程度に放熱性を奏するようになり、第1の比較例に係る半導体レーザ素子と比べて、放熱性能がさらに向上すると考えられる。しかし、p型駆動電極8の面積が第1の比較例に係る半導体レーザ素子(及び第1の実施形態に係る半導体レーザ素子1)と比べて増加しており、p型駆動電極8とn型駆動電極3との間等に生じる寄生容量が増大し、半導体レーザ素子1の高速な変調動作が困難になるという弊害がある。   FIG. 6 is a diagram illustrating a heat dissipation path of the semiconductor laser device according to the second comparative example. The structure of the semiconductor laser device according to the second comparative example is different from the semiconductor laser device according to the first comparative example in the following two points. First, the contact layer 6 is formed on the cladding layer 5 over the entire area of the first bank portion 12. Furthermore, the insulating layer 7 is formed over the entire upper surface of the first bank portion 12 (contact layer 6). The p-type drive electrode 8 is formed symmetrically with respect to the ridge portion 11 so as to extend both above the second bank portion 13 and above the first bank portion 12. Except for these two points, the semiconductor laser device according to the second comparative example has the same structure as the semiconductor laser device according to the first comparative example. Compared with the semiconductor laser device according to the first comparative example, the p-type drive electrode 8 is formed so as to extend above the first bank 12 in addition to above the second bank 13. The heat dissipation path to the first bank portion 12 is expanded, and the heat dissipation performance is as high as that of the heat dissipation path to the second bank portion 13, so that the heat dissipation is higher than that of the semiconductor laser device according to the first comparative example. The performance is expected to improve further. However, the area of the p-type drive electrode 8 is increased as compared with the semiconductor laser element according to the first comparative example (and the semiconductor laser element 1 according to the first embodiment), and the p-type drive electrode 8 and the n-type drive electrode 8 are increased. There is an adverse effect that parasitic capacitance generated between the drive electrode 3 and the like increases, and high-speed modulation operation of the semiconductor laser element 1 becomes difficult.

このように、放熱性能を向上させることと寄生容量の増大を抑制することがトレードオフの関係にあり、両立させるための工夫が必要とされる。本実施形態では、ダミー電極9をクラッド層5の上表面の一部に形成することにより、熱伝導率の低いコンタクト層6や絶縁層7を介さず放熱することを可能とし、活性層4の温度上昇を抑制する放熱機構を提供している。また、ダミー電極9をp型駆動電極8と非接触で形成することにより、p型駆動電極8の寄生容量の増大を抑制している。   Thus, there is a trade-off relationship between improving the heat dissipation performance and suppressing the increase in parasitic capacitance, and a device for achieving both is required. In this embodiment, by forming the dummy electrode 9 on a part of the upper surface of the cladding layer 5, it is possible to dissipate heat without passing through the contact layer 6 or the insulating layer 7 having a low thermal conductivity. A heat dissipation mechanism that suppresses temperature rise is provided. Further, by forming the dummy electrode 9 in non-contact with the p-type drive electrode 8, an increase in parasitic capacitance of the p-type drive electrode 8 is suppressed.

[第2の実施形態]
半導体レーザ素子に対する要求は、近年のモバイル端末によるインターネットアクセス量の増大やクラウドをベースとしたストレージやコンピューティングの急速な普及に伴い、より増大している。各種ネットワーク、たとえば携帯電話基地局とコアネットワーク間、データセンタ間、もしくはデータセンタ内のネットワーク等の帯域が逼迫し始めてきており、ネットワークの大容量化、高速化の要求に伴い、近年はアクセス網からHPC(High Performance Computer)、データセンタ、ストレージ等の通信システムにまで光技術の適用範囲が広がってきている。例えば、データセンタに使われているサーバーラックではラック間やラック内の通信が銅線によるものであったが、銅線ベースの通信では高速化に伴い通信距離が短くなるため、光技術を取り入れた光インタコネクションの技術が期待されている。
[Second Embodiment]
The demand for semiconductor laser devices is increasing with the recent increase in Internet access by mobile terminals and the rapid spread of cloud-based storage and computing. Bandwidths of various networks, such as mobile phone base stations and core networks, data centers, or networks within data centers, are beginning to become tight, and in recent years there has been a demand for higher capacity and higher speed of networks. The range of application of optical technology is expanding from networks to communication systems such as HPC (High Performance Computer), data centers, and storage. For example, in server racks used in data centers, communication between racks and within racks was performed using copper wires. However, in communication based on copper wires, the communication distance becomes shorter as the speed increases, so optical technology is adopted. Optical interconnection technology is expected.

光通信システムが活用されてきた主な市場である長距離、中距離の通信網では、光通信の大容量化や高速化を目指して、波長多重(WDM、Wavelength Division Multiplexing)、時間多重(TDM、Time Division Multiplexing)からマルチコアファイバ等を用いた空間多重化の技術開発や、光信号の振幅変調から位相や偏波による多値化の技術開発が盛んになっている。これらの技術の進展により、大容量かつ高速な通信ネットワークの構築が実現できると予想されるが、システム構成の変更に伴うデバイス構成の変更が大きく、アクセス網に求められる低コスト化を数年以内に実現することは難しいものと思われる。また、アクセス網の素子に求められる小型化にもすぐに対応できないものと思われる。   In long- and medium-distance communication networks, which are the main markets where optical communication systems have been utilized, aiming for large-capacity and high-speed optical communication, wavelength division multiplexing (WDM), time division multiplexing (TDM) From time division multiplexing, the development of technology for spatial multiplexing using multi-core fibers and the like, and the development of technology for multilevel conversion from amplitude modulation of optical signals to phases and polarizations are becoming popular. With the development of these technologies, it is expected that a large-capacity and high-speed communication network can be built. However, the device configuration changes due to the system configuration change are large, and the cost reduction required for the access network is within several years. It seems difficult to realize. In addition, it seems that the miniaturization required for the elements of the access network cannot be dealt with immediately.

そこで、アクセス網の大容量化を実現する1つのアプローチとして、並列高密度化が試みられている。最近注目を集めているいわゆるSiホトニクス技術は並列高密度化技術に適用可能であると考えられており、例えば、InP系の半導体レーザとCMOSプラットフォーム上に作製したSi変調器をハイブリッド集積した小型光送信器が開発されている。この技術によって10Gbps動作の信号を4chのパラレル伝送によって40GbpsとするQSFP(Quad Small Form-factor Pluggable)トランシーバが製品化されており、CMOSとCMOS駆動の変調器をSOI(Silicon-on-Insulator)基板上に作製することで、小型かつ低コストのトランシーバを実現している。   Therefore, as one approach for realizing an increase in capacity of the access network, parallel densification has been attempted. The so-called Si photonics technology, which has recently attracted attention, is considered to be applicable to parallel densification technology. For example, a compact optical device in which an InP semiconductor laser and a Si modulator fabricated on a CMOS platform are hybrid-integrated. A transmitter has been developed. With this technology, a QSFP (Quad Small Form-factor Pluggable) transceiver has been commercialized, which allows 10 Gbps operation signals to be transmitted at 40 Gbps by 4ch parallel transmission. Fabricating the above realizes a small and low cost transceiver.

上述のようなトランシーバは、1つの半導体レーザからの光をSiプラットフォーム上で4分岐させているが、更に分岐数を増やすためには半導体レーザの数を増やす必要がある。このような構造では半導体レーザのアレイ化技術における光結合や放熱技術の開発が必要不可欠である。そこで、本発明の第2の実施形態に係る半導体レーザ素子1は、本発明をアレイ化した半導体レーザ素子に適用したものであり、以下に説明する。   In the transceiver as described above, the light from one semiconductor laser is branched into four on the Si platform. In order to further increase the number of branches, it is necessary to increase the number of semiconductor lasers. In such a structure, it is indispensable to develop optical coupling and heat dissipation techniques in semiconductor laser array technology. Therefore, the semiconductor laser device 1 according to the second embodiment of the present invention is an application of the present invention to an arrayed semiconductor laser device, which will be described below.

図7は、本発明の第2の実施形態に係る半導体レーザ素子1を示す斜視図である。本発明の第1の実施形態に係る半導体レーザ素子1が単体の半導体レーザ素子であったのに対して、本発明の第2の実施形態に係る半導体レーザ素子1は、複数個のリッジ部11(複数個の導波路部)を有する半導体レーザ素子である。すなわち、アレイ化された半導体レーザ素子であり、複数個の単位素子からなっている。図7に示す通り、半導体多層の上部に、光の出射方向に沿って延伸するリッジ部11が、当該出射方向に垂直な方向(図の横方向)に、複数並んで配置されており、当該複数のリッジ部11が半導体多層の上表面の一部となっている。活性層4のうち、当該複数のリッジ部11の下方に位置する部分それぞれを含んで、複数の光導波路部が形成されている。当該複数の光導波路部は、光の出射方向(リッジ部11の延伸方向)に垂直な方向(図の横方向)に並んで形成される。なお、図7には2個の単位素子が示されているが、単位素子の数は適宜選択することが出来るのは言うまでもない。第2の実施形態に係る半導体レーザ素子1の単位素子1個の構造は、第1の実施形態に係る半導体レーザ素子1の構造と同じである。なお、n型駆動電極3は、全ての単位素子について共通電極となっている。第2の実施形態に係る半導体レーザ素子1は、上述の通り、複数個の単位素子それぞれは、リッジ部11とその両側に第1のバンク部12と第2のバンク部13とを含んでおり、隣り合う2個の単位素子において、第1の側方側(図の左側)の単位素子の第2バンク部13と、第2の側方側(図の右側)の単位素子の第1バンク部12とで、1個のバンク部を形成している。かかるバンク部の上方に、第1の側方側の単位素子のp型駆動電極8と、第2の側方側の単位素子のダミー電極9とがともに形成されるが、当該p型駆動電極8と当該ダミー電極9とは、非接触で形成される。すなわち、かかるバンク部の上方において、当該p型駆動電極8と当該ダミー電極9の電極も形成されていない部分がある。このように、半導体レーザ素子1をアレイ化することで、大容量光通信に好適な半導体レーザ素子が得られる。また、n型駆動電極3を全単位素子で一体形成することができるため、製造工程が単純化され、製造コストの増大が抑制されるという利点もある。   FIG. 7 is a perspective view showing a semiconductor laser device 1 according to the second embodiment of the present invention. Whereas the semiconductor laser device 1 according to the first embodiment of the present invention is a single semiconductor laser device, the semiconductor laser device 1 according to the second embodiment of the present invention includes a plurality of ridge portions 11. This is a semiconductor laser device having (a plurality of waveguide portions). That is, it is an arrayed semiconductor laser element, and is composed of a plurality of unit elements. As shown in FIG. 7, a plurality of ridge portions 11 extending along the light emission direction are arranged side by side in a direction perpendicular to the emission direction (lateral direction in the figure) on the upper part of the semiconductor multilayer. A plurality of ridge portions 11 are part of the upper surface of the semiconductor multilayer. A plurality of optical waveguide portions are formed including portions of the active layer 4 located below the plurality of ridge portions 11. The plurality of optical waveguide portions are formed side by side in a direction (lateral direction in the drawing) perpendicular to the light emitting direction (stretching direction of the ridge portion 11). Although two unit elements are shown in FIG. 7, it goes without saying that the number of unit elements can be appropriately selected. The structure of one unit element of the semiconductor laser element 1 according to the second embodiment is the same as the structure of the semiconductor laser element 1 according to the first embodiment. The n-type drive electrode 3 is a common electrode for all unit elements. In the semiconductor laser device 1 according to the second embodiment, as described above, each of the plurality of unit elements includes the ridge portion 11 and the first bank portion 12 and the second bank portion 13 on both sides thereof. In the two adjacent unit elements, the second bank portion 13 of the unit element on the first lateral side (left side in the figure) and the first bank of the unit element on the second side side (right side in the figure) The part 12 forms one bank part. The p-type drive electrode 8 of the first side unit element and the dummy electrode 9 of the second side unit element are formed together above the bank portion. 8 and the dummy electrode 9 are formed in a non-contact manner. That is, there is a portion where the p-type drive electrode 8 and the dummy electrode 9 are not formed above the bank portion. Thus, by arranging the semiconductor laser elements 1 in an array, a semiconductor laser element suitable for large-capacity optical communication can be obtained. In addition, since the n-type drive electrode 3 can be integrally formed with all unit elements, there is an advantage that the manufacturing process is simplified and an increase in manufacturing cost is suppressed.

図7に示す第2の実施形態に係る半導体レーザ素子1は、アレイ化によってレーザ素子の並列高密度化を達成し、単体のレーザ素子の場合よりも利用可能なチャネルを増やして、大容量光通信に適した半導体レーザ素子1を提供するものである。また、図7のようにアレイ化した半導体レーザ素子1の場合、ジャンクションアップ実装することとすると、ワイヤボンディングの本数が増え、工程が複雑化し、制作コストが増大してしまう。一方、ジャンクションダウン実装の場合、p型駆動電極8はサブマウントにパターン化された配線に実装すればよく、n型駆動電極3はアレイ全体で共通電極となっているためワイヤボンディングの本数が増大せず、結果として工程が単純になり、製造コストの増大を抑制できる。   The semiconductor laser device 1 according to the second embodiment shown in FIG. 7 achieves a high-density parallel arrangement of laser devices by arraying, and increases the number of channels that can be used as compared with the case of a single laser device. A semiconductor laser device 1 suitable for communication is provided. Further, in the case of the semiconductor laser elements 1 arrayed as shown in FIG. 7, if the junction-up mounting is performed, the number of wire bonding increases, the process becomes complicated, and the production cost increases. On the other hand, in the case of junction down mounting, the p-type drive electrode 8 may be mounted on the wiring patterned on the submount, and the n-type drive electrode 3 is a common electrode throughout the array, so the number of wire bonding increases. As a result, the process becomes simple and an increase in manufacturing cost can be suppressed.

小型なマルチチャネル光トランシーバを実現するためには、ICと光素子の近接配置や光素子のアレイ化実装技術が必要になる。さらに、光トランシーバの省電力化のためには、半導体光素子の駆動電力の低減やアンクールド動作が必要になる。光トランシーバの動作環境温度としては、例えば0〜85℃の低温〜高温範囲での動作が求められる。半導体レーザは発振時に発熱するため、高温時の活性層温度は外気温度よりも高くなり、熱損傷などの危険性が生じる。マルチチャネルトランシーバの場合、隣接する半導体レーザ素子による熱干渉や、ICドライバの近接配置による熱干渉によって半導体レーザ素子の活性層温度が更に上昇するため、半導体レーザ素子の活性層温度を低下させる必要があり、レーザからの発熱を効率よく放熱する機構を設ける必要がある。   In order to realize a small multi-channel optical transceiver, it is necessary to have an IC and an optical element in close proximity and an optical element array mounting technology. Furthermore, in order to save power in the optical transceiver, it is necessary to reduce the driving power of the semiconductor optical device and to perform an uncooled operation. As the operating environment temperature of the optical transceiver, for example, operation in a low temperature to high temperature range of 0 to 85 ° C. is required. Since a semiconductor laser generates heat during oscillation, the active layer temperature at a high temperature becomes higher than the outside air temperature, and there is a risk of thermal damage. In the case of a multi-channel transceiver, the active layer temperature of the semiconductor laser element further rises due to thermal interference caused by adjacent semiconductor laser elements and thermal interference caused by the close placement of the IC driver. Therefore, it is necessary to lower the active layer temperature of the semiconductor laser element. It is necessary to provide a mechanism for efficiently radiating the heat generated from the laser.

第2の実施形態では、第1の実施形態の場合と同様に、ダミー電極9をクラッド層5の上表面の一部に形成することにより、熱伝導率の低いコンタクト層6や絶縁層7を介さず放熱することを可能とし、活性層4の温度上昇を抑制する放熱機構を提供している。また、ダミー電極9をp型駆動電極8と非接触で形成することにより、p型駆動電極8の寄生容量の増大を抑制している。   In the second embodiment, as in the case of the first embodiment, the dummy electrode 9 is formed on a part of the upper surface of the clad layer 5 so that the contact layer 6 and the insulating layer 7 having low thermal conductivity are formed. A heat dissipating mechanism is provided that can dissipate heat without intervening and suppress the temperature rise of the active layer 4. Further, by forming the dummy electrode 9 in non-contact with the p-type drive electrode 8, an increase in parasitic capacitance of the p-type drive electrode 8 is suppressed.

[第3の実施形態]
図8は、本発明の第3の実施形態に係る半導体レーザ素子1の断面図である。本発明の第1又は第2の実施形態との相違点は、ダミー電極9がクラッド層5ではなくコンタクト層6の頂上面に形成されている点である。つまり、本実施形態における第2コンタクト領域は、第1又は第2の実施形態における第2コンタクト領域と同様に、半導体多層のうち第1バンク部12の頂上面の一部である。しかし、かかる第1バンク部12の頂上面の一部は、クラッド層5の頂上面の一部である第1の実施形態と異なり、コンタクト層6の頂上面の一部である。本実施形態における第2コンタクト領域は、ダミー電極9とコンタクト層6の界面であるともいえる。また、上記相違点の他は、第3の実施形態に係る半導体レーザ素子1は、第1又は第2の実施形態に係る半導体レーザ素子1と共通の構造を有する。本実施形態におけるサブマウントへの実装方法としては、ジャンクションアップもしくはジャンクションダウンのどちらでもよい点も同様である。また、単位素子単体で機能するが、アレイ化した場合にさらに大容量の光通信に利用することができる点も同様である。
[Third Embodiment]
FIG. 8 is a cross-sectional view of a semiconductor laser device 1 according to the third embodiment of the present invention. The difference from the first or second embodiment of the present invention is that the dummy electrode 9 is formed not on the cladding layer 5 but on the top surface of the contact layer 6. That is, the second contact region in the present embodiment is a part of the top surface of the first bank portion 12 in the semiconductor multilayer, like the second contact region in the first or second embodiment. However, a part of the top surface of the first bank portion 12 is a part of the top surface of the contact layer 6, unlike the first embodiment, which is a part of the top surface of the cladding layer 5. It can be said that the second contact region in the present embodiment is an interface between the dummy electrode 9 and the contact layer 6. In addition to the above differences, the semiconductor laser device 1 according to the third embodiment has a common structure with the semiconductor laser device 1 according to the first or second embodiment. The mounting method on the submount in this embodiment is the same in that either junction up or junction down may be used. The unit element functions as a single unit, but the same applies to the case where the unit element can be used for optical communication with a larger capacity.

図3に示したように、コンタクト層6の材料であるInGaAsは熱伝導率がInPよりも1桁程度小さいため、第3の実施形態の放熱性能は第1の実施形態の場合より若干劣る。しかし、製造工程において第2コンタクト領域に位置するコンタクト層6を除去する工程を必要としておらず、より簡易な製造工程によって第3の実施形態に係る半導体レーザ素子を作製することが出来、製造コストの低減が実現される。本実施形態であっても、ダミー電極9を形成しない場合に比べて放熱性能が向上するため、製造コストと放熱性能のバランスを考慮して、第1又は第2の実施形態と本実施形態を使い分けることができる。   As shown in FIG. 3, InGaAs, which is the material of the contact layer 6, has a thermal conductivity that is about an order of magnitude smaller than that of InP. Therefore, the heat dissipation performance of the third embodiment is slightly inferior to that of the first embodiment. However, the process for removing the contact layer 6 located in the second contact region is not required in the manufacturing process, and the semiconductor laser device according to the third embodiment can be manufactured through a simpler manufacturing process. Is reduced. Even in the present embodiment, since the heat dissipation performance is improved as compared with the case where the dummy electrode 9 is not formed, the first or second embodiment and the present embodiment are considered in consideration of the balance between the manufacturing cost and the heat dissipation performance. Can be used properly.

なお、上述の通り、第2コンタクト領域はコンタクト層6の頂上面の一部であり、第2コンタクト領域にダミー電極9が形成されており、製造工程において第2コンタクト領域の上方に積層された絶縁層7は除去されている。本実施形態では、絶縁層7を除去する際やダミー電極9を形成する際の作製誤差等を考慮して、絶縁層7が除去される領域は、第2コンタクト領域(ダミー電極9が形成される領域)よりも周辺に広がっており、図7に示す通り、ダミー電極9の周囲にはコンタクト層6の頂上面が露出した領域がある。   As described above, the second contact region is a part of the top surface of the contact layer 6, the dummy electrode 9 is formed in the second contact region, and is stacked above the second contact region in the manufacturing process. The insulating layer 7 has been removed. In the present embodiment, in consideration of manufacturing errors when the insulating layer 7 is removed or the dummy electrode 9 is formed, the region from which the insulating layer 7 is removed is the second contact region (the dummy electrode 9 is formed). As shown in FIG. 7, there is a region where the top surface of the contact layer 6 is exposed around the dummy electrode 9.

また、本実施形態では、ダミー電極9が半導体多層の上表面に形成される領域は、すべてコンタクト層6の頂上面となっているが、これに限定されることはない。ダミー電極9がp型駆動電極8と非接触で形成される状況であれば、ダミー電極9が絶縁層7の頂上面にまで及んでいてもよい。さらに、ダミー電極9とp型駆動電極8との電気的接続を抑制するために、p型駆動電極8は、第1バンク部12の上方において、絶縁層7の上表面に形成され、コンタクト層6の上表面と物理的に接触していないことが望ましい。また、アレイ化された半導体レーザ素子において、隣り合う第1の側方側の単位素子のp型駆動電極8と、第2の側方側の単位素子のダミー電極9についても同様であり、当該ダミー電極9と当該p型駆動電極8との電気的接続を抑制するために、当該p型駆動電極8は、第2バンク部13の上方において、絶縁層7の上表面に形成され、コンタクト層6の上表面と物理的に接触していないことが望ましい。   In the present embodiment, the region where the dummy electrode 9 is formed on the upper surface of the semiconductor multilayer is all the top surface of the contact layer 6, but is not limited thereto. As long as the dummy electrode 9 is formed in a non-contact manner with the p-type drive electrode 8, the dummy electrode 9 may extend to the top surface of the insulating layer 7. Further, in order to suppress the electrical connection between the dummy electrode 9 and the p-type drive electrode 8, the p-type drive electrode 8 is formed on the upper surface of the insulating layer 7 above the first bank portion 12, and the contact layer It is desirable not to be in physical contact with the upper surface of 6. The same applies to the p-type drive electrode 8 of the adjacent first side unit element and the dummy electrode 9 of the second side unit element in the arrayed semiconductor laser elements. In order to suppress electrical connection between the dummy electrode 9 and the p-type drive electrode 8, the p-type drive electrode 8 is formed on the upper surface of the insulating layer 7 above the second bank portion 13, and contact layer It is desirable not to be in physical contact with the upper surface of 6.

[第4の実施形態]
図9は、本発明の第4の実施形態に係る光モジュールの断面図である。本実施形態に係る光モジュールは、第1乃至第3の実施形態のいずれかに係る半導体レーザ素子1と、当該半導体レーザ素子1がジャンクションダウン実装されるサブマウント30と、を含んでいる。半導体レーザ素子1のp型駆動電極8とダミー電極9とがサブマウント30に半田によりろう付けされている。図9は、図2に示した第1の実施形態に係る半導体レーザ素子1をサブマウント30にジャンクションダウン実装した場合を図示している。なお、第2又は第3の実施形態に係る半導体レーザ素子1をサブマウント30にジャンクションダウン実装することとしてもよいのは言うまでもない。すなわち、本実施形態に係る半導体レーザ素子は、単体の半導体レーザ素子であっても、アレイ化された半導体レーザ素子であってもよい。アレイ化された半導体レーザ素子1をジャンクションダウン実装することにより、ワイヤボンディングの本数を減らすことができるという利点がある。いずれの場合であっても、半導体レーザ素子ではサブマウント30側から吸熱もしくは放熱することが一般的であるため、サブマウント30に接している駆動電極面からの放熱経路をより効果的にする必要がある。
[Fourth Embodiment]
FIG. 9 is a cross-sectional view of an optical module according to the fourth embodiment of the present invention. The optical module according to the present embodiment includes the semiconductor laser device 1 according to any one of the first to third embodiments, and a submount 30 on which the semiconductor laser device 1 is junction-down mounted. The p-type drive electrode 8 and the dummy electrode 9 of the semiconductor laser element 1 are brazed to the submount 30 with solder. FIG. 9 shows a case where the semiconductor laser device 1 according to the first embodiment shown in FIG. Needless to say, the semiconductor laser device 1 according to the second or third embodiment may be junction-down mounted on the submount 30. That is, the semiconductor laser element according to the present embodiment may be a single semiconductor laser element or an arrayed semiconductor laser element. There is an advantage that the number of wire bondings can be reduced by junction-down mounting the arrayed semiconductor laser elements 1. In any case, the semiconductor laser element generally absorbs heat or dissipates heat from the submount 30 side, so it is necessary to make the heat dissipation path from the drive electrode surface in contact with the submount 30 more effective. There is.

p型駆動電極8及びダミー電極9とサブマウント30は、それぞれp型駆動電極側半田31とダミー電極側半田32を通じて接続されている。このような実装を行うことにより、上述のp型駆動電極側放熱経路22及びダミー電極側放熱経路23はサブマウント30へ熱を逃がす経路となり、放熱性能が格段に向上する。また、リッジ部11に半田が接触すると、融着時にオーミック特性の劣化や熱応力によるひずみが発生し、半導体レーザ素子のレーザ特性が劣化する。そのため、本実施形態では、リッジ部11とサブマウント30の間に空隙が設けられている。ここで、ダミー電極9は、熱伝導率の低い層であるコンタクト層6と絶縁層7を除去してクラッド層5の上表面に形成されているため、頂上面の高さはp型駆動電極8の高さと異なっている。p型駆動電極8とダミー電極9とを同一工程で積層した場合、p型駆動電極8とダミー電極9の頂上面の高さの差は、第2バンク部13におけるコンタクト層6と絶縁層7の厚みの和に相当し、本実施形態では500〜1000nmとなる。そのため、本実施形態では、p型駆動電極側半田31よりもダミー電極側半田32を厚くし、p型駆動電極8とダミー電極9の高さの差を相殺するように構成している。このような構成を採用することにより、半導体レーザ素子1がサブマウント30に対してより水平に近づけて搭載され、光モジュールとした場合の光の出射方向の傾き等が抑制される。   The p-type drive electrode 8, the dummy electrode 9, and the submount 30 are connected through a p-type drive electrode side solder 31 and a dummy electrode side solder 32, respectively. By performing such mounting, the p-type drive electrode side heat dissipation path 22 and the dummy electrode side heat dissipation path 23 described above become paths for releasing heat to the submount 30, and the heat dissipation performance is remarkably improved. Further, when the solder contacts the ridge portion 11, ohmic characteristics are deteriorated or distortion due to thermal stress occurs at the time of fusion, and the laser characteristics of the semiconductor laser element are deteriorated. Therefore, in the present embodiment, a gap is provided between the ridge portion 11 and the submount 30. Here, since the dummy electrode 9 is formed on the upper surface of the cladding layer 5 by removing the contact layer 6 and the insulating layer 7 which are layers having low thermal conductivity, the height of the top surface is the p-type drive electrode. It is different from the height of 8. When the p-type drive electrode 8 and the dummy electrode 9 are stacked in the same process, the difference in height between the top surfaces of the p-type drive electrode 8 and the dummy electrode 9 is the contact layer 6 and the insulating layer 7 in the second bank portion 13. In this embodiment, the thickness is 500 to 1000 nm. For this reason, in this embodiment, the dummy electrode side solder 32 is made thicker than the p type drive electrode side solder 31 so as to cancel the difference in height between the p type drive electrode 8 and the dummy electrode 9. By adopting such a configuration, the semiconductor laser device 1 is mounted closer to the horizontal with respect to the submount 30, and the inclination of the light emission direction in the case of an optical module is suppressed.

ここで、第2バンク部13におけるコンタクト層6の「厚み」とは、第2バンク部13に形成されるコンタクト層6の層厚のうち最大値をいうものとする。絶縁層7に関しても同様である。また、p型駆動電極8の頂上面の「高さ」とは、n型駆動電極3の下表面から測ったp型駆動電極8の頂上面の高さのうち最大値をいうものとする。ダミー電極9の頂上面の高さについても同様である。なお、高さを測る基準点の取り方には自由度があるが、ここで注目する量はp型駆動電極8とダミー電極9の頂上面の高さの差であるため、基準点の取り方には依存しない。   Here, the “thickness” of the contact layer 6 in the second bank portion 13 refers to the maximum value among the layer thicknesses of the contact layer 6 formed in the second bank portion 13. The same applies to the insulating layer 7. The “height” of the top surface of the p-type drive electrode 8 is the maximum value of the heights of the top surface of the p-type drive electrode 8 measured from the lower surface of the n-type drive electrode 3. The same applies to the height of the top surface of the dummy electrode 9. Although there is a degree of freedom in taking the reference point for measuring the height, the amount of attention here is the difference in height between the top surfaces of the p-type drive electrode 8 and the dummy electrode 9, so It does not depend on the direction.

図10は、熱抵抗及びp型駆動電極8の寄生容量を示す図である。図10には、図5に示す第1の比較例に係る半導体レーザ素子をサブマウントにジャンクションダウン実装して光モジュールとした場合(以下の説明において、第1の比較例の場合と称する)と、図6に示す第2の比較例に係る半導体レーザ素子をサブマウントにジャンクションダウン実装して光モジュールとした場合(以下の説明において、第2の比較例の場合と称する)と、第4の実施形態に係る光モジュールの場合とが、それぞれ示されている。縦軸は熱抵抗及びp型駆動電極8の寄生容量を、図5に示す第1の比較例に対する相対値で表している。横軸は構造の別を現し、左から順に、図5に示す第1の比較例の場合、図6に示す第2の比較例の場合、図9に示す本発明の第4の実施形態の場合である。グラフ中に、黒塗りの菱型を用いて熱抵抗の相対値が示され、白塗りの四角を用いてp型駆動電極8の寄生容量の相対値が示されている。   FIG. 10 is a diagram showing the thermal resistance and the parasitic capacitance of the p-type drive electrode 8. FIG. 10 shows a case where the semiconductor laser device according to the first comparative example shown in FIG. 5 is junction-down mounted on a submount to form an optical module (hereinafter referred to as the case of the first comparative example). , When the semiconductor laser device according to the second comparative example shown in FIG. 6 is junction-down mounted on the submount to form an optical module (in the following description, referred to as the second comparative example), The case of the optical module according to the embodiment is shown respectively. The vertical axis represents the thermal resistance and the parasitic capacitance of the p-type drive electrode 8 as relative values with respect to the first comparative example shown in FIG. The horizontal axis represents the structure, and in order from the left, in the case of the first comparative example shown in FIG. 5, in the case of the second comparative example shown in FIG. 6, in the fourth embodiment of the present invention shown in FIG. Is the case. In the graph, the relative value of the thermal resistance is shown using a black diamond, and the relative value of the parasitic capacitance of the p-type drive electrode 8 is shown using a white square.

第2の比較例の場合に注目すると、第1の比較例の場合に比べて熱抵抗が2割弱減少している。しかし、同時にp型駆動電極8の寄生容量が3割ほど増加している。一方で、本発明の第4の実施形態の場合、p型駆動電極8の寄生容量は基本構造の場合から変化が無く、熱抵抗は第2の比較例の場合からさらに数分減少している。これらのことから、本発明の第4実施形態により、p型駆動電極8の寄生容量を第1の比較例の場合と同程度に抑制しつつ、第2の比較例の場合よりさらに放熱性能の良い半導体レーザ素子1が提供されることがわかる。   When attention is paid to the case of the second comparative example, the thermal resistance is reduced by a little less than 20% compared to the case of the first comparative example. However, at the same time, the parasitic capacitance of the p-type drive electrode 8 is increased by about 30%. On the other hand, in the case of the fourth embodiment of the present invention, the parasitic capacitance of the p-type drive electrode 8 is not changed from the case of the basic structure, and the thermal resistance is further reduced by several minutes from the case of the second comparative example. . From these facts, according to the fourth embodiment of the present invention, the parasitic capacitance of the p-type drive electrode 8 is suppressed to the same level as in the first comparative example, and the heat dissipation performance is further improved than in the second comparative example. It can be seen that a good semiconductor laser device 1 is provided.

[第5の実施形態]
図11は、本発明の第5の実施形態に係る光モジュールの断面図である。上述した第4の実施形態に係る光モジュールにおいて、ダミー電極側半田32の厚みをp型駆動電極側半田31の厚みより厚くすることにより、厚みが等しい場合と比べて、半導体レーザ素子1をサブマウント30により水平に近づけて搭載することを実現している。本実施形態に係る光モジュールは、半導体レーザ素子1とサブマウント30とを備えるが、第4の実施形態に係る光モジュールと異なり、ダミー電極側半田32の厚みとp型駆動電極側半田31の厚みは等しい。しかし、本発明に係る半導体レーザ素子1では、第4の実施形態に係る半導体レーザ素子1と異なり、ダミー電極9の厚みがp型駆動電極8の厚みより厚くなるよう、ダミー電極9が形成されている。上述の点以外については、本実施形態に係る光モジュールは、第4の実施形態に係る光モジュールと同じ構造をしている。すなわち、本実施形態に係る半導体レーザ素子1は、上述のダミー電極9の厚みがp型駆動電極8の厚みより厚くなっていること以外は、第1乃至第3の実施形態のいずれかに係る半導体レーザ素子1と共通する構造をしている。
[Fifth Embodiment]
FIG. 11 is a cross-sectional view of an optical module according to the fifth embodiment of the present invention. In the optical module according to the above-described fourth embodiment, the thickness of the dummy electrode side solder 32 is made larger than the thickness of the p-type drive electrode side solder 31, so that the semiconductor laser device 1 is sub-assembled compared to the case where the thickness is equal. It is realized to be mounted close to the horizontal by the mount 30. The optical module according to the present embodiment includes the semiconductor laser device 1 and the submount 30. Unlike the optical module according to the fourth embodiment, the thickness of the dummy electrode side solder 32 and the p-type drive electrode side solder 31 are different. The thickness is equal. However, in the semiconductor laser device 1 according to the present invention, unlike the semiconductor laser device 1 according to the fourth embodiment, the dummy electrode 9 is formed so that the thickness of the dummy electrode 9 is larger than the thickness of the p-type drive electrode 8. ing. Except for the points described above, the optical module according to the present embodiment has the same structure as the optical module according to the fourth embodiment. That is, the semiconductor laser device 1 according to this embodiment is related to any one of the first to third embodiments except that the thickness of the dummy electrode 9 is larger than the thickness of the p-type drive electrode 8. The semiconductor laser device 1 has a common structure.

本実施形態に係る半導体レーザ素子1では、ダミー電極9の厚みをp型駆動電極8のうち第2バンク部13に形成される部分の厚みよりも厚くして、厚みが等しい場合と比較して、両電極の頂上面の高さの差を減らしている。すなわち、p型駆動電極8の頂上面の高さとダミー電極9の頂上面の高さの差を、第2バンク部13における絶縁層7の厚みとコンタクト層6の厚みの和より小さくしている。このような構成を採用することにより、半田の厚み調整を省略しても、半導体レーザ素子1をサブマウント30に対してより水平に近づけて搭載することができる。ここで、ダミー電極9の厚みは、第2バンク部13におけるコンタクト層6と絶縁層7の厚みの和に相当する分だけ、p型駆動電極8のうち第2バンク部13に形成される部分の厚みより厚いことが望ましい。   In the semiconductor laser device 1 according to the present embodiment, the dummy electrode 9 is made thicker than the portion of the p-type drive electrode 8 formed in the second bank portion 13 as compared with the case where the thickness is equal. The difference in height between the top surfaces of both electrodes is reduced. That is, the difference between the height of the top surface of the p-type drive electrode 8 and the height of the top surface of the dummy electrode 9 is made smaller than the sum of the thickness of the insulating layer 7 and the thickness of the contact layer 6 in the second bank portion 13. . By adopting such a configuration, it is possible to mount the semiconductor laser element 1 closer to the submount 30 even when solder thickness adjustment is omitted. Here, the thickness of the dummy electrode 9 corresponds to the sum of the thicknesses of the contact layer 6 and the insulating layer 7 in the second bank portion 13, and the portion of the p-type drive electrode 8 formed in the second bank portion 13. It is desirable to be thicker than.

一般に、p型駆動電極側半田31の厚みとダミー電極側半田32の厚みとを変えて形成することは、製造工程を複雑にし、製造コストの増大を招いてしまう。しかしながら、本実施形態に係る光モジュールでは、半導体レーザ素子1において、ダミー電極9の厚みをp型駆動電極8の厚みより厚くすることにより、厚みが等しい場合と比べて、半導体レーザ素子1をサブマウント30により水平に近づけて搭載することを実現している。   In general, changing the thickness of the p-type drive electrode side solder 31 and the thickness of the dummy electrode side solder 32 complicates the manufacturing process and increases the manufacturing cost. However, in the optical module according to the present embodiment, in the semiconductor laser element 1, the thickness of the dummy electrode 9 is made larger than the thickness of the p-type drive electrode 8, so that the semiconductor laser element 1 is sub-assembled compared to the case where the thickness is equal. It is realized to be mounted close to the horizontal by the mount 30.

ダミー電極9の厚みとp型駆動電極8の厚みとを変えて形成する工程は、p型駆動電極側半田31の厚みとダミー電極側半田32の厚みとを変えて形成する工程と比較して、より簡便に実現することが可能であり、製造工程の簡便化と製造コストの低減を実現することが出来る。具体的な方法として、ダミー電極9とp型駆動電極8の形成方法を変えてもよいし、ダミー電極9とp型駆動電極8とを共通する工程で作製した後にダミー電極9を金メッキによってさらに厚く形成してもよい。また、ダミー電極9とp型駆動電極8とを共通する工程で作製した後に化学的機械研磨(Chemical Mechanical Polishing、CMP)によってp型駆動電極8の頂上面の高さとダミー電極9の頂上面の高さをより近づけてもよい。これら方法を組み合わせてもよいのは言うまでもなく、例えば、ダミー電極9を金メッキによってさらに厚く形成した後に化学的機械研磨を施してもよい。   The process of changing the thickness of the dummy electrode 9 and the thickness of the p-type drive electrode 8 is compared with the process of changing the thickness of the p-type drive electrode side solder 31 and the thickness of the dummy electrode side solder 32. Therefore, it is possible to realize more simply, and it is possible to realize the simplification of the manufacturing process and the reduction of the manufacturing cost. As a specific method, the method of forming the dummy electrode 9 and the p-type drive electrode 8 may be changed. After the dummy electrode 9 and the p-type drive electrode 8 are manufactured in a common process, the dummy electrode 9 is further plated by gold plating. You may form thickly. Further, after the dummy electrode 9 and the p-type drive electrode 8 are manufactured in a common process, the height of the top surface of the p-type drive electrode 8 and the top surface of the dummy electrode 9 are improved by chemical mechanical polishing (CMP). The height may be closer. Needless to say, these methods may be combined. For example, the dummy electrode 9 may be further thickened by gold plating and then subjected to chemical mechanical polishing.

[第6の実施形態]
図12は、本発明の第6の実施形態に係る光モジュールの断面図である。本実施形態に係る光モジュールは、半導体レーザ素子1とサブマウント30とを備えるが、本実施形態に係る半導体レーザ素子1と第5の実施形態に係る半導体レーザ素子1との違いは、p型駆動電極8の頂上面の高さとダミー電極9の頂上面の高さとの差を、両電極の厚みを変えずに、第2バンク部13の下方において半導体多層の一部を積層しないことによって相殺している点である。それ以外については、本実施形態に係る光モジュールは、第5の実施形態に係る光モジュールと共通する構造をしている。
[Sixth Embodiment]
FIG. 12 is a cross-sectional view of an optical module according to the sixth embodiment of the present invention. The optical module according to the present embodiment includes the semiconductor laser element 1 and the submount 30. The difference between the semiconductor laser element 1 according to the present embodiment and the semiconductor laser element 1 according to the fifth embodiment is p-type. The difference between the height of the top surface of the drive electrode 8 and the height of the top surface of the dummy electrode 9 is canceled by not stacking a part of the semiconductor multilayer below the second bank portion 13 without changing the thickness of both electrodes. This is the point. Other than that, the optical module according to the present embodiment has the same structure as the optical module according to the fifth embodiment.

本実施形態に係る半導体レーザ素子1では、第2バンク部13の頂上面の高さが、リッジ部11の頂上面の高さより低くなるよう、半導体多層が形成されている。すなわち、第2バンク部13の頂上面とInP基板2の上表面との間に形成される半導体多層の構成は、リッジ部11の頂上面とn型InP基板2の上表面との間に形成される半導体多層の構成と異なっており、前者の半導体多層では後者の半導体多層の構成の一部が形成されていない。具体的には、第2バンク部13の下方に活性層4及びコンタクト層6が積層されていない。リッジ部11の頂上面とInP基板2の上表面との間に形成される半導体多層の構成は、下層から上層へかけて、活性層4、クラッド層5及びコンタクト層6である。第1乃至第5の実施形態において、第2バンク部13の頂上面とInP基板2の上表面との間に形成される半導体多層は、かかる構成と同じであり、半導体多層を構成する各層の厚みもそれぞれ等しく、リッジ部11の頂上面の高さと第2バンク部13の頂上面の高さは等しくなっている。これに対して、本実施形態において、第2バンク部13の頂上面とInP基板2の上表面との間には、活性層4及びコンタクト層6が形成されておらず、半導体多層の構成は、クラッド層5のみである。これにより、第2バンク部13の頂上面の高さは、リッジ部11の頂上面の高さよりも低くすることが出来ている。これにより、第1乃至第5の実施形態に係る半導体レーザ素子1と比較して、第2バンク部13の頂上面の高さをより低く形成することが出来ている。活性層4の厚みは200〜500nmであり、絶縁層7の厚みを活性層4の厚みと同程度に形成することにより、p型駆動電極8とダミー電極9を共通する工程を用いて、ほぼ等しい厚みに形成しても、p型駆動電極8の頂上面の高さとダミー電極9の頂上面との高さの差を相殺することができる。活性層4の厚みが絶縁層7の厚みと等しくするのが望ましい。このような構成を採用することによって、半田の厚み調整を省略しても半導体レーザ素子1をサブマウント30に対してより水平に近づいて搭載することができる。   In the semiconductor laser device 1 according to the present embodiment, the semiconductor multilayer is formed such that the height of the top surface of the second bank portion 13 is lower than the height of the top surface of the ridge portion 11. That is, the configuration of the semiconductor multilayer formed between the top surface of the second bank portion 13 and the top surface of the InP substrate 2 is formed between the top surface of the ridge portion 11 and the top surface of the n-type InP substrate 2. In the former semiconductor multilayer, a part of the latter semiconductor multilayer configuration is not formed. Specifically, the active layer 4 and the contact layer 6 are not stacked below the second bank portion 13. The structure of the semiconductor multilayer formed between the top surface of the ridge 11 and the upper surface of the InP substrate 2 is an active layer 4, a cladding layer 5, and a contact layer 6 from the lower layer to the upper layer. In the first to fifth embodiments, the semiconductor multilayer formed between the top surface of the second bank unit 13 and the upper surface of the InP substrate 2 is the same as this configuration, and each layer constituting the semiconductor multilayer is the same. The thicknesses are also equal, and the height of the top surface of the ridge portion 11 is equal to the height of the top surface of the second bank portion 13. On the other hand, in this embodiment, the active layer 4 and the contact layer 6 are not formed between the top surface of the second bank unit 13 and the upper surface of the InP substrate 2, and the configuration of the semiconductor multilayer is as follows. Only the cladding layer 5 is present. Thereby, the height of the top surface of the second bank portion 13 can be made lower than the height of the top surface of the ridge portion 11. Thereby, the height of the top surface of the second bank portion 13 can be made lower than that of the semiconductor laser device 1 according to the first to fifth embodiments. The thickness of the active layer 4 is 200 to 500 nm, and the thickness of the insulating layer 7 is approximately the same as the thickness of the active layer 4, so that the p-type drive electrode 8 and the dummy electrode 9 are used in a common process. Even if they are formed to have the same thickness, the difference in height between the top surface of the p-type drive electrode 8 and the top surface of the dummy electrode 9 can be offset. It is desirable that the thickness of the active layer 4 is equal to the thickness of the insulating layer 7. By adopting such a configuration, the semiconductor laser device 1 can be mounted closer to the horizontal with respect to the submount 30 even if the solder thickness adjustment is omitted.

本実施形態では、第2バンク部13の下方において活性層4とコンタクト層6の両方を積層しないこととしたが、どちらか一方を積層しない構成としてもよい。その場合であっても、活性層4とコンタクト層6の両方が積層される場合と比較して、p型駆動電極8とダミー電極9の頂上面の高さの差をより小さくすることができる。また、第5の実施形態と第6の実施形態を組み合わせた構成を採用することとしてもよい。すなわち、活性層4の厚みが絶縁層7の厚みより薄い場合に、第2バンク部13の下方には活性層4やコンタクト層6を積層しないこととしつつ、ダミー電極9の厚みをp型駆動電極8のうち第2バンク部に形成される部分の厚みより厚くすることとしてもよい。同様に、活性層4の厚みが絶縁層7の厚みより厚い場合に、第2バンク部13の下方には活性層4やコンタクト層6を積層しないこととしつつ、ダミー電極9の厚みをp型駆動電極8のうち第2バンク部に形成される部分の厚みより薄くすることとしてもよい。例えば、活性層4の厚みが絶縁層7の厚みと異なる場合に、ダミー電極9の厚みとp型駆動電極8のうち第2バンク部に形成される部分の厚みとを異ならせて形成することにより、より水平に近づけて半導体レーザ素子1をサブマウント30に搭載することが出来る。さらに、化学的機械研磨を用いてp型駆動電極8とダミー電極9の頂上面の高さを揃えることとしてもよいし、第4の実施形態におけるp型駆動電極側半田31とダミー電極側半田32の厚みを変える構成を組み合わせてもよい。   In the present embodiment, both the active layer 4 and the contact layer 6 are not stacked below the second bank portion 13, but either one may be stacked. Even in that case, the difference in height between the top surfaces of the p-type drive electrode 8 and the dummy electrode 9 can be made smaller than when both the active layer 4 and the contact layer 6 are laminated. . Moreover, it is good also as employ | adopting the structure which combined 5th Embodiment and 6th Embodiment. That is, when the thickness of the active layer 4 is smaller than the thickness of the insulating layer 7, the thickness of the dummy electrode 9 is set to the p-type drive while the active layer 4 and the contact layer 6 are not stacked below the second bank portion 13. It is good also as making it thicker than the thickness of the part formed in the 2nd bank part among the electrodes 8. FIG. Similarly, when the thickness of the active layer 4 is larger than the thickness of the insulating layer 7, the thickness of the dummy electrode 9 is set to the p-type while the active layer 4 and the contact layer 6 are not stacked below the second bank portion 13. It is good also as making it thinner than the thickness of the part formed in the 2nd bank part among the drive electrodes 8. FIG. For example, when the thickness of the active layer 4 is different from the thickness of the insulating layer 7, the thickness of the dummy electrode 9 and the thickness of the portion formed in the second bank portion of the p-type drive electrode 8 are made different. Thus, the semiconductor laser device 1 can be mounted on the submount 30 closer to the horizontal. Further, the heights of the top surfaces of the p-type drive electrode 8 and the dummy electrode 9 may be made uniform by using chemical mechanical polishing, or the p-type drive electrode side solder 31 and the dummy electrode side solder in the fourth embodiment. You may combine the structure which changes the thickness of 32.

[第7の実施形態]
図13は、本発明の第7の実施形態に係る半導体レーザ素子1の上面図である。第7の実施形態に係る半導体レーザ素子1は、DFBレーザ部17と、集積ミラー40と、を備えており、第1の実施形態に係る半導体レーザ素子1と異なり、n型駆動電極3がInP基板2の上表面側に形成される。集積ミラー40は、リッジ部11とn型駆動電極3の間に形成されている。本実施形態に係るDFBレーザ部17は、n型駆動電極3以外について、第1乃至第6の実施形態に係る半導体レーザ素子1と共通する。本実施形態に係る半導体レーザ素子1では、図13に示すように、n型駆動電極3がp型駆動電極8やダミー電極9と共に素子の上方(積層方向側)から見える構成となっている。次図によってより明らかとなるが、本実施形態では、p型駆動電極8が形成されている場所と異なる場所に、エッチング等により半導体多層を除去して形成したInP基板2に到達する溝部35があり、当該溝部35の底面に達するようにn型駆動電極3が形成されている。また、溝部35底面には絶縁層7が形成されていない。n型駆動電極3は、絶縁層7の上表面及びInP基板2の上表面に連続して広がって形成される。ただし、p型駆動電極8及びダミー電極9と非接触で形成される。第3コンタクト領域とは、InP基板2の上表面のうち半導体多層が積層されない領域であり、溝部35の底面に位置している。第3コンタクト領域は、n型駆動電極3とInP基板2の界面であるともいえる。n型駆動電極3は、第3コンタクト領域を含んで、絶縁層7の上表面までに連続して広がって形成される。絶縁層7は、半導体多層の上表面のうち予め定められた領域に形成される。ここで、予め定められた領域とは、半導体多層の上表面の全域から、少なくとも第1コンタクト領域、第2コンタクト領域、及び集積ミラー40が形成される領域を除く半導体多層の上表面である。また、InP基板2の上表面のうち少なくとも第3コンタクト領域には、絶縁層7は形成されない。なお、レーザ特性向上のため、溝部35の側面のうち少なくともn型駆動電極3が形成される部分に絶縁層7が形成されることが望ましい。n型駆動電極3が活性層4やクラッド層5等に直接接触しないようにするためである。本実施形態に係る半導体レーザ素子1では、InP基板2の下表面にn型駆動電極3を形成しなくてもよいため、InP基板2の下表面側からレーザ光を出射するような面出射型半導体レーザに好適な構成となる。
[Seventh Embodiment]
FIG. 13 is a top view of the semiconductor laser device 1 according to the seventh embodiment of the present invention. The semiconductor laser device 1 according to the seventh embodiment includes a DFB laser unit 17 and an integrated mirror 40. Unlike the semiconductor laser device 1 according to the first embodiment, the n-type drive electrode 3 is an InP. It is formed on the upper surface side of the substrate 2. The integrated mirror 40 is formed between the ridge portion 11 and the n-type drive electrode 3. The DFB laser unit 17 according to the present embodiment is common to the semiconductor laser elements 1 according to the first to sixth embodiments except for the n-type drive electrode 3. In the semiconductor laser device 1 according to the present embodiment, as shown in FIG. 13, the n-type drive electrode 3 is visible from above the device (stacking direction side) together with the p-type drive electrode 8 and the dummy electrode 9. As will be more apparent from the following figure, in the present embodiment, a groove 35 reaching the InP substrate 2 formed by removing the semiconductor multilayer by etching or the like is provided at a place different from the place where the p-type drive electrode 8 is formed. The n-type drive electrode 3 is formed so as to reach the bottom surface of the groove 35. Further, the insulating layer 7 is not formed on the bottom surface of the groove 35. The n-type drive electrode 3 is formed so as to continuously spread on the upper surface of the insulating layer 7 and the upper surface of the InP substrate 2. However, the p-type drive electrode 8 and the dummy electrode 9 are formed in a non-contact manner. The third contact region is a region of the upper surface of the InP substrate 2 where no semiconductor multilayer is stacked, and is located on the bottom surface of the groove 35. It can be said that the third contact region is an interface between the n-type drive electrode 3 and the InP substrate 2. The n-type drive electrode 3 is formed so as to continuously extend to the upper surface of the insulating layer 7 including the third contact region. The insulating layer 7 is formed in a predetermined region on the upper surface of the semiconductor multilayer. Here, the predetermined region is the upper surface of the semiconductor multilayer excluding at least the first contact region, the second contact region, and the region where the integrated mirror 40 is formed from the entire upper surface of the semiconductor multilayer. Further, the insulating layer 7 is not formed at least in the third contact region on the upper surface of the InP substrate 2. In order to improve laser characteristics, it is desirable that the insulating layer 7 is formed on at least a portion of the side surface of the groove 35 where the n-type drive electrode 3 is formed. This is to prevent the n-type drive electrode 3 from coming into direct contact with the active layer 4, the clad layer 5, and the like. In the semiconductor laser device 1 according to this embodiment, the n-type drive electrode 3 does not have to be formed on the lower surface of the InP substrate 2, so that the surface emitting type emits laser light from the lower surface side of the InP substrate 2. The configuration is suitable for a semiconductor laser.

本実施形態に係る半導体レーザ素子1では、リッジ部11の下方に形成された光導波路部の延長線上に集積ミラー40が形成されており、当該延長線のさらに先の上方にn型駆動電極3が形成されている。図13のように半導体レーザ素子1を上方から平面的にみた場合に、当該延長線は、集積ミラー40と、n型駆動電極3が形成されるInP基板2の上表面である第3コンタクト領域を、この順に貫いている。ここで、光導波路部の「延長線」とは、光導波路部の中心を貫く線を延長した線をいうものとする。光導波路部の「延長線」とは、DFBレーザ部17が活性層4の出射側端面から出射する光の光束の中心の延長線であるといってもよい。   In the semiconductor laser device 1 according to the present embodiment, the integrated mirror 40 is formed on the extension line of the optical waveguide part formed below the ridge part 11, and the n-type drive electrode 3 is further above the extension line. Is formed. When the semiconductor laser device 1 is viewed in plan view from above as shown in FIG. 13, the extension line is the third contact region which is the upper surface of the InP substrate 2 on which the integrated mirror 40 and the n-type drive electrode 3 are formed. Are in this order. Here, the “extension line” of the optical waveguide portion means a line obtained by extending a line passing through the center of the optical waveguide portion. The “extension line” of the optical waveguide part may be said to be an extension line at the center of the luminous flux of the light emitted from the emission side end face of the active layer 4 by the DFB laser part 17.

図14は、本発明の第7の実施形態に係る光モジュールの断面図である。本実施形態に係る光モジュールは、本実施形態に係る半導体レーザ素子1とサブマウント30を備えており、半導体レーザ素子1のn型駆動電極3と、p型駆動電極8と、ダミー電極9とが、サブマウント30に半田によってろう付けされてジャンクションダウン実装されている。図14は、サブマウント30に実装される半導体レーザ素子1の図13におけるXIV−XIV線を貫く断面を示している。サブマウント30は、p型駆動電極8、ダミー電極9、及びn型駆動電極3のための配線パターンを有し、それぞれの電極と半田で融着される。すなわち、p型駆動電極8に融着するp型駆動電極側半田31(図示せず)、ダミー電極9に融着するダミー電極側半田32(図示せず)、及びn型駆動電極3に融着するn型駆動電極側半田33により、半導体レーザ素子1はサブマウント30に実装される。ここで、p型駆動電極側半田31は紙面の奥側に、ダミー電極側半田32は紙面の手前側に、それぞれ形成されている。   FIG. 14 is a cross-sectional view of an optical module according to the seventh embodiment of the present invention. The optical module according to the present embodiment includes the semiconductor laser device 1 according to the present embodiment and a submount 30, and includes an n-type drive electrode 3, a p-type drive electrode 8, a dummy electrode 9, and the semiconductor laser device 1. However, the submount 30 is brazed with solder and mounted in a junction-down manner. FIG. 14 shows a cross section through the XIV-XIV line in FIG. 13 of the semiconductor laser device 1 mounted on the submount 30. The submount 30 has wiring patterns for the p-type drive electrode 8, the dummy electrode 9, and the n-type drive electrode 3, and is fused to each electrode with solder. That is, the p-type drive electrode side solder 31 (not shown) fused to the p-type drive electrode 8, the dummy electrode side solder 32 (not shown) fused to the dummy electrode 9, and the n-type drive electrode 3 are fused. The semiconductor laser element 1 is mounted on the submount 30 by the n-type drive electrode side solder 33 to be attached. Here, the p-type drive electrode side solder 31 is formed on the back side of the paper surface, and the dummy electrode side solder 32 is formed on the near side of the paper surface.

本実施形態に係る半導体レーザ素子1は、活性層4を含む光導波路部の延長線上に集積ミラー40が形成された、面出射型半導体レーザである。このようなレーザは、LISEL(Lens Integrated Surface Emitting Laser)と呼ばれ、DFBレーザ部17を基本構造としている。ここで、DFBレーザ部17は、回折格子層16による干渉により格子間隔に応じた特定波長の光以外を打ち消して、特定波長の光を増幅して出射することを特徴とするレーザ部である。出射光の波長の制御が精密に行えるため、近接した波長のレーザ光を同時に用いる光通信等の分野において、波長の読み違いによる混線等を防ぐため広く使われているものである。本実施形態に係る半導体レーザ素子1のように、n型駆動電極3をp型駆動電極8やダミー電極9と同じ側の面に形成することで、全ての電極をサブマウント30にジャンクションダウン実装することが可能となり、ワイヤボンディングを排することができるため、製造コストの増大がさらに抑制されるという利点がある。   The semiconductor laser device 1 according to this embodiment is a surface emitting semiconductor laser in which an integrated mirror 40 is formed on an extension line of an optical waveguide portion including an active layer 4. Such a laser is called a LISEL (Lens Integrated Surface Emitting Laser) and has a DFB laser unit 17 as a basic structure. Here, the DFB laser unit 17 is a laser unit characterized by canceling light other than a specific wavelength corresponding to the grating interval due to interference by the diffraction grating layer 16 to amplify and emit light of a specific wavelength. Since the wavelength of the emitted light can be precisely controlled, it is widely used in the field of optical communication or the like that simultaneously uses laser beams of close wavelengths to prevent crosstalk due to misreading of wavelengths. As in the semiconductor laser device 1 according to the present embodiment, the n-type drive electrode 3 is formed on the same side as the p-type drive electrode 8 and the dummy electrode 9, so that all electrodes are junction-down mounted on the submount 30. This makes it possible to eliminate the wire bonding, which has the advantage of further suppressing an increase in manufacturing cost.

図14における白抜き矢印は、DFBレーザ部17からの出射光の光路を表す。集積ミラー40の鏡面の法線方向は、光導波路部から出射される光の出射方向と斜交しており、DFBレーザ部17からの出射光は集積ミラー40で反射され、反射された光はInP基板2の内部を伝搬して、InP基板2の下表面(裏面)より外部へ出射する。DFBレーザ部17の光導波路部から出射される光の出射方向と集積ミラー40の鏡面の法線方向とがなす角は、45°±10°の範囲が望ましく、さらに望ましくは45°である。集積ミラー40の鏡面の法線方向が光導波路部から出射される光の出射方向と斜交することにより、光導波路部から出射される光はInP基板2の下表面側より外部へ出射されるよう光路変換される。集積ミラー40はこれに限定されることはなく、集積ミラー40で反射された光が、各電極が形成される側より半導体レーザ素子1から外部へ出射されるよう、集積ミラー40が形成されていてもよい。   The white arrow in FIG. 14 represents the optical path of the emitted light from the DFB laser unit 17. The normal direction of the mirror surface of the integrated mirror 40 is obliquely crossed with the emission direction of the light emitted from the optical waveguide portion, and the emitted light from the DFB laser portion 17 is reflected by the integrated mirror 40, and the reflected light is The light propagates inside the InP substrate 2 and exits from the lower surface (back surface) of the InP substrate 2 to the outside. The angle formed by the emission direction of the light emitted from the optical waveguide portion of the DFB laser portion 17 and the normal direction of the mirror surface of the integrated mirror 40 is preferably in the range of 45 ° ± 10 °, and more preferably 45 °. The normal direction of the mirror surface of the integrated mirror 40 obliquely intersects with the emission direction of the light emitted from the optical waveguide portion, so that the light emitted from the optical waveguide portion is emitted from the lower surface side of the InP substrate 2 to the outside. The optical path is changed. The integrated mirror 40 is not limited to this, and the integrated mirror 40 is formed so that light reflected by the integrated mirror 40 is emitted from the semiconductor laser element 1 to the outside from the side on which each electrode is formed. May be.

図14に示す通り、DFBレーザ部17からの出射光は集積ミラー40により図面の垂直上方に光路変換され、無反射膜41が成膜された集積レンズ42を通じて外部に出射される。このような構成を採用することにより、外部光学部品を用いることなく、高効率な直接ファイバ結合が可能となる。このようにレーザ光をInP基板2の下表面側から出射させる場合、ジャンクションダウン実装が望ましい。なお、本実施形態に係る半導体レーザ素子1では、図14に示す通り、DFBレーザ部17の光導波路部の出射側端面(活性層4の出射側端面)の前方にクラッド層5が形成されており、集積ミラー40は、かかるクラッド層5の一部を除去して斜面とすることにより形成される。集積ミラー40がかかる構造となることにより、光導波路部から出射される光が集積ミラー40で反射され、反射された光がInP基板2の下表面側より外部へ出射される。これに対して、集積ミラー40で反射された光が、各電極が形成される側(上表面側)より外部へ出射する場合、集積ミラー40は例えば以下のように形成されればよい。DFBレーザ部17の光導波路部の出射側端面(活性層4の出射側端面)の外側ではクラッド層5などの半導体多層が除去されている。そして、DFBレーザ部17の出射側端面のさらに前方に配置される半導体多層に、集積ミラー40が形成される。集積ミラー40は、DFBレーザ部17から出射される光が上表面側へ反射されるように鏡面が形成されればよい。かかる鏡面の法線方向はDFBレーザ部17から出射される光より上表面側へ傾斜していればよく、出射される光と法線方向のなす角度が45°であることが望ましい。また、集積ミラー40は半導体多層に埋め込まれるものであってもよいし、光路を図面の垂直上方以外の方向に変換するものであってもよい。ただし、集積ミラー40は、一般的な半導体レーザ素子の端面に形成される反射膜(又は反射抑制膜)ではなく、光導波路部端面から出射する光を再び光導波路部へ反射するミラーではない。集積ミラー40は、DFBレーザ部17より出射される光を反射して、InP基板2の下側表面側又は上側表面側より外部へ出射するために配置される。   As shown in FIG. 14, the light emitted from the DFB laser unit 17 is optically path-converted vertically upward in the drawing by the integrated mirror 40, and is emitted to the outside through the integrated lens 42 on which the non-reflective film 41 is formed. By adopting such a configuration, highly efficient direct fiber coupling is possible without using external optical components. When the laser light is emitted from the lower surface side of the InP substrate 2 as described above, junction down mounting is desirable. In the semiconductor laser device 1 according to the present embodiment, as shown in FIG. 14, the cladding layer 5 is formed in front of the emission side end face (the emission side end face of the active layer 4) of the optical waveguide part of the DFB laser part 17. The integrated mirror 40 is formed by removing a part of the cladding layer 5 to form a slope. Since the integrated mirror 40 has such a structure, light emitted from the optical waveguide portion is reflected by the integrated mirror 40, and the reflected light is emitted from the lower surface side of the InP substrate 2 to the outside. On the other hand, when the light reflected by the integrated mirror 40 is emitted to the outside from the side (upper surface side) where each electrode is formed, the integrated mirror 40 may be formed as follows, for example. The semiconductor multilayer such as the cladding layer 5 is removed outside the emission side end face of the optical waveguide part of the DFB laser part 17 (the emission side end face of the active layer 4). Then, the integrated mirror 40 is formed in the semiconductor multilayer disposed further forward of the emission side end face of the DFB laser unit 17. The integrated mirror 40 may have a mirror surface so that the light emitted from the DFB laser unit 17 is reflected to the upper surface side. The normal direction of the mirror surface only needs to be inclined to the upper surface side from the light emitted from the DFB laser unit 17, and the angle formed between the emitted light and the normal direction is preferably 45 °. Further, the integrated mirror 40 may be embedded in a semiconductor multilayer, or may convert the optical path in a direction other than the upper vertical direction in the drawing. However, the integrated mirror 40 is not a reflection film (or reflection suppression film) formed on the end face of a general semiconductor laser element, and is not a mirror that reflects light emitted from the end face of the optical waveguide section again to the optical waveguide section. The integrated mirror 40 is arranged to reflect the light emitted from the DFB laser unit 17 and to emit the light from the lower surface side or the upper surface side of the InP substrate 2 to the outside.

本実施形態に係る半導体レーザ素子1では、n型駆動電極3はInP基板2の上表面と絶縁層7の上表面にわたって形成され、n型駆動電極3の頂上面がn型駆動電極側半田33を介してサブマウント30の配線パターンに融着されている。n型駆動電極側放熱経路24は第1の実施形態等の場合とは異なるが、半導体レーザ素子1のチップ長(図14における左右方向の長さ)は400μm程度であり、発熱部20からn型駆動電極3までの距離はダミー電極側放熱経路23等と比べて長くなっている。また、発熱部20からの熱は、光導波路部の延伸方向よりも、直交する方向、すなわちp型駆動電極8やダミー電極9が形成されている方向に向けてより多く拡散するため、n型駆動電極側放熱経路24の放熱効果はダミー電極側放熱経路23の放熱効果よりも小さいことが予測される。なお、n型駆動電極3の寄生容量への影響は無視できるほどに小さい。なお、n型駆動電極3は、集積ミラー40の周囲にまわり込むようにL字形状やコの字形状で形成されることとしてもよい。その場合も、n型駆動電極3は、p型駆動電極8及びダミー電極9と物理的に接触しないことが必要とされる。   In the semiconductor laser device 1 according to this embodiment, the n-type drive electrode 3 is formed over the upper surface of the InP substrate 2 and the upper surface of the insulating layer 7, and the top surface of the n-type drive electrode 3 is the n-type drive electrode side solder 33. And is fused to the wiring pattern of the submount 30. Although the n-type drive electrode side heat dissipation path 24 is different from that of the first embodiment, the chip length of the semiconductor laser element 1 (the length in the left-right direction in FIG. 14) is about 400 μm. The distance to the mold drive electrode 3 is longer than that of the dummy electrode side heat dissipation path 23 and the like. Further, since the heat from the heat generating portion 20 is diffused more in the direction orthogonal to the extending direction of the optical waveguide portion, that is, in the direction in which the p-type drive electrode 8 and the dummy electrode 9 are formed, the n-type It is predicted that the heat dissipation effect of the drive electrode side heat dissipation path 24 is smaller than the heat dissipation effect of the dummy electrode side heat dissipation path 23. The influence on the parasitic capacitance of the n-type drive electrode 3 is so small that it can be ignored. The n-type drive electrode 3 may be formed in an L shape or a U shape so as to go around the integrated mirror 40. Also in that case, the n-type drive electrode 3 is required not to physically contact the p-type drive electrode 8 and the dummy electrode 9.

なお、図14に示す半導体レーザ素子1において、n型駆動電極3が形成される絶縁層7の頂上面の高さは、第2バンク部13に形成される絶縁層7の頂上面の高さとほぼ等しい。そのため、n型駆動電極3とp型駆動電極8を共通の工程により形成し、両者の厚みをほぼ等しく形成すると、p型駆動電極8と同様に、n型駆動電極3の頂上面の高さは、ダミー電極9の頂上面の高さよりも高くなる。ダミー電極9に融着するダミー電極側半田32の厚みを、p型駆動電極8に融着するp型駆動電極側半田31の厚みやn型駆動電極3に融着するn型駆動電極側半田33の厚みよりも厚くすることにより、半導体レーザ素子1をより水平に近づけてサブマウント30に実装することが出来る。また、後述するように第5もしくは第6の実施形態で示した半導体レーザ素子1の構成を適用してもよい。   In the semiconductor laser device 1 shown in FIG. 14, the height of the top surface of the insulating layer 7 where the n-type drive electrode 3 is formed is equal to the height of the top surface of the insulating layer 7 formed in the second bank portion 13. Almost equal. For this reason, when the n-type drive electrode 3 and the p-type drive electrode 8 are formed by a common process and the thicknesses of both are formed approximately equal, the height of the top surface of the n-type drive electrode 3 is the same as the p-type drive electrode 8 Is higher than the height of the top surface of the dummy electrode 9. The thickness of the dummy electrode side solder 32 fused to the dummy electrode 9 is the same as the thickness of the p type drive electrode side solder 31 fused to the p type drive electrode 8 or the n type drive electrode side solder fused to the n type drive electrode 3. By making the thickness greater than 33, the semiconductor laser device 1 can be mounted on the submount 30 so as to be closer to the horizontal. Further, as will be described later, the configuration of the semiconductor laser element 1 shown in the fifth or sixth embodiment may be applied.

図15は、n型駆動電極の面積と熱抵抗の相対値の関係を示す図である。図15で用いられる半導体レーザ素子は、図13に示す半導体レーザ素子1と異なりダミー電極9が形成されない半導体レーザ素子であり、図13に示す半導体レーザ素子1と同様に、n型駆動電極3がp型駆動電極8とInP基板2に対して同じ側に形成されるLISELである。図15に用いられる光モジュールでは、当該半導体レーザ素子がサブマウント30にジャンクションダウン実装されている。かかる光モジュールにおいて、半導体レーザ素子のn型駆動電極の面積を変化した場合の熱抵抗の相対値が、図15に示されている。熱抵抗の基準となる熱抵抗は、図5に示した第1の比較例に係る半導体レーザ素子をジャンクションダウン実装した光モジュールである。n型駆動電極の面積は、例えば、27500μmの場合、チップ長(単位素子の図13における縦方向の長さに相当)が400μm、チップ幅(単位素子の図13における横方向の長さに相当)が250μm、DFBレーザ部の共振器長が150μmのLISELの場合に相当する。図15と図10を比較すると、第4の実施形態に係る光モジュールの場合は、熱抵抗の相対値が約0.82となるのに対して、図15に用いられる半導体レーザ素子(LISEL)においてn型駆動電極の面積を大きくしても、熱抵抗の相対値は約0.87までしか下がっていない。第4の実施形態において、ダミー電極9の面積は約3850μmであり、n型駆動電極の面積の1/7程度であるにもかかわらず、熱抵抗がより下がっており、ダミー電極9の放熱効果はより高いことがわかる。 FIG. 15 is a diagram illustrating the relationship between the area of the n-type drive electrode and the relative value of the thermal resistance. The semiconductor laser element used in FIG. 15 is a semiconductor laser element in which the dummy electrode 9 is not formed unlike the semiconductor laser element 1 shown in FIG. 13, and the n-type drive electrode 3 is similar to the semiconductor laser element 1 shown in FIG. The LISEL is formed on the same side with respect to the p-type drive electrode 8 and the InP substrate 2. In the optical module used in FIG. 15, the semiconductor laser element is junction-down mounted on the submount 30. In such an optical module, the relative value of the thermal resistance when the area of the n-type drive electrode of the semiconductor laser element is changed is shown in FIG. The thermal resistance serving as a reference for the thermal resistance is an optical module in which the semiconductor laser device according to the first comparative example shown in FIG. For example, when the area of the n-type drive electrode is 27500 μm 2 , the chip length (corresponding to the vertical length of the unit element in FIG. 13) is 400 μm, and the chip width (the length of the unit element in the horizontal direction in FIG. 13). Corresponds to the case of a LISEL having a cavity length of 250 μm and the DFB laser part having a resonator length of 150 μm. 15 is compared with FIG. 10, in the case of the optical module according to the fourth embodiment, the relative value of the thermal resistance is about 0.82, whereas the semiconductor laser element (LISEL) used in FIG. However, even if the area of the n-type drive electrode is increased, the relative value of the thermal resistance is only reduced to about 0.87. In the fourth embodiment, the area of the dummy electrode 9 is about 3850 μm 2 , and the thermal resistance is lower despite the fact that it is about 1/7 of the area of the n-type drive electrode. It turns out that the effect is higher.

よって、第7の実施形態に係る半導体レーザ素子1のように、ダミー電極9を形成しつつ、n型駆動電極3の面積を最大化する構成の場合に放熱効果がより良くなる。しかしながら、上述のように、n型駆動電極3の面積を増大させることによる放熱性能への寄与は、ダミー電極9の面積を増大させることによる寄与よりも小さい。   Therefore, the heat radiation effect is improved in the configuration in which the dummy electrode 9 is formed and the area of the n-type drive electrode 3 is maximized as in the semiconductor laser device 1 according to the seventh embodiment. However, as described above, the contribution to the heat dissipation performance by increasing the area of the n-type drive electrode 3 is smaller than the contribution by increasing the area of the dummy electrode 9.

図13に示す第7の実施形態に係る半導体レーザ素子1は、単体の半導体レーザ素子1の場合だが、半導体レーザ素子1を複数並べてアレイ化する構成を採用することもできる。例えば、図13に示す単一素子を左右に繰り返し並べる構成が考えられる。そのような構成を採用し、ジャンクションダウン実装することで、全ての駆動電極配線をサブマウント30に集約することができ、ワイヤボンディングを排することができるため、工程を単純化して製造コストの増大をさらに抑制することができる。   The semiconductor laser device 1 according to the seventh embodiment shown in FIG. 13 is a single semiconductor laser device 1, but a configuration in which a plurality of semiconductor laser devices 1 are arranged in an array can also be employed. For example, a configuration in which the single elements shown in FIG. By adopting such a configuration and performing junction-down mounting, all the drive electrode wirings can be concentrated on the submount 30 and wire bonding can be eliminated, thereby simplifying the process and increasing the manufacturing cost. Can be further suppressed.

また、第7の実施形態に係る半導体レーザ素子1を複数並べてアレイ化する場合において、n型駆動電極3を複数の単位素子にわたって連続して形成することとして、n型駆動電極3を全単位素子の共通電極としてサブマウント30にジャンクションダウン実装することもできる。そのような構成を採用した場合、ワイヤボンディングを排することができる利点に加えて、n型駆動電極3を全単位素子で一体形成することができるため、製造工程がさらに単純化され、製造コストの増大がさらに抑制される。以上のような利点があるため、第7の実施形態に係る半導体レーザ素子1をアレイ化する構成は、アレイ化した面出射型半導体レーザをサブマウント30に実装する光モジュールの場合において特に有効となる。   Further, in the case where a plurality of semiconductor laser devices 1 according to the seventh embodiment are arranged side by side, the n-type drive electrode 3 is formed over all the unit elements by continuously forming the n-type drive electrode 3 over the plurality of unit elements. As a common electrode, a junction mount can be mounted on the submount 30. When such a configuration is adopted, in addition to the advantage that wire bonding can be eliminated, the n-type drive electrode 3 can be integrally formed with all unit elements, so that the manufacturing process is further simplified and the manufacturing cost is reduced. Is further suppressed. Because of the advantages as described above, the configuration in which the semiconductor laser elements 1 according to the seventh embodiment are arrayed is particularly effective in the case of an optical module in which the arrayed surface emitting semiconductor laser is mounted on the submount 30. Become.

さらに、図13に示す半導体レーザ素子1のp型駆動電極8及びダミー電極9を、第5の実施形態に係るp型駆動電極8及びダミー電極9と同様に、ダミー電極9の厚みがp型駆動電極8のうち第2バンク部13に形成される部分の厚みより厚くするようダミー電極9が形成されてもよい。この際、n型駆動電極3をp型駆動電極8と共通する工程で形成することにより、n型駆動電極3の厚みをp型駆動電極8の厚みとほぼ等しく形成することが出来、ジャンクションダウン実装した場合に、半導体レーザ素子1をサブマウント30に対し、より水平に近づけて搭載することができる。このような構成は、アレイ化した面出射型半導体レーザの場合にも適用でき、各単位素子間におけるレーザ光の出射方向のばらつきが抑制された光モジュールを得ることができる。   Further, the p-type drive electrode 8 and the dummy electrode 9 of the semiconductor laser device 1 shown in FIG. 13 are similar to the p-type drive electrode 8 and the dummy electrode 9 according to the fifth embodiment in that the thickness of the dummy electrode 9 is p-type. The dummy electrode 9 may be formed so as to be thicker than the portion of the drive electrode 8 formed in the second bank portion 13. At this time, by forming the n-type drive electrode 3 in the same process as the p-type drive electrode 8, the thickness of the n-type drive electrode 3 can be formed substantially equal to the thickness of the p-type drive electrode 8, and the junction down is achieved. When mounted, the semiconductor laser element 1 can be mounted on the submount 30 closer to the horizontal. Such a configuration can also be applied to the case of an arrayed surface emitting semiconductor laser, and an optical module in which variations in the emitting direction of laser light between unit elements are suppressed can be obtained.

他に、図13に示す半導体レーザ素子1の半導体多層の構造が、第6の実施形態に係る半導体多層と同様に、第2バンク部13の頂上面の高さが、リッジ部11の頂上面の高さより低くなるよう、半導体多層が形成されてもよい。この場合、n型駆動電極3の下方に形成される半導体多層についても第2バンク部13における半導体多層の構成を採用し、n型駆動電極3の頂上面の高さとダミー電極9の頂上面の高さの差を小さくすることとしてもよい。そのような構成を採用することにより、ジャンクションダウン実装した場合に、半導体レーザ素子1をサブマウント30に対し、より水平に近づけて搭載することができる。アレイ化した面出射型半導体レーザの場合にも適用できることは上述の通りである。また、第5の実施形態に係るダミー電極9の構成と、第6の実施形態に係る半導体多層の構成の両方を組み合わせて適用することとしてもよい。   In addition, the semiconductor multilayer structure of the semiconductor laser device 1 shown in FIG. 13 is similar to the semiconductor multilayer structure according to the sixth embodiment in that the height of the top surface of the second bank portion 13 is the top surface of the ridge portion 11. A semiconductor multilayer may be formed so as to be lower than the height. In this case, the semiconductor multi-layer structure in the second bank unit 13 is also adopted for the semiconductor multi-layer formed below the n-type drive electrode 3, and the height of the top surface of the n-type drive electrode 3 and the top surface of the dummy electrode 9 are adopted. The difference in height may be reduced. By adopting such a configuration, it is possible to mount the semiconductor laser element 1 closer to the submount 30 closer to the horizontal when the junction down mounting is performed. As described above, the present invention can also be applied to an arrayed surface emitting semiconductor laser. Moreover, it is good also as applying combining both the structure of the dummy electrode 9 which concerns on 5th Embodiment, and the structure of the semiconductor multilayer based on 6th Embodiment.

本発明の実施形態は、以上に説明したものに限られない。例えば、n型駆動電極3をInP基板2の上表面に形成する場合において、集積ミラー40を形成せず、光導波路部の端面からレーザ光を出射する構成としてもよい。また、以上に説明した実施形態と駆動電極の極性が反対となる構成を採用することとしてもよい。その他、特許請求の範囲に記載された事項の範囲で種々の変更が可能である。   Embodiments of the present invention are not limited to those described above. For example, when the n-type drive electrode 3 is formed on the upper surface of the InP substrate 2, the integrated mirror 40 may not be formed, and the laser light may be emitted from the end face of the optical waveguide portion. In addition, a configuration in which the polarity of the drive electrode is opposite to that of the embodiment described above may be employed. In addition, various modifications can be made within the scope of matters described in the claims.

1 半導体レーザ素子、2 InP基板、3 n型駆動電極、4 活性層、5 クラッド層、6 コンタクト層、7 絶縁層、8 p型駆動電極、9 ダミー電極、10 アイソレーション溝、11 リッジ部、12 第1バンク部、13 第2バンク部、14 第1間隙底面、15 第2間隙底面、16 回折格子層、17 DFBレーザ部、20 発熱部、21 InP基板側放熱経路、22 p型駆動電極側放熱経路、23 ダミー電極側放熱経路、24 n型駆動電極側放熱経路、30 サブマウント、31 p型駆動電極側半田、32 ダミー電極側半田、33 n型駆動電極側半田、35 溝部、40 集積ミラー、41 無反射膜、42 集積レンズ。   DESCRIPTION OF SYMBOLS 1 Semiconductor laser element, 2 InP board | substrate, 3 n-type drive electrode, 4 active layer, 5 clad layer, 6 contact layer, 7 insulating layer, 8 p-type drive electrode, 9 dummy electrode, 10 isolation groove, 11 ridge part, 12 First bank part, 13 Second bank part, 14 First gap bottom face, 15 Second gap bottom face, 16 Diffraction grating layer, 17 DFB laser part, 20 Heat generating part, 21 InP substrate side heat dissipation path, 22 p-type drive electrode Side heat dissipation path, 23 dummy electrode side heat dissipation path, 24 n-type drive electrode side heat dissipation path, 30 submount, 31 p-type drive electrode side solder, 32 dummy electrode side solder, 33 n-type drive electrode side solder, 35 groove, 40 Integrated mirror, 41 Non-reflective film, 42 Integrated lens.

Claims (8)

活性層を含み、前記活性層を含んで光の出射方向に延伸する光導波路部と、前記光導波路部上方に位置するリッジ部と、前記リッジ部の第1の側方に配置される第1バンク部と、前記リッジ部の第2の側方に配置される第2バンク部と、が形成される半導体多層と、
前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、
前記リッジ部の頂上面であり前記絶縁層が積層されない第1コンタクト領域を含んで、さらに、前記第2バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第1駆動電極と、
前記第1バンク部の頂上面の一部であり前記絶縁層が積層されない第2コンタクト領域を含んで、前記第1駆動電極と非接触で形成されるダミー電極と、
を備え
前記第1コンタクト領域は、
コンタクト層の頂上面であり、
前記第2コンタクト領域は、
クラッド層の頂上面である、
ことを特徴とする半導体光素子。
An optical waveguide portion including an active layer and extending in the light emitting direction including the active layer; a ridge portion located above the optical waveguide portion; and a first side disposed on a first side of the ridge portion. A semiconductor multilayer in which a bank portion and a second bank portion disposed on a second side of the ridge portion are formed;
An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer;
A first contact region that is a top surface of the ridge portion and on which the insulating layer is not stacked, and further extends continuously to an upper surface of the insulating layer stacked on the second bank portion; One drive electrode;
A dummy electrode formed in a non-contact manner with the first drive electrode, including a second contact region which is a part of the top surface of the first bank portion and is not laminated with the insulating layer;
Equipped with a,
The first contact region includes
The top surface of the contact layer,
The second contact region includes
The top surface of the cladding layer,
A semiconductor optical device.
請求項に記載の半導体光素子であって、
前記第2バンク部は、
前記絶縁層が上表面に積層される前記コンタクト層と、
前記コンタクト層が上表面に積層される前記クラッド層と、を含み、
前記第1駆動電極と前記ダミー電極の頂上面の高さの差は、
前記第2バンク部における前記絶縁層の厚みと前記コンタクト層の厚みの和より小さく、
前記ダミー電極の厚みは、
前記第1駆動電極のうち前記第2バンク部に形成される部分の厚みよりも厚い、
ことを特徴とする半導体光素子。
The semiconductor optical device according to claim 1 ,
The second bank part is
The contact layer on which the insulating layer is stacked; and
The cladding layer on the upper surface of the contact layer, and
The difference in height between the top surfaces of the first drive electrode and the dummy electrode is:
Smaller than the sum of the thickness of the insulating layer and the thickness of the contact layer in the second bank portion;
The thickness of the dummy electrode is
It is thicker than the thickness of the portion formed in the second bank portion of the first drive electrode.
A semiconductor optical device.
請求項に記載の半導体光素子であって、
前記活性層は、
前記第2バンク部の下方には形成されない、
ことを特徴とする半導体光素子。
The semiconductor optical device according to claim 1 ,
The active layer is
It is not formed below the second bank part,
A semiconductor optical device.
請求項1に記載の半導体光素子であって、
前記リッジ部と前記第1バンク部との間に位置する第1間隙底面、及び、前記リッジ部と前記第2バンク部との間に位置する第2間隙底面、に前記リッジ部に並列して延伸するアイソレーション溝がそれぞれ形成され、
前記アイソレーション溝は、
最深部が前記半導体多層に含まれる前記活性層の下に達する、
ことを特徴とする半導体光素子。
The semiconductor optical device according to claim 1,
The first gap bottom surface located between the ridge portion and the first bank portion and the second gap bottom surface located between the ridge portion and the second bank portion are arranged in parallel with the ridge portion. Each extending isolation groove is formed,
The isolation groove is
The deepest part reaches under the active layer included in the semiconductor multilayer,
A semiconductor optical device.
請求項1に記載の半導体光素子であって、
前記半導体多層が上表面に積層される半導体基板と、
前記半導体基板の上表面のうち前記半導体多層が積層されない第3コンタクト領域を含んで、さらに、前記絶縁層の上表面までに連続して広がって、前記第1駆動電極及び前記ダミー電極と非接触で形成され、前記第1駆動電極と対となって前記活性層に電流を供給する第2駆動電極と、
をさらに備えることを特徴とする半導体光素子。
The semiconductor optical device according to claim 1,
A semiconductor substrate on which the semiconductor multilayer is stacked;
Including the third contact region in which the semiconductor multilayer is not stacked on the upper surface of the semiconductor substrate, and further continuously extending to the upper surface of the insulating layer, it is not in contact with the first drive electrode and the dummy electrode A second drive electrode that is paired with the first drive electrode and supplies a current to the active layer;
A semiconductor optical device, further comprising:
請求項に記載の半導体光素子であって、
前記光導波路部の延長線上に集積ミラーをさらに備え、
前記第3コンタクト領域は、
前記リッジ部を上方から見た場合に、前記光導波路部の延長線が、前記集積ミラーと、前記第3コンタクト領域を、この順に貫くよう位置する部分を有し、
前記集積ミラーの鏡面の法線方向は、
前記光導波路部から出射される光の出射方向と斜交する、
ことを特徴とする半導体光素子。
The semiconductor optical device according to claim 5 ,
Further comprising an integrated mirror on an extension line of the optical waveguide portion,
The third contact region is
When the ridge portion is viewed from above, an extension line of the optical waveguide portion has a portion located so as to penetrate the integrated mirror and the third contact region in this order,
The normal direction of the mirror surface of the integrated mirror is:
Obliquely with the emission direction of the light emitted from the optical waveguide portion,
A semiconductor optical device.
請求項1乃至のいずれかに記載の半導体光素子と、
前記第1駆動電極と、前記ダミー電極と、がろう付けされるサブマウントと、
を備えることを特徴とする光モジュール。
A semiconductor optical device according to any one of claims 1 to 6 ;
A submount to which the first drive electrode and the dummy electrode are brazed;
An optical module comprising:
活性層とクラッド層とコンタクト層を含み、前記活性層を含んで光の出射方向に延伸する光導波路部と、前記光導波路部上方に配置されるリッジ部と、前記リッジ部の第1の側方に位置する第1バンク部と、前記リッジ部の第2の側方に配置される第2バンク部と、
を形成する半導体多層と、
前記半導体多層の上表面の予め定められた領域に積層される絶縁層と、
前記リッジ部の頂上面であって前記絶縁層が積層されない前記コンタクト層の頂上面である前記第1コンタクト領域を含んで、さらに、前記第2バンク部に積層される前記絶縁層の上表面までに連続して広がって形成される第1駆動電極と、
前記第1バンク部の頂上面の一部であって前記絶縁層が積層されない前記クラッド層の頂上面である第2コンタクト領域を含んで、前記第1駆動電極と非接触で形成されるダミー電極と、
を備えることを特徴とする半導体光素子。
An optical waveguide portion including an active layer, a cladding layer, and a contact layer, extending in the light emitting direction including the active layer, a ridge portion disposed above the optical waveguide portion, and a first side of the ridge portion A first bank portion located on the second side, a second bank portion disposed on a second side of the ridge portion,
A semiconductor multilayer to form
An insulating layer stacked in a predetermined region on the upper surface of the semiconductor multilayer;
Including the first contact region, which is the top surface of the ridge portion and is the top surface of the contact layer on which the insulating layer is not stacked, and further up to the top surface of the insulating layer stacked on the second bank portion. A first drive electrode formed continuously and continuously,
A dummy electrode formed in a non-contact manner with the first drive electrode, including a second contact region that is a part of a top surface of the first bank portion and is a top surface of the cladding layer on which the insulating layer is not stacked. When,
A semiconductor optical device comprising:
JP2014007089A 2014-01-17 2014-01-17 Semiconductor optical device and optical module Active JP6231389B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014007089A JP6231389B2 (en) 2014-01-17 2014-01-17 Semiconductor optical device and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014007089A JP6231389B2 (en) 2014-01-17 2014-01-17 Semiconductor optical device and optical module

Publications (2)

Publication Number Publication Date
JP2015135911A JP2015135911A (en) 2015-07-27
JP6231389B2 true JP6231389B2 (en) 2017-11-15

Family

ID=53767569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014007089A Active JP6231389B2 (en) 2014-01-17 2014-01-17 Semiconductor optical device and optical module

Country Status (1)

Country Link
JP (1) JP6231389B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092088A (en) * 2015-11-04 2017-05-25 株式会社ソディック Light emitting element
JP2018133425A (en) * 2017-02-15 2018-08-23 富士通株式会社 Semiconductor device and method of manufacturing the same
DE102017119664A1 (en) 2017-08-28 2019-02-28 Osram Opto Semiconductors Gmbh Edge emitting laser bars
JP6985080B2 (en) * 2017-09-22 2021-12-22 日本ルメンタム株式会社 Semiconductor optical device and its manufacturing method
JPWO2022030127A1 (en) * 2020-08-04 2022-02-10

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087866A (en) * 2002-08-28 2004-03-18 Hitachi Ltd Semiconductor optical element and package therewith, and optical module
JP4885434B2 (en) * 2003-11-27 2012-02-29 シャープ株式会社 Semiconductor laser device, optical disk device, and optical transmission system
JP2005322849A (en) * 2004-05-11 2005-11-17 Nec Compound Semiconductor Devices Ltd Semiconductor laser and manufacturing method thereof
JP4327679B2 (en) * 2004-07-30 2009-09-09 パナソニック株式会社 Semiconductor laser device and manufacturing method thereof
JP2006269567A (en) * 2005-03-23 2006-10-05 Fuji Photo Film Co Ltd Semiconductor laser, optical transmitting module, and optical transmitting/receiving module
JP2007103481A (en) * 2005-09-30 2007-04-19 Fujifilm Corp Semiconductor laser apparatus and optical communication apparatus
JP5103008B2 (en) * 2006-11-29 2012-12-19 日本オクラロ株式会社 Semiconductor laser device and semiconductor laser device
JP5043495B2 (en) * 2007-04-24 2012-10-10 浜松ホトニクス株式会社 Semiconductor light emitting device
WO2009034928A1 (en) * 2007-09-10 2009-03-19 Rohm Co., Ltd. Semiconductor light emitting element and semiconductor light emitting device
JP5465514B2 (en) * 2009-11-19 2014-04-09 日本オクラロ株式会社 Optical semiconductor device
JP5466712B2 (en) * 2009-11-30 2014-04-09 株式会社日立製作所 Surface emitting laser
JP5189136B2 (en) * 2010-03-23 2013-04-24 Nttエレクトロニクス株式会社 Ridge type semiconductor optical device and method for manufacturing ridge type semiconductor optical device
JP2013243169A (en) * 2012-05-17 2013-12-05 Japan Oclaro Inc Semiconductor photonic device and optical module

Also Published As

Publication number Publication date
JP2015135911A (en) 2015-07-27

Similar Documents

Publication Publication Date Title
CN109075532B (en) High speed VCSEL device
JP6739154B2 (en) Optical module
JP6231389B2 (en) Semiconductor optical device and optical module
JP2013008887A (en) Optical module
JP5075292B2 (en) Electronic device, surface emitting laser, surface emitting laser array, light source, and optical module
JP2017085007A (en) Semiconductor optical element, array semiconductor optical element, and optical module
US10236660B2 (en) Submount, optical transmitter module, optical module, optical transmission equipment, and control method therefor
JP2012209286A (en) Optical module
JP6238226B2 (en) Semiconductor laser device
JP2010199324A (en) Mounting structure of semiconductor laser element array
KR101246137B1 (en) Light emitting device and optical coupling module
US20120148190A1 (en) Optical module and optical transmission device using the same
JP2020021865A (en) Semiconductor optical element and optical transceiver module
JP6220202B2 (en) Semiconductor optical device and optical module
JPH11191654A (en) Semiconductor laser device and its manufacture
JP6479293B1 (en) Optical transmission device
JP2010147149A (en) Optical module and semiconductor light-emitting device
JP2009086539A (en) Optical module
JP2009212176A (en) Semiconductor laser
JP4951691B2 (en) Optical transmission module and optical communication device using the same
WO2021162108A1 (en) Opto-electric hybrid board
JP7173409B1 (en) semiconductor optical device
JP2006173465A (en) Modulator integrated laser and optical module
JP2016149415A (en) Semiconductor optical integrated element
JP2022064266A (en) Semiconductor optical element and semiconductor optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171019

R150 Certificate of patent or registration of utility model

Ref document number: 6231389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250