JP6227392B2 - 試験装置及び方法、並びにプログラム - Google Patents
試験装置及び方法、並びにプログラム Download PDFInfo
- Publication number
- JP6227392B2 JP6227392B2 JP2013257365A JP2013257365A JP6227392B2 JP 6227392 B2 JP6227392 B2 JP 6227392B2 JP 2013257365 A JP2013257365 A JP 2013257365A JP 2013257365 A JP2013257365 A JP 2013257365A JP 6227392 B2 JP6227392 B2 JP 6227392B2
- Authority
- JP
- Japan
- Prior art keywords
- lower limit
- search
- limit value
- determined
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、電子デバイスの試験装置及び方法、並びにプログラムに関する。
電子デバイスである半導体チップのpass／failを判定する試験の一つに、機能試験（ファンクションテスト）がある。ファンクションテストでは、回路推奨の動作使用電圧で試験パターンを半導体チップの集積回路に印加し、要求仕様を満たしているか否かで、半導体チップ毎にpass／failの判定を行っている。
被試験対象である半導体チップには、デバイス保障温度が低温(例えば−４０℃等)まで含まれるものがある。この場合には、高温(又は室温)におけるファンクションテストに加えて、低温におけるファンクションテストも実行することを要する。温度特性又は経時劣化特性を持つ半導体チップでは、高温ではpassと判定されるが、低温ではfailと判定されるものがある。このような半導体チップでは、高温と併せて低温でもファンクションテストを行わなければ、不良品の検出をすることができない。
このように、被試験対象が温度特性又は経時劣化特性を持つ半導体チップである場合には、複数の異なる温度でファンクションテストを行うことを必要とし、試験工数の増大や試験コスト増を招来するという課題がある。
本発明は、上記の課題に鑑みてなされたものであり、温度特性又は経時劣化特性を持つ電子デバイスについて、試験工数を削減して試験コストの低減を実現するも、良品又は不良品の正確な判定を可能とする試験装置及び方法を提供することを目的とする。
試験装置の一態様は、複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行う試験装置であって、前記機能試験に際して、前記電子デバイス毎に電圧又は周波数の第１の動作下限値又は第２の動作下限値を決定する決定部と、決定された前記第１の動作下限値及び前記第２の動作下限値を集計して分布を算出する演算部と、算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う判定部とを含み、前記決定部は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行って前記第１の動作下限値を決定する第１の下限値サーチと、残りの前記電子デバイスについて前記第１の下限値サーチで決定された前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、２回又は３回の演算を行って前記第２の動作下限値を決定する第２の下限値サーチとを行う。
試験方法の一態様は、複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行うに際して、前記電子デバイス毎に電圧又は周波数の第１の動作下限値又は第２の動作下限値を決定する工程と、決定された前記第１の動作下限値及び前記第２の動作下限値を集計して分布を算出する工程と、算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う工程とを含み、前記第１の動作下限値は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行う第１の下限値サーチにより決定され、前記第２の動作下限値は、残りの前記電子デバイスについて前記第１の下限値サーチで決定された前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、２回又は３回の演算を行う第２の下限値サーチにより決定される。
プログラムの一態様は、複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行うに際して、前記電子デバイス毎に電圧又は周波数の第１の動作下限値又は第２の動作下限値を決定する手順と、決定された前記第１の動作下限値及び前記第２の動作下限値を集計して分布を算出する手順と、算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う手順とをコンピュータに実行させるためのものであって、前記第１の動作下限値は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行う第１の下限値サーチにより決定され、前記第２の動作下限値は、残りの前記電子デバイスについて前記第１の下限値サーチで決定された前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、２回又は３回の演算を行う第２の下限値サーチにより決定される。
本発明によれば、温度特性又は経時劣化特性を持つ電子デバイスについて、試験工数を削減して試験コストの低減を実現するも、良品又は不良品の正確な判定を行うことが可能となる。
以下の諸実施形態では、電子デバイスとして半導体チップを例示し、半導体チップの試験装置及び試験方法を開示する。
（第１の実施形態）
先ず、第１の実施形態について説明する。
図１は、本実施形態による試験システムを示すブロック図である。図２は、本実施形態による試験方法をステップ順に示すフロー図である。
先ず、第１の実施形態について説明する。
図１は、本実施形態による試験システムを示すブロック図である。図２は、本実施形態による試験方法をステップ順に示すフロー図である。
この試験システムは、図１に示すように、テスタ１、プローバ２、コンピュータ３、及び最終判定サーバ４を備えて構成される。
テスタ１は、試験プログラム１０に従って、半導体チップの機能試験（ファンクションテスト）を行うものであり、ファンクションテストの際に通常試験と共に後述する下限電圧サーチを実行する。これにより、動作下限値として動作下限電圧値が決定される。テスタ１は、試験プログラム１０の実行により動作下限電圧値を決定する決定部１１と、ＨＤＤ等のデータ格納部１２とを備えている。
プローバ２は、テスタ１と接続されており、試験プログラム１０に基づいて半導体チップの接続端子に接触してファンクションテストを実行する。
テスタ１は、試験プログラム１０に従って、半導体チップの機能試験（ファンクションテスト）を行うものであり、ファンクションテストの際に通常試験と共に後述する下限電圧サーチを実行する。これにより、動作下限値として動作下限電圧値が決定される。テスタ１は、試験プログラム１０の実行により動作下限電圧値を決定する決定部１１と、ＨＤＤ等のデータ格納部１２とを備えている。
プローバ２は、テスタ１と接続されており、試験プログラム１０に基づいて半導体チップの接続端子に接触してファンクションテストを実行する。
コンピュータ３は、演算部１３及び判定部１４を備えている。
演算部１３は、ファンクションテストの際に半導体チップ毎に決定された動作下限電圧値を集計し、動作下限電圧値の中央値又は平均値及び動作下限電圧値の分布を算出する。
判定部１４は、算出された分布を用いて、設定された基準により半導体チップについて良品又は不良品の判定を行う。
演算部１３は、ファンクションテストの際に半導体チップ毎に決定された動作下限電圧値を集計し、動作下限電圧値の中央値又は平均値及び動作下限電圧値の分布を算出する。
判定部１４は、算出された分布を用いて、設定された基準により半導体チップについて良品又は不良品の判定を行う。
最終判定サーバ４は、通常試験の結果と、判定部１４による良品又は不良品の判定結果とを合わせて、半導体ウェーハにおける良品半導体チップを決定する。
以下、上記の試験システムを用いた半導体チップの試験方法について、図２を用いて説明する。
本実施形態では、図３に示すように、複数（例えば数百個）の半導体チップがマトリクス状に並んで形成されてなる半導体ウェーハを被試験対象とする。
本実施形態では、図３に示すように、複数（例えば数百個）の半導体チップがマトリクス状に並んで形成されてなる半導体ウェーハを被試験対象とする。
テスタ１は、試験プログラム１０に従って、通常試験及びそれと共に下限電圧サーチを行う（ステップＳＴ１）。下限電圧サーチは、詳細下限電圧サーチ及び簡易下限電圧サーチからなる。
ステップＳＴ１として、詳細下限電圧サーチを含むフローを図４−１に、簡易下限電圧サーチを含むフローを図５−１にそれぞれ示す。
ステップＳＴ１として、詳細下限電圧サーチを含むフローを図４−１に、簡易下限電圧サーチを含むフローを図５−１にそれぞれ示す。
図４−１に示すように、図３に示す複数（例えば数百個）の半導体チップのうち、初めの数十個（１〜Ｎ番目までのＮ個とする）について、通常試験及び詳細下限電圧サーチが実行される。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム１０に基づいて、高温又は常温において、通常試験を実行する（ステップＳＴ１１）。通常試験は、試験周波数ｋ＝１（相対値）における動作使用電圧（通常試験ポイント）により行われる。図６は、半導体デバイス評価或いはデバイス調査時に一時的に取得される動作電圧と動作周波数との関係を表すｓｈｍｏｏ図であり、本願発明を説明のために示すものである。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム１０に基づいて、高温又は常温において、通常試験を実行する（ステップＳＴ１１）。通常試験は、試験周波数ｋ＝１（相対値）における動作使用電圧（通常試験ポイント）により行われる。図６は、半導体デバイス評価或いはデバイス調査時に一時的に取得される動作電圧と動作周波数との関係を表すｓｈｍｏｏ図であり、本願発明を説明のために示すものである。
ステップＳＴ１１で取得した通常試験の結果を判定する（ステップＳＴ１２）。ステップＳＴ１１で試験結果がfailのときには、当該半導体チップは不良品であると判定され、当該半導体チップの試験を終了する（ステップＳＴ１３）。試験結果がpassのときには、ステップＳＴ２１に進む。各半導体チップについての通常試験の判定結果のデータは、データ格納部１２に格納される。
図４−１のステップＳＴ２１〜ＳＴ２５では、試験プログラム１０に基づいて詳細下限電圧サーチが実行される。詳細下限電圧サーチのイメージを図４−２に示す。詳細下限電圧サーチは、試験温度により特に顕著な差異が見られる試験周波数ｋ＝１（相対値）において行われる。
ステップＳＴ２１では、図６のようなサーチ下限電圧（ＳＬ）及びサーチ上限電圧（ＳＵ）を用いてＳ１（＝（ＳＬ＋ＳＵ）／２）を算出し、Ｓ１におけるpass／failを判定する。ＳＵは、通常試験の動作使用電圧とする。
ステップＳＴ２１では、図６のようなサーチ下限電圧（ＳＬ）及びサーチ上限電圧（ＳＵ）を用いてＳ１（＝（ＳＬ＋ＳＵ）／２）を算出し、Ｓ１におけるpass／failを判定する。ＳＵは、通常試験の動作使用電圧とする。
続いて、ステップＳＴ２２を実行する。ステップＳＴ２２では、Ｓ１の判定結果がpassである場合には、Ｓ１及びＳＬを用いてＳ２（＝（Ｓ１＋ＳＬ）／２）を算出し、Ｓ２におけるpass／failを判定する。Ｓ２の判定結果がfailである場合には、Ｓ１及びＳＵを用いてＳ２（＝（Ｓ１＋ＳＵ）／２）を算出し、Ｓ２におけるpass／failを判定する。
詳細下限電圧サーチは、最終回をＭ回として、Ｍ−１回との差分が最小サーチ単位（分解能により規定される）となるまで行われ、動作下限電圧値が決定されて、終了する。図４−１では、Ｍ回目のステップをＳＴ（Ｍ）と記す。
一例として、Ｍ＝５の場合（更にステップＳＴ２３〜ＳＴ２５を行う場合）について、以下に示す。
一例として、Ｍ＝５の場合（更にステップＳＴ２３〜ＳＴ２５を行う場合）について、以下に示す。
続いて、ステップＳＴ２３を実行する。ステップＳＴ２３では、Ｓ１及びＳ２を用いてＳ３（＝（Ｓ１＋Ｓ２）／２）を算出し、Ｓ３におけるpass／failを判定する。
続いて、ステップＳＴ２４を実行する。ステップＳＴ２４では、Ｓ２及びＳ３を用いてＳ４（＝（Ｓ２＋Ｓ３）／２）を算出し、Ｓ４におけるpass／failを判定する。
続いて、ステップＳＴ２５を実行する。ステップＳＴ２５では、Ｓ３及びＳ４を用いてＳ５（＝（Ｓ３＋Ｓ４）／２）を算出し、Ｓ５におけるpass／failを判定する。
なお、ステップＳＴ（Ｍ）では、Ｓ（Ｍ−２）及びＳ（Ｍ−１）を用いてＳ（Ｍ）（＝（Ｓ（Ｍ−２）＋Ｓ（Ｍ−１））／２）を算出し、Ｓ（Ｍ）におけるpass／failを判定することになる。
続いて、ステップＳＴ２４を実行する。ステップＳＴ２４では、Ｓ２及びＳ３を用いてＳ４（＝（Ｓ２＋Ｓ３）／２）を算出し、Ｓ４におけるpass／failを判定する。
続いて、ステップＳＴ２５を実行する。ステップＳＴ２５では、Ｓ３及びＳ４を用いてＳ５（＝（Ｓ３＋Ｓ４）／２）を算出し、Ｓ５におけるpass／failを判定する。
なお、ステップＳＴ（Ｍ）では、Ｓ（Ｍ−２）及びＳ（Ｍ−１）を用いてＳ（Ｍ）（＝（Ｓ（Ｍ−２）＋Ｓ（Ｍ−１））／２）を算出し、Ｓ（Ｍ）におけるpass／failを判定することになる。
具体例として、最小サーチ単位が０．０１２５Ｖであり、ＳＬが０．８Ｖ、ＳＵが１．２Ｖである場合について説明する。このとき、実際の動作下限電圧値が０．９３７Ｖであるとする。
ステップＳＴ２１では、Ｓ１＝（０．８＋１．２）／２＝１．００となり、passと判定される。
ステップＳＴ２２では、Ｓ２＝（１．０＋０．８）／２＝０．９０となり、failと判定される。差分（Ｓ２−Ｓ１）は０．１Ｖとなる。
ステップＳＴ２３では、Ｓ３＝（０．９＋１．０）／２＝０．９５となり、passと判定される。差分（Ｓ２−Ｓ１）は０．０５Ｖとなる。
ステップＳＴ２４では、Ｓ４＝（０．９５＋０．９）／２＝０．９２５となり、failと判定される。差分（Ｓ３−Ｓ２）は０．０２５Ｖとなる。
ステップＳＴ２５では、Ｓ５＝（０．９２５＋０．９５）／２＝０．９３７５となり、passと判定される。差分（Ｓ３−Ｓ２）は０．０１２５Ｖとなる。差分が最小サーチ単位に達したことから、動作下限電圧値は、ステップＳＴ２５において０．９３７５Ｖと決定される。
ステップＳＴ２１では、Ｓ１＝（０．８＋１．２）／２＝１．００となり、passと判定される。
ステップＳＴ２２では、Ｓ２＝（１．０＋０．８）／２＝０．９０となり、failと判定される。差分（Ｓ２−Ｓ１）は０．１Ｖとなる。
ステップＳＴ２３では、Ｓ３＝（０．９＋１．０）／２＝０．９５となり、passと判定される。差分（Ｓ２−Ｓ１）は０．０５Ｖとなる。
ステップＳＴ２４では、Ｓ４＝（０．９５＋０．９）／２＝０．９２５となり、failと判定される。差分（Ｓ３−Ｓ２）は０．０２５Ｖとなる。
ステップＳＴ２５では、Ｓ５＝（０．９２５＋０．９５）／２＝０．９３７５となり、passと判定される。差分（Ｓ３−Ｓ２）は０．０１２５Ｖとなる。差分が最小サーチ単位に達したことから、動作下限電圧値は、ステップＳＴ２５において０．９３７５Ｖと決定される。
詳細下限電圧サーチでは、初めの１〜Ｎ番目までの半導体チップの各々について、ステップＳＴ１１〜ＳＴ１３及びＳＴ２１〜ＳＴ（Ｍ）を順次行い、ステップＳＴ１４において、半導体チップ毎の動作下限電圧値を決定する。以下、動作下限電圧値をＶminと記載する。Ｖminのデータはデータ格納部１２に格納される。
詳細下限電圧サーチの後、その他の試験を行い（ステップＳＴ１５）、図５−１に示すように、演算部１３は、初めの１〜Ｎ番目までの半導体チップについて詳細下限電圧サーチで決定された各Ｖminの中央値又は平均値を算出する（ステップＳＴ３１）。この中央値又は平均値をＳＡとする。１〜Ｎ番目までのＮ個の半導体チップのうち、所定の半導体チップが他の半導体チップに比べてＶminが比較的大きく外れた値となることが想定されるため、ＳＡは中央値を採用することが望ましい。
詳細下限電圧サーチの対象となった半導体チップ以外の残りの（（Ｎ＋１）番目〜最後までの）半導体チップについて、通常試験及び簡易下限電圧サーチが実行される。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム１０に基づいて通常試験を実行する（ステップＳＴ１１）。通常試験は、高温又は常温において、試験周波数ｋ＝１（相対値）における動作使用電圧により行われる。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム１０に基づいて通常試験を実行する（ステップＳＴ１１）。通常試験は、高温又は常温において、試験周波数ｋ＝１（相対値）における動作使用電圧により行われる。
ステップＳＴ１１で取得した通常試験の結果を判定する（ステップＳＴ１２）。ステップＳＴ１１で試験結果がfailのときには、当該半導体チップは不良品であると判定され、当該半導体チップの試験を終了する（ステップＳＴ１３）。試験結果がpassのときには、ステップＳＴ４１に進む。各半導体チップについての通常試験の判定結果のデータは、データ格納部１２に格納される。
図５−１のステップＳＴ４１〜ＳＴ（Ｍ）により、試験プログラム１０に基づいて簡易下限電圧サーチが実行される。簡易下限電圧サーチのイメージを図５−２〜図５−６に示す。簡易下限電圧サーチは、試験温度により特に顕著な差異が見られる試験周波数ｋ＝１（相対値）において行われる。
図５−２に示すように、ステップＳＴ４１では、Ｓ１＝ＳＡにおけるpass／failを判定する。
ステップＳＴ４１においてＳ１の判定結果がfailである場合には、ステップＳＴ４２に進む。ステップＳＴ４２では、Ｓ１から最小サーチ単位（最小ステップ）だけ電圧を上げてＳ２を算出し、Ｓ２におけるpass／failを判定する。Ｓ２の判定結果がpassである場合には、Ｓ２がＶminと決定されて、簡易下限電圧サーチを終了する。この場合をケース（１）とする。
図５−２に示すように、ステップＳＴ４１では、Ｓ１＝ＳＡにおけるpass／failを判定する。
ステップＳＴ４１においてＳ１の判定結果がfailである場合には、ステップＳＴ４２に進む。ステップＳＴ４２では、Ｓ１から最小サーチ単位（最小ステップ）だけ電圧を上げてＳ２を算出し、Ｓ２におけるpass／failを判定する。Ｓ２の判定結果がpassである場合には、Ｓ２がＶminと決定されて、簡易下限電圧サーチを終了する。この場合をケース（１）とする。
図５−３に示すように、ステップＳＴ４１においてＳ１の判定結果がpassである場合には、ステップＳＴ４３に進む。ステップＳＴ４３では、Ｓ１から最小サーチ単位（最小ステップ）だけ電圧を下げてＳ３を算出し、Ｓ３におけるpass／failを判定する。Ｓ３の判定結果がfailである場合には、Ｓ１（＝ＳＡ）がＶminと決定されて、簡易下限電圧サーチを終了する。この場合をケース（２）とする。
図５−４に示すように、ステップＳＴ４３においてＳ３の判定結果がpassである場合には、ステップＳＴ４４に進む。ステップＳＴ４４では、Ｓ３から最小サーチ単位（最小ステップ）だけ電圧を下げてＳ４を算出し、Ｓ４におけるpass／failを判定する。Ｓ４の判定結果がfailである場合には、Ｓ３がＶminと決定されて、簡易下限電圧サーチを終了する。この場合をケース（３）とする。
図５−５に示すように、ステップＳＴ４２においてＳ２の判定結果がfailである場合には、簡易下限電圧サーチを終了する。この場合をケース（４）とする。その後、当該半導体チップについては、上記した詳細下限電圧サーチが実行され、Ｖminが決定される。
図５−６に示すように、ステップＳＴ４４においてＳ４の判定結果がpassである場合には、簡易下限電圧サーチを終了する。この場合をケース（５）とする。その後、当該半導体チップについては、上記した詳細下限電圧サーチが実行され、Ｖminが決定される。
簡易下限電圧サーチでは、ケース（１），（２）のときには２回のサーチでＶminが決定される。ケース（３）の場合には３回のサーチでＶminが決定される。このように、ケース（１）〜（３）であれば、サーチに要する試験工数が削減され、試験時間の増大を抑えて試験コストの低減が実現する。一方、ケース（４），（５）の場合には詳細下限電圧サーチを要する。しかしながら後述するように、Ｖminが決定される半導体チップの殆ど（９８％以上）がケース（１）〜（３）に該当することが確認されている。即ち、簡易下限電圧サーチを行う殆どの半導体チップがケース（１）〜（３）に該当し（９８％以上）、ケース（４），（５）の場合は極稀である（２％以下）。従って、詳細下限電圧サーチと共に簡易下限電圧サーチを採用することにより、試験工数が削減され、試験時間の短縮及び試験コストの低減が実現する。
以上のようにして、半導体ウェーハに形成された複数の半導体チップの全てについて、ステップＳＴ１が終了する。詳細下限電圧サーチ及び簡易下限電圧サーチで取得された各半導体チップのＶminのデータは、データ格納部１２に格納される。その後、ステップＳＴ２に進む。
ステップＳＴ２では、演算部１３は、データ格納部１２に格納されている各半導体チップのＶminのデータを集計し、Ｖminの中央値又は平均値及びＶminの分布（例えば６σ）を算出する。その後、ステップＳＴ３に進む。
ステップＳＴ３では、判定部１４は、算出されたＶmin分布を用いて、半導体ウェーハに形成された複数の半導体チップのうち、ステップＳＴ１２で不良品であると判定されたものを除く全てについて、良品又は不良品の判定を行う。当該半導体チップのＶminが設定された基準を満たしていれば、当該半導体チップは良品と判定される。設定された基準を満たしていない場合には、動作下限電圧異常の半導体チップであり、不良品と判定される。
データ格納部１２に格納されているステップＳＴ１２による通常試験の判定結果のデータと、ステップＳＴ３によるＶminに関する判定結果のデータとが、最終判定サーバ４に入力される。最終判定サーバ４は、双方の判定結果のデータを総合して、半導体ウェーハに形成された複数の半導体チップのうちの最終的な良品を決定する。
以下、本実施形態による試験方法により奏される諸効果について調べた結果について説明する。
簡易下限電圧サーチにおけるケース（１）〜（５）の発生頻度について調べた。その結果を図７（ａ）に示す。図７（ａ）は、ロジック回路の半導体チップについて、高温（例えば８５℃）において簡易下限電圧サーチで取得した半導体チップ毎のＶminのヒストグラムである。ここでは、Ｖminの分布に対して統計処理を施し、分布から外れた（例えば６σ以上）半導体チップは、低温不良として判定した。図７（ａ）のように、動作下限電圧値が決定される半導体チップの殆ど（９８％以上）がケース（１）〜（３）に該当することが確認された。
図７（ａ）で取得した高温におけるＶminと共に、低温（例えば−１０℃）でも同様にＶminを取得し、両者のＶminの関係について調べた。その結果を図７（ｂ）に示す。図７（ｂ）では、高温における良品／不良品判定の基準を破線で、低温における良品／不良品判定の基準を実線で示す。図７（ｂ）のように、図７（ａ）で低温不良となると判定された半導体チップは、低温の試験においても不良品として検出されることが確認された。
以上より、本実施形態によれば、詳細下限電圧サーチと共に簡易下限電圧サーチを採用することにより、試験工数が削減され、試験時間の短縮及び試験コストの低減が実現するも、半導体チップの良品／不良品の正確な判定を行うことができる。
本実施形態は、動作周波数を固定して動作下限電圧値を決定するものであって、例えば、ＲＡＭの低電圧試験やロジック回路のスキャンチェーン試験等に適用することにより、高い不良品検出精度を得ることができる。
（第２の実施形態）
続いて、第２の実施形態について説明する。
図８は、本実施形態による判定装置を含む試験システムを示すブロック図である。図８では、図１と同じ構成要素については同符号を付す。図９は、本実施形態による試験方法をステップ順に示すフロー図である。
続いて、第２の実施形態について説明する。
図８は、本実施形態による判定装置を含む試験システムを示すブロック図である。図８では、図１と同じ構成要素については同符号を付す。図９は、本実施形態による試験方法をステップ順に示すフロー図である。
この試験システムは、第１の実施形態における図１と同様に、テスタ１、プローバ２、コンピュータ３、及び最終判定サーバ４を備えて構成される。
テスタ１は、試験プログラム２０に従って、半導体チップのファンクションテストを行うものであり、ファンクションテストの際に通常試験と共に後述する下限周波数サーチを実行する。これにより、動作下限値として動作下限周波数が決定される。テスタ１は、試験プログラム２０の実行により動作下限周波数を決定する決定部１１と、ＨＤＤ等のデータ格納部１２とを備えている。
プローバ２は、テスタ１と接続されており、試験プログラム２０に基づいて半導体チップの接続端子に接触してファンクションテストを実行する。
テスタ１は、試験プログラム２０に従って、半導体チップのファンクションテストを行うものであり、ファンクションテストの際に通常試験と共に後述する下限周波数サーチを実行する。これにより、動作下限値として動作下限周波数が決定される。テスタ１は、試験プログラム２０の実行により動作下限周波数を決定する決定部１１と、ＨＤＤ等のデータ格納部１２とを備えている。
プローバ２は、テスタ１と接続されており、試験プログラム２０に基づいて半導体チップの接続端子に接触してファンクションテストを実行する。
コンピュータ３は、演算部１３及び判定部１４を備えている。
演算部１３は、ファンクションテストの際に半導体チップ毎に決定された動作下限周波数を集計し、動作下限周波数の中央値又は平均値及び動作下限周波数の分布を算出する。
判定部１４は、算出された分布を用いて、設定された基準により半導体チップについて良品又は不良品の判定を行う。
演算部１３は、ファンクションテストの際に半導体チップ毎に決定された動作下限周波数を集計し、動作下限周波数の中央値又は平均値及び動作下限周波数の分布を算出する。
判定部１４は、算出された分布を用いて、設定された基準により半導体チップについて良品又は不良品の判定を行う。
最終判定サーバ４は、通常試験の結果と、判定部１４による良品又は不良品の判定結果とを合わせて、半導体ウェーハにおける良品半導体チップを決定する。
以下、上記の試験システムを用いた半導体チップの試験方法について、図９を用いて説明する。
本実施形態では、第１の実施形態と同様に、複数（例えば数百個）の半導体チップがマトリクス状に並んで形成されてなる半導体ウェーハを被試験対象とする。
本実施形態では、第１の実施形態と同様に、複数（例えば数百個）の半導体チップがマトリクス状に並んで形成されてなる半導体ウェーハを被試験対象とする。
テスタ１は、試験プログラム１０に従って、通常試験及びそれと共に下限周波数サーチを行う（ステップＳＴ１）。下限周波数サーチは、詳細下限周波数サーチ及び簡易周波数サーチからなる。
ステップＳＴ１として、詳細下限周波数サーチを含むフローを図１０に、簡易下限周波数サーチを含むフローを図１１にそれぞれ示す。
ステップＳＴ１として、詳細下限周波数サーチを含むフローを図１０に、簡易下限周波数サーチを含むフローを図１１にそれぞれ示す。
図１０に示すように、複数（例えば数百個）の半導体チップのうち、初めの数十個（１〜Ｎ番目までのＮ個とする）について、通常試験及び詳細下限周波数サーチが実行される。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム２０に基づいて通常試験を実行する（ステップＳＴ１１）。通常試験は、高温又は常温において、例えば試験電圧ｖ＝１．０８Ｖにおける動作使用周波数により行われる。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム２０に基づいて通常試験を実行する（ステップＳＴ１１）。通常試験は、高温又は常温において、例えば試験電圧ｖ＝１．０８Ｖにおける動作使用周波数により行われる。
ステップＳＴ１１で取得した通常試験の結果を判定する（ステップＳＴ１２）。ステップＳＴ１１で試験結果がfailのときには、当該半導体チップは不良品であると判定され、当該半導体チップの試験を終了する（ステップＳＴ１３）。試験結果がpassのときには、ステップＳＴ２１に進む。各半導体チップについての通常試験の判定結果のデータは、データ格納部１２に格納される。
図１０のステップＳＴ２１〜ＳＴ２５では、試験プログラム２０に基づいて詳細下限周波数サーチが実行される。詳細下限周波数サーチのイメージは、第１の実施形態の図４−２と同様である。詳細下限周波数サーチは、試験温度により特に顕著な差異が見られる例えば試験電圧ｖ＝１．０８Ｖにおいて行われる。
ステップＳＴ２１では、サーチ下限周波数（ＳＬ）及びサーチ上限周波数（ＳＵ）を用いてＳ１（＝（ＳＬ＋ＳＵ）／２）を算出し、Ｓ１におけるpass／failを判定する。ＳＵは、通常試験の動作使用周波数とする。
ステップＳＴ２１では、サーチ下限周波数（ＳＬ）及びサーチ上限周波数（ＳＵ）を用いてＳ１（＝（ＳＬ＋ＳＵ）／２）を算出し、Ｓ１におけるpass／failを判定する。ＳＵは、通常試験の動作使用周波数とする。
続いて、ステップＳＴ２２を実行する。ステップＳＴ２２では、Ｓ１の判定結果がpassである場合には、Ｓ１及びＳＬを用いてＳ２（＝（Ｓ１＋ＳＬ）／２）を算出し、Ｓ２におけるpass／failを判定する。Ｓ２の判定結果がfailである場合には、Ｓ１及びＳＵを用いてＳ２（＝（Ｓ１＋ＳＵ）／２）を算出し、Ｓ２におけるpass／failを判定する。
詳細下限周波数サーチは、最終回をＭ回として、Ｍ−１回との差分が最小サーチ単位（分解能により規定される）となるまで行われ、動作下限周波数が決定されて、終了する。図１１では、Ｍ回目のステップをＳＴ（Ｍ）と記す。
一例として、Ｍ＝５の場合（更にステップＳＴ２３〜ＳＴ２５を行う場合）について、以下に示す。
一例として、Ｍ＝５の場合（更にステップＳＴ２３〜ＳＴ２５を行う場合）について、以下に示す。
続いて、ステップＳＴ２３を実行する。ステップＳＴ２３では、Ｓ１及びＳ２を用いてＳ３（＝（Ｓ１＋Ｓ２）／２）を算出し、Ｓ３におけるpass／failを判定する。
続いて、ステップＳＴ２４を実行する。ステップＳＴ２４では、Ｓ２及びＳ３を用いてＳ４（＝（Ｓ２＋Ｓ３）／２）を算出し、Ｓ４におけるpass／failを判定する。
続いて、ステップＳＴ２５を実行する。ステップＳＴ２５では、Ｓ３及びＳ４を用いてＳ５（＝（Ｓ３＋Ｓ４）／２）を算出し、Ｓ５におけるpass／failを判定する。
なお、ステップＳＴ（Ｍ）では、Ｓ（Ｍ−２）及びＳ（Ｍ−１）を用いてＳ（Ｍ）（＝（Ｓ（Ｍ−２）＋Ｓ（Ｍ−１））／２）を算出し、Ｓ（Ｍ）におけるpass／failを判定することになる。
続いて、ステップＳＴ２４を実行する。ステップＳＴ２４では、Ｓ２及びＳ３を用いてＳ４（＝（Ｓ２＋Ｓ３）／２）を算出し、Ｓ４におけるpass／failを判定する。
続いて、ステップＳＴ２５を実行する。ステップＳＴ２５では、Ｓ３及びＳ４を用いてＳ５（＝（Ｓ３＋Ｓ４）／２）を算出し、Ｓ５におけるpass／failを判定する。
なお、ステップＳＴ（Ｍ）では、Ｓ（Ｍ−２）及びＳ（Ｍ−１）を用いてＳ（Ｍ）（＝（Ｓ（Ｍ−２）＋Ｓ（Ｍ−１））／２）を算出し、Ｓ（Ｍ）におけるpass／failを判定することになる。
詳細下限周波数サーチでは、初めの１〜Ｎ番目までの半導体チップの各々について、ステップＳＴ１１〜ＳＴ１３及びＳＴ２１〜ＳＴ（Ｍ）を順次行い、ステップＳＴ１４において、半導体チップ毎の動作下限周波数を決定する。以下、動作下限周波数をＫminと記載する。Ｋminのデータはデータ格納部１２に格納される。
詳細下限周波数サーチの後、その他の試験を行い（ステップＳＴ１５）、図１１に示すように、演算部１３は、初めの１〜Ｎ番目までの半導体チップについて詳細下限周波数サーチで決定された各Ｋminの中央値又は平均値を算出する（ステップＳＴ３１）。この中央値又は平均値をＳＡとする。１〜Ｎ番目までのＮ個の半導体チップのうち、所定の半導体チップが他の半導体チップに比べてＫminが比較的大きく外れた値となることが想定されるため、ＳＡは中央値を採用することが望ましい。
詳細下限電圧サーチの対象となった半導体チップ以外の残りの（（Ｎ＋１）番目〜最後までの）半導体チップについて、通常試験及び簡易下限周波数サーチが実行される。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム２０に基づいて通常試験を実行する（ステップＳＴ１１）。通常試験は、高温又は常温において、例えば試験電圧ｖ＝１．０８Ｖにおける動作使用周波数により行われる。
半導体ウェーハに形成された各半導体チップについて順次に、プローブ２を接続端子に接触して、試験プログラム２０に基づいて通常試験を実行する（ステップＳＴ１１）。通常試験は、高温又は常温において、例えば試験電圧ｖ＝１．０８Ｖにおける動作使用周波数により行われる。
ステップＳＴ１１で取得した通常試験の結果を判定する（ステップＳＴ１２）。ステップＳＴ１１で試験結果がfailのときには、当該半導体チップは不良品であると判定され、当該半導体チップの試験を終了する（ステップＳＴ１３）。試験結果がpassのときには、ステップＳＴ４１に進む。各半導体チップについての通常試験の判定結果のデータは、データ格納部１２に格納される。
図１１のステップＳＴ４１〜ＳＴ（Ｍ）により、試験プログラム２０に基づいて簡易下限周波数サーチが実行される。簡易下限周波数サーチのイメージは、第１の実施形態の図５−２〜図５−６と同様である。簡易下限周波数サーチは、試験温度により特に顕著な差異が見られる例えば試験電圧ｖ＝１．０８Ｖにおいて行われる。
図５−２と同様に、ステップＳＴ４１では、Ｓ１＝ＳＡにおけるpass／failを判定する。
ステップＳＴ４１においてＳ１の判定結果がfailである場合には、ステップＳＴ４２に進む。ステップＳＴ４２では、Ｓ１から最小サーチ単位（最小ステップ）だけ周波数を上げてＳ２を算出し、Ｓ２におけるpass／failを判定する。Ｓ２の判定結果がpassである場合には、Ｓ２がＫminと決定されて、簡易下限周波数サーチを終了する。この場合をケース（１）とする。
ステップＳＴ４１においてＳ１の判定結果がfailである場合には、ステップＳＴ４２に進む。ステップＳＴ４２では、Ｓ１から最小サーチ単位（最小ステップ）だけ周波数を上げてＳ２を算出し、Ｓ２におけるpass／failを判定する。Ｓ２の判定結果がpassである場合には、Ｓ２がＫminと決定されて、簡易下限周波数サーチを終了する。この場合をケース（１）とする。
図５−３と同様に、ステップＳＴ４１においてＳ１の判定結果がpassである場合には、ステップＳＴ４３に進む。ステップＳＴ４３では、Ｓ１から最小サーチ単位（最小ステップ）だけ周波数を下げてＳ３を算出し、Ｓ３におけるpass／failを判定する。Ｓ３の判定結果がfailである場合には、Ｓ１（＝ＳＡ）がＫminと決定されて、簡易下限周波数サーチを終了する。この場合をケース（２）とする。
図５−４と同様に、ステップＳＴ４３においてＳ３の判定結果がpassである場合には、ステップＳＴ４４に進む。ステップＳＴ４４では、Ｓ３から最小サーチ単位（最小ステップ）だけ周波数を下げてＳ４を算出し、Ｓ４におけるpass／failを判定する。Ｓ４の判定結果がfailである場合には、Ｓ３がＫminと決定されて、簡易下限周波数サーチを終了する。この場合をケース（３）とする。
図５−５と同様に、ステップＳＴ４２においてＳ２の判定結果がfailである場合には、簡易下限周波数サーチを終了する。この場合をケース（４）とする。その後、当該半導体チップについては、上記した詳細下限周波数サーチが実行され、Ｋminが決定される。
図５−６と同様に、ステップＳＴ４４においてＳ４の判定結果がpassである場合には、簡易下限周波数サーチを終了する。この場合をケース（５）とする。その後、当該半導体チップについては、上記した詳細下限周波数サーチが実行され、Ｋminが決定される。
簡易下限周波数サーチでは、ケース（１），（２）のときには２回のサーチでＫminが決定される。ケース（３）の場合には３回のサーチでＫminが決定される。このように、ケース（１）〜（３）であれば、サーチに要する試験工数が削減され、試験時間の増大を抑えて試験コストの低減が実現する。一方、ケース（４），（５）の場合には詳細下限周波数サーチを要する。しかしながら、Ｖminが決定される半導体チップの殆ど（９８％以上）がケース（１）〜（３）に該当することが確認されている。即ち、簡易下限周波数サーチを行う殆どの半導体チップがケース（１）〜（３）に該当し（９８％以上）、ケース（４），（５）の場合は極稀である（２％以下）。従って、詳細下限周波数サーチと共に簡易下限周波数サーチを採用することにより、試験工数が削減され、試験時間の短縮及び試験コストの低減が実現する。
以上のようにして、半導体ウェーハに形成された複数の半導体チップの全てについて、ステップＳＴ１が終了する。詳細下限周波数サーチ及び簡易下限周波数サーチで取得された各半導体チップのＫminのデータは、データ格納部１２に格納される。その後、ステップＳＴ２に進む。
ステップＳＴ２では、演算部１３は、データ格納部１２に格納されている各半導体チップのＫminのデータを集計し、Ｋminの中央値又は平均値及びＫminの分布（例えば６σ）を算出する。その後、ステップＳＴ３に進む。
ステップＳＴ３では、判定部１４は、算出されたＫmin分布を用いて、半導体ウェーハに形成された複数の半導体チップのうち、ステップＳＴ１２で不良品であると判定されたものを除く全てについて、良品又は不良品の判定を行う。当該半導体チップのＫminが設定された基準を満たしていれば、当該半導体チップは良品と判定される。設定された基準を満たしていない場合には、動作下限周波数異常の半導体チップであり、不良品と判定される。
データ格納部１２に格納されているステップＳＴ１２による通常試験の判定結果のデータと、ステップＳＴ３によるＫminに関する判定結果のデータとが、最終判定サーバ４に入力される。最終判定サーバ４は、双方の判定結果のデータを総合して、半導体ウェーハに形成された複数の半導体チップのうちの最終的な良品を決定する。
以上説明したように、本実施形態によれば、詳細下限周波数サーチと共に簡易下限周波数サーチを採用することにより、試験工数が削減され、試験時間の短縮及び試験コストの低減が実現するも、半導体チップの良品／不良品の正確な判定を行うことができる。
本実施形態は、動作電圧を固定して動作下限周波数を決定するものであって、例えば、ロジック回路の動作速度を確認する試験等に適用することにより、高い不良品検出精度を得ることができる。
（その他の実施形態）
上述した第１及び第２の実施形態による試験システムにおける所定の各構成要素（図１及び図８の決定部１１、演算部１３及び判定部１４等）の機能は、図１の試験プログラム１０又は図８の試験プログラム２０と共に、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、試験方法の各ステップ（図１１及び図９のステップＳＴ１〜ＳＴ３、図４−１及び図１０のステップＳＴ１１〜ＳＴ１５、図５−１及び図１１のステップＳＴ３１〜ＳＴ４４等）は、試験プログラム１０，２０と共に、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。試験プログラム１０，２０及びこのプログラム、並びにこれらのプログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
上述した第１及び第２の実施形態による試験システムにおける所定の各構成要素（図１及び図８の決定部１１、演算部１３及び判定部１４等）の機能は、図１の試験プログラム１０又は図８の試験プログラム２０と共に、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、試験方法の各ステップ（図１１及び図９のステップＳＴ１〜ＳＴ３、図４−１及び図１０のステップＳＴ１１〜ＳＴ１５、図５−１及び図１１のステップＳＴ３１〜ＳＴ４４等）は、試験プログラム１０，２０と共に、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。試験プログラム１０，２０及びこのプログラム、並びにこれらのプログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
具体的に、上記のプログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。上記のプログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
また、本実施形態に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより第１及び第２の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して第１及び第２の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて第１及び第２の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。
以下、試験装置及び試験方法の諸態様を付記としてまとめて記載する。
（付記１）複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行う試験装置であって、
前記機能試験に際して、前記電子デバイス毎に電圧又は周波数の動作下限値を決定する決定部と、
決定された前記動作下限値を集計して分布を算出する演算部と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う判定部と
を含むことを特徴とする試験装置。
前記機能試験に際して、前記電子デバイス毎に電圧又は周波数の動作下限値を決定する決定部と、
決定された前記動作下限値を集計して分布を算出する演算部と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う判定部と
を含むことを特徴とする試験装置。
（付記２）前記決定部は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、複数回の演算により前記動作下限値を決定することを特徴とする付記１に記載の試験装置。
（付記３）前記決定部は、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行って前記動作下限値を決定する第１の下限電圧サーチと、残りの前記電子デバイスについて前記第１の下限電圧サーチで決定された前記動作下限値を用いて２回又は３回の演算を行って前記動作下限値を決定する第２の下限電圧サーチとを行うことを特徴とする付記２に記載の試験装置。
（付記４）前記決定部は、前記第２の下限電圧サーチにおいて３回の演算で前記動作下限値が決定されない場合には、前記第１の下限電圧サーチを行うことを特徴とする付記３に記載の試験装置。
（付記５）複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行うに際して、前記電子デバイス毎に電圧又は周波数の動作下限値を決定する工程と、
決定された前記動作下限値を集計して分布を算出する工程と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う工程と
を含むことを特徴とする試験方法。
決定された前記動作下限値を集計して分布を算出する工程と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う工程と
を含むことを特徴とする試験方法。
（付記６）前記動作下限値を決定する工程は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、複数回の演算により前記動作下限値を決定することを特徴とする付記５に記載の試験方法。
（付記７）前記動作下限値を決定する工程は、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行って前記動作下限値を決定する第１の下限電圧サーチと、残りの前記電子デバイスについて前記第１の下限電圧サーチで決定された前記動作下限値を用いて２回又は３回の演算を行って前記動作下限値を決定する第２の下限電圧サーチとを行うことを特徴とする付記６に記載の試験方法。
（付記８）前記動作下限値を決定する工程は、前記第２の下限電圧サーチにおいて３回の演算で前記動作下限値が決定されない場合には、前記第１の下限電圧サーチを行うことを特徴とする付記７に記載の試験方法。
（付記９）複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行うに際して、前記電子デバイス毎に電圧又は周波数の動作下限値を決定する手順と、
決定された前記動作下限値を集計して分布を算出する手順と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う手順と
をコンピュータに実行させるためのプログラム。
決定された前記動作下限値を集計して分布を算出する手順と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う手順と
をコンピュータに実行させるためのプログラム。
（付記１０）前記動作下限値を決定する手順は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、複数回の演算により前記動作下限値を決定することを特徴とする付記９に記載のプログラム。
（付記１１）前記動作下限値を決定する手順は、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行って前記動作下限値を決定する第１の下限電圧サーチと、残りの前記電子デバイスについて前記第１の下限電圧サーチで決定された前記動作下限値を用いて２回又は３回の演算を行って前記動作下限値を決定する第２の下限電圧サーチとを行うことを特徴とする付記１０に記載のプログラム。
（付記１２）前記動作下限値を決定する手順は、前記第２の下限電圧サーチにおいて３回の演算で前記動作下限値が決定されない場合には、前記第１の下限電圧サーチを行うことを特徴とする付記１１に記載のプログラム。
１ テスタ
２ プローブ
３ コンピュータ
４ 最終判定サーバ
１０，２０ 試験プログラム
１１ 決定部
１２ データ格納部
１３ 演算部
１４ 判定部
２ プローブ
３ コンピュータ
４ 最終判定サーバ
１０，２０ 試験プログラム
１１ 決定部
１２ データ格納部
１３ 演算部
１４ 判定部
Claims (10)
- 複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行う試験装置であって、
前記機能試験に際して、前記電子デバイス毎に電圧又は周波数の第１の動作下限値又は第２の動作下限値を決定する決定部と、
決定された前記第１の動作下限値及び前記第２の動作下限値を集計して分布を算出する演算部と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う判定部と
を含み、
前記決定部は、
前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行って前記第１の動作下限値を決定する第１の下限値サーチと、
残りの前記電子デバイスについて前記第１の下限値サーチで決定された前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、２回又は３回の演算を行って前記第２の動作下限値を決定する第２の下限値サーチと
を行うことを特徴とする試験装置。 - 前記決定部は、前記第２の下限値サーチにおいて、前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、前記第１の動作下限値における第１の状態を判定し、続く１回又は２回の演算で第２の状態に移る場合には前記第２の動作下限値を決定することを特徴とする請求項１に記載の試験装置。
- 前記決定部は、前記第２の下限値サーチにおいて前記２回目の演算後も前記第１の状態に留まる場合には、前記第１の下限値サーチを行うことを特徴とする請求項２に記載の試験装置。
- 前記決定部は、前記第２の下限値サーチにおいて３回の演算で前記動作下限値が決定されない場合には、前記第１の下限値サーチを行うことを特徴とする請求項１に記載の試験装置。
- 複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行うに際して、前記電子デバイス毎に電圧又は周波数の第１の動作下限値又は第２の動作下限値を決定する工程と、
決定された前記第１の動作下限値及び前記第２の動作下限値を集計して分布を算出する工程と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う工程と
を含み、
前記第１の動作下限値は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行う第１の下限値サーチにより決定され、
前記第２の動作下限値は、残りの前記電子デバイスについて前記第１の下限値サーチで決定された前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、２回又は３回の演算を行う第２の下限値サーチにより決定されることを特徴とする試験方法。 - 前記第２の下限値サーチは、前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、前記第１の動作下限値における第１の状態を判定し、続く１回又は２回の演算で第２の状態に移る場合には前記第２の動作下限値を決定することを特徴とする請求項５に記載の試験方法。
- 前記第２の下限値サーチは、前記２回目の演算後も前記第１の状態に留まる場合には、前記第１の下限値サーチを行うことを特徴とする請求項６に記載の試験方法。
- 複数の電子デバイスについて、前記電子デバイス毎に第１の温度における機能試験を行うに際して、前記電子デバイス毎に電圧又は周波数の第１の動作下限値又は第２の動作下限値を決定する手順と、
決定された前記第１の動作下限値及び前記第２の動作下限値を集計して分布を算出する手順と、
算出された前記分布を用いて、前記電子デバイスについて良品又は不良品の判定を行う手順と
をコンピュータに実行させるためのプログラムであって、
前記第１の動作下限値は、前記機能試験に際して取得したサーチ上限値及びサーチ下限値を用いて、第１の数の前記電子デバイスについて最小サーチ単位まで複数回の演算を行う第１の下限値サーチにより決定され、
前記第２の動作下限値は、残りの前記電子デバイスについて前記第１の下限値サーチで決定された前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、２回又は３回の演算を行う第２の下限値サーチにより決定されることを特徴とするプログラム。 - 前記第２の下限値サーチは、前記第１の動作下限値の平均値又は中央値から前記最小サーチ単位で変化させた値を用いて、前記第１の動作下限値における第１の状態を判定し、続く１回又は２回の演算で第２の状態に移る場合には前記第２の動作下限値を決定することを特徴とする請求項８に記載のプログラム。
- 前記第２の下限値サーチは、前記２回目の演算後も前記第１の状態に留まる場合には、前記第１の下限値サーチを行うことを特徴とする請求項９に記載のプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013257365A JP6227392B2 (ja) | 2013-12-12 | 2013-12-12 | 試験装置及び方法、並びにプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013257365A JP6227392B2 (ja) | 2013-12-12 | 2013-12-12 | 試験装置及び方法、並びにプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015114243A JP2015114243A (ja) | 2015-06-22 |
| JP6227392B2 true JP6227392B2 (ja) | 2017-11-08 |
Family
ID=53528162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013257365A Active JP6227392B2 (ja) | 2013-12-12 | 2013-12-12 | 試験装置及び方法、並びにプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6227392B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105572563B (zh) * | 2015-12-16 | 2019-02-01 | 深圳訾岽科技有限公司 | 一种fct测试方法及测试系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112176A (ja) * | 1987-10-26 | 1989-04-28 | Nec Corp | 半導体集積回路装置の試験装置 |
| JPH06180349A (ja) * | 1992-12-15 | 1994-06-28 | Fujitsu Ltd | 実力評価試験装置 |
| US6013533A (en) * | 1997-09-05 | 2000-01-11 | Lsi Logic Corporation | Real time quiescent current test limit methodology |
| US6682947B1 (en) * | 2002-07-15 | 2004-01-27 | Lsi Logic Corporation | Feed forward testing |
| JP2008002900A (ja) * | 2006-06-21 | 2008-01-10 | Nec Electronics Corp | 半導体装置のスクリーニング方法と装置並びにプログラム |
| JP2009147015A (ja) * | 2007-12-12 | 2009-07-02 | Hitachi Ulsi Systems Co Ltd | 半導体装置の検査方法、検査システム及び製造方法 |
-
2013
- 2013-12-12 JP JP2013257365A patent/JP6227392B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015114243A (ja) | 2015-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5090521B2 (ja) | プロセス・カバレッジ評価によるｉｃチップの機能性速度でのテスト法 | |
| JP3940718B2 (ja) | 試験装置、良否判定基準設定装置、試験方法及び試験プログラム | |
| US20040025123A1 (en) | System and method to facilitate evaluation of integrated circuits through delay testing | |
| US7283918B2 (en) | Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same | |
| KR102230354B1 (ko) | 기계 학습 모델을 이용한 반도체 소자 테스트 장치 및 방법 | |
| US10067186B2 (en) | Method and apparatus for generating featured test pattern | |
| US9087028B2 (en) | Test method, test apparatus, and recording medium | |
| JP2000214236A (ja) | ベクトル・セット生成方法、試験システム及び試験プログラムを格納する記録媒体 | |
| US9494671B2 (en) | Method and apparatus for improving differential direct (DC) measurement accuracy | |
| US20170219651A1 (en) | Iterative n-detect based logic diagnostic technique | |
| US20100114520A1 (en) | Test apparatus, test method, program, and recording medium reducing the influence of variations | |
| WO2024000731A1 (zh) | 晶圆缺陷评估方法、装置、存储器芯片和可读存储介质 | |
| TWI515445B (zh) | 診斷工具-一種增加良率提升製程之產量的方法 | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| JP6227392B2 (ja) | 試験装置及び方法、並びにプログラム | |
| US20140244548A1 (en) | System, method, and computer program product for classification of silicon wafers using radial support vector machines to process ring oscillator parametric data | |
| US7962302B2 (en) | Predicting wafer failure using learned probability | |
| JP4805604B2 (ja) | 故障診断方法、故障診断装置、及び故障診断プログラム | |
| US10078720B2 (en) | Methods and systems for circuit fault diagnosis | |
| US20100058131A1 (en) | Test apparatus, test vector generate unit, test method, program, and recording medium | |
| US10338137B1 (en) | Highly accurate defect identification and prioritization of fault locations | |
| KR100901522B1 (ko) | 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치 | |
| US7290189B2 (en) | Compilation of calibration information for plural testflows | |
| KR100780849B1 (ko) | 샷 단위의 웨이퍼 검사 방법 | |
| JPH0252446A (ja) | 集積回路の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150612 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160601 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20161020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20161020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6227392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |