JP6225944B2 - 時分割多重化方式でシリアルポートを用いるための方法および装置 - Google Patents

時分割多重化方式でシリアルポートを用いるための方法および装置 Download PDF

Info

Publication number
JP6225944B2
JP6225944B2 JP2015098433A JP2015098433A JP6225944B2 JP 6225944 B2 JP6225944 B2 JP 6225944B2 JP 2015098433 A JP2015098433 A JP 2015098433A JP 2015098433 A JP2015098433 A JP 2015098433A JP 6225944 B2 JP6225944 B2 JP 6225944B2
Authority
JP
Japan
Prior art keywords
serial port
data
switching circuit
receive
data transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015098433A
Other languages
English (en)
Other versions
JP2015219914A (ja
Inventor
タン、リジュアン
Original Assignee
ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホアウェイ・テクノロジーズ・カンパニー・リミテッド filed Critical ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Publication of JP2015219914A publication Critical patent/JP2015219914A/ja
Application granted granted Critical
Publication of JP6225944B2 publication Critical patent/JP6225944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/22Arrangements affording multiple use of the transmission path using time-division multiplexing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)

Description

本発明は複数の通信技術に関し、特に、時分割多重化方式でシリアルポートを用いるための方法および装置に関する。
現在、シリアル通信は極めて重要であり、シングルチップマイクロコンピュータおよびデジタル信号プロセッサ(DSP)などの組込みシステム間、および、組込みシステムとパーソナルコンピュータ(PC)または無線モジュールとの間、の一般的に用いられる通信モードである。
図1は、従来技術のチップ中の複数のシリアルポートが、信号インタフェースを用いることによりチップ外部の複数のシリアルポートデバイスと通信するアーキテクチャを示しており、ここで、信号インタフェースは、チップの外部にありシリアルポートに対応しているシリアルポートデバイスと通信するチップ内部のシリアルポートのインタフェースである。信号インタフェースはTxインタフェースおよびRxインタフェースを含み、ここで、Txは信号送信インタフェースであり、Rxは信号受信インタフェースである。チップ内部の各シリアルポートは、信号インタフェースのTxインタフェースを用いることにより対応するシリアルポートデバイスにデータを送信し、チップ内部の各シリアルポートは、信号インタフェースのRxインタフェースを用いることにより対応するシリアルポートデバイスにより送信されるデータを受信して、各シリアルポートと、対応するシリアルポートデバイスとの間の通信、例えば、シリアルポート1とシリアルポートデバイス1との間の通信、および、シリアルポート2とシリアルポートデバイス2との間通信、を実行する。
コストおよび消費電力などの複数の要因を考慮して、ただ1つの信号インタフェースがチップ設計中に設計される。故に、チップの信号インタフェースの数量が増やされ得ない場合、チップ内部の複数のシリアルポートは、ただ1つの信号インタフェースを用いることにより、それぞれ対応するシリアルポートデバイスと通信し、それは通信衝突を引き起こす。
本発明の複数の実施形態は、時分割多重化方式でシリアルポートデバイスを用いるための方法および装置を提供し、複数のシリアルポートが、複数の対応するシリアルポートデバイスを時分割多重化方式で使用できるようにして、それにより、通信プロセス全体において通信衝突が起こらないことを確保する。
上述した目的を達成すべく、本発明の複数の実施形態において以下の複数の技術的解決法が用いられる。
第1の態様によると、時分割多重化方式でシリアルポートデバイスを用いるための装置が提供され、その装置は、第1のシリアルポート、第2のシリアルポート、スイッチング回路、および信号インタフェースを含み、ここで、スイッチング回路は第1のシリアルポートと第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェースにデータを出力すべく構成され、信号インタフェースは、装置の外部の第1のシリアルポートデバイスおよび第2のシリアルポートデバイスに連結され、第1のシリアルポートはスイッチング回路を用いることにより信号インタフェースに連結され、スイッチング回路が第1のシリアルポートにより送信される第1のデータを受信するよう選択する場合は、スイッチング回路および信号インタフェースを用いることにより第1のシリアルポートに対応している第1のシリアルポートデバイスに第1のデータを送信すべく構成され、第1のシリアルポートは信号インタフェースを用いることにより第1のシリアルポートデバイスにより送信される第4のデータを受信すべくさらに構成され、第2のシリアルポートは信号インタフェースを用いることにより第2のシリアルポートに対応している第2のシリアルポートデバイスにより送信される第2のデータを受信し、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを、第2のデータが示しているかどうかを決定し、第2のシリアルポートにより受信される第2のデータが、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを示す場合、第2のシリアルポートにより送信される第3のデータを受信するよう選択するようにスイッチング回路に命令すべく構成され、第2のシリアルポートはスイッチング回路を用いることにより信号インタフェースに連結され、スイッチング回路が第2のシリアルポートにより送信される第3のデータを受信するよう選択する場合、スイッチング回路および信号インタフェースを用いることにより第2のシリアルポートデバイスに第3のデータを送信すべくさらに構成される。
第1の態様を参照して、第1の可能な実施例において、装置はメッセージ通知モジュールをさらに含み、第2のシリアルポートは、第2のシリアルポートにより受信される第2のデータが、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを示す場合、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があるというインジケーションを、メッセージ通知モジュールに送信すべく具体的に構成され、第2のシリアルポートにより送信される、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があるというインジケーションの受信後、メッセージ通知モジュールは、第1のシリアルポートの優先度および第2のシリアルポートの優先度に従い、第2のシリアルポートにより送信される第3のデータを受信するよう選択するようにスイッチング回路に直ちに命令するかどうかを決定すべく構成され、メッセージ通知モジュールは、第2のシリアルポートの優先度が第1のシリアルポートの優先度より高い場合、第2のシリアルポートにより送信される第3のデータを受信するよう選択するようにスイッチング回路に直ちに命令するか、または、第2のシリアルポートの優先度が第1のシリアルポートの優先度より低い場合、第1のシリアルポートにより送信される、第1のシリアルポートが第1のシリアルポートデバイスへの第1のデータの送信を完了するというインジケーションの受信を待ち、第1のシリアルポートにより送信される、第1のシリアルポートが第1のシリアルポートデバイスへの第1のデータの送信を完了するというインジケーションの受信後、第2のシリアルポートにより送信される第3のデータを受信するよう選択するようにスイッチング回路に命令すべく具体的に構成される。
第1の態様の第1の可能な実施例を参照して、第2の可能な実施例において、第2のシリアルポートは、第2のシリアルポートが第2のシリアルポートデバイスへの第3のデータの送信を完了するというインジケーションをメッセージ通知モジュールに送信すべくさらに構成され、メッセージ通知モジュールは、第2のシリアルポートにより送信される、第2のシリアルポートが第2のシリアルポートデバイスへの第3のデータの送信を完了するというインジケーションの受信後、第1のシリアルポートデバイスに第1のデータを送信するよう第1のシリアルポートを復元すべく、第1のシリアルポートにより送信される第1のデータを受信するよう選択するようにスイッチング回路に命令すべくさらに構成される。
第1の態様、または、第1の態様の第1のまたは第2の可能な実施例を参照して、第3の可能な実施例において、信号インタフェースは信号送信インタフェースおよび信号受信インタフェースを含み、ここで、第1のシリアルポートおよび第2のシリアルポートは、スイッチング回路を用いることにより信号インタフェースの信号送信インタフェースに具体的に連結され、第1のシリアルポートはスイッチング回路を用いることにより信号送信インタフェースに第1のデータを送信し、第2のシリアルポートはスイッチング回路を用いることにより信号送信インタフェースに第3のデータを送信し、信号送信インタフェースは受信される第1のデータを第1のシリアルポートデバイスに送信するか、または、受信される第3のデータを第2のシリアルポートデバイスに送信し、信号インタフェースの信号受信インタフェースは、第1のシリアルポートデバイスにより送信される第4のデータ、および第2のシリアルポートデバイスにより送信される第2のデータを受信し、第1のシリアルポートに第4のデータを、または第2のシリアルポートに第2のデータを送信する。
第1の態様、または、第1の態様の第1、第2、または第3の可能な実施例を参照して、第4の可能な実施例において、装置は第3のシリアルポートをさらに含み、スイッチング回路は、第1のシリアルポートと第2のシリアルポートと第3のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェースにデータを出力するよう具体的に構成され、第3のシリアルポートは、装置の外部にあり第3のシリアルポートに対応している第3のシリアルポートデバイスにより送信される第5のデータを信号インタフェースを用いることにより受信して、第3のシリアルポートデバイスが第3のシリアルポートにより送信される第6のデータを受信する必要があることを、第3のシリアルポートにより受信される第5のデータが示しているかどうかを決定し、第3のシリアルポートデバイスが第3のシリアルポートにより送信される第6のデータを受信する必要があることを第3のシリアルポートにより受信される第5のデータが示す場合、第3のシリアルポートにより送信される第6のデータを受信するよう選択するようにスイッチング回路に命令し、スイッチング回路が第3のシリアルポートにより送信される第6のデータを受信するよう選択する場合、スイッチング回路および信号インタフェースを用いることにより第3のシリアルポートデバイスに第6のデータを送信すべく構成される。
第1の態様、または、第1の態様の第1、第2、第3、または第4の可能な実施例を参照して、第5の可能な実施例において、装置はチップである。
第2の態様によると、時分割多重化方式でシリアルポートデバイスを用いるための方法が提供され、ここで、その方法は時分割多重化方式でシリアルポートデバイスを用いるための装置に適用され、その装置は、第1のシリアルポート、第2のシリアルポート、スイッチング回路、および信号インタフェースを含み、スイッチング回路は、第1のシリアルポートと第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェースにデータを出力すべく構成され、その方法は、スイッチング回路および信号インタフェースを用いることにより、装置の外部にあり第1のシリアルポートに対応している第1のシリアルポートデバイスに第1のデータを第1のシリアルポートによって送信する段階と、信号インタフェースを用いることにより、装置の外部にあり第2のシリアルポートに対応している第2のシリアルポートデバイスにより送信される第2のデータを第2のシリアルポートによって受信して、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを第2のデータが示しているかどうかを決定する段階と、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを第2のシリアルポートにより受信される第2のデータが示す場合、第2のシリアルポートにより送信される第3のデータを受信するよう選択するように、第2のシリアルポートによってスイッチング回路に命令する段階、および、スイッチング回路および信号インタフェースを用いることにより、第2のシリアルポートデバイスに第3のデータを第2のシリアルポートによって送信する段階、を含む。
第2の態様を参照して、第1の可能な実施例において、信号インタフェースは信号送信インタフェースおよび信号受信インタフェースを含み、スイッチング回路および信号インタフェースを用いることにより、装置の外部にあり第1のシリアルポートに対応している第1のシリアルポートデバイスに第1のデータを第1のシリアルポートによって送信する段階は、信号送信インタフェースが第1のシリアルポートデバイスに、受信される第1のデータを送信するように、スイッチング回路を用いることにより、信号送信インタフェースに第1のデータを第1のシリアルポートによって送信する段階を含み、信号インタフェースを用いることにより、装置の外部にあり第2のシリアルポートに対応している第2のシリアルポートデバイスにより送信される第2のデータを第2のシリアルポートによって受信する段階は、信号受信インタフェースを用いることにより、第2のシリアルポートデバイスにより送信される第2のデータを第2のシリアルポートによって受信する段階を含み、スイッチング回路および信号インタフェースを用いることにより、第2のシリアルポートデバイスに第3のデータを第2のシリアルポートによって送信する段階は、信号送信インタフェースが第2のシリアルポートデバイスに、受信される第3のデータを送信するように、スイッチング回路を用いることにより、信号送信インタフェースに第3のデータを第2のシリアルポートによって送信する段階を含む。
第2の態様の第1の可能な実施例を参照して、第2の可能な実施例において、方法は、信号インタフェースの信号受信インタフェースを用いることにより、第1のシリアルポートデバイスにより送信される第4のデータを第1のシリアルポートによって受信する段階をさらに含む。
第2の態様、または、第2の態様の第1または第2の可能な実施例を参照して、第3の可能な実施例において、第2のデータは、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があるかどうかを示すべく用いられる特定のキャラクタである。
本発明の複数の実施形態において提供される時分割多重化方式でシリアルポートデバイスを用いるための方法および装置において、スイッチング回路は、2つのシリアルポートと信号インタフェースとの間に導入され、ここで、2つのシリアルポートは第1のシリアルポートおよび第2のシリアルポートであり、スイッチング回路は、第1のシリアルポートと第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェースにデータを出力すべく構成される。故に、第1のシリアルポートが、スイッチング回路および信号インタフェースを用いることにより、対応する第1のシリアルポートデバイスと通信する場合、第2のシリアルポートに対応している第2のシリアルポートデバイスが第2のシリアルポートにより送信されるデータを受信する必要があることを第2のシリアルポートが検出すれば、第2のシリアルポートは、第2のシリアルポートと、対応する第2のシリアルポートデバイスとの間の通信を実行すべく、第2のシリアルポートにより送信されるデータを受信するよう選択するようにスイッチング回路に命令する。故に、第1のシリアルポートおよび第2のシリアルポートは、時分割多重化方式で対応するシリアルポートデバイスを用いることができ、それにより、通信プロセス全体において通信衝突が起こらないことを確保する。
本発明の複数の実施形態における複数の技術的解決法をより明確に説明すべく、複数の実施形態を説明するために必要とされる複数の添付の図面を以下に簡単に紹介する。明らかに、以下の説明における複数の添付の図面は、単に本発明のいくつかの実施形態を示しているだけであり、当業者は創造努力なしにこれらの添付の図面から他の複数の図面をさらに引き出しうる。
従来技術における、チップ内部の複数のシリアルポートと、対応するシリアルポートデバイスとの間の通信の構造図である。
本発明の実施形態による、時分割多重化方式でシリアルポートデバイスを用いるための方法の概略図である。
本発明の実施形態による、時分割多重化方式でシリアルポートデバイスを用いるための装置の概略構造図である。
本発明の別の実施形態による、時分割多重化方式でシリアルポートデバイスを用いるための装置の概略構造図である。
本発明の別の実施形態による、時分割多重化方式でシリアルポートデバイスを用いるための装置の概略構造図である。
本発明の別の実施形態による、時分割多重化方式でシリアルポートデバイスを用いるための装置の概略構造図である。
以下に、本発明の複数の実施形態において添付の図面を参照し、本発明の複数の実施形態において複数の技術的解決法を明確にかつ完全に説明する。明らかに、説明される実施形態は本発明の複数の実施形態のうちの単にいくつかだけであり、全てではない。創造努力なしに本発明の複数の実施形態に基づき当業者により得られる全ての他の実施形態は、本発明の保護範囲に含まれる。
本発明の複数の実施形態において説明される時分割多重化方式でシリアルポートデバイスを用いるための装置はチップであり得て、チップは具体的に、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または複合プログラマブル論理デバイス(CPLD)でありうる。本発明の複数の実施形態においてチップの特定の形態について制約はなく、上述したチップの特定の形態は単に例として用いられるのであり、全てではない。
図2は、本発明の実施形態において提供される時分割多重化方式でシリアルポートデバイスを用いるための方法を説明しており、その方法は時分割多重化方式でシリアルポートデバイスを用いるための装置に適用される。装置は第1のシリアルポート、第2のシリアルポート、スイッチング回路、および信号インタフェースを含む。時分割多重化方式でシリアルポートデバイスを用いるための方法は、以下を含む。
[S201]第1のシリアルポートは、スイッチング回路および信号インタフェースを用いることにより、装置の外部にあり第1のシリアルポートに対応している第1のシリアルポートデバイスに第1のデータを送信する。
スイッチング回路は、第1のシリアルポートおよび第2のシリアルポートである2つのシリアルポートと、信号インタフェースとの間に位置付けられ、2つのシリアルポートのうち1つのシリアルポートにより送信されるデータを選択し、信号インタフェースにデータを出力すべく構成される。明らかに、装置には複数のシリアルポートが存在しうる。装置に複数のシリアルポートが存在する場合、スイッチング回路は、複数のシリアルポートのうちの1つのシリアルポートの入力データを選択し、信号インタフェースにそのデータを出力すべく構成される。具体的には、スイッチング回路はマルチプレクサ(MUX)であり得て、信号インタフェースは信号送信インタフェースおよび信号受信インタフェースを含む。
具体的には、第1のシリアルポートがスイッチング回路および信号インタフェースを用いることにより、装置の外部にあり第1のシリアルポートに対応している第1のシリアルポートデバイスに第1のデータを送信する段階は、以下を含む。
第1のシリアルポートは、スイッチング回路を用いることにより、信号インタフェースの信号送信インタフェースに第1のデータを送信し、信号送信インタフェースは第1のシリアルポートデバイスに受信される第1のデータを送信する。
さらに、第1のシリアルポートは信号インタフェースの信号受信インタフェースを用いることにより、第1のシリアルポートデバイスにより送信される第4のデータをさらに受信する。第1のシリアルポートが信号受信インタフェースを用いることにより第4のデータを受信する場合は、スイッチング回路を用いる段階は必要とされないことに注意すべきである。
[S202]第2のシリアルポートは、信号インタフェースを用いることにより、装置の外部にあり第2のシリアルポートに対応している第2のシリアルポートデバイスにより送信される第2のデータを受信し、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを第2のデータが示しているかどうかを決定する。
具体的には、第1のシリアルポートと第1のシリアルポートデバイスとの間の通信の過程において、すなわち、第1のシリアルポートが、スイッチング回路および信号インタフェースを用いることにより第1のシリアルポートデバイスに第1のデータを送信し、第1のシリアルポートが、信号インタフェースを用いることにより第1のシリアルポートデバイスにより送信される第4のデータを受信する過程において、第2のシリアルポートは、信号インタフェースの信号受信インタフェースを用いることにより、第2のシリアルポートに対応している第2のシリアルポートデバイスにより送信される第2のデータを受信し、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを第2のデータが示しているかどうかを決定する。第2のシリアルポートが、信号受信インタフェースを用いることにより、第2のデータを直接受信する場合、スイッチング回路を用いる段階は必要とされないことに注意すべきである。
第2のデータは、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があるかどうかを示すべく用いられる特定のキャラクタであり得て、特定のキャラクタは、特定の規則性を満たすキャラクタ、または指定されたキャラクタでありうる。故に、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要がある場合、第2のシリアルポートデバイスは第2のシリアルポートに特定のキャラクタを送信し、特定のキャラクタの受信後、第2のシリアルポートは、第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを決定する。
[S203]第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを、第2のシリアルポートにより受信される第2のデータが示す場合、第2のシリアルポートは、第2のシリアルポートにより送信される第3のデータを受信するよう選択するようにスイッチング回路に命令する。
第2のシリアルポートデバイスが第2のシリアルポートにより送信される第3のデータを受信する必要があることを、第2のシリアルポートにより受信される第2のデータが示す場合、第2のシリアルポートは、データの送信を停止するよう第1のシリアルポートに命令すべく、第1のシリアルポートに通知メッセージを送信しうることに注意すべきである。スイッチング回路が第2のシリアルポートにより送信される第3のデータを受信するよう選択する場合、それは、スイッチング回路が第1のシリアルポートにより送信される第1のデータの受信を停止する、すなわち、第1のシリアルポートが第1のシリアルポートデバイスに第1のデータを送信できないことを示し、第2のシリアルポートが、データの送信を停止するよう第1のシリアルポートに命令するかどうかについて本発明において制約はない。
[S204]第2のシリアルポートは、スイッチング回路および信号インタフェースを用いることにより、第2のシリアルポートデバイスに第3のデータを送信する。
具体的には、第2のシリアルポートはスイッチング回路を用いることにより、信号インタフェースの信号送信インタフェースに第3のデータを送信し、信号送信インタフェースは、第2のシリアルポートデバイスに受信される第3のデータを送信し、第2のシリアルポートは、信号インタフェースの信号受信インタフェースを用いることにより、第2のシリアルポートデバイスにより送信されるデータを受信する。
本実施形態において提供される時分割多重化方式でシリアルポートデバイスを用いるための方法において、スイッチング回路は2つのシリアルポートと信号インタフェースとの間に導入され、ここで、そのシリアルポートは第1のシリアルポートおよび第2のシリアルポートであり、スイッチング回路は、第1のシリアルポートと第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェースにデータを出力すべく構成される。故に、第1のシリアルポートがスイッチング回路および信号インタフェースを用いることにより、対応する第1のシリアルポートデバイスと通信する場合、第2のシリアルポートに対応している第2のシリアルポートデバイスが第2のシリアルポートにより送信されるデータを受信する必要があることを第2のシリアルポートが検出すれば、第2のシリアルポートは、第2のシリアルポートと、対応する第2のシリアルポートデバイスとの間で通信を実行すべく、第2のシリアルポートにより送信されるデータを受信するよう選択するようにスイッチング回路に命令する。故に、第1のシリアルポートおよび第2のシリアルポートは、時分割多重化方式で対応するシリアルポートデバイスを用いることができ、それにより、通信プロセス全体において通信衝突が起こらないことを確保する。
図3は、本発明の実施形態において提供される時分割多重化方式でシリアルポートデバイスを用いるための装置300であり、装置300は、第1のシリアルポート301、第2のシリアルポート302、スイッチング回路303、および信号インタフェース304を含む。
スイッチング回路303は、第1のシリアルポート301と第2のシリアルポート302とのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェース304にデータを出力すべく構成され、信号インタフェース304は装置300の外部の第1のシリアルポートデバイスおよび第2のシリアルポートデバイスに連結され、具体的に、信号インタフェース304は、装置300の内部のシリアルポートが装置300の外部のシリアルポートデバイスと通信するためのインタフェースであり、信号インタフェース304は、TxインタフェースおよびRxインタフェースを含む。ここで、Txは信号送信インタフェースであり、Rxは信号受信インタフェースである。
第1のシリアルポート301はスイッチング回路303を用いることにより信号インタフェース304に連結され、スイッチング回路303が第1のシリアルポート301により送信される第1のデータを受信するよう選択する場合、スイッチング回路303および信号インタフェース304を用いることにより、第1のシリアルポート301に対応している第1のシリアルポートデバイスに第1のデータを送信すべく構成され、具体的に、第1のシリアルポート301は、スイッチング回路303を用いることにより信号インタフェース304の信号送信インタフェースTxに連結され、第1のシリアルポート301は、スイッチング回路303を用いることにより信号送信インタフェースTxに第1のデータを送信し、信号送信インタフェースTxは第1のシリアルポートデバイスに、受信される第1のデータを送信する。
第1のシリアルポート301は、信号インタフェース304を用いることにより、第1のシリアルポートデバイスにより送信される第4のデータを受信すべくさらに構成され、具体的に、第1のシリアルポート301は、信号インタフェース304の信号受信インタフェースRxを用いることにより、第1のシリアルポートデバイスにより送信される第4のデータを受信する。
第2のシリアルポート302は、信号インタフェース304を用いることにより、第2のシリアルポート302に対応している第2のシリアルポートデバイスにより送信される第2のデータを受信し、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があることを第2のデータが示しているかどうかを決定し、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があることを、第2のシリアルポート302により受信される第2のデータが示す場合、第2のシリアルポート302により送信される第3のデータを受信するよう選択するようにスイッチング回路303に命令すべく構成され、具体的に、第1のシリアルポートと第1のシリアルポートデバイスとの間の通信の過程において、すなわち、第1のシリアルポート301がスイッチング回路303および信号インタフェース304を用いることにより第1のシリアルポートデバイスに第1のデータを送信し、第1のシリアルポート301が信号インタフェース304を用いることにより第1のシリアルポートデバイスにより送信される第4のデータを受信する過程において、第2のシリアルポート302は、信号インタフェース304の信号受信インタフェースRxを用いることにより、第2のシリアルポートデバイスにより送信される第2のデータ受信し、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があることを第2のデータが示しているかどうかを決定する。第2のシリアルポート302が信号受信インタフェースRxを用いることにより第2のデータを直接受信する場合は、スイッチング回路を用いることは必要とされないことに注意すべきである。
第2のデータは、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があるかどうかを示すべく用いられる特定のキャラクタであり得て、その特定のキャラクタは、特定の規則性を満たすキャラクタ、または指定されたキャラクタでありうる。故に、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要がある場合、第2のシリアルポートデバイスは第2のシリアルポート302に特定のキャラクタを送信し、特定のキャラクタの受信後、第2のシリアルポート302は、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があることを決定する。
第2のシリアルポート302はスイッチング回路303を用いることにより信号インタフェース304に連結され、スイッチング回路303が第2のシリアルポート302により送信される第3のデータを受信するよう選択する場合、スイッチング回路303および信号インタフェース304を用いることにより、第2のシリアルポートデバイスに第3のデータを送信すべくさらに構成され、具体的に、第2のシリアルポート302は、スイッチング回路303を用いることにより信号インタフェース304の信号送信インタフェースTxに第3のデータを送信し、信号送信インタフェースTxは、受信される第3のデータを第2のシリアルポートデバイスに送信する。
本発明の別の実施形態において、時分割多重化方式でシリアルポートデバイスを用いるための装置300はメッセージ通知モジュール305をさらに含む。図4は時分割多重化方式でシリアルポートデバイスを用いるための装置300の構造図を示しており、それはメッセージ通知モジュール305を含む。
メッセージ通知モジュール305は、装置300の内部のシリアルポート(第1のシリアルポートおよび第2のシリアルポートなど)により送信されるインジケーションを受信し、インジケーションに従い、第1のシリアルポートと第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択するようにスイッチング回路303に命令すべく構成される。
本実施形態において、第2のシリアルポート302は、第2のシリアルポート302により送信される第3のデータを受信するよう選択するようにスイッチング回路303に直接命令せず、第2のシリアルポート302は、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があることを、第2のシリアルポートデバイスにより送信される受信される第2のデータが示す場合、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があるというインジケーションをメッセージ通知モジュール305に送信すべく具体的に構成され、第2のシリアルポート302により送信される、第2のシリアルポートデバイスが第2のシリアルポート302により送信される第3のデータを受信する必要があるというインジケーションの受信後、メッセージ通知モジュール305は、第1のシリアルポートの優先度および第2のシリアルポートの優先度に従い、第2のシリアルポート302により送信される第3のデータを受信するよう選択するようにスイッチング回路303に直ちに命令するかどうかを決定すべく構成され、ここで、シリアルポートの優先度は、装置300の外部にありシリアルポートに対応しているシリアルポートデバイスとの通信のシリアルポートによる実行の好適な順序を示すべく用いられる。
具体的には、第2のシリアルポート302の優先度が第1のシリアルポート301の優先度より高い場合、メッセージ通知モジュール305は、第2のシリアルポートにより送信される第3のデータを受信するよう選択するようにスイッチング回路303に直ちに命令するか、または、第2のシリアルポート302の優先度が第1のシリアルポート301の優先度より低い場合、メッセージ通知モジュール305は、第1のシリアルポート301により送信される、第1のシリアルポート301が第1のシリアルポートデバイスへの第1のデータの送信を完了するというインジケーションの受信を待ち、第1のシリアルポート301により送信される、第1のシリアルポート301が第1のシリアルポートデバイスへの第1のデータの送信を完了するというインジケーションの受信後、第2のシリアルポート302により送信される第3のデータを受信するよう選択するようにスイッチング回路303に命令する。
上述したことから分かるように、第2のシリアルポート302の優先度が第1のシリアルポート301の優先度より高い場合、スイッチング回路303は第1のシリアルポート301が第1のシリアルポートデバイスに第1のデータを送信し続けることを停止し、第2のシリアルポートデバイスへ第2のシリアルポート302により送信される第3のデータを受信するよう選択する。この場合、さらに、第2のシリアルポート302が第2のシリアルポートデバイスへの第3のデータの送信を完了する場合、第2のシリアルポート302は、メッセージ通知モジュール305に、第2のシリアルポート302が第2のシリアルポートデバイスへの第3のデータの送信を完了することのインジケーションを送信すべくさらに構成され、メッセージ通知モジュール305は、第2のシリアルポート302が第2のシリアルポートデバイスへの第3のデータの送信を完了することのインジケーションの受信後、第1のシリアルポートデバイスへ第1のデータを送信するよう第1のシリアルポート301を復元すべく、第1のシリアルポート301により送信される第1のデータを受信するよう選択するようにスイッチング回路303に命令すべくさらに構成される。
本発明において、メッセージ通知モジュール305は具体的にプロセッサであり得て、プロセッサは、メッセージ通知モジュール305により実行される上述された機能を実行すべく、装置300上で動作しているシステムソフトウェアを呼び出すべく構成され、メッセージ通知モジュール305はさらに、メッセージ通知モジュール305により実行される、上述された機能を実行するハードウェアロジックでありうる。本発明におけるメッセージ通知モジュール305の特定の実施例について制約はない。
時分割多重化方式でシリアルポートデバイスを用いるための装置300に含まれるシリアルポートの数量は2よりも多くてよく、時分割多重化方式でシリアルポートデバイスを用いるための装置300に含まれるシリアルポートの数量は本発明において限定されない。以下の実施形態において例として用いられる、時分割多重化方式でシリアルポートデバイスを用いるための装置300において、その3つのシリアルポートが含まれる。
本発明の別の実施形態において、時分割多重化方式でシリアルポートデバイスを用いるための装置300は、第3のシリアルポート306をさらに含み、第3のシリアルポート306は図3に示される実施形態に組み合わされ得る。図5は、第3のシリアルポート306が図3に示される実施形態に組み合わされる場合の、時分割多重化方式でシリアルポートデバイスを用いるための装置300の構造を示している。
スイッチング回路303は、第1のシリアルポート301と第2のシリアルポート302と第3のシリアルポート306とのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェース304にデータを出力すべくさらに構成される。
第3のシリアルポート306は、信号インタフェース304の信号受信インタフェースRxを用いることにより、装置300の外部にあり第3のシリアルポート306に対応している第3のシリアルポートデバイスにより送信される第5のデータを受信し、第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要があることを、第3のシリアルポート306により受信される第5のデータが示しているかどうかを決定すべく構成される。
第5のデータは、第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要があるかどうかを示すべく用いられる特定のキャラクタであり得て、特定のキャラクタは、特定の規則性を満たすキャラクタか、または指定されたキャラクタでありうる。故に、第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要がある場合、第3のシリアルポートデバイスは第3のシリアルポート306に特定のキャラクタを送信し、特定のキャラクタの受信後、第3のシリアルポート306は、第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要があることを決定する。
第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要があることを、第3のシリアルポート306により受信される第5のデータが示す場合、第3のシリアルポート306は、第3のシリアルポート306により送信される第6のデータを受信するよう選択するようにスイッチング回路303に命令する。
スイッチング回路303が第3のシリアルポート306により送信される第6のデータを受信するよう選択する場合、第3のシリアルポート306はスイッチング回路303および信号インタフェース304を用いることにより、第3のシリアルポートデバイスに第6のデータを送信する。
本発明の別の実施形態において、時分割多重化方式でシリアルポートデバイスを用いるための装置300は第3のシリアルポート306をさらに含み、第3のシリアルポート306は図4に示される実施形態に組み合わされ得る。図6は、第3のシリアルポート306が図4に示される実施形態に組み合わされる場合の、時分割多重化方式でシリアルポートデバイスを用いるための装置300の構造を示している。
本実施形態において、メッセージ通知モジュール305は第3のシリアルポート306により送信されるインジケーションをさらに受信し得て、そのインジケーションに従い、第3のシリアルポート306により送信される第6のデータを受信するよう選択するようにスイッチング回路303に命令しうる。
本実施形態において、第2のシリアルポート302と同様に、第3のシリアルポート306は、第3のシリアルポート306により送信される第6のデータを選択するようにスイッチング回路303には直接命令せず、まずメッセージ通知モジュール305に命令し、そしてメッセージ通知モジュール305がスイッチング回路303に命令する。具体的には、第3のシリアルポート306は、第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要があることを、第3のシリアルポートデバイスにより送信される受信される第5のデータが示す場合、メッセージ通知モジュール305に、第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要があるというインジケーションを送信すべく構成され、第3のシリアルポート306により送信される、第3のシリアルポートデバイスが第3のシリアルポート306により送信される第6のデータを受信する必要があるというインジケーションの受信後、メッセージ通知モジュール305は、第3のシリアルポート306の優先度、およびスイッチング回路303にデータを送信しているシリアルポート(第1のシリアルポートまたは第2のシリアルポートなど)の優先度に従い、第3のシリアルポート306により送信される第6のデータを受信するよう選択するようにスイッチング回路303に直ちに命令するかどうかを決定すべく構成される。
具体的には、第3のシリアルポート306の優先度が、スイッチング回路303にデータを送信しているシリアルポートの優先度より高い場合、メッセージ通知モジュール305は、第3のシリアルポート306により送信される第6のデータを受信するよう選択するようにスイッチング回路303に直ちに命令し、第3のシリアルポート306の優先度が、スイッチング回路303にデータを送信しているシリアルポートの優先度より低い場合、メッセージ通知モジュール305は、スイッチング回路303にデータを送信しているシリアルポートが、対応するシリアルポートデバイスへのデータの送信を完了するというインジケーションの受信を待ち、スイッチング回路303にデータを送信しているシリアルポートが、対応するシリアルポートデバイスへのデータの送信を完了するというインジケーションの受信後、第3のシリアルポート306により送信される第6のデータを受信するよう選択するようにスイッチング回路303に命令する。
上述したことから分かるように、第3のシリアルポート306の優先度が、スイッチング回路303にデータを送信しているシリアルポートの優先度より高い場合、スイッチング回路は、スイッチング回路303にデータを送信しているシリアルポートがデータを送信し続けることを停止し、第3のシリアルポートデバイスに第3のシリアルポート306により送信される第6のデータを受信するよう選択する。この場合、さらに、第3のシリアルポート306が第3のシリアルポートデバイスへの第6のデータの送信を完了する場合、第3のシリアルポート306は、メッセージ通知モジュール305に、第3のシリアルポート306が第3のシリアルポートデバイスへの第6のデータの送信を完了するというインジケーションを送信すべくさらに構成され、メッセージ通知モジュール305は、第3のシリアルポート306が第3のシリアルポートデバイスへの第6のデータの送信を完了するというインジケーションの受信後、対応するシリアルポートデバイスにデータを送信し続けるようデータを送信することを以前に停止されているシリアルポートを復元すべく、データを送信することを以前に停止されているシリアルポートにより送信されるデータを受信するよう選択するようにスイッチング回路303に命令すべくさらに構成される。
本実施形態において提供される時分割多重化方式でシリアルポートデバイスを用いるための装置において、2つのシリアルポートと信号インタフェースとの間にスイッチング回路が導入され、ここで、シリアルポートは第1のシリアルポートおよび第2のシリアルポートであり、スイッチング回路は、第1のシリアルポートと第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、信号インタフェースにデータを出力すべく構成される。故に、第1のシリアルポートが、スイッチング回路および信号インタフェースを用いることにより、対応する第1のシリアルポートデバイスと通信する場合、第2のシリアルポートに対応している第2のシリアルポートデバイスが第2のシリアルポートにより送信されるデータを受信する必要があることを第2のシリアルポートが検出すれば、第2のシリアルポートは、第2のシリアルポートと、対応する第2のシリアルポートデバイスとの間の通信を実行すべく、第2のシリアルポートにより送信されるデータを受信するよう選択するようにスイッチング回路に命令する。故に、第1のシリアルポートおよび第2のシリアルポートは、時分割多重化方式で対応するシリアルポートデバイスを用いることができ、それにより、通信プロセス全体において通信衝突が起きないことを確保する。
当業者は気付くであろうように、本明細書で開示される複数の実施形態において説明される複数の例と組み合わせて、複数のユニットおよびアルゴリズムの複数の段階は、電子的ハードウェア、またはコンピュータソフトウェアと電子的ハードウェアとの組み合わせにより実行されうる。複数の機能がハードウェアによって実行されるか、ソフトウェアによって実行されるかは、複数の特定のアプリケーション、および複数の技術的解決法の複数の設計制約条件に依存する。当業者は各特定のアプリケーションに対する説明された複数の機能を実行するための異なる複数の方法を用いうるが、その実行は本発明の範囲を超えると見做されるべきではない。
チップは、実施形態に関わる方法および装置を説明すべく例として用いられることに注意すべきである。しかしながら、実際は、チップはまた、時分割多重化方式でシリアルポートデバイスを用いるための任意の装置で置き換えられてもよく、装置は、プリント回路基板(PCB)などの個別デバイスにより構成される装置であってよく、集積回路技術により製造されるチップである必要はなくてよい。装置の製造プロセスおよび方法は、本発明の範囲を限定するよう意図されるべきではない。
簡便かつ簡潔な説明をする目的で、上述のシステム、装置、およびユニットの詳細な動作プロセスについて、上述した方法の複数の実施形態における対応するプロセスが参照されてよいことは当業者により明確に理解されうることであり、詳細は本明細書で再度説明されない。
本願において提供されるいくつかの実施形態において、開示されたシステム、装置、および方法が他の複数のやり方で実行されうることが理解されるべきである。例えば、説明された装置の実施形態は単に例示的なものである。例えば、ユニット分割は、単に論理的な機能の分割であり、実際の実行においては他の分割でありうる。例えば、複数のユニットまたは構成要素は、別のシステムに組み合わされるか、もしくは統合され得て、または、幾つかの機能は無視される、もしくは実行され得ない。加えて、表示された、または議論された複数の相互結合または複数の直接結合もしくは複数の通信接続は、いくつかのインタフェースを通じて実行されうる。複数の装置と複数のユニットとの間の複数の間接的な結合または複数の通信接続は電子的、機械的、または他の複数の形態で実行されうる。
別個の複数の部分として説明される複数のユニットは、物理的に離れていてよく、または離れていなくてもよく、複数のユニットとして表示される複数の部分は、複数の物理的なユニットであってよく、または複数の物理的なユニットでなくてよいか、一カ所に位置付けされてよいか、または、複数のネットワークユニット上に分散されてよい。複数のユニットのうちのいくつかまたは全ては、複数の実施形態の複数の解決法の複数の目的を達成すべく、実際のニーズに従い選択されうる。
加えて、本発明の複数の実施形態における複数の機能ユニットは、1つの処理ユニットに統合されうるか、または、複数のユニットのそれぞれは物理的に単独で存在しうる、または、2つ以上のユニットは1つのユニットに統合される。
複数の機能がソフトウェア機能ユニットの形態で実装され、単独製品として販売または用いられる場合、複数の機能はコンピュータ可読記憶媒体に記憶されうる。そのような理解に基づき、本発明の複数の技術的解決法は基本的に、または従来技術に寄与する一部、または複数の技術的解決法のうちのいくつかは、ソフトウェア製品の形態で実装されうる。ソフトウェア製品は記憶媒体に記憶され、本発明の複数の実施形態において説明された複数の方法の複数の段階の全てまたはいくつかを実行すべく、(パーソナルコンピュータ、サーバ、またはネットワークデバイスでありうる)コンピュータデバイスに命令するためのいくつかの命令を含む。上述の記憶媒体は、USBフラッシュドライブ、リムーバブルハードディスク、リードオンリメモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク、または光ディスクなどの、プログラムコードを記憶できる任意の媒体を含む。
上述した複数の説明は、単に本発明の特定の実施例であり、本発明の保護範囲を限定すべく意図されていない。本発明において開示される技術範囲内で当業者により理解される任意の変形または置換は、本発明の保護範囲に含まれる。故に、本発明の保護範囲は、特許請求の保護範囲に従う。

Claims (11)

  1. 時分割多重化方式でシリアルポートデバイスを用いるための装置であり、前記装置は第1のシリアルポート、第2のシリアルポート、スイッチング回路、および信号インタフェースを備え、
    前記スイッチング回路は、前記第1のシリアルポートと前記第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、前記信号インタフェースに前記データを出力し、
    前記信号インタフェースは、前記装置の外部にある第1のシリアルポートデバイスおよび第2のシリアルポートデバイスに連結され、
    前記第1のシリアルポートは、前記スイッチング回路を用いることにより前記信号インタフェースに連結され、前記スイッチング回路が前記第1のシリアルポートにより送信される第1のデータを受信するよう選択する場合、前記スイッチング回路および前記信号インタフェースを用いることにより前記第1のシリアルポートに対応している前記第1のシリアルポートデバイスに前記第1のデータを送信し、
    前記第1のシリアルポートはさらに、前記信号インタフェースを用いることにより、前記第1のシリアルポートデバイスにより送信される第4のデータを受信し、
    前記第2のシリアルポートは、前記信号インタフェースを用いることにより、前記第2のシリアルポートに対応している前記第2のシリアルポートデバイスにより送信される第2のデータを受信し、前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される第3のデータを受信する必要があるということを前記第2のデータが示しているかどうかを決定し、前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される前記第3のデータを受信する必要があるということを、前記第2のシリアルポートにより受信される前記第2のデータが示す場合、前記第2のシリアルポートにより送信される前記第3のデータを受信するよう選択するように前記スイッチング回路に命令し、
    前記第2のシリアルポートは前記スイッチング回路を用いることにより前記信号インタフェースに連結され、前記スイッチング回路が前記第2のシリアルポートにより送信される前記第3のデータを受信するよう選択する場合はさらに、前記スイッチング回路および前記信号インタフェースを用いることにより前記第2のシリアルポートデバイスに前記第3のデータを送信し、
    前記第1のシリアルポートと前記第1のシリアルポートデバイスとの間の通信の過程において、前記第2のシリアルポートは、前記信号インタフェースを用いることにより、前記第2のシリアルポートに対応している前記第2のシリアルポートデバイスにより送信される前記第2のデータを受信し、
    前記第2のシリアルポートは、前記信号インタフェースを用いることにより、前記スイッチング回路を用いずに受信する
    装置。
  2. 前記装置はさらにメッセージ通知モジュールを備え、前記第2のシリアルポートは具体的に、
    前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される前記第3のデータを受信する必要があるということを、前記第2のシリアルポートにより受信される前記第2のデータが示す場合、前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される前記第3のデータを受信する必要があるというインジケーションを前記メッセージ通知モジュールに送信し、
    前記第2のシリアルポートにより送信される、前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される前記第3のデータを受信する必要があるという前記インジケーションの受信後、前記メッセージ通知モジュールは、前記第1のシリアルポートの優先度および前記第2のシリアルポートの優先度に従い、前記第2のシリアルポートにより送信される前記第3のデータを受信するよう選択するように前記スイッチング回路に直ちに命令するかどうかを決定し、
    前記メッセージ通知モジュールは具体的に、前記第2のシリアルポートの前記優先度が前記第1のシリアルポートの前記優先度より高い場合、前記第2のシリアルポートにより送信される前記第3のデータを受信するよう選択するように前記スイッチング回路に直ちに命令するか、または、
    前記第2のシリアルポートの前記優先度が前記第1のシリアルポートの前記優先度より低い場合、前記第1のシリアルポートにより送信される、前記第1のシリアルポートが前記第1のシリアルポートデバイスへの前記第1のデータの送信を完了するというインジケーションの受信を待ち、前記第1のシリアルポートにより送信される、前記第1のシリアルポートが前記第1のシリアルポートデバイスへの前記第1のデータの送信を完了するという前記インジケーションの受信後、前記第2のシリアルポートにより送信される前記第3のデータを受信するよう選択するように前記スイッチング回路に命令する
    請求項1に記載の装置。
  3. 前記第2のシリアルポートはさらに、前記第2のシリアルポートが前記第2のシリアルポートデバイスへの前記第3のデータの送信を完了するというインジケーションを前記メッセージ通知モジュールに送信し、
    前記メッセージ通知モジュールはさらに、前記第2のシリアルポートにより送信される、前記第2のシリアルポートが前記第2のシリアルポートデバイスへの前記第3のデータの送信を完了するという前記インジケーションの受信後、前記第1のシリアルポートデバイスに前記第1のデータを送信するよう前記第1のシリアルポートを復元すべく、前記第1のシリアルポートにより送信される前記第1のデータを受信するよう選択するように前記スイッチング回路に命令する
    請求項2に記載の装置。
  4. 前記信号インタフェースは信号送信インタフェースおよび信号受信インタフェースを備え、
    前記第1のシリアルポートおよび前記第2のシリアルポートは具体的に、前記スイッチング回路を用いることにより前記信号インタフェースの前記信号送信インタフェースに連結され、前記第1のシリアルポートは前記スイッチング回路を用いることにより前記信号送信インタフェースに前記第1のデータを送信し、前記第2のシリアルポートは前記スイッチング回路を用いることにより前記信号送信インタフェースに前記第3のデータを送信し、前記信号送信インタフェースは前記第1のシリアルポートデバイスに受信される前記第1のデータを送信するか、または、前記第2のシリアルポートデバイスに受信される前記第3のデータを送信し、
    前記信号インタフェースの前記信号受信インタフェースは、前記第1のシリアルポートデバイスにより送信される前記第4のデータ、または、前記第2のシリアルポートデバイスにより送信される前記第2のデータを受信し、前記第1のシリアルポートに前記第4のデータを、または、前記第2のシリアルポートに前記第2のデータを送信する
    請求項1から3の何れか一項に記載の装置。
  5. 前記装置はさらに、第3のシリアルポートを備え、前記スイッチング回路は具体的に、前記第1のシリアルポートと前記第2のシリアルポートと前記第3のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、前記信号インタフェースに前記データを出力し、
    前記第3のシリアルポートは、
    前記装置の外部にあり前記第3のシリアルポートに対応している第3のシリアルポートデバイスにより送信される第5のデータを、前記信号インタフェースを用いることにより受信し、前記第3のシリアルポートデバイスが前記第3のシリアルポートにより送信される第6のデータを受信する必要があることを、前記第3のシリアルポートにより受信される前記第5のデータが示しているかどうかを決定し、
    前記第3のシリアルポートデバイスが前記第3のシリアルポートにより送信される前記第6のデータを受信する必要があることを、前記第3のシリアルポートにより受信される前記第5のデータが示す場合、前記第3のシリアルポートにより送信される前記第6のデータを受信するよう選択するように前記スイッチング回路に命令し、
    前記スイッチング回路が前記第3のシリアルポートにより送信される前記第6のデータを受信するよう選択する場合、前記スイッチング回路および前記信号インタフェースを用いることにより、前記第3のシリアルポートデバイスに前記第6のデータを送信する
    請求項1から4の何れか一項に記載の装置。
  6. 前記装置はチップである
    請求項1から5の何れか一項に記載の装置。
  7. 前記第2のデータは、前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される前記第3のデータを受信する必要があるかどうかを示すべく用いられる特定のキャラクタである
    請求項1から6の何れか一項に記載の装置。
  8. 時分割多重化方式でシリアルポートデバイスを用いるための方法であり、前記方法は時分割多重化方式でシリアルポートデバイスを用いるための装置に適用され、前記装置は、第1のシリアルポート、第2のシリアルポート、スイッチング回路、および信号インタフェースを備え、前記スイッチング回路は、前記第1のシリアルポートと前記第2のシリアルポートとのうち1つのシリアルポートにより送信されるデータを受信するよう選択し、前記信号インタフェースに前記データを出力し、
    前記方法は、
    前記スイッチング回路および前記信号インタフェースを用いることにより、前記装置の外部にあり前記第1のシリアルポートに対応している第1のシリアルポートデバイスに、第1のデータを前記第1のシリアルポートによって送信する段階と、
    前記信号インタフェースを用いることにより、前記装置の外部にあり前記第2のシリアルポートに対応している第2のシリアルポートデバイスにより送信される第2のデータを前記第2のシリアルポートによって受信し、前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される第3のデータを受信する必要があることを前記第2のデータが示しているかどうかを決定する段階と、
    前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される前記第3のデータを受信する必要があることを、前記第2のシリアルポートにより受信される前記第2のデータが示す場合、前記第2のシリアルポートにより送信される前記第3のデータを受信するよう選択するように、前記第2のシリアルポートによって前記スイッチング回路に命令する段階と、
    前記スイッチング回路および前記信号インタフェースを用いることにより、前記第2のシリアルポートデバイスに前記第3のデータを前記第2のシリアルポートによって送信する段階と、を備え
    前記第1のシリアルポートと前記第1のシリアルポートデバイスとの間の通信の過程において、前記第2のシリアルポートが前記信号インタフェースを用いることによって、前記装置の外部にあり前記第2のシリアルポートに対応している前記第2のシリアルポートデバイスにより送信される前記第2のデータを受信し、
    前記第2のシリアルポートが前記信号インタフェースを用いることにより、前記スイッチング回路を用いずに、前記装置の外にあり前記第2のシリアルポートに対応している前記第2のシリアルポートデバイスにより送信される前記第2のデータを受信する
    方法。
  9. 前記信号インタフェースは、信号送信インタフェースおよび信号受信インタフェースを備え、前記スイッチング回路および前記信号インタフェースを用いることによる、前記装置の外部にあり前記第1のシリアルポートに対応している第1のシリアルポートデバイスへの第1のデータの前記第1のシリアルポートによる前記送信する段階は、
    前記信号送信インタフェースが前記第1のシリアルポートデバイスに受信される前記第1のデータを送信するように、前記スイッチング回路を用いることにより、前記信号送信インタフェースに前記第1のデータを前記第1のシリアルポートによって送信する段階を備え、
    前記信号インタフェースを用いることによる、前記装置の外部にあり前記第2のシリアルポートに対応している第2のシリアルポートデバイスにより送信される第2のデータの前記第2のシリアルポートによる前記受信する段階は、
    前記信号受信インタフェースを用いることにより前記第2のシリアルポートデバイスにより送信される前記第2のデータを前記第2のシリアルポートによって受信する段階を備え、
    前記スイッチング回路および前記信号インタフェースを用いることによる、前記第2のシリアルポートデバイスへの前記第3のデータの前記第2のシリアルポートによる前記送信する段階は、
    前記信号送信インタフェースが前記第2のシリアルポートデバイスに受信される前記第3のデータを送信するように、前記スイッチング回路を用いることにより、前記信号送信インタフェースに前記第3のデータを前記第2のシリアルポートによって送信する段階を備える
    請求項に記載の方法。
  10. 前記方法は、前記信号インタフェースの前記信号受信インタフェースを用いることにより、前記第1のシリアルポートデバイスにより送信される第4のデータを前記第1のシリアルポートによって受信する段階をさらに備える
    請求項に記載の方法。
  11. 前記第2のデータは、前記第2のシリアルポートデバイスが前記第2のシリアルポートにより送信される前記第3のデータを受信する必要があるかどうかを示すべく用いられる特定のキャラクタである
    請求項から10の何れか一項に記載の方法。
JP2015098433A 2014-05-15 2015-05-13 時分割多重化方式でシリアルポートを用いるための方法および装置 Active JP6225944B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410205755.5A CN103984659B (zh) 2014-05-15 2014-05-15 分时使用串口的方法和装置
CN201410205755.5 2014-05-15

Publications (2)

Publication Number Publication Date
JP2015219914A JP2015219914A (ja) 2015-12-07
JP6225944B2 true JP6225944B2 (ja) 2017-11-08

Family

ID=51276642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015098433A Active JP6225944B2 (ja) 2014-05-15 2015-05-13 時分割多重化方式でシリアルポートを用いるための方法および装置

Country Status (4)

Country Link
US (1) US9742548B2 (ja)
EP (1) EP2950219B1 (ja)
JP (1) JP6225944B2 (ja)
CN (1) CN103984659B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106055509B (zh) * 2016-05-31 2022-08-05 珠海格力电器股份有限公司 一种光纤通信系统及光纤通信的配置方法
CN106445859A (zh) * 2016-07-26 2017-02-22 安徽皖通邮电股份有限公司 一种单板上多个处理器调试口复用切换方法和装置
CN106383800A (zh) * 2016-08-29 2017-02-08 深圳市共济科技股份有限公司 一种智能串口设备切换装置及方法
CN108462659A (zh) * 2017-02-17 2018-08-28 北京国基科技股份有限公司 网络交换设备及其数据传输方法
CN109460379B (zh) * 2018-11-14 2021-10-29 郑州云海信息技术有限公司 一种串口选择的方法及切换装置
CN112540942B (zh) * 2020-11-20 2023-06-02 中电科思仪科技(安徽)有限公司 一种多通道同步串行通信电路及方法
CN112885061B (zh) * 2021-01-22 2022-12-13 江苏林洋能源股份有限公司 一种基于电表实现多设备分时通信的方法
CN114385533B (zh) * 2021-12-31 2023-04-07 深圳市欣博跃电子有限公司 数据转换装置、方法、计算机可读存储介质及系统

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163624A (ja) 1983-03-09 1984-09-14 Fujitsu Ltd 多重チヤネルスイツチ制御方式
CA1228677A (en) * 1984-06-21 1987-10-27 Cray Research, Inc. Peripheral interface system
US5388217A (en) * 1991-12-13 1995-02-07 Cray Research, Inc. Distributing system for multi-processor input and output using channel adapters
US5299190A (en) * 1992-12-18 1994-03-29 International Business Machines Corporation Two-dimensional round-robin scheduling mechanism for switches with multiple input queues
US5428806A (en) * 1993-01-22 1995-06-27 Pocrass; Alan L. Computer networking system including central chassis with processor and input/output modules, remote transceivers, and communication links between the transceivers and input/output modules
US5596578A (en) * 1993-10-04 1997-01-21 Fostex Corporation Of America Time division multiplexing data transfer system for digital audio data distribution
US5483528A (en) * 1994-10-11 1996-01-09 Telex Communications, Inc. TDM digital matrix intercom system
US5826068A (en) * 1994-11-09 1998-10-20 Adaptec, Inc. Integrated circuit with a serial port having only one pin
US5517495A (en) * 1994-12-06 1996-05-14 At&T Corp. Fair prioritized scheduling in an input-buffered switch
US5831848A (en) * 1995-11-17 1998-11-03 Phoenix Controls Corporation Distributed environmental process control system
US6127990A (en) * 1995-11-28 2000-10-03 Vega Vista, Inc. Wearable display and methods for controlling same
US6184847B1 (en) * 1998-09-22 2001-02-06 Vega Vista, Inc. Intuitive control of portable data displays
US5796733A (en) * 1996-07-03 1998-08-18 General Signal Corporation Time division switching system
GB2316573B (en) * 1996-08-14 2001-04-18 Fujitsu Ltd Switching apparatus
US5953509A (en) * 1997-05-08 1999-09-14 Periphonics Corporation Multiprocessor interface adaptor with broadcast function
GB2326305A (en) * 1997-06-13 1998-12-16 Schlumberger Ind Ltd Local exchange testing
US6105060A (en) * 1997-09-05 2000-08-15 Worldspace, Inc. System for providing global portable internet access using low earth orbit satellite and satellite direct radio broadcast system
US20010044843A1 (en) * 1997-10-28 2001-11-22 Philip Bates Multi-user computer system
US6154465A (en) * 1998-10-06 2000-11-28 Vertical Networks, Inc. Systems and methods for multiple mode voice and data communications using intelligenty bridged TDM and packet buses and methods for performing telephony and data functions using the same
SE513221C2 (sv) * 1998-04-17 2000-07-31 Net Insight Ab Förfarande och anordning för allokering av tidluckor till en kanal i ett kretskopplat tidsmultiplexerat nät
US6377575B1 (en) * 1998-08-05 2002-04-23 Vitesse Semiconductor Corporation High speed cross point switch routing circuit with word-synchronous serial back plane
KR100268885B1 (ko) 1998-09-10 2000-10-16 김영환 비동기 데이터 송수신 장치
US6317804B1 (en) * 1998-11-30 2001-11-13 Philips Semiconductors Inc. Concurrent serial interconnect for integrating functional blocks in an integrated circuit device
US20040213255A1 (en) * 2000-06-30 2004-10-28 Mariner Networks, Inc Connection shaping control technique implemented over a data network
US6928076B2 (en) * 2000-09-22 2005-08-09 Intel Corporation System and method for controlling signal processing in a voice over packet (VoP) environment
US6920130B2 (en) * 2000-12-14 2005-07-19 Nortel Networks Limited Gateway adapter for a PBX system
US6912217B1 (en) * 2001-07-31 2005-06-28 Lsi Logic Corporation Protocol stack encapsulation for voice processor
US7047350B2 (en) * 2003-10-10 2006-05-16 Freescale Semiconductor, Inc. Data processing system having a serial data controller
US7535893B1 (en) * 2003-12-05 2009-05-19 Mahi Networks, Inc. TDM services using a packet-switched fabric
CN101500331A (zh) 2008-02-02 2009-08-05 中兴通讯股份有限公司 一种对串口进行分时复用的方法及移动终端
US8478920B2 (en) 2010-06-24 2013-07-02 International Business Machines Corporation Controlling data stream interruptions on a shared interface
DE102010061734B4 (de) * 2010-11-22 2020-03-12 Continental Automotive Gmbh Datenkommunikationsschnittstelle für die Datenkommunikation zwischen einem Bussystem und einem Mikrocontroller
JP5346979B2 (ja) 2011-04-18 2013-11-20 シャープ株式会社 インターフェイス装置、配線基板、及び情報処理装置
CN202150110U (zh) 2011-06-02 2012-02-22 安徽工程大学 一种基于单片机的多串口多路分时复用串行通信装置
CN202372976U (zh) 2011-12-15 2012-08-08 福建鑫诺通讯技术有限公司 一种分时复用串口的切换电路
JP2014035709A (ja) 2012-08-09 2014-02-24 Sharp Corp バス制御装置、バス制御方法、プログラムおよび記録媒体
CN102930064A (zh) * 2012-09-20 2013-02-13 苏州生物医学工程技术研究所 基于usb的数据采集系统及其数据采集的方法

Also Published As

Publication number Publication date
CN103984659B (zh) 2017-07-21
EP2950219B1 (en) 2018-11-14
JP2015219914A (ja) 2015-12-07
CN103984659A (zh) 2014-08-13
US20150333897A1 (en) 2015-11-19
EP2950219A1 (en) 2015-12-02
US9742548B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
JP6225944B2 (ja) 時分割多重化方式でシリアルポートを用いるための方法および装置
JP7105710B2 (ja) マルチモード及び/又はマルチ速度NVMe-oFデバイスを支援するシステム及び方法
US20170004103A1 (en) Flexible mobile device connectivity to automotive systems with ubs hubs
US11703910B2 (en) Docking station, electrical device, and method for configuring basic input output system
US20160350251A1 (en) Universal serial bus (usb) hub for connecting different port types and method thereof
US11119960B2 (en) Adapter to concatenate connectors
US10614011B2 (en) Apparatus, method, and electronic device for implementing solid-state drive data interaction
US11099626B2 (en) Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
US9928206B2 (en) Dedicated LAN interface per IPMI instance on a multiple baseboard management controller (BMC) system with single physical network interface
EP3200089B1 (en) Method, apparatus, communication equipment and storage media for determining link delay
US10102092B2 (en) Testing front end module, testing methods and modular testing systems for testing electronic equipment
US8407390B2 (en) Method and apparatus for data processing
EP2620876B1 (en) Method and apparatus for data processing, pci-e bus system and server
CN106055509B (zh) 一种光纤通信系统及光纤通信的配置方法
US9841904B2 (en) Scalable and configurable non-volatile memory module array
US10579394B2 (en) Control method and control device
US20120260013A1 (en) KVM switcher (Multi-computer switcher) with integrated parallel transmission, serial peripheral interface and universal serial bus
CN104426566A (zh) 一种数据收发系统及数据收发方法
TWI475392B (zh) 雙模式電子裝置、電子系統以及主控端判斷方法
US9886406B2 (en) Electronic device and detecting method
TW201403334A (zh) 菊花鏈串接裝置的路由切換系統及介面裝置
US20140082233A1 (en) Performance-enhancing high-speed interface control device and data transmission method
EP3629188A1 (en) Flexible coupling of processor modules
JP2008234347A (ja) データ書き込み装置
JP2010160681A (ja) Usbハブ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R150 Certificate of patent or registration of utility model

Ref document number: 6225944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250