JP2008234347A - データ書き込み装置 - Google Patents

Abstract

【課題】ホストから複数のターゲットへ同時にデータを書き込んだときに、各ターゲットの書き込み状況を確認することのできるデータ書き込み装置を提供する。
【解決手段】データ書き込み装置は、書き込み用のデータをシリアル伝送路ＳＣ１を介して送信するホスト１と、シリアル伝送路ＳＣ１に並列に接続され、それぞれが有するメモリにホスト１から送信されたデータを書き込むターゲット２１〜２ｎと、を備える。ターゲット２１〜２ｎは、送信許可信号転送用の送信許可信号入力端子ＣＩＮ１〜ＣＩＮｎおよび送信許可信号出力端子ＣＯＵＴ１〜ＣＯＵＴｎを有し、データの書き込み終了後、その書き込みが正常に終了したかどうかを示す応答データを生成し、送信許可信号入力端子ＣＩＮ１〜ＣＩＮｎへ送信許可信号が入力されたときに、送信端子Ｔｘ１〜Ｔｘｎからシリアル伝送路ＳＣ２へ順次出力する。
【選択図】図１

Description

本発明は、データ書き込み装置に関する。

従来、ホストから複数のターゲットに対して同時にデータを書き込むデータ書き込みを行う装置として、ホスト側にターゲットの数と同数のポートを用意し、それぞれのポートをターゲットと1対１に接続する方式をとるデータ書き込み装置が用いられていた。

しかし、この方式の装置では、ターゲットの数が増加すると、その分、ホストとターゲット間の配線数が増加し、ハードウェアの複雑化およびコストの増加という問題が生じていた。

これに対して、ホスト（主制御部）と複数のターゲット（端末制御部）間をシリアル伝送路で接続する装置が提案されている（例えば、特許文献１参照。）。

上述の提案の装置では、シリアル伝送路で接続することにより、主制御部と端末制御部間の配線数が削減されている。

また、上述の提案の装置では、主制御部と１番目の端末制御部との間に制御線を接続し、以下、残りの端末制御部の間に順次制御線を接続し、最終段の端末制御部から主制御部へ制御線を戻す接続が行われている。主制御部から一斉同報されたデータを受信後、各端末制御部が、入力側の制御線が非アクティブからアクティブに変化したときに、出力側の制御線を非アクティブからアクティブに切り換えることにより、主制御部は、全端末制御部がデータを受信したかどうかの受信確認が行える。

しかし、上述の装置では、いずれかの端末制御部でデータを受け取れないような異常が発生したときは、その異常の発生の検知ができるだけで、どの端末制御部で異常が発生したかを知ることはできない、という問題があった。
特開平１１−１１０６１８号公報 （第３ページ、図１）

そこで、本発明の目的は、ホストから複数のターゲットへ同時にデータを書き込んだときに、各ターゲットの書き込み状況を確認することのできるデータ書き込み装置を提供することにある。

本発明の一態様によれば、書き込み用のデータを第１のシリアル伝送路を介して送信するホストと、前記シリアル伝送路に並列に接続され、それぞれが有する記憶手段に前記ホストから送信された前記データを書き込む複数のターゲットと、を備え、前記ホストは、前記データを前記複数のターゲットへ同報送信し、前記複数のターゲットは、送信された前記データを前記記憶手段へ一斉に書き込み、書き込み終了後、第２のシリアル伝送路へのデータの送信を許可する送信許可信号を１段目のターゲットから次段のターゲットへと順次転送しながら、前記送信許可信号が入力されたターゲットが、前記書き込みが正しく行われたかどうかを示す応答データを、前記第２のシリアル伝送線路を介して、前記ホストへ送信することを特徴とするデータ書き込み装置が提供される。

本発明によれば、ホストから複数のターゲットへ同時にデータを書き込んだときに、書き込みが正常に行われたかどうかを示す応答データが各ターゲットから返信されるので、ホストは、各ターゲットの書き込み状況を確認することができる。

以下、本発明の実施例を図面を参照して説明する。

図１は、本発明の実施例に係るデータ書き込み装置の構成の例を示すブロック図である。

本実施例のデータ書き込み装置は、書き込み用のデータをシリアル伝送路ＳＣ１を介して送信するホスト１と、シリアル伝送路ＳＣ１に並列に接続され、それぞれが有するメモリにホスト１から送信されたデータを書き込むターゲット２１、２２、２３、・・・、２ｎと、を備える。ターゲット２１、２２、２３、・・・、２ｎは、データの書き込み終了後、その書き込みが正常に終了したかどうかを示す応答データを生成する。

ホスト１は、送信端子Ｔｘおよび受信端子Ｒｘを有する。送信端子Ｔｘは、シリアル伝送路ＳＣ１に接続され、受信端子Ｒｘは、シリアル伝送路ＳＣ２に接続される。

ターゲット２１、２２、２３、・・・、２ｎは、シリアル伝送路ＳＣ１に並列に接続される受信端子Ｒｘ１、Ｒｘ２、Ｒｘ３、・・・、Ｒｘｎ、およびシリアル伝送路ＳＣ２に並列に接続される送信端子Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・、Ｔｘｎを有する。

この送信端子Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・、Ｔｘｎから、データの書き込みが正常に終了したかどうかを示す応答データが出力される。

ターゲット２１、２２、２３、・・・、２ｎは、さらに、送信許可信号が入力される送信許可信号入力端子ＣＩＮ１、ＣＩＮ２、ＣＩＮ３、・・・、ＣＩＮｎ、および送信許可信号を出力する送信許可信号出力端子ＣＯＵＴ１、ＣＯＵＴ２、ＣＯＵＴ３、・・・、ＣＯＵＴｎを有する。送信許可信号は、送信端子Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・、Ｔｘｎからの応答データの送信を許可する信号である。

送信許可信号出力端子ＣＯＵＴ１、ＣＯＵＴ２、・・・は、それぞれ次段のターゲットの送信許可信号入力端子ＣＩＮ２、ＣＩＮ３、・・・に接続され、最終段のターゲット２ｎの送信許可信号出力端子ＣＯＵＴｎは、インバータ３を介して、１段目のターゲット２１の送信許可信号入力端子ＣＩＮ１に接続される。この接続により、送信許可信号は、ターゲット２１からターゲット２ｎまで順次転送される。

ターゲット２１、２２、２３、・・・、２ｎのそれぞれで生成された応答データは、送信許可信号の転送に従い、ターゲット２１から順次ホスト１へ送信される。

最終段ターゲット２ｎは、応答データの送信終了後、送信許可信号出力端子ＣＯＵＴｎを‘０’から‘１’に変化させた信号を出力する。この信号はインバータ３で反転され、送信不許可信号として、ターゲット２１の送信許可信号入力端子ＣＩＮ１へ送信される。

ターゲット２１は、送信不許可信号を受け取った後、送信許可信号出力端子ＣＯＵＴ１から送信不許可信号を出力する。ターゲット２２、２３、・・・、２ｎは、この送信不許可信号を次段のターゲットへ順次転送する。

この転送動作は、インバータ３で反転された送信不許可信号が１段目のターゲット２１へ入力されたときに終了する。

図２に、このターゲット２１〜２ｎの内部の構成を示す。

ターゲット２１〜２ｎは、入力端子Ｒｘ１〜Ｒｘｎから入力される書き込みコマンドを受けてメモリ２０１へのデータの書き込みを制御する書き込み部２０２と、メモリ２０１へデータが正常に書き込めたかどうか検証し、その検証結果を出力する検証部２０３とを有し、検証部２０３の検証結果を応答データとして送信する送信端子Ｔｘ１〜Ｔｘｎの送信を制御する出力制御部２０４を有する。

出力制御部２０４は、送信許可信号入力端子ＣＩＮ１〜ＣＩＮｎに送信許可信号が入力され、かつ検証部２０３から検証結果が送信バッファ２０４１に格納されたときに送信端子Ｔｘ１〜Ｔｘｎを送信可能状態とし、応答データの出力が終了すると、送信端子Ｔｘ１〜Ｔｘｎを‘ＨＺ’状態とし、送信許可信号出力端子ＣＯＵＴ１〜ＣＯＵＴｎから送信許可信号を出力する。

次に、本実施例の動作について、図３を用いて説明する。

図３は、本実施例のデータ書き込み装置の動作の例を示す波形図である。

データ書き込み装置に電源が投入された直後は、ターゲット２１〜２ｎの送信端子Ｔｘ１〜Ｔｘｎは‘ＨＺ’状態、送信許可信号出力端子ＣＯＵＴ1〜ＣＯＵＴｎは‘０’となっている。また、送信許可信号出力端子ＣＯＵＴｎが‘０’なので、インバータ３を介したターゲット２１の送信許可信号入力端子ＣＩＮ１は‘１’となっている。これが初期状態である。

データの書き込みを行うとき、ホスト１は、シリアル伝送路ＳＣ１に接続される送信端子Ｔｘから、書き込みコマンドおよび書き込み用のデータを、ターゲット２１〜２ｎへ同報送信する。

ターゲット２１〜２ｎは、シリアル伝送路ＳＣ１に接続される受信端子Ｒｘ１〜Ｒｘｎにより、ホスト１から送信された書き込みコマンドおよび書き込み用のデータを受信し、それぞれが有するメモリ２０１にそのデータを一斉に書き込む。

書き込みが終了すると、ターゲット２１〜２ｎのそれぞれの検証部２０３は、それぞれのメモリ２０１への書き込みが正常に終了したかどうかを検証し、その検証結果を出力制御部２０４内の送信バッファ２０４１へ出力する。

このとき、１番目のターゲット２１の出力制御部２０４は、送信許可信号入力端子ＣＩＮ１からの入力信号が‘１’であるので、検証部２０３から検証結果が入力され出力制御部２０４内の送信バッファ２０４１に格納されると、送信端子Ｔｘ１を送信可能状態とする。したがって、ターゲット２１の検証部２０３から応答データが出力されると、その応答データは、送信端子Tｘ１からシリアル伝送路ＳＣ２へ出力される。

応答データの出力が終了し、送信バッファ２０４１内が空になると、出力制御部２０４は、送信端子Ｔｘ１を‘ＨＺ’状態とし、送信許可信号出力端子ＣＯＵＴ１へ送信許可信号を出力する。

送信許可信号出力端子ＣＯＵＴ１から出力された送信許可信号は、２番目のターゲット２２の送信許可信号入力端子ＣＩＮ２へ入力される。

この送信許可信号の入力により、ターゲット２２の出力制御部２０４は、送信端子Ｔｘ２を送信可能状態とする。これにより、送信端子Ｔｘ２からターゲット２２の応答データがシリアル伝送路ＳＣ２へ出力される。

応答データの出力が終了すると、ターゲット２２の出力制御部２０４は、送信端子Ｔｘ２を‘ＨＺ’状態とし、送信許可信号出力端子ＣＯＵＴ２へ送信許可信号を出力する。

送信許可信号出力端子ＣＯＵＴ２から出力された送信許可信号は、３番目のターゲット２３の送信許可信号入力端子ＣＩＮ３へ入力され、以降、最終段のターゲット２ｎの送信許可信号入力端子ＣＩＮｎまで、順次転送される。

この送信許可信号が入力されると、ターゲット２３からターゲット２ｎまでの各送信端子Ｔｘ３〜Ｔｘｎから、それぞれの応答データがシリアル伝送路ＳＣ２へ出力される。

シリアル伝送路ＳＣ２へ出力された各ターゲットの応答データは、ホスト１の受信端子Ｒｘを介してホスト１へ送信される。

これにより、ホスト１は、それぞれのターゲットで書き込みが正常に終了したかどうかを、個々に確認することができる。

最終段のターゲット２ｎからの応答データの出力が終了すると、送信許可信号出力端子ＣＯＵＴｎから出力された送信許可信号がインバータ３を介して１番目のターゲット２１の送信許可信号入力端子ＣＩＮ１へ入力される。これにより、送信許可信号入力端子ＣＩＮ１へ入力される信号のレベルが‘０’に変化する。

送信許可信号入力端子ＣＩＮ１へ‘０’が入力されことにより、送信許可信号出力端子ＣＯＵＴ1は‘０’に変化する。送信許可信号出力端子ＣＯＵＴ１から出力された送信許可信号は、２番目のターゲット２２の送信許可信号入力端子ＣＩＮ２へ入力される。これにより、送信許可信号出力端子ＣＯＵＴ２は‘０’に変化する。

同様に、送信許可信号入力端子ＣＩＮ３〜ＣＩＮnへ順次‘０’が入力され、送信許可信号出力端子ＣOUT３〜ＣＯＵＴｎは‘０’を出力する。

最終段のターゲット２ｎからの応答データの出力が終了すると、送信許可信号出力端子ＣＯＵＴｎから出力された送信許可信号がインバータ３を介して１番目のターゲット２１の送信許可信号入力端子ＣＩＮ１へ入力される。これにより、送信許可信号入力端子ＣＩＮ１へ入力される信号のレベルが‘１’に変化する。

これにより一連のデータ書き込み動作は終了する。

このような本実施例によれば、ホストから書き込みデータが送信されて各ターゲットでのメモリへの書き込みが終了したときに、各ターゲットは、メモリへの書き込みが正常に終了したかどうかを検証し、その検証結果を応答データとして、ホストへ順次送信するので、ホストは、それぞれのターゲットで書き込みが正常に終了したかどうかを、個々に確認することができる。

本発明の実施例に係るデータ書き込み装置の構成の例を示すブロック図。 図１に示すターゲットの内部構成の例を示すブロック図。 本発明の実施例に係るデータ書き込み装置の動作の例を示す波形図。

符号の説明

１ ホスト
２１〜２ｎ ターゲット
３ インバータ
２０１ メモリ
２０２ 書き込み部
２０３ 検証部
２０４ 出力制御部
２０４１ 送信バッファ
ＳＣ１、ＳＣ２ シリアル伝送路

Claims (5)

1. 書き込み用のデータを第１のシリアル伝送路を介して送信するホストと、
   前記シリアル伝送路に並列に接続され、それぞれが有する記憶手段に前記ホストから送信された前記データを書き込む複数のターゲットと、
   を備え、
   前記ホストは、前記データを前記複数のターゲットへ同報送信し、
   前記複数のターゲットは、送信された前記データを前記記憶手段へ一斉に書き込み、書き込み終了後、第２のシリアル伝送路へのデータの送信を許可する送信許可信号を１段目のターゲットから次段のターゲットへと順次転送しながら、前記送信許可信号が入力されたターゲットが、前記書き込みが正しく行われたかどうかを示す応答データを、前記第２のシリアル伝送線路を介して、前記ホストへ送信することを特徴とするデータ書き込み装置。
2. 前記複数のターゲットのそれぞれは、
   前記応答データを送信する送信端子と、
   前記応答データの送信を許可する送信許可信号が入力される送信許可信号入力端子と、
   前記送信許可信号を出力する送信許可信号出力端子と、
   前記送信許可信号が入力され、かつ送信バッファに前記応答データが格納されたときに、前記送信端子を送信可能状態とし、前記応答データの送信終了後前記送信端子をハイインピーダンス状態とするとともに、前記送信許可信号を前記送信許可信号出力端子へ出力するように制御する出力制御手段と、
   を備え、
   それぞれのターゲットの送信許可信号出力端子は、１段目のターゲットから順次、次段のターゲットの送信許可信号入力端子へ接続され、最終段のターゲットの送信許可信号出力端子はインバータを介して１段目のターゲットの送信許可信号入力端子へ接続されることを特徴とする請求項１に記載のデータ書き込み装置。
3. 前記複数のターゲットは、前記送信許可信号入力端子の状態によって初期設定されることを特徴とする請求項２に記載のデータ書き込み装置。
4. 前記複数のターゲットのそれぞれは、前記データとともに送信される書き込みコマンドの入力を受けて、前記データを前記記憶手段に書き込む書き込み手段を有することを特徴とする請求項１乃至３のいずれか１項に記載のデータ書き込み装置。
5. 前記複数のターゲットのそれぞれは、前記データが前記記憶手段に正常に書き込めたかどうかを検証し、その結果を前記応答データとして出力する検証手段を有することを特徴とする請求項４に記載のデータ書き込み装置。

Images