TW201636844A - 記憶體控制器及儲存裝置 - Google Patents

Abstract

一種記憶體控制器，其透過一第一通道以及一第二通道存取一記憶陣列，並包括一第一SATA埠、一第二SATA埠、一控制單元以及一核心單元。第一及第二SATA埠用以耦接一外部平台。控制單元偵測第一及第二SATA埠的封包傳輸狀態，用以產生一偵測結果。核心單元根據偵測結果，判斷一第一連結路徑是否已建立在第一SATA埠與外部平台之間以及判斷一第二連結路徑是否建立在第二SATA埠與外部平台之間。當第一及第二連結路徑同時被建立時，核心單元根據第一連結路徑上的指令，並透過第一通道存取記憶陣列，以及根據第二連結路徑上的指令，並透過第二通道存取該記憶陣列。

Description

記憶體控制器及儲存裝置

本發明係有關於一種儲存裝置，特別是有關於一種利用單一控制器控制兩SATA埠與一外部平台之間的資料傳輸的儲存裝置。

隨著科技的進步，電子產品的種類愈來愈多。大多的電子產品的內部具有一儲存裝置。使者用可透過電子產品本身的中央處理器存取儲存裝置，或是利用一外部裝置，如個人電腦，存取電子產品內部的儲存裝置。儲存裝置通常具有一記憶體控制器以及一記憶陣列。記憶體控制器根據一外部指令，存取記憶陣列所儲存的資料。

本發明提供一種記憶體控制器，其透過一第一通道以及一第二通道存取一記憶陣列，並包括一第一SATA埠、一第二SATA埠、一控制單元以及一核心單元。第一及第二SATA埠用以耦接一外部平台。控制單元偵測第一及第二SATA埠的封包傳輸狀態，用以產生一偵測結果。核心單元根據偵測結果，判斷一第一連結路徑是否已建立在第一SATA埠與外部平台之間以及判斷一第二連結路徑是否建立在第二SATA埠與外部平 台之間。當第一及第二連結路徑同時被建立時，核心單元根據第一連結路徑上的指令，並透過第一通道存取記憶陣列，以及根據第二連結路徑上的指令，並透過第二通道存取該記憶陣列。

本發明另提供一種儲存裝置，其耦接一外部平台，並包括一記憶體控制器以及一記憶陣列。記憶體控制器包括，一第一SATA埠、一第二SATA埠、一控制單元以及一核心單元。第一及第二SATA埠用以耦接外部平台。控制單元偵測第一及第二SATA埠的封包傳輸狀態，用以產生一偵測結果。核心單元根據偵測結果，判斷一第一連結路徑是否已建立在第一SATA埠與外部平台之間以及判斷一第二連結路徑是否建立在第二SATA埠與外部平台之間。當第一及第二連結路徑同時被建立時，核心單元根據第一連結路徑上的指令，並透過第一通道存取記憶陣列，以及根據第二連結路徑上的指令，並透過第二通道存取該記憶陣列。

為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

100‧‧‧操作系統

110‧‧‧外部平台

120‧‧‧儲存裝置

111‧‧‧連接埠

112‧‧‧第一部分

113‧‧‧第二部分

121‧‧‧記憶體控制器

122‧‧‧記憶陣列

CH1、CH2‧‧‧通道

A、B‧‧‧區塊

210、220‧‧‧SATA埠

230‧‧‧控制單元

240‧‧‧核心單元

SATA0、SATA1‧‧‧連結路徑

231、232‧‧‧控制模組

第1圖為本發明之操作系統的示意圖。

第2圖為本發明之記憶體控制器的一可能實施例。

第1圖為本發明之操作系統的示意圖。如圖所示，操作系統100包括一外部平台110以及一儲存裝置120。外部平 台110用以存取儲存裝置120。本發明並不限定外部平台110的種類。在本實施例中，外部平台110係為一主機裝置(HOST)。本發明並不限定外部平台110與儲存裝置120的連接方式。在本實施例中，外部平台110具有一插槽，用以插入儲存裝置120。如圖所示，外部平台110具有一連接埠111，用以連接儲存裝置120。

連接埠111具有第一部分112以及第二部分113。在一可能實施例中，第一部分112以及第二部分113共同作為一PCIe通道，或是作為兩SATA通道。舉例而言，當一PCIe裝置耦接第一部分112以及第二部分113時，第一部分112以及第二部分113共同作為一PCIe通道。外部平台110透過第一部分112以及第二部分113與PCIe裝置進行資料傳輸。當一第一SATA裝置耦接第一部分112並且一第二SATA裝置耦接第二部分113時，第一部分112以及第二部分113各自作為一SATA通道，用以在外部平台110與兩SATA裝置之間進行資料傳輸。

本發明亦不限定儲存裝置120的種類。在一可實施例中，儲存裝置120係為一固態硬碟模組(Solid Stat Disk；SSD module)。在一可能實施例中，儲存裝置120包括單一記憶體控制器121以及一記憶陣列122。記憶體控制器121根據外部平台110所發下的指令，存取記憶陣列122。在本實施例中，記憶體控制器121具有兩通道CH1與CH2，但並非用以限制本發明。在其它實施例中，記憶體控制器121具有其它數量的通道。如圖所示，記憶體控制器121透過通道CH1存取區塊A，並透過通道CH2存取區塊B。在其它實施例中，記憶陣列122的區塊數量與 通道數量有關。

第2圖為本發明之記憶體控制器的一可能實施例。如圖所示，記憶體控制器121包括，兩SATA埠210與220、一控制單元230以及一核心單元240。SATA埠210與220用以耦接外部平台110的第一部分112以及第二部分113。核心單元240透過SATA埠210與220與外部平台110進行溝通，並透過通道CH1與CH2存取記憶陣列122。

控制單元230偵測SATA埠210與220的封包傳輸狀態。當SATA埠210或220傳送封包時，表示在SATA埠210或220與外部平台110之間已建立連結路徑SATA0或SATA1。然而，當SATA埠210或220並未傳送封包時，表示在SATA埠210或220與外部平台110之間尚未建立連結路徑SATA0或SATA1。本發明並不限定控制單元230的內部電路架構。任何能夠偵測SATA埠的封包傳輸狀態的電路，均可作為控制單元230。

另外，在其它實施例中，控制單元230更控制SATA埠210與220的接腳位準，用以在上電時分別透過SATA埠210與220提供兩初始信號予外部平台110。在一可能實施例中，控制單元230係控制SATA埠210與220的接腳位準，用以提供兩初始信號予外部平台110。本發明並不限定兩初始信號之間的關係。在一可能實施例中，兩初始信號係為相同的信號。

當外部平台110接收到SATA埠210與220所提供的初始信號時，外部平台110分別發出兩重置信號予SATA埠210與220。由於外部平台110發送兩重置信號的時間可能不同，故在本實施例中，在發送兩初始信號後，控制模組230會等待一 預設時間，才偵測SATA埠210與220的封包傳輸狀態，用以判斷是否已建立連結路徑SATA0與SATA1。本發明並不限定預設時間的長短。在一可能實施例中，預設時間在100ms~200ms之間。

在本實施例中，控制單元230包括控制模組231與232。控制模組231與232分別控制及偵測SATA埠210與220的接腳位準，並將偵測結果告知核心電路240。在其它實施例中，任何能夠控制SATA埠的接腳位準，並偵測SATA埠的封包傳輸狀態的電路，均可作為控制單元230。

核心單元240根據控制單元230的偵測結果，判斷連結路徑SATA0是否已建立在SATA埠210與外部平台110之間以及判斷連結路徑SATA1是否建立在SATA埠220與外部平台110之間。在本實施例中，核心單元240係根據控制單元230的偵測結果，得知SATA埠210與220所傳送的信號是否分別等於初始信號，進而判斷連結路徑SATA0與SATA1是否已被建立。

舉例而言，當SATA埠210上的信號不等於初始信號，並且SATA埠220上的信號等於初始信號時，表示只有連結路徑STAT0被建立，連結路徑SATA1未被建立。因此，核心單元240僅根據連結路徑SATA1上的指令，並透過通道CH1與CH2存取記憶陣列122。相反地，當SATA埠210與220上的信號不等於初始信號時，表示連結路徑STAT0與SATA1均被建立。因此，核心單元240根據連結路徑SATA0上的指令，並透過通道CH1存取記憶陣列122，以及根據連結路徑STAT1上的指令，並透過通道CH2存取記憶陣列122。

在一可能實施例中，當核心單元240得知連結路徑STAT0與SATA1均被建立時，核心電路240內部的韌體進行初始化，並透過連結路徑STAT0與SATA1，發出一告知信號，如D2H信號(device to host)予外部平台110。外部平台110根據D2H信號，判斷已有兩儲存裝置插入連接埠111，但事實上只有一儲存裝置插入外部平台110。由於外部平台110誤以為已連接兩儲存裝置，故將透過連結路徑STAT0與SATA1與記憶體控制器121進行溝通。因此，可大幅提供資料傳送的速度。

在另一實施例中，當只有單一連結路徑被建立時(如只有連結路徑SATA0被建立)，核心單元240觸發控制單元230，用以令SATA埠220停止傳送初始信號，也就是停止設定SATA埠220的接腳位準。在一可能實施例中，控制模組232令SATA埠220的接腳為一高阻抗(High impedance)狀態。在此例中，核心單元240根據連結路徑SATA0上的指令，並透過通道CH1與CH2存取記憶陣列122。

本發明的儲存裝置雖僅具有單一控制器，仍可讓外部平台誤以為已連接兩儲存裝置，因而利用兩連接埠與本發明的儲存裝置進行資料傳輸，故可大幅提供資料傳輸的速度。另外，本發明的儲存裝置雖僅具有單一控制器，仍可實現容錯式磁碟陣列(Redundant Array of Independent Disks；RAID)的儲存模式。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其 相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

121‧‧‧記憶體控制器

210、220‧‧‧SATA埠

230‧‧‧控制單元

240‧‧‧核心單元

SATA0、SATA1‧‧‧連結路徑

231、232‧‧‧控制模組

122‧‧‧記憶陣列

CH1、CH2‧‧‧通道

Claims (16)

1. 一種記憶體控制器，透過一第一通道以及一第二通道存取一記憶陣列，並包括：一第一SATA埠，用以耦接一外部平台；一第二SATA埠，用以耦接該外部平台；一控制單元，偵測該第一及第二SATA埠的封包傳輸狀態，用以產生一偵測結果；以及一核心單元，根據該偵測結果，判斷一第一連結路徑是否已建立在該第一SATA埠與該外部平台之間以及判斷一第二連結路徑是否建立在該第二SATA埠與該外部平台之間；其中當該第一及第二連結路徑同時被建立時，該核心單元根據該第一連結路徑上的指令，並透過該第一通道存取該記憶陣列，以及根據該第二連結路徑上的指令，並透過該第二通道存取該記憶陣列。
2. 如申請專利範圍第1項所述之記憶體控制器，其中該控制單元透過該第一及第二SATA埠，發出一初始信號予該外部平台。
3. 如申請專利範圍第2項所述之記憶體控制器，其中該控制單元在發出該初始信號後，等待一預設時間後，再偵測該第一及第二SATA埠的信號狀態。
4. 如申請專利範圍第3項所述之記憶體控制器，其中該預設時間約為100ms~200ms之間。
5. 如申請專利範圍第3項所述之記憶體控制器，其中當該第一SATA埠上的信號不等於該初始信號，而該第二SATA埠上 的信號等於該初始信號時，表示只有該第一連結路徑被建立，該第二連結路徑未被建立。
6. 如申請專利範圍第5項所述之記憶體控制器，其中當只有該第一連結路徑被建立時，該控制單元停止令該第二SATA埠傳送該初始信號。
7. 如申請專利範圍第6項所述之記憶體控制器，其中該控制單元令該第二SATA埠為一高阻抗狀態。
8. 如申請專利範圍第5項所述之記憶體控制器，其中該核心單元根據該第一連結路徑上的指令，並透過該第一及第二通道存取該記憶陣列。
9. 一種儲存裝置，耦接一外部平台，並包括：一記憶陣列，用以儲存資料；一記憶體控制器，透過一第一通道以及一第二通道存取該記憶陣列，並包括：一第一SATA埠，用以耦接該外部平台；一第二SATA埠，用以耦接該外部平台；一控制單元，偵測該第一及第二SATA埠的封包傳輸狀態，用以產生一偵測結果；以及一核心單元，根據該偵測結果，判斷一第一連結路徑是否已建立在該第一SATA埠與該外部平台之間以及判斷一第二連結路徑是否建立在該第二SATA埠與該外部平台之間；其中當該第一及第二連結路徑同時被建立時，該核心單元根據該第一連結路徑上的指令，並透過該第一通道存 取該記憶陣列，以及根據該第二連結路徑上的指令，並透過該第二通道存取該記憶陣列。
10. 如申請專利範圍第9項所述之儲存裝置，其中該控制單元透過該第一及第二SATA埠發出一初始信號予該外部平台。
11. 如申請專利範圍第10項所述之儲存裝置，其中該控制單元在發出該初始信號後，等待一預設時間，再偵測該第一及第二SATA埠的信號狀態。
12. 如申請專利範圍第11項所述之儲存裝置，其中該預設時間約為100ms~200ms之間。
13. 如申請專利範圍第11項所述之儲存裝置，其中當該第一SATA埠上的信號不等於該初始信號，並且該第二SATA埠上的信號等於該初始信號時，表示只有該第一連結路徑被建立，該第二連結路徑未被建立。
14. 如申請專利範圍第13項所述之儲存裝置，其中當只有該第一連結路徑被建立時，該控制單元停止該第二SATA埠傳送該初始信號。
15. 如申請專利範圍第14項所述之儲存裝置，其中該控制單元令該第二SATA埠為一高阻抗狀態。
16. 如申請專利範圍第13項所述之儲存裝置，其中該核心單元根據該第一連結路徑上的指令，並透過該第一及第二通道存取該記憶陣列。