CN107450847B - 储存箱与其系统 - Google Patents
储存箱与其系统 Download PDFInfo
- Publication number
- CN107450847B CN107450847B CN201710254632.4A CN201710254632A CN107450847B CN 107450847 B CN107450847 B CN 107450847B CN 201710254632 A CN201710254632 A CN 201710254632A CN 107450847 B CN107450847 B CN 107450847B
- Authority
- CN
- China
- Prior art keywords
- cables
- hard disks
- input
- output data
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
本发明公开一种储存箱与其系统,储存箱包括多个硬碟子板,分别包括多个硬碟。每一硬碟子板经由一界面单元,被用一组双通屏蔽电缆耦接至一或多个扩充器。该扩充器包括耦接至一复杂逻辑装置的多个芯片组。每一芯片组会与具有潜在不同时序特征的一不同的硬碟子组进行通讯。该双通屏蔽电缆会被设置来会被设置来减小这些差异。此外,关于该电缆的接脚配置会被设定来进一步减小该时序差异。
Description
技术领域
本发明涉及一种储存箱,尤其涉及一种具有大容量的低延迟储存箱与其系统。
背景技术
一传统的储存箱包括一扩充器,耦接至一界面单元,该界面单元被轮流耦接至一单一大印刷电路板(printed circuit board,PCB)。该单一大印刷电路板包括一用以挂载硬碟的一接口组。该印刷电路板包括一组走线,将该硬碟轮流耦接至该界面单元与该扩充器。该扩充器会被耦接至一中控电脑系统并从中控电脑接收输入/输出(I/O)指令。该扩充器传送这些指令到该界面单元。该界面单元包括布线电路,将输入/输出指令从该扩充器布线至特定印刷电路板走线,藉此提供个别硬碟的存取。
上述设定的一缺点是该界面单元中的该布线电路包括一非常复杂的走线配置,这会造成感应串音干扰。举例来说,一储存箱具有30个硬碟,其包括的布线电路则会有30个或更多位置发生走线相互交错。因为包含于该储存箱的数量越多,该串音干扰也会越多,所以该串音干扰不只能降低经由该走线传送的该多个信号的品质,也限制了能被包含于该储存箱的硬碟数量。因此,假如包含于该储存箱的硬碟过多,则的该界面中的该串音干扰能超过可接受的程度。因此,传统的储存箱一般仅包括30个或甚至更少的硬碟。
上述该传统储存箱设定的另一缺点是该单一大印刷电路板中的该印刷电路板走线也有感应串音干扰,这会更进一步限制该能被包括于该储存箱内的硬碟数量。另外,假如该大印刷电路板中的该印刷电路板走线超过一特定长度,则经由那些走线所传送的该多个信号的品质会被大幅减低。这轮流限制了该印刷电路板的大小,以及该印刷电路板能支持的该硬碟数量。
上述设定的又一缺点是用于将所有该硬碟经由该印刷电路板走线耦接至该界面单元的布线,会在被传送至不同硬碟的多个信号之间造成时序差异。举例来说,具有非常靠近该界面单元的简单布线的一第一硬碟,能比具有离该界面单元较远且复杂简单布线的一第二硬碟,更快速地从该界面单元接收输入/输出指令。这些时序差异使得硬碟之间很难同步。一般来说,降低该储存箱的硬碟数量是降低该布线复杂度的一个方法,以减小上述时序差异。
发明内容
鉴于上述现有技术的问题,本发明的目的在于提供一种较传统储存箱容纳更多硬碟数量的储存箱与其系统。
本发明的一实施提出一储存箱,包括一第一扩充器,用以从一中控电脑系统接收输入/输出(I/O)数据;以及多个硬碟,经由多个电缆耦接至该第一扩充器。该多个电缆将该输入/输出数据布线于该第一扩充器与该多个硬碟之间,以执行记忆体存取操作。
本发明的一实施提出一种系统,包括:一中控电脑,用以与输入/输出数据与一储存子系统进行通讯;以及该储存子系统,包括:一第一扩充器,用以从该中控电脑接收该输入/输出数据与传送该输入/输出数据至该中控电脑;及多个硬碟,经由多个电缆耦接至该第一扩充器,其中该多个电缆将该输入/输出数据传送于该第一扩充器与该多个硬碟之间,以执行记忆体存取操作。
本发明的至少一好处是能比现有技术容纳更多的硬碟。具体来说,该双通电缆被屏蔽,因此相较于依赖印刷电路板走线的现有技术能大幅降低串音干扰。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为本发明不同实施例的一储存箱的方框图;
图2为图1中本发明不同实施例的储存箱中的一硬碟子板的方框图;
图3为图2中本发明不同实施例的储存箱中的磁碟子板中的一硬碟组的方框图;
图4为图1中本发明不同实施例的储存箱中的一界面单元的方框图;
图5为图1中本发明不同实施例的储存箱中的一扩充器的方框图;
图6为图1中本发明不同实施例的储存箱的更详细的方框图;
图7为图1中本发明不同实施例的储存箱中用以实行输入/输出数据布线的一组电缆的方框图;
图8为图1中本发明不同实施例的储存箱中用以实行输入/输出数据布线的另一组电缆的方框图;
图9为图1中本发明不同实施例的储存箱中用以实行输入/输出数据布线的又一组电缆的方框图。
其中,附图标记
100储存箱
110-0~110-M扩充器
120界面单元
130、130-0~130-N硬碟子板
140-0~140-N电缆
200、200-0~200-P硬碟组
300-0~300-R硬碟
310信号重新映射单元
320信号线配置
320’信号接脚配置
400、400-0~400-M信号映射单元
500-0~500-S、510芯片组
520复杂逻辑装置
530接口
540中控电脑系统
具体实施方式
有关本发明的详细说明及技术内容,请参阅以下的详细说明和附图说明如下,须知附图与详细说明仅作为说明之用,并非用于限制本发明的权利范围。在以下的记载中,阐述了许多具体细节以提供对本发明的更彻底地理解。然而,对于本领域技术人员显而易见的是,可以在没有这些具体细节中的一个或多个的情况下实践本发明。
图1是本发明不同实施例的一储存箱方框图。如图1所示,储存箱100包括多个扩充器110(110-0~110-M),一界面单元120,与多个硬碟子板130(130-0~130-N),其中每一个硬碟子板130-0~130-N包括多个硬碟(无图示)。扩充器110耦接至界面单元120,界面单元120耦接至硬碟子板130。扩充器110包括直接耦接至界面单元120的多个插座(无图示)。界面单元120经由一组电缆140耦接至每一硬碟子板130。电缆140包括多个不同的子组电缆,其中每一子组电缆耦接至其中一个硬碟子板,详述于以下图7-9中。储存箱100可包括任何数量的扩充器110,不限于在一实施例中的储存箱100包括两个扩充器。同样地,储存箱100可包括任何数量的硬碟子板130,不限于在一实施例中的储存箱100包括三个硬碟子板130。
在操作过程中,扩充器110与上游耦接的一中控电脑系统(无图示)来回传输输入/输出数据。在此所述的「输入/输出数据」一般包括输入指令与相关的写入数据或是输出指令与相关的读取数据。扩充器110包括不同的电路,用以与界面单元120中的特定接口之间来回传输该输入/输出数据。以下会配合图5更详细说明扩充器110的实施方式。
界面单元120接收来自扩充器110的输入/输出数据,然后经由电缆140传送数据至硬碟子板130中的特定硬碟。界面单元120也经由电缆140从硬碟子板130中的该些硬碟接收输入/输出数据,然后提供数据至扩充器110进而传送至该中控电脑系统。当传输输入/输出数据时,界面单元130实行一信号映射程序,将界面单元120的特定信号接脚映射到电缆140中的特定信号线。对于指定电缆140的该特定信号映射将有助于减小延迟问题,或是改善针对该相关的硬碟的信号时序。以下配合图4对界面单元120加以详细说明。
每一硬碟子板130包括多个硬碟组(无图示)。每一硬碟组包括一组硬碟。一指定硬碟组执行一信号重新映射程序于该对应电缆140,以将一电缆140的特定信号线重新映射到对应该硬碟组中的该硬碟的特定信号接脚。一般来说,针对一指定电缆140,一硬碟组内执行的该信号重新映射程序会与界面单元120执行的该信号映射程序互补。以下配合图2-3会更详细说明硬碟子板130与硬碟组的实施方式。
图2是图1中本发明不同实施例的储存箱中的一硬碟子板的方框图。如图所示,硬碟子板130包括硬碟组200-0~200-P。硬碟子板130可包括任何数量的硬碟组,不限于在一实施例中的硬碟子板130包括五个硬碟组200。
图3是图2中本发明不同实施例的储存箱中的磁碟子板中的一硬碟组的方框图。如图所示,磁碟组200包括硬碟300-0~300-R与信号重新映射单元310。硬碟300技术上可以是任何不同电脑读写记忆体,包括硬碟(hard disk drive,HDD),固态硬碟(solid-statedrive,SSD)等等。信号重新映射单元310耦接至一条或多条电缆140,以重新映射对应电缆140的信号线配置320到信号接脚配置320’。如此一来,信号重新映射单元310经由电缆140接收输入/输出数据,执行一信号重新映射,然后传送所接收的输入/输出数据至硬碟300。硬碟300可回应其他输入/输出数据,然后信号重新映射单元310执行该反向信号重新映射,并经由电缆140将该输入/输出数据传送至界面单元120。
图4是图1中本发明不同实施例的储存箱中的一界面单元的方框图。如图所示,界面单元120包括多个信号映射单元400-0~400-M。一般来说,信号映射单元400的数量等于储存箱100内的扩充器110的数量。每一信号映射单元400经由具有一信号接脚配置410的界面单元120中的一组插座接收输入/输出数据。然后每一信号映射单元400执行一信号重新映射程序以映射那些信号接脚至电缆140中的特定信号线。电缆140一般具有信号线配置320,可配合上述图3的说明。界面单元120执行上述该信号映射程序,用以将跳接(跨过)电缆140传输的延迟降至最低,以及/或是将电缆140长度降至最低。该特定信号映射可使用于各样的跨电缆140,并能经由任何可行技术方法所实现。在一实施例中,针对每一不同的电缆140的该信号映射是基于经验数据以及/或是模拟数据所产生。
图5是图1中本发明不同实施例的储存箱中的一扩充器的方框图。如图所示,扩充器110包括周边芯片组500-0~500-S、中央芯片组510、复杂逻辑装置(complex logicdevice,CPLD)520、与接口530。在一实施例中,复杂逻辑装置520可由一现场可编程逻辑门阵列(field-programmable gate array,FPGA)或是其他任何种类的处理单元或是逻辑装置。复杂逻辑装置520从一中控电脑系统540接收输入/输出数据,与传送数据至芯片组500与中央芯片组510。每一芯片组500与芯片组510一般是针对储存箱100中硬碟300的不同的子组处理输入/输出数据。如此一来,一指定芯片组500或是芯片组510会传送写入指令与写入数据至硬碟300的一特定子组,或是传送读取指令至硬碟300的该子组与接收对那些读取指令有回应的读取数据。在一实施例中,芯片组500-0针对39个硬碟300处理输入/输出数据,芯片组500-S针对39个其他的硬碟300处理输入/输出指令,而芯片组510则针对剩余12个硬碟300处理输入/输出指令。芯片组500-0与芯片组500-S将输入/输出数据经由芯片组510作为来回传送于接口530的途径。中央芯片组510直接将输入/输出数据与接口530作来回的传送。接口530为一般的输入/输出接口,用以耦接界面单元120中的插座。
如该设置中所示,因为芯片组500直接耦接接口530的缘故,因此通过芯片组510布线的输入/输出数据,相较于通过芯片组500布线的输入/输出数据,会较快从该中控电脑系统被传送至该相关硬碟300。反之,通过芯片组500布线的输入/输出数据,相较于通过芯片组510布线的输入/输出数据,会较慢从该中控电脑系统被传送至该相关硬碟,因为芯片组500不被直接耦接到接口530。此设置会在被布线至不同硬碟的输入/输出数据之间造成时序差异,以及/或是造成延迟,因而影响效能。然而,为了补偿这些差异,芯片组510会被耦接至一硬碟子组300,该硬碟子组300比芯片组500所耦接的硬碟300的另一子组离扩充器110更远。因此,在操作过程中,通过芯片组500与芯片组510布线的输入/输出指令会具有相似的时序以及/或是延迟。
在一实施例中,芯片组510与一电缆子组140会于复杂逻辑装置520与一硬碟子组300之间形成一第一数据通路,同时芯片组500之一的芯片组510,与另一电缆子组140于复杂逻辑装置520与另一硬碟子组300之间形成一第二数据通路。在此实施例中,该不同电缆子组的布线会被改置以补偿由芯片组510对芯片组500所导致的该延迟差异,潜在地调节那些数据通路的该整体延迟,以下配合图7-9会有更详细地说明。
图6是图1中本发明不同实施例的储存箱的一更详细的方框图。如图所示,储存箱100包括配合图1-5所说明的该些不同的组件。电缆140被用以将界面单元120耦接至每一硬碟子板130、每一硬碟组200、与每一硬碟300。在一实施例中,电缆140包括多个双通屏蔽电缆,用以实行特定布线与信号配置,使得透过特定布线与信号配置平衡跳接(跨过)不同电缆的时序差异。图7-9显示电缆的实施方式,耦接至每一该不同硬碟子板130中的硬碟300至界面单元120。
图7是图1中本发明不同实施例的储存箱中用以实行输入/输出数据布线的一组电缆的方框图。如图所示,硬碟子板130-N经由电缆140-N耦接至界面单元120。具体来说,电缆140-N将信号映射单元400与信号映射单元400-M耦接至硬碟子板130-N中的硬碟组200与200-P。相较于扩充器110,由于硬碟子板130-N被设置于储存箱100内较为远端之处,因此硬碟子板130-N耦接至芯片组510与芯片组500相反,并用以对芯片组510传送与接收输入/输出数据。再次地,一指定扩充器110中的芯片组510可被直接耦接到接口530,并会因此较芯片组500更快地传输输入/输出数据。因此,硬碟子板130-N耦接至芯片组500以降低相对于扩充器110长距离设置的硬碟子板130-N所导致的潜在延迟。此外,电缆140-N中实行的该特定信号映射会被改置以将电缆长度降到最低以及/或是调节电缆长度,并一般地改善界面单元120与硬碟子板130-N的通讯能力。
图8是图1中本发明不同实施例的储存箱中用以实行输入/输出数据布线的另一组电缆的方框图。如图所示,硬碟子板130-1经由电缆140-1耦接至界面单元120。具体来说,电缆140-1将信号映射单元400与信号映射单元400-M耦接至硬碟子板130-1中的硬碟组200与200-P。相较于扩充器110,由于硬碟子板130-1设置于储存箱100中间,因此硬碟子板130-1被耦接至芯片组510以及/或是芯片组500两者之一,并用以传送与接收输入/输出数据来回于芯片组510以及/或是芯片组500两者之一。此外,电缆140-1中实行的该特定接脚映射会被改置以将电缆长度降到最低,通常可用以改善界面单元120与硬碟子板130-1的通讯能力。
图9是图1中本发明不同实施例的储存箱中用以实行输入/输出数据布线的又一组电缆的方框图。如图所示,硬碟子板130-0经由电缆140-0耦接至界面单元120电缆。具体来说,电缆140-0将信号映射单元400与信号映射单元400-M耦接至硬碟子板130-0中的硬碟组200与200-P。由于硬碟子板130-0靠近扩充器110,硬碟子板130-0耦接至芯片组500,并用以从芯片组500传送与接收输入/输出数据而不导致严重延迟。此外,电缆140-0中实行的该特定信号映射会被改置以将电缆长度降到最低,通常可用以改善界面单元120与硬碟子板130-1的通讯能力。
一般来说,参照图7-9,这些图所示的电缆映射实施方式仅为示范而非限制。本领域熟习技艺者通常知道,电缆140会被用这样的方式分布,跳接(跨过)那些电缆的输入/输出数据的传输会被最小化以及/或是被跳接(跨过)多个不同的电缆140来调节达到平衡。此外,上述的图3-4说明的该信号映射技术也被实行来进一步改善经由电缆140传输的输入/输出数据的该时序特征。
综上所述,一储存箱包括多个硬碟子板,每一用以包括多个硬碟。每一硬碟子板经由与界面单元,使用一组双通屏蔽电缆,耦接至一个或多个扩充器。该扩充器包括多个芯片组,该多个芯片组耦接至一复杂逻辑装置。每一芯片组会与具有潜在不同的时序特征的不同的硬碟子组进行通讯。该双通屏蔽电缆会被设置来减小这些差异。此外,与该电缆相关的接脚配置会被设定以进一步减小该时序差异。
上述方法的一好处是该储存箱较传统储存箱能容纳更多硬碟数量。具体来说,该双通电缆被屏蔽,因此相较于现有的印刷电路板走线技术能够大幅降低串音干扰。此特征也允许该电缆的长度较传统的印刷电路板走线的长度来得更长,且不会有严重信号减弱。因此,更多的硬碟可被包含于该储存箱。此外,从该扩充器至该硬碟组的该布线会经由电缆的适当布线达成,因此该界面单元不需要复杂的布线电路,藉此进一步降低串音干扰。最后,包括具有潜在不同的时序特征的多个芯片组的架构中,那些时序差异能经由特定电缆布线与接脚配置被降低或是消除。这些不同的好处允许储存箱有更大的空间足以容置更多的硬碟。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (18)
1.一种储存箱,其特征在于,包括:
一第一扩充器,用以从一中控电脑系统接收输入/输出数据;以及
多个硬碟,经由多个电缆耦接至该第一扩充器,其中该多个电缆将该输入/输出数据传送于该第一扩充器与该多个硬碟之间,以执行记忆体存取操作,
其中该多个硬碟包括:
一界面单元,耦接于该第一扩充器与该多个硬碟之间,并用以于该第一扩充器与该多个电缆之间传输该输入/输出数据;以及
一信号重新映射单元,耦接至该多个电缆的至少一个,以重新映射对应该多个电缆的该至少一个的一信号线配置到一信号接脚配置,该信号重新映射单元经由该多个电缆的该至少一个接收该输入/输出数据以执行一信号重新映射程序,然后传送所接收的该输入/输出数据至该多个硬碟,
其中当传输该输入/输出数据时,该界面单元执行一信号映射程序,将该界面单元的一特定信号接脚映射到该多个电缆中的一特定信号线,且该多个硬碟内执行的该信号重新映射程序与该界面单元执行的该信号映射程序互补;
其中该界面单元包括多个信号映射单元,且该多个信号映射单元的数量等于该储存箱内的该第一扩充器的数量。
2.根据权利要求1所述的储存箱,其特征在于,该多个硬碟包括:
一第一硬碟子组,经由包含于该多个电缆的一第一电缆子组耦接至该界面单元;以及
一第二硬碟子组,经由包含于该多个电缆的一第二电缆子组耦接至该界面单元。
3.根据权利要求2所述的储存箱,其特征在于,该第一硬碟子组与该第二硬碟子组连接至一第一硬碟子板。
4.根据权利要求2所述的储存箱,其特征在于,该第一硬碟子组连接至一第一硬碟子板,而该第二硬碟子组耦接至一第二硬碟子板。
5.根据权利要求1所述的储存箱,其特征在于,该第一扩充器另被用以经由包含于该多个电缆的一第一电缆传送第一输入/输出数据至一第一硬碟。
6.根据权利要求5所述的储存箱,其特征在于,该界面单元另被用以针对经由该第一电缆被传送的一第一信号执行一第一信号重新映射,以降低该第一电缆的一第一延迟。
7.根据权利要求6所述的储存箱,其特征在于,另包括:
一第二扩充器,耦接至该界面单元,并被用以从该中控电脑系统接收该输入/输出数据,以及经由包含于该多个电缆的一第二电缆传送第二输入/输出数据至一第二硬碟。
8.根据权利要求7所述的储存箱,其特征在于,该界面单元另被用以针对经由该第二电缆被传送的一第二信号执行一第二信号重新映射,以降低该第二电缆的一第二延迟。
9.根据权利要求1所述的储存箱,其特征在于,该界面单元用以将该输入/输出数据的多个信号经由该多个电缆从该第一扩充器传送至该多个硬碟。
10.根据权利要求1所述的储存箱,其特征在于,该输入/输出数据包括一写入指令与对应写入数据。
11.根据权利要求1所述的储存箱,其特征在于,该输入/输出数据包括一读取指令,且该多个硬碟中至少一硬碟对应该读取指令传送读取数据。
12.一种储存箱系统,其特征在于,包括:
一中控电脑,用以与输入/输出数据与一储存子系统进行通讯;以及
该储存子系统,包括:
一第一扩充器,用以从该中控电脑接收该输入/输出数据与传送该输入/输出数据至该中控电脑;及
多个硬碟,经由多个电缆耦接至该第一扩充器,其中该多个电缆将该输入/输出数据传送于该第一扩充器与该多个硬碟之间,以执行记忆体存取操作,
其中该多个硬碟包括:
一界面单元,耦接于该第一扩充器与该多个硬碟之间,并用以于该第一扩充器与该多个电缆之间传输该输入/输出数据;以及
一信号重新映射单元,耦接至该多个电缆的至少一个,以重新映射对应该多个电缆的该至少一个的一信号线配置到一信号接脚配置,该信号重新映射单元经由该多个电缆的该至少一个接收该输入/输出数据以执行一信号重新映射程序,然后传送所接收的该输入/输出数据至该多个硬碟,
其中当传输该输入/输出数据时,该界面单元执行一信号映射程序,将该界面单元的一特定信号接脚映射到该多个电缆中的一特定信号线,且该多个硬碟内执行的该信号重新映射程序与该界面单元执行的该信号映射程序互补;
其中该界面单元包括多个信号映射单元,且该多个信号映射单元的数量等于该储存箱内的该第一扩充器的数量。
13.根据权利要求12所述的储存箱系统,其特征在于,该多个硬碟包括:
一第一硬碟子组,经由包含于该多个电缆的一第一电缆子组耦接至该界面单元;以及
一第二硬碟子组,经由包含于该多个电缆的一第二电缆子组耦接至该界面单元。
14.根据权利要求13所述的储存箱系统,其特征在于,该第一硬碟子组与该第二硬碟子组连接至一第一硬碟子板。
15.根据权利要求13所述的储存箱系统,其特征在于,该第一硬碟子组连接至一第一硬碟子板,而该第二硬碟子组耦接至一第二硬碟子板。
16.根据权利要求12所述的储存箱系统,其特征在于,该第一扩充器另被用以经由包含于该多个电缆的一第一电缆传送第一输入/输出数据至一第一硬碟,且该界面单元另被用以针对经由该第一电缆被传送的一第一信号执行一第一信号重新映射,以降低该第一电缆的一第一延迟。
17.根据权利要求16所述的储存箱系统,其特征在于,另包括:
一第二扩充器,耦接至该界面单元,并被用以从该中控电脑系统接收该输入/输出数据,以及经由包含于该多个电缆的一第二电缆传送第二输入/输出数据至一第二硬碟;
其中该界面单元另被用以针对经由该第二电缆被传送的一第二信号执行一第二信号重新映射,以降低该第二电缆的一第二延迟。
18.根据权利要求12所述的储存箱系统,其特征在于,该界面单元用以将该输入/输出数据的多个信号经由该多个电缆从该第一扩充器传送至该多个硬碟。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/132,145 US10082963B2 (en) | 2016-04-18 | 2016-04-18 | Low capacity latency storage enclosure with expander |
US15/132,145 | 2016-04-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107450847A CN107450847A (zh) | 2017-12-08 |
CN107450847B true CN107450847B (zh) | 2020-08-28 |
Family
ID=60038827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710254632.4A Active CN107450847B (zh) | 2016-04-18 | 2017-04-18 | 储存箱与其系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10082963B2 (zh) |
CN (1) | CN107450847B (zh) |
TW (1) | TWI635397B (zh) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6449281B1 (en) * | 1997-09-30 | 2002-09-10 | Intel Corporation | Interface control of communication between a control processor and a digital signal processor |
US6785767B2 (en) * | 2000-12-26 | 2004-08-31 | Intel Corporation | Hybrid mass storage system and method with two different types of storage medium |
US6792494B2 (en) * | 2001-03-30 | 2004-09-14 | Intel Corporation | Apparatus and method for parallel and serial PCI hot plug signals |
US6701272B2 (en) * | 2001-03-30 | 2004-03-02 | Intel Corporation | Method and apparatus for optimizing thermal solutions |
US6754758B2 (en) * | 2001-06-06 | 2004-06-22 | Intel Corporation | Method and apparatus for utilizing different frequencies on a bus based on a number of cards coupled to the bus |
US6944091B2 (en) * | 2002-07-10 | 2005-09-13 | Samsung Electronics Co., Ltd. | Latency control circuit and method of latency control |
WO2004023268A2 (en) * | 2002-09-06 | 2004-03-18 | Silicon Image, Inc. | Method and apparatus for double data rate serial ata phy interface |
US7107369B2 (en) * | 2002-12-19 | 2006-09-12 | Intel Corporation | Connecting storage devices to a processor-based device |
US7124234B2 (en) * | 2003-12-22 | 2006-10-17 | Intel Corporation | Managing transmissions between devices |
JP4555029B2 (ja) * | 2004-09-01 | 2010-09-29 | 株式会社日立製作所 | ディスクアレイ装置 |
US7483978B2 (en) * | 2006-05-15 | 2009-01-27 | Computer Associates Think, Inc. | Providing a unified user interface for managing a plurality of heterogeneous computing environments |
JP2010205208A (ja) * | 2009-03-06 | 2010-09-16 | Nec Corp | ホストコンピュータ、マルチパスシステム、パス割当方法およびプログラム |
JP2011022657A (ja) * | 2009-07-13 | 2011-02-03 | Fujitsu Ltd | メモリシステムおよび情報処理装置 |
US20120066444A1 (en) * | 2010-09-14 | 2012-03-15 | Advanced Micro Devices, Inc. | Resolution Enhancement of Video Stream Based on Spatial and Temporal Correlation |
US8959220B2 (en) * | 2010-11-02 | 2015-02-17 | International Business Machines Corporation | Managing a workload of a plurality of virtual servers of a computing environment |
US8782335B2 (en) * | 2010-11-08 | 2014-07-15 | Lsi Corporation | Latency reduction associated with a response to a request in a storage system |
CN106062724B (zh) * | 2013-09-27 | 2020-09-08 | 慧与发展有限责任合伙企业 | 管理存储器模块上的数据的方法、存储器模块及存储介质 |
JP6380040B2 (ja) * | 2014-11-21 | 2018-08-29 | 富士通株式会社 | ストレージ装置、中継装置、および中継制御プログラム |
-
2016
- 2016-04-18 US US15/132,145 patent/US10082963B2/en active Active
-
2017
- 2017-04-14 TW TW106112606A patent/TWI635397B/zh active
- 2017-04-18 CN CN201710254632.4A patent/CN107450847B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201738768A (zh) | 2017-11-01 |
CN107450847A (zh) | 2017-12-08 |
US10082963B2 (en) | 2018-09-25 |
US20170300238A1 (en) | 2017-10-19 |
TWI635397B (zh) | 2018-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8154901B1 (en) | Circuit providing load isolation and noise reduction | |
US10235313B2 (en) | Connecting circuitry and computing system having the same | |
US9356402B2 (en) | Multimedia link having a plug and a receptacle with a power line configured as a signal return path | |
US10255220B2 (en) | Dynamic termination scheme for memory communication | |
US7624203B2 (en) | Multiplexing a ground signal on a high speed cable interface to provide access to cable vital product data | |
JP2009527829A (ja) | 複数のプロセッサコア用の共通アナログインターフェイス | |
US20170287538A1 (en) | Flexible point-to-point memory topology | |
US20070073939A1 (en) | Disk array apparatus and data relay method of the disk array apparatus | |
US8036011B2 (en) | Memory module for improving signal integrity and computer system having the same | |
CN204904151U (zh) | 一种内置式转接卡 | |
CN107391025B (zh) | 储存箱与其扩充器 | |
CN107450847B (zh) | 储存箱与其系统 | |
US8804706B2 (en) | Information processing system, relay device, and communication control method | |
KR20180046233A (ko) | Ssd 테스트 장치 | |
US20160004649A1 (en) | Data input circuit of semiconductor apparatus | |
KR20200042400A (ko) | 외부 전기 커넥터 및 컴퓨터 시스템 | |
US11757220B2 (en) | Paddle card for crosstalk cancellation in high-speed signaling | |
US20220158877A1 (en) | Interconnect module, ufs system including the same, and method of operating the ufs system | |
US20210124705A1 (en) | Nand interface device to boost operation speed of a solid-state drive | |
US9785203B1 (en) | Flex cable interface | |
US11955975B2 (en) | Routing integrated circuit element | |
US20070225829A1 (en) | Information processing apparatus | |
EP3758264A1 (en) | Data transmission apparatuses, data processing systems and methods, and media | |
KR102086775B1 (ko) | 데이터 신호 충실도를 향상시키는 메모리 모듈 | |
US20230345620A1 (en) | Hatching ground under a pad in a printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |