JP6219252B2

JP6219252B2 - 一方向中継装置

Info

Publication number: JP6219252B2
Application number: JP2014197755A
Authority: JP
Inventors: ゴックチュエンチャン; 中野　義弘; 義弘中野; 西村　卓真; 卓真西村; 英剛仲井; 正祐江口; 裕一布施; 龍也円谷; 晋一花田; 修一岡崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2014-09-29
Filing date: 2014-09-29
Publication date: 2017-10-25
Anticipated expiration: 2034-09-29
Also published as: CN105471836B; US20160094369A1; JP2016072713A; CN105471836A

Description

本発明は、一方向にデータ中継を行う一方向中継装置に関する。

従来技術として、例えば特許文献１には、「単方向のデータ転送のみを行い、逆方向からの侵入を防ぐようにした単方向通信装置を得る。」（要約参照）ことを課題とし、この課題に対して「データ送信元から受信したデータを非同期プロトコルにより送信する単方向のみのデータ通信を行うように構成された第一の部品と、この第一の部品から非同期プロトコルにより受信したデータをデータ送信先に送信する単方向のみのデータ通信を行うように構成された第二の部品とを備え、上記第一の部品は、第一のネットワークを介してデータ送信元からＩＰ通信により送信されたデータを受信する受信手段、及びこの受信手段によって受信された上記データを非同期プロトコルにより上記第二の部品に送信する非同期送信手段によって構成」（請求項１参照）することが記載されている。

また、特許文献２には、「計算機への攻撃に対して、より安全性の高いデータ通信方法を提供できるようにする。」ことを課題として、この課題に対して「データ送信処理部１０を備えた第１の計算機１と、データ受信処理部２０を備えた第２の計算機２と、第１の計算機１と第２の計算機２とを接続する通信線３を備え、通信線３は、第２の計算機２から第１の計算機１へデータ送信するための信号線を排除することで、一方向通信を実現する。これにより、第１の計算機１に対する外部の攻撃を防ぐ。」ことが記載されている（要約参照）。

特開２００４−１８５４８３特開２０１０−１９９９４３

上記のように特許文献１では、逆方向からの侵入を防ぐために論理的な防止機構が採用されている。すなわち、フィルタプログラムをＲＯＭに書き込むことによって、設定変更が難しくなる特定のＩＰアドレスやＭＡＣアドレスなどに対する上位のフィルタプログラムにより、片方向のデータ転送のみを行い、逆方向からの攻撃を防いでいる。

しかし、特許文献１に示された技術では、内部システムから外部システムへ論理的な片方向通信を実現した場合でも、実際には通信線が物理的に双方向通信できる状態にあるため、フィルタプログラムの改ざんなどにより双方向通信が可能となってしまい、結果的にネットワーク経由での不正侵入などの攻撃が可能となる場合がある。

また、特許文献２では、物理的な防止機構が採用されている。すなわち、外部システムから内部システムへデータ送信するための信号線を排除することで片方向通信を実現し、内部システムに対する外部の攻撃を防いでいる。

しかし、特許文献２に示された技術では、外部システムから内部システムに向けた通信路が物理的に存在しないので、フィルタプログラムの改ざんなどによる内部システムへの不正侵入などの攻撃を排除することはできるが、通信線において内部システムへデータ送信するための信号線を排除しているため、オート・ネゴシエーション等の通信線における双方向のリンク確立ができない。

本発明は上記の問題を解決するためのものであり、外部システムからの不正侵入を防ぐとともに、内部システムのデータを外部システムに安全に提供することを目的とする。

上記課題を解決するために、本発明の一方向中継装置は、一方のネットワークから通信データを受信する第１のポートと、前記第１のポートと第１の信号線を介して接続され、物理層のプロトコル処理を行う第１の物理層回路と、前記第１の物理層回路と第２の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第１のＭＡＣ層回路と、前記第１のＭＡＣ層回路と第３の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第２のＭＡＣ層回路と、前記第２のＭＡＣ層回路と第４の信号線を介して接続され、物理層のプロトコル処理を行う第２の物理層回路と、前記第２の物理層回路と第５の信号線を介して接続され、他方のネットワークへ通信データを送信する第２のポートと、を備え、前記３の信号線は、前記第１のＭＡＣ層回路から前記第２のＭＡＣ層回路へ一方向にデータを送信する信号線であって、前記第２のＭＡＣ層回路から前記第１のＭＡＣ層回路へデータを送信するための信号線は、開放されるか、又は、グラウンドに接続されることを特徴とする。

本発明によれば、外部システムからの不正侵入を防ぐとともに、内部システムのデータを外部システムに安全に提供することができる。

本発明の構成図一方向中継を実現するＧＭＩＩを示すブロック図外部へのフレーム中継の制御を示すブロック図内部へのフレーム中継防止を示すブロック図負荷削減のユニキャストの通信方式を示すブロック図

以下、実施例を図面を用いて説明する。

図１は、本発明の実施例を示す実施例１のブロック図である。計算機１（１００）が保持するデータを、一方向中継装置を通して計算機２（３００）へ片方向に送信する場合の構成である。計算機１（１００）と一方向中継装置（２００）を通信線（６０１）で接続する。一方向中継装置（２００）と計算機２（３００）を通信線（６０２）で接続する。また、一方向中継装置（２００）はＳｗｉｔｃｈＰｏｒｔ２−１（２１０）、ＰＨＹ２−１（２２０）、ＭＡＣ２−１（２３０）、ＭＡＣ２−２（２４０）、ＰＨＹ２−２（２５０）、ＳｗｉｔｃｈＰｏｒｔ２−２（２６０）から構成される。

ＭＡＣは、ＭｅｄｉａＡｃｃｅｓｓＣｏｎｔｒｏｌ（ＭＡＣ）層のプロトコルを処理するＩＣである。ＰＨＹは、物理層のプロトコルを処理するＩＣである。ＳｗｉｔｃｈＰｏｒｔは、カテゴリ５，５ｅのＵＴＰケーブルと接続されるポートである。

ＳｗｉｔｃｈＰｏｒｔ２−１（２１０）とＰＨＹ２−１（２２０）は信号線（７１１）、（７１２）で、ＰＨＹ２−１（２２０）とＭＡＣ２−１（２３０）は信号線（７２１）、（７２２）で接続される。送信側ＭＡＣ２−１（２３０）と受信側ＭＡＣ２−２（２４０）は、パラレル・インタフェースＧＭＩＩ（ＧｉｇａｂｉｔＭｅｄｉａＩｎｄｅｐｅｎｄｅｎｔＩｎｔｅｒｆａｃｅ）の片方向通信用信号線群（７３０）で接続される。ＭＡＣ２−２（２４０）とＰＨＹ２−２（２５０）は信号線（７４１）、（７４２）で、ＰＨＹ２−２（２５０）とＳｗｉｔｃｈＰｏｒｔ２−２（２６０）は信号線（７５１）、（７５２）で接続される。

次に図２は、図１に示す一方向中継装置の内部、特にＭＡＣ層の詳細を示すブロック図である。ＭＡＣ２−１（２３０）は受信部（２３１）、送信部（２３２）によりＰＨＹ２−１（２２０）と通信する。ＭＡＣ２−２（２４０）は受信部（２４１）、送信部（２４２）によりＰＨＹ２−２（２５０）と通信する。ＭＡＣ２−１（２３０）とＭＡＣ２−２（２４０）を接続するのは、パラレル・インタフェースＧＭＩＩの信号線群（７３０）である。
本発明では、図２におけるパラレル・インタフェースＧＭＩＩの信号線群（７３０）は、物理的に片方向通信のみとされた構成となる。一般のＩＥＥＥ８０２．３ｚに準拠したパラレル・インタフェースの信号群（７３０）は、送信系信号群及び受信系信号群を２組用意することで双方向通信を実現している。

信号群（７３０）は、送信フレームの８本のデータ線ＴＸＤ＜７：０＞（７３１）と送信用のタイミング信号ＧＴＸ＿ＣＬＫ（７３２）を含める送信系信号群を接続し、受信フレームの８本のデータ線ＲＸＤ＜７：０＞（７３３）、（７３５）と受信用のタイミング信号ＲＸ＿ＣＬＫ（７３４）、（７３６）を含める受信系信号群を切断する構成である。

一方向中継を実現するための接続構成を下記に説明する。送信側であるＭＡＣ２−１（２３０）における受信フレームの８本のデータ線ＲＸＤ＜７：０＞（７３３）と受信用のタイミング信号（７３４）をプルダウン、すなわちグラウンド（ＧＮＤ）に接続する。プルダウンすることよって、デジタル回路としての電圧を保ち誤作動を防ぐことができる。

また、受信側であるＭＡＣ２−２（２４０）における受信フレームの８本のデータ線ＲＸＤ＜７：０＞（７３５）と受信用のタイミング信号ＲＸ＿ＣＬＫ（７３６）をオープン（内部プルダウン）する。これにより、ＭＡＣ２−２（２４０）からＭＡＣ２−１（２３０）への通信経路がなくなるため、データ送信は物理的に不可能になる。

ＳｗｉｔｃｈＰｏｒｔ２−１（２１０）からＰＨＹ２−１（２２０）を経由し、受信部（２３１）にて受信したデータは制御部１（２３３）によりデータの中継または廃棄が判定される。中継データはＧＭＩＩ送信部（２３４）により送信フレームの８本のデータ線ＴＸＤ＜７：０＞（７３１）を通してＧＭＩＩ受信部（２４４）に中継される。ＧＭＩＩ受信部（２４４）はＧＭＩＩ送信部（２３４）から１２５ＭＨｚのクロックを供給される。データは制御部２（２４３）及び送信部（２４２）を通してＰＨＹ２−２（２５０）そしてＳｗｉｔｃｈＰｏｒｔ２−２（２６０）に送信される。逆に、ＳｗｉｔｃｈＰｏｒｔ２−２（２６０）そしてＰＨＹ２−２（２５０）から受信部（２４１）にて受信したデータは制御部２（２４３）を通してＧＭＩＩ送信部（２４５）に送信されるが、データ線ＲＸＤ＜７：０＞（７３５）及びタイミング信号ＲＸ＿ＣＬＫ（７３６）をオープンしているため、ＧＭＩＩ受信部（２３５）に送信されない。

上記構成とすることで、計算機１（１００）から計算機２（３００）に対し、片方向の通信のみが可能となる。

次に、本実施例の一方向中継の通信方式を図３、４に示す。

図３は計算機１（１００）から計算機２（３００）への通信の構成を示すブロック図である。まず、計算機１（１００）と一方向中継装置（２００）間の通信はＰＨＹ１（１０２）及びＰＨＹ２−１（２２０）間のオート・ネゴシエーションによってリンクが確立される（６１０）。オート・ネゴシエーションは一般的にＩＥＥＥ８０２．３ｕの中で規定され、それぞれの装置のインタフェースが対向機器との間で、選択できる通信速度、通信モードのうちもっとも適切なものを自動で設定する機能である。そこで、計算機１（１００）と一方向中継装置（２００）はそれぞれリンクパルス（８１０）、（８２０）を出し、互いにハンドシェークを行ってリンクを確立させる。

同様に、一方向中継装置（２００）と計算機２（３００）間の通信はお互いのリンクパルス（８３０）、（８４０）によるＰＨＹ２−２（２５０）及びＰＨＹ３（３０２）間のオート・ネゴシエーションの動作でも、ＰＨＹ２−２（２５０）及びＰＨＹ３（３０２）間でリンクパルス（８３０）、（８４０）を出し、互いにハンドシェークを行ってリンクを確立させる（６２０）。

次に、計算機１（１００）は、上位層からＭＡＣ１（１０１）へデータを送信する（９０５）。ＭＡＣ１（１０１）はデータを一般のＩＥＥＥ８０２．３に準拠したフレームとして送信し（９１０）、一方向中継装置（２００）のＭＡＣ２−１（２３０）の制御部１（２３３）にてフレーム（５２０）の宛先ＭＡＣアドレスＤＡ（５２０−１）のチェックにより計算機２（３００）への中継または廃棄が決定される。一般のフレームは宛先ＭＡＣアドレスＤＡ（５２０−１）、送信元ＭＡＣアドレスＳＡ、データなどから構成される。

フレーム（５２０）の宛先ＭＡＣアドレスＤＡ（５２０−１）のビット（２３３−２１）はマルチキャストＭＡＣアドレス１（２３３−１）のビット（２３３−２２）と比較回路１−１（２３３−２）で比較し、ブロードキャストＭＡＣアドレス１（２３３−３）のビット（２３３−２４）と比較回路１−２（２３３−４）で比較し、ユニキャストＭＡＣアドレス１（２３３−５）のビット（２３３−２６）と比較回路１−３（２３３−６）でそれぞれ比較する。マルチキャストＭＡＣアドレス１（２３３−１）、ブロードキャストＭＡＣアドレス１（２３３−３）、ユニキャストＭＡＣアドレス１（２３３−５）はそれぞれレジスタに登録されている。

ここで、ユニキャストＭＡＣアドレス１（２３３−５）は、外部の設定用端末（４００）から外部に接続する計算機２（３００）に合わせて所定のアドレスが登録される（４５０）。

比較回路１（２３３−２）、比較回路２（２３３−４）、比較回路３（２３３−６）において、二つの入力値が同じであるならば出力は１で、値が違うならば出力は０となる。

上記の比較結果（２３３−２３）、（２３３−２５）、（２３３−２７）のＯＲを行う（２３３−７）。ＯＲの出力（２３３−２８）が１であるならば、フレーム（５２０）を中継し、０であるならば廃棄する。フレーム（５２０）が中継される場合、ＭＡＣ２−１（２３０）のＧＭＩＩ送信部（２３４）からＭＡＣ２−２（２４０）、ＰＨＹ２−２（２５０）、ＳｗｉｔｃｈＰｏｒｔ２−２（２６０）を経由し、計算機２（３００）のＭＡＣ３（３０１）へ中継される（９３０）。次に、ＭＡＣ３（３０１）はフレームを上位層へ送信する（９２５）。

上記のようにフレーム（５２０）の宛先ＭＡＣアドレス（５２０−１）をチェックすることで、ブロードキャストフレーム、マルチキャストフレーム、宛先ＭＡＣアドレスの登録されたユニキャストのみ中継する。これにより、宛先不明なユニキャストフレームの中継を防止することができる。

図４は計算機２（３００）から計算機１（１００）への通信防止の構成を示すブロック図である。計算機２（３００）は上位層からＭＡＣ３（３０１）へデータを送信する（９３５）。ＭＡＣ３（３０１）はデータをフレーム（５３０）として送信する（９４０）。一方向中継装置（２００）のＭＡＣ２−２（２５０）の制御部２（２４３）ではフレームの中継または廃棄の判定はＭＡＣ２−１（２３０）の制御部１（２３３）と同様に行われる。フレームの中継が決定された場合、ＧＭＩＩ送信部（２４５）にフレームが中継される。しかし、ＭＡＣ２−１（２３０）への通信方向を持つ信号線が物理的に接続されていないため、ＭＡＣ２−１（２３０）にフレームを中継することができない。従って、フレームは計算機１（１００）への到着が物理的に不可能となる。

このように本実施例では、リンク確立を意識しないデータリンク層（レイヤ２）の物理配線（ＧＭＩＩ）の信号線を片方向のみ接続することにより、たとえフィルタリングの条件等を改ざんされたとしても外部からのフレーム侵入経路がないため、安全に片方向のみの通信が可能となる。また本実施例では、物理層までは双方向とも接続されるため、リンク確立のための処理を阻害することなく、片方向のみのフレーム中継を実現できる。

これによって、内部システムから外部システムへのデータ通信を片方向に限定し、外部ネットワークから不正侵入を防止する一方向中継装置を提供することができる。そして、外界からの不正なアクセスは、一方向中継装置内に物理的な通信経路が存在しないため、全て遮断される。これにより、重要なシステムへの不正なアクセスをほぼ１００％防ぐことができる。

本発明の実施例２としてネットワークへの負荷削減の対策を目的とした通信方式を図５で説明する。通常、一方向中継装置（２００）は内部システムにある計算機１−１（１１０）や計算機１−２（１２０）から外部システムにある計算機２−１（３１０）や計算機２−２（３２０）へしか通信を許可しない場合ＨＵＢ１（１０）、ＨＵＢ２（２０）などと組み合わせて利用される。

例として、計算機１−１（１１０）から外部システムへフレームを送信することを考える。宛先が不特定である場合、ブロードキャストフレームを送信することが一般的である（９９０）。この通信方向では、計算機１−１（１１０）以外の内部システム及び外部システムの全ての装置に届く。

しかし、宛先が特定である場合、上記のブロードキャスト送信の方法では、宛先の計算機以外の装置に余計な負荷を与えることとなるため、特定した受信対象の計算機のみを宛先とするユニキャスト送信を考える。上記の通信を実現するために、一方向中継装置のユニキャストＭＡＣアドレス１（２３３−５）に、受信対象の計算機のＭＡＣアドレスを登録することで、必要なフレームのみを中継することができ、これによって宛先の計算機以外の装置への負荷を低減することができる。

以上説明したように、計算機１からデータを計算機２へ送信することができるが、逆に計算機２から計算機１への通信は物理的に不可能なため、計算機２からの不正侵入などの攻撃を阻止することができる。

さらに、宛先の計算機を特定しているため、ユニキャストフレームを送信することで、内部システム及び外部システムに余計な負荷を減らすことが可能となる。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１０中継装置ＨＵＢ１
２０中継装置ＨＵＢ２
１００計算機１
１０１ＭＡＣ１
１０２ＰＨＹ１
１０３ＳｗｉｔｃｈＰｏｒｔ１
１１０計算機１−１
１２０計算機１−２
２００一方向中継装置
２１０ＳｗｉｔｃｈＰｏｒｔ２−１
２２０ＰＨＹ２−１
２３０ＭＡＣ２−１
２３０−１受信部から制御部１への信号線
２３０−２制御部１から送信部への信号線
２３０−３制御部１からＧＭＩＩ送信部の信号線
２３０−４ＧＭＩＩ受信部から制御部１への信号線
２３１受信部
２３２送信部
２３３制御部１
２３３−１マルチキャストＭＡＣアドレス１
２３３−２比較回路１−１
２３３−３ブロードキャストＭＡＣアドレス１
２３３−４比較回路１―２
２３３−５ユニキャストＭＡＣアドレス１
２３３−６比較回路１−３
２３３−７ＯＲ回路
２３３−２１フレームの宛先ＭＡＣアドレスＤＡのビット
２３３−２２マルチキャストＭＡＣアドレス１のビット
２３３−２３比較回路１−１の結果
２３３−２４ブロードキャストＭＡＣアドレス１のビット
２３３−２５比較回路１−２の結果
２３３−２６ユニキャストＭＡＣアドレス１のビット
２３３−２７比較回路１−３の結果
２３３−２８ＯＲ回路の出力
２３４ＧＭＩＩ送信部
２３５ＧＭＩＩ受信部
２４０ＭＡＣ２−２
２４０−１受信部から制御部２への信号線
２４０−２制御部２から送信部への信号線
２４０−３制御部２からＧＭＩＩ送信部の信号線
２４０−４ＧＭＩＩ受信部から制御部２への信号線
２４１受信部
２４２送信部
２４３制御部２
２４３−１マルチキャストＭＡＣアドレス２
２４３−２比較回路２−１
２４３−３ブロードキャストＭＡＣアドレス２
２４３−４比較回路２―２
２４３−５ユニキャストＭＡＣアドレス２
２４３−６比較回路２−３
２４３−７ＯＲ回路
２４３−２１フレームの宛先ＭＡＣアドレスＤＡのビット
２４３−２２マルチキャストＭＡＣアドレス１のビット
２４３−２３比較回路２−１の結果
２４３−２４ブロードキャストＭＡＣアドレス１のビット
２４３−２５比較回路２−２の結果
２４３−２６ユニキャストＭＡＣアドレス１のビット
２４３−２７比較回路２−３の結果
２４３−２８ＯＲ回路の出力
２４４ＧＭＩＩ送信部
２４５ＧＭＩＩ受信部
２５０ＰＨＹ２−２
２６０ＳｗｉｔｃｈＰｏｒｔ２−２
３００計算機２
３０１ＭＡＣ３
３０２ＰＨＹ３
３０３ＳｗｉｔｃｈＰｏｒｔ３
３１０計算機２−１
３２０計算機２−２
４００設定用端末
４５０ユニキャストＭＡＣアドレスを登録すること
５１０計算機１から送信されるフレーム
５２０計算機１から送信され、一方向中継装置内で処理されるフレーム
５２０−１計算機１から送信され、一方向中継装置内で処理されるフレームの宛先ＭＡＣアドレス
５３０計算機２から送信されるフレーム
５４０計算機２から送信され、一方向中継装置内で処理されるフレーム
５４０−１計算機２から送信され、一方向中継装置内で処理されるフレームの宛先ＭＡＣアドレス
６０１計算機１と一方向中継装置間の通信線
６０２一方向中継装置と計算機２間の通信線
６１０計算機１と一方向中継装置間のネゴシエーション
６２０一方向中継装置と計算機２間のネゴシエーション７１１ＳｗｉｔｃｈＰｏｒｔ２−１からＰＨＹ２−１へ通信の信号線
７１２ＰＨＹ２−１からＳｗｉｔｃｈＰｏｒｔ２−１へ通信の信号線
７２１ＰＨＹ２−１からＭＡＣ２−１へ通信の信号線
７２２ＭＡＣ２−１からＰＨＹ２−１へ通信の信号線
７３０パラレル・インタフェースＧＭＩＩの信号線群
７３１送信フレームの８本のデータ線ＴＸＤ＜７：０＞
７３２送信用のタイミング信号ＧＴＸ＿ＣＬＫ
７３３ＭＡＣ２−１側における受信フレームの８本のデータ線ＲＸＤ＜７：０＞
７３４ＭＡＣ２−１側における受信用のタイミング信号ＲＸ＿ＣＬＫ
７３５ＭＡＣ２−２側における受信フレームの８本のデータ線ＲＸＤ＜７：０＞
７３６ＭＡＣ２−２側における受信用のタイミング信号ＲＸ＿ＣＬＫ
７４１ＰＨＹ２−２からＭＡＣ２−２へ通信の信号線
７４２ＭＡＣ２−２からＰＨＹ２−２へ通信の信号線
７５１ＳｗｉｔｃｈＰｏｒｔ２−２からＰＨＹ２−２へ通信の信号線
７５２ＰＨＹ２−２からＳｗｉｔｃｈＰｏｒｔ２−２へ通信の信号線
８１０計算機１から出したリンクパルス
８２０計算機１へ一方向中継装置から出したリンクパルス
８３０計算機２へ一方向中継装置から出したリンクパルス
８４０計算機２から出したリンクパルス
９０５上位層からＭＡＣ１へのデータの送信
９１０計算機１のＭＡＣ１から一方向中継装置へフレームを送信すること
９２０一方向中継装置内フレームを中継すること
９２５ＭＡＣ３から上位層へのデータの送信
９３０一方向中継装置から計算機２のＭＡＣ３へフレームを送信すること
９３５上位層からＭＡＣ３へのデータの送信
９４０計算機２のＭＡＣ３から一方向中継装置へフレームを送信すること
９５０一方向中継装置内フレームを廃棄すること
９８０−１計算機１−１からＨＵＢ１へのブロードキャスト送信
９８０−２ＨＵＢ１から計算機１−２へのブロードキャスト送信
９８０−３一方向中継装置を通すブロードキャスト送信
９８０−４ＨＵＢ２から計算機２−２へのブロードキャスト送信
９８０−５ＨＵＢ２から計算機２−１へのブロードキャスト送信
９９０計算機１−１から一方向中継装置を通して計算機２−１へのユニキャスト送信

Claims

一方のネットワークから通信データを受信する第１のポートと、
前記第１のポートと第１の信号線を介して接続され、物理層のプロトコル処理を行う第１の物理層回路と、
前記第１の物理層回路と第２の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第１のＭＡＣ層回路と、
前記第１のＭＡＣ層回路と第３の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第２のＭＡＣ層回路と、
前記第２のＭＡＣ層回路と第４の信号線を介して接続され、物理層のプロトコル処理を行う第２の物理層回路と、
前記第２の物理層回路と第５の信号線を介して接続され、他方のネットワークへ通信データを送信する第２のポートと、を備え、
前記３の信号線は、前記第１のＭＡＣ層回路から前記第２のＭＡＣ層回路へ一方向にデータを送信する信号線であって、前記第２のＭＡＣ層回路から前記第１のＭＡＣ層回路へデータを送信するための信号線は、開放されるか、又は、グラウンドに接続されることを
特徴とする一方向中継装置。
請求項１に記載の一方向中継装置において、
前記第１のポート側に他の通信装置が接続されると、当該他の通信装置内の物理層回路と、前記第１の物理層回路との間でリンクパルスを送受信してリンクを確立し、
前記第２のポート側に他の通信装置が接続されると、当該他の通信装置内の物理層回路と、前記第２の物理層回路との間でリンクパルスを送受信してリンクを確立することを特徴とする一方向中継装置。
請求項１に記載の一方向中継装置において、
前記第１のＭＡＣ層回路は、前記一方のネットワークから前記他方のネットワークへ中継すべきフレームのＭＡＣアドレスが記憶された制御部を備え、
前記制御部は、前記第１の物理層回路から受信した通信データのフレーム内の宛先のＭＡＣアドレスが、自制御部内に記憶されたＭＡＣアドレスであるか比較し、記憶されたＭＡＣアドレスであった場合には、前記第２のＭＡＣ層回路へ通信データを送信し、記憶されたＭＡＣアドレスでない場合には、当該通信データを破棄することを特徴とする一方向中継装置。
請求項３に記載の一方向中継装置において、
前記制御部に記憶されるＭＡＣアドレスには、少なくともマルチキャストＭＡＣアドレスと、ブロードキャストＭＡＣアドレスと、ユニキャストＭＡＣアドレスと、を含んでおり、前記第１の物理層回路から受信した通信データのフレーム内の宛先のＭＡＣアドレスが、いずれのＭＡＣアドレスにも一致しなかった場合に当該通信データを破棄することを特徴とする一方向中継装置。