JP6851698B2 - データダイオード - Google Patents
データダイオード Download PDFInfo
- Publication number
- JP6851698B2 JP6851698B2 JP2017186084A JP2017186084A JP6851698B2 JP 6851698 B2 JP6851698 B2 JP 6851698B2 JP 2017186084 A JP2017186084 A JP 2017186084A JP 2017186084 A JP2017186084 A JP 2017186084A JP 6851698 B2 JP6851698 B2 JP 6851698B2
- Authority
- JP
- Japan
- Prior art keywords
- phy
- data
- mac
- signal
- communication circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims description 71
- 230000005540 biological transmission Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000001629 suppression Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 101100518633 Caenorhabditis elegans dpy-18 gene Proteins 0.000 description 1
- 101100289995 Caenorhabditis elegans mac-1 gene Proteins 0.000 description 1
- 101100518639 Caenorhabditis elegans phy-2 gene Proteins 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
そして、逆方向からの侵入を防ぐために論理的な防止機構が採用されている。すなわち、フィルタプログラムをROMに書き込むことによって、設定変更が難しくなる特定のIPアドレスやMACアドレスなどに対する上位のフィルタプログラムにより、片方向のデータ転送のみを行い、逆方向からの攻撃を防いでいる。
図1および図2を参照しながら説明すると、一方のネットワークから通信データを受信する第1のポートと、物理層のプロトコル処理を行う第1の物理層回路と、MAC層のプロトコル処理を行う第1のMAC層回路と、前記第1のMAC層回路と信号線を介して接続される。MAC層のプロトコル処理を行う第2のMAC層回路と、物理層のプロトコル処理を行う第2の物理層回路と、他方のネットワークへ通信データを送信する第2のポートと、を備える。
前記の信号線は、前記の第1のMAC層回路から前記の第2のMAC層回路へ一方向にデータを送信する信号線である。前記の第2のMAC層回路から前記の第1のMAC層回路へデータを送信するための信号線は、開放(図2中に「オープン」と表示)されるか、又は、グラウンド(図2中に「GND」と表示)に接続される。グラウンドに接続(プルダウン)することよって、デジタル回路としての電圧を保ち、誤作動を防ぐ。
特許文献3に開示された技術によれば、外部システムからの不正侵入を防ぐとともに、内部システムのデータを外部システムへ安全に提供できる。
第一の発明は、 第一の通信機器から送信されてくる電気信号を受信して第二の通信機器へ送信するデータダイオードに係る。
すなわち、前記の第一の通信機器に接続される第一コネクタと、
前記の第二の通信機器に接続される第二コネクタと、
前記の第一コネクタへ送信された電気信号を信号変換処理する第一PHYと、
その第一PHYが信号変換処理した論理信号をMII経由で一方向化させる一方向通信回路と、
その一方向通信回路によって一方向化の処理が施された論理信号をMII経由で受信して信号変換処理する第二PHYと、を備え、
前記の第一PHYは、前記の一方向通信回路側にグラウンドへの接続部を備え、
前記の第二PHYは、前記一方向通信回路側を開放する開放部を備えたデータダイオードである。
「PHY(外部トランシーバ)」とは、物理層のプロトコルを処理するICである。MIIを持つノードとケーブルとを接続する場合に使用される。衝突検出機能(PHYが送出したパケットがコリジョンを発生させた場合に、送信端末へコリジョンが発生した旨を知らせる機能)、ジャパー保護機能(PHYに接続されているノードが何らかの障害によって異常に長い(20ms以上)信号を送信しようとした場合に、強制的に送信を中断する機能)、コード変換機能(ノードから送信される符号コードと、ケーブル城野符号コードを変換する機能)、シリアル・パラレル変換機能(ノードから送信されるパラレル信号とケーブル上のシリアル信号を変換する機能)、を備える。
「MII」とは、Media Independent Interface の略である。使用するメディア(ケーブル)によって符号化方式を変更する機能を、端末から分離することで、別のメディアとの接続を可能にする。その場合におけるPHY以外の部分(端末との接続インタフェイス部)が、MIIとなる。 MIIは機器の内部に組み込まれていることが一般的だが、MIIコネクタを装備することでPHYとの接続が可能となる。
第一PHYは、一方向通信回路側に設けられた接続部をグラウンドへ接続する。そのため、第一PHYが受信したデータがあっても第一の通信機器へは伝送されない。
また、第二PHYが送信するMIIは、どのデバイスとも接続されずに開放された状態となっているので、第二の通信機器からの送信データがあっても遮断される。
第一の発明は、以下のように形成してもよい。
すなわち、 前記の一方向通信回路は、
前記の第一PHYが信号変換処理した論理信号を受信するデータ受信部と、
そのデータ受信部にて受信した論理信号に対してデータ伝送エラーを抑止するためのエラー抑止部(たとえば、FIFO送信制御部)と、
そのエラー抑止部によるデータ伝送エラー抑止が施された論理信号を前記の第二PHYへ送信するデータ送信部と、を備える。
一方向通信回路は、第一の通信機器の側にはデータ受信部のみが、第二の通信機器の側にはデータ送信部のみが備えられている。したがって、第二の通信機器の側から一方向通信回路へデータ(電気信号)が入ることがない。
よって、データの一方向性をより強固にすることができる。
第一の発明は、以下のように形成してもよい。
すなわち、 前記の一方向通信回路は、
前記の第一PHYが信号変換処理した論理信号を受信する受信用MACと、
その受信用MACが受信した論理信号を受信するとともに前記の第二PHYへ送信する送信用MACと、を備える。
受信用MACも送信用MACも、汎用品を用いることができる。
第一の発明のバリエーション2は、以下のように形成すると、より好ましい。
すなわち、 前記の受信用MACには、前記の送信用MAC側にグラウンドへの接続部を備え、
前記の送信用MACには、前記の受信用MAC側を開放する開放部を備えるのである。
受信用MACおよび送信用MACにてデータの一方向性を確保しているので、データの一方向性をより強固にすることができる。
第一に、MAC送信(MAC_1)とMAC受信(MAC_2)を一体型の構成とし、データ送信の一方向性を確保した。
第二に、一体型MACにPHY_1およびPHY_2を接続し、片方向の回路構成(一方をオープンとしつつ他方を終端とする)とし、データ送信の一方向を確保した。
第三に、独立した装置として、データ送信の一方向性を確保した。すなわち、現時点で運営中のシステムに対しても、所定の場所へ組み込むだけで、データ送信の一方向性を確保できる。
図3には、第一の通信機器(たとえば電子計算機)から送信されてくる電気信号を受信して第二の通信機器(パソコン)へ送信するデータダイオードを示す。
このデータダイオードは、前記の第一の通信機器に接続される第一コネクタと、 前記の第二の通信機器に接続される第二コネクタと、 前記の第一コネクタへ送信された電気信号を信号変換処理する第一PHYと、 その第一PHYが信号変換処理した論理信号をMII経由で一方向化させる一方向通信回路と、 その一方向通信回路によって一方向化の処理が施された論理信号をMII経由で受信して信号変換処理する第二PHYと、を備える。
また、前記の第二PHYは、前記一方向通信回路側を開放する開放部を備える。
図4に基づいて、図3に示したデータダイオードの作用について説明する。
Ethernetケーブル_1に接続された通信機器からコネクタ_1を介して、第一PHYが電気信号を受信する(S1)。第一PHYが受信した電気信号は、MIIを介して受信部(データ受信部)へ伝送される(S2)。
受信部、FIFO送信制御部、送信部からなる一方向通信回路は、受信部側から送信部側への一方向性が確保されている。
本実施形態に係るデータダイオードは、Ethernet_1およびEthernet_2に接続された通信機器に対して、データの一方向性を確保できる。
電気信号(データ)の一方向性は、第一PHY、第二PHYの段階で確保されているが、一方向通信回路においても一方向性が確保されているので、通信機器_1のセキュリティは高いレベルで確保されていると言える。
図5に示すデータダイオードは、図3に示したデータダイオードにおける一方向通信回路に、2つのMAC(受信用MACおよび送信用MAC)を採用した実施形態である。
受信用MACにおいては、Ethernet_1からコネクタ_1、第一PHYを介して接続される側のポートは受信用ポートしか存在せず、送信用MAC側のポートは、送信用ポートしか存在しない。
送信用MACにおいては、第二PHY側のポートは送信用ポートしか存在せず、受信用MAC側は受信用ポートしか存在しない。
以上のような受信用MACおよび送信用MACから構成される一方向通信回路は、電気信号(データ)の一方向性を確保している。
図6に基づいて、図5に示したデータダイオードの作用について説明する。
Ethernetケーブル_1に接続された通信機器から、コネクタ_1を介して第一PHYが電気信号を受信する(S11)。
第一PHYが受信した電気信号は、MII を介して 受信用MACへ伝送される。 第一PHYに受信されるMIIは、グランドへ接続 されているので、第二PHYが受信したデータがあっても、Ethernet_1へは伝送されない(S12)。
送信用MACと第二PHYは、MIIで接続される。第二PHYが送信するMIIは、どのデバイスとも接続されず、 開放された状態となっているので、 Ethernet_2からの送信データがあっても遮断される(S14)。
第二PHYからコネクタ_2を介して、Ethernet_2へ電気信号が送信される(S15)。
図7は、図5に示したデータダイオードにおける一方向通信回路について、2つのMACによるデータの一方向性を、より確実とした実施形態を示す。
図5に示した一方向通信回路との相違点は、受信用MAC、送信用MACといった専用品ではなく、汎用のMACを用いた点である。そのため、製造がしやすい。
また、第二PHY側のMACにおいては、第一PHY側のMACへの受信ポートを使っているものの、送信用ポートは、開放している。
以上のように構成することで、一方向通信回路においてもデータの一方向性を確保している。
換言すれば、通信機器_1および通信機器_2は、図3,5,7に示した実施形態に係るデータダイオードへ接続するのみで、データ(電気信号)の一方向性を確保できる。
Claims (4)
- 第一の通信機器から送信されてくる電気信号を受信して第二の通信機器へ送信するデータダイオードであって、
前記の第一の通信機器に接続される第一コネクタと、
前記の第二の通信機器に接続される第二コネクタと、
前記の第一コネクタへ送信された電気信号を信号変換処理する第一PHYと、
その第一PHYが信号変換処理した論理信号をMII経由で一方向化させる一方向通信回路と、
その一方向通信回路によって一方向化の処理が施された論理信号をMII経由で受信して信号変換処理する第二PHYと、を備え、
前記の第一PHYは、前記の一方向通信回路側にグラウンドへの接続部を備え、
前記の第二PHYは、前記の一方向通信回路側を開放する開放部を備えたデータダイオード。 - 前記の一方向通信回路は、
前記の第一PHYが信号変換処理した論理信号を受信するデータ受信部と、
そのデータ受信部にて受信した電気信号に対してデータ伝送エラーを抑止するためのエラー抑止部と、
そのエラー抑止部によるデータ伝送エラー抑止が施された論理信号を前記の第二PHYへ送信するデータ送信部と、
を備えた請求項1に記載のデータダイオード。 - 前記の一方向通信回路は、
前記の第一PHYが信号変換処理した論理信号を受信する受信用MACと、
その受信用MACが受信した論理信号を受信するとともに前記の第二PHYへ送信する送信用MACと、
を備えた請求項1に記載のデータダイオード。 - 前記の受信用MACには、前記の送信用MAC側にグラウンドへの接続部を備え、
前記の送信用MACには、前記の受信用MAC側を開放する開放部を備えた
請求項3に記載のデータダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017186084A JP6851698B2 (ja) | 2017-09-27 | 2017-09-27 | データダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017186084A JP6851698B2 (ja) | 2017-09-27 | 2017-09-27 | データダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019062429A JP2019062429A (ja) | 2019-04-18 |
JP6851698B2 true JP6851698B2 (ja) | 2021-03-31 |
Family
ID=66178660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017186084A Active JP6851698B2 (ja) | 2017-09-27 | 2017-09-27 | データダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6851698B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7102090B2 (ja) * | 2020-08-04 | 2022-07-19 | 株式会社ワイ・デー・ケー | 一方向通信装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8250235B2 (en) * | 2003-05-19 | 2012-08-21 | Verizon Patent And Licensing Inc. | Method and system for providing secure one-way transfer of data |
JP6219252B2 (ja) * | 2014-09-29 | 2017-10-25 | 株式会社日立製作所 | 一方向中継装置 |
JP5836528B1 (ja) * | 2015-05-29 | 2015-12-24 | 三菱日立パワーシステムズ株式会社 | 通信接続装置及び通信システム |
-
2017
- 2017-09-27 JP JP2017186084A patent/JP6851698B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019062429A (ja) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11176070B2 (en) | Push pull ringing suppression circuit | |
US10020841B2 (en) | Feedforward ringing suppression circuit | |
US10447493B2 (en) | MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability | |
US7752672B2 (en) | Methods and apparatus for physical layer security of a network communications link | |
EP3148154A1 (en) | Controller area network (can) device and method for controlling can traffic | |
US7555700B2 (en) | Data repeating device and data communications system with adaptive error correction | |
TWI497944B (zh) | 網路設備間鏈路的網路管理的系統與方法 | |
US10572428B2 (en) | Bus system | |
US10966004B2 (en) | Hardware-enforced one-way information flow control device | |
JP6219252B2 (ja) | 一方向中継装置 | |
JP7329420B2 (ja) | ノードデバイスが、許可できないメッセージをcanバス上に送信することを防止する方法及び装置 | |
JP6851698B2 (ja) | データダイオード | |
EP1101328A1 (en) | Network controller | |
US20210044460A1 (en) | Apparatus and method for high-speed ethernet over star quad media | |
JP2007251772A (ja) | ネットワークへの不正接続防止システム及び方法並びにそのプログラム | |
CN114175581A (zh) | 用于单向传输数据的网络适配器 | |
CN101997815A (zh) | 一种串并转换接口异常恢复装置及方法 | |
JP7102090B2 (ja) | 一方向通信装置 | |
JP2010199943A (ja) | 一方向データ通信方法および情報処理装置 | |
WO2005109757A1 (fr) | Procede et dispositif d'envoi du signal de commande de la commande d'acces au support d'un anneau de paquet resilient | |
Simmons | Ethernet theory of operation | |
KR100387396B1 (ko) | 해커 침입 탐지 기능을 가지는 네트워크 접속장치 | |
WO2015173958A1 (ja) | 通信システム,情報処理装置及び通信制御方法 | |
JP6382419B2 (ja) | 一方向中継装置 | |
KR100657559B1 (ko) | 이더넷 시스템 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6851698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |