CN109309512B - 铜线传输系统信道质量测试及配置协商装置及应用方法 - Google Patents

Abstract

本发明公开了一种铜线传输系统信道质量测试及配置协商装置，包括：以双绞铜线为介质进行数据信号传输以构成铜线传输系统的两个终端；两个终端的主控CPU分别通过串口与对应的铜线传输单元、铜线建链辅助单元联接；其中，所述铜线建链辅助单元、铜线传输单元分别通过继电器挂接在双绞铜线的传输线路上，以切换二者与传输线路配合的工作状态。本发明提供一种铜线传输系统信道质量测试及配置协商装置，其采用对铜线传输系统的线路质量进测试及自适应的同步方法，能够通过铜线建链辅助单元，并根据铜线传输设备特性及线路质量自动匹配合适的建链参数，逼近线路带宽极限，其系统的组网效率可提升至少1/3以上。本发明还提供一种应用该装置的方法。

Description

铜线传输系统信道质量测试及配置协商装置及应用方法

技术领域

本发明涉及一种在铜线传输系统情况下使用的外挂接入装置。更具体地说，本发明涉及一种用在铜线数据传输情况下的铜线传输系统信道质量测试及配置协商装置及应用方法。

背景技术

铜线传输系统具有稳定可靠，信号不易被截取、保密性强等优点，在一些领域有不可替代的作用。但在建立铜线传输系统之初，需要建立链接的设备通常不确定设备双方链接参数是否匹配，也不确定当前铺设的铜线信道质量。在这种情况下，铜线传输设备之间的链接建立是比较困难的，也很难确定当前连接速率是否最大化利用了铜线信道。

如果能在建链之初就能自动协商出主从，自动测试信道质量，并以信道质量为基础协商出合适的传输模式及速率，将大大提高铜线传输系统设立的效率；而现有技术中，如申请号201711416451.3，专利名称为在铜线数据传输过程中进行参数协商的系统的现有技术中，也有采用辅助系统，帮助原铜线传输系统判断信道状态、快速确定传输参数，建立通信，免去用户手动设置参数，但其中心思想所采用的辅助系统，包括对端相互配合的发送电路及接收电路，其在进行测试信道稳定性时，受限于电路结构的物理稳定性和环境因素，且效率只比人工方式快一点，无法满足需要。申请号201711416451.3专利申请中由于物理硬件限制，无法发送正弦波，也无法判断正弦波在信道中传输质量。但其在具体使用时，是不能测试信道质量的，在速率设置时仍然需要在建立连接后进行测试，如果当前设置的速率下测试1分钟无误码，设备就设置为更高速率连接后进行测试，直到测试到有误码出现，之后将速率设置为无误码的最高速率；如果当前设置的速率下测试1分钟有误码，则设备将设置更低速率，直到无误码。实际上这个过程消耗的时间是比较长的。

发明内容

本发明的一个目的是解决至少上述问题和/或缺陷，并提供至少后面将说明的优点。

本发明还有一个目的是提供一种铜线传输系统信道质量测试及配置协商装置，其采用对铜线传输系统的线路质量进测试及自适应的同步方法，能够通过铜线建链辅助单元，并根据铜线传输设备特性及线路质量自动匹配合适的建链参数，逼近线路带宽极限，其系统的组网效率可提升至少1/3以上。

本发明还提供一种应用该装置的方法，操作简单，易于实现，自动化程度高，稳定性好。

为了实现根据本发明的这些目的和其它优点，提供了一种铜线传输系统信道质量测试及配置协商装置，包括：

以双绞铜线为介质进行数据信号传输以构成铜线传输系统的两个终端；

两个终端的主控CPU分别通过串口与对应的铜线传输单元、铜线建链辅助单元联接；

其中，所述铜线建链辅助单元、铜线传输单元分别通过继电器挂接在双绞铜线的传输线路上，以切换二者与传输线路配合的工作状态。

优选的是，其中，各所述铜线建链辅助单元分别包括：

通过串口与对应主控CPU连接的第一FPGA，

与第一FPGA通信连接的AFE模拟前端芯片；

实现AFE与双绞铜线连接的混合电路、第一变压器；

分别与第一FPGA、AFE连接以为其提供对应稳定时钟源的第一晶振；

其中，所述第一FPGA被配置为采用带有片上系统SOC的芯片，分别与第一FPGA、AFE、第一晶振电连接以提供对应电压的第一电源模块。

优选的是，其中，各所述铜线建链辅助单元分别包括：

通过串口与对应主控CPU连接的第二FPGA；

与第二FPGA通信连接的ADC/DAC转换芯片；

与第二FPGA连接以为其提供对应稳定时钟源的第二晶振；

实现ADC/DAC转换芯片与双绞铜线连接的第二变压器；

分别与第二FPGA、ADC/DAC转换芯片、第二晶振电连接以提供对应电压的第二电源模块。

优选的是，其中，对应的铜线传输单元、铜线建链辅助单元通过串口通信连接；

所述继电器通过相应的继电器电路与对应的铜线传输单元、铜线建链辅助单元相配合。

一种应用铜线传输系统信道质量测试及配置协商装置的方法，包括以下步骤：

步骤一，对端设备分别开机后，对端设备的主控CPU将外线挂接在铜线的建链辅助单元上；

步骤二，通过铜线建链辅助单元在对端之间协商主从，并测试出信道衰减，以将参数提供给铜线传输设备上的各主控CPU；

步骤三，各主控CPU根据接收到参数信息，将外线挂接至铜线传输单元，以对原不支持自适应的铜线传输单元进行相应参数信息配置，以完成对端之间的建链。

优选的是，其中，在步骤二中，信道衰减的测试是通过对端之间分别持续发送预定时长和波形的信号，以对其信道传输质量进行判断。

优选的是，其中，在步骤一中、步骤三中，所述对端设备的主控CPU通过继电器，以将外线挂接在建链辅助单元或铜线传输单元上。

优选的是，其中，在步骤二中，在铜线建链辅助单元中通过第二FPGA对信道质量进行测试的方法包括：

S211，第二FPGA建立一个通过串口和铜线传输设备之间进行数据交换的数据参数；

S212，第二FPGA对ADC/DAC芯片进行配置，以使ADC/DAC芯片在同一时间内只工作为ADC模式或者DAC模式；

S213，第二FPGA根据协议和需要控制DAC发送相应的波形；

S214，第二FPGA的ADC基于传输协议，从双绞铜线上接收对端设备传递的模拟数据，以获取接收到的信号频率和幅度，进而判断信道质量。

优选的是，其中，在步骤二中，所述铜线建链辅助单元中的主从协商流程包括：

S221，请求为主的主控CPU通过相配合的第二FPGA发送一段1Khz频率的正弦波，为从的主控CPU通过相配合的第二FPGA回应一段800HZ频率正弦波；

S222，与请求为主的主控CPU相配合的第二FPGA，在未收到波形时，其接收时长为200ms+T，其中T为(0-100ms)随机时长；

S223，与为从主控CPU相配合的第二FPGA，在接收到请求为主的波形后，保持接收状态直至波形结束，并在之后发送一段100ms时长的回应请求，进入参数探测交互阶段；

S224，与请求为主的主控CPU相配合的第二FPGA，如果接收到回应请求波形，则将接收时长更改为100ms，实现主从协商。

优选的是，其中，在步骤二中，在所述铜线建链辅助单元中，其信道质量测试及参数协商流程包括：

S231，两个对端设备在实现主从协商后，两对端进入时分复用阶段，并以100ms为时间段分割，交替占用信号，互为收发，且其互相发送信号的幅度峰值被限定为4.5V；

S232，在互相发送信号的初始阶段，根据铜线传输设备需要的频率，两个对端设备各发送一段持续100ms时长的波形，以根据两端的接收情况对信道质量进行判断；

S233，在信道质量测试后，两个对端设备根据铜线传输需要交互发送相应的配置信息以完成建链操作；

其中，在每个时分段发送配置信息的前后各留10ms，以发送3Khz频率正弦波作为时分通信起始结束位；

通信结束请求以及通信结束的相应配置信息被确定为一段100ms时长的3.4Khz频率正弦波。

本发明至少包括以下有益效果：其一，本发明能在建链之初就能自动协商出主从，自动测试信道质量，并以信道质量为基础协商出合适的传输模式及速率，将大大提高铜线传输系统设立的效率

其二，本发明使用一种用于SHDSL的铜线传输单元挂接在不支持主从自适应的铜线传输设备上，为铜线传输设备自动匹配合适的建链参数。

其三，本发明通过铜线建链辅助单元的设计，挂接在原铜线传输设备上，为铜线传输设备自动匹配合适的建链参数，同时在设备上增加少量电路即可为不支持主从自适应的铜线传输设备协商主从，优选原铜线传输设备的其他配置参数，快速建链，还可对铜线传输系统的信道进行测试，得出信道衰减参数，也可为设备传递配置参数，简化建链过程。

其四，本发明的铜线建链辅助单元可通过继电器接入或脱离传输线路，不影响原铜线传输设备传输性能，不影响外线安全性能。

其五，本发明的装置可作为一种简单的低速时分通信装置，可为设备传递配置参数。

其六，本发明的装置可对铜线传输系统的信道进行测试，得出不同频段的衰减参数。

其七，本发明还提供一种应用铜线传输系统信道质量测试及配置协商装置的方法，其通过选择性的挂接在铜线传输单元、铜线建链辅助单元上，以通过二者状态的选择，完成对信道质量的测试及参数设置，完成建链操作。

本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。

附图说明

图1为本发明的一个实施例中一个对端中铜线传输系统信道质量测试及配置协商装置的结构示意图；

图2为本发明的另一个实施例中铜线传输系统信道质量测试及配置协商装置的系统连接示意图；

图3为本发明的一个实施例中铜线建链辅助单元的结构示意图；

图4为本发明的另一个实施例中铜线建链辅助单元的结构示意图；

图5为本发明的另一个实施例中铜线建链辅助单元的结构示意图；

图6为本发明的另一个实施例中自适应及信道质量测试过程；

图7为本发明的另一个实施例中铜线建链辅助单元与主控CPU相配合的工作示意图；

图8为本发明的另一个实施例中对端主控CPU处理流程的结构示意图；

图9为本发明的另一个实施例中FPGA对信道质量测试及配置协商的处理流程；

图10为本发明的另一个实施例中与继电器相配合的电路结构示意图；

图11为本发明的另一个实施例中铜线传输单元中混合电路的结构示意图。

具体实施方式

下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。

应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。

图1-2示出了根据本发明的一种铜线传输系统信道质量测试及配置协商装置的实现形式，其中包括：

以双绞铜线1为介质进行数据信号传输以构成铜线传输系统的两个终端(未示出)；

两个终端的主控CPU 2分别通过串口与对应的铜线传输单元3、铜线建链辅助单元4联接，通过铜线建链辅助单元作为辅助装置挂接在原铜线传输设备上，可对铜线传输系统的信道质量进行测试，得出不同频段的衰减参数，再通过铜线传输单元的配合为铜线传输设备自动匹配合适的建链参数，主控CPU为原铜线传输设备的控制CPU，用于配置管理设备，另铜线传输单元是指原来没有自动协商主从，也没有信道质量测试的铜线传输设备；

其中，所述铜线建链辅助单元、铜线传输单元分别通过继电器5挂接在双绞铜线的传输线路上，以切换二者与传输线路配合的工作状态，可通过继电器接入或脱离传输线路，不影响铜线传输设备传输性能，不影响外线安全性能。采用这种方案装置中的铜线传输辅助单元具有自动连接及信道检测功能；主控CPU为原铜线传输设备的控制CPU，用于配置管理设备；铜线传输单元为其他制式无自动连接及信道检测功能的模块；继电器可根据配置选择将外线接入传输辅助单元或者铜线传输单元，具有可实施效果好，可操作性强，适应性好的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

如图5所示，在另一种实例中，各所述铜线建链辅助单元分别包括：

通过串口与对应主控CPU连接的第一FPGA 6，其是信道质量测试及配置协商的关键，建立一个串口和铜线传输设备交换数据参数；

与第一FPGA通信连接的AFE模拟前端芯片7，AFE被配置为集成的模拟前端芯片的功能在于模拟信号调制解调处理；

实现AFE与双绞铜线连接的混合电路8、第一变压器9，其中变压器的功能为实现阻抗转换，交直流隔离，而混合电路(Hybird)的功能为：实现信号的阻抗匹配，及二线-四线转换功能，其电路图如图11所示；

分别与第一FPGA、AFE连接以为其提供对应稳定时钟源的第一晶振10；分别与第一FPGA、AFE、第一晶振电连接以提供对应电压的第一电源模块11，其用于为第一FPGA、晶振和ADC/DAC提供5V、3.3V、2.5V工作电源；

其中，所述第一FPGA被配置为采用带有片上系统SOC的芯片。采用这种方案应用在本发明的装置中，只是铜线建链辅助单元的其中一种形式，以使其具有自适应需求的铜线传输设备协商主从，测试信道，同时使设备具有了主从自适应以及根据外线配置不同速率的功能，具有可实施效果好，利用率高，适应性好的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

如图3-4所示，在另一种实例中，各所述铜线建链辅助单元分别包括：

通过串口与对应主控CPU连接的第二FPGA 12；其功能是配置ADC/DAC芯片，DC/DAC芯片同一时间内只工作为ADC或者DAC，根据协议和需要控制DAC发送波形，处理DAC转换的数字信号，获取接收到的信号的频率和幅度，通过协议获取对端设备传递的数据，进而判断信道质量，因为第二FPGA是信道质量测试及配置协商实现的关键，故也可以被配置为带有SOC(片上系统)的芯片，为对应的第二FPGA集成了一个CPU作为处理单元；

与第二FPGA通信连接的ADC/DAC转换芯片13，即包括ADC，即模拟信号到数字信号的转换，将从铜线上接收到的模拟信号转换为FPGA可以处理的数字信号；DAC，即数字信号到模拟信号的转换，将从第二FPGA接收到的数字信号转换为模拟信号通过铜线传递到对的设备；

与第二FPGA连接以为其提供对应稳定时钟源的第二晶振14；

实现ADC/DAC转换芯片与双绞铜线连接的第二变压器15，功能是为实现阻抗转换，交直流隔离；

分别与第二FPGA、ADC/DAC转换芯片、第二晶振电连接以提供对应电压的第二电源模块16，其用于提供相应5V、3.3V、2.5V、1.8V工作电源，以使其工作电压与各部件相配合。采用这种方案是实现主从协商以及信道质量测试功能的最简单设计，脱离了专用AFE芯片，成本更低，体积更小，虽然通信效率低，但从设计上来说主从协商及信道质量测试其它模块更快，具有可实施效果好，可操作性强，适应性好的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

在另一种实例中，对应的铜线传输单元、铜线建链辅助单元通过串口通信连接，以实现参数通信；

所述继电器通过相应的继电器电路与对应的铜线传输单元、铜线建链辅助单元相配合，继电器电路如图10所示，其用于选择性将建链辅助单元或铜线处理单元其中一个接入到双绞铜线上，以使其稳定性更好。采用这种方案具有可实施效果好，适应性好，稳定性好的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

一种应用铜线传输系统信道质量测试及配置协商装置实现铜线数据建链传输的方法，包括以下步骤：

步骤一，对端设备分别开机后，对端设备的主控CPU将外线挂接在铜线的建链辅助单元上；

步骤二，通过铜线建链辅助单元在对端之间协商主从，并测试出信道衰减，以将参数提供给铜线传输设备上的各主控CPU；

步骤三，各主控CPU根据接收到参数信息，将外线挂接至铜线传输单元，以对原不支持自适应的铜线传输单元进行相应参数信息配置，以完成对端之间的建链。采用这种方案在主从协商及线路质量检测后，在建链前就得到主从协商结果，也可以根据线路信道测试的结果然后直接根据相应的信道衰减-速率设置对照表设置设备的工作速率。相对于现有的技术而言，其操作简单，建链时间可有效缩短1/3，提高处理效率，具有可实施效果好，可操作性强的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

在另一种实例中，在步骤二中，信道衰减的测试是通过对端之间分别持续发送预定时长和波形的信号，以对其信道传输质量进行判断，通常情况下，铜线传输中速率的大小匹配与其双绞线的长度呈正相关，例如在3-4KM的双绞铜线上，设置传输速率为2兆的话，因其会在传递的过程中会有衰减的原因，故会出现误码率大甚至连不上的问题，又例如在1KM双绞铜线上，传输速率可达4兆以上，若设置传输速率为2兆的话，信道有一定程度的浪费。而现有的技术为了使其符合信道的信噪比要求，提高信道有效利用率，通常为设备在建链后测试传输误码率后进行速率设置更改，故其速率的匹配时间通常较长，而本发明在通信建链之前通过信息发对其进行信道测试，在设备建链前就根据信道质量测试结果自动配置为合适的速率，其匹配时间不足现有技术的一半，有效提高其匹配时间。采用这种方案通过在具有可实施效果好，可操作性强，适应性强的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

在另一种实例中，在步骤一中、步骤三中，所述对端设备的主控CPU通过继电器，以将外线挂接在建链辅助单元或铜线传输单元上。采用这种方案通过继电器的作用，使得其可选择性对建链辅助单元、铜线传输单元与双绞线连接状态，以与本发明的技术效果相配合，具有自动化，可实施效果好，可操作性强的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

在另一种实例中，在步骤二中，在铜线建链辅助单元中通过第二FPGA对信道质量进行测试的方法包括：

S211，第二FPGA建立一个通过串口和铜线传输设备之间进行数据交换的数据参数；

S212，第二FPGA对ADC/DAC芯片进行配置，以使ADC/DAC芯片在同一时间内只工作为ADC模式或者DAC模式；

S213，第二FPGA根据协议和需要控制DAC发送相应的波形；

S214，第二FPGA的ADC基于传输协议，从双绞铜线上接收对端设备传递的模拟数据，以获取接收到的信号频率和幅度，进而判断信道质量。采用这种方案的铜线建链辅助单元的自适应及信道质量测试过程的工作示意图如图6、9所示，其中，如铜线建链辅助单元采用具有第一FPGA的结构，则第一FPGA只负责配置和读取AFE，第一FPGA完成配置后，AFE就按既定程序工作，即AFE如同第二FPGA一样也是发送正弦波，具有可实施效果好，适应性强，可操作性强的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

在另一种实例中，在步骤二中，所述铜线建链辅助单元中的主从协商流程包括：

S221，请求为主的主控CPU通过相配合的第二FPGA发送一段1Khz频率的正弦波，为从的主控CPU通过相配合的第二FPGA回应一段800HZ频率正弦波；

S222，与请求为主的主控CPU相配合的第二FPGA，在未收到波形时，其接收时长为200ms+T，其中T为(0-100ms)随机时长；

S223，与为从主控CPU相配合的第二FPGA，在接收到请求为主的波形后，保持接收状态直至波形结束，并在之后发送一段100ms时长的回应请求，进入参数探测交互阶段；

S224，与请求为主的主控CPU相配合的第二FPGA，如果接收到回应请求波形，则将接收时长更改为100ms，实现主从协商。采用这种方案的主控CPU接收辅助单元的结果并配置铜线传输设备，其处理流程如图7-8所示，其可作为一种简单的低速时分通信装置，可为设备传递配置参数，具有可实施效果好，简单，易于实现的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

在另一种实例中，在步骤二中，在所述铜线建链辅助单元中，其信道质量测试及参数协商流程包括：

S231，两个对端设备在实现主从协商后，两对端进入时分复用阶段，并以100ms为时间段分割，交替占用信号，互为收发，且其互相发送信号的幅度峰值被限定为4.5V；

S232，在互相发送信号的初始阶段，根据铜线传输设备需要的频率，两个对端设备各发送一段持续100ms时长的波形，以根据两端的接收情况对信道质量进行判断；

S233，在信道质量测试后，两个对端设备根据铜线传输需要交互发送相应的配置信息以完成建链操作；

其中，在每个时分段发送配置信息的前后各留10ms，以发送3Khz频率正弦波作为时分通信起始结束位；

通信结束请求以及通信结束的相应配置信息被确定为一段100ms时长的3.4Khz频率正弦波。采用这种方案通过对信道质量测试及参数协商流程进行具化，以使其具有结构简单，易于实现，便于操作，可实施效果好的有利之处。并且，这种方式只是一种较佳实例的说明，但并不局限于此。在实施本发明时，可以根据使用者需求进行适当的替换和/或修改。

实施例

本设计采用支持主从自适应及信道信噪比测试的铜线模块为辅助，为不支持此功能的铜线传输单元协商出适用的参数。其工作流程如下：

在设备开机后，设备的主控CPU就将外线挂接在铜线建链辅助单元上；

在铜线建链辅助单元成功协商主从并测试出信道衰减后，将参数提供给铜线传输设备的主控CPU；

主控CPU就可以根据结果配置原不支持自适应的铜线传输单元并将外线接入原铜线传输单元。

为了建立时分复用通信，以简单的算法达成通信目的，特别为此辅助装置设定如下协议：

请求为主为一段1Khz频率正弦波，回应请求为一段800HZ频率正弦波；

在未收到波形时，接收时长为200ms+T，其中T为(0-100ms)随机时长。在接收到请求为主的波形后，保持接收状态直至波形结束，之后发送一段100ms时长的回应请求，进入参数探测交互阶段；

如果接收到回应请求波形，将接收时长更改为100ms，进入参数探测交互阶段；

进入时分复用阶段后，以100ms为时间段分割，交替占用信号，互为收发；

发送信号幅度峰峰值为4.5V；

发送信号初始阶段根据铜线传输设备需要频率两端设备各发送一段持续100ms时长的波形以判断信道质量；

以2ms代表一位二进制数时长，以2Khz频率正弦波为0，以4Khz频率正弦波为1；

每个时分段前后各留10ms发送3Khz频率正弦波，作为时分通信起始结束位；

通信结束请求以及通信结束确定为一段100ms时长的3.4Khz频率正弦波；

通信内容可根据铜线传输设备需要自行定义。

这里说明的设备数量和处理规模是用来简化本发明的说明的。对本发明的铜线传输系统信道质量测试及配置协商装置及其应用方法的应用、修改和变化对本领域的技术人员来说是显而易见的。

尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用。它完全可以被适用于各种适合本发明的领域。对于熟悉本领域的人员而言，可容易地实现另外的修改。因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

Claims (7)

1.一种铜线传输系统信道质量测试及配置协商装置，其特征在于，包括：

以双绞铜线为介质进行数据信号传输以构成铜线传输系统的两个终端；

两个终端的主控CPU分别通过串口与对应的铜线传输单元、铜线建链辅助单元联接；

其中，所述铜线建链辅助单元、铜线传输单元分别通过继电器挂接在双绞铜线的传输线路上，以切换二者与传输线路配合的工作状态；

还包括应用所述装置的方法，包括以下步骤：

步骤一，对端设备分别开机后，对端设备的主控CPU将外线挂接在铜线的建链辅助单元上；

步骤二，通过铜线建链辅助单元在对端之间协商主从，并测试出信道衰减，以将参数提供给铜线传输设备上的各主控CPU；

步骤三，各主控CPU根据接收到参数信息，将外线挂接至铜线传输单元，以对原不支持自适应的铜线传输单元进行相应参数信息配置，以完成对端之间的建链；

在步骤二中，在铜线建链辅助单元中通过第二FPGA对信道质量进行测试的方法包括：

S211，第二FPGA建立一个通过串口和铜线传输设备之间进行数据交换的数据参数；

S212，第二FPGA对ADC/DAC芯片进行配置，以使ADC/DAC芯片在同一时间内只工作为ADC模式或者DAC模式；

S213，第二FPGA根据协议和需要控制DAC发送相应的波形；

S214，第二FPGA的ADC基于传输协议，从双绞铜线上接收对端设备传递的模拟数据，以获取接收到的信号频率和幅度，进而判断信道质量；

在步骤二中，所述铜线建链辅助单元中的主从协商流程包括：

S221，请求为主的主控CPU通过相配合的第二FPGA发送一段1Khz频率的正弦波，为从的主控CPU通过相配合的第二FPGA回应一段800HZ频率正弦波；

S222，与请求为主的主控CPU相配合的第二FPGA控CPU相配合的第二FPGA，在未收到波形时，其接收时长为200ms+T，其中T为(0-100ms)随机时长；

S223，与为从主控CPU相配合的第二FPGA，在接收到请求为主的波形后，保持接收状态直至波形结束，并在之后发送一段100ms时长的回应请求，进入参数探测交互阶段；

S224，与请求为主的主控CPU相配合的第二FPGA，如果接收到回应请求波形，则将接收时长更改为100ms，实现主从协商。

2.如权利要求1所述的铜线传输系统信道质量测试及配置协商装置，其特征在于，各所述铜线建链辅助单元分别包括：

通过串口与对应主控CPU连接的第一FPGA，

与第一FPGA通信连接的AFE模拟前端芯片；

实现AFE与双绞铜线连接的混合电路、第一变压器；

分别与第一FPGA、AFE连接以为其提供对应稳定时钟源的第一晶振；

其中，所述第一FPGA被配置为采用带有片上系统SOC的芯片，分别与第一FPGA、AFE、第一晶振电连接以提供对应电压的第一电源模块。

3.如权利要求1所述的铜线传输系统信道质量测试及配置协商装置，其特征在于，各所述铜线建链辅助单元分别包括：

通过串口与对应主控CPU连接的第二FPGA；

与第二FPGA通信连接的ADC/DAC转换芯片；

与第二FPGA连接以为其提供对应稳定时钟源的第二晶振；

实现ADC/DAC转换芯片与双绞铜线连接的第二变压器；

分别与第二FPGA、ADC/DAC转换芯片、第二晶振电连接以提供对应电压的第二电源模块。

4.如权利要求1所述的铜线传输系统信道质量测试及配置协商装置，其特征在于，对应的铜线传输单元、铜线建链辅助单元通过串口通信连接；

所述继电器通过相应的继电器电路与对应的铜线传输单元、铜线建链辅助单元相配合。

5.如权利要求1所述的铜线传输系统信道质量测试及配置协商装置，其特征在于，在步骤二中，信道衰减的测试是通过对端之间分别持续发送预定时长和波形的信号，以对其信道传输质量进行判断。

6.如权利要求1所述的铜线传输系统信道质量测试及配置协商装置，其特征在于，在步骤一中、步骤三中，所述对端设备的主控CPU通过继电器，以将外线挂接在建链辅助单元或铜线传输单元上。

7.如权利要求1所述的铜线传输系统信道质量测试及配置协商装置，其特征在于，在步骤二中，在所述铜线建链辅助单元中，其信道质量测试及参数协商流程包括：

S231，两个对端设备在实现主从协商后，两对端进入时分复用阶段，并以100ms为时间段分割，交替占用信号，互为收发，且其互相发送信号的幅度峰值被限定为4.5V；

S232，在互相发送信号的初始阶段，根据铜线传输设备需要的频率，两个对端设备各发送一段持续100ms时长的波形，以根据两端的接收情况对信道质量进行判断；

S233，在信道质量测试后，两个对端设备根据铜线传输需要交互发送相应的配置信息以完成建链操作；

其中，在每个时分段发送配置信息的前后各留10ms，以发送3Khz频率正弦波作为时分通信起始结束位；

通信结束请求以及通信结束的相应配置信息被确定为一段100ms时长的3.4Khz频率正弦波。