JP6213387B2 - 電気回路装置 - Google Patents

Description

電気回路装置において、インダクタ及びコンデンサを有する共振回路に生じるサージ電圧を低減する技術に関する。

例えば、絶縁型ＤＣＤＣコンバータなどの電力変換装置は、スイッチング素子を用いて直流を交流に変換し、トランスを用いて交流の電圧を変換し、ダイオードを用いて交流を直流に変換する。

絶縁型ＤＣＤＣコンバータにおいて、トランスの寄生インダクタンスや配線インダクタンスと、ダイオードの接合容量とで共振回路が構成され、その共振回路における共振によって、接合容量を有する素子であるダイオードに対して高い電圧（サージ電圧）が印加されることが知られている。このようなサージ電圧からダイオードを保護するために、ＲＣ回路（スナバ回路）をダイオードに対して並列に設ける構成が知られている（例えば、特許文献１）。

特開２００１−８４４７号公報

上記のスナバ回路を設ける構成では、接合容量を有する素子に対してサージ電圧が印加されることを抑制できる一方、スナバ回路を構成する抵抗において電力損失が発生するという問題がある。

本発明は、上記課題に鑑みてなされたものであり、共振回路に対して電圧を出力する電気回路装置において、電力損失を低減しつつ、サージ電圧が素子に印加されることを抑制することを目的とする。

本発明は、直列接続されたインダクタ（Ｌ）及びコンデンサ（Ｃ）を有する共振回路と、前記共振回路に対して電圧を出力する電圧出力回路（ＳＷ１，ＳＷ２）と、を備えた電気回路装置（１０）において、前記コンデンサに印加されるコンデンサ電圧が所定電圧となるよう前記電圧出力回路から前記共振回路への出力電圧を第１電圧から第２電圧へ変化させる場合に、前記出力電圧の変化を開始してから前記コンデンサ電圧が前記所定電圧に達するまでの過渡期間において、その過渡期間における前記インダクタに印加されるインダクタ電圧の時間積分値を０に近づけるように、前記出力電圧を調整する電圧調整手段（２０，２１，ＳｕｂＳＷ１，ＳｕｂＳＷ２）を備えることを特徴とする。

コンデンサに印加されるコンデンサ電圧が所定電圧となるように電圧出力回路から共振回路への出力電圧を変化させると、インダクタの自己誘導によってインダクタからコンデンサに対して共振回路の共振周波数で振動する電流（振動電流）が流れる。この振動電流によって、サージ電圧がコンデンサに印加される。その結果、何ら対策を講じないと所定電圧より高い電圧がコンデンサに印加される。

インダクタに流れる振動電流は、インダクタに印加される電圧（インダクタ電圧）の時間積分値に比例する。そこで、本発明は、出力電圧の変化を開始してからコンデンサに印加される電圧（コンデンサ電圧）が所定電圧に達するまでの過渡期間において、その過渡期間におけるインダクタ電圧の時間積分値が０に近づくように電圧出力回路の出力電圧を調整する構成とした。

このように出力電圧の調整を行うと、コンデンサ電圧が所定電圧に達する時点（過渡期間の終了時）において、インダクタに流れる振動電流が減少する。振動電流が減少することで、過渡期間の経過後にコンデンサに対して印加されるサージ電圧が低減される。このように、本発明における出力電圧の調整を行えば、スナバ回路を用いることなくサージ電圧の発生を抑制することが可能になり、サージ電圧に伴って発生する電力損失の低減を図ることが可能になる。

絶縁型ＤＣ／ＤＣコンバータの電気的構成図。 漏れインダクタンス、寄生容量、接合容量、及び、配線抵抗を示す図。 共振回路の等価回路を示す図。 振動電流及びサージ電圧を示すタイミングチャート。 第１実施形態におけるパルス電圧出力時のタイミングチャート。 第２実施形態における２段階電圧出力時のタイミングチャート。 第２実施形態における電圧調整機構を示す図。 第３実施形態におけるランプ電圧出力時のタイミングチャート。 第３実施形態における電圧調整機構を示す図。 変形例における非絶縁型ＤＣ／ＤＣコンバータを示す図。 変形例におけるサージ電圧を示すタイミングチャート。

（第１実施形態）
図１に本実施形態のプッシュプル型のＤＣ／ＤＣコンバータ１０の電気的構成図を示す。ＤＣ／ＤＣコンバータ１０の入力端には、直流電源である二次電池１１が接続される。ＤＣ／ＤＣコンバータ１０の出力端には、ＤＣ／ＤＣコンバータ１０によって電圧が変換された直流電力を供給される電気負荷１２が接続される。

ＤＣ／ＤＣコンバータ１０は、１次コイル１４及び２次コイル１５を有するトランス１３を備えている。１次コイル１４及び２次コイル１５には、それぞれセンタタップＣＴ１，ＣＴ２が設けられている。１次コイル１４のセンタタップＣＴ１は、二次電池１１の正極に接続されている。１次コイル１４の両端子Ｐ１，Ｐ２は、それぞれスイッチＳＷ１，ＳＷ２を介して二次電池１１の負極に接続されている。２次コイル１５のセンタタップＣＴ２は、電気負荷１２に接続されている。２次コイル１５の両端子Ｐ３，Ｐ４は、それぞれダイオードＤ１，Ｄ２のカソードに接続されている。ダイオードＤ１，Ｄ２のアノードは共通の接続点Ｐ５に接続され、その接続点Ｐ５は出力電圧を平滑化する平滑リアクトル１６及び平滑コンデンサ１７を介して電気負荷１２に接続されている。

スイッチＳＷ１，ＳＷ２（半導体スイッチング素子）は、それぞれＭＯＳＦＥＴであり、ゲート駆動回路２０からそれぞれのゲートに出力される駆動信号に応じてオン・オフ状態が変更される。両スイッチＳＷ１，ＳＷ２は、同時にオン状態とならないように相補的にオン状態とされる。また、両スイッチＳＷ１，ＳＷ２は、所定のスイッチング周期において、所定の比率（デューティ）でオン状態にされる。本実施形態におけるスイッチＳＷ１，ＳＷ２のデューティは、それぞれ３７．５％に設定されている。

トランス１３の１次コイル１４の巻数と２次コイル１５の巻数との比である巻線比は１：１である。入力電圧（４００Ｖ）と、各スイッチＳＷ１，ＳＷ２のデューティの和（７５％）と、巻線比（１／１）との積に相当する出力電圧（３００Ｖ）がＤＣ／ＤＣコンバータ１０から電気負荷１２へ出力される。

ここで、図２に示すように、ＤＣ／ＤＣコンバータ１０には、トランス１３の漏れインダクタンスＬＡ〜ＬＤ、ダイオードＤ２の接合容量ＣＤ２、トランス１３の寄生容量ＣＴ、及び、配線抵抗ＲＡ〜ＲＤが生じる。なお、図２は、スイッチＳＷ１，ＳＷ２を［オン、オフ］にしており、ダイオードＤ２に逆方向電圧が印加されているため、ダイオードＤ２に接合容量ＣＤ２が生じている。スイッチＳＷ１，ＳＷ２を［オフ、オン］にした場合、ダイオードＤ１に逆方向電圧が印加され、ダイオードＤ１に接合容量ＣＤ１（図示略）が生じる。

漏れインダクタンスＬＡ及び漏れインダクタンスＬＢは、１次コイル１４の両端に生じる。具体的には、１次コイル１４の相互インダクタンス成分と端子Ｐ１との間に漏れインダクタンスＬＢが生じ、１次コイル１４の相互インダクタンス成分と端子Ｐ２との間に漏れインダクタンスＬＡが生じる。また、漏れインダクタンスＬＣ及び漏れインダクタンスＬＤは、２次コイル１５の両端に生じる。具体的には、２次コイル１５の相互インダクタンス成分と端子Ｐ３との間に漏れインダクタンスＬＤが生じ、２次コイル１５の相互インダクタンス成分と端子Ｐ４との間に漏れインダクタンスＬＣが生じる。これら漏れインダクタンスＬＡ〜ＬＤは、１次コイル１４及び２次コイル１５のうち、１次コイル１４と２次コイル１５との相互の結合係数が低い部分において生じるものである。

接合容量ＣＤ１，ＣＤ２は、それぞれダイオードＤ１，Ｄ２に並列接続されるように生じる。接合容量ＣＤ１，ＣＤ２は、ダイオードＤ１，Ｄ２に対して、ｐｎ接合に逆方向電圧が印加されることで生じるものである。また、トランス１３の寄生容量ＣＴは、２次コイル１５に並列接続されるように生じる。寄生容量ＣＴは、近接する巻線間の容量により生じるものである。

配線抵抗ＲＡは、配線の抵抗に加え、１次コイル１４の抵抗成分及びスイッチＳＷ２のオン抵抗により生じる。配線抵抗ＲＢは、配線の抵抗に加え、１次コイル１４の抵抗成分及びスイッチＳＷ１のオン抵抗により生じる。配線抵抗ＲＣは、配線の抵抗に加え、２次コイル１５の抵抗成分により生じる。配線抵抗ＲＤは、配線の抵抗に加え、２次コイル１５の抵抗成分により生じる。

下アーム側のスイッチＳＷ１及び上アーム側のスイッチＳＷ２は交互にオンされ、例えば、下アーム側のスイッチＳＷ１がオン状態になるとき、二次電池１１の正極、１次コイル１４のセンタタップＣＴ１、１次コイル１４の相互インダクタンス成分の下半分、漏れインダクタンスＬＢ、１次コイル１４の端子Ｐ１、配線抵抗ＲＢ、スイッチＳＷ１、二次電池１１の負極の順に電流が流れる。また、１次コイル１４と２次コイル１５の磁気結合によって、２次コイル１５の相互インダクタンス成分（全部）、漏れインダクタンスＬＣ、２次コイル１５の端子Ｐ４、配線抵抗ＲＣ、接合容量ＣＤ２及び寄生容量ＣＴ、配線抵抗ＲＤ、２次コイル１５の端子Ｐ４、漏れインダクタンスＬＤの順に電流が流れる。このような電流経路により、漏れインダクタンスＬＢ〜ＬＤ、配線抵抗ＲＢ〜ＲＤ、接合容量ＣＤ２、及び、寄生容量ＣＴを備える共振回路が形成される。このとき、磁気結合を形成する１次コイル１４（センタタップＣＴ１と端子Ｐ２との間）の巻数と２次コイル１５（端子Ｐ３と端子Ｐ４との間）の巻数との比である見かけの巻線比ｎは、１：２となる。

この共振回路の等価回路は図３に示すインダクタＬ、コンデンサＣ、抵抗Ｒが直列接続された等価回路として表すことができる。インダクタＬの値は、Ｌ＝ＬＢ＋（ＬＣ＋ＬＤ）・（１／２）＾２＝ＬＢ＋（ＬＣ＋ＬＤ）／４、コンデンサＣの値は、Ｃ＝（ＣＴ＋ＣＤ）／（１／２）＾２＝４（ＣＴ＋ＣＤ２）、抵抗Ｒの値は、Ｒ＝ＲＢ＋（ＲＣ＋ＲＤ）・（１／２）＾２＝ＲＢ＋（ＲＣ＋ＲＤ）／４となる。

これらインダクタＬ、コンデンサＣ、抵抗Ｒの値は、１次コイル１４側から見たときの値であるため、巻線比に応じて、２次コイル１５側のインダクタンス、レジスタンスは見かけの値が（１／２）＾２＝１／４倍となり、２次コイル１５側のキャパシタンスは見かけの値が１／（１／２）＾２＝４倍となっている。インダクタＬ、コンデンサＣ、及び、抵抗Ｒの値は、例えば、Ｌ＝１．６μＨ，Ｃ＝６４０ｐＦ，Ｒ＝５Ωである。以下の説明では、抵抗Ｒの値が充分に小さい値であると見なし、図３に示したＬＣＲ共振回路をＬＣ共振回路と見なして説明を行う。

ＤＣ／ＤＣコンバータ１０の動作時において、スイッチＳＷ１，ＳＷ２はそれぞれ、［オフ、オフ］→［オン、オフ］→［オフ、オフ］→［オフ、オン］→［オフ、オフ］→…と変化する。両スイッチＳＷ１，ＳＷ２がオフとされている状態から、両スイッチＳＷ１，ＳＷ２の一方がオンとなると、共振回路に対してステップ電圧が入力されることになる。ステップ電圧が入力されることで、コンデンサＣ（接合容量ＣＤ１及びＣＤ２の一方、及び、寄生容量ＣＴ）に対して電流が流れ込む。

図４に示すように、スイッチＳＷ１，ＳＷ２が共にオフとされている状態からスイッチＳＷ１がオンとされ、共振回路に対して０Ｖから８００Ｖに変化するステップ信号状のトランス印加電圧Ｖｏが入力されると、共振回路において振動電流Ｉが発生する。ここで、トランス印加電圧Ｖｏは、スイッチＳＷ１，ＳＷ２の出力電圧がトランス１３の見かけの巻線比に応じて２倍に昇圧されたものであり、共振回路に印加される電圧である。そして、その振動電流ＩによってダイオードＤ２（接合容量ＣＤ２）に対して逆方向にサージ電圧が印加される。振動電流Ｉの振幅をΔＩとして図示し、サージ電圧の振幅をΔＶとして図示している。

サージ電圧の対策として、ＲＣ直列回路（スナバ回路）をダイオードＤ１，Ｄ２に並列接続させることで、振動電流Ｉを減衰させる技術が従来用いられている。しかしながら、スナバ回路を用いると抵抗損が問題となる。そこで、本実施形態におけるＤＣ／ＤＣコンバータ１０は、サージ電圧が発生しないように、電圧調整手段としてのゲート駆動回路２０によりスイッチＳＷ１，ＳＷ２の制御を行う構成とした。

スイッチＳＷ１，ＳＷ２のいずれか一方がオン状態とされ、共振回路に対して出力電圧の変化が開始した時から、コンデンサ電圧Ｖｃがトランス印加電圧Ｖｏの上限値、即ち、二次電池１１の端子間電圧の２倍の値である所定電圧Ｅ（８００Ｖ）となる時までを過渡期間とする。この過渡期間においてインダクタＬに印加されるインダクタ電圧Ｖｌの時間積分値に比例して、インダクタＬからコンデンサＣに流れる振動電流Ｉが大きくなる。また、振動電流Ｉに比例して、サージ電圧は大きくなる。そこで、ゲート駆動回路２０は、過渡期間において共振回路に印加される電圧であるトランス印加電圧Ｖｏがコンデンサ電圧Ｖｃを下回る期間が存在するようにスイッチＳＷ１，ＳＷ２から出力される出力電圧を調整する。このようにスイッチＳＷ１，ＳＷ２の制御を行うことで、インダクタＬに印加されるインダクタ電圧Ｖｌの時間積分値を０に近づける。このような制御により、振動電流Ｉを低減することができ、ひいては、サージ電圧を抑制することができる。

図５に示すように、本実施形態では、スイッチＳＷ１及びＳＷ２のいずれか一方をオン状態にするときにパルス電圧を印加する。具体的には、共振回路の共振周期λに基づいて過渡期間の長さを設定し、その過渡期間において出力期間及び停止期間を設ける。そして、出力期間において、オン操作の対象とされるスイッチを一時的にオン状態にして共振回路に対する電圧出力を実施する。その後、停止期間において、一時的にオン状態にしたスイッチをオフ状態にして共振回路に対する電圧出力を停止する。そして、過渡期間の経過に伴い、オン操作の対象とされるスイッチを再度オン状態にして電圧出力を実施する。

以下、サージ電圧を抑制するのに好適な出力期間及び停止期間の設定について説明する。なお、過渡期間の長さをＴｔ、出力期間の長さをＴｏと表す。また、便宜上、両スイッチＳＷ１，ＳＷ２がオフとされている状態から、両スイッチＳＷ１，ＳＷ２のうちスイッチＳＷ１がオンとされる場合について説明を行う。

スイッチＳＷ１からトランス１３に対して印加されるトランス印加電圧Ｖｏ（ｔ）は、二次電池１１の端子間電圧の２倍の値を所定電圧Ｅとすると、ステップ関数ｕを用いて、
Ｖｏ（ｔ）＝Ｅ（ｕ（ｔ）−ｕ（ｔ−Ｔｏ））
と表すことができる。この場合、トランス印加電圧Ｖｏ（ｔ）のラプラス変換（伝達関数）は、

と表すことができる。

共振回路（ＬＣ直列回路）のインピーダンスＺをラプラス変換したＺ（ｓ）は、
Ｚ（ｓ）＝ｓＬ＋１／ｓＣ
と表すことができる。この場合、共振回路に流れる振動電流Ｉ（ｔ）をラプラス変換したＩ（ｓ）は、
Ｉ（ｓ）＝Ｖ（ｓ）／Ｚ（ｓ）
＝Ｅ（１−ｅｘｐ（−Ｔｏ・ｓ））／ｓ・１／（ｓＬ＋１／ｓＣ）
＝Ｅ（１−ｅｘｐ（−Ｔｏ・ｓ））／ｓ・（ｓＣ／（ｓ＾２ＬＣ＋１））
＝Ｅ／Ｌ（１−ｅｘｐ（−Ｔｏ・ｓ））（１／（ｓ＾２＋１／ＬＣ））
＝Ｅ／Ｌ（１／（ｓ＾２＋１／ＬＣ））−Ｅ／Ｌ（ｅｘｐ（−Ｔｏ・ｓ））（１／（ｓ＾２＋１／ＬＣ））
と表すことができる。

振動電流Ｉをラプラス変換したＩ（ｓ）を逆ラプラス変換すると、
Ｉ（ｔ）＝Ｅ√（Ｃ／Ｌ）（ｓｉｎ（ｔ／√（ＬＣ））−ｕ（ｔ−Ｔｏ）・ｓｉｎ（（ｔ−Ｔ）／√（ＬＣ）））
となる。

コンデンサＣ（ダイオードＤ２の接合容量ＣＤ２）に印加されるコンデンサ電圧Ｖｃ（ｔ）は、上記の振動電流Ｉ（ｔ）を用いて、

と表すことができる。

過渡期間の経過時においてコンデンサ電圧Ｖｃ（ｔ）が所定電圧Ｅとなること、及び、過渡期間の経過時において共振回路に流れる振動電流Ｉ（ｔ）が０になることはそれぞれ境界条件に相当する。この境界条件であるＶｃ（Ｔｔ）＝Ｅ，Ｉ（Ｔｔ）＝０を満たすＴｏ，Ｔｔは、それぞれＴｏ＝π／３・√（ＬＣ），Ｔｔ＝２π／３・√（ＬＣ）である。

つまり、過渡期間の長さＴｔを共振周期λ＝２π√（ＬＣ）の１／３として設定し（Ｔｔ＝λ／３）、出力期間を過渡期間の前半、停止期間を過渡期間の後半に設定する（Ｔｏ＝λ／６）。以上のように出力期間及び停止期間を設定すると、過渡期間の終了時において、コンデンサ電圧Ｖｃが所定電圧Ｅに達するとともに、過渡期間の終了時における振動電流Ｉ（Ｔｔ）を０にすることができサージ電圧の発生を好適に抑制することができる。

また、スイッチＳＷ１，ＳＷ２がオフ状態にされている間、平滑リアクトル１６から両ダイオードＤ１，Ｄ２に対して順方向に電流が流れる。その後、スイッチＳＷ１がオンにされると、ダイオードＤ２に順方向電流が短時間流れる。ダイオードＤ２において順方向電流が流れる時間において接合容量ＣＤ２への電荷の蓄積が行われないため、出力期間Ｔｏをこの順方向電流が流れる時間だけλ／６より長く設定するとよい。

また、スイッチＳＷ１，ＳＷ２は、オン状態からオフ状態に変化する場合、及び、オン状態からオフ状態に変化する場合に、それぞれ遅延時間が生じる。オン状態からオフ状態に変化する場合の遅延時間をオフ遅延時間Ｔｏｆｆとし、オフ状態からオン状態に変化する場合の遅延時間をオン遅延時間Ｔｏｎとする。本実施形態における制御を行う場合、これらの遅延時間を考慮することで、サージ電圧の発生をより好適に抑制することが可能になる。

具体的には、ゲート駆動回路２０は、出力期間Ｔｏよりオフ遅延時間Ｔｏｆｆの１／２を減じた時間が経過した時点でスイッチＳＷ１，ＳＷ２のゲートに対してオフ指令を行う（ゲート駆動信号を停止する）とよい。このようにオフ指令を行うことで、オフ遅延時間Ｔｏｆｆにおいて、トランス印加電圧Ｖｏがコンデンサ電圧Ｖｃより低い時間と、トランス印加電圧Ｖｏがコンデンサ電圧Ｖｃより高い時間とを等しくすることができ、オフ遅延時間Ｔｏｆｆによる影響を互いに打ち消すことができる。

また、過渡期間よりオン遅延時間Ｔｏｎを減じた時間が経過した時点で、スイッチのゲートに対してオン指令を行う（ゲート駆動信号を出力する）とよい。このようにオン指令を行うことで、過渡期間の開始時に生じるオン遅延時間におけるインダクタ電圧Ｖｌへの影響と、過渡期間の終了時に生じるオン遅延時間におけるインダクタ電圧Ｖｌへの影響とを互いに打ち消すことができる。

また、ダイオードＤ１，Ｄ２としてＳｉＣダイオードを用いるとよい。ＳｉＣダイオードを用いることで、Ｓｉダイオードを用いた場合に比べてリカバリ電流が小さくなる。リカバリ電流が小さくなることで、振動電流を抑制することができる。

以下、本実施形態の奏する効果を述べる。

共振回路を構成するインダクタＬに流れる振動電流Ｉは、インダクタＬに印加されるインダクタ電圧Ｖｌの時間積分値に比例する。スイッチＳＷ１，ＳＷ２から共振回路に出力される出力電圧が変化を開始してから、コンデンサＣに印加されるコンデンサ電圧Ｖｃが所定電圧Ｅに達するまでを過渡期間とし、その過渡期間におけるインダクタ電圧Ｖｌの時間積分値が０に近づくように電圧出力回路としてのスイッチＳＷ１，ＳＷ２の出力電圧を調整する構成とした。

このようにスイッチＳＷ１，ＳＷ２の出力電圧の調整を行うと、コンデンサ電圧Ｖｃが所定電圧Ｅに達する時点（過渡期間の終了時）において、インダクタＬに流れる振動電流Ｉ（ｔ）が減少する。振動電流Ｉ（ｔ）が減少することで、過渡期間の経過後にコンデンサＣに対して印加されるサージ電圧が低減される。つまり、スイッチＳＷ１，ＳＷ２の出力電圧の調整を行えば、スナバ回路を用いることなくサージ電圧の発生を抑制することが可能になり、サージ電圧に伴って発生する電力損失の低減を図ることが可能になる。

インダクタ電圧Ｖｌは、共振回路に印加される電圧（本実施形態では、スイッチＳＷ１，ＳＷ２から出力されトランス１３により昇圧されたトランス印加電圧Ｖｏ）からコンデンサ電圧Ｖｃを引いた値となる。そこで、過渡期間において共振回路に印加されるトランス印加電圧Ｖｏがコンデンサ電圧Ｖｃを下回る期間を設けることで、インダクタ電圧Ｖｌが負の値となる期間を設け、それにより、過渡期間におけるインダクタ電圧Ｖｌの時間積分値を０に近づけることができる。

コンデンサ電圧Ｖｃ及びインダクタ電圧Ｖｌは、電圧出力回路の出力電圧及び共振回路の共振周期λに応じて変化する。例えば、スイッチＳＷ１，ＳＷ２がそれぞれオフとされている状態から、スイッチＳＷ１，ＳＷ２のいずれか一方をオン状態にした場合、共振周期λの１／４の時間が経過した時に、コンデンサ電圧Ｖｃは所定電圧Ｅに達し、インダクタ電圧Ｖｌは０になる。そこで、共振周期λに基づいて過渡期間を設定する構成とした。

共振周期λに基づいて設定した過渡期間において、スイッチＳＷ１，ＳＷ２の出力電圧を、二次電池１１の端子間電圧（第１電圧）又は０Ｖ（第２電圧）とする。この場合、スイッチＳＷ１，ＳＷ２に対して出力電圧の調整機構を設けることなく、サージ電圧の発生を抑制できる。

具体的には、過渡期間を共振回路の共振周期λの１／３に設定する。さらに、過渡期間の前半を出力期間（第２期間）に設定し、過渡期間の後半を停止期間（第１期間）に設定する。このように設定すると、過渡期間の終了時において、コンデンサ電圧Ｖｃが所定電圧Ｅに達するとともに、過渡期間の終了時における振動電流Ｉを０にすることができサージ電圧の発生を好適に抑制することができる。

（第２実施形態）
第２実施形態におけるサージ電圧の低減制御では、図６に示す２段階電圧を印加するものである。共振回路に対して電圧出力を開始した時からコンデンサ電圧Ｖｃが所定電圧Ｅとなる時までの期間である過渡期間におけるトランス印加電圧Ｖｏを所定電圧Ｅより低い抑制電圧Ｅａに設定する。そして、過渡期間の経過時、コンデンサ電圧Ｖｃが所定電圧Ｅとなる時にトランス印加電圧Ｖｏを所定電圧Ｅに設定する。以下、サージ電圧を抑制するのに好適な抑制電圧Ｅａの設定について説明する。

スイッチＳＷ１から出力されるトランス印加電圧Ｖｏ（ｔ）は、
Ｖｏ（ｔ）＝Ｅａ
と表すことができる。この場合、トランス印加電圧Ｖｏ（ｔ）のラプラス変換は、
Ｖｏ（ｓ）＝Ｅａ／ｓ
と表すことができる。

ＬＣ直列回路のインピーダンスＺ（ｓ）は、
Ｚ（ｓ）＝ｓＬ＋１／ｓＣ
と表すことができる。この場合、共振回路に流れる振動電流Ｉ（ｔ）のラプラス変換であるＩ（ｓ）は、
Ｉ（ｓ）＝Ｖ（ｓ）／Ｚ（ｓ）
＝Ｅａ／ｓ・１／（ｓＬ＋１／ｓＣ）
＝Ｅａ・Ｃ・１／（ｓ＾２ＬＣ＋１）
＝Ｅａ／Ｌ・１／（ｓ＾２＋１／ＬＣ）
＝Ｅａ・√（Ｃ／Ｌ）・√（１／ＬＣ）／（ｓ＾２＋１／ＬＣ）
と表すことができる。

振動電流Ｉ（ｓ）を逆ラプラス変換すると、
Ｉ（ｔ）＝Ｅａ・√（Ｃ／Ｌ）・ｓｉｎ（ｔ／√（ＬＣ））
となる。

コンデンサ電圧Ｖｃ（ｔ）は、上記の振動電流Ｉ（ｔ）を用いて、

となる。

境界条件であるＶｃ（Ｔｔ）＝Ｅ，Ｉ（Ｔｔ）＝０を満たすＴｔ，Ｅａは、Ｔｔ＝π・√（ＬＣ），Ｅａ＝Ｅ／２である。

つまり、過渡期間の長さＴｔを、共振周期λ＝２π√（ＬＣ）の１／２として設定し、抑制電圧Ｅａを所定電圧Ｅの１／２の値に設定する。

所定電圧Ｅ及び抑制電圧Ｅａを出力可能な電気的構成を図７に示す。

共振回路への入力電圧を１：１に分圧するために、直列接続された同容量の分圧コンデンサＣＶ１，ＣＶ２を二次電池１１と並列に設ける。そして、分圧コンデンサＣＶ１と並列にスイッチＳＷ１，ＳＷ２をそれぞれ設け、分圧コンデンサＣＶ２と並列に電圧調整手段としてのスイッチＳｕｂＳＷ１，ＳｕｂＳＷ２を設ける構成とした。さらに、スイッチＳＷ１のコレクタ及びスイッチＳｕｂＳＷ１のエミッタの接続点と、分圧コンデンサＣＶ１及びＣＶ２の接続点との間にダイオードＤＶ１を設け、スイッチＳＷ２のコレクタ及びスイッチＳｕｂＳＷ２のエミッタの接続点と、分圧コンデンサＣＶ１及びＣＶ２の接続点との間にダイオードＤＶ２を設ける構成とした。

このような構成にすると、スイッチＳｕｂＳＷ１又はＳｕｂＳＷ２のみをオン状態にすると、二次電池１１の端子間電圧の半分の電圧（２００Ｖ）がトランス１３に対して出力される。また、スイッチＳｕｂＳＷ１及びスイッチＳＷ１を共にオン状態、スイッチＳｕｂＳＷ２及びスイッチＳＷ２を共にオフ状態とした場合、又は、スイッチＳｕｂＳＷ２及びスイッチＳＷ２を共にオン状態、スイッチＳｕｂＳＷ１及びスイッチＳＷ１を共にオフ状態とした場合、二次電池１１の端子間電圧（４００Ｖ）がトランス１３に対して出力される。

つまり、スイッチＳｕｂＳＷ１又はＳｕｂＳＷ２のみをオン状態にすることで、抑制電圧Ｅａをトランス１３に対して出力することができ、スイッチＳｕｂＳＷ１及びスイッチＳＷ１を共にオン状態、又は、スイッチＳｕｂＳＷ２及びスイッチＳＷ２を共にオン状態にすることで、所定電圧Ｅをトランス１３に対して出力することができる。

以下、本実施形態における効果を述べる。

過渡期間を共振周期λに基づいて設定し、その過渡期間におけるスイッチＳＷ１，ＳＷ２の出力電圧を０Ｖ及び二次電池１１の端子間電圧の間の値に設定することで、トランス印加電圧Ｖｏがコンデンサ電圧Ｖｃを下回る期間が存在するようにした。この場合、ノイズなどの発生を抑制できるとともに、第１実施形態と比べて、急峻な電圧変化を抑制することができる。

過渡期間を共振周期λの１／２に設定し、その過渡期間において、トランス印加電圧Ｖｏを所定電圧Ｅの１／２（中間値）に設定する。つまり、過渡期間において、スイッチＳＷ１，ＳＷ２の出力電圧を二次電池１１の出力電圧の半分の値に設定する。このように設定すると、過渡期間の終了時において、コンデンサ電圧Ｖｃが所定電圧Ｅに達するとともに、過渡期間の終了時における振動電流Ｉを０にすることができサージ電圧の発生を好適に抑制することができる。

（第３実施形態）
第３実施形態におけるサージ電圧の低減制御では、図８に示すランプ電圧を出力するものである。具体的には、共振回路に対して印加される電圧を０から所定電圧Ｅまで増加するように設定する。以下、サージ電圧を抑制するのに好適なトランス印加電圧Ｖｏの設定について説明する。

スイッチＳＷ１から出力されるトランス印加電圧Ｖｏ（ｔ）は、
Ｖｏ（ｔ）＝Ｋｔ
として表すことができる。Ｋはトランス印加電圧Ｖｏ（ｔ）の増加速度である。この場合、トランス印加電圧Ｖｏ（ｔ）のラプラス変換であるＶｏ（ｓ）は、
Ｖｏ（ｓ）＝Ｋ／ｓ＾２
と表すことができる。

ＬＣ直列回路のインピーダンスＺ（ｓ）は、
Ｚ（ｓ）＝ｓＬ＋１／ｓＣ
と表すことができる。この場合、共振回路に流れる振動電流Ｉ（ｔ）のラプラス変換であるＩ（ｓ）は、
Ｉ（ｓ）＝Ｖ（ｓ）／Ｚ（ｓ）
＝Ｋ／ｓ＾２・１／（ｓＬ＋１／ｓＣ）
＝Ｋ／ｓ＾２・ｓＣ／ｓ＾２ＬＣ＋１
＝Ｋ／Ｌ（１／ｓ・１／（ｓ＾２＋１／ＬＣ））
＝Ｋ／Ｌ（ＬＣ／ｓ−ＬＣｓ・（ｓ＾２＋１／ＬＣ））
＝ＫＣ（１／ｓ−ｓ／（ｓ＾２＋１／ＬＣ））
と表すことができる。Ｉ（ｓ）を逆ラプラス変換すると、
Ｉ（ｔ）＝ＫＣ−ＫＣ・ｃｏｓ（ｔ／√（ＬＣ））
となる。

コンデンサ電圧Ｖｃ（ｔ）は、上記の振動電流Ｉ（ｔ）を用いて、

と表すことができる。

境界条件であるＶｃ（Ｔｔ）＝Ｅ，Ｉ（Ｔｔ）＝０を満たす過渡期間の長さＴｔ及び電圧の増加速度Ｋは、それぞれＴｔ＝２π・√（ＬＣ）、Ｋ＝Ｅ／（２π・√（ＬＣ））である。

図９にランプ電圧を出力するスイッチＳＷ１に設けた電圧調整手段としての遅延回路２１の電気的構成図を示す。スイッチＳＷ２に対しても同様の遅延回路２１を設けるとする。ゲート駆動回路２０とスイッチＳＷ１のゲートとの間に抵抗器であるゲート抵抗Ｒｇを設け、スイッチＳＷ１のゲートとコレクタとの間に容量器である調整用容量Ｃｃを設ける。スイッチＳＷ１のゲート−コレクタ間には帰還容量Ｃｌが存在するため、遅延回路２１を設けた場合のスイッチング時間は、ゲート抵抗Ｒｇの値、調整用容量Ｃｃ、及び、帰還容量Ｃｌから定まる時定数に応じたものとなる。ゲート抵抗Ｒｇ及び調整用容量Ｃｃの値を適切に設定することで、スイッチＳＷ１，ＳＷ２のスイッチング時間と共振回路の共振周期λとを等しくする。

以下、本実施形態の効果を述べる。

過渡期間を共振周期λに基づいて設定し、その過渡期間において、スイッチＳＷ１，ＳＷ２の出力電圧を０Ｖ（第１電圧）から二次電池１１の端子間電圧（第２電圧）へ所定の速度で増加するように設定する。このように設定すると、トランス印加電圧Ｖｏが増加するとともに、接合容量ＣＤ１，ＣＤ２及び寄生容量ＣＴへの電荷の蓄積に伴ってコンデンサ電圧Ｖｃが増加する。これにより、トランス印加電圧Ｖｏがコンデンサ電圧Ｖｃを下回る期間が存在するようになるとともに、共振回路への印加電圧であるトランス印加電圧Ｖｏとコンデンサ電圧Ｖｃとの差であるインダクタ電圧Ｖｌが０Ｖに近づく。その結果、振動電流Ｉ（ｔ）が小さくなるため、サージ電圧の発生を抑制できる。

過渡期間を共振周期λと等しくなるように設定する。このように設定すると、過渡期間の終了時において、コンデンサ電圧Ｖｃが所定電圧Ｅに達するとともに、振動電流Ｉが０となり、サージ電圧の発生を抑制できる。

本実施形態においては、ゲート駆動回路２０とスイッチＳＷ１，ＳＷ２のゲートとの間に設けたゲート抵抗Ｒｇ、及び、ゲートとコレクタとの間に設けた調整用容量Ｃｃにより、スイッチＳＷ１，ＳＷ２のオン遅延時間と過渡期間とが等しくなるように調整する構成とした。このような構成とすることで、複雑な制御を行うことなくサージ電圧を抑制することが可能になる。なお、スイッチＳＷ１，ＳＷ２がオン状態からオフ状態に変化するときにサージ電圧が発生する装置においては、ゲート駆動回路２０とゲートとの間にゲート抵抗Ｒｇを設けるとともに、ゲートとエミッタとの間に調整用容量Ｃｃを設け、オフ遅延時間と過渡期間とが等しくなるように調整する構成とするとよい。

（他の実施形態）
・第１実施形態において、過渡期間の長さＴｔを共振回路の周期λの１／６に設定し、第２実施形態において、過渡期間の長さＴｔを共振回路の周期λの１／２に設定し、第３実施形態において、過渡期間の長さＴｔを共振回路の周期λの等倍に設定したが、サージ電圧の低減効果を得られる範囲で過渡期間の長さＴｔを変更してもよい。

第１実施形態において、過渡期間の長さＴｔが共振回路の周期λの１１％〜２１％の範囲であれば、単にステップ電圧を共振回路に入力した場合に比べ、サージ電圧を１／２以下にすることができる。同様に、第２実施形態において、過渡期間の長さＴｔが共振回路の周期λの３３％〜６７％の範囲であれば、単にステップ電圧を共振回路に入力した場合に比べ、サージ電圧を１／２以下にすることができる。同様に、第３実施形態において、過渡期間の長さＴｔが共振回路の周期λの６０％以上の範囲であれば、単にステップ電圧を共振回路に入力した場合に比べ、サージ電圧を１／２以下にすることができる。

また、過渡期間の長さＴｔを電力損失に基づいて設定してもよい。過渡期間では、スイッチＳＷ１，ＳＷ２に電流が流れることで、スイッチＳＷ１，ＳＷ２のオン抵抗により電力損失が生じる（第２実施形態ではスイッチＳｕｂＳＷ１，ＳｕｂＳＷ２）。仮に、ＤＣ／ＤＣコンバータのダイオードＤ１，Ｄ２にスナバ回路を設けた上で、上記の第１〜第３実施形態における電圧調整を実施すると、スイッチのオン抵抗による電力損失とスナバ回路による電力損失の和が電力損失となる。そして、過渡期間の長さＴｔを０から増加させていった場合に、過渡期間の長さＴｔが所定の長さに達すると、サージ電圧が１／２以下になるとともにスナバ回路による電力損失が０となる。そこで、過渡期間の長さＴｔを、サージ電圧が１／２以下になるとともにスナバ回路による電力損失が０になるように設定してもよい。第１実施形態では、過渡期間の長さＴｔを共振周期λの１４．５％〜１８．９％に設定すればよく、第２実施形態では、過渡期間の長さＴｔを共振周期λの４２％〜５８％に設定すればよく、第３実施形態では、過渡期間の長さＴｔを共振周期λの８０％以上に設定すればよい。

・上記の技術は、プッシュプル方式の絶縁型ＤＣ／ＤＣコンバータに対して適用されるものであったが、他の方式の絶縁型ＤＣ／ＤＣコンバータに対して適用されるものであってもよい。例えば、フライバック方式の絶縁型ＤＣ／ＤＣコンバータや、フォワード方式の絶縁型ＤＣ／ＤＣコンバータに対して適用されるものであってもよい。また、１次側の直流−交流変換回路として、フルブリッジ型のスイッチ回路や、ハーフブリッジ型のスイッチ回路や、フォワード型のスイッチ回路を用いてもよい。また、２次側の交流−直流変換回路として、センタタップ型の全波整流回路や、フルブリッジ型の全波整流回路や、半波整流回路を用いてもよい。

これらの絶縁型ＤＣ／ＤＣコンバータは、トランス及び整流用ダイオードが用いられる。そして、トランスの漏れインダクタンス及び寄生容量、並びに、ダイオードの接合容量によって共振回路が形成され、ダイオードに対してサージ電圧が印加される。上記実施形態の技術を適用することで、このサージ電圧を好適に抑制することができる。なお、フルブリッジ型のスイッチ回路を有するＤＣ／ＤＣコンバータには、上記第１〜第３実施形態の構成が好適に適用でき、ハーフブリッジ型及びフォワード型のスイッチ回路を有するＤＣ／ＤＣコンバータには、上記第１，第３実施形態の構成が好適に適用できる。

・上記の技術は、非絶縁型ＤＣ／ＤＣコンバータに対して適用されるものであってもよい。例えば、非絶縁型ＤＣ／ＤＣコンバータとして、昇圧チョッパ方式、降圧チョッパ方式、昇降圧チョッパ方式、Ｃｕｋ方式などが挙げられる。非絶縁型ＤＣ／ＤＣコンバータでは、配線に生じる配線インダクタンス及びダイオードの接合容量によって共振回路が形成され、その共振回路にステップ状の電圧が入力されることでサージ電圧が発生する。上記実施形態に記載の技術を適用することで、共振回路によるサージ電圧を抑制することができる。

一例として、図１０に昇降圧チョッパ方式の非絶縁型のＤＣ／ＤＣコンバータ１０ａを示す。配線に生じる配線インダクタンスＬｗと、ダイオードＤａに生じる接合容量ＣＤａとで共振回路が構成されている。このＤＣ／ＤＣコンバータ１０ａは、スイッチＳＷａのデューティを調整することで、定電圧源である電池１１ａから供給される入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに昇降圧するものである。スイッチＳＷａがオン状態の場合に電池からリアクトル１２ａに電流が流れ、スイッチＳＷａがオフ状態の場合にリアクトル１２ａからコンデンサ１３ａに対してダイオードＤａの順方向に電流が流れる。

図１１にスイッチＳＷａの状態、スイッチＳＷａの出力電圧Ｖａ、ダイオードＤａに印加される逆方向印加電圧Ｖｄのタイミングチャートを示す。スイッチＳＷａがオフ状態からオン状態にされると、実線で示すように、スイッチＳＷａの出力電圧ＶａがＶｉｎ（第１電圧）から０（第２電圧）へステップ的に減少する。この電圧変化に伴い、ダイオードＤａにサージ電圧（２Ｖｉｎ＋Ｖｏｕｔ）が発生する。ここで、一点鎖線で示すようにＤＣ／ＤＣコンバータ１０ａに第３実施形態（ランプ電圧入力方式）のサージ電圧の低減制御を適用すると、サージ電圧の発生を好適に抑制することができる。なお、絶縁型ＤＣ／ＤＣコンバータには、上記第１，第３実施形態の構成が好適に適用できる。

・上記実施形態に記載の技術は、ＤＣ／ＤＣコンバータ（電圧変換回路）以外の電気回路装置に適用されるものであってもよい。例えば、直流を三相交流に変換するインバータ、及び、その三相交流が入力されて駆動するモータにおいて、インバータ−モータ間の配線の寄生インダクタンス及び配線間の寄生容量により共振回路が構成される。この共振回路によるサージ電圧を抑制するために、上記実施形態に記載の技術をインバータに適用するとよい。

また、例えば、デジタル信号を送信する送信装置、及び、その送信装置から送信されるデジタル信号を受信する受信装置において、送信装置−受信装置間の配線の寄生インダクタンス及び受信装置の入力容量（例えば、入力装置を構成するＭＯＳＦＥＴの入力容量）により共振回路が構成される。この共振回路によるサージ電圧を抑制するために、上記実施形態に記載の技術を送信装置に適用するとよい。

また、例えば、ＭＯＳＦＥＴ、及び、そのＭＯＳＦＥＴのゲートに電圧を入力するゲート駆動回路において、ゲート駆動回路−ゲート間の配線の寄生インダクタンス、及び、ゲート−コレクタ間、ゲート−エミッタ間の寄生容量により共振回路が構成される。この共振回路によるサージ電圧を抑制するために、上記実施形態に記載の技術をゲート駆動回路に適用するとよい。

・半導体スイッチング素子（スイッチＳＷ１，ＳＷ２）として、ＭＯＳＦＥＴに代えて、ＩＧＢＴなどを用いてもよい。

１０…ＤＣ／ＤＣコンバータ、ＳＷ１，ＳＷ２…スイッチ（電圧出力回路）、Ｃ…コンデンサ、Ｌ…インダクタ、２０…ゲート駆動回路（電圧調整手段）、２１…遅延回路（電圧調整手段）、ＳｕｂＳＷ１，ＳｕｂＳＷ２…スイッチ（電圧調整手段）。

Claims (6)

1. 直列接続されたインダクタ（Ｌ）及びコンデンサ（Ｃ）を有する共振回路と、
   前記共振回路に対して電圧を出力する電圧出力回路（ＳＷ１，ＳＷ２）と、
   を備えた電気回路装置（１０）において、
   前記コンデンサに印加されるコンデンサ電圧が所定電圧となるよう前記電圧出力回路から前記共振回路への出力電圧を第１電圧から第２電圧へ変化させる場合に、前記出力電圧の変化を開始してから前記コンデンサ電圧が前記所定電圧に達するまでの過渡期間において、その過渡期間における前記インダクタに印加されるインダクタ電圧の時間積分値を０に近づけるように、前記出力電圧を調整する電圧調整手段（２０，２１，ＳｕｂＳＷ１，ＳｕｂＳＷ２）を備え、
   前記電圧調整手段は、前記共振回路の共振周期に基づいて前記過渡期間の長さを設定し、その過渡期間において前記共振回路に印加される電圧が前記コンデンサ電圧を下回る期間が存在するように、前記出力電圧を前記第１電圧から前記第２電圧へ所定の速度で変化するよう調整することを特徴とする電気回路装置。
2. 前記電圧調整手段は、前記過渡期間の長さを前記共振周期と等しくなるように設定することを特徴とする請求項１に記載の電気回路装置。
3. 前記電圧出力回路は、ゲート駆動回路からゲートに電圧が入力されることで開閉状態が変化する半導体スイッチング素子を有しており、
   前記電圧調整手段として、前記ゲート駆動回路と前記半導体スイッチング素子のゲートとの間に抵抗器（Ｒｇ）を設けるともに、前記半導体スイッチング素子のゲートとコレクタ又はエミッタとの間に容量器（Ｃｃ）を設けることで、前記出力電圧を前記第１電圧から前記第２電圧へ前記所定の速度で変化するよう調整することを特徴とする請求項１又は２に記載の電気回路装置。
4. 前記電気回路装置は、開閉状態が変化することで直流を交流に変換するスイッチング素子（ＳＷ１，ＳＷ２）と、前記スイッチング素子から供給される交流を変圧するトランス（１３）と、前記トランスにより変圧された交流を整流し直流に変換するダイオード（Ｄ１，Ｄ２）と、を備える絶縁型の電圧変換回路であって、
   前記共振回路の前記インダクタは、前記トランスの漏れインダクタンスを有し、
   前記共振回路の前記コンデンサは、前記ダイオードの接合容量を有し、
   前記電圧出力回路は、前記スイッチング素子を有し、
   前記電圧調整手段は、前記スイッチング素子の開閉状態を制御することで、前記共振回路への出力電圧を調整することを特徴とする請求項１乃至３のいずれか１項に記載の電気回路装置。
5. 前記共振回路の前記コンデンサは、前記ダイオードの接合容量に加え、前記トランスの寄生容量を有することを特徴とする請求項４に記載の電気回路装置。
6. 前記電気回路装置は、スイッチング素子と、ダイオードと、を備える非絶縁型の電圧変換回路であって、
   前記共振回路の前記インダクタは、前記電圧変換回路の配線に生じる配線インダクタンスを有し、
   前記共振回路の前記コンデンサは、前記ダイオードの接合容量を有し、
   前記電圧出力回路は、前記スイッチング素子を有し、
   前記電圧調整手段は、前記スイッチング素子の開閉状態を制御することで、前記共振回路への出力電圧を調整することを特徴とする請求項１乃至５のいずれか１項に記載の電気回路装置。

Images