JP6204094B2 - スパッタリング用ターゲットの使用方法および酸化物膜の作製方法 - Google Patents

スパッタリング用ターゲットの使用方法および酸化物膜の作製方法 Download PDF

Info

Publication number
JP6204094B2
JP6204094B2 JP2013147428A JP2013147428A JP6204094B2 JP 6204094 B2 JP6204094 B2 JP 6204094B2 JP 2013147428 A JP2013147428 A JP 2013147428A JP 2013147428 A JP2013147428 A JP 2013147428A JP 6204094 B2 JP6204094 B2 JP 6204094B2
Authority
JP
Japan
Prior art keywords
film
oxide
substrate
sputtering target
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013147428A
Other languages
English (en)
Other versions
JP2014037623A (ja
JP2014037623A5 (ja
Inventor
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013147428A priority Critical patent/JP6204094B2/ja
Publication of JP2014037623A publication Critical patent/JP2014037623A/ja
Publication of JP2014037623A5 publication Critical patent/JP2014037623A5/ja
Application granted granted Critical
Publication of JP6204094B2 publication Critical patent/JP6204094B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

スパッタリング用ターゲット、およびその作製方法に関する。また、前述のスパッタリング用ターゲットを用いてスパッタリング成膜される酸化物膜、およびその酸化物膜を用いた半導体装置に関する。
なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン膜が広く知られているが、その他として酸化物半導体膜が注目されている。
例えば、電子キャリア密度が1018/cm未満である、In、GaおよびZnを含む非晶質酸化物半導体膜を用いたトランジスタが開示されており、当該酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている(特許文献1参照。)。
また、InおよびZnを含む非晶質酸化物半導体膜を用いたトランジスタが開示されている(特許文献2参照。)。
InおよびZnを含む酸化物半導体膜は、キャリア密度の制御性が高いものの、非晶質化しやすく、物性が不安定であるという問題があった。
一方、結晶性酸化物半導体膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたトランジスタと比べ、優れた電気特性および信頼性を有することが報告されている(非特許文献1参照。)。
特開2006−165528号公報 特開2010−18479号公報
Shunpei Yamazaki, Jun Koyama, Yoshitaka Yamamoto and Kenji Okamoto, "Research, Development, and Application of Crystalline Oxide Semiconductor" SID 2012 DIGEST pp183−186
In−Zn酸化物膜の成膜方法であって、結晶性のIn−Zn酸化物膜を作製する方法を提供することを課題の一とする。
当該In−Zn酸化物膜を成膜可能なスパッタリング用ターゲットを提供することを課題の一とする。
当該スパッタリング用ターゲットの使用方法を提供することを課題の一とする。
In−Zn酸化物膜を用いた電気特性の安定したトランジスタを提供することを課題の一とする。
当該トランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
本発明の一態様は、複数の結晶粒を有する多結晶In−Zn酸化物を含み、結晶粒の平均粒径が3μm以下のスパッタリング用ターゲットである。
また、結晶粒は、劈開面を有する。劈開面とは、結晶を構成する原子または分子の結合が弱い面(劈開する面または劈開しやすい面のこと)をいう。なお、結晶粒の粒径は、例えば電子後方散乱回折法によって測定することができる。
または、本発明の一態様は、多結晶In−Zn酸化物を含むスパッタリング用ターゲットの使用方法であって、スパッタリング用ターゲットから剥離した平板状の正に帯電した複数のスパッタ粒子が、互いに反発しながら被成膜面に堆積するスパッタリング用ターゲットの使用方法である。
または、本発明の一態様は、多結晶In−Zn酸化物を含むスパッタリング用ターゲットの使用方法であって、スパッタリング用ターゲットにイオンを衝突させることによって平板状の複数のスパッタ粒子を剥離させ、複数のスパッタ粒子が正に帯電することで、互いに反発しながら被成膜面に堆積するスパッタリング用ターゲットの使用方法である。
または、本発明の一態様は、平均粒径の3μm以下である複数の結晶粒を有する多結晶In−Zn酸化物を含むスパッタリング用ターゲットの使用方法であって、結晶粒は、劈開面を有し、スパッタリング用ターゲットにイオンを衝突させることによってそれぞれの劈開面からスパッタ粒子を剥離させ、スパッタ粒子が正に帯電することで、スパッタ粒子同士が互いに反発しながら被成膜面に堆積するスパッタリング用ターゲットの使用方法である。
なお、スパッタ粒子は、六角柱状であると均一に堆積しやすいため好ましい。従って、結晶粒は、六方晶であると好ましい。結晶粒が六方晶である場合、劈開面から剥離されたスパッタ粒子は内角が120°である概略正六角形の上面および下面を有する六角柱状となる。なお、結晶粒は三方晶であってもよい。
または、本発明の一態様は、前述のいずれかの方法でスパッタ粒子を堆積させるIn−Zn酸化物膜の作製方法である。
このようにして剥離したスパッタ粒子は、結晶粒の一部を剥離することで形成されるため、高い結晶性を有する。従って、当該スパッタ粒子が被成膜面に到達し、堆積することで、結晶化度の高いIn−Zn酸化物膜を成膜することができる。
スパッタリング用ターゲットが平均粒径の3μm以下である複数の結晶粒を有することで、当該スパッタリング用ターゲットにイオンを衝突させたときに、結晶粒の劈開面からスパッタ粒子を剥離させることができる。
なお、スパッタ粒子は劈開面から剥離するため、その形状は平板状(ペレット状ともいう。)となる。また、平板状のスパッタ粒子は、安定性の観点から自明なように、劈開面(平板面)と被成膜面とが平行になるよう被成膜面に付着する割合が高い。従って、成膜されるIn−Zn酸化物膜の結晶部は一つの結晶軸に対して配向することになる。例えば、結晶粒の劈開面がa−b面に平行な面である場合、In−Zn酸化物膜の結晶部はc軸配向する。即ち、被成膜面の法線ベクトルとIn−Zn酸化物膜に含まれる結晶部のc軸とが平行になる。ただし、a軸はc軸を基準に回転自在であるため、In−Zn酸化物膜に含まれる複数の結晶部のa軸の方向は一様ではない。
スパッタ粒子は理想的には単結晶であるが、イオンの衝突の影響などによって一部の結晶性が低下していても構わない。従って、成膜されるIn−Zn酸化物膜は結晶部と結晶部との間に結晶性の低い領域を含むことがある。なお、結晶部と結晶部の間に結晶性の低い領域を含むことで、In−Zn酸化物膜中の結晶粒界が不明瞭となる。例えば、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、結晶部同士の境界、即ち結晶粒界を明確に判別できない。そのため、本発明の一態様に係るIn−Zn酸化物膜は、結晶粒界に起因する電子移動度の低下が抑制されるため、高い電子移動度を有する。
なお、スパッタリング用ターゲットは、好ましくは相対密度が90%以上、95%以上、または99%以上である。なお、スパッタリング用ターゲットの相対密度とは、スパッタリング用ターゲットの密度と、それと同一組成の物質の気孔のない状態における密度との比をいう。
以下に、前述のいずれかの方法でスパッタ粒子を堆積させる方法により得られるIn−Zn酸化物膜の結晶化度をさらに高める方法を示す。
In−Zn酸化物膜の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき、結晶化度の高いIn−Zn酸化物膜を成膜することができる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、被成膜面が微細な凹凸を有すると、In−Zn酸化物膜の結晶化度を低下させる。従って、In−Zn酸化物膜の被成膜面の平坦性を高めることで結晶化度の高いIn−Zn酸化物膜を成膜することができる。
また、成膜時の加熱温度を高めると、結晶化度の高いIn−Zn酸化物膜を成膜することができる。例えば、成膜時の加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下とすればよい。成膜時の加熱温度を高めることで、平板状のスパッタ粒子が被成膜面に到達した際に、被成膜面上でマイグレーションが起こり、スパッタ粒子の劈開面と平行な面が被成膜面に付着しやすくなる。その結果、結晶化度の高いIn−Zn酸化物膜を成膜することができる。
また、成膜時のプラズマダメージが軽減されることにより、結晶化度の高いIn−Zn酸化物膜を成膜することができる。従って、成膜ガス中の酸素割合を高め、電力を最適化することで、結晶化度の高いIn−Zn酸化物膜を成膜することができる。例えば、成膜ガス中の酸素割合は、30体積%以上、好ましくは50体積%以上、より好ましくは80体積%以上、さらに好ましくは100体積%とする。
加えて、成膜後に加熱処理を行うことで、In−Zn酸化物膜の結晶化度を高めることができる。これは、加熱処理によってIn−Zn酸化物膜中の不純物濃度が低減されるためである。加熱処理は、不活性雰囲気または減圧下で行うと不純物濃度を低減する効果が高い。また、不活性雰囲気または減圧下で加熱処理を行った後に、酸化性雰囲気で加熱処理を行うと好ましい。不活性雰囲気または減圧下で加熱処理を行うと、In−Zn酸化物膜中の不純物濃度の低減とともにIn−Zn酸化物膜中に酸素欠損が生じてしまうことがある。そのため、酸化性雰囲気における加熱処理を行うことで、In−Zn酸化物膜中の酸素欠損を低減することが好ましい。
以上のようにして、結晶化度の高いIn−Zn酸化物膜を成膜することができる。
このような、結晶化度の高いIn−Zn酸化物膜は、結晶がc軸配向性を有している。これをCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜と呼ぶ。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
なお、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
従って、本発明の一態様は当該In−Zn酸化物膜にチャネルが形成されるトランジスタである。
または、本発明の一態様は、当該トランジスタを有する半導体装置である。
複数の結晶粒を有し、結晶粒の平均粒径が3μm以下である多結晶In−Zn酸化物を含むスパッタリング用ターゲットを提供することができる。
また、当該スパッタリング用ターゲットにイオンを衝突させ、劈開面から剥離することで、結晶化度の高いIn−Zn酸化物膜を成膜することができる。
また、結晶化度の高いIn−Zn酸化物膜を用いることで、電気特性の安定したトランジスタを提供することができる。
また、当該トランジスタを有することで、信頼性の高い半導体装置を提供することができる。
スパッタリング用ターゲットの作製方法の一例を示すフロー図。 スパッタリング用ターゲットから剥離するスパッタ粒子の様子を示した模式図。 スパッタ粒子が被成膜面に到達する様子を示した模式図。 成膜装置の一例を示す上面図。 成膜室の一例を示す図。 スパッタリング用ターゲット、マグネットおよび基板ホルダの位置関係を示す図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 本発明の一態様に係るEL素子を用いた表示装置の上面図、断面図および画素の回路図。 本発明の一態様に係る液晶素子を用いた表示装置の断面図および画素の回路図。 本発明の一態様に係る電子機器を説明する図。 試料の結晶粒マップおよび結晶粒径のヒストグラム。 In−Zn酸化物膜の結晶配向を示す図。 In−Zn酸化物膜の断面観察像および電子線回折像。 帯電していないスパッタ粒子が被成膜面に到達する様子を示した模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
(実施の形態1)
本実施の形態では、本発明の一態様に係るスパッタリング用ターゲットについて説明する。
スパッタリング用ターゲットは、好ましくは相対密度が90%以上、95%以上、または99%以上である。
スパッタリング用ターゲットは、複数の結晶粒を有する多結晶In−Zn酸化物を含み、結晶粒の平均粒径が3μm以下、好ましくは2μm以下、さらに好ましくは1μm以下である。
または、スパッタリング用ターゲットは、複数の結晶粒を有する多結晶In−Zn酸化物を含み、結晶粒のうち、粒径が0.06μm以上1μm未満、0.06μm以上0.8μm未満、0.06μm以上0.6μm未満または0.06μm以上0.4μm未満である結晶粒の全体に対する割合が20%以上、好ましくは50%以上、さらに好ましくは80%以上である。
なお、結晶粒の粒径は、例えば電子後方散乱回折法(EBSD:Electron Backscatter Diffraction)によって測定することができる。ここで示す結晶粒の粒径は、結晶粒の断面を正円形と仮定したときの断面積から算出される。結晶粒の断面は、EBSDの結晶粒マップから観察することができる。具体的には、結晶粒の断面積がSであるとき、結晶粒の半径をrと置き、S=πrの関係から半径rを算出し、半径rの2倍を粒径としている。
また、スパッタリング用ターゲットに含まれる結晶粒は、劈開面を有する。劈開面は、例えばa−b面に平行な面である。
結晶粒の粒径が小さいことにより、結晶粒にイオンを衝突させると、劈開面からスパッタ粒子が剥離する。剥離したスパッタ粒子は、劈開面と平行な上面および下面を有する平板状となる。また、結晶粒の粒径が小さいことにより、結晶に歪みが生じ、劈開面から剥離しやすくなる。
また、スパッタリング用ターゲットに含まれる結晶粒が六方晶である場合、平板状のスパッタ粒子は、内角が120°である概略正六角形の上面および下面を有する六角柱状となる。
また、スパッタ粒子は理想的には単結晶であるが、一部がイオンの衝突の影響などによって結晶性が低下していても構わない。
図1を用いて、上述したスパッタリング用ターゲットの作製方法を示す。
図1(A)では、スパッタリング用ターゲットとなるIn−Zn酸化物粉末を作製する。まずは、工程S101にて酸化インジウム粉末および酸化亜鉛粉末を秤量する。
次に、酸化インジウム粉末および酸化亜鉛粉末を所定のmol数比で混合する。例えば、酸化インジウム粉末および酸化亜鉛粉末のmol数比を、9:1、2:1、8:3、3:1、1:1、4:3、1:2、3:4または3:2とする。このようなmol数比とすることで、後に結晶性の高い多結晶In−Zn酸化物を含むスパッタリング用ターゲットを得やすくなる。
次に、工程S102にて、所定のmol数比で混合した酸化インジウム粉末および酸化亜鉛粉末に対し第1の焼成を行うことでIn−Zn酸化物を得る。なお、第1の焼成は、不活性雰囲気、酸化性雰囲気または減圧下で行い、温度は400℃以上1700℃以下、好ましくは900℃以上1500℃以下とする。第1の焼成の時間は、例えば3分以上24時間以下、好ましくは30分以上17時間以下、さらに好ましくは30分以上5時間以下で行えばよい。第1の焼成を前述の条件で行うことで、In−Zn酸化物を生成する反応以外の余分な反応を抑制でき、In−Zn酸化物中に含まれる不純物濃度を低減することができる。そのため、In−Zn酸化物を結晶化させ、かつIn−Zn酸化物の結晶性を高めることができる。
また、第1の焼成は、温度または/および雰囲気を変えて、複数回行ってもよい。例えば、第1の雰囲気にて第1の温度でIn−Zn酸化物を保持した後、第2の雰囲気にて第2の温度で保持しても構わない。具体的には、第1の雰囲気を不活性雰囲気または減圧下として、第2の雰囲気を酸化性雰囲気とすると好ましい。第1の雰囲気にてIn−Zn酸化物に含まれる不純物を低減する際にIn−Zn酸化物中に酸素欠損が生じることがある。そのため、第2の雰囲気にて得られるIn−Zn酸化物中の酸素欠損を低減することが好ましい。In−Zn酸化物中の不純物濃度を低減し、かつ酸素欠損を低減することにより、In−Zn酸化物の結晶性を高めることができる。
次に、工程S103にて、結晶性を有するIn−Zn酸化物を粉砕して、微粉化することでIn−Zn酸化物粉末を得る(工程S103)。
In−Zn酸化物は、a−b面に平行な面の表面構造を多く含む。そのため、得られるIn−Zn酸化物粉末は、a−b面に平行な上面および下面を有する平板状の結晶粒を多く含むことになる。また、In−Zn酸化物の結晶は六方晶となることが多いため、前述の平板状の結晶粒は内角が120°である概略正六角形の面を有する六角柱状であることが多い。
次に、得られたIn−Zn酸化物粉末の粒径を工程S104にて確認する。ここでは、In−Zn酸化物粉末の平均粒径が3μm以下、好ましくは2μm以下、さらに好ましくは1μm以下となっていることを確認する。なお、工程S104を省略し、粒径フィルターを用いて、粒径が3μm以下、好ましくは2μm以下、さらに好ましくは1μm以下であるIn−Zn酸化物粉末のみを選り分けてもよい。In−Zn酸化物粉末を、粒径が3μm以下、好ましくは2μm以下、さらに好ましくは1μm以下に選り分けることで、確実にIn−Zn酸化物粉末の平均粒径を3μm以下、好ましくは2μm以下、さらに好ましくは1μm以下とすることができる。
工程S104にて、In−Zn酸化物粉末の平均粒径が所定の値を超えた場合、工程S103に戻り、再びIn−Zn酸化物粉末を粉砕する。
以上のようにして、平均粒径が3μm以下、好ましくは2μm以下、さらに好ましくは1μm以下であるIn−Zn酸化物粉末を得ることができる。なお、平均粒径が3μm以下、好ましくは2μm以下、さらに好ましくは1μm以下であるIn−Zn酸化物粉末を得ることで、後に作製するスパッタリング用ターゲットに含まれる結晶粒の粒径を小さくすることができる。
次に、図1(B)では、図1(A)に示すフローチャートで得られたIn−Zn酸化物粉末を用いてスパッタリング用ターゲットを作製する。
工程S111にて、In−Zn酸化物粉末を型に敷き詰めて成形する。ここで、成形とは、型に均一な厚さで粉末などを敷き詰めることをいう。具体的には、型にIn−Zn酸化物粉末を導入し、外部から振動を与えることで成形すればよい。または、型にIn−Zn酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。なお、工程S111では、In−Zn酸化物粉末に水と、分散剤と、バインダとを混合したスラリーを用いてもよい。その場合、フィルターを型に敷き、フィルター上にスラリーを流し込んだ後で、型の底面から当該フィルターを介して吸引することで成形すればよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、300℃以上700℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを除去する。なお、フィルターは、例えば織布またはフェルト上に多孔性の樹脂膜を付着させたフィルターを用いればよい。
a−b面に平行な上面および下面を有する平板状の結晶粒を多く含むIn−Zn酸化物粉末を型に敷き詰めて成形することで、結晶粒のa−b面と平行な面が上を向いて並べられる。従って、得られたIn−Zn酸化物粉末を敷き詰めて成形することで、a−b面に平行な表面構造の割合を増加させることができる。なお、型は、金属製または酸化物製とすればよく、矩形または丸形の上面形状を有する。
次に、工程S112にて、In−Zn酸化物粉末に対し第1の加圧処理を行う。その後、工程S113にて、第2の焼成を行い、板状In−Zn酸化物を得る。第2の焼成は第1の焼成と同様の条件および方法で行えばよい。第2の焼成を行うことで、In−Zn酸化物の結晶性を高めることができる。
なお、第1の加圧処理は、In−Zn酸化物粉末を押し固めることができればよく、例えば、型と同種で設けられたおもりなどを用いて行えばよい。または、圧縮空気などを用いて高圧で押し固めてもよい。そのほか、公知の技術を用いて第1の加圧処理を行うことができる。なお、第1の加圧処理は、第2の焼成と同時に行っても構わない。
第1の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨(CMP:Chemical Mechanical Polishing)処理などを用いればよい。
こうして得られた板状In−Zn酸化物は、結晶性の高い多結晶In−Zn酸化物となる。
次に、工程S114にて、得られた板状In−Zn酸化物の厚さを確認する。板状In−Zn酸化物が所望の厚さより薄い場合は、工程S111に戻り、板状In−Zn酸化物上にIn−Zn酸化物粉末を敷き詰め、成形する。板状In−Zn酸化物が所望の厚さである場合は、当該板状In−Zn酸化物を以て、スパッタリング用ターゲットとする。以下は、板状In−Zn酸化物が所望の厚さより薄かった場合について説明する。
次に、工程S112にて、板状In−Zn酸化物、および板状In−Zn酸化物上のIn−Zn酸化物粉末に対し第2の加圧処理を行う。その後、工程S113にて、第3の焼成を行い、In−Zn酸化物粉末の分だけ厚さの増した板状In−Zn酸化物を得る。板状In−Zn酸化物は、板状In−Zn酸化物を種結晶として結晶成長させて得られるため、結晶性の高い多結晶In−Zn酸化物となる。
なお、第3の焼成は第2の焼成と同様の条件および方法で行えばよい。また、第2の加圧処理は第1の加圧処理と同様の条件および方法で行えばよい。第2の加圧処理は、第3の焼成と同時に行っても構わない。
再び、工程S114にて、得られた板状In−Zn酸化物の厚さを確認する。
以上の工程によって、結晶の配向性を高めつつ徐々に板状In−Zn酸化物を厚くすることができる。
この板状In−Zn酸化物を厚くする工程をn回(nは自然数)繰り返すことで、所望の厚さ(t)、例えば2mm以上20mm以下、好ましくは3mm以上20mm以下の板状In−Zn酸化物を得ることができる。当該板状In−Zn酸化物を以て、スパッタリング用ターゲットとする。
その後、平坦化処理を行ってもよい。
なお、得られたスパッタリング用ターゲットに対し、第4の焼成を行っても構わない。第4の焼成は第1の焼成と同様の条件および方法で行えばよい。第4の焼成を行うことで、さらに結晶性の高い多結晶In−Zn酸化物を含むスパッタリング用ターゲットを得ることができる。
以上のようにして、a−b面に平行な劈開面を有し、複数の結晶粒を有する多結晶In−Zn酸化物を含み、結晶粒の平均粒径が小さいスパッタリング用ターゲットを作製することができる。
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具体的には、スパッタリング用ターゲットの相対密度が90%以上、95%以上、または99%以上とできる。
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、多結晶In−Zn酸化物を含むスパッタリング用ターゲットを使用する方法について説明する。
図2(A)は、スパッタリング用ターゲット1000にイオン1001が衝突し、スパッタ粒子1002が剥離する様子を示した模式図である。なお、スパッタ粒子1002は、六角形の面がa−b面と平行な面である六角柱状であってもよい。その場合、六角形の面と垂直な方向がc軸方向である(図2(B)参照。)。スパッタ粒子1002は、a−b面と平行な面の直径が1nm以上30nm以下程度となる。なお、イオン1001は、酸素の陽イオンを用いる。また、酸素の陽イオンに加えて、アルゴンの陽イオンを用いてもよい。なお、アルゴンの陽イオンに代えて、その他希ガスの陽イオンを用いてもよい。なお、面の円相当径とは、面の面積と等しい正円の直径をいう。
イオン1001として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。従って、イオン1001がスパッタリング用ターゲット1000の表面に衝突した際に、スパッタリング用ターゲット1000の結晶性が低下すること、または非晶質化することを抑制できる。
剥離されたスパッタ粒子1002は、正に帯電させることが好ましい。スパッタ粒子1002が、正に帯電するタイミングは特に問わないが、具体的にはイオン1001の衝突時に電荷を受け取ることで正に帯電させればよい。または、プラズマが生じている場合、スパッタ粒子1002をプラズマに曝すことで正に帯電させればよい。または、酸素の陽イオンであるイオン1001をスパッタ粒子1002の側面、上面または下面に結合させることで正に帯電させればよい。
以下に、スパッタ粒子が被成膜面に輸送され、堆積する様子を図3と図17を用いて説明する。なお、図17は、スパッタ粒子が帯電していない場合を示し、図3は、スパッタ粒子が正に帯電している場合を示す。
図17より、スパッタ粒子1002が帯電していない場合、スパッタ粒子1002は被成膜面1003に不規則に降り注ぐ。従って、スパッタ粒子1002が既に他のスパッタ粒子1002が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得られるIn−Zn酸化物膜は厚さが均一でなく、結晶の配向もバラバラになる。
なお、被成膜面1003は絶縁表面を有すると好ましい。被成膜面1003が絶縁表面を有することにより、被成膜面1003に堆積したスパッタ粒子1002から正の電荷が消失しにくくなる。ただし、スパッタ粒子1002の堆積速度が正の電荷の消失よりも遅い場合は、被成膜面1003が導電性を有していても構わない。
図3より、スパッタ粒子1002が正に帯電している場合、スパッタ粒子1002は被成膜面1003において、他のスパッタ粒子1002の堆積していない領域に堆積していく。これは、スパッタ粒子1002が正に帯電していることにより、スパッタ粒子1002同士が互いに反発し合うためである。また、このようにして堆積したスパッタ粒子1002の結晶部は、被成膜面1003に垂直な方向にc軸が揃っており、CAAC−OS膜となる。即ち、堆積して得られるIn−Zn酸化物膜は厚さが均一であり、結晶の配向の揃ったIn−Zn酸化物膜となる。このように、スパッタ粒子が、無秩序に堆積するのではなく、正に帯電したスパッタ粒子同士が作用し合って被成膜面に垂直な方向にc軸が揃うように整然と堆積していく。
以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり、結晶の配向の揃ったIn−Zn酸化物膜を成膜することができる。
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、実施の形態2で示した結晶化度の高いIn−Zn酸化物膜を成膜するための成膜装置について説明する。
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図4および図5を用いて説明する。
図4は、枚葉式マルチチャンバーの成膜装置4000の上面図を模式的に示している。成膜装置4000は、基板を収容するカセットポート4101と、基板のアライメントを行うアライメントポート4102と、を備える大気側基板供給室4001と、大気側基板供給室4001から、基板を搬送する大気側基板搬送室4002と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室4003aと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室4003bと、真空中の基板の搬送を行う搬送室4004と、基板の加熱を行う基板加熱室4005と、ターゲットが配置され成膜を行う成膜室4006a、4006b、4006cと、を有する。
なお、カセットポート4101は、図4に示すように複数(図4においては、3つ)有していてもよい。
また、大気側基板搬送室4002は、ロードロック室4003aおよびアンロードロック室4003bと接続され、ロードロック室4003aおよびアンロードロック室4003bは、搬送室4004と接続され、搬送室4004は、基板加熱室4005、成膜室4006a、成膜室4006b、成膜室4006cと接続する。
なお、各室の接続部にはゲートバルブ4104が設けられており、大気側基板供給室4001と、大気側基板搬送室4002を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室4002および搬送室4004は、搬送ロボット4103を有し、ガラス基板を搬送することができる。
また、基板加熱室4005は、プラズマ処理室を兼ねると好ましい。成膜装置4000は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
次に、図4に示す成膜装置4000の一点鎖線X1−X2、一点鎖線Y1−Y2、および一点鎖線Y2−Y3に相当する断面を図5に示す。
図5(A)は、基板加熱室4005と、搬送室4004の断面を示しており、基板加熱室4005は、基板を格納することができる複数の加熱ステージ4105を有している。なお、図5(A)において、加熱ステージ4105は、7段の構成について示すが、これに限定されず、1段以上7段未満の構成や8段以上の構成としてもよい。加熱ステージ4105の段数を増やすことで複数の基板を同時に加熱処理できるため、生産性が向上するため好ましい。また、基板加熱室4005は、バルブを介して真空ポンプ4200と接続されている。真空ポンプ4200としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
また、基板加熱室4005に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)、LRTA(Lamp Rapid Thermal Anneal)などのRTA(Rapid Thermal Anneal)を用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室4005は、マスフローコントローラ4300を介して、精製機4301と接続される。なお、マスフローコントローラ4300および精製機4301は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室4005に導入されるガスは、露点が−80℃以下、好ましくは−100℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス(アルゴンガスなど)を用いる。
搬送室4004は、搬送ロボット4103を有している。搬送ロボット4103は、複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬送室4004は、バルブを介して真空ポンプ4200と、クライオポンプ4201と、接続されている。このような構成とすることで、搬送室4004は、大気圧から低真空または中真空(0.1〜数百Pa程度)まで真空ポンプ4200を用いて排気され、バルブを切り替えて中真空から高真空または超高真空(0.1Pa〜1×10−7Pa)まではクライオポンプ4201を用いて排気される。
また、例えば、クライオポンプ4201は、搬送室4004に対して2台以上並列に接続してもよい。このような構成とすることで、1台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子(または原子)を放出する処理をいう。クライオポンプは、分子(または原子)をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図5(B)は、成膜室4006bと、搬送室4004と、ロードロック室4003aの断面を示している。
ここで、図5(B)を用いて、成膜室(スパッタリング室)の詳細について説明する。図5(B)に示す成膜室4006bは、ターゲット4106と、防着板4107と、基板ステージ4108と、を有する。なお、ここでは基板ステージ4108には、基板4109が設置されている。基板ステージ4108は、図示しないが、基板4109を保持する基板保持機構や、基板4109を裏面から加熱する裏面ヒーター等を備えていてもよい。
なお、基板ステージ4108は、成膜時に床面に対して概略垂直状態に保持され、基板受け渡し時には床面に対して概略水平状態に保持される。なお、図5(B)中において、破線で示す箇所が基板受け渡し時の基板ステージ4108の保持される位置となる。このような構成とすることで成膜時に混入しうるゴミまたはパーティクルが、基板4109に付着する確率を水平状態に保持するよりも抑制することができる。ただし、基板ステージ4108を床面に対して垂直(90°)状態に保持すると、基板4109が落下する可能性があるため、基板ステージ4108は、80°以上90°未満とすることが好ましい。
また、防着板4107は、ターゲット4106からスパッタリングされる粒子が不要な領域に推積することを抑制できる。また、防着板4107は、累積されたスパッタ粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、または防着板4107の表面に凹凸を設けてもよい。
また、成膜室4006bは、ガス加熱機構4302を介してマスフローコントローラ4300と接続され、ガス加熱機構4302はマスフローコントローラ4300を介して精製機4301と接続される。ガス加熱機構4302により、成膜室4006bに導入されるガスを40℃以上400℃以下、好ましくは50℃以上200℃以下に加熱することができる。なお、ガス加熱機構4302、マスフローコントローラ4300、および精製機4301は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室4006bに導入されるガスは、露点が−80℃以下、好ましくは−100℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス(アルゴンガスなど)を用いる。
成膜室4006bに、対向ターゲット式スパッタリング装置を適用してもよい。具体的なスパッタリング用ターゲット、マグネットおよび基板ホルダの位置関係を図6を用いて説明する。
図6(A)乃至図6(D)に示す構成は、いずれも第1のスパッタリング用ターゲット4032a、第2のスパッタリング用ターゲット4032b、第1のカソードマグネット4033a、第2のカソードマグネット4033bおよび基板ホルダ4035を有する。即ち、図6(A)乃至図6(D)は、それぞれ位置関係が異なるのみである。
図6(A)に示す構成は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが平行に向かい合って設けられている。また、第1のカソードマグネット4033aと第2のカソードマグネット4033bとが同じ極性が向かい合うように設けられている。なお、第1のカソードマグネット4033aおよび第2のカソードマグネット4033bのS極が向かい合うように設けられているが、N極が向かい合うように設けられていても構わない。基板ホルダ4035は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが向かい合う領域外の下側に設けられるが、上側に設けられても構わない。また、下側および上側に設けられても構わない。下側および上側に基板ホルダ4035を設けることにより、生産性を高めることができる。なお、基板ホルダ4035の上面が、第1のスパッタリング用ターゲット4032aおよび第2のスパッタリング用ターゲット4032bの上面に垂直となるように設けられているが、基板ホルダ4035を傾けて設けてもよい。図6(A)に示すような位置関係とすることで、堆積速度を高めることができる。
図6(B)に示す構成は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが平行に向かい合って設けられている。また、第1のカソードマグネット4033aと第2のカソードマグネット4033bとが異なる極性が向かい合うように設けられている。基板ホルダ4035は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが向かい合う領域外の下側に設けられるが、上側に設けられても構わない。また、下側および上側に設けられても構わない。下側および上側に基板ホルダ4035を設けることにより、生産性を高めることができる。なお、基板ホルダ4035の上面が、第1のスパッタリング用ターゲット4032aおよび第2のスパッタリング用ターゲット4032bの上面に垂直となるように設けられているが、基板ホルダ4035を傾けて設けてもよい。図6(B)に示すような位置関係とすることで、堆積速度を高めることができる。
図6(C)に示す構成は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが対称に傾いた状態で向かい合って(逆さV字状に)設けられている。また、第1のカソードマグネット4033aと第2のカソードマグネット4033bとが同じ極性が向かい合うように設けられている。なお、第1のカソードマグネット4033aおよび第2のカソードマグネット4033bのS極が向かい合うように設けられているが、N極が向かい合うように設けられていても構わない。基板ホルダ4035は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが向かい合う領域外の下側(ターゲット間距離が広い側)に設けられる。図6(C)に示すような位置関係とすることで、効率よくスパッタ粒子が基板ホルダ4035に降り注ぐため、堆積速度を高めることができる。
図6(D)に示す構成は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが対称に傾いた状態で向かい合って(逆さV字状に)設けられている。また、第1のカソードマグネット4033aと第2のカソードマグネット4033bとが異なる極性が向かい合うように設けられている。基板ホルダ4035は、第1のスパッタリング用ターゲット4032aと第2のスパッタリング用ターゲット4032bとが向かい合う領域外の下側(ターゲット間距離が広い側)に設けられる。図6(D)に示すような位置関係とすることで、効率よくスパッタ粒子が基板ホルダ4035に降り注ぐため、堆積速度を高めることができる。
以上に示した対向ターゲット式スパッタリング装置は、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタ粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
なお、成膜室4006bに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
なお、ガスを導入する直前に精製機を設ける場合、精製機から成膜室4006bまでの配管の長さを10m以下、好ましくは5m以下、さらに好ましくは1m以下とする。配管の長さを10m以下、5m以下または1m以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばSUS316L−EP配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手(UPG継手)を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室4006bは、バルブを介してターボ分子ポンプ4202および真空ポンプ4200と接続される。
また、成膜室4006bは、クライオトラップ4110が設けられる。
クライオトラップ4110は、水などの比較的融点の高い分子(または原子)を吸着することができる機構である。ターボ分子ポンプ4202は大きいサイズの分子(または原子)を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ4110が成膜室4006bに接続された構成としている。クライオトラップ4110の冷凍機の温度は100K以下、好ましくは80K以下とする。また、クライオトラップ4110が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、1段目の冷凍機の温度を100K以下とし、2段目の冷凍機の温度を20K以下とすればよい。
なお、成膜室4006bの排気方法は、これに限定されず、先の搬送室4004に示す排気方法(クライオポンプと真空ポンプとの排気方法)と同様の構成としてもよい。もちろん、搬送室4004の排気方法を成膜室4006bと同様の構成(ターボ分子ポンプと真空ポンプとの排気方法)と同様の構成としてもよい。
なお、上述した搬送室4004、基板加熱室4005、および成膜室4006bの背圧(全圧)、ならびに各気体分子(原子)の分圧は、以下の通りとすると好ましい。とくに、成膜室4006bの背圧、ならびに各気体分子(原子)の分圧は、形成される膜中に不純物が混入され得る可能性があるので、注意する必要がある。
上述した各室の背圧(全圧)は、1×10−4Pa以下、好ましくは3×10−5Pa以下、さらに好ましくは1×10−5Pa以下である。上述した各室の質量電荷比(m/z)が18である気体分子(原子)の分圧は、3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。また、上述した各室のm/zが28である気体分子(原子)の分圧は、3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。また、上述した各室のm/zが44である気体分子(原子)の分圧は、3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計(Q−massともいう。)Qulee CGM−051を用いればよい。
また、上述した搬送室4004、基板加熱室4005、および成膜室4006bは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室4004、基板加熱室4005、および成膜室4006bのリークレートは、3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。また、m/zが18である気体分子(原子)のリークレートが1×10−7Pa・m/s以下、好ましくは3×10−8Pa・m/s以下である。また、m/zが28である気体分子(原子)のリークレートが1×10−5Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。また、m/zが44である気体分子(原子)のリークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室4006bの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置4000を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置4000の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置4000の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは100℃以上450℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、In−Zn酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は2回以上30回以下、好ましくは5回以上15回以下の範囲で繰り返し行うと効果的である。具体的には、温度が40℃以上400℃以下、好ましくは50℃以上200℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を0.1Pa以上10kPa以下、好ましくは1Pa以上1kPa以下、さらに好ましくは5Pa以上100Pa以下とし、圧力を保つ期間を1分以上300分以下、好ましくは5分以上120分以下とすればよい。その後、成膜室を5分以上300分以下、好ましくは10分以上120分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図5(B)に示す搬送室4004、およびロードロック室4003aと、図5(C)に示す大気側基板搬送室4002、および大気側基板供給室4001の詳細について以下説明を行う。なお、図5(C)は、大気側基板搬送室4002、および大気側基板供給室4001の断面を示している。
図5(B)に示す搬送室4004については、図5(A)に示す搬送室4004の記載を参照する。
ロードロック室4003aは、基板受け渡しステージ4111を有する。ロードロック室4003aは、減圧状態から大気まで圧力を上昇させ、ロードロック室4003aの圧力が大気圧になった時に、大気側基板搬送室4002に設けられている搬送ロボット4103から基板受け渡しステージ4111に基板を受け取る。その後、ロードロック室4003aを真空引きし、減圧状態としたのち、搬送室4004に設けられている搬送ロボット4103が基板受け渡しステージ4111から基板を受け取る。
また、ロードロック室4003aは、バルブを介して真空ポンプ4200、およびクライオポンプ4201と接続されている。真空ポンプ4200、およびクライオポンプ4201の排気系の接続方法は、搬送室4004の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図4に示すアンロードロック室4003bは、ロードロック室4003aと同様の構成とすることができる。
大気側基板搬送室4002は、搬送ロボット4103を有する。搬送ロボット4103により、カセットポート4101とロードロック室4003aとの基板の受け渡しを行うことができる。また、大気側基板搬送室4002、および大気側基板供給室4001の上方にHEPAフィルター(High Efficiency Particulate Air Filter)等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室4001は、複数のカセットポート4101を有する。カセットポート4101は、複数の基板を格納することができる。
以上の成膜装置を用いて、In−Zn酸化物膜を成膜することで、In−Zn酸化物膜への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、In−Zn酸化物膜に接する膜を成膜することで、In−Zn酸化物膜に接する膜からIn−Zn酸化物膜へ不純物が混入することを抑制できる。
次に、上述した成膜装置を用いたCAAC−OS膜の成膜方法について説明する。
In−Zn酸化物膜の成膜には、実施の形態1で示したスパッタリング用ターゲットを用いる。
スパッタリング用ターゲットは、表面温度が100℃以下、好ましくは50℃以下、さらに好ましくは室温程度(代表的には25℃)とする。大面積の基板に対応するスパッタリング装置では大面積のスパッタリング用ターゲットを用いることが多い。ところが、大面積に対応した大きさのスパッタリング用ターゲットをつなぎ目なく作製することは困難である。現実には複数のスパッタリング用ターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、スパッタリング用ターゲットの表面温度が高まることでZnなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、スパッタリング用ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属(具体的にはCu)を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にスパッタリング用ターゲットを冷却できる。
In−Zn酸化物膜は、基板加熱温度を100℃以上600℃以下、好ましくは150℃以上550℃以下、さらに好ましくは200℃以上500℃以下とし、酸素ガス雰囲気で成膜する。In−Zn酸化物膜の厚さは、1nm以上40nm以下、好ましくは3nm以上20nm以下とする。成膜時の加熱温度が高いほど、得られるIn−Zn酸化物膜の不純物濃度は低くなる。また、被成膜面でスパッタ粒子のマイグレーションが起こりやすくなるため、In−Zn酸化物膜中の原子配列が整い、高密度化され、結晶化度の高いCAAC−OS膜が成膜されやすくなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶化度の高いCAAC−OS膜が成膜されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、より好ましくは80体積%以上とする。
なお、スパッタリング用ターゲットがZnを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、Znの揮発が起こりにくいIn−Zn酸化物膜を得ることができる。
In−Zn酸化物膜は、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、スパッタリング用ターゲットと基板との距離を100mm以下、好ましくは40mm以下、より好ましくは25mm以下として成膜する。このような条件でIn−Zn酸化物膜を成膜することで、スパッタ粒子と、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてスパッタリング用ターゲットと基板との距離をスパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物濃度を低減できる。
例えば、圧力を0.4Pa、温度を25℃(絶対温度を298K)における平均自由行程は、水素分子(H)が48.7mm、ヘリウム原子(He)が57.9mm、水分子(HO)が31.3mm、メタン分子(CH)が13.2mm、ネオン原子(Ne)が42.3mm、窒素分子(N)が23.2mm、一酸化炭素分子(CO)が16.0mm、酸素分子(O)が26.4mm、アルゴン原子(Ar)が28.3mm、二酸化炭素分子(CO)が10.9mm、クリプトン原子(Kr)が13.4mm、キセノン原子(Xe)が9.6mmである。なお、圧力が2倍になれば平均自由行程は2分の1になり、絶対温度が2倍になれば平均自由行程は2倍になる。
平均自由行程は、圧力、温度および分子(原子)の直径から決まる。圧力および温度を一定とした場合は、分子(原子)の直径が大きいほど平均自由行程は短くなる。なお、各分子(原子)の直径は、Hが0.218nm、Heが0.200nm、HOが0.272nm、CHが0.419nm、Neが0.234nm、Nが0.316nm、COが0.380nm、Oが0.296nm、Arが0.286nm、COが0.460nm、Krが0.415nm、Xeが0.491nmである。
従って、分子(原子)の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込まれた際には、分子(原子)の直径が大きいために結晶化度を低下させる。そのため、例えば、Ar以上の直径を有する分子(原子)は不純物になりやすいといえる。
次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、CAAC−OS膜中の不純物濃度を低減することができる。
加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲気にて加熱処理を行うと、CAAC−OS膜中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
CAAC−OS膜は、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃度を低減することが可能となる。
具体的には、CAAC−OS膜中の水素濃度は、二次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)において、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とすることができる。
また、CAAC−OS膜中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とすることができる。
また、CAAC−OS膜中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とすることができる。
また、CAAC−OS膜は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析によるm/zが2(水素分子など)である気体分子(原子)、m/zが18である気体分子(原子)、m/zが28である気体分子(原子)およびm/zが44である気体分子(原子)の放出量が、それぞれ1×1019個/cm以下、好ましくは1×1018個/cm以下とすることができる。
なお、TDS分析にて放出量を測定する方法については、後述する酸素原子の放出量の測定方法を参照する。
以上のようにして、結晶化度の高いCAAC−OS膜を成膜することができる。
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の一態様に係るトランジスタについて説明する。
図7(A)は本発明の一態様に係るトランジスタの上面図である。図7(A)に示す一点鎖線A1−A2に対応する断面図を図7(B)に示す。また、図7(A)に示す一点鎖線A3−A4に対応する断面図を図7(C)に示す。なお、簡単のため、図7(A)においては、ゲート絶縁膜112などを省略して示す。
図7(B)は、基板100上に設けられた下地絶縁膜102と、下地絶縁膜102上に設けられたゲート電極104と、ゲート電極104上に設けられたゲート絶縁膜112と、ゲート絶縁膜112上にあり、ゲート電極104と重畳して設けられた酸化物半導体膜106と、酸化物半導体膜106上に設けられたソース電極116aおよびドレイン電極116bと、酸化物半導体膜106、ソース電極116aおよびドレイン電極116b上に設けられた保護絶縁膜118と、を有するトランジスタの断面図である。なお、図7(B)では下地絶縁膜102の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜102が設けられない構造としても構わない。
ここで、酸化物半導体膜106は、先の実施の形態で示した結晶化度の高いIn−Zn酸化物膜を適用する。
また、酸化物半導体膜106は、水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。これは、酸化物半導体膜106に含まれる水素が、意図しないキャリアを生成することがあるためである。生成されたキャリアは、トランジスタのオフ電流を増大させ、かつトランジスタの電気特性を変動させる要因となる。
基板100に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI(Silicon On Insulator)基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。
また、基板100として、第5世代(1000mm×1200mmまたは1300mm×1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×2800mm)、第10世代(2880mm×3130mm)などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板100の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板100として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板100として、400℃、好ましくは450℃、さらに好ましくは500℃の温度で1時間加熱処理を行った後の縮み量が10ppm以下、好ましくは5ppm以下、さらに好ましくは3ppm以下である大型ガラス基板を用いればよい。
また、基板100として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板100に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
下地絶縁膜102は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
ゲート電極104は、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、TaおよびWを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
ソース電極116aおよびドレイン電極116bは、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、TaおよびWを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。なお、ソース電極116aとドレイン電極116bは同一組成であってもよいし、異なる組成であってもよい。
なお、ソース電極116aおよびドレイン電極116bが酸化物半導体膜106の下面で接する構造としても構わない。
ゲート絶縁膜112は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
保護絶縁膜118は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
保護絶縁膜118は、例えば、1層目を酸化シリコン膜とし、2層目を窒化シリコン膜とした積層膜とすればよい。この場合、酸化シリコン膜は酸化窒化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、電子スピン共鳴(ESR:Electron Spin Resonance)にてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、TDS(Thermal Desorption Spectroscopy:昇温脱離ガス分光法)分析にて測定すればよい。また、窒化シリコン膜は、酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
保護絶縁膜118は、例えば、1層目を第1の酸化シリコン膜とし、2層目を第2の酸化シリコン膜とし、3層目を窒化シリコン膜とした積層膜とすればよい。この場合、第1の酸化シリコン膜または/およびだい2の酸化シリコン膜は酸化窒化シリコン膜でも構わない。第1の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン膜を用いる。第2の酸化シリコン膜は、過剰酸素を有する酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
過剰酸素を含む酸化シリコン膜とは、加熱処理などによって酸素を放出することができる酸化シリコン膜をいう。また、過剰酸素を有する絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
加熱処理によって酸素を放出する膜は、TDS分析によって1×1018atoms/cm以上、1×1019atoms/cm以上または1×1020atoms/cm以上の酸素(酸素原子数に換算)を放出することもある。
ここで、TDS分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をTDS分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、および測定試料のTDS分析結果から、測定試料の酸素分子の放出量(NO2)は、数式(1)で求めることができる。ここで、TDS分析で得られる質量数32で検出されるガスの全てが酸素分子由来と仮定する。質量数32のものとしてほかにCHOHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
H2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、測定試料をTDS分析したときのイオン強度の積分値である。αは、TDS分析におけるイオン強度に影響する係数である。数式(1)の詳細に関しては、特開平6−275697公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として1×1016atoms/cmの水素原子を含むシリコンウェハを用いて測定した。
また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm以上であることをいう。なお、過酸化ラジカルを含む膜は、ESRにて、g値が2.01近傍に非対称の信号を有することもある。
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン(SiO(X>2))であってもよい。酸素が過剰な酸化シリコン(SiO(X>2))は、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)により測定した値である。
ゲート絶縁膜112および保護絶縁膜118の少なくとも一方は、過剰酸素を含む絶縁膜であると好ましい。
ゲート絶縁膜112および保護絶縁膜118の少なくとも一方が過剰酸素を含む絶縁膜である場合、酸化物半導体膜106の酸素欠損を低減することができる。
なお、図7に示したトランジスタに、バックゲート電極114を設けたものが図8に示すトランジスタである。
図8(A)は本発明の一態様に係るトランジスタの上面図である。図8(A)に示す一点鎖線A1−A2に対応する断面図を図8(B)に示す。また、図8(A)に示す一点鎖線A3−A4に対応する断面図を図8(C)に示す。なお、簡単のため、図8(A)においては、ゲート絶縁膜112などを省略して示す。
図8に示すトランジスタは、バックゲート電極114が設けられたことにより、しきい値電圧の制御が容易となる。また、ゲート電極104とバックゲート電極114とを接続することにより、トランジスタのオン電流を高めることができる。または、バックゲート電極114を負電位(トランジスタのソース電位よりも低い電位)またはソース電位とすることにより、トランジスタのオフ電流を低減することができる。
次に、図7および図8とは異なる構造のトランジスタについて、図9を用いて説明する。
図9(A)は本発明の一態様に係るトランジスタの上面図である。図9(A)に示す一点鎖線C1−C2に対応する断面図を図9(B)に示す。また、図9(A)に示す一点鎖線C3−C4に対応する断面図を図9(C)に示す。なお、簡単のため、図9(A)においては、ゲート絶縁膜312などを省略して示す。
図9(B)は、基板300上に設けられた下地絶縁膜302と、下地絶縁膜302上に設けられた酸化物半導体膜306と、酸化物半導体膜306上に設けられたソース電極316aおよびドレイン電極316bと、酸化物半導体膜306、ソース電極316aおよびドレイン電極316b上に設けられたゲート絶縁膜312と、ゲート絶縁膜312上にあり、酸化物半導体膜306と重畳して設けられたゲート電極304と、を有するトランジスタの断面図である。なお、図9(B)では下地絶縁膜302の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜302が設けられない構造としても構わない。
酸化物半導体膜306は、酸化物半導体膜106の記載を参照する。
基板300は、基板100の記載を参照する。
下地絶縁膜302は、保護絶縁膜118と同様の絶縁膜を用いればよい。なお、下地絶縁膜302を保護絶縁膜118の例として示した積層構造とする場合、積層する順番を反対にすればよい。
なお、下地絶縁膜302は平坦性を有すると好ましい。具体的には、下地絶縁膜302は、平均面粗さ(Ra)が1nm以下、0.3nm以下、または0.1nm以下にできる。
Raとは、JIS B 0601:2001(ISO4287:1997)で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式(2)にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標((x,y,f(x,y))(x,y,f(x,y))(x,y,f(x,y))(x,y,f(x,y))の4点で表される四角形の領域とし、指定面をxy平面に投影した長方形の面積をS、基準面の高さ(指定面の平均の高さ)をZとする。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて測定可能である。
また、下地絶縁膜302は、過剰酸素を含む絶縁膜であると好ましい。
ソース電極316aおよびドレイン電極316bは、ソース電極116aおよびドレイン電極116bの記載を参照する。
なお、ソース電極316aおよびドレイン電極316bが酸化物半導体膜306の下面で接する構造としても構わない。
ゲート絶縁膜312は、ゲート絶縁膜112と同様の絶縁膜を用いればよい。
ゲート電極304は、ゲート電極104の記載を参照する。
なお、図示しないが図9に示すトランジスタの下地絶縁膜302下にバックゲート電極が設けられても構わない。当該バックゲート電極は、バックゲート電極114の記載を参照する。
次に、図7乃至図9とは異なる構造のトランジスタについて、図10を用いて説明する。
図10(A)は本発明の一態様に係るトランジスタの上面図である。図10(A)に示す一点鎖線E1−E2に対応する断面図を図10(B)に示す。また、図10(A)に示す一点鎖線E3−E4に対応する断面図を図10(C)に示す。なお、簡単のため、図10(A)においては、ゲート絶縁膜512などを省略して示す。
図10(B)は、基板500上に設けられた下地絶縁膜502と、下地絶縁膜502上に設けられた酸化物半導体膜506と、酸化物半導体膜506上に設けられたゲート絶縁膜512と、ゲート絶縁膜512上にあり、酸化物半導体膜506と重畳して設けられたゲート電極504と、酸化物半導体膜506およびゲート電極504上に設けられた層間絶縁膜518と、を有するトランジスタの断面図である。なお、図10(B)では下地絶縁膜502の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜502が設けられない構造としても構わない。
図10(B)に示す断面図では、層間絶縁膜518は、酸化物半導体膜506に達する開口部を有し、当該開口部を介して、層間絶縁膜518上に設けられた配線524aおよび配線524bは酸化物半導体膜506と接する。
なお、図10(B)では、ゲート絶縁膜512がゲート電極504と重畳する領域のみに設けられているが、これに限定されない。例えば、ゲート絶縁膜512が酸化物半導体膜506を覆うように設けられていてもよい。また、ゲート電極504の側壁に接して側壁絶縁膜を有しても構わない。
また、ゲート電極504の側壁に接して側壁絶縁膜を設ける場合、酸化物半導体膜506の側壁絶縁膜と重畳する領域は、ゲート電極504と重畳する領域よりも低抵抗であると好ましい。例えば、酸化物半導体膜506のゲート電極504と重畳しない領域は、酸化物半導体膜506を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。酸化物半導体膜506の側壁絶縁膜と重畳する領域が、ゲート電極504と重畳する領域よりも低抵抗であることにより、当該領域をLDD(Lightly Doped Drain)領域として機能する。トランジスタが、LDD領域を有することによって、DIBL(Drain Induced Barrier Lowering)およびホットキャリア劣化を抑制することができる。ただし、酸化物半導体膜506の側壁絶縁膜と重畳する領域をオフセット領域としても構わない。トランジスタが、オフセット領域を有することでも、DIBLおよびホットキャリア劣化を抑制することができる。
酸化物半導体膜506は、酸化物半導体膜106の記載を参照する。
基板500は、基板100の記載を参照する。
下地絶縁膜502は、下地絶縁膜302と同様の絶縁膜を用いればよい。
ゲート絶縁膜512は、ゲート絶縁膜112と同様の絶縁膜を用いればよい。
ゲート電極504は、ゲート電極104の記載を参照する。
層間絶縁膜518は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
配線524aおよび配線524bは、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、TaおよびWを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。なお、配線524aと配線524bは同一組成であってもよいし、異なる組成であってもよい。
なお、図示しないが図10に示すトランジスタの下地絶縁膜502下にバックゲート電極が設けられても構わない。当該バックゲート電極は、バックゲート電極114の記載を参照する。
図10に示すトランジスタは、ゲート電極504と他の配線および電極との重畳する領域が小さいため、寄生容量が発生しにくく、トランジスタのスイッチング特性を高めることができる。また、トランジスタのチャネル長がゲート電極504の幅で決定されるため、チャネル長の小さい、微細なトランジスタを作製しやすい構造である。
図7乃至図10に示したトランジスタは、先の実施の形態で示した結晶化度の高いIn−Zn酸化物膜を酸化物半導体膜として用いたトランジスタである。従って、安定した電気特性を有する。なお、本実施の形態で示したトランジスタを、表示装置、記憶装置、CPUなどの半導体装置へ適用することで、信頼性に優れた半導体装置が実現ができる。
本実施の形態は、他の実施の形態および実施例と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、先の実施の形態で示したトランジスタを適用した表示装置について説明する。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう。)、発光素子(発光表示素子ともいう。)などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機ELなどを含む。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。本実施の形態では、表示装置の一例としてEL素子を用いた表示装置および液晶素子を用いた表示装置について説明する。
なお、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むICなどを実装した状態にあるモジュールとを含む。
また、本実施の形態における表示装置は画像表示デバイス、表示デバイス、または光源(照明装置含む)を指す。また、コネクター、例えばFPC、TCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュールまたは表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
図11は、EL素子を用いた表示装置の一例を示す上面図、断面図および画素の回路図である。
図11(A)は、EL素子を用いた表示装置の上面図である。EL素子を有する表示装置は、基板100と、基板700と、シール材734と、駆動回路735と、駆動回路736と、画素737と、FPC732と、を有する。シール材734は、画素737、駆動回路735および駆動回路736を囲むように基板100と基板700との間に設けられる。なお、駆動回路735または/および駆動回路736をシール材734の外側に設けても構わない。
図11(B)は、図11(A)の一点鎖線M−Nに対応するEL素子を用いた表示装置の断面図である。FPC732は、端子731を介して配線733と接続される。なお、配線733は、ゲート電極104と同一層である。
なお、図11(B)は、トランジスタ741とキャパシタ742とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ742をトランジスタ741のゲート電極、ゲート絶縁膜およびソース電極(ドレイン電極)と同一平面に作製することができる。このように、トランジスタ741とキャパシタ742とを同一平面に設けることにより、表示装置の作製工程を短縮化し、生産性を高めることができる。
図11(B)では、トランジスタ741として、図7に示したトランジスタを適用した例を示す。そのため、トランジスタ741の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。
トランジスタ741およびキャパシタ742上には、絶縁膜720が設けられる。
ここで、絶縁膜720および保護絶縁膜118には、トランジスタ741のソース電極116aに達する開口部が設けられる。
絶縁膜720上には、電極781が設けられる。電極781は、絶縁膜720および保護絶縁膜118に設けられた開口部を介してトランジスタ741のソース電極116aと接する。
電極781上には、電極781に達する開口部を有する隔壁784が設けられる。
隔壁784上には、隔壁784に設けられた開口部で電極781と接する発光層782が設けられる。
発光層782上には、電極783が設けられる。
電極781、発光層782および電極783の重畳する領域が、発光素子719となる。
なお、絶縁膜720は、保護絶縁膜118の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光層は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例えば、第1の中間層、第1の発光層、第2の中間層、第2の発光層、第3の中間層、第3の発光層および第4の中間層の順番で積層した構造とすればよい。このとき、第1の発光層、第2の発光層および第3の発光層に適切な発光色の発光層を用いると演色性の高い、または発光効率の高い、発光素子719を形成することができる。
発光層を複数種積層して設けることで、白色光を得てもよい。図11(B)には示さないが、白色光を着色層を介して取り出す構造としても構わない。
ここでは発光層782を3層および中間層を4層設けた例を示しているが、これに限定されるものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、第1の中間層、第1の発光層、第2の中間層、第2の発光層および第3の中間層のみで構成することもできる。また、第1の中間層、第1の発光層、第2の中間層、第2の発光層、第3の発光層および第4の中間層で構成し、第3の中間層を省いた構造としても構わない。
また、中間層は、正孔注入層、正孔輸送層、電子輸送層および電子注入層などを積層構造で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
電極781は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは、可視光領域(例えば400nm〜800nmの波長範囲)における平均の透過率が70%以上、特に80%以上であることをいう。
電極781としては、例えば、先の実施の形態で示した結晶性の高いIn−Zn酸化物膜を用いればよい。または、電極781としては、In−Zn−W酸化物膜、In−Sn酸化物膜、In酸化物膜、Zn酸化物膜およびSn酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量添加されてもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を用いることもできる。例えば5nmの膜厚を有するAg膜、Mg膜またはAg−Mg合金膜を用いてもよい。
または、電極781は、可視光を効率よく反射する膜が好ましい。電極781は、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッケルを含む膜を用いればよい。
電極783は、電極781として示した膜から選択して用いることができる。ただし、電極781が可視光透過性を有する場合は、電極783が可視光を効率よく反射すると好ましい。また、電極781が可視光を効率よく反射する場合は、電極783が可視光透過性を有すると好ましい。
なお、電極781および電極783を図11(B)に示す構造で設けているが、電極781と電極783を入れ替えても構わない。アノードとして機能する電極には、仕事関数の大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合には、仕事関数を考慮せずに様々な導電膜をアノードに用いることができる。
隔壁784は、保護絶縁膜118の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光素子719と接続するトランジスタ741は、安定した電気特性を有する。そのため、表示品位の高い表示装置を提供することができる。
図11(C)はEL素子を用いた表示装置の画素の回路図である。EL素子を用いた表示装置の画素は、スイッチ素子743と、トランジスタ741と、キャパシタ742と、発光素子719と、を有する。
トランジスタ741のゲートはスイッチ素子743の一端およびキャパシタ742の一端と電気的に接続される。トランジスタ741のソースは発光素子719の一端と電気的に接続される。トランジスタ741のドレインはキャパシタ742の他端と電気的に接続され、電源電位VDDが与えられる。スイッチ素子743の他端は信号線744と電気的に接続される。発光素子719の他端は定電位が与えられる。なお、定電位は接地電位GNDまたはそれより小さい電位とする。
スイッチ素子743としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高い表示装置とすることができる。また、スイッチ素子743として、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いてもよい。スイッチ素子743として当該トランジスタを用いることで、トランジスタ741と同一工程によってスイッチ素子743を作製することができ、表示装置の生産性を高めることができる。
次に、液晶素子を用いた表示装置について説明する。図12は、液晶素子を用いた表示装置の一例を示す断面図および画素の回路図である。
なお、液晶素子を用いた表示装置も、上面図はEL素子を用いた表示装置と概略同様である。図11(A)の一点鎖線M−Nに対応する液晶素子を用いた表示装置の断面図を図12(A)に示す。図12(A)において、FPC732は、端子731を介して配線733と接続される。なお、配線733は、電極791と同一層である。
図12(A)には、トランジスタ751とキャパシタ752とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ752をトランジスタ751のゲート電極、ゲート絶縁膜およびソース電極(ドレイン電極)と同一平面に作製することができる。このように、トランジスタ751とキャパシタ752とを同一平面に設けることにより、表示装置の作製工程を短縮化し、生産性を高めることができる。
トランジスタ751としては、先の実施の形態で示したトランジスタを適用することができる。図12(A)においては、図7に示したトランジスタを適用した例を示す。そのため、トランジスタ751の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。
トランジスタ751およびキャパシタ752上には、絶縁膜721が設けられる。
ここで、絶縁膜721および保護絶縁膜118には、トランジスタ751のドレイン電極116bに達する開口部が設けられる。
絶縁膜721上には、電極791が設けられる。電極791は、絶縁膜721および保護絶縁膜118に設けられた開口部を介してトランジスタ751のドレイン電極116bと接する。
電極791上には、配向膜として機能する絶縁膜792が設けられる。
絶縁膜792上には、液晶層793が設けられる。
液晶層793上には、配向膜として機能する絶縁膜794が設けられる。
絶縁膜794上には、スペーサ795が設けられる。
スペーサ795および絶縁膜794上には、電極796が設けられる。
電極796上には、基板797が設けられる。
なお、絶縁膜721は、保護絶縁膜118の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
液晶層793は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
なお、液晶層793として、ブルー相を示す液晶を用いてもよい。その場合、配向膜として機能する絶縁膜792および絶縁膜794を設けない構成とすればよい。
電極791は、可視光透過性を有する導電膜を用いればよい。
電極791としては、例えば、先の実施の形態で示した結晶性の高いIn−Zn酸化物膜を用いればよい。または、電極791としては、In−Zn−W酸化物膜、In−Sn酸化物膜、In酸化物膜、Zn酸化物膜およびSn酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量添加されてもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を用いることもできる。
または、電極791は、可視光を効率よく反射する膜が好ましい。電極791は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを含む膜を用いればよい。
電極796は、電極791として示した膜から選択して用いることができる。ただし、電極791が可視光透過性を有する場合は、電極796が可視光を効率よく反射すると好ましい。また、電極791が可視光を効率よく反射する場合は、電極796が可視光透過性を有すると好ましい。
なお、電極791および電極796を図12(A)に示す構造で設けているが、電極791と電極796を入れ替えても構わない。
絶縁膜792および絶縁膜794は、有機化合物または無機化合物から選択して用いればよい。
スペーサ795は、有機化合物または無機化合物から選択して用いればよい。なお、スペーサ795の形状は、柱状、球状など様々にとることができる。
電極791、絶縁膜792、液晶層793、絶縁膜794および電極796の重畳する領域が、液晶素子753となる。
基板797は、ガラス、樹脂または金属などを用いればよい。基板797は可とう性を有してもよい。
図12(B)は、液晶素子を用いた表示装置の画素の構成例を示す回路図である。図12(B)に示す画素750は、トランジスタ751と、キャパシタ752と、液晶素子753とを有する。なお、液晶素子とは、一対の電極間に液晶の充填された素子をいう。
トランジスタ751では、ソースおよびドレインの一方が信号線755に電気的に接続され、ゲートが走査線754に電気的に接続されている。
キャパシタ752では、一方の電極がトランジスタ751のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子753では、一方の電極がトランジスタ751のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ752の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子753の他方の電極に与えられる共通電位とが異なる電位であってもよい。
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、先の実施の形態で示した半導体装置を適用した電子機器の例について説明する。
図13(A)は携帯型情報端末である。図13(A)に示す携帯型情報端末は、筐体9300と、ボタン9301と、マイクロフォン9302と、表示部9303と、スピーカ9304と、カメラ9305と、を具備し、携帯型電話機としての機能を有する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部9303に適用することができる。
図13(B)は、ディスプレイである。図13(B)に示すディスプレイは、筐体9310と、表示部9311と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部9311に適用することができる。
図13(C)は、デジタルスチルカメラである。図13(C)に示すデジタルスチルカメラは、筐体9320と、ボタン9321と、マイクロフォン9322と、表示部9323と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部9323に適用することができる。
図13(D)は2つ折り可能な携帯情報端末である。図13(D)に示す2つ折り可能な携帯情報端末は、筐体9630、表示部9631a、表示部9631b、留め具9633、操作スイッチ9638、を有する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部9631aおよび表示部9631bに適用することができる。
なお、表示部9631aまたは/および表示部9631bは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
本発明の一態様に係る半導体装置を用いることで、安定した性能を有する電子機器を提供することができる。
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
本実施例では、多結晶In−Zn酸化物を含むスパッタリング用ターゲットおよびIn−Zn酸化物膜の結晶状態を評価した。
スパッタリング用ターゲットである試料は、実施の形態1で示した方法を適用して作製したものである。ここで、In粉末およびZnO粉末のmol数比を1:1とした。
次に、試料の結晶粒マップを図14(A)に、結晶粒径のヒストグラムを図14(B)に、それぞれ示す。なお、測定した領域は16μm×16μmの四角形で、ステップは0.06μmとした。当該条件においては、結晶粒の粒径が0.06μm未満程度は結晶粒として数えることができない。従って、0.2μm未満として測定される結晶粒は、具体的には0.06μm以上0.2μm未満の結晶粒である。
表1に、EBSDより得られた試料の結晶粒の粒径および個数を示す。
なお、試料に含まれる結晶粒の平均粒径は0.71μmであった。また、全体に対する0.06μm以上1μm未満の結晶粒の割合は80.3%、0.06μm以上0.8μm未満の結晶粒の割合は65.3%、0.06μm以上0.6μm未満の結晶粒の割合は45.8%、0.06μm以上0.4μm未満の結晶粒の割合は22.1%であった。
次に、試料をスパッタリング用ターゲットとし、In−Zn酸化物膜を成膜した。
In−Zn酸化物膜は、石英基板上に100nmの厚さで成膜した。成膜には、DCマグネトロンスパッタリング法を用いた。そのほかの成膜条件は、電力を100W、圧力を0.4Pa、基板加熱温度を200℃、酸素ガスを15sccmとした。
次に、試料をスパッタリング用ターゲットに用いて成膜したIn−Zn酸化物膜に対しX線回折(XRD:X−Ray Diffraction)装置を用い、結晶状態を評価した。測定は、Out−of−plane法による2θ/ωスキャンにて行った。結果を図15に示す。
図15より、In−Zn酸化物膜はいずれも30°近傍にピークを有することがわかった。なお、20°から25°の間に石英基板起因のピークがある。即ち、試料をスパッタリング用ターゲットに用いて成膜した酸化物膜中の結晶が、特定の結晶方位に配向性を有していることがわかった。
次に、In−Zn酸化物膜の断面の原子配列を観察した(図16(A)参照。)。断面の原子配列は、日立透過電子顕微鏡H−9000NARを用い、高分解能TEM像(明視野像および回折像の複合解析像)を観察した。なお、加速電圧300kVとした。
図16(A)より、In−Zn酸化物膜は、上面に平行に規則的な原子配列を有することがわかった。当該観察領域において電子線回折を測定し、回折パターンを図16(B)に示す。なお、電子線回折の測定は、日立電界放出形透過電子顕微鏡HF−2000を用いた。なお、加速電圧は200kVとした。
図16(B)の回折パターンより、最も強い回折を示す回折スポットAの面間距離(d値ともいう。)は0.295nm、回折スポットBのd値は0.266nm、回折スポットCのd値は0.165nmであった。また、スポットO(透過波または原点ともいう。)を基準とし、回折スポットA、回折スポットBおよび回折スポットCが為す角度は、∠AOBが69°、∠AOCが35°、∠BOCが34°であった。
ここで、In−Zn酸化物の結晶面とd値の関係を表2に示す。なお、表2では、InZnOの三方晶およびInZnの六方晶の場合を示す。
また、InZnOの三方晶およびInZnの六方晶において、二種の結晶面の為す角度を表3に示す。
なお、表2および表3を作成するにあたり、JCPDSカードのNo.20−1442、Y. Yan et.al, Appl. Phys. Lett. 73, 2585 (1998)、およびJ. L. F. Da Silva et.al, Phys. Rev. Lett. 100, 255501 (2008)を参考とした。
図16(A)に示す断面像および図16(B)に示す回折パターンより、In−Zn酸化物膜がInZnOの三方晶である場合、回折スポットAは(0 0 9)面、回折スポットBが(1 0 3)面、回折スポットCが(1 0 12)面を示すことがわかる。また、In−Zn酸化物膜がInZnの六方晶である場合、回折スポットAは(0 0 8)面、回折スポットBが(1 0 4)面、回折スポットCが(1 0 12)面を示すことがわかる。従って、最も強い回折を示す回折スポットAが(0 0 9)面または(0 0 8)面を示すことから、In−Zn酸化物膜は、六方晶である場合も、三方晶を六方晶系として表した場合にもc軸配向性を有していることがわかる。
本実施例より、平均粒径の小さい多結晶In−Zn酸化物を含むスパッタリング用ターゲットを用いて成膜したIn−Zn酸化物膜は、高い結晶性を有することがわかる。
100 基板
102 下地絶縁膜
104 ゲート電極
106 酸化物半導体膜
112 ゲート絶縁膜
114 バックゲート電極
116a ソース電極
116b ドレイン電極
118 保護絶縁膜
300 基板
302 下地絶縁膜
304 ゲート電極
306 酸化物半導体膜
312 ゲート絶縁膜
316a ソース電極
316b ドレイン電極
500 基板
502 下地絶縁膜
504 ゲート電極
506 酸化物半導体膜
512 ゲート絶縁膜
518 層間絶縁膜
524a 配線
524b 配線
700 基板
719 発光素子
720 絶縁膜
721 絶縁膜
731 端子
732 FPC
733 配線
734 シール材
735 駆動回路
736 駆動回路
737 画素
741 トランジスタ
742 キャパシタ
743 スイッチ素子
744 信号線
750 画素
751 トランジスタ
752 キャパシタ
753 液晶素子
754 走査線
755 信号線
781 電極
782 発光層
783 電極
784 隔壁
791 電極
792 絶縁膜
793 液晶層
794 絶縁膜
795 スペーサ
796 電極
797 基板
1000 スパッタリング用ターゲット
1001 イオン
1002 スパッタ粒子
1003 被成膜面
4000 成膜装置
4001 大気側基板供給室
4002 大気側基板搬送室
4003a ロードロック室
4003b アンロードロック室
4004 搬送室
4005 基板加熱室
4006a 成膜室
4006b 成膜室
4006c 成膜室
4032a スパッタリング用ターゲット
4032b スパッタリング用ターゲット
4033a カソードマグネット
4033b カソードマグネット
4035 基板ホルダ
4101 カセットポート
4102 アライメントポート
4103 搬送ロボット
4104 ゲートバルブ
4105 加熱ステージ
4106 ターゲット
4107 防着板
4108 基板ステージ
4109 基板
4110 クライオトラップ
4111 ステージ
4200 真空ポンプ
4201 クライオポンプ
4202 ターボ分子ポンプ
4300 マスフローコントローラ
4301 精製機
4302 ガス加熱機構
9300 筐体
9301 ボタン
9302 マイクロフォン
9303 表示部
9304 スピーカ
9305 カメラ
9310 筐体
9311 表示部
9320 筐体
9321 ボタン
9322 マイクロフォン
9323 表示部
9630 筐体
9631a 表示部
9631b 表示部
9633 留め具
9638 操作スイッチ

Claims (2)

  1. 複数の結晶粒を有する多結晶In−Zn酸化物を含むスパッタリング用ターゲットの使用方法であって、
    前記結晶粒は、劈開面を有し、前記結晶粒にイオンを衝突させることによってそれぞれの劈開面からスパッタ粒子を剥離させ、
    前記スパッタ粒子が正に帯電することで、前記スパッタ粒子同士が互いに反発しながら被成膜面に堆積することを特徴とするスパッタリング用ターゲットの使用方法。
  2. 劈開面を有する多結晶In−Zn酸化物を含むスパッタリング用ターゲットにイオンを衝突させて、前記劈開面から剥離した平板状の正に帯電した複数のスパッタ粒子を、互いに反発させながら被成膜面に輸送し、前記被成膜面においては前記平板状の正に帯電した複数のスパッタ粒子が正に帯電していない領域に平板面が付着するように堆積させることを特徴とする酸化物膜の作製方法。
JP2013147428A 2012-07-19 2013-07-16 スパッタリング用ターゲットの使用方法および酸化物膜の作製方法 Expired - Fee Related JP6204094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013147428A JP6204094B2 (ja) 2012-07-19 2013-07-16 スパッタリング用ターゲットの使用方法および酸化物膜の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012160570 2012-07-19
JP2012160570 2012-07-19
JP2013147428A JP6204094B2 (ja) 2012-07-19 2013-07-16 スパッタリング用ターゲットの使用方法および酸化物膜の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017165398A Division JP6460605B2 (ja) 2012-07-19 2017-08-30 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2014037623A JP2014037623A (ja) 2014-02-27
JP2014037623A5 JP2014037623A5 (ja) 2016-09-01
JP6204094B2 true JP6204094B2 (ja) 2017-09-27

Family

ID=49945622

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013147428A Expired - Fee Related JP6204094B2 (ja) 2012-07-19 2013-07-16 スパッタリング用ターゲットの使用方法および酸化物膜の作製方法
JP2017165398A Expired - Fee Related JP6460605B2 (ja) 2012-07-19 2017-08-30 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017165398A Expired - Fee Related JP6460605B2 (ja) 2012-07-19 2017-08-30 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US20140021036A1 (ja)
JP (2) JP6204094B2 (ja)
KR (1) KR20140011945A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003315A (ko) 2011-06-08 2014-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9885108B2 (en) * 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US10557192B2 (en) * 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945887B2 (ja) * 1998-01-30 2007-07-18 Hoya株式会社 導電性酸化物薄膜を有する物品及びその製造方法
JP3628566B2 (ja) * 1999-11-09 2005-03-16 株式会社日鉱マテリアルズ スパッタリングターゲット及びその製造方法
US6669830B1 (en) * 1999-11-25 2003-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and process for producing the sputtering target
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
KR101024177B1 (ko) * 2001-08-02 2011-03-22 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 전도막 및 이들의 제조방법
JP5217051B2 (ja) * 2006-11-27 2013-06-19 オムロン株式会社 薄膜製造方法
WO2010024034A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
JP5296468B2 (ja) * 2008-09-19 2013-09-25 富士フイルム株式会社 成膜方法及び成膜装置
KR101623619B1 (ko) * 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011181722A (ja) * 2010-03-02 2011-09-15 Idemitsu Kosan Co Ltd スパッタリングターゲット
JP2012052227A (ja) * 2010-08-05 2012-03-15 Mitsubishi Materials Corp スパッタリングターゲットの製造方法およびスパッタリングターゲット
KR102637010B1 (ko) * 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2012081591A1 (en) * 2010-12-17 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20140011945A (ko) 2014-01-29
JP6460605B2 (ja) 2019-01-30
US20140021036A1 (en) 2014-01-23
JP2018029186A (ja) 2018-02-22
JP2014037623A (ja) 2014-02-27

Similar Documents

Publication Publication Date Title
JP6204094B2 (ja) スパッタリング用ターゲットの使用方法および酸化物膜の作製方法
JP6005769B2 (ja) スパッタリング用ターゲット
JP5972410B2 (ja) スパッタリング用ターゲット
JP6598959B2 (ja) 酸化物半導体膜の作製方法
US10032872B2 (en) Semiconductor device, method for manufacturing the same, and apparatus for manufacturing semiconductor device
JP2014051736A (ja) スパッタリング用ターゲットの使用方法、酸化物膜の作製方法
JP2014051735A (ja) スパッタリング用ターゲットの作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170831

R150 Certificate of patent or registration of utility model

Ref document number: 6204094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees