JP6197593B2 - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP6197593B2 JP6197593B2 JP2013234600A JP2013234600A JP6197593B2 JP 6197593 B2 JP6197593 B2 JP 6197593B2 JP 2013234600 A JP2013234600 A JP 2013234600A JP 2013234600 A JP2013234600 A JP 2013234600A JP 6197593 B2 JP6197593 B2 JP 6197593B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- contact
- plug
- path
- microphone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 80
- 238000012360 testing method Methods 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 23
- 238000005513 bias potential Methods 0.000 description 22
- 230000006978 adaptation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 206010016322 Feeling abnormal Diseases 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
Description
本発明は、２個のスピーカ用接触部とマイクロフォン用接触部と接地用接触部とが設けられた４極プラグを挿入可能なオーディオジャック（以下、「ジャック」という。）を備える信号処理装置に関する。
近年、例えば携帯型オーディオ装置や、所謂スマートフォンなどの携帯型コンピュータが普及している。これら携帯可能な信号処理装置には、例えばマイクロフォンやヘッドフォンなどを接続するためのジャックが設けられている。このジャックには、例えばマイクロフォンやヘッドフォンなどに係るプラグが挿入され、それら機器と当該信号処理装置とが接続される。
このようなプラグには種々の規格が存在する。例えばエレクトレット・コンデンサ・マイクロフォンやステレオ・イヤフォンは共に所謂３極プラグを備え、モノラル・イヤフォンは２極プラグを備え、ヘッドセットと称されているマイクロフォンとヘッドフォンとが共に設けられた機器は４極プラグを備えている。
ここで信号処理装置のジャック及びジャックに係る回路は、各プラグの規格に応じて構成する必要がある。従って、接続対象の機器に係るプラグの規格の数だけ、信号処理装置にジャックを設ける必要がある。
しかしながら、近年の信号処理装置の小型化の観点からは、一つのジャックで複数種類の規格のプラグに対応可能であることが好ましい。これを可能とするためには、信号処理装置が、ジャックに挿入されたプラグの規格を判定し、その判定結果に基づいてジャックに係る回路構成を切り替える必要がある。
このような事情から、例えば特許文献１には、ジャックに接続されたプラグの規格を判定可能な信号処理装置が提案されている。特許文献１に開示された信号処理装置によれば、ジャックに挿入されたプラグに係る機器を、当該機器のインピーダンスを測定せずに識別することが可能となる。
このようなプラグには種々の規格が存在する。例えばエレクトレット・コンデンサ・マイクロフォンやステレオ・イヤフォンは共に所謂３極プラグを備え、モノラル・イヤフォンは２極プラグを備え、ヘッドセットと称されているマイクロフォンとヘッドフォンとが共に設けられた機器は４極プラグを備えている。
ここで信号処理装置のジャック及びジャックに係る回路は、各プラグの規格に応じて構成する必要がある。従って、接続対象の機器に係るプラグの規格の数だけ、信号処理装置にジャックを設ける必要がある。
しかしながら、近年の信号処理装置の小型化の観点からは、一つのジャックで複数種類の規格のプラグに対応可能であることが好ましい。これを可能とするためには、信号処理装置が、ジャックに挿入されたプラグの規格を判定し、その判定結果に基づいてジャックに係る回路構成を切り替える必要がある。
このような事情から、例えば特許文献１には、ジャックに接続されたプラグの規格を判定可能な信号処理装置が提案されている。特許文献１に開示された信号処理装置によれば、ジャックに挿入されたプラグに係る機器を、当該機器のインピーダンスを測定せずに識別することが可能となる。
ところで、ヘッドセットが備える４極プラグには、同じ４極プラグであってもＣＴＩＡ(Cellular Telephone Industry Association)と称される規格、及び、ＯＭＴＰ(Open Mobile Terminal Platform)と称される規格の２つの規格が存在する。
ＣＴＩＡ規格の４極プラグでは、そのピンの側面にジャックへの挿入方向に沿って、ピン先端から順に、左スピーカ用接触部と、右スピーカ用接触部と、接地用接触部と、マイクロフォン用接触部とが順次形成されている。ＣＴＩＡ規格の４極プラグでは、スリーブ部位と称される部位にマイクロフォン用接触部が形成されている。
他方、ＯＭＴＰ規格の４極プラグでは、そのピンの側面にジャックへの挿入方向に沿って、ピン先端から順に、左スピーカ用接触部と、右スピーカ用接触部と、マイクロフォン用接触部と、接地用接触部とが順次形成されている。ＯＭＴＰ規格の４極プラグでは、スリーブ部位と称される部位に接地用接触部が形成されている。
ここで、同じ４極プラグであっても、プラグの規格とジャックの規格とが不一致の場合、当該プラグに係る機器は正常に機能しない。なお、特許文献１に開示された技術では、４極プラグとしてＣＴＩＡ規格のプラグのみを想定しており（特許文献１における段落００１８、図３、及び図５などを参照）、４極プラグのＣＴＩＡ規格とＯＭＴＰ規格とを識別することはできない。
本発明は、上述した事情に鑑みてなされたものであり、ジャックに挿入された４極プラグの規格を識別可能な信号処理装置を提供することを解決課題の一つとする。
ＣＴＩＡ規格の４極プラグでは、そのピンの側面にジャックへの挿入方向に沿って、ピン先端から順に、左スピーカ用接触部と、右スピーカ用接触部と、接地用接触部と、マイクロフォン用接触部とが順次形成されている。ＣＴＩＡ規格の４極プラグでは、スリーブ部位と称される部位にマイクロフォン用接触部が形成されている。
他方、ＯＭＴＰ規格の４極プラグでは、そのピンの側面にジャックへの挿入方向に沿って、ピン先端から順に、左スピーカ用接触部と、右スピーカ用接触部と、マイクロフォン用接触部と、接地用接触部とが順次形成されている。ＯＭＴＰ規格の４極プラグでは、スリーブ部位と称される部位に接地用接触部が形成されている。
ここで、同じ４極プラグであっても、プラグの規格とジャックの規格とが不一致の場合、当該プラグに係る機器は正常に機能しない。なお、特許文献１に開示された技術では、４極プラグとしてＣＴＩＡ規格のプラグのみを想定しており（特許文献１における段落００１８、図３、及び図５などを参照）、４極プラグのＣＴＩＡ規格とＯＭＴＰ規格とを識別することはできない。
本発明は、上述した事情に鑑みてなされたものであり、ジャックに挿入された４極プラグの規格を識別可能な信号処理装置を提供することを解決課題の一つとする。
以上の課題を解決するために本発明の一態様に係る信号処理装置は、第１スピーカに接続された第１スピーカ用接触部と、第２スピーカに接続された第２スピーカ用接触部と、マイクロフォンに接続されたマイクロフォン用接触部と、接地用接触部とが形成されたプラグのうち、前記マイクロフォン用接触部がスリーブ部位に配置された第１プラグと、前記接地用接触部がスリーブ部位に配置された第２プラグとを挿入可能なジャック部を備える信号処理装置であって、前記第１スピーカ用接触部と接触する第１接点と、前記第２スピーカ用接触部と接触する第２接点と、前記マイクロフォン用接触部及び前記接地用接触部のいずれか一方と接触する第３接点と、前記マイクロフォン用接触部及び前記接地用接触部のいずれか他方と接触する第４接点とが設けられたジャック部と、前記ジャック部に挿入されたプラグに対して、試験信号を所定の経路で供給する信号供給部と、前記プラグが前記ジャック部に挿入されると、前記経路を第１経路に設定して前記試験信号を前記プラグに供給し、その後、前記経路を前記第１経路とは異なる第２経路に設定して前記試験信号を前記プラグに供給するように、前記信号供給部を制御する制御部と、前記第１経路と前記第２経路とに共通のノードにおける電位を、前記試験信号が前記第１経路で前記プラグに供給されたとき、及び、前記試験信号が前記第２経路で前記プラグに供給されたときに検出する電位検出部と、前記ノードの電位に基づいて、前記プラグが前記第１プラグ及び前記第２プラグのいずれのプラグであるかを判定する判定部と、を備えることを特徴とする。
この一態様によれば、当該信号処理装置の回路構成と、プラグの規格とが適合している適合期間に電位検出部により検出される電位と、それらが適合していない不適合期間に電位検出部により検出される電位とに差があることを利用して、プラグの規格を識別することができる。
この一態様によれば、当該信号処理装置の回路構成と、プラグの規格とが適合している適合期間に電位検出部により検出される電位と、それらが適合していない不適合期間に電位検出部により検出される電位とに差があることを利用して、プラグの規格を識別することができる。
前記一態様において、前記第１経路は、前記第３接点の電位をグラウンドに保持し、且つ、前記第４接点に係る電気的接続を開放する経路であり、前記第２経路は、前記第４接点の電位をグラウンドに保持し、且つ、前記第３接点に係る電気的接続を開放する経路であり、前記試験信号は、余弦波の上側ピークから次の上側ピークまでの１波長を単位とする波形から成る信号であり、前記ノードの電位は、前記第１接点に係る電位であることが好ましい。
このようにテスト信号として余弦波の１波長の波形を採用することで、短時間でプラグの判定が終了し、利用者に試験信号が異音として感知され難くなる。また、この余弦波の１波長の波形は、余弦波の上側ピークから次の上側ピークまでの波形であるから、当該試験信号は、その肩の部分がなだらかに変化するものであるため、高調波成分の発生を抑制することができる。
このようにテスト信号として余弦波の１波長の波形を採用することで、短時間でプラグの判定が終了し、利用者に試験信号が異音として感知され難くなる。また、この余弦波の１波長の波形は、余弦波の上側ピークから次の上側ピークまでの波形であるから、当該試験信号は、その肩の部分がなだらかに変化するものであるため、高調波成分の発生を抑制することができる。
前記一態様において、前記信号供給部は、前記試験信号として、前記マイクロフォンのバイアス電源電位を生成するバイアス電源電位発生部を含み、前記第１経路は、前記第３接点の電位をグラウンドに保持し、且つ、前記第４接点の電位を前記マイクロフォンのバイアス電源電位がマイクバイアス抵抗とマイクロフォン抵抗とによって分圧された電位に保持する経路であり、前記第２経路は、前記第４接点の電位をグラウンドに保持し、且つ、前記第３接点の電位を前記マイクロフォンのバイアス電源電位がマイクバイアス抵抗とマイクロフォン抵抗とによって分圧された電位に保持する経路であり、前記ノードの電位は、前記経路を前記第１経路に設定したときには前記第４接点に係る電位であり、前記第２経路に設定したときには前記第３接点に係る電位である、ことが好ましい。
このように構成することで、マイクロフォンのバイアス電源電位が試験信号としても用いられるため、試験信号を別途生成する必要がなく、当該信号処理装置の構成及び処理の簡略化が実現する。
この一態様において、前記第１接点には前記第１スピーカに供給する信号を増幅する第１増幅器が接続されており、前記第２接点には前記第２スピーカに供給する信号を増幅する第２増幅器が接続されており、前記制御部は、前記試験信号を前記プラグに供給するときには、前記第１増幅器及び前記第２増幅器の出力端をハイ・インピーダンスに設定する、ことが好ましい。
このように構成することで、プラグの判定に係る処理中に、第１スピーカ及び第２スピーカに信号が供給されない。これにより、第１スピーカ及び第２スピーカにおいて、試験信号の印加に起因するポップノイズが生じない。従って、第１スピーカ及び第２スピーカに係るヘッドセットを装着しているユーザに何ら異音を感じさせることなく、４極プラグの規格を判定することができる。
以上説明した各態様において、前記判定部は、前記ノードの電位と、所定の閾値との大小関係に基づいて前記判定を行う、ことが好ましい。このように構成することで、簡易な処理でプラグの判定を行うことができるため、処理負担が軽減される。
このように構成することで、マイクロフォンのバイアス電源電位が試験信号としても用いられるため、試験信号を別途生成する必要がなく、当該信号処理装置の構成及び処理の簡略化が実現する。
この一態様において、前記第１接点には前記第１スピーカに供給する信号を増幅する第１増幅器が接続されており、前記第２接点には前記第２スピーカに供給する信号を増幅する第２増幅器が接続されており、前記制御部は、前記試験信号を前記プラグに供給するときには、前記第１増幅器及び前記第２増幅器の出力端をハイ・インピーダンスに設定する、ことが好ましい。
このように構成することで、プラグの判定に係る処理中に、第１スピーカ及び第２スピーカに信号が供給されない。これにより、第１スピーカ及び第２スピーカにおいて、試験信号の印加に起因するポップノイズが生じない。従って、第１スピーカ及び第２スピーカに係るヘッドセットを装着しているユーザに何ら異音を感じさせることなく、４極プラグの規格を判定することができる。
以上説明した各態様において、前記判定部は、前記ノードの電位と、所定の閾値との大小関係に基づいて前記判定を行う、ことが好ましい。このように構成することで、簡易な処理でプラグの判定を行うことができるため、処理負担が軽減される。
［第１実施形態］
以下、本発明の第１実施形態に係る信号処理装置について説明する。図１乃至図４は、本発明の第１実施形態に係る信号処理装置１の回路構成例を示す図である。信号処理装置１は、例えば、ジャック部１１に挿入されたプラグ１００に係るヘッドセットＨＳに供給する音声信号を生成するとともに、同ヘッドセットＨＳのマイクロフォンＭＩＣから供給される音声信号を受信して処理する装置である。
図１及び図２は、ＣＴＩＡ規格のプラグ１００が信号処理装置１のジャック部１１に挿入された例を示しており、図３及び図４は、ＯＭＴＰ規格のプラグ１００が信号処理装置１のジャック部１１に挿入された例を示している。
図１及び図３に示す回路構成はＣＴＩＡ規格に対応する回路構成であり、図２及び図４に示す回路構成はＯＭＴＰ規格に対応する回路構成である。
以下、本発明の第１実施形態に係る信号処理装置について説明する。図１乃至図４は、本発明の第１実施形態に係る信号処理装置１の回路構成例を示す図である。信号処理装置１は、例えば、ジャック部１１に挿入されたプラグ１００に係るヘッドセットＨＳに供給する音声信号を生成するとともに、同ヘッドセットＨＳのマイクロフォンＭＩＣから供給される音声信号を受信して処理する装置である。
図１及び図２は、ＣＴＩＡ規格のプラグ１００が信号処理装置１のジャック部１１に挿入された例を示しており、図３及び図４は、ＯＭＴＰ規格のプラグ１００が信号処理装置１のジャック部１１に挿入された例を示している。
図１及び図３に示す回路構成はＣＴＩＡ規格に対応する回路構成であり、図２及び図４に示す回路構成はＯＭＴＰ規格に対応する回路構成である。
従って、図１及び図４に示す例では、信号処理装置１のジャック部１１に挿入されるプラグ１００の規格と、信号処理装置１の回路構成とが「適合」しており、図２及び図３に示す例では、信号処理装置１のジャック部１１に挿入されるプラグ１００の規格と、信号処理装置１の回路構成とが「不適合」である。なお、本明細書において「適合」とは、本体部１０の接地端６１に、プラグ１００の接地用接触部１００Ｇが接続されることをいい、「不適合」とは、本体部１０の接地端６１に、プラグ１００のマイクロフォン用接触部１００Ｍが接続されることをいう。また、プラグ１００の規格と信号処理装置１の回路構成とが適合している期間を適合期間といい、適合していない期間を不適合期間という。
本第１実施形態に係る信号処理装置１は、ジャック部１１に挿入されたプラグ１００がＣＴＩＡ規格及びＯＭＴＰ規格のいずれの規格であるかを判定する。換言すれば、信号処理装置１は、ジャック部１１に挿入されたプラグ１００におけるマイクロフォン用接触部１００Ｍと接地用接触部１００Ｇとの配置順を判定する。
本第１実施形態に係る信号処理装置１は、ジャック部１１に挿入されたプラグ１００がＣＴＩＡ規格及びＯＭＴＰ規格のいずれの規格であるかを判定する。換言すれば、信号処理装置１は、ジャック部１１に挿入されたプラグ１００におけるマイクロフォン用接触部１００Ｍと接地用接触部１００Ｇとの配置順を判定する。
信号処理装置１は、図１乃至図４に示すように、信号を処理する本体部１０と、例えばヘッドセットなどに係るプラグ１００（ピン１００ｐ）が挿入されるジャック部１１と、を備える。本体部１０については、主としてジャック部１１の機能に関連した要素が図１に示されている。
図１及び図２に示すプラグ１００は、ＣＴＩＡ規格の４極プラグであり、ピン１００ｐの側面には、ジャック部１１への挿入方向に沿って、ピン１００ｐの先端から順に、左スピーカ用接触部１００Ｌと、右スピーカ用接触部１００Ｒと、接地用接触部１００Ｇと、マイクロフォン用接触部１００Ｍとが順次形成されている。
他方、図３及び図４に示すプラグ１００は、ＯＭＴＰ規格の４極プラグであり、ピン１００ｐの側面には、ジャック部１１への挿入方向に沿って、ピン１００ｐの先端から順に、左スピーカ用接触部１００Ｌと、右スピーカ用接触部１００Ｒと、マイクロフォン用接触部１００Ｍと、接地用接触部１００Ｇとが順次形成されている。
図１及び図２に示すプラグ１００は、ＣＴＩＡ規格の４極プラグであり、ピン１００ｐの側面には、ジャック部１１への挿入方向に沿って、ピン１００ｐの先端から順に、左スピーカ用接触部１００Ｌと、右スピーカ用接触部１００Ｒと、接地用接触部１００Ｇと、マイクロフォン用接触部１００Ｍとが順次形成されている。
他方、図３及び図４に示すプラグ１００は、ＯＭＴＰ規格の４極プラグであり、ピン１００ｐの側面には、ジャック部１１への挿入方向に沿って、ピン１００ｐの先端から順に、左スピーカ用接触部１００Ｌと、右スピーカ用接触部１００Ｒと、マイクロフォン用接触部１００Ｍと、接地用接触部１００Ｇとが順次形成されている。
各接触部１００Ｌ、１００Ｒ、１００Ｇ、１００Ｍ同士は、それら間に形成された絶縁部１００ｎによって互いに絶縁されている。ここで、左スピーカ用接触部１００Ｌは、ヘッドフォンにおけるＬチャネルのスピーカＳＰ−Ｌに接続されており、右スピーカ用接触部１００Ｒは、ヘッドフォンにおけるＲチャネルのスピーカＳＰ−Ｒに接続されている。
接地用接触部１００Ｇは、各スピーカＳＰ−Ｌ，ＳＰ−Ｒ及びマイクロフォンＭＩＣの接地端に接続されている。マイクロフォン用接触部１００Ｍは、マイクロフォンＭＩＣに接続されている。
接地用接触部１００Ｇは、各スピーカＳＰ−Ｌ，ＳＰ−Ｒ及びマイクロフォンＭＩＣの接地端に接続されている。マイクロフォン用接触部１００Ｍは、マイクロフォンＭＩＣに接続されている。
信号処理装置１のジャック部１１は、ピン１００ｐに対する接点（例えばバネ式の接点）として、第１接点Ｔ１、第２接点Ｔ２、第３接点Ｔ３、及び第４接点Ｔ４を備える。
図１及び図２に示す例では、プラグ１００がＣＴＩＡ規格のプラグであり、ジャック部１１にピン１００ｐが挿入されると、第１接点Ｔ１は左スピーカ用接触部１００Ｌと接触し、第２接点Ｔ２は右スピーカ用接触部１００Ｒと接触し、第３接点Ｔ３は接地用接触部１００Ｇと接触し、第４接点はマイクロフォン用接触部１００Ｍと接触する。
図３及び図４に示す例では、プラグ１００がＯＭＴＰ規格のプラグであり、ジャック部１１にピン１００ｐが挿入されると、第１接点Ｔ１は左スピーカ用接触部１００Ｌと接触し、第２接点Ｔ２は右スピーカ用接触部１００Ｒと接触し、第３接点はマイクロフォン用接触部１００Ｍと接触し、第４接点は接地用接触部１００Ｇと接触する。
図１及び図２に示す例では、プラグ１００がＣＴＩＡ規格のプラグであり、ジャック部１１にピン１００ｐが挿入されると、第１接点Ｔ１は左スピーカ用接触部１００Ｌと接触し、第２接点Ｔ２は右スピーカ用接触部１００Ｒと接触し、第３接点Ｔ３は接地用接触部１００Ｇと接触し、第４接点はマイクロフォン用接触部１００Ｍと接触する。
図３及び図４に示す例では、プラグ１００がＯＭＴＰ規格のプラグであり、ジャック部１１にピン１００ｐが挿入されると、第１接点Ｔ１は左スピーカ用接触部１００Ｌと接触し、第２接点Ｔ２は右スピーカ用接触部１００Ｒと接触し、第３接点はマイクロフォン用接触部１００Ｍと接触し、第４接点は接地用接触部１００Ｇと接触する。
本体部１０は、図１乃至図４に示すように、制御回路２１と、第１接点Ｔ１の電位（ヘッドフォン抵抗検知電位）ＨＰＤＥＴを検出する電位検出部２５と、試験信号ＳＩＧを発生する試験信号発生部２７と、試験信号ＳＩＧを増幅する試験信号用増幅器３１と、左スピーカに印加する信号（以下、左スピーカ信号という。）ＨＰＯＵＴＬを出力する左スピーカ用増幅器３３Ｌと、右スピーカに供給する信号（以下、右スピーカ信号という。）ＨＰＯＵＴＲを出力する右スピーカ用増幅器３３Ｒと、マイクロフォンからの出力信号（以下、マイクロフォン出力信号という。）ＭＩＣＩＮを増幅するマイクロフォン用増幅器３７と、マイクロフォン・バイアス電源電位（以下、バイアス電位という。）ＭＩＣＢＩＡＳを生成するバイアス電位生成部３９と、当該本体部１０の回路構成を切り替えるスイッチ設定部４１と、左スピーカ信号及び右スピーカ信号を処理する出力信号処理部３０−１と、マイクロフォン用増幅器３７に供給された信号を処理する入力信号処理部３０−２とを有する
左スピーカ用増幅器３３Ｌは、プラグ１００に接続されているヘッドフォンの左右２チャネルのスピーカのうち左スピーカを駆動するための信号ＨＰＯＵＴＬを出力する。
右スピーカ用増幅器３３Ｒは、プラグ１００に接続されているヘッドフォンの左右２チャネルのスピーカのうち右スピーカを駆動するための信号ＨＰＯＵＴＲを出力する。
マイクロフォン用増幅器３７には、マイクロフォン出力信号ＭＩＣＩＮが入力される。マイクロフォン用増幅器３７と、スイッチ設定部４１との間には、デカップリングコンデンサ５１が接続されている。
バイアス電位生成部３９は、制御回路２１からの制御信号に従い、マイクロフォンＭＩＣに与えるバイアス電位ＭＩＣＢＩＡＳを生成する。バイアス電位生成部３９の出力側にはマイクバイアス抵抗Ｒｍｂｓが接続されている。
右スピーカ用増幅器３３Ｒは、プラグ１００に接続されているヘッドフォンの左右２チャネルのスピーカのうち右スピーカを駆動するための信号ＨＰＯＵＴＲを出力する。
マイクロフォン用増幅器３７には、マイクロフォン出力信号ＭＩＣＩＮが入力される。マイクロフォン用増幅器３７と、スイッチ設定部４１との間には、デカップリングコンデンサ５１が接続されている。
バイアス電位生成部３９は、制御回路２１からの制御信号に従い、マイクロフォンＭＩＣに与えるバイアス電位ＭＩＣＢＩＡＳを生成する。バイアス電位生成部３９の出力側にはマイクバイアス抵抗Ｒｍｂｓが接続されている。
スイッチ設定部４１は、本体部１０の回路において試験信号ＳＩＧが流れる「第１経路」と、該第１経路と異なる「第２経路」と、使用するプラグ１００の規格に応じて内部結線を正常な状態とに設定するスイッチである。
第１経路は、第３接点Ｔ３を接地端６１に接続してグラウンドに保持し、且つ、第４接点Ｔ４の電気的接続を開放して成る経路である。以下、この第１経路の設定を第１設定という。
第２経路は、第３接点Ｔ３の電気的接続を開放し、第４接点Ｔ４を接地端６１に接続してグラウンドに保持して成る経路である。以下、この第２経路の設定を第２設定という。
図１及び図３に示す例では、当該本体部１０の回路構成は第１設定に切り替えられている。図２及び図４に示す例では、当該本体部１０の回路構成は第２設定に切り替えられている。
なお、本体部１０に係る回路の一部または全部を、半導体集積回路として構成してもよい。
第１経路は、第３接点Ｔ３を接地端６１に接続してグラウンドに保持し、且つ、第４接点Ｔ４の電気的接続を開放して成る経路である。以下、この第１経路の設定を第１設定という。
第２経路は、第３接点Ｔ３の電気的接続を開放し、第４接点Ｔ４を接地端６１に接続してグラウンドに保持して成る経路である。以下、この第２経路の設定を第２設定という。
図１及び図３に示す例では、当該本体部１０の回路構成は第１設定に切り替えられている。図２及び図４に示す例では、当該本体部１０の回路構成は第２設定に切り替えられている。
なお、本体部１０に係る回路の一部または全部を、半導体集積回路として構成してもよい。
試験信号発生部２７は、プラグ１００の規格を判定するための試験信号ＳＩＧを生成する。図５は、試験信号ＳＩＧ及び電位ＨＰＤＥＴの一例を示す図である。
本第１実施形態では、第１設定に係る回路構成にて試験信号ＳＩＧを左スピーカＳＰ−Ｌの一方端に印加する第１期間、及び、第２設定に係る回路構成にて試験信号ＳＩＧを左スピーカＳＰ−Ｌの一方端に印加する第２期間の両期間において、第１接点Ｔ１の電位ＨＰＤＥＴを検出する。
ここで試験信号ＳＩＧとは、連続する余弦波から１波長の波形を切り出した部分を含む波形の信号である。より具体的には、試験信号ＳＩＧは、余弦波の上側ピーク（第１の上側ピーク）から次の上側ピーク（第２の上側ピーク）までの１波長の波形を切り出して、第１の上側ピークと第２の上側ピークが接地電位ＧＮＤとなるようにレベルシフトさせたものである。
本第１実施形態では、第１設定に係る回路構成にて試験信号ＳＩＧを左スピーカＳＰ−Ｌの一方端に印加する第１期間、及び、第２設定に係る回路構成にて試験信号ＳＩＧを左スピーカＳＰ−Ｌの一方端に印加する第２期間の両期間において、第１接点Ｔ１の電位ＨＰＤＥＴを検出する。
ここで試験信号ＳＩＧとは、連続する余弦波から１波長の波形を切り出した部分を含む波形の信号である。より具体的には、試験信号ＳＩＧは、余弦波の上側ピーク（第１の上側ピーク）から次の上側ピーク（第２の上側ピーク）までの１波長の波形を切り出して、第１の上側ピークと第２の上側ピークが接地電位ＧＮＤとなるようにレベルシフトさせたものである。
このような試験信号ＳＩＧを生成するのは、利用者に異音（ポップノイズ）を感じさせないためである。試験信号ＳＩＧを左スピーカＳＰ−Ｌまたは右スピーカＳＰ−Ｒに印加したときに、当該スピーカＳＰ−Ｌ，ＳＰ−Ｒに係るヘッドフォンを装着しているユーザに異音（ポップノイズ）が聞こえないようにするためには、１）試験信号ＳＩＧの周波数成分を可聴帯域において人の聴覚で感じられない程度に小さくすること、２）試験信号ＳＩＧの振幅を人の聴覚で感じられない程度に小さくすることが必要である。
しかしながら、人の聴覚で感じられない程度に試験信号ＳＩＧの振幅を小さくすると、例えばヘッドフォン抵抗Ｒｈｐを計測する際にＳＮ比が低下し、測定されたインピーダンスが不正確になってしまう。また、例えば試験信号ＳＩＧの波形を矩形波または正弦波にすると、試験信号ＳＩＧの周波数成分はその高調波において大きなエネルギーを持つため、人の聴覚で感じられ易くなってしまう。
そこで、本第１実施形態では、試験信号ＳＩＧとして、低周波の余弦波を用いることで、高調波成分を殆ど発生しないようにした。
しかしながら、人の聴覚で感じられない程度に試験信号ＳＩＧの振幅を小さくすると、例えばヘッドフォン抵抗Ｒｈｐを計測する際にＳＮ比が低下し、測定されたインピーダンスが不正確になってしまう。また、例えば試験信号ＳＩＧの波形を矩形波または正弦波にすると、試験信号ＳＩＧの周波数成分はその高調波において大きなエネルギーを持つため、人の聴覚で感じられ易くなってしまう。
そこで、本第１実施形態では、試験信号ＳＩＧとして、低周波の余弦波を用いることで、高調波成分を殆ど発生しないようにした。
以下、試験信号ＳＩＧを用いたプラグ１００の規格判定に係る処理について詳細に説明する。
図５は、ジャック部１１にＣＴＩＡ規格のプラグ１００（ピン１００ｐ）が挿入されたときの第１期間及び第２期間に、電位検出部２５によって検出される電位ＨＰＤＥＴの波形を示す図である。図６は、ジャック部１１にＯＭＴＰ規格のプラグ１００（ピン１００ｐ）が挿入されたときの第１期間及び第２期間に、電位検出部２５によって検出される電位ＨＰＤＥＴの波形を示す図である。
図５に示す第１期間及び図６に示す第２期間は適合期間である。他方、図５に示す第２期間及び図６に示す第１期間は不適合期間である。
図５は、ジャック部１１にＣＴＩＡ規格のプラグ１００（ピン１００ｐ）が挿入されたときの第１期間及び第２期間に、電位検出部２５によって検出される電位ＨＰＤＥＴの波形を示す図である。図６は、ジャック部１１にＯＭＴＰ規格のプラグ１００（ピン１００ｐ）が挿入されたときの第１期間及び第２期間に、電位検出部２５によって検出される電位ＨＰＤＥＴの波形を示す図である。
図５に示す第１期間及び図６に示す第２期間は適合期間である。他方、図５に示す第２期間及び図６に示す第１期間は不適合期間である。
まず、ジャック部１１にプラグ１００（ピン１００ｐ）が挿入されると、制御回路２１は、スイッチ設定部４１を制御して本体部１０の回路構成を第１設定に切り替える（第１設定切り替えステップ）と共に、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒに対して、それらの出力端を所謂ハイ・インピーダンス状態に設定するコントロール信号ＣＴＬを供給する。
さらに、制御回路２１は、試験信号発生部２７に試験信号ＳＩＧを発生させて左スピーカＳＰ−Ｌ（ヘッドフォン抵抗Ｒｈｐ）の一方端に印加し（試験信号印加ステップ）、電位検出部２５によって第１接点Ｔ１の電位ＨＰＤＥＴを検出する（電位検出ステップ）。以上、第１期間における主な処理である。
続いて、制御回路２１は、スイッチ設定部４１を制御して当該本体部１０の回路構成を第２設定に切り替える（第２設定切り替えステップ）。
さらに、制御回路２１は、試験信号発生部２７に試験信号ＳＩＧを発生させて左スピーカ（ヘッドフォン抵抗Ｒｈｐ）の一方端に印加し（試験信号印加ステップ）、電位検出部２５によって第１接点Ｔ１の電位ＨＰＤＥＴを検出する（電位検出ステップ）。以上、第２期間における主な処理である。
そして、制御回路２１は、第１期間及び第２期間でそれぞれ検出した電位ＨＰＤＥＴのピーク値Ｖｐと、所定の閾値Ｖｔｈとの大小関係を特定し、該特定結果に基づいてプラグ１００の規格を判定する（判定ステップ）。以下、判定ステップについて詳細に説明する。
さらに、制御回路２１は、試験信号発生部２７に試験信号ＳＩＧを発生させて左スピーカＳＰ−Ｌ（ヘッドフォン抵抗Ｒｈｐ）の一方端に印加し（試験信号印加ステップ）、電位検出部２５によって第１接点Ｔ１の電位ＨＰＤＥＴを検出する（電位検出ステップ）。以上、第１期間における主な処理である。
続いて、制御回路２１は、スイッチ設定部４１を制御して当該本体部１０の回路構成を第２設定に切り替える（第２設定切り替えステップ）。
さらに、制御回路２１は、試験信号発生部２７に試験信号ＳＩＧを発生させて左スピーカ（ヘッドフォン抵抗Ｒｈｐ）の一方端に印加し（試験信号印加ステップ）、電位検出部２５によって第１接点Ｔ１の電位ＨＰＤＥＴを検出する（電位検出ステップ）。以上、第２期間における主な処理である。
そして、制御回路２１は、第１期間及び第２期間でそれぞれ検出した電位ＨＰＤＥＴのピーク値Ｖｐと、所定の閾値Ｖｔｈとの大小関係を特定し、該特定結果に基づいてプラグ１００の規格を判定する（判定ステップ）。以下、判定ステップについて詳細に説明する。
まず適合期間における電位ＨＰＤＥＴの波形について説明する。上述したように図５に示す第１期間、及び図６に示す第２期間が適合期間である。
適合期間において、電位検出部２５によって検出された電位ＨＰＤＥＴのピーク値の絶対値は、不適合期間におけるそれと比べて小さい。換言すれば、適合期間における電位ＨＰＤＥＴのピーク値Ｖｈと、不適合期間における電位ＨＰＤＥＴのピーク値Ｖｈｍと、試験信号ＳＩＧのピーク値Ｖｓｉｇとは、下記（式１）の関係を満たす。
|Ｖｈ|＜|Ｖｈｍ|＜|Ｖｓｉｇ| …（式１）
適合期間において、電位検出部２５によって検出された電位ＨＰＤＥＴのピーク値の絶対値は、不適合期間におけるそれと比べて小さい。換言すれば、適合期間における電位ＨＰＤＥＴのピーク値Ｖｈと、不適合期間における電位ＨＰＤＥＴのピーク値Ｖｈｍと、試験信号ＳＩＧのピーク値Ｖｓｉｇとは、下記（式１）の関係を満たす。
|Ｖｈ|＜|Ｖｈｍ|＜|Ｖｓｉｇ| …（式１）
このような関係となるのは、主として次の理由による。まず、適合期間（図５に示す第１期間、図６に示す第２期間）において、左スピーカ（ヘッドフォン抵抗Ｒｈｐ）の一方端に試験信号ＳＩＧが印加されると、当該試験信号ＳＩＧは高電位側から低電位側へ流れる。具体的には図１及び図４に示すように、試験信号ＳＩＧは、スイッチ設定部４１による接地端６１、左スピーカＳＰ−Ｌ（ヘッドフォン抵抗Ｒｈｐ）、及び基準抵抗Ｒｒｅｆをこの順に流れ、試験信号用増幅器３１の出力端に至る。そして当該適合期間の中間時点（図５に示す測定タイミングＴｍ１、図６に示す測定タイミングＴｍ２）において、電位ＨＰＤＥＴはピーク値Ｖｈをとる。ここで適合期間に係る回路構成（図１及び図４に示す回路構成）を鑑みると、ピーク値Ｖｈは下記（式２）によって表される値である。
本例において、Ｒｈｐは例えば１６Ω程度であり、Ｒｒｅｆは例えば２００Ω程度であるため、Ｖｈの値は、図５及び図６に示すようにＶｓｉｇよりも大幅に小さい値となる。
なお、Ｖｈ、Ｖｓｉｇ、及びＲｒｅｆの値は、信号処理装置１にとって既知であるため、（式２）を用いることでＲｈｐの値を算出することが可能である。
本例において、Ｒｈｐは例えば１６Ω程度であり、Ｒｒｅｆは例えば２００Ω程度であるため、Ｖｈの値は、図５及び図６に示すようにＶｓｉｇよりも大幅に小さい値となる。
なお、Ｖｈ、Ｖｓｉｇ、及びＲｒｅｆの値は、信号処理装置１にとって既知であるため、（式２）を用いることでＲｈｐの値を算出することが可能である。
他方、不適合期間（図５に示す第２期間、図６に示す第１期間）における電位ＨＰＤＥＴの波形は次のようになる。
不適合期間において、左スピーカ（ヘッドフォン抵抗Ｒｈｐ）の一方端に試験信号ＳＩＧが印加されると、当該試験信号ＳＩＧは高電位側から低電位側へ流れる。具体的には図２及び図３に示すように、試験信号ＳＩＧは、スイッチ設定部４１による接地端６１、マイクロフォンＭＩＣ（順方向インピーダンスＲｍｉｃ＿ｆ）、左スピーカＳＰ−Ｌ（ヘッドフォン抵抗Ｒｈｐ）、及び基準抵抗Ｒｒｅｆをこの順に流れ、試験信号用増幅器３１の出力端に至る。そして不適合期間の中間時点（図５に示す測定タイミングＴｍ２、図６に示す測定タイミングＴｍ１）において、電位ＨＰＤＥＴはピーク値Ｖｈｍをとる。ここで不適合期間に係る回路構成（図２及び図３に示す回路構成）を鑑みると、ピーク値Ｖｈｍは下記（式３）によって表される値である。
不適合期間において、左スピーカ（ヘッドフォン抵抗Ｒｈｐ）の一方端に試験信号ＳＩＧが印加されると、当該試験信号ＳＩＧは高電位側から低電位側へ流れる。具体的には図２及び図３に示すように、試験信号ＳＩＧは、スイッチ設定部４１による接地端６１、マイクロフォンＭＩＣ（順方向インピーダンスＲｍｉｃ＿ｆ）、左スピーカＳＰ−Ｌ（ヘッドフォン抵抗Ｒｈｐ）、及び基準抵抗Ｒｒｅｆをこの順に流れ、試験信号用増幅器３１の出力端に至る。そして不適合期間の中間時点（図５に示す測定タイミングＴｍ２、図６に示す測定タイミングＴｍ１）において、電位ＨＰＤＥＴはピーク値Ｖｈｍをとる。ここで不適合期間に係る回路構成（図２及び図３に示す回路構成）を鑑みると、ピーク値Ｖｈｍは下記（式３）によって表される値である。
Ｒｍｉｃ＿ｆ及びＲｍｉｃ＿ｒ（後述）は共にマイクロフォンＭＩＣの抵抗（以下、マイクロフォン抵抗という。）を示している。ここでマイクロフォン抵抗について説明する。本実施形態においてマイクロフォンＭＩＣとして想定しているマイクロフォンは、例えば圧電素子により音声信号を電気信号に変換するマイクフォンであり、具体的にはエレクトレットコンデンサマイクロフォン（Electret Condenser Microphone;ECM)等である。マイクロフォン抵抗は、マイクロフォンＭＩＣのプラス端側からマイナス端側へ電流が流れるときの抵抗（以下、順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆという。）と、マイナス端側からプラス端側へ電流が流れるときの抵抗（以下、逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒという。）とでその値が異なる。
図７は、マイクロフォン抵抗の値と、「端子間電圧」との関係を示す図である。ここで「端子間電圧」とは、マイクロフォンＭＩＣのプラス端の電位から、マイナス端の電位を減算して求まる値である。同図に示すように、順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆは、概ね端子間電圧の大きさに比例して大きくなるが、逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒは、端子間電圧の大きさに関わらず概ね一定の値である。
また、逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒの値は、通常、順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆの値よりも小さい。
本例では、ヘッドフォン抵抗Ｒｈｐは例えば１６Ω程度であり、基準抵抗Ｒｒｅｆは例えば２００Ω程度であるところ、マイクロフォンＭＩＣの順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆは例えば数ｋΩ乃至数１０ｋΩ程度と格段に大きい抵抗値である。
また、逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒの値は、通常、順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆの値よりも小さい。
本例では、ヘッドフォン抵抗Ｒｈｐは例えば１６Ω程度であり、基準抵抗Ｒｒｅｆは例えば２００Ω程度であるところ、マイクロフォンＭＩＣの順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆは例えば数ｋΩ乃至数１０ｋΩ程度と格段に大きい抵抗値である。
従って、（式３）における右辺の分数式は、（式２）におけるそれと比較して、より１に近い値となることから、不適合期間に電位検出部２５によって検出されるピーク値Ｖｈｍの絶対値は、適合期間に電位検出部２５によって検出されるピーク値Ｖｈの絶対値より大きい値となる。
ここで話を判定ステップにおける処理に戻す。本第１実施形態では、このように適合期間と不適合期間とで、電位ＨＰＤＥＴのピーク値の絶対値が大きく異なる点を利用して、プラグ１００の規格を識別する。
具体的には、電位ＨＰＤＥＴのピーク値Ｖｈとピーク値Ｖｈｍとの間の所定値（以下、閾値Ｖｔｈという。）を、制御回路２１のメモリ（不図示）に予め記憶させておき、制御回路２１は、第１期間及び第２期間に検出した電位ＨＰＤＥＴのピーク値をそれぞれ閾値Ｖｔｈと比較し、該比較結果に基づいてプラグ１００の規格を判定する。
ここで話を判定ステップにおける処理に戻す。本第１実施形態では、このように適合期間と不適合期間とで、電位ＨＰＤＥＴのピーク値の絶対値が大きく異なる点を利用して、プラグ１００の規格を識別する。
具体的には、電位ＨＰＤＥＴのピーク値Ｖｈとピーク値Ｖｈｍとの間の所定値（以下、閾値Ｖｔｈという。）を、制御回路２１のメモリ（不図示）に予め記憶させておき、制御回路２１は、第１期間及び第２期間に検出した電位ＨＰＤＥＴのピーク値をそれぞれ閾値Ｖｔｈと比較し、該比較結果に基づいてプラグ１００の規格を判定する。
具体的には、第１期間において｜Ｖｐ｜＜｜Ｖｔｈ｜であり且つ第２期間において｜Ｖｔｈ｜＜｜Ｖｐ｜のとき（電位ＨＰＤＥＴが図５に示す波形のとき）、第１期間が適合期間であり且つ第２期間が不適合期間である。これは、ＣＴＩＡ規格に対応する第１期間が適合期間であることを意味するので、プラグ１００はＣＴＩＡ規格のプラグであると判定できる。
他方、第１期間において｜Ｖｔｈ｜＜｜Ｖｐ｜であり且つ第２期間において｜Ｖｐ｜＜｜Ｖｔｈ｜のとき（電位ＨＰＤＥＴが図６に示す波形のとき）、第１期間が不適合期間であり且つ第２期間が適合期間である。これは、ＯＭＴＰ規格に対応する第２期間が適合期間であることを意味するので、プラグ１００はＯＭＴＰ規格のプラグであると判定できる。
他方、第１期間において｜Ｖｔｈ｜＜｜Ｖｐ｜であり且つ第２期間において｜Ｖｐ｜＜｜Ｖｔｈ｜のとき（電位ＨＰＤＥＴが図６に示す波形のとき）、第１期間が不適合期間であり且つ第２期間が適合期間である。これは、ＯＭＴＰ規格に対応する第２期間が適合期間であることを意味するので、プラグ１００はＯＭＴＰ規格のプラグであると判定できる。
つまり、制御回路２１は、第１期間において｜Ｖｐ｜＜｜Ｖｔｈ｜であり且つ第２期間において｜Ｖｔｈ｜＜｜Ｖｐ｜である場合に、当該プラグ１００をＣＴＩＡ規格のプラグであると判定する。また、制御回路２１は、第１期間において｜Ｖｔｈ｜＜｜Ｖｐ｜であり且つ第２期間において｜Ｖｐ｜＜｜Ｖｔｈ｜である場合に、当該プラグ１００をＯＭＴＰ規格のプラグであると判定する。
以上説明したように、本発明の第１実施形態によれば、ジャックに挿入された４極プラグの規格（ＣＴＩＡ規格、ＯＭＴＰ規格）を識別可能な信号処理装置１を提供することができる。
さらに、本発明の第１実施形態に係る信号処理装置１によれば、上述したように試験信号ＳＩＧを生成することで、ヘッドセットＨＳの左スピーカＳＰ−Ｌに試験信号ＳＩＧを印加するにも関わらず、当該左スピーカＳＰ−Ｌのユーザに何ら異音（ポップノイズ）を感じさせることなく、４極プラグの規格を判定することができる。
なお、話を（式３）に戻すが、同式中のＶｈｍ、Ｖｓｉｇ、及びＲｒｅｆの値は、信号処理装置１にとって既知であり、Ｒｈｐは（式２）を用いて算出できる値であるので、（式３）を用いて順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆの値を算出することができる。
さらに、本発明の第１実施形態に係る信号処理装置１によれば、上述したように試験信号ＳＩＧを生成することで、ヘッドセットＨＳの左スピーカＳＰ−Ｌに試験信号ＳＩＧを印加するにも関わらず、当該左スピーカＳＰ−Ｌのユーザに何ら異音（ポップノイズ）を感じさせることなく、４極プラグの規格を判定することができる。
なお、話を（式３）に戻すが、同式中のＶｈｍ、Ｖｓｉｇ、及びＲｒｅｆの値は、信号処理装置１にとって既知であり、Ｒｈｐは（式２）を用いて算出できる値であるので、（式３）を用いて順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆの値を算出することができる。
［第２実施形態］
以下、本発明の第２実施形態に係る信号処理装置について説明する。図８乃至図１１は、本発明の第２実施形態に係る信号処理装置１Ａの回路構成例を示す図である。
本第２実施形態に係る信号処理装置１Ａでは、順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆと、逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒとの大きさの相違を利用してプラグ１００の規格を判定する。
第１実施形態に係る信号処理装置１との主な相違点は、ジャック部１１に挿入されたプラグ１００の規格を判定する方法及び回路構成である。説明の重複を避けるため、第１実施形態に係る信号処理装置１と同様の構成要素については同様の符号を付して説明を省略する。
以下、本発明の第２実施形態に係る信号処理装置について説明する。図８乃至図１１は、本発明の第２実施形態に係る信号処理装置１Ａの回路構成例を示す図である。
本第２実施形態に係る信号処理装置１Ａでは、順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆと、逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒとの大きさの相違を利用してプラグ１００の規格を判定する。
第１実施形態に係る信号処理装置１との主な相違点は、ジャック部１１に挿入されたプラグ１００の規格を判定する方法及び回路構成である。説明の重複を避けるため、第１実施形態に係る信号処理装置１と同様の構成要素については同様の符号を付して説明を省略する。
図８及び図９は、ＣＴＩＡ規格のプラグ１００が信号処理装置１Ａのジャック部１１に挿入された例を示しており、図１０及び図１１は、ＯＭＴＰ規格のプラグ１００が信号処理装置１Ａのジャック部１１に挿入された例を示している。
図８及び図１１に示す回路構成は、適合期間に係る回路構成である。図９及び図１０に示す回路構成は、不適合期間に係る回路構成である。
図８及び図１１に示す回路構成は、適合期間に係る回路構成である。図９及び図１０に示す回路構成は、不適合期間に係る回路構成である。
本第２実施形態に係る信号処理装置１Ａの本体部１０は、図８乃至図１１に示すように、制御回路２１Ａと、第３接点Ｔ３または第４接点Ｔ４の電位（マイクロフォン抵抗検知電位）ＭＩＣＤＥＴを検出する電位検出部２３と、左スピーカ信号ＨＰＯＵＴＬを出力する左スピーカ用増幅器３３Ｌと、右スピーカ信号ＨＰＯＵＴＲを出力する右スピーカ用増幅器３３Ｒと、マイクロフォン出力信号ＭＩＣＩＮを増幅するマイクロフォン用増幅器３７と、正電圧であるバイアス電位ＭＩＣＢＩＡＳを生成するバイアス電位生成部３９と、スイッチ設定部４１とを有する。
制御回路２１Ａは、ジャック部１１にプラグ１００が挿入されると、当該プラグ１００の規格を識別する処理を行う。このとき制御回路２１Ａは、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒに対して、それらの出力端を所謂ハイ・インピーダンス状態に設定するコントロール信号ＣＴＬを供給する。
これにより、当該プラグ１００の規格を識別する処理において、ヘッドセットＨＳ側に試験信号（本第２実施形態ではバイアス電位ＭＩＣＢＩＡＳを利用）を印加しても、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒには信号が流れない。従って、当該左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒにおける異音（ポップノイズ）の発生が防止される。
これにより、当該プラグ１００の規格を識別する処理において、ヘッドセットＨＳ側に試験信号（本第２実施形態ではバイアス電位ＭＩＣＢＩＡＳを利用）を印加しても、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒには信号が流れない。従って、当該左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒにおける異音（ポップノイズ）の発生が防止される。
本第２実施形態に係る信号処理装置１Ａにおいては、第１設定は、第３接点Ｔ３を接地端６１に接続して当該第３接点Ｔ３の電位をグラウンドに保持し、且つ、第４接点Ｔ４をバイアス電位生成部３９の出力端に接続してバイアス電位ＭＩＣＢＩＡＳに保持する設定である。第２設定は、第４接点Ｔ４を接地端６１に接続して当該第４接点Ｔ４の電位をグラウンドに保持し、且つ、第３接点Ｔ３をバイアス電位生成部３９の出力端に接続してバイアス電位ＭＩＣＢＩＡＳに保持する設定である。
以下、本第２実施形態に係る信号処理装置１Ａによるプラグ１００の規格判定に係る処理について詳細に説明する。
まず、ジャック部１１にプラグ１００が挿入されると、制御回路２１Ａは、スイッチ設定部４１を制御して本体部１０の回路構成を第１設定に切り替える（第１設定切り替えステップ）。また、制御回路２１Ａは、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力端をハイ・インピーダンス状態に設定する（ハイ・インピーダンス設定ステップ）。例えば、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒの一方端に係る電気的接続を開放し、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力側に電流が流れ込まないようにする。
さらに制御回路２１Ａは、バイアス電位ＭＩＣＢＩＡＳを第４接点Ｔ４を介してピン１００ｐに印加し（試験信号印加ステップ）、電位検出部２３によってバイアス電位生成部３９の出力端の電位がマイクバイアス抵抗Ｒｍｂｓとマイクロフォン抵抗Ｒｍｉｃ＿ｆまたはＲｍｉｃ＿ｒとによって分圧された電位ＭＩＣＤＥＴを検出する（電位検出ステップ）。以上、第１期間における主な処理である。
続いて、制御回路２１Ａは、スイッチ設定部４１を制御して本体部１０の回路構成を第２設定に切り替える（第２設定切り替えステップ）。また、制御回路２１Ａは、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力端をハイ・インピーダンス状態に設定する（ハイ・インピーダンス設定ステップ）。
続いて、制御回路２１Ａは、バイアス電位ＭＩＣＢＩＡＳを第３接点Ｔ３を介してピン１００ｐに印加し（試験信号印加ステップ）、電位検出部２３によってバイアス電位生成部３９の出力端の電位がマイクバイアス抵抗Ｒｍｂｓとマイクロフォン抵抗Ｒｍｉｃ＿ｆまたはＲｍｉｃ＿ｒとによって分圧された電位ＭＩＣＤＥＴを検出する（電位検出ステップ）。以上、第２期間における主な処理である。
そして、制御回路２１Ａは、第１期間及び第２期間においてそれぞれ検出した電位ＭＩＣＤＥＴのピーク値Ｖｍｐと、所定の閾値Ｖｍｔｈとの大小関係を特定し、該特定結果に基づいてプラグ１００の規格を判定する（判定ステップ）。以下、判定ステップについて詳細に説明する。
まず、ジャック部１１にプラグ１００が挿入されると、制御回路２１Ａは、スイッチ設定部４１を制御して本体部１０の回路構成を第１設定に切り替える（第１設定切り替えステップ）。また、制御回路２１Ａは、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力端をハイ・インピーダンス状態に設定する（ハイ・インピーダンス設定ステップ）。例えば、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒの一方端に係る電気的接続を開放し、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力側に電流が流れ込まないようにする。
さらに制御回路２１Ａは、バイアス電位ＭＩＣＢＩＡＳを第４接点Ｔ４を介してピン１００ｐに印加し（試験信号印加ステップ）、電位検出部２３によってバイアス電位生成部３９の出力端の電位がマイクバイアス抵抗Ｒｍｂｓとマイクロフォン抵抗Ｒｍｉｃ＿ｆまたはＲｍｉｃ＿ｒとによって分圧された電位ＭＩＣＤＥＴを検出する（電位検出ステップ）。以上、第１期間における主な処理である。
続いて、制御回路２１Ａは、スイッチ設定部４１を制御して本体部１０の回路構成を第２設定に切り替える（第２設定切り替えステップ）。また、制御回路２１Ａは、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力端をハイ・インピーダンス状態に設定する（ハイ・インピーダンス設定ステップ）。
続いて、制御回路２１Ａは、バイアス電位ＭＩＣＢＩＡＳを第３接点Ｔ３を介してピン１００ｐに印加し（試験信号印加ステップ）、電位検出部２３によってバイアス電位生成部３９の出力端の電位がマイクバイアス抵抗Ｒｍｂｓとマイクロフォン抵抗Ｒｍｉｃ＿ｆまたはＲｍｉｃ＿ｒとによって分圧された電位ＭＩＣＤＥＴを検出する（電位検出ステップ）。以上、第２期間における主な処理である。
そして、制御回路２１Ａは、第１期間及び第２期間においてそれぞれ検出した電位ＭＩＣＤＥＴのピーク値Ｖｍｐと、所定の閾値Ｖｍｔｈとの大小関係を特定し、該特定結果に基づいてプラグ１００の規格を判定する（判定ステップ）。以下、判定ステップについて詳細に説明する。
図１２は、ＣＴＩＡ規格のプラグがジャック部１１に挿入された場合に、第１期間及び第２期間に電位検出部２３によって検出される電位ＭＩＣＤＥＴの波形を示す図である。図１３は、ＯＭＴＰ規格のプラグがジャック部１１に挿入された場合に、第１期間及び第２期間に電位検出部２３によって検出される電位ＭＩＣＤＥＴの波形を示す図である。
図１２に示す第１期間及び図１３に示す第２期間は適合期間であり、図１２に示す第２期間及び図１３に示す第１期間は不適合期間である。
適合期間（図８または図１１に示す回路構成）においては、バイアス電位ＭＩＣＢＩＡＳがマイクロフォン用接触部１００Ｍに印加され、電流はマイクロフォンＭＩＣのプラス端側からマイナス端側へ流れ、接地端６１へ流入する。他方、不適合期間（図９または図１０に示す回路構成）においては、バイアス電位ＭＩＣＢＩＡＳが接地用接触部１００Ｇに印加され、電流がマイクロフォンＭＩＣのマイナス端側からプラス端側へ流れ、接地端６１へ流入する。
図１２に示す第１期間及び図１３に示す第２期間は適合期間であり、図１２に示す第２期間及び図１３に示す第１期間は不適合期間である。
適合期間（図８または図１１に示す回路構成）においては、バイアス電位ＭＩＣＢＩＡＳがマイクロフォン用接触部１００Ｍに印加され、電流はマイクロフォンＭＩＣのプラス端側からマイナス端側へ流れ、接地端６１へ流入する。他方、不適合期間（図９または図１０に示す回路構成）においては、バイアス電位ＭＩＣＢＩＡＳが接地用接触部１００Ｇに印加され、電流がマイクロフォンＭＩＣのマイナス端側からプラス端側へ流れ、接地端６１へ流入する。
ここで両期間とも、左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力端がハイ・インピーダンス状態に設定されているため、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒに電流が流入しない。従って、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒにおいて、バイアス電位ＭＩＣＢＩＡＳの印加に起因する異音（ポップノイズ）が生じない。つまり、スピーカＳＰ−Ｌ，ＳＰ−Ｒのユーザに異音（ポップノイズ）を聞かせてしまうことなく、プラグ１００の規格を判定することができる。
図１２及び図１３に示すように、適合期間に電位検出部２３によって検出された電位ＭＩＣＤＥＴの値Ｖｍｆと、不適合期間における電位ＭＩＣＤＥＴの値Ｖｍｒと、バイアス電位ＭＩＣＢＩＡＳの値Ｖｍｂｓとは、下記（式４）の関係を満たす。
Ｖｍｒ＜Ｖｍｆ＜Ｖｍｂｓ …（式４）
このような関係となるのは、適合期間（図１２に示す第１期間、図１３に示す第２期間）では、図８及び図１１に示すように電流がマイクロフォンＭＩＣのプラス端側からマイナス端側へ流れるため、マイクロフォンＭＩＣは順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆを有する。
他方、不適合期間（図１２に示す第２期間、図１３に示す第１期間）においては、図９及び図１０に示すように電流がマイクロフォンＭＩＣのマイナス端側からプラス端側へ流れるため、マイクロフォンＭＩＣは逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒを有する。
Ｖｍｒ＜Ｖｍｆ＜Ｖｍｂｓ …（式４）
このような関係となるのは、適合期間（図１２に示す第１期間、図１３に示す第２期間）では、図８及び図１１に示すように電流がマイクロフォンＭＩＣのプラス端側からマイナス端側へ流れるため、マイクロフォンＭＩＣは順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆを有する。
他方、不適合期間（図１２に示す第２期間、図１３に示す第１期間）においては、図９及び図１０に示すように電流がマイクロフォンＭＩＣのマイナス端側からプラス端側へ流れるため、マイクロフォンＭＩＣは逆方向マイクロフォン抵抗Ｒｍｉｃ＿ｒを有する。
ここで適合期間に係る回路構成（図８及び図１１に示す回路構成）を鑑みると、適合期間に電位検出部２３によって検出された電位ＭＩＣＤＥＴの値Ｖｍｆは下記（式５）によって表される。
他方、不適合期間に係る回路構成（図９及び図１０に示す回路構成）を鑑みると、不適合期間に電位検出部２３によって検出された電位ＭＩＣＤＥＴの値Ｖｍｒは下記（式６）によって表される値である。
本例では順方向マイクロフォン抵抗Ｒｍｉｃ＿ｆは例えば数ｋΩ乃至数１０ｋΩ程度であり、マイクバイアス抵抗Ｒｍｂｓ（例えば２．２ｋΩ）よりも大きい抵抗値である。
従って、（式５）における右辺の分数式は、（式６）におけるそれと比較して、より１に近い値であり、適合期間に電位検出部２３によって検出されるＶｍｆの値は、不適合期間に電位検出部２３によって検出されるＶｍｒの値より大きい値となる。
従って、（式５）における右辺の分数式は、（式６）におけるそれと比較して、より１に近い値であり、適合期間に電位検出部２３によって検出されるＶｍｆの値は、不適合期間に電位検出部２３によって検出されるＶｍｒの値より大きい値となる。
ここで話を判定ステップにおける処理に戻す。本第２実施形態では、このように適合期間と不適合期間とで、マイクロフォン抵抗の値が大きく異なる点を利用して、プラグ１００の規格を識別する。
具体的には、ＶｍｆとＶｍｒとの間の所定値（以下、閾値Ｖｍｔｈという。）を、制御回路２１Ａのメモリ（不図示）に予め記憶させておき、制御回路２１Ａは、第１期間及び第２期間に検出した電位ＭＩＣＤＥＴの値Ｖｍｄを、それぞれ閾値Ｖｍｔｈと比較し、該比較結果に基づいてプラグ１００の規格を判定する。
具体的には、ＶｍｆとＶｍｒとの間の所定値（以下、閾値Ｖｍｔｈという。）を、制御回路２１Ａのメモリ（不図示）に予め記憶させておき、制御回路２１Ａは、第１期間及び第２期間に検出した電位ＭＩＣＤＥＴの値Ｖｍｄを、それぞれ閾値Ｖｍｔｈと比較し、該比較結果に基づいてプラグ１００の規格を判定する。
すなわち、第１期間においてＶｍｔｈ＜Ｖｍｄであり且つ第２期間においてＶｍｄ＜Ｖｍｔｈのとき（電位ＭＩＣＤＥＴが図１２に示す波形のとき）、第１期間が適合期間であり且つ第２期間が不適合期間である。これは、ＣＴＩＡ規格に対応する第１期間が適合期間であることを意味するので、プラグ１００はＣＴＩＡ規格のプラグであると判定できる。
他方、第１期間においてＶｍｄ＜Ｖｍｔｈであり且つ第２期間においてＶｍｔｈ＜Ｖｍｄのとき（電位ＭＩＣＤＥＴが図１３に示す波形のとき）、第１期間が不適合期間であり且つ第２期間が適合期間である。これは、ＯＭＴＰ規格に対応する第２期間が適合期間であることを意味するので、プラグ１００はＯＭＴＰ規格のプラグであると判定できる。
他方、第１期間においてＶｍｄ＜Ｖｍｔｈであり且つ第２期間においてＶｍｔｈ＜Ｖｍｄのとき（電位ＭＩＣＤＥＴが図１３に示す波形のとき）、第１期間が不適合期間であり且つ第２期間が適合期間である。これは、ＯＭＴＰ規格に対応する第２期間が適合期間であることを意味するので、プラグ１００はＯＭＴＰ規格のプラグであると判定できる。
つまり、制御回路２１Ａは、第１期間においてＶｍｔｈ＜Ｖｍｄであり且つ第２期間においてＶｍｄ＜Ｖｍｔｈの場合、当該プラグ１００をＣＴＩＡ規格のプラグであると判定する。また、制御回路２１Ａは、第１期間においてＶｍｄ＜Ｖｍｔｈであり且つ第２期間においてＶｍｔｈ＜Ｖｍｄの場合、当該プラグ１００をＯＭＴＰ規格のプラグであると判定する。
以上説明したように、本発明の第２実施形態によれば、ジャック部１１に挿入された４極プラグの規格を識別可能な信号処理装置１Ａを提供することができる。
さらに、本発明の第２実施形態に係る信号処理装置１Ａによれば、プラグ１００の識別処理において左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力端がハイ・インピーダンス状態に設定されているため、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒに電流が流入しない。これにより、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒにおいて、バイアス電位ＭＩＣＢＩＡＳの印加に起因するポップノイズが生じない。従って、左右スピーカＳＰ−Ｌ，ＳＰ−Ｒのユーザに何ら異音（ポップノイズ）を感じさせることなく、４極プラグの規格（ＣＴＩＡ規格、ＯＭＴＰ規格）を判定することができる。
さらに、本発明の第２実施形態に係る信号処理装置１Ａによれば、プラグ１００の識別処理において左スピーカ用増幅器３３Ｌ及び右スピーカ用増幅器３３Ｒの出力端がハイ・インピーダンス状態に設定されているため、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒに電流が流入しない。これにより、左スピーカＳＰ−Ｌ及び右スピーカＳＰ−Ｒにおいて、バイアス電位ＭＩＣＢＩＡＳの印加に起因するポップノイズが生じない。従って、左右スピーカＳＰ−Ｌ，ＳＰ−Ｒのユーザに何ら異音（ポップノイズ）を感じさせることなく、４極プラグの規格（ＣＴＩＡ規格、ＯＭＴＰ規格）を判定することができる。
なお、話を（式５）に戻すと、同式中のＶｍｆ，Ｖｍｂｓ，及びＲｍｂｓの値は、信号処理装置１Ａにとって既知であるため、同式を用いることでＲｍｉｃ＿ｆの値を算出することができる。同様に、話を（式６）に戻すと、同式中のＶｍｒ，Ｖｍｂｓ，及びＲｍｂｓの値は、信号処理装置１Ａにとって既知であるため、（式６）を用いることでＲｍｉｃ＿ｒの値を算出することができる。
なお、上述した実施形態及び変形例には種々の段階の発明が含まれており、開示した複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示す全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決できる場合には、この構成要件が削除された構成も発明として抽出され得る。
１，１Ａ…信号処理装置、１０…本体部、１１…ジャック部、１００…プラグ、１００Ｇ…接地用接触部、１００Ｌ…左スピーカ用接触部、１００Ｍ…マイクロフォン用接触部、１００Ｒ…右スピーカ用接触部、１００ｎ…絶縁部、１００ｐ…ピン、２１，２１Ａ…制御回路、２３，２５…電位検出部、２７…試験信号発生部、３１…試験信号用増幅器、３３Ｌ…左スピーカ用増幅器、３３Ｒ…右スピーカ用増幅器、３７…マイクロフォン用増幅器、３９…バイアス電位生成部、４１…スイッチ設定部、５１…デカップリングコンデンサ、６１…接地端、ＨＰＤＥＴ…ヘッドフォン抵抗検知電位、ＨＰＯＵＴＬ…左スピーカ信号、ＨＰＯＵＴＲ…右スピーカ信号、ＭＩＣ…マイクロフォン、ＭＩＣＢＩＡＳ…バイアス電位、ＭＩＣＩＮ…マイクロフォン出力信号、ＭＩＣＤＥＴ…マイクロフォン抵抗検知電位、Ｒｈｐ…ヘッドフォン抵抗、Ｒｍｂｓ…マイクバイアス抵抗、Ｒｒｅｆ…基準抵抗、ＳＩＧ…試験信号、ＳＰ−Ｌ…左スピーカ、ＳＰ−Ｒ…右スピーカ、Ｔ１…第１接点、Ｔ２…第２接点、Ｔ３…第３接点、Ｔ４…第４接点。
Claims (5)
- 第１スピーカに接続された第１スピーカ用接触部と、第２スピーカに接続された第２スピーカ用接触部と、マイクロフォンに接続されたマイクロフォン用接触部と、接地用接触部とが形成されたプラグのうち、前記マイクロフォン用接触部がスリーブ部位に配置された第１プラグと、前記接地用接触部がスリーブ部位に配置された第２プラグとを挿入可能なジャック部を備える信号処理装置であって、
前記第１スピーカ用接触部と接触する第１接点と、前記第２スピーカ用接触部と接触する第２接点と、前記マイクロフォン用接触部及び前記接地用接触部のいずれか一方と接触する第３接点と、前記マイクロフォン用接触部及び前記接地用接触部のいずれか他方と接触する第４接点とが設けられたジャック部と、
前記ジャック部に挿入されたプラグに対して、試験信号を所定の経路で供給する信号供給部と、
前記プラグが前記ジャック部に挿入されると、前記経路を第１経路に設定して前記試験信号を前記プラグに供給し、その後、前記経路を前記第１経路とは異なる第２経路に設定して前記試験信号を前記プラグに供給するように、前記信号供給部を制御する制御部と、
前記第１経路と前記第２経路とに共通のノードにおける電位を、前記試験信号が前記第１経路で前記プラグに供給されたとき、及び、前記試験信号が前記第２経路で前記プラグに供給されたときに検出する電位検出部と、
前記ノードの電位に基づいて、前記プラグが前記第１プラグ及び前記第２プラグのいずれのプラグであるかを判定する判定部と、
を備えることを特徴とする信号処理装置。 - 前記第１経路は、前記第３接点の電位をグラウンドに保持し、且つ、前記第４接点に係る電気的接続を開放する経路であり、
前記第２経路は、前記第４接点の電位をグラウンドに保持し、且つ、前記第３接点に係る電気的接続を開放する経路であり、
前記試験信号は、余弦波の上側ピークから次の上側ピークまでの１波長を単位とする波形から成る信号であり、
前記ノードの電位は、前記第１接点に係る電位である、
ことを特徴とする請求項１に記載の信号処理装置。 - 前記信号供給部は、前記試験信号として、前記マイクロフォンのバイアス電源電位を生成するバイアス電源電位発生部を含み、
前記第１経路は、前記第３接点の電位をグラウンドに保持し、且つ、前記第４接点の電位を前記マイクロフォンのバイアス電源電位がマイクバイアス抵抗とマイクロフォン抵抗とによって分圧された電位に保持する経路であり、
前記第２経路は、前記第４接点の電位をグラウンドに保持し、且つ、前記第３接点の電位を前記マイクロフォンのバイアス電源電位がマイクバイアス抵抗とマイクロフォン抵抗とによって分圧された電位に保持する経路であり、
前記ノードの電位は、前記経路を前記第１経路に設定したときには前記第４接点に係る電位であり、前記第２経路に設定したときには前記第３接点に係る電位である、
ことを特徴とする請求項１に記載の信号処理装置。 - 前記第１接点には前記第１スピーカに供給する信号を増幅する第１増幅器が接続されており、前記第２接点には前記第２スピーカに供給する信号を増幅する第２増幅器が接続されており、
前記制御部は、前記試験信号を前記プラグに供給するときには、前記第１増幅器及び前記第２増幅器の出力端をハイ・インピーダンスに設定する、
ことを特徴とする請求項２または請求項３に記載の信号処理装置。 - 前記判定部は、前記ノードの電位と、所定の閾値との大小関係に基づいて前記判定を行う、
ことを特徴とする請求項１乃至請求項４のいずれか一項に記載の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013234600A JP6197593B2 (ja) | 2013-11-13 | 2013-11-13 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013234600A JP6197593B2 (ja) | 2013-11-13 | 2013-11-13 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015095791A JP2015095791A (ja) | 2015-05-18 |
| JP6197593B2 true JP6197593B2 (ja) | 2017-09-20 |
Family
ID=53197914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013234600A Expired - Fee Related JP6197593B2 (ja) | 2013-11-13 | 2013-11-13 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6197593B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018129096A1 (en) * | 2017-01-03 | 2018-07-12 | Synaptics Incorporated | Hum reduction circuit and method |
| CN113009266B (zh) * | 2021-03-18 | 2024-06-21 | 广州亚美智造科技有限公司 | 一种治具插拔检测电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3664479B2 (ja) * | 2001-10-18 | 2005-06-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マイクプラグとラインプラグの検出回路、ジャックの共用回路、ジャックを共用するためのアダプタ、および、共用ジャックを備えるノートブック型ｐｃ |
| CN101719610A (zh) * | 2009-12-30 | 2010-06-02 | 华为终端有限公司 | 一种有线耳机兼容方法和装置 |
| US9031253B2 (en) * | 2011-12-16 | 2015-05-12 | Qualcomm Incorporated | Plug insertion detection |
-
2013
- 2013-11-13 JP JP2013234600A patent/JP6197593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015095791A (ja) | 2015-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9210500B2 (en) | Headset type detection and configuration techniques | |
| US9319768B2 (en) | Multi-standard headset support with integrated ground switching | |
| KR102105315B1 (ko) | 검출 회로 | |
| KR101469545B1 (ko) | 오디오 신호 처리 방법 및 그에 따른 오디오 신호 처리 장치 | |
| KR101646964B1 (ko) | 휴대용 단말기에서 이어폰 인식 회로 장치 | |
| JP5161153B2 (ja) | オーディオ・デバイスの認識装置および携帯式コンピュータ | |
| US9699542B2 (en) | Headset amplification circuit with error voltage suppression | |
| KR101636771B1 (ko) | 휴대용 단말기에서 이어폰 인식 회로 장치 및 방법 | |
| US20170350926A1 (en) | Method of operating a hearing aid system and a hearing aid system | |
| WO2012109356A2 (en) | Audio accessory type detection and connector pin signal assignment | |
| WO2013155921A1 (zh) | 一种确定耳机线序的方法及电子设备 | |
| CN107113489A (zh) | 用于检测耳机移除和插入的设备和方法 | |
| KR101357984B1 (ko) | 전자 장치 제어 시스템, 전자 장치 제어를 위한 복수의 수동 스위치를 구비한 오디오 부속물, 및 전자 장치 제어 방법 | |
| US10228402B2 (en) | Hearing aid and a method of operating a hearing aid system | |
| US9326079B2 (en) | Detection circuit | |
| JP2009288555A (ja) | 音響特性測定装置、音響特性補正装置および音響特性測定方法 | |
| US9549248B2 (en) | Method and apparatus for reducing crosstalk in an integrated headset | |
| KR20160100648A (ko) | 오디오 출력 장치에서의 anc | |
| JP6197593B2 (ja) | 信号処理装置 | |
| US9560457B2 (en) | Plug connector | |
| WO2019100750A1 (zh) | 一种消除音频信号播放通路之间串扰的方法、电路及设备 | |
| KR101887836B1 (ko) | 주변 소음 제거 메커니즘을 구현하는 디바이스의 자율 구성 | |
| EP3119106A1 (en) | A passive audio headset compatible with binaural recording and off-headset noise cancellation | |
| JP2013131910A (ja) | 音声出力装置 | |
| US11689866B2 (en) | Hearing device adapted to perform a self-test and a method for testing a hearing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6197593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |