JP5161153B2 - オーディオ・デバイスの認識装置および携帯式コンピュータ - Google Patents

Description

本発明は、携帯式コンピュータの筐体に設けられたオーディオ・ジャックにプラグで接続されるオーディオ・デバイスを認識する技術に関する。

ノートブック型パーソナル・コンピュータ（以下、ノートＰＣという。）などのような携帯式コンピュータには、マイクロフォンやヘッドフォンを接続するためのオーディオ・ジャックが設けられている。通常はノートＰＣのシステム筐体に、マイクロフォン入力用の専用ジャックとヘッドフォン出力用の専用ジャックが２〜３個設けられている。また、ノートＰＣには従来から、マイクロフォンとヘッドフォンが一体になった構造で人体の頭部に装着して使用するヘッドセットという装置も接続することができる。そして、従来のヘッドセットは、マイクロフォン用とヘッドフォン用の２つの３極プラグを備え、それらをノートＰＣの対応する２個の専用ジャックにそれぞれ接続するようになっていた。近年、ノートＰＣは一層の小型化が進み、オーディオ・ジャックの数を減らすことによるスペースの節約や、部品点数の削減によるコスト低減が求められている。

ところで、ｉＰｈｏｎｅ（登録商標）というスマートフォンやｉＰＡＱ（登録商標）というＰＤＡ（Personal Digital Assistant）においては、１個の４極プラグを備えるヘッドセットを本体のジャックに接続することができる。以後、このようなタイプのヘッドセットをコンボ・ヘッドセットといい、それに対応するオーディオ・ジャックをコンボ・ジャックということにする。ノートＰＣに１個のコンボ・ジャックを設けてコンボ・ヘッドセットの他に従来からノートＰＣで使用されているマイクロフォンやヘッドフォンなどの複数のオーディオ・デバイスを接続できればスペースおよびコストの面で好都合である。

特許文献１は、小型化を維持するためにジャック・インターフェースを１つだけ搭載する場合にも、ジャック・インターフェースに接続される複数種のオーディオ機器を判別することができるオーディオ機器の判別方法を開示する。同文献に記載された判別方法では、ジャック・インターフェースに接続されたオーディオ機器のプラグのＬＥＦＴチャンネル、ＲＩＧＨＴチャンネル、およびＭＩＤＤＬＥチャンネルの各極のインピーダンスを電圧値に変換し、これを基準電圧と比較することで得られた３つの比較結果の組み合わせに応じて、ジャック・インターフェースに接続されたオーディオ機器の種別を自動的に判別する。

特許文献２は、コンピュータ装置に結合されたマイクロフォン、スピーカ、およびライン入力デバイスなどの外部装置を認識する認識システムを開示する。同文献に記載された認識システムでは、直流電圧および交流電圧で測定したインピーダンスから特定の外部装置に対する一意のインピーダンス・シグネチャを生成する。特許文献３は、ジャックにオーディオ・ビデオ信号用の４極ミニプラグと、ヘッドフォン信号用の３極のステレオ・ミニプラグのいずれが接続されたかを判別して、ジャックの信号端子の接続系統を切り換える信号切換回路を開示する。同文献に記載されたマイコンは、プラグが接続されたときのジャックの１Ｆ端子のゼロ電位を検出するＰＤＥＴ端子と、ジャックの１Ｄ端子の電位が４極ミニプラグとステレオ・ミニプラグで異なることを検出するＡＨＤＥＴ端子が設けられている。

特開２００７−１８０７４２号公報 特開２００７−１２２７２０号公報 特開２０００−３２３３３９号公報

ｉＰｈｏｎｅ（登録商標）やｉＰＡＱ（登録商標）の本体に設けられているコンボ・ジャックには、コンボ・ヘッドセットやヘッドフォンを接続することはできるが、マイクロフォンを接続することはできない。そして、ノートＰＣにコンボ・ジャックを設けて、従来から設けられていたマイクロフォンやヘッドフォンの専用のジャックを除去しようとする場合には、接続されたデバイスを認識してノートＰＣのオーディオ回路を正しく切り換える必要がある。特許文献１および特許文献２のようにインピーダンスを測定してデバイスを認識する方法では、認識回路の素子が増加しスペースおよびコストも増大する。また、特許文献３の発明は、２種類のジャックだけを認識するものであり、しかも、マイクロフォンは認識の対象外になっているので、ノートＰＣに適用するには十分とはいえない。

さらに、マイクロフォンにはミュート・ボタンが設けられているものがある。ミュート・ボタンが押下されると、マイクロフォンであると認識されたときのマイクロフォンの電気的な状態が変化するので、ミュート・ボタンの押下に対して認識結果が変化しないようにする措置も必要になる。また、コンボ・ジャックには認識の対象外となるオーディオ・デバイスのプラグが挿入されることも想定されるが、この場合でも、当該オーディオ・デバイスを破損しないようにすることも考慮しておく必要がある。

そこで本発明の目的は、１つのオーディオ・ジャックに接続される複数のオーディオ・デバイスを簡単な方法で識別することが可能な識別装置を提供することにある。さらに、本発明の目的は、３種類のオーディオ・デバイスを識別することが可能な識別装置を提供することにある。さらに本発明の目的は、４種類以上のオーディオ・デバイスを接続することが可能な識別装置を提供することにある。さらに、本発明の目的は、識別の対象外となるオーディオ・デバイスが接続されても、それを破損することのない識別装置を提供することにある。さらに本発明の目的は、そのような識別装置において実行される識別方法ならびにそのような識別装置を搭載した半導体装置および携帯式コンピュータを提供することにある。

オーディオ・ジャックには、第１の端子と第２の端子と第３の端子と第４の端子が順番に配置されている。配置の方向は、プラグの電極の配置と整合させて、オーディオ・ジャックの奥側からまたは入り口側からとすることができる。このオーディオ・ジャックにはそれぞれプラグに接続された複数のオーディオ・デバイスのいずれかが接続される。認識装置は、ＣＯＤＥＣに識別信号を送ってオーディオ・ジャックに接続されたオーディオ・デバイスに応じた動作をさせる。第４の端子には、オーディオ・デバイスの認識動作の間および少なくともオーディオ・ジャックが使用されている間は、エレクトレット・コンデンサ・マイクロフォンのバイアス電圧が印加される。最初に第１の電位検出回路により第４の端子の電位が検出され、第４の端子に所定の大きさの電位が検出されないときに、第２の端子にエレクトレット・コンデンサ・マイクロフォンのバイアス電圧が印加される。

そして、第２の電位検出回路により第１の端子に所定の大きさの電位が検出されたときに、制御回路は３極プラグに接続された第１のオーディオ・デバイスであることを示す検出信号を出力する。第１のオーディオ・デバイスは、一例としては第１の端子と第２の端子にそれぞれ接触する３極プラグの電極が内部で相互に接続されているエレクトレット・コンデンサ・マイクロフォン・ユニットである。第１の電位検出回路が所定の大きさの電位を検出したときに、制御回路は４極プラグに接続された第２のオーディオ・デバイスであることを示す検出信号を出力する。第２のオーディオ・デバイスは、一例では第４の端子にバイアス電圧を供給して使用するエレクトレット・コンデンサ・マイクロフォンと、ステレオ・ヘッドフォンで構成されたヘッドセットである。そして制御回路は、第２のオーディオ・デバイスを示す検出信号を４極プラグがオーディオ・ジャックから引き抜かれるまで維持することで、ミュート・ボタンが押下されても一旦正しく認識した後に誤った検出信号を出力することがなくなる。

第２の電位検出回路が所定の大きさの電位を検出しないときに、制御回路はオーディオ・ジャックに３極プラグに接続された第３のオーディオ・デバイスを示す検出信号を出力する。第３のオーディオ・デバイスは一例ではステレオ・ヘッドフォンまたはアンプ付きのステレオ・スピーカである。ステレオ・ヘッドフォンおよびアンプ付きのステレオ・スピーカはバイアス電圧が不要なので、第２の電位検出回路が所定の大きさの電位を検出しないことに応答して制御回路はスイッチをオフにする。

本発明により、１つのオーディオ・ジャックに接続される複数のオーディオ・デバイスを簡単な方法で識別することが可能な識別装置を提供することができた。さらに、本発明により、３種類のオーディオ・デバイスを識別することが可能な識別装置を提供することができた。さらに本発明により、４種類以上のオーディオ・デバイスを接続することが可能な識別装置を提供することができた。さらに、本発明により、識別の対象外となるオーディオ・デバイスが接続されても、それを破損することのない識別装置を提供することができた。さらに本発明により、そのような識別装置において実行される識別方法ならびにそのような識別装置を搭載した半導体装置および携帯式コンピュータを提供することができた。

ノートＰＣと、ノートＰＣに接続が可能なコンボ・ヘッドセットの外形図である。 ノートＰＣの主要な構成を示す機能ブロック図である。 コンボ・ヘッドセットの構成とＥＣＭの等価回路を示す図である。 ＥＣＭユニット、ステレオ・イヤフォン・ユニット、およびモノラル・イヤフォン・ユニットの構成を示す図である。 ジャックに接続されたオーディ・デバイスを識別する識別回路の機能ブロック図である。 識別回路がオーディオ・デバイスを識別する手順を示すフローチャートである。

図１（Ａ）は、本発明の実施の形態にかかるノートＰＣ１０の外形図で、図１（Ｂ）はノートＰＣ１０に接続が可能なコンボ・ヘッドセット５０の外形図である。ノートＰＣ１０は、表面にキーボードを搭載し内部に電子デバイスを収納したシステム筐体３と、ＬＣＤ筐体１とで構成されている。システム筐体３の内部には複数の電子デバイスが搭載されている。システム筐体３には１個のコンボ・ジャック９が設けられている。

コンボ・ヘッドセット５０はｉＰｈｏｎｅ（登録商標）にも接続可能であり、１個の４極プラグ５９にエレクトレット・コンデンサ・マイクロフォン（ＥＣＭ）５５、左ヘッドフォン５１、右ヘッドフォン５３およびミュート・ボタン５７が接続されている。コンボ・ヘッドセットのミュート・ボタンは、一般的にAnswer/endボタンとかマルチファンクション・ボタンと呼ばれることもある。なお、図１（Ｂ）に示した構造のヘッドフォンは、イヤフォンとも呼ばれており、本明細書ではヘッドフォンとイヤフォンは区別しない。コンボ・ヘッドセット５０は４極プラグ５９をコンボ・ジャック９に接続することで、ＥＣＭ５５が集音した音声信号をノートＰＣ１０に送り、ノートＰＣ１０が生成した音声データを左ヘッドフォン５１および右ヘッドフォン５３から出力することができる。なお、コンボ・ジャック９には、３極プラグに接続されたＥＣＭ、３極プラグに接続されたステレオ・ヘッドフォン、３極プラグに接続されたアンプ付きのステレオ・スピーカ、および２極プラグに接続されたモノラル・イヤフォンといった４個以上のオーディオ・デバイスを接続して使用することもできるが、その識別方法は図６のフローチャートで説明する。

図２は、ノートＰＣ１０の主要な構成を示す機能ブロック図である。ノース・ブリッジ１３には、ＣＰＵ１１、メイン・メモリ１５、ビデオ・コントローラ１７、およびサウス・ブリッジ１９が接続されている。ビデオ・コントローラ１７には、ＬＣＤ１９が接続されている。サウス・ブリッジ１９には、ＨＤＡ（High Definition Audio）バスのインターフェースを経由してオーディオ・コントローラ２１が接続され、ＳＡＴＡ（Serial Advanced Technology Attachment）のインターフェースを経由してＨＤＤ２３が接続されている。さらにサウス・ブリッジ１９にはＬＰＣバス２５が接続されている。ＬＰＣバス２５には、エンベデッド・コントローラ（ＥＣ）２７およびフラッシュＲＯＭ２９などが接続されている。

図３（Ａ）は、コンボ・ヘッドセット５５の構成を示す図である。４極プラグ５９には、先端から参照番号が５９−１、５９−２、５９−３、および５９−４の順番で４つの電極が形成されている。電極５９−１は、左ヘッドフォン５１の信号端子に接続され、電極５９−２は右ヘッドフォン５３の信号端子に接続され、電極５９−４はＥＣＭ５５のドレイン端子Ｄに接続されている。また、電極５９−３は、左ヘッドフォン５１のグラウンド端子、右ヘッドフォン５３のグラウンド端子、およびＥＣＭ５５のソース端子Ｓに接続されている。電極５９−３と電極５９−４の間にはミュート・ボタン５７が接続されている。

図３（Ｂ）は、ＥＣＭ５５の等価回路を示す図である。エレクトレット・コンデンサ６５は、導電性の振動板と固定電極とを対向させたものであり、これらのうちのいずれかに誘電体（エレクトレット）が設けられている。振動板または固定電極のいずれか一方は、接合型の電界効果トランジスタ（ＦＥＴ）６１のゲート電極に接続され、他方はソース端子Ｓに接続される。ＦＥＴ６１のドレイン電極は、ドレイン端子Ｄを経由してバイアス電源Ｖｃｃ１（図５参照）に接続され、ソース電極はソース端子Ｓを経由してグラウンドＥ（図５参照）に接続される。ＦＥＴ６１のゲート電極とソース電極との間には、高抵抗素子６３が接続されている。エレクトレット・コンデンサ６５が音声を受け取ると、振動板が振動して静電容量が変化する。そしてこの静電容量の変化に対応する音声信号がＦＥＴ６１のゲート電極に入力されて、ＦＥＴ６１のドレイン電極から音声信号に対応する交流電圧が出力される。ＦＥＴ６１のドレイン電極とソース電極間には、ＦＥＴ６１の構造上等価的に０．５ＫΩないし１ＫΩ程度の内部抵抗６７が形成されてドレイン・ソース間電流が流れている。

図４（Ａ）は、ＥＣＭユニット７０の構成を示す図である。３極プラグ７３には、先端から参照番号が７３−１、７３−２、および７３−３の順番で３つの電極が形成されている。電極７３−１と電極７３−２は短絡しており、ともにミュート・ボタン７５の一端に接続され、ミュート・ボタン７５の他端はＥＣＭ７１の信号端子に接続されている。電極７３−３は、ＥＣＭ７１のグラウンド端子に接続されている。図４（Ｂ）は、ステレオ・イヤフォン・ユニット８０の構成を示す図である。３極プラグ８５には、先端から参照番号が８５−１、８５−２、および８５−３の順番で３つの電極が形成されている。電極８５−１は、左イヤフォン８１の信号端子に接続され、電極８５−２は右イヤフォン８３の信号端子に接続されている。左イヤフォン８１と右イヤフォン８３のそれぞれのグラウンド端子は、電極８５−３に接続されている。

アンプ付きのステレオ・スピーカの構成は、ステレオ・イヤフォン・ユニット８０の構成と同じである。図４（Ｃ）は、モノラル・イヤフォン・ユニット９０の構成を示す図である。２極プラグ９３には、先端から参照番号が９３−１、９３−３の順番で２つの電極が形成されている。電極９３−１はイヤフォン９１の信号端子に接続され、電極９３−２はイヤフォン９１のグラウンド端子に接続されている。なお、ＥＣＭユニット７０とステレオ・イヤフォン・ユニット８０を一体に組み込んで、２プラグのヘッドセットを構成することもできる。

図５は、コンボ・ジャック９に接続されたオーディ・デバイスを識別する識別回路１００の機能を示すブロック図である。識別回路１００は、コンボ・ジャック９とオーディオ・コントローラ２１に搭載されたデバイスで構成されている。コンボ・ジャック９には、コンボ・ヘッドセット５０の４極プラグ５９が挿入された状態での電極５９−１、電極５９−２、電極５９−３、および電極５９−４に対応する位置に奥から参照番号が９−１、９−２、９−３、および９−４の順番で４つの信号端子が形成されている。コンボ・ジャック９にはさらに絶縁体で形成された検出ピース９−６とトリガ端子９−５が形成されている。

オーディオ・コントローラ２１は、トランジスタ１０３、１０５、単極単投式のスイッチ１０７、双極双投式の切換スイッチ１０９、制御回路１０１、識別信号生成回路１１１、およびＣＯＤＥＣ１１３を含んでいる。この中で、識別回路１００は、ＣＯＤＥＣ１１３を除いたデバイスで構成される。スイッチ１０７、１０９は、ＭＯＳ型のＦＥＴで構成することができる。コンボ・ジャック９に４極プラグ５９、または３極プラグ７３、８５のいずれかが挿入されたときに識別回路１００は、ノートＰＣ１０にコンボ・ヘッドセット５０、ＥＣＭユニット７０、またはステレオ・イヤフォン・ユニット８０の３つのオーディオ・デバイスのいずれが接続されたかを識別して、ＣＯＤＥＣ１１３の動作を設定する。なお、識別回路１００は、コンボ・ジャック９にモノラル・イヤフォン・ユニット９０の２極プラグ９３またはアンプ付きのステレオ・スピーカが挿入されたときは、後に説明するようにステレオ・イヤフォン・ユニット８０が接続されたと識別するが、モノラル・イヤフォン・ユニット９０またはステレオ・スピーカは正常に動作する。

トランジスタ１０３は、コンボ・ジャック９にコンボ・ヘッドセット５０の４極プラグ５９が挿入されたときに検出信号を生成する。トランジスタ１０５は、コンボ・ジャック９にＥＣＭユニット７０の３極プラグ７３が挿入されたときに検出信号を生成する。切換スイッチ１０７は制御回路１０１から送られた制御信号により信号端子９−２に、コンボ・ジャック９に３極プラグ７３または３極プラグ８５のいずれが挿入されたかを検出するための電圧を印加したり、ＥＣＭユニット７０にバイアス電圧を印加したりするために動作する。切換スイッチ１０９は、制御回路１０１から送られた制御信号によりＣＯＤＥＣ１１３とコンボ・ジャック９との間を接続する信号ラインをコンボ・ジャック９に接続されたオーディオ・デバイスの種類に応じて切り換える。制御回路１０１は、スイッチ１０７、１０９の動作を制御し、かつ、トランジスタ１０３、１０９が生成した検出信号に基づいて、接続されたオーディオ・デバイスの種類に対応した３種類の検出信号を識別信号生成回路１１１に送る。

識別信号生成回路１１１は、制御回路１０１から受け取った複数の検出信号に対応する複数の電圧値で構成された識別信号を生成して、ＣＯＤＥＣ１１３のＳＥＮＳＥ端子に送る。ＣＯＤＥＣ１１３は、主としてマイクロフォンから受け取ったアナログ信号をディジタル信号に変換するＡ／Ｄコンバータと、ＣＰＵ１１で実行されるプログラムから受け取ったディジタル信号をヘッドフォンに出力するためにアナログ信号に変換するＤ／Ａコンバータで構成されている。ＣＯＤＥＣ１１３には、一例として示したマイクロフォン用のＭＩＣ１とＭＩＣ２の２つの端子と、ヘッドフォン用のＨＰ＿ＲとＨＰ＿Ｌの２つの端子を備えているが、ＣＯＤＥＣ１１３はＳＥＮＳＥ端子に供給される識別信号に応じてＡ／ＤコンバータまたはＤ／Ａコンバータを機能させてコンボ・ジャック９に接続されるオーディオ・デバイスの種類に対応する動作をする。

ＣＯＤＥＣ１１３は、コンボ・ヘッドセット５０を示す識別信号を受け取ったときには、ＭＩＣ１端子から入力された音声信号をＡ／Ｄコンバータでディジタル信号に変換してサウス・ブリッジ１９に送り、サウス・ブリッジから受け取ったディジタル信号をＤ／Ａコンバータで変換して、ＨＰ＿Ｒ端子およびＨＰ＿Ｌ端子から出力する。ＣＯＤＥＣ１１３は、ＥＣＭユニット７０を示す識別信号を受け取ったときは、Ａ／Ｄコンバータだけを機能させてＭＩＣ２端子から入力されたアナログ信号をディジタル信号に変換しサウス・ブリッジに送る。ＣＯＤＥＣ１１３は、ステレオ・マイクロフォン・ユニット８０を示す識別信号を受け取ったときは、Ｄ／Ａコンバータだけを機能させてサウス・ブリッジから受け取ったディジタル信号をアナログ信号に変換しＨＰ＿Ｒ端子およびＨＰ＿Ｌ端子から出力する。

４極プラグ５９がコンボ・ジャック９に挿入されたとき、信号端子９−１、９−２、９−３、９−４は、それぞれ電極５９−１、５９−２、５９−３、５９−４に接触する。３極プラグ７３がコンボ・ジャック９に挿入されたとき、信号端子９−１、９−２はそれぞれ電極７３−１、７３−２に接触し、信号端子９−３、９−４はそれぞれ電極７３−３に接触する。３極プラグ８５がコンボ・ジャック９に挿入されたとき、信号端子９−１、９−２はそれぞれ電極８５−１、８５−２に接触し、信号端子９−３、９−４はそれぞれ電極８５−３に接触する。また、２極プラグ９３がコンボ・ジャック９に挿入されたとき、信号端子９−１は電極９３−１に接触し、信号端子９−２、９−３、９−４はそれぞれ電極９３−２に接触する。

信号端子９−１は、スイッチ１０９とトランジスタ１０５のベースに接続されている。信号端子９−２は、スイッチ１０７の一方の端子とスイッチ１０９に接続されている。スイッチ１０７の他方の端子は、抵抗を介してＥＣＭ７１のバイアス電源Ｖｃｃ２に接続されている。バイアス電源Ｖｃｃ２の電圧は本実施例では３Ｖである。信号端子９−３はグラウンドＥに接続されている。信号端子９−４は抵抗を介してＥＣＭ５５のバイアス電源Ｖｃｃ１に接続されている。バイアス電源Ｖｃｃ１の電圧は本実施例では３Ｖである。さらに信号端子９−４は、トランジスタ１０３のベースとＣＯＤＥＣ１１３のＭＩＣ１端子に接続されている。トリガ端子９−５は、抵抗を介してプルアップ電源Ｖｃｃ５に接続されており、コンボ・ジャック９にいずれのプラグも挿入されていないときには、プルアップ電源Ｖｃｃ５の電位になっている。

検出ピース９−６とトリガ端子９−５は、いずれかのプラグがコンボ・ジャック９に挿入されたことを検知するトリガ回路を構成する。コンボ・ジャック９にいずれかのプラグが挿入されたときに、各プラグの先端の電極に接触した検出ピース９−６が移動してトリガ端子９−５がグラウンドＥに接続されてトリガ端子９−６の電位がゼロになることで、トリガ回路はアサートする。また、トリガ回路は、各プラグがコンボ・ジャック９から引き抜かれることで電位が復帰してネゲートする。スイッチ１０９は、ＣＯＤＥＣ１１３のＭＩＣ２端子、ＨＰ＿Ｒ端子、およびＨＰ＿Ｌ端子に接続されている。スイッチ１０９は、一方に切りかわったときに信号端子９−２をＨＰ＿Ｒ端子に接続し信号端子９−１をＨＰ＿Ｌ端子に接続する。スイッチ１０９はまた他方に切りかわったときに信号端子９−１をＭＩＣ２端子に接続する。トランジスタ１０３のコレクタは抵抗を介して電源Ｖｃｃ３に接続されエミッタはグラウンドＥに接続されている。トランジスタ１０５のコレクタは抵抗を介して電源Ｖｃｃ４に接続されエミッタはグラウンドＥに接続されている。また、トランジスタ１０３およびトランジスタ１０５のコレクタは、それぞれ制御回路１０１に接続されている。識別信号生成回路１１１は、ＣＯＤＥＣ１１３のＳＥＮＳＥ端子と制御回路１０１に接続されている。

図６は、識別回路１００がオーディオ・デバイスを識別する手順を示すフローチャートである。ノートＰＣ１０の電源がオンになると、ブロック２０１で信号端子９−４にコンボ・ヘッドセット５０のＥＣＭ５５に供給するバイアス電圧が印加される。ブロック２０３では、プラグ５９、７３、８５のいずれかがコンボ・ジャック９に挿入されたときにトリガ回路がアサートしたことを検知した制御回路１０１は、ブロック２０５でスイッチ１０９を操作して信号端子９−２、９−１をそれぞれＣＯＤＥＣ１１３のＨＰ＿Ｒ端子、ＨＰ＿Ｌ端子に接続する。

つづいて、ブロック２０７では、制御回路１０１は、トランジスタ１０３の動作により信号端子９−４の電位が所定値以上であると判断すれば、ブロック２０９に移行してコンボ・ジャック９に接続されたオーディオ・デバイスはコンボ・ヘッドセット５０であると認識して識別信号生成回路１１１にコンボ・ヘッドセット５０を示す検出信号を送る。図３（Ｂ）に示したように、ＥＣＭ５５のＦＥＴ６７は、ゲートに音声信号が入力されない通常の状態で、等価的に内部抵抗６７が形成されている。内部抵抗６７の値は、ＦＥＴのメーカやタイプによりバラツキがあるが、このときコンボ・ヘッドセット５０であると認識する所定の電位は０．５Ｖ〜１Ｖ程度である。検出信号を受け取った識別信号生成回路１１１は、ＣＯＤＥＣ１１３にコンボ・ヘッドセット５０の識別信号に対応する電圧を送り、その電圧を受け取ったＣＯＤＥＣ１１３はコンボ・ヘッドセット５０に応じた動作をする。

これに対して図４に示すように、コンボ・ジャック９に３極プラグ７３または３極プラグ８５のいずれかが挿入されたときには、信号端子９−４と信号端子９−３がそれぞれ電極７３−３、８５−３で短絡されて信号端子９−４の電位はゼロになるため、ブロック２０７の手順により、コンボ・ヘッドセット５０は検出せず、ＥＣＭユニット７０またはステレオ・イヤフォン・ユニット８０のいずれかの接続を検出する。図３（Ａ）に示したように、コンボ・ヘッドセット５０はミュート・ボタン５７を備えている。ユーザによりミュート・ボタン５７が押下されると４極プラグ５９の電極５９−３と電極５９−４は短絡されて、信号端子９−４の電位はゼロに遷移する。したがって、制御回路１０１は、一旦は信号端子９−４の電位によってコンボ・ヘッドセット５０の接続を検出しても、ミュート・ボタン５７の押下によりその後異なるオーディオ・デバイスを検出したと誤認して識別信号生成回路１１１に新たに誤った検出信号を出力することになる。

ブロック２１１では、制御回路１０１が信号端子９−４の電位がゼロに遷移してもブロック２０９で検出した結果を維持するための動作を行う。これは、コンボ・ヘッドセット５０を示す検出信号をラッチする周知のラッチ回路で実現することができる。したがって、ミュート・ボタン５７が押下されてもＣＯＤＥＣ１１３の動作およびスイッチ１０９の動作は変化しない。ブロック２１３では、４極プラグ５９がコンボ・ジャック９から引き抜かれたことによりトリガ端子９−５の電位が復帰してトリガ回路がネゲートし、ブロック２１５では、制御回路１０１がトリガ回路のネゲートに基づいてブロック２１１で行ったラッチ回路の状態を解除することでつぎに挿入されるプラグの検出の準備をしてブロック２０３に戻る。

ブロック２０７で信号端子９−４の電位が所定値未満のときは、ブロック２１７で制御回路１０１はスイッチ１０７をオンにして信号端子９−２にＥＣＭユニット７０のＥＣＭ７１に対するバイアス電圧を印加する。このバイアス電圧は、ＥＣＭユニット７０とステレオ・イヤフォン・ユニット８０を区別するためにも利用する。ブロック２１９で制御回路１０１は、トランジスタ１０５の動作により信号端子９−１の電位が所定値以上であると判断すればブロック２２１に移行してコンボ・ジャック９に接続されたオーディオ・デバイスはＥＣＭユニット７０であると認識して識別信号生成回路１１１にＥＣＭユニット７０を示す検出信号を送る。検出信号を受け取った識別信号生成回路１１１は、ＣＯＤＥＣ１１３にＥＣＭユニット７０の識別信号に対応する電圧を送り、その電圧を受け取ったＣＯＤＥＣ１１３はＥＣＭユニット７０に応じた動作をする。ＥＣＭユニット７０のミュート・ボタン７５は、信号ラインに直列に接続されているため、押下されても識別結果に影響を与えないが、コンボ・ヘッドセット５０のミュート・ボタン５７のように、電極７３−２と電極７３−３を短絡するように接続されている場合は、制御回路１０１にはラッチ回路を設けることが望ましい。

図４（Ａ）に示したように、ＥＣＭユニット７０では、３極プラグ７３の信号端子９−２が接触する電極７３−２と、信号端子９−１が接触する電極７３−１は内部で短絡している。したがって、３極プラグ７３が挿入されたときは、信号端子９−１と信号端子９−２はともにバイアス電源Ｖｃｃ２によりもたらされる電位になる。これに対して、図４（Ｂ）に示したように、ステレオ・イヤフォン・ユニット８０では、３極プラグ８５の信号端子９−２に接触する電極８５−２と信号端子９−１に接触する電極８５−１は内部で別系統になっているので信号端子９−１の電位は信号端子９−２の電位の影響を受けず、ＥＣＭユニット７０をステレオ・イヤフォン・ユニット８０から区別することができる。ブロック２２３では、制御回路１０１は、信号端子９−１がＭＩＣ２端子に接続されるようにスイッチ１０９を切り換える。ブロック２２５の手順は、ブロック２１３と同じである。

ブロック２１９で、制御回路１０１は、トランジスタ１０５の動作により信号端子９−１の電位が所定値未満であると判断した場合はブロック２２７に移行して、コンボ・ジャック９に接続されたオーディオ・デバイスはステレオ・イヤフォン・ユニット８０であると認識して識別信号生成回路１１１にステレオ・イヤフォン・ユニット８０を示す検出信号を送る。検出信号を受け取った識別信号生成回路１１１は、ＣＯＤＥＣ１１３にステレオ・イヤフォン・ユニット８０を示す識別信号に対応する電圧を送り、その電圧を受け取ったＣＯＤＥＣ１１３はステレオ・イヤフォン・ユニット８０に応じた動作をする。ステレオ・イヤフォン・ユニット８０はバイアス電源が不要なので、ブロック２２９では、制御回路１０１は、スイッチ１０７をオフにする。ブロック２３１の手順は、ブロック２１３の手順と同じである。なお、３極プラグに接続され、アンプを内蔵するタイプのステレオ・スピーカは、３極プラグがコンボ・ジャック９に挿入されるとブロック２２７においてステレオ・イヤフォン・ユニット８０として識別されて音声を出力することができる。

ここで、コンボ・ジャック９にモノラル・イヤフォン・ユニット９０の２極プラグ９３が接続されたときの識別回路１００の動作を説明する。２極プラグ９３は、信号端子９−２、９−３、９−４が電極９３−２に接触する。したがって、図６のフローチャートでは、ブロック２１９によりモノラル・イヤフォン・ユニット９０はステレオ・ヘッドフォン・ユニット８０として認識され、ＣＯＤＥＣ１１３はそれに応じた動作をする。そして、ＣＯＤＥＣ１１３のＨＰ＿Ｌ端子からの出力がモノラル・イヤフォン９１に出力されることになる。したがって、モノラル・イヤフォン・ユニット９０は、ステレオ・イヤフォン・ユニット８０と区別しないでもコンボ・ジャック９に接続すると自動的に認識されて使用することができる。２プラグのヘッドセットは、マイクロフォンまたはヘッドフォンのいずれかのプラグをコンボ・ジャックに挿入すると、図６のステップ２２１またはステップ２２７でマイクロフォンまたはヘッドフォンとして識別される。

図５では、オーディオ・コントローラに搭載されるスイッチ１０７、１０９、トランジスタ１０３、１０５、制御回路１０１、識別信号生成回路１１１などは、ＣＯＤＥＣ１１３とは別のそれぞれ独立したデバイスとして構成した例を示したが、本発明では、これらのデバイスの機能をＣＯＤＥＣ１１３の中に組み込んで１つの半導体装置として形成することもできる。また、コンボ・ヘッドセット５０のプラグ５９の電極は、図３（Ａ）に示した配列に限定する必要はなく、電極５９−３にＥＣＭ５５のドレイン端子が接続され、電極５９−４にＥＣＭ５５のソース端子が接続される構造のものであっても、ＥＣＭユニット７０およびステレオ・イヤフォン・ユニット８０との間でいずれか１つを識別することができる。この場合識別回路１００では、バイアス電源Ｖｃｃ１を信号端子９−３に接続し、信号端子９−４をグラウンドＥに接続する。

コンボ・ジャック９には、ダイナミック・マイクロフォンの２極プラグが挿入される可能性もある。２極プラグの電極は、図４（Ｃ）に示したモノラル・イヤフォンと同様にコイルに接続される。したがって、識別回路１００はダイナミック・マイクロフォンとステレオ・イヤフォン・ユニット８０を区別することができない。ダイナミック・マイクロフォンは電圧を印加して使用することはなく、コイルに電圧が印加されると障害を起こすこともある。しかし、識別回路１００は、バイアス電源を信号端子９−２、９−４に印加しており、２極ジャックでは信号端子９−２、９−３、９−４は１つの電極に接触し、その１つの電極は信号端子９−３によりゼロ電位になるため、ダイナミック・マイクロフォンに障害をもたらすことはない。

識別回路１００は、オーディオ・デバイスのインピーダンスを測定する必要がなく、簡単な回路で実現できるので、コストおよびスペースの面で有利である。また、識別回路１００は、３種類のオーディオ・デバイスを識別することができ、さらに、コンボ・ジャック９には４種類以上のオーディオ・デバイスを接続して使用することができる。

これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。

９…コンボ・ジャック
５０…コンボ・ヘッドセット
５１…左ヘッドフォン
５３…右ヘッドフォン
５５…ＥＣＭ
５７、７５…ミュート・ボタン
５９…４極プラグ
７０…ＥＣＭユニット
７３、８５…３極プラグ
８０…ステレオ・イヤフォン・ユニット
９０…モノラル・イヤフォン・ユニット
９３…２極プラグ

Claims (10)

1. 第１の端子と第２の端子と第３の端子と第４の端子とが順番に配置されたオーディオ・ジャックに、前記第１の端子に接続される第１の電極と前記第２の端子に接続され前記第１の電極と導通している第２の電極と前記第３の端子および前記第４の端子に接続される第３の電極とを備える３極プラグに接続され第１のエレクトレット・コンデンサ・マイクロフォンを含む第１のオーディオ・デバイスと、前記第１の端子に接続される第１の電極と前記第２の端子に接続される第２の電極と前記第３の端子に接続される第３の電極と前記第４の端子に接続される第４の電極とを備える４極プラグに接続され前記第３の電極および前記第４の電極に接続された第２のエレクトレット・コンデンサ・マイクロフォンを含む第２のオーディオ・デバイスと、前記第１の端子に接続される第１の電極と前記第２の端子に接続される第２の電極と前記第３の端子および前記第４の端子に接続される第３の電極とを備える３極プラグに接続された第３のオーディオ・デバイスとのいずれが接続されたかを認識する装置であって、
   前記第１のエレクトレット・コンデンサ・マイクロフォンのバイアス電源と前記第２の端子との間に接続されたスイッチと、
   前記第３の端子に接続されたグラウンドと、
   前記第４の端子に接続された前記第２のエレクトレット・コンデンサ・マイクロフォンのバイアス電源と、
   前記第４の端子の電位を検出する第１の電位検出回路と、
   前記第１の端子の電位を検出する第２の電位検出回路と、
   前記第１の電位検出回路が所定の大きさの電位を検出しないときに、前記スイッチをオンにして前記第２の電位検出回路が所定の大きさの電位を検出したときに前記第１のオーディオ・デバイスを示す検出信号を出力する制御回路と
   を有する認識装置。
2. 前記第１の電位検出回路が所定の大きさの電位を検出したときに前記制御回路は前記第２のオーディオ・デバイスを示す検出信号を出力する請求項１に記載の認識装置。
3. 前記第２のオーディオ・デバイスがミュート・ボタンを含むコンボ・ヘッドセットである請求項１または請求項２に記載の認識装置。
4. 前記制御回路は、前記第２のオーディオ・デバイスを示す検出信号を前記４極プラグが前記オーディオ・ジャックから引き抜かれるまで維持する請求項３に記載の認識装置。
5. 前記スイッチをオンにして前記第２の電位検出回路が所定の大きさの電位を検出しないときに前記制御回路は前記第３のオーディオ・デバイスを示す検出信号を出力する請求項１から請求項４のいずれかに記載の認識装置。
6. 前記制御回路は、前記第２の電位検出回路が所定の大きさの電位を検出しないことに応答して前記スイッチをオフにする請求項５に記載の認識装置。
7. 請求項１から請求項６のいずれかに記載の認識装置を搭載した携帯式コンピュータ。
8. 第１の端子と第２の端子と第３の端子と第４の端子とが順番に配置されたオーディオ・ジャックに、前記第１の端子に接続される第１の電極と前記第２の端子に接続され前記第１の電極と導通している第２の電極と前記第３の端子および前記第４の端子に接続される第３の電極とを備える３極プラグに接続され第１のエレクトレット・コンデンサ・マイクロフォンを含む第１のオーディオ・デバイスと、前記第１の端子に接続される第１の電極と前記第２の端子に接続される第２の電極と前記第３の端子に接続される第３の電極と前記第４の端子に接続される第４の電極とを備える４極プラグに接続され前記第３の電極および前記第４の電極に接続された第２のエレクトレット・コンデンサ・マイクロフォンを含む第２のオーディオ・デバイスと、前記第１の端子に接続される第１の電極と前記第２の端子に接続される第２の電極と前記第３の端子および前記第４の端子に接続される第３の電極とを備える３極プラグに接続された第３のオーディオ・デバイスとのいずれが接続されたかを認識装置が認識する方法であって、
   前記認識装置が前記第４の端子に前記第２のエレクトレット・コンデンサ・マイクロフォンのバイアス電圧を印加するステップと、
   前記認識装置が前記第４の端子の電位を検出するステップと、
   前記第４の端子に所定の大きさの電位を検出しないときに、前記認識装置が前記第２の端子に前記第１のエレクトレット・コンデンサ・マイクロフォンのバイアス電圧を印加するステップと、
   前記認識装置が前記第１の端子の電位を検出するステップと、
   前記第１の端子に所定の大きさの電位を検出したときに、前記第１のオーディオ・デバイスを示す検出信号を出力するステップと
   を有する認識方法。
9. 前記第４の端子に所定の大きさの電位を検出したときに、前記第２のオーディオ・デバイスを示す検出信号を出力するステップを含む請求項８に記載の認識方法。
10. 前記第１の端子に所定の大きさの電位を検出しないときに、前記第３のオーディオ・デバイスを示す検出信号を出力するステップを含む請求項８または請求項９に記載の認識方法。

Images