JP6188396B2 - 表示ドライバ - Google Patents

Description

本発明は、表示ドライバに関し、特に画像メモリを内蔵する表示ドライバＩＣ（Integrated Circuit）に好適に利用できるものである。

画像メモリとしてSRAM（Static Random Access Memory）を搭載した表示ドライバ、例えば液晶表示（LCD: Liquid Crystal Display）ドライバにおいて、130nm以上のプロセスルールを適用した製品では、MOS（Metal Oxide Semiconductor）トランジスタのオフリークが十分小さく、SRAM全体のリーク電流がLCDドライバの動作電力に比べ十分小さいため、LCDドライバ全体の消費電力への影響は、無視できる程度に小さかった。近年、LCDパネルの画素数が増加するに伴い、LCDドライバに搭載するSRAMのメモリ容量も数十Mbit級となり、チップサイズ低減のためにプロセスシュリンクが進められている。例えば、130nmから90nmプロセスへ移行する際、MOSトランジスタの耐圧の関係から電源電圧を1.5Vから1.3Vに下げるが、同時にMOSトランジスタの性能を維持するため、閾値電圧（Vth: Threshold Voltage）も下げる必要がある。その結果、SRAMのオフリーク電流が増え、LCDドライバ全体の消費電流が無視できない程度に増加するという問題が生じる。

特許文献１には、表示ドライバICに混載されるメモリにおけるオフリーク電流を低減し、且つ、そのメモリの通常時の動作を安定化する技術が開示されている。表示ドライバICが通常動作モードかスタンバイモードかのどちらの動作モードにあるかによって、メモリの電源に接続されるスイッチトランジスタをオン／オフ制御して、不要な部分への電源供給を遮断し、オフリーク電流を低減する。スイッチトランジスタには、そのスイッチトランジスタによる電圧降下を補うことができる程度の、より高い電圧の電源を接続することにより、メモリ自体の電源を高く保つことができ、メモリの通常時の動作を安定化することができる。

特開２００８−１９１４４２号公報

特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。

LCDドライバの機能として、コマンドラムモード(Command RAM Mode)と、ビデオスルーモード(Video Through Mode)がある。コマンドラムモードでは、プロセッサからの画像データをLCDドライバに内蔵した画像メモリとして機能するSRAMに保存し、その画像データが変化しない静止画の場合は、SRAMのデータをLCDパネルに表示し続ける。ビデオスルーモードでは、プロセッサからの画像データを逐次LCDパネルに表示し続ける。コマンドラムモードの場合、画像データを保持し続ける必要があるため、SRAMには常に電力を供給しなければならないが、ビデオスルーモードの場合、画像データをSRAMに保存する必要がないため、オフリーク低減のためSRAMへの電源供給を停止する事が可能となる。

ビデオスルーモードからコマンドラムモードに遷移するときには、停止されていた画像メモリへの電源供給を再開する必要がある。このとき、画像メモリには突入電流と呼ばれる大きな電流が流れ込む。発明者が検討したところ、ビデオスルーモードからコマンドラムモードに遷移するときには、LCDドライバは、ビデオスルーモードでの動作その他、通常動作中であるから、突入電流に起因して発生するノイズが、その動作に与える影響を無視することができないことがわかった。特に、近年の表示パネルの画素数の増加に伴って、画像メモリの記憶容量も大規模化する傾向にあり、プロセスシュリンクと相まって突入電流がより大きくなってきているので、この問題はより深刻になると予想される。

以上のように、本発明者が検討した結果、表示ドライバにおいて、画像メモリへの電源供給のオン／オフ制御を行なう際に、突入電流を抑える必要があることが、明らかとなった。

特許文献１に開示される表示ドライバＩＣでは、動作モードに基づいてスイッチトランジスタをオン／オフ制御するが、メモリ不使用の動作モードからメモリを使用する動作モードに遷移するときに、メモリへの電源供給を開始する際に、メモリに流れ込む突入電流については、何ら考慮されていない。

また、本発明者が検討した結果、例えばスイッチトランジスタのサイズを小さくするなどして、画像メモリへの電源の立ち上げを緩やかにすることにより突入電流を抑えることは、必ずしも適切ではない、または、それだけでは十分ではないことも、明らかになった。動作モードを遷移させるときには、動作モードを指定するコマンドが入力されてから、画像メモリに書き込むべきデータ入力されるまでに、画像メモリへの安定した電源供給を開始しておく必要があり、画像データのメモリへの書き込みを遅らせることは、許されないからである。

このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本発明に係る表示ドライバは、複数のメモリマットを含んで構成される画像メモリと、複数のメモリマットのそれぞれに対する電源供給をオン／オフ制御可能な複数の電源スイッチと、その電源スイッチをオン／オフ制御する制御回路とを備える。制御回路は、複数のメモリマットのうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、複数の電源スイッチをオンする制御を行う。

本発明によって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、画像メモリへの電源供給をオン／オフ制御して画像メモリのオフリーク電流を低減する場合にも、画像データのメモリへの書き込みを遅らせることなく、メモリへの電源供給を開始するときの突入電流を低く抑えることができる。

図１は、実施形態１に係る表示ドライバの要部を示すブロック図である。 図２は、実施形態１に係る表示ドライバのコマンドラムモードにおける動作を示す説明図である。 図３は、実施形態１に係る表示ドライバのビデオスルーモードにおける動作を示す説明図である。 図４は、実施形態１に係る表示ドライバの動作例を示すタイミング図である。 図５は、実施形態１に係る表示ドライバを、接続される表示パネルの画素数に適応させる動作を可能に構成した場合のブロック図である。 図６は、実施形態２に係る表示ドライバの要部を示すブロック図である。 図７は、実施形態２に係る表示ドライバの動作例を示すタイミング図である。 図８は、実施形態３に係る表示ドライバの要部を示すブロック図である。 図９は、実施形態３に係る表示ドライバの動作例を示すタイミング図である。 図１０は、実施形態４に係る表示ドライバの動作例を示すタイミング図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜メモリへの電源供給開始時の突入電流の分散＞
本願において開示される代表的な実施の形態に係る表示ドライバ（１）は、ドライバ回路（１０）と、メモリ（３）と、電源スイッチ（２、２＿１〜２＿８）と、制御回路（７）とを備える。ドライバ回路（１０）は、外部に接続される表示パネル（１２）に駆動信号を出力可能に構成される。メモリ（３）は、複数のメモリマット（４、４＿１〜４＿８）を含んで構成され、前記駆動信号を生成するための画像データを記憶可能に構成される。複数の電源スイッチ（２＿１〜２＿８）は、前記複数のメモリマットのそれぞれに対する電源供給をオン／オフ制御可能で、制御回路（７）は、前記複数の電源スイッチをオン／オフ制御可能に構成される。

前記制御回路は、前記複数のメモリマットのうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、前記複数の電源スイッチをオンする制御を可能に構成される。

これにより、画像メモリへの電源供給をオン／オフ制御して画像メモリのオフリーク電流を低減する場合にも、画像データのメモリへの書き込みを遅らせることなく、メモリ（３）への電源供給を開始するときの突入電流を低く抑えることができる。

〔２〕＜大小サイズで並列接続された電源スイッチ＞
項１において、前記複数の電源スイッチは、前記複数のメモリマットのそれぞれに接続される第１スイッチ（２１＿１〜２１＿３）と第２スイッチ（２２＿１〜２２＿３）とを含んで構成される。前記第１スイッチと前記第２スイッチとは並列接続され、前記第１スイッチは前記第２スイッチよりもオン抵抗が低い。

前記制御回路は、最初に画像データが書き込まれる前記メモリマットに対して、前記第１スイッチを前記第２スイッチよりも早くオンすることにより電源供給を開始し、他のメモリマットに対して前記第２スイッチを前記第１スイッチよりも早くオンすることにより電源供給を開始する。

これにより、複雑なタイミング制御を行うことなく、メモリへの電源供給を開始するときの突入電流を低く抑えることができる。

〔３〕＜大小サイズのスイッチＭＯＳ＞
項２において、前記第１スイッチと前記第２スイッチはＭＯＳＦＥＴ（２１＿１〜２１＿３、２２＿１〜２２＿３）で構成され、前記第１スイッチを構成するＭＯＳＦＥＴは、前記第２スイッチを構成するＭＯＳＦＥＴよりもゲート幅／ゲート長の比が大きい。

これにより、第１と第２の電源スイッチのオン抵抗を、簡単かつ正確に設定することができる。

〔４〕＜タイミング制御＞
項１において、前記複数の電源スイッチは、前記複数のメモリマットのそれぞれに接続される電源スイッチ（２３＿１〜２３＿３）を含んで構成される。

前記制御回路は、最初に画像データが書き込まれる前記メモリマットに接続される電源スイッチを、他のメモリマットに接続される電源スイッチよりも早くオンすることにより電源供給を開始する。

これにより、１個のメモリマットにそれぞれ１個の電源スイッチを備えるだけで、メモリへの電源供給を開始するときの突入電流を低く抑えることができる。

〔５〕＜順次オン制御＞
項４において、前記制御回路は、前記複数のメモリマットのそれぞれに接続される前記電源スイッチを、順次オンすることにより電源供給を開始する。

これにより、メモリへの電源供給を開始するときの突入電流のピーク値をより低く抑えることができる。

〔６〕＜ホストプロセッサからのコマンドに基づく電源制御＞
項１から項５のうちのいずれか１項において、前記制御回路は、外部に接続されるホストプロセッサ（１１）から供給されるコマンドを受信可能に構成され、受信したコマンドに基づいて前記複数の電源スイッチをオン／オフ制御可能に構成される。

これにより、表示ドライバは、特別な設定なしに、適切な電源制御を行うことができる。

〔７〕＜コマンドラムモードとビデオスルーモード＞
項６において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を遮断する制御を行う。

これにより、メモリに記憶された静止画を表示するコマンドラムモードではメモリへ電源を供給し、メモリを介さずに動画を表示するビデオスルーモードではメモリへの電源供給を遮断して、不必要なメモリのオフリーク電流を抑えることができる。

〔８〕＜コマンドラムモードにおいて指定されるアドレスの解釈＞
項７において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに、前記コマンドに伴って指定される、前記メモリのスタートアドレスとエンドアドレスに基づいて、最初に画像データが書き込まれる前記メモリマットを特定する機能を備える。

これにより、表示ドライバは、特別な設定なしに、最初に画像データが書き込まれるメモリマットを特定することができる。

〔９〕＜外部に接続される表示パネルのサイズを指定するレジスタ＞
項１から項８のうちのいずれか１項において、前記制御回路は、外部に接続される前記表示パネルのサイズを指定可能なレジスタ（１３）を備える。前記表示ドライバは、前記レジスタに保持される値に基づいて、前記複数のメモリマットのうちの一部に対する電源供給を行わない制御を可能に構成される。

これにより、表示ドライバは、外部に接続される表示パネルのサイズに応じて、適切な電源制御を行うことができる。

〔１０〕＜メモリへの電源供給開始時の突入電流の分散＞
本願において開示される代表的な実施の形態に係る表示ドライバ（１）は、ドライバ回路（１０）と、メモリ（３）と、第１電源スイッチ（２１＿１〜２１＿３）と、第２電源スイッチ（２２＿１〜２２＿３）と、制御回路（７）とを備える。ドライバ回路（１０）は、外部に接続される表示パネル（１２）に駆動信号を出力可能に構成される。メモリ（３）は、複数のメモリマット（４＿１〜４＿３）を含んで構成され、前記駆動信号を生成するための画像データを記憶可能に構成される。第１電源スイッチ（２１＿１〜２１＿３）と第２電源スイッチ（２２＿１〜２２＿３）は、互いに並列接続され、前記複数のメモリマットを構成するそれぞれのメモリマットに接続され、それぞれが前記メモリマットへの電源供給をオン／オフ制御可能に構成される。前記第１電源スイッチは、前記第２電源スイッチよりもオン抵抗が小さい。制御回路（７）は、前記複数の第１及び第２電源スイッチをそれぞれオン／オフ制御可能に構成される。

前記制御回路は、前記複数のメモリマットのうち、少なくとも１個のメモリマットに対して、前記第１電源スイッチを前記第２電源スイッチよりも早くオンし、他のメモリマットに対して前記第２電源スイッチを前記第１電源スイッチよりも早くオンする、制御を可能に構成される。

これにより、画像メモリへの電源供給をオン／オフ制御して画像メモリのオフリーク電流を低減する場合にも、画像データのメモリへの書き込みを遅らせることなく、また複雑なタイミング制御を行うことなく、メモリ（３）への電源供給を開始するときの突入電流を低く抑えることができる。

〔１１〕＜大小サイズのスイッチＭＯＳ＞
項１０において、前記第１電源スイッチと前記第２電源スイッチはＭＯＳＦＥＴ（２１＿１〜２１＿３、２２＿１〜２２＿３）で構成され、前記第１電源スイッチを構成するＭＯＳＦＥＴは、前記第２電源スイッチを構成するＭＯＳＦＥＴよりもゲート幅／ゲート長の比が大きい。

これにより、第１及び第２電源スイッチのオン抵抗を、簡単かつ正確に設定することができる。

〔１２〕＜ホストプロセッサからのコマンドに基づく電源制御＞
項１０において、前記制御回路は、外部に接続されるホストプロセッサ（１１）から供給されるコマンドを受信可能に構成され、受信したコマンドに基づいて前記複数の第１及び第２電源スイッチをオン／オフ制御可能に構成される。

これにより、表示ドライバは、特別な設定なしに、適切な電源制御を行うことができる。

〔１３〕＜コマンドラムモードとビデオスルーモード＞
項１２において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を遮断する制御を行う。

これにより、メモリに記憶された静止画を表示するコマンドラムモードではメモリへ電源を供給し、メモリを介さずに動画を表示するビデオスルーモードではメモリへの電源供給を遮断して、不必要なメモリのオフリーク電流を抑えることができる。

〔１４〕＜コマンドラムモードにおいて指定されるアドレスの解釈＞
項１３において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに、前記コマンドに伴って指定される、前記メモリのスタートアドレスとエンドアドレスに基づいて、前記第１電源スイッチを前記第２電源スイッチよりも早くオンする制御の対象である、メモリマットを特定する機能を備える。

これにより、表示ドライバは、特別な設定なしに、最初に画像データが書き込まれるメモリマットを特定することができる。

〔１５〕＜画像メモリによるデータの保持＞
項１２において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を低リーク電流で維持する制御を行う。

これにより、表示ドライバは、リーク電流を低く抑えながら、画像メモリに画像データを保持することができる。

〔１６〕＜メモリへの電源供給開始時の突入電流のタイミング制御による分散＞
本願において開示される代表的な実施の形態に係る表示ドライバ（１）は、ドライバ回路（１０）と、メモリ（３）と、電源スイッチ（２、２３＿１〜２３＿３）と、制御回路（７）とを備える。ドライバ回路（１０）は、外部に接続される表示パネルに駆動信号を出力可能に構成される。メモリ（３）は、複数のメモリマット（４＿１〜４＿３）を含んで構成され、前記駆動信号を生成するための画像データを記憶可能に構成される。電源スイッチ（２、２３＿１〜２３＿３）は、前記複数のメモリマットのそれぞれに接続され、前記複数のメモリマットのそれぞれに対する電源供給をオン／オフ制御可能で、制御回路（７）は、前記電源スイッチをオン／オフ制御可能に構成される。

前記制御回路は、前記複数のメモリマットのうち、少なくとも１個のメモリマットに接続される電源スイッチを、他のメモリマットに接続される電源スイッチよりも早くオンする制御を可能に構成される。

これにより、画像メモリへの電源供給をオン／オフ制御して画像メモリのオフリーク電流を低減する場合にも、画像データのメモリへの書き込みを遅らせることなく、また１個のメモリマットにそれぞれ１個の電源スイッチを備えるだけで、メモリ（３）への電源供給を開始するときの突入電流を低く抑えることができる。

〔１７〕＜順次オン制御＞
項１６において、前記制御回路は、前記複数のメモリマットのそれぞれに接続される前記電源スイッチを、順次オンすることにより電源供給を開始する。

これにより、メモリへの電源供給を開始するときの突入電流のピーク値をより低く抑えることができる。

〔１８〕＜ホストプロセッサからのコマンドに基づく電源制御＞
項１６において、前記制御回路は、外部に接続されるホストプロセッサ（１１）から供給されるコマンドを受信可能に構成され、受信したコマンドに基づいて前記複数の電源スイッチをオン／オフ制御可能に構成される。

これにより、表示ドライバは、特別な設定なしに、適切な電源制御を行うことができる。

〔１９〕＜コマンドラムモードとビデオスルーモード＞
項１８において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を遮断する制御を行う。

これにより、メモリに記憶された静止画を表示するコマンドラムモードではメモリへ電源を供給し、メモリを介さずに動画を表示するビデオスルーモードではメモリへの電源供給を遮断して、不必要なメモリのオフリーク電流を抑えることができる。

〔２０〕＜コマンドラムモードにおいて指定されるアドレスの解釈＞
項１９において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに、前記コマンドに伴って指定される、前記メモリのスタートアドレスとエンドアドレスに基づいて、他のメモリマットよりも電源スイッチを早くオンする制御の対象である、メモリマットを特定する機能を備える。

これにより、表示ドライバは、特別な設定なしに、最初に画像データが書き込まれるメモリマットを特定することができる。

２．実施の形態の詳細
実施の形態について更に詳述する。

〔実施形態１〕＜メモリへの電源供給開始時の突入電流の分散＞
図１は、実施形態１に係る表示ドライバの要部を示すブロック図である。

実施形態１に係る表示ドライバ１は、図示を省略したドライバ回路１０と、メモリ３と、電源スイッチ２＿１〜２＿８と、制御回路７とを備える。ドライバ回路１０は、外部に接続される表示パネル１２（図示を省略）に駆動信号を出力する。表示ドライバ１は、特に制限されないが、例えば液晶表示ドライバ（ＬＣＤドライバ）であって、後述の図２、図３に示されるように、ホストプロセッサ１１と表示パネル１２が接続され、ホストプロセッサ１１から入力される画像データに基づいて、表示パネル１２に画像を表示することができる。表示ドライバ１は、特に制限されないが、例えば、公知のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor field effect transistor）半導体集積回路の製造技術を用いて、シリコンなどの単一半導体基板上に形成される。

メモリ３は画像メモリであって、複数のメモリマット４＿１〜４＿８とそれらのメモリマットを制御する制御回路５を含んで構成され、駆動回路１０によって表示パネル１２を駆動する駆動信号を生成するための画像データを記憶する。複数の電源スイッチ２＿１〜２＿８は、電源回路６から複数のメモリマット４＿１〜４＿８のそれぞれの電源に直列に挿入されて接続されており、電源供給をオン／オフ制御することができる。制御回路７は、アドレス生成回路９とスイッチ制御回路８を含んで構成される。アドレス生成回路９は、入力される画像データを、所定の順序でメモリマット４＿１〜４＿８に書き込み、所定の順序で読み出してドライバ回路１０に出力する制御を行う。スイッチ制御回路８は、複数の電源スイッチ２＿１〜２＿８をオン／オフ制御する。

制御回路７のスイッチ制御回路８は、複数のメモリマット４＿１〜４＿８のうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、複数の電源スイッチ２＿１〜２＿８をオンする。

これにより、画像メモリへの電源供給をオン／オフ制御して画像メモリのオフリーク電流を低減する場合にも、画像データのメモリへの書き込みを遅らせることなく、メモリ３への電源供給を開始するときの突入電流を低く抑えることができる。

この原理を以下、詳細に説明する。例えば特許文献１に開示される従来の表示ドライバＩＣでは、メモリが不使用の場合に電源供給を遮断し、メモリを使用するときに電源供給を再開するが、電源供給を再開されたメモリに対する突入電流については考慮されていない。メモリを構成する複数のメモリマットの全てに同時に電源供給を再開すれば、メモリ全体の突入電流は、メモリマット１個当たりの突入電流と電源供給を再開するメモリマットの数の積となり、ピーク値の大きな電流となる。これに対して、本発明に係る表示ドライバでは、メモリ３を構成する複数のメモリマット４＿１〜４＿８のそれぞれに電源スイッチ２＿１〜２＿８を設け、複数のメモリマット４＿１〜４＿８のうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、複数の電源スイッチ２＿１〜２＿８をオンする。例えばメモリマット４＿１に最初に画像データが書き込まれるとすると、メモリマット４＿１への電源供給は、その画像データが書き込まれる前に安定している必要がある。そのため、メモリマット４＿１へ電源を供給する電源スイッチ２＿１は、他のメモリマット４＿２〜４＿８へ電源を供給する電源スイッチ２＿２〜２＿８よりも早く電源が安定するように構成され、制御される。

より具体的には、実施形態２で詳述するように、最初にオンする、電源スイッチ２＿１のオン抵抗を他の電源スイッチのオン抵抗よりも低くして、最初に画像データが書き込まれるメモリマット４＿１への電源供給が、他のメモリマット４＿２〜４＿８への電源供給よりも早く安定するように構成される。また、実施形態３で詳述するように、タイミング制御によって、最初に画像データが書き込まれるメモリマット４＿１へ電源を供給する電源スイッチ２＿１を、他のメモリマット４＿２〜４＿８へ電源を供給する電源スイッチ２＿２〜２＿８よりも早くオンする。本発明は、これらの具体例に制限されず、他の如何なる方法によって、複数のメモリマットのうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように制御しても良い。

表示ドライバの画像メモリは、一般のメモリとは異なり、複数のメモリマットへ画像データを書き込む順序を、制御回路７がアドレス生成回路９によって指定するので、最初に画像データが書き込まれるメモリマットへの電源を開始するための制御を、他のメモリマットよりも優先するような制御が可能となる。制御回路７は、外部に接続されるホストプロセッサ１１から供給されるコマンドを受信することができ、受信したコマンドに基づいて複数の電源スイッチ２＿１〜２＿８をオン／オフ制御する。

これにより、表示ドライバ１は、特別な設定なしに、適切な電源制御を行うことができる。

＜コマンドラムモードとビデオスルーモード＞
図２は、実施形態１に係る表示ドライバのコマンドラムモードにおける動作を示す説明図であり、図３は、実施形態１に係る表示ドライバのビデオスルーモードにおける動作を示す説明図である。既に述べたように、図２に示すように、コマンドラムモードでは、プロセッサ１１から入力される画像データをメモリ３に保存し、静止画の場合は、メモリ３に保存される画像データを表示パネル１２に繰り返し転送することによって、同じ静止画を表示し続ける。図３に示すように、ビデオスルーモードでは、プロセッサ１１から入力される画像データを逐次表示パネル１２に表示する。例えば、動画を表示する場合には、ビデオスルーモードが用いられる。図２に示すコマンドラムモードの場合、画像データを保持し続ける必要があるため、メモリ３には常に電力を供給しなければならないので、電源スイッチ２はオンされている。図３に示すビデオスルーモードの場合、画像データをメモリ３に保存する必要がないため、オフリーク低減のためメモリ３への電源供給を停止する事が可能となり、電源スイッチ２はオフされる。

図４は、実施形態１に係る表示ドライバの動作例を示すタイミング図である。横軸に時間、縦方向に上から、表示ドライバ１の状態、プロセッサ１１から入力されるコマンドとデータ、メモリ３の状態（RAM状態）を示す。時刻ｔ０にプロセッサ１１から表示ドライバ１をビデオスルーモードに設定するコマンドが入力されると、制御回路７は、そのコマンドを解釈（デコード）して、図３に示したように、入力される画像データを直接ドライバ回路１０に供給できるように制御し、さらに電源スイッチ２をオフしてメモリ３への電源供給を遮断する。時刻ｔ１、ｔ２、…ｔ４にそれぞれ入力される画像データ１、２…ｎは、メモリ３へは書き込まれず、ドライバ回路１０に供給される。時刻ｔ５にプロセッサ１１から表示ドライバ１をコマンドラムモードに設定するコマンドが入力されると、制御回路７は、そのコマンドを解釈（デコード）して、図２に示したように、表示ドライバ１をコマンドラムモードに設定する。制御回路７は、入力される画像データがメモリ３に書き込まれ、ドライバ回路１０にはメモリ３から読み出された画像データが供給されるように、制御する。時刻ｔ６にプロセッサ１１によって、コマンドラムモードで使用されるメモリ３のスタートアドレスとエンドアドレスが設定される。制御回路７は、これを解釈（デコード）して、最初に画像データが書き込まれるメモリマットを特定し、そのメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、上述の制御を実行する。時刻ｔ７に最初の画像データ１が入力されたときには、最初に画像データが書き込まれるメモリマットへの電源供給は既に安定している。他のメモリマットへの電源供給は、その時点では開始されていなくても良いし、開始されていても未だ安定していなくても良い。時刻ｔ８〜ｔ１０に残りの画像データ２〜ｎが入力されるときまでに、他のメモリマットへの電源供給が安定されていればよい。時刻ｔ１１に再び、プロセッサ１１から表示ドライバ１をビデオスルーモードに設定するコマンドが入力されると、時刻ｔ０以降の動作と同様の動作を繰り返して、ビデオスルーモードに遷移し、メモリ３への電源供給は再び遮断される。

以上のように、制御回路７は、入力されたコマンドがコマンドラムモードを指定するコマンドであるときにメモリ３への電源供給を開始する制御を行い、入力されたコマンドがビデオスルーモードを指定するコマンドであるときに、メモリ３への電源供給を遮断する制御を行う。これにより、メモリ３に記憶された静止画を表示するコマンドラムモードではメモリ３へ電源を供給し、メモリ３を介さずに動画を表示するビデオスルーモードではメモリ３への電源供給を遮断して、不必要なメモリ３のオフリーク電流を抑えることができる。

また、このとき制御回路７は、コマンドラムモードを指定するコマンドに伴って指定される、メモリ３のスタートアドレスとエンドアドレスに基づいて、最初に画像データが書き込まれるメモリマットを特定する。これにより、表示ドライバ１は、特別な設定なしに、最初に画像データが書き込まれるメモリマットを特定することができる。

＜外部に接続される表示パネルのサイズを指定するレジスタ＞
図５は、実施形態１に係る表示ドライバを、接続される表示パネルの画素数に適応可能に構成した場合のブロック図である。表示ドライバ１は、ドライバ回路１０と、複数のメモリマット４＿１〜４＿９を備えるメモリ３と、電源回路６からそれぞれのメモリマット４＿１〜４＿９に直列に挿入されて接続される電源スイッチ２＿１〜２＿９と、制御回路７とを備える。ドライバ回路１０は、外部に接続される表示パネル１２に駆動信号を出力する。表示ドライバ１は、ホストプロセッサ１１と表示パネル１２が接続され、ホストプロセッサ１１から入力される画像データに基づいて、表示パネル１２に画像を表示することができる。表示パネル１２は、特に制限されないが、例えば液晶表示パネル（ＬＣＤパネル）である。表示ドライバ１は、種々のサイズ、即ち、種々の画素数の表示パネル１２を接続することができるよう構成される。表示パネル１２は、例えば、1080RGB×1920dotのフルハイビジョンであり、または、960RGB×1280dotのQuad-VGAであってもよい。１個のメモリマット４のメモリ容量を、120RGBの画像データを記憶することができるビット数とすると、接続される表示パネル１２が、1080RGB×1920dotのフルハイビジョンの場合は、９個すべてのメモリマット４＿１〜４＿９に電源を供給する必要があるので、電源スイッチ２＿１〜２＿９の全てをオンする。接続される表示パネル１２が、960RGB×1280dotのQuad-VGAの場合は、８個すべてのメモリマット４＿１〜４＿８に電源を供給すれば足りるので、電源スイッチ２＿１〜２＿８をオンし、電源スイッチ２＿９は常にオフに制御する。

制御回路７は、外部に接続される表示パネル１２のサイズを指定可能なレジスタ１３を備える。表示ドライバ１は、レジスタ１３に保持される値に基づいて、複数のメモリマット４＿１〜４＿９のうちの一部に対する電源供給を行わないように、電源スイッチ２＿１〜２＿９を制御することができる。

これにより、表示ドライバ１は、外部に接続される表示パネル１２のサイズ（画素数）に応じて、適切な電源制御を行うことができる。

図１に示した表示ドライバ１のブロック図には、メモリマットの数が８個のメモリ３を例示し、図５にはメモリマットの数が９個のメモリ３を例示した。メモリ３を構成するメモリマットの数は、アクセス性能とチップ面積などに基づいて、任意に定めればよく、図１、図５などに示した例、及び以下の実施形態に示す例は、単なる例示に過ぎない。

電源スイッチ２は、電源回路６とメモリマット４に直列に挿入されるが、電源を遮断した後に、メモリマット４に残留する電荷を、積極的に放電するために、メモリマット４の電源線を接地電位に短絡する、シャントスイッチをさらに備えても良い。

〔実施形態２〕＜大小サイズで並列接続された電源スイッチ＞
複数のメモリマット４のうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、電源スイッチ２をオンする、具体的な方法の一例として、最初にオンする、電源スイッチ２＿１のオン抵抗を他の電源スイッチのオン抵抗よりも低く構成する方法について説明する。

図６は、実施形態２に係る表示ドライバの要部を示すブロック図である。

実施形態２に係る表示ドライバ１は、図１に図示した表示ドライバ１と同様に、図示を省略したドライバ回路１０と、メモリ３と、電源スイッチ２と、制御回路７とを備え、図示を省略したホストプロセッサ１１と表示パネル１２が接続され、ホストプロセッサ１１から入力される画像データに基づいて、表示パネル１２に画像を表示することができる。

本実施形態２においても、実施形態１と同様に、外部に接続されるプロセッサ１１から供給されるコマンドに基づいて複数の第１及び第２電源スイッチがオン／オフ制御されることにより、表示ドライバ１は、特別な設定なしに、適切な電源制御を行うことができる。また、制御回路７は、供給されたコマンドがコマンドラムモードを指定するコマンドであるときにメモリ３への電源供給を開始する制御を行い、コマンドがビデオスルーモードを指定するコマンドであるときに、メモリ３への電源供給を遮断する制御を行う。制御回路７は、コマンドがコマンドラムモードを指定するコマンドであるときには、それに伴って指定される、メモリのスタートアドレスとエンドアドレスに基づいて、最初に画像データが書き込まれるメモリマットを特定する。

図６には、実施形態２に係る表示ドライバ１の要部が示される。

実施形態２に係る表示ドライバ１のメモリ３は、複数のメモリマット４＿１〜４＿３を含んで構成される。３個のメモリマットのみを図示するが、メモリ３は、より多くのメモリマットを含んで構成されても良い。複数のメモリマット４＿１〜４＿３には、第１電源スイッチ２１＿１〜２１＿３と第２電源スイッチ２２＿１〜２２＿３とがそれぞれ接続される。第１電源スイッチ２１＿１〜２１＿３と第２電源スイッチ２２＿１〜２２＿３とはそれぞれ互いに並列接続され、電源回路６からメモリマット４＿１〜４＿３への電源線Ｖｄｄ＿ＭＡＴ１〜Ｖｄｄ＿ＭＡＴ３にそれぞれ直列に挿入されている。制御回路７は、アドレス生成回路９とスイッチ制御回路８を含んで構成される。アドレス生成回路９は、入力される画像データのメモリマット４＿１〜４＿３への書き込みと読み出しの制御を行う。スイッチ制御回路８は、複数の電源スイッチ２１＿１〜２１＿３と２２＿１〜２２＿３をオン／オフ制御する。第１電源スイッチ２１＿１〜２１＿３は、第２電源スイッチ２２＿１〜２２＿３よりも低いオン抵抗のスイッチ素子で構成される。

例えば、第１と第２電源スイッチ（２１＿１〜２１＿３、２２＿１〜２２＿３）はＭＯＳＦＥＴで構成され、第１電源スイッチを構成するＭＯＳＦＥＴ２１＿１〜２１＿３は、第２電源スイッチを構成するＭＯＳＦＥＴ２２＿１〜２２＿３よりもゲート幅／ゲート長の比が大きいＭＯＳＦＥＴを用いることにより、簡単かつ正確に、第１電源スイッチ２１＿１〜２１＿３のオン抵抗を、第２電源スイッチ２２＿１〜２２＿３のオン抵抗よりも低くすることができる。制御回路７のスイッチ制御回路８から、第１電源スイッチ２１＿１〜２１＿３と第２電源スイッチ２２＿１〜２２＿３のそれぞれのゲート端子には、制御信号ｓｗ＿ＭＡＴ１ａ〜ｓｗ＿ＭＡＴ３ａとｓｗ＿ＭＡＴ１ｂ〜ｓｗ＿ＭＡＴ３ｂとが接続されており、第１電源スイッチ２１＿１〜２１＿３と第２電源スイッチ２２＿１〜２２＿３は、それぞれ独立にオン／オフ制御することができる。

一般に電源スイッチのオン抵抗は、低ければ低い程良いとされ、第１電源スイッチ２１＿１〜２１＿３のオン抵抗は、メモリ３へのアクセスの際に、電源線Ｖｄｄ＿ＭＡＴ１〜Ｖｄｄ＿ＭＡＴ３に発生する電圧降下が、許容範囲内になるように設計される。一方、第２電源スイッチ２２＿１〜２２＿３のオン抵抗は、それよりも十分に高い値に設計される。第１電源スイッチ２１＿１〜２１＿３がオフで第２電源スイッチ２２＿１〜２２＿３のみがオンの期間は、当該メモリマットへのアクセスはないか、電源線Ｖｄｄ＿ＭＡＴ１〜Ｖｄｄ＿ＭＡＴ３に許容範囲内の電圧降下しか発生させないようなメモリアクセスに限られるように、設計される。

図６では、第１及び第２電源スイッチを構成するＭＯＳＦＥＴ２１＿１〜２１＿３と２２＿１〜２２＿３がＰチャネルＭＯＳである例を示したが、リーク電流の低減方法や制御方法、回路構成、レイアウト構成によって、ＮチャネルＭＯＳによって構成しても良い。その場合には、後述の図７の制御信号ｓｗ＿ＭＡＴ１ａ〜ｓｗ＿ＭＡＴ３ａとｓｗ＿ＭＡＴ１ｂ〜ｓｗ＿ＭＡＴ３ｂはハイ／ロウを反転させる。

制御回路７は、複数のメモリマット４＿１〜４＿３のうち、少なくとも１個のメモリマット例えばメモリマット１に対して、第１電源スイッチ２１＿１を第２電源スイッチ２２＿１よりも早くオンし、他のメモリマット例えば４＿２と４＿３に対して第２電源スイッチを第１電源スイッチ２１＿２〜２１＿３よりも早くオンする。

これにより、画像メモリへの電源供給をオン／オフ制御して画像メモリのオフリーク電流を低減する場合にも、画像データのメモリへの書き込みを遅らせることなく、また複雑なタイミング制御を行うことなく、メモリ３への電源供給を開始するときの突入電流を低く抑えることができる。

図７は、実施形態２に係る表示ドライバの動作例を示すタイミング図である。横軸に時間、縦方向に上から、プロセッサ１１から入力されるコマンドとデータ、第１電源スイッチ２１＿１〜２１＿３と第２電源スイッチ２２＿１〜２２＿３を制御する制御信号ｓｗ＿ＭＡＴ１ａ〜ｓｗ＿ＭＡＴ３ａとｓｗ＿ＭＡＴ１ｂ〜ｓｗ＿ＭＡＴ３ｂの波形、メモリマット４＿１〜４＿３の電源線Ｖｄｄ＿ＭＡＴ１〜Ｖｄｄ＿ＭＡＴ３の電圧、及び、メモリ３に流れ込む突入電流の状態を示す。メモリ３に流れ込む突入電流には、最初に画像データが書き込まれるＭＡＴ１（メモリマット４＿１）に流れ込む突入電流i_MAT1と、その他のＭＡＴ２〜３（メモリマット４＿２〜４＿３）に流れ込む突入電流i_MAT2〜i_MAT3と、メモリ３全体に流れ込む突入電流i_MEMが示され、さらに、比較例として、メモリ３への電源供給を開始するために、全てのメモリマットに接続される電源スイッチの全てを同時にオンにする制御を行った場合の、メモリ３へ流れ込む突入電流i_refが示される。このとき、全てのメモリマットに接続される電源スイッチ（第１電源スイッチ２１＿１〜２１＿３と第２電源スイッチ２２＿１〜２２＿３とがそれぞれ並列接続された電源スイッチ）は、一般の電源スイッチのオン抵抗と同様に、メモリ３へのアクセスの際に、電源線Ｖｄｄ＿ＭＡＴ１〜Ｖｄｄ＿ＭＡＴ３に発生する電圧降下を許容範囲内に抑えるように設計されているものとする。実際の突入電流の大きさは、メモリマットの記憶容量や、物理的な定数によって決まるので、図７では任意単位（a.u.: arbitrarily unit）で示す。

図７の時間軸（横軸）は、図４の時刻ｔ６から時刻ｔ９までに対応する。時刻ｔ５にプロセッサ１１から表示ドライバ１をコマンドラムモードに設定するコマンドが入力された後、時刻ｔ６にコマンドラムモードで使用されるメモリ３のスタートアドレスとエンドアドレスが指定され、時刻ｔ７に画像データ１が入力されてＭＡＴ１（メモリマット４＿１）に書き込まれ、時刻ｔ８に画像データ２が入力されてＭＡＴ２（メモリマット４＿２）に書き込まれる。

図７に示した例では、時刻ｔ６にプロセッサ１１によって指定された、コマンドラムモードで使用されるメモリ３のスタートアドレスとエンドアドレスを、制御回路７が解釈（デコード）することにより、最初に画像データが書き込まれるメモリマットがＭＡＴ１（メモリマット４＿１）であると特定される。その後、時刻ｔ２０に、最初に画像データが書き込まれるＭＡＴ１に対して優先して電源供給を開始するために、ＭＡＴ１に接続される、よりオン抵抗の低い第１電源スイッチ２１＿１がオンされる。このとき、第２電源スイッチ２２＿１も同時にオンしてもよい。一方、時刻ｔ２０には、他のメモリマット（ＭＡＴ２，ＭＡＴ３）４＿２〜４＿３に対しては、よりオン抵抗の低い第１電源スイッチ２１＿２〜２１＿３がオフにされたまま、第２電源スイッチ２２＿２〜２２＿３がオンに制御される。第１電源スイッチ２１＿１はオン抵抗が低いので、ＭＡＴ１の電源Ｖｄｄ＿ＭＡＴ１は急峻に立ち上がって安定化される。これに伴って、ＭＡＴ１には比較的大きい突入電流i_MAT1が流れ込む。これに対して、他のメモリマット（ＭＡＴ２，ＭＡＴ３）４＿２〜４＿３には、オン抵抗の高い第２電源スイッチ２２＿２〜２２＿３によって電源供給が開始されるので、ＭＡＴ２とＭＡＴ３の電源Ｖｄｄ＿ＭＡＴ２とＶｄｄＭＡＴ３は緩やかに立上り、長い時間をかけて安定化する一方、ＭＡＴ２とＭＡＴ３に流れ込む突入電流i_MAT2、i_MAT3は、低く抑えることができる。そのため、メモリ３全体に流れ込む突入電流i_MEMも、比較例の突入電流i_refに比べて著しく低く抑えることができる。時刻ｔ２１にはＭＡＴ２とＭＡＴ３に接続される、オン抵抗の低い第１電源スイッチ２１＿２〜２１＿３もオンに制御される。

最初に画像データが書き込まれるＭＡＴ１のオン抵抗の低い第１電源スイッチ２１＿１がオンされる時刻ｔ２０は、画像データ１のＭＡＴ１への書き込みが開始される時刻ｔ７において、ＭＡＴ１の電源電圧Ｖｄｄ＿ＭＡＴ１が所定電圧を超えて安定するための時間的余裕をもって定められる。次の画像データ２が入力されるＭＡＴ２のオン抵抗の低い第１電源スイッチ２１＿２がオンされる時刻ｔ２１は、時刻ｔ２０よりも後で画像データ２の入力が始まる時刻ｔ８よりも前に設定される。時刻ｔ２１が時刻ｔ２０に近いと、ＭＡＴ２の電源電圧Ｖｄｄ＿ＭＡＴ２がまだ十分に上昇しておらず、オン抵抗の低い第１電源スイッチ２１＿２がオンされることによって、その時点から突入電流i_MAT2が増加する。ＭＡＴ１に流れ込む突入電流i_MAT1の波形との重なりを少なくして、メモリ３全体の突入電流i_MEMが大きくならないように設定される。一方、画像データ２が入力される時刻ｔ８までには、ＭＡＴ２のオン抵抗の低い第１電源スイッチ２１＿２がオンされ、Ｖｄｄ＿ＭＡＴ２が所定電圧を超えて安定し、かつ、電源インピーダンスが所定値以下になっている必要がある。さらに次の画像データ３が入力されるＭＡＴ３のオン抵抗の低い第１電源スイッチ２１＿３は、必ずしも時刻ｔ８よりも前にオンされる必要はない。画像データ３が入力される時刻までに、Ｖｄｄ＿ＭＡＴ３が所定電圧を超えて安定し、かつ、電源インピーダンスが所定値以下になっていればよい。

以上の考え方により、最初に画像データ１が書き込まれるＭＡＴ１のオン抵抗の低い第１電源スイッチ２１＿１がオンされる時刻と、その他のメモリマットの第１電源スイッチ２１＿２〜３がオンされる時刻とを定めることができる。これにより、画像データのメモリへの書き込みを、電源電圧が安定するまで遅らせる必要なく、また複雑なタイミング制御を行うことなく、メモリ３への電源供給を開始するときの突入電流を低く抑えることができる。

〔実施形態３〕＜電源スイッチを順次オン＞
複数のメモリマット４のうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、電源スイッチ２をオンする、具体的な方法の一例として、タイミング制御によって、最初に画像データが書き込まれるメモリマット４＿１へ電源を供給する電源スイッチ２＿１を、他のメモリマット４＿２〜４＿８へ電源を供給する電源スイッチ２＿２〜２＿８よりも早くオンする方法について説明する。

図８は、実施形態３に係る表示ドライバの要部を示すブロック図である。

実施形態３に係る表示ドライバ１は、図１に図示した表示ドライバ１と同様に、図示を省略したドライバ回路１０と、メモリ３と、電源スイッチ２と、制御回路７とを備え、図示を省略したホストプロセッサ１１と表示パネル１２が接続され、ホストプロセッサ１１から入力される画像データに基づいて、表示パネル１２に画像を表示することができる。

本実施形態３においても、実施形態１と同様に、外部に接続されるプロセッサ１１から供給されるコマンドに基づいて複数の電源スイッチがオン／オフ制御されることにより、表示ドライバ１は、特別な設定なしに、適切な電源制御を行うことができる。また、制御回路７は、供給されたコマンドがコマンドラムモードを指定するコマンドであるときにメモリ３への電源供給を開始する制御を行い、コマンドがビデオスルーモードを指定するコマンドであるときに、メモリ３への電源供給を遮断する制御を行う。制御回路７は、コマンドがコマンドラムモードを指定するコマンドであるときには、それに伴って指定される、メモリのスタートアドレスとエンドアドレスに基づいて、最初に画像データが書き込まれるメモリマットを特定する。

図８には、実施形態３に係る表示ドライバ１の要部が示される。

実施形態３に係る表示ドライバ１のメモリ３は、複数のメモリマット４＿１〜４＿３を含んで構成される。３個のメモリマットのみを図示するが、メモリ３はより多くのメモリマットを含んで構成されても良い。電源回路６からメモリマット４＿１〜４＿３への電源線Ｖｄｄ＿ＭＡＴ１〜Ｖｄｄ＿ＭＡＴ３にそれぞれ電源スイッチ２３＿１〜２３＿３が直列に挿入されている。制御回路７は、アドレス生成回路９とスイッチ制御回路８を含んで構成される。アドレス生成回路９は、入力される画像データのメモリマット４＿１〜４＿３への書き込みと読み出しの制御を行う。スイッチ制御回路８は、複数の電源スイッチ２３＿１〜２３＿３をオン／オフ制御する。電源スイッチ２３＿１〜２３＿３は、実施形態２における第１電源スイッチ２１＿１〜２１＿３と第２電源スイッチ２２＿１〜２２＿３が並列接続されたオン抵抗と等しいオン抵抗のスイッチ素子で構成される。

電源スイッチ２３＿１〜２３＿３は、例えば、ＭＯＳＦＥＴで構成される。制御回路７のスイッチ制御回路８から、電源スイッチ２３＿１〜２３＿３のそれぞれのゲート端子には、制御信号ｓｗ＿ＭＡＴ１〜ｓｗ＿ＭＡＴ３が接続されており、電源スイッチ２３＿１〜２３＿３をそれぞれ独立にオン／オフ制御することができる。

図８では、電源スイッチを構成するＭＯＳＦＥＴ２３＿１〜２３＿３がＰチャネルＭＯＳである例を示したが、リーク電流の低減方法や制御方法、回路構成、レイアウト構成によって、ＮチャネルＭＯＳによって構成しても良い。その場合には、後述の図９の制御信号ｓｗ＿ＭＡＴ１〜ｓｗ＿ＭＡＴ３はハイ／ロウを反転させる。

制御回路７は、複数のメモリマット４＿１〜４＿３のうち、少なくとも１個のメモリマット例えばＭＡＴ１（メモリマット４＿１）に接続される電源スイッチ２３＿１を、他のメモリマット例えばＭＡＴ２〜３（メモリマット４＿２〜４＿３）に接続される電源スイッチ２３＿２〜２３＿３よりも早くオンする制御を可能に構成される。

これにより、画像メモリへの電源供給をオン／オフ制御して画像メモリのオフリーク電流を低減する場合にも、画像データのメモリへの書き込みを遅らせることなく、また１個のメモリマットにそれぞれ１個の電源スイッチを備えるだけで、メモリ３への電源供給を開始するときの突入電流を低く抑えることができる。

さらに、制御回路７は、複数のメモリマット４＿１〜４＿３のそれぞれに接続される電源スイッチ２３＿２〜２３＿３を、順次オンすることにより電源供給を開始することにより、メモリ３への電源供給を開始するときの突入電流のピーク値をより低く抑えることができる。

図９は、実施形態３に係る表示ドライバの動作を示すタイミング図である。横軸に時間、縦方向に上から、プロセッサ１１から入力されるコマンドとデータ、電源スイッチ２３＿１〜２３＿３を制御する制御信号ｓｗ＿ＭＡＴ１〜ｓｗ＿ＭＡＴ３の波形、メモリマット４＿１〜４＿３の電源線Ｖｄｄ＿ＭＡＴ１〜Ｖｄｄ＿ＭＡＴ３の電圧、及び、メモリ３に流れ込む突入電流の状態を示す。メモリ３に流れ込む突入電流には、各メモリマット４＿１〜４＿３に流れ込む突入電流i_MAT1、i_MAT2、i_MAT3、と、メモリ３全体に流れ込む突入電流i_MEMが示され、さらに、比較例として、メモリ３への電源供給を開始するために、全てのメモリマットに接続される電源スイッチの全てを同時にオンにする制御を行った場合に、メモリ３へ流れ込む突入電流i_refが示される。実際の突入電流の大きさは、メモリマットの記憶容量や、物理的な定数によって決まるので、図９では任意単位（a.u.）で示す。

図９の時間軸（横軸）は、図４の時刻ｔ６から時刻ｔ９までに対応する。時刻ｔ５にプロセッサ１１から表示ドライバ１をコマンドラムモードに設定するコマンドが入力された後、時刻ｔ６にコマンドラムモードで使用されるメモリ３のスタートアドレスとエンドアドレスが指定され、時刻ｔ７に画像データ１が入力されてＭＡＴ１（メモリマット４＿１）に書き込まれ、時刻ｔ８に画像データ２が入力されてＭＡＴ２（メモリマット４＿２）に書き込まれる。

図９に示した例では、実施形態２について図７に示したのと同様に、時刻ｔ６にプロセッサ１１によって指定された、コマンドラムモードで使用されるメモリ３のスタートアドレスとエンドアドレスを、制御回路７が解釈（デコード）することにより、最初に画像データが書き込まれるメモリマットがＭＡＴ１（メモリマット４＿１）であると特定される。その後、時刻ｔ２０に、最初に画像データが書き込まれるＭＡＴ１に対して優先して電源供給を開始するために、最初にＭＡＴ１に接続される電源スイッチ２３＿１がオンされ、その後、他のメモリマット（ＭＡＴ２，ＭＡＴ３）４＿２〜４＿３に接続される電源スイッチ２３＿２〜３がオンに制御される。図９には、複数のメモリマット４＿１〜４＿３のそれぞれに接続される電源スイッチ２３＿２〜２３＿３を、時刻ｔ２０、ｔ２２、ｔ２３に、順次オンする例が示される。電源スイッチ２３＿１はオン抵抗が低いので、ＭＡＴ１の電源Ｖｄｄ＿ＭＡＴ１は急峻に立ち上がって安定化される。これに伴って、ＭＡＴ１には比較的大きい突入電流i_MAT1が流れ込む。その後順次、時刻ｔ２２からＭＡＴ２（メモリマット４＿２）の電源電圧Ｖｄｄ＿ＭＡＴ２が立上り、ＭＡＴ２へ突入電流i_MAT2が流れ込み、時刻ｔ２３からＭＡＴ３（メモリマット４＿３）の電源電圧Ｖｄｄ＿ＭＡＴ３が立上り、ＭＡＴ３へ突入電流i_MAT3が流れ込む。それぞれの突入電流の波形は同じであるが、ピークが時間的にずれているため、メモリ３全体の突入電流i_MEMのピーク値は、比較例の突入電流i_refのピーク値に比べて、大幅に低く抑えることができる。

〔実施形態４〕＜画像データ保持モード＞
本実施形態４に係る表示ドライバ１は、実施形態２と同様に、複数のメモリマットのそれぞれには、よりオン抵抗の低い第１電源スイッチとよりオン抵抗の高い第２電源スイッチが並列接続されて構成される、電源スイッチが接続される。ＭＡＴ１（メモリマット４＿１）の電源スイッチを、第１電源スイッチ２１＿１と第２電源スイッチ２２＿１の並列接続で構成し、その制御信号をそれぞれｓｗ＿ＭＡＴ１ａとｓｗ＿ＭＡＴ１ｂとする。また、実施形態１で説明したように、接続される表示パネル１２のサイズ(画素数)に合わせて、複数のメモリマットのうち、そのサイズの画像データの格納に必要な個数のメモリマットのみをイネーブル状態とし、それ以外のメモリマットをディスエイブル状態として電源供給を遮断する。

本実施形態４に係る表示ドライバ１の制御回路７は、コマンドに基づいて、特定されるメモリマットに接続される第１電源スイッチをオフし、第２電源スイッチをオンする、機能を備える。実施形態２では、過渡的に、オン抵抗の高い第２電源スイッチのみがオンされ、突入電流を抑える効果を奏するが、メモリマットがアクセスされる時点までには、オン抵抗の低い第１電源スイッチもオンされる。これに対し、本実施形態４では、第１電源スイッチがオフされたまま、第２電源スイッチのみがオンされた期間を、積極的に設ける。これにより、メモリアクセスのない期間に、リーク電流を低く抑えながら、画像メモリ３に画像データを保持することができる。第２電源スイッチは、第１電源スイッチと並列接続されるオン抵抗の高い電源スイッチに代えて、メモリセルにバックバイアスを印加してリーク電流を抑える電源スイッチとすることもでき、また、メモリセルを構成するＭＯＳＦＥＴのソース電位を制御して、逆バイアス状態とすることによりリーク電流を抑える電源スイッチとすることもできる。このとき、メモリ３を低リーク電流の画像データ保持モードで動作させるために、さらにデータ保持用の電源を備えてもよい。

図１０は、実施形態４に係る表示ドライバの動作を示すタイミング図である。図４に示した実施形態２に係る表ドライバ１の動作を示すタイミング図と同様に、横軸に時間、縦方向に上から、表示ドライバ１の状態、プロセッサ１１から入力されるコマンドとデータ、メモリ３の状態（RAM状態）を示す。メモリ３の状態（RAM状態）は、格納される画像サイズに基づいて選択制御された、イネーブル状態のメモリマット（Enable MAT）と、ディスエイブル状態のメモリマット（Disable MAT）とに分けて示される。

時刻ｔ０にプロセッサ１１から表示ドライバ１をビデオスルーモードに設定するコマンドが入力されると、制御回路７は、そのコマンドを解釈（デコード）して、図３に示したように、入力される画像データを直接ドライバ回路１０に供給できるように制御する。このとき実施形態２では、電源スイッチ２をオフしてメモリ３への電源供給を遮断したが、本実施形態４においては、制御信号ｓｗ＿ＭＡＴ１ａによりオン抵抗の低い第１電源スイッチ２１＿１はオフしたまま、制御信号ｓｗ＿ＭＡＴ１ｂによりオン抵抗の高い第２電源スイッチ２２＿１をオンする制御を行う。時刻ｔ１、ｔ２、…ｔ４にそれぞれ入力される画像データ１、２…ｎは、メモリ３へは書き込まれず、ドライバ回路１０に供給される。その期間、実施形態２では、メモリ３内の画像データは消失するが、本実施形態４ではメモリ３内の画像データが保持される。

その後は実施形態２と同様に、時刻ｔ５にプロセッサ１１から表示ドライバ１をコマンドラムモードに設定するコマンドが入力されると、制御回路７は、そのコマンドを解釈（デコード）して、図２に示したように、表示ドライバ１をコマンドラムモードに設定する。制御回路７は、入力される画像データがメモリ３に書き込まれ、ドライバ回路１０にはメモリ３から読み出された画像データが供給されるように、制御する。時刻ｔ６にプロセッサ１１によって、コマンドラムモードで使用されるメモリ３のスタートアドレスとエンドアドレスが指定される。制御回路７は、これを解釈（デコード）して、最初に画像データが書き込まれるメモリマットを特定し、そのメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、第１電源スイッチ２１＿１をオンする制御を実行する。時刻ｔ７に最初の画像データ１が入力されたときには、最初に画像データが書き込まれるメモリマットへの電源供給のための電源インピーダンスは、アクセスに耐えられる程度に低く切替えられている。他のメモリマットへの電源供給の電源インピーダンスは、その時点では低く変更されていなくても良く、時刻ｔ８〜ｔ１０に残りの画像データ２〜ｎが入力されるときまでに、低く変更されていればよい。時刻ｔ１１に再び、プロセッサ１１から表示ドライバ１をビデオスルーモードに設定するコマンドが入力されると、時刻ｔ０以降の動作と同様の動作を繰り返して、ビデオスルーモードに遷移し、メモリ３への電源供給は高インピーダンスの第２電源スイッチのみで維持され、画像データは保持される。

以上のように、メモリアクセスのない期間に、リーク電流を低く抑えながら、画像メモリ３に画像データを保持することができる。また、画像メモリ３に対し、電源遮断状態から電源供給を再開するよりも、短時間で、メモリアクセスが可能な電源供給状態に遷移させることができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、本発明の表示ドライバによって駆動される表示デバイスとしては、主に液晶表示パネルを例に採って説明したが、有機ＥＬ（Electro Luminescence）表示パネル、プラズマ表示パネル、その他、如何なる表示デバイスを駆動する表示ドライバにも適用することができる。

１ 表示ドライバ
２ 電源スイッチ
２１、２２、２３ スイッチＭＯＳ（MOSFETによる電源スイッチ）
３ 画像メモリ（RAM, SRAM）
４ メモリマット（MAT）
５ メモリマット制御回路
６ 電源回路
７ 制御回路
８ スイッチ制御回路
９ アドレス生成回路
１０ ドライバ回路
１１ ホストプロセッサ
１２ 表示パネル（LCDパネル）
１３ レジスタ

Claims (17)

1. 外部に接続される表示パネルに駆動信号を出力可能なドライバ回路と、
   複数のメモリマットを含んで構成され、前記駆動信号を生成するための画像データを記憶可能なメモリと、
   前記複数のメモリマットのそれぞれに対する電源供給をオン／オフ制御可能な複数の電源スイッチと、
   前記複数の電源スイッチをオン／オフ制御可能な制御回路とを備え、
   前記制御回路は、前記複数のメモリマットのうち、最初に画像データが書き込まれるメモリマットへの電源供給が他のメモリマットへの電源供給よりも早く安定するように、前記複数の電源スイッチをオンする制御を可能に構成される、表示ドライバ。
2. 請求項１において、前記複数の電源スイッチは、前記複数のメモリマットのそれぞれに接続される第１スイッチと第２スイッチとを含んで構成され、前記第１スイッチと前記第２スイッチとは並列接続され、前記第１スイッチは前記第２スイッチよりもオン抵抗が低く、
   前記制御回路は、最初に画像データが書き込まれる前記メモリマットに対して、前記第１スイッチを前記第２スイッチよりも早くオンすることにより電源供給を開始し、他のメモリマットに対して前記第２スイッチを前記第１スイッチよりも早くオンすることにより電源供給を開始する、表示ドライバ。
3. 請求項２において、前記第１スイッチと前記第２スイッチはＭＯＳＦＥＴで構成され、前記第１スイッチを構成するＭＯＳＦＥＴは、前記第２スイッチを構成するＭＯＳＦＥＴよりもゲート幅／ゲート長の比が大きい、表示ドライバ。
4. 請求項１において、前記複数の電源スイッチは、前記複数のメモリマットのそれぞれに接続される電源スイッチを含んで構成され、
   前記制御回路は、最初に画像データが書き込まれる前記メモリマットに接続される電源スイッチを、他のメモリマットに接続される電源スイッチよりも早くオンすることにより電源供給を開始する、表示ドライバ。
5. 請求項４において、前記制御回路は、前記複数のメモリマットのそれぞれに接続される前記電源スイッチを、順次オンすることにより電源供給を開始する、表示ドライバ。
6. 請求項１において、前記制御回路は、外部に接続されるホストプロセッサから供給されるコマンドを受信可能に構成され、受信したコマンドに基づいて前記複数の電源スイッチをオン／オフ制御可能に構成される、表示ドライバ。
7. 請求項６において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を遮断する制御を行う、表示ドライバ。
8. 請求項７において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに、前記コマンドに伴って指定される、前記メモリのスタートアドレスとエンドアドレスに基づいて、最初に画像データが書き込まれる前記メモリマットを特定する機能を備える、表示ドライバ。
9. 請求項１において、前記制御回路は、外部に接続される前記表示パネルのサイズを指定可能なレジスタを備え、前記レジスタに保持される値に基づいて、前記複数のメモリマットのうちの一部に対する電源供給を行わない制御を可能に構成される、表示ドライバ。
10. 外部に接続される表示パネルに駆動信号を出力可能なドライバ回路と、
    複数のメモリマットを含んで構成され、前記駆動信号を生成するための画像データを記憶可能なメモリと、
    前記複数のメモリマットを構成するそれぞれのメモリマットに、互いに並列接続され、それぞれが前記メモリマットへの電源供給をオン／オフ制御可能な、第１電源スイッチと第２電源スイッチが接続され、
    前記第１電源スイッチは、前記第２電源スイッチよりもオン抵抗が低く、
    前記複数の第１及び第２電源スイッチをそれぞれオン／オフ制御可能な制御回路とを備え、
    前記制御回路は、前記複数のメモリマットのうち、少なくとも１個のメモリマットに対して、前記第１電源スイッチを前記第２電源スイッチよりも早くオンし、他のメモリマットに対して前記第２電源スイッチを前記第１電源スイッチよりも早くオンする、制御を可能に構成される、表示ドライバ。
11. 請求項１０において、前記第１電源スイッチと前記第２電源スイッチはＭＯＳＦＥＴで構成され、前記第１電源スイッチを構成するＭＯＳＦＥＴは、前記第２電源スイッチを構成するＭＯＳＦＥＴよりもゲート幅／ゲート長の比が大きい、表示ドライバ。
12. 請求項１０において、前記制御回路は、外部に接続されるホストプロセッサから供給されるコマンドを受信可能に構成され、受信したコマンドに基づいて前記複数の第１及び第２電源スイッチをオン／オフ制御可能に構成される、表示ドライバ。
13. 請求項１２において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を遮断する制御を行う、表示ドライバ。
14. 請求項１３において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに、前記コマンドに伴って指定される、前記メモリのスタートアドレスとエンドアドレスに基づいて、前記第１電源スイッチを前記第２電源スイッチよりも早くオンする制御の対象である、メモリマットを特定する機能を備える、表示ドライバ。
15. 請求項１２において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を低リーク電流で維持する制御を行う、表示ドライバ。
16. 外部に接続される表示パネルに駆動信号を出力可能なドライバ回路と、
    複数のメモリマットを含んで構成され、前記駆動信号を生成するための画像データを記憶可能なメモリと、
    前記複数のメモリマットのそれぞれに接続され、前記複数のメモリマットのそれぞれに対する電源供給をオン／オフ制御可能な電源スイッチと、
    前記電源スイッチをオン／オフ制御可能な制御回路とを備え、
    前記制御回路は、前記複数のメモリマットのうち、少なくとも１個のメモリマットに接続される電源スイッチを、他のメモリマットに接続される電源スイッチよりも早くオンする制御を可能に構成され、
    前記制御回路は、外部に接続されるホストプロセッサから供給されるコマンドを受信可能に構成され、受信したコマンドに基づいて前記複数の電源スイッチをオン／オフ制御可能に構成され、
    前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに前記メモリへの電源供給を開始する制御を行い、前記コマンドがビデオスルーモードを指定するコマンドであるときに、前記メモリへの電源供給を遮断する制御を行う、表示ドライバ。
17. 請求項１６において、前記制御回路は、前記コマンドがコマンドラムモードを指定するコマンドであるときに、前記コマンドに伴って指定される、前記メモリのスタートアドレスとエンドアドレスに基づいて、他のメモリマットよりも電源スイッチを早くオンする制御の対象である、メモリマットを特定する機能を備える、表示ドライバ。

Images