JP6177543B2 - 電流検出回路および充放電回路 - Google Patents

電流検出回路および充放電回路 Download PDF

Info

Publication number
JP6177543B2
JP6177543B2 JP2013035410A JP2013035410A JP6177543B2 JP 6177543 B2 JP6177543 B2 JP 6177543B2 JP 2013035410 A JP2013035410 A JP 2013035410A JP 2013035410 A JP2013035410 A JP 2013035410A JP 6177543 B2 JP6177543 B2 JP 6177543B2
Authority
JP
Japan
Prior art keywords
voltage
current
diode
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013035410A
Other languages
English (en)
Other versions
JP2014163809A (ja
Inventor
渡辺 悟
渡辺  悟
小林 伸一
伸一 小林
博俊 江澤
博俊 江澤
モハメッド ジャハンギ アラム
モハメッド ジャハンギ アラム
衛 柴崎
衛 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DENRYO CO., LTD.
Original Assignee
DENRYO CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DENRYO CO., LTD. filed Critical DENRYO CO., LTD.
Priority to JP2013035410A priority Critical patent/JP6177543B2/ja
Publication of JP2014163809A publication Critical patent/JP2014163809A/ja
Application granted granted Critical
Publication of JP6177543B2 publication Critical patent/JP6177543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電流検出回路および充放電回路に関し、特に、バッテリ等の充放電の制御を行うための回路に流れる電流の検出を、温度に影響されることなく行うことが可能な電流検出回路および充放電回路に関する。
バッテリ等の充電、放電の制御を行う充放電回路は、バッテリ、負荷に流れる電流を検出し、検出した電流に基づいて充放電の制御を行っている。従来、負荷等に流れる電流の測定は、シャント抵抗を回路に挿入して、シャント抵抗に流れる電流により発生する電圧値から行っている。しかしながら、この場合シャント抵抗で電力が消費されるため、電力効率のロスやシャント抵抗が発熱するという問題がある。シャント抵抗を使用せず、出力電流を制御するFET(Field Effenct Transister)の電圧値から回路に流れる電流を検出する充放電回路が、例えば、特許文献1、特許文献2に開示されている。
特許文献1の図1によれば、並列接続されたセンスFET29とパワーFET30からなる充電を制御する充電用スイッチ回路39および並列接続されたセンスFET27とパワーFET28からなる放電を制御する放電用スイッチ回路38から構成され、センスFET27および29のそれぞれドレイン側に直列に電流値検出用のセンス抵抗19,20が接続されている。該抵抗の両端及びセンスFET27,29の両端の電圧を測定し、測定した電圧を演算処理して、充放電電流を検出するようにしている。
また、特許文献2の図1によれば、過電流保護回路は、充電FETQ1、放電FETQ2と、それぞれ同じ温度特性、およびソース・ゲート電圧特性を有する第1、第2の基準FETQ3、Q4と、過電圧検出用コンパレータとからなる。第1、第2の基準FETQ3、Q4は、基準電流回路から電流が供給される。また、充電FETQ1、放電FETQ2のオン抵抗Ron1、Ron2、第1、第2の基準FETQ3、Q4のオン抵抗Ron3、Ron4は、(Ron3+Ron4)÷(Ron1+Ron2)=K(定数)の関係を有する。
過電圧検出用コンパレータの一方の入力端子には、充電FETQ1と放電FETQ2のソース間の電圧が入力され、他方の入力端子には、第1の基準FETQ3と第2の基準FETQ4のソース間の電圧が入力される。過電圧検出用コンパレータは、充電FETQ1と放電FETQ2のソース間の電圧が、第1の基準FETQ3と第2の基準FETQ4のソース間の電圧より大きくなった場合に、過電流状態として放電制御部にその旨を通知して、放電FETQ2をオフして、二次電池を過電流から保護するようにしている。また、FETQ1、Q2、Q3、Q4が同じ温度特性を有することにより、温度変化に影響されずに過電流状態を検出することができる。
特開2007−195351号公報 特開2009−131020号公報
充放電制御における負荷に流れる電流の検出は、例えば、特許文献2に開示されているように、出力電流を制御するFETに発生する電圧値を検出することにより行われている。
この場合、オペアンプ(演算増幅器)等のデバイスにFETのドレインの電圧が入力される。例えば、FETがOFF状態のとき、FETのドレインの電圧が高電圧となることがある。このため、FETからの高電圧が入力されることを避けるため、オペアンプ等のデバイスの入力にダイオードによる保護回路を設ける必要がある。図6は、ダイオードによる保護回路を備えた電流検出回路を有する従来の放電回路の構成を示す図である。なお、図6は、バッテリから負荷に電力を供給し、バッテリの負荷への放電を制御する放電回路を示す。図6に示すように、従来の放電回路30は、バッテリ20から負荷21に流す電流を検出する電流検出部31と、負荷21に流れる電流を制御する放電制御部12と、バッテリ20の一方の端子と負荷21の一方の端子間に挿入されて電流のON/OFF動作を行うFET15を有している。バッテリ20は、端子T1、T2を介して放電回路30に接続されて電源を供給し、放電回路30は、端子T3、T4を介して負荷に電力を供給する。
電流検出部31としての電流検出回路31は、オペアンプ8、抵抗R1、R2、R3、ダイオードD1から構成されている。電流検出回路31の抵抗R1の一端は基準電圧源に接続され、他端はオペアンプ8の非反転入力(+)端子とダイオードD1のアノード側に接続されている。また、ダイオードD1のカソード側とFET15のドレインが接続されている。オペアンプ8の出力端子には、直列接続された抵抗R2と抵抗R3が接続されている。更に、オペアンプ8の反転入力(−)端子と抵抗R2と抵抗R3の接続点が接続されている。このように、電流検出回路31のオペアンプ8は、非反転増幅回路を形成している。なお、抵抗R2の抵抗値をR2とし、抵抗R3の抵抗値をR3とする。
これらの構成から成る電流検出回路31は、オペアンプ8のゲイン(利得)をGとすると、G=1+(R3/R2)となる。また、FET15がON状態での、FET15の両端電圧(ドレイン−ソース間の電圧)をVdfとし、ダイオードD1の両端電圧をVd1とする。
オペアンプ8の出力電圧をVoとすると、Vo=G×(Vdf+Vd1)となる。即ち、オペアンプ8の入力電圧(Vdf+Vd1)がG倍されて出力される。この状態で、温度が変化すると、ダイオードは温度により電圧変化特性を有するため、順方向におけるアノードとカソード間の電圧が変化する。温度変化によりダイオードD1の両端電圧がΔVd1変化すると、このときのオペアンプ8の出力電圧をVo’とすると、Vo’=G×(Vdf+(Vd1+ΔVd1))となる。このため、温度変化によりオペアンプ8の出力電圧の変動(Vo’−Vo)は、Vo’−Vo=G×ΔVd1となり、ダイオードD1による電圧変化分ΔVd1がG倍されたものとなる。
このため、温度が変化した場合、回路に流れる電流を検出するFET15の電圧値が同じであっても、温度によりダイオードD1の両端電圧が変化するため、電流検出を行うデバイスに入力する電圧値が変動してしまう。特に、デバイスがオペアンプによる増幅回路を使用した場合には、入力電圧値の変動分がオペアンプによってゲイン倍され、ゲイン倍された電圧変動値が出力されてしまう。このため、温度によるダイオードD1の電圧変動によって、回路に流れる電流の検出の精度が低下してしまう。
図7は、ダイオードD1の各温度状態における、図6に示すFETに流れる電流に対するオペアンプから出力される電圧の変化を示すグラフである。なお、ダイオードD1の温度状態は、高温、常温及び低温である。また、FET電流は、FET15がON状態でのドレイン−ソース間の抵抗値を一定として、測定した電圧から算出したものである。
図7に示すように、ダイオードD1が高温状態におけるFET電流に対する電圧の変化は、FET電流が増加しても、電圧の変化の割合が少ない。一方、ダイオードD1が低温状態におけるFET電流に対する電圧の変化は、FET電流の増加に伴い電圧の変化の割合が大きい。また、ダイオードD1が常温状態におけるFET電流に対する電圧は、高温時と低温時のほぼ中間値となる。このため、ダイオードD1の各温度状態でFET15に流れる電流が同じ値であっても、オペアンプ8から出力される電圧が変動する。
このため、ダイオードD1の各温度状態でのオペアンプから出力される電圧の変動をなくすべく、オペアンプの出力電圧を補正することが必要となる。
温度によるオペアンプ8から出力される電圧変動を、例えば、マイクロコンピュータで補正する場合には、ダイオードD1の温度を検出する回路が必要になる。図8は、図6に示す放電回路にダイオードD1の温度を検出する温度検出部を設けた放電回路の構成を示す図である。なお、図6に示す電流検出回路を含む放電回路の構成部分と同一のものに関しては、同一の符号を用い、構成に関する詳細な説明は省略する。
図8に示すように、放電回路35の温度検出部37は、温度測定用のセンサを内蔵し、信号を放電制御部36に出力する。放電制御部36は、温度測定用のセンサからの信号により温度を検出することができるようになっている。また、放電制御部36にはマイクロコンピュータが内蔵されている。
マイクロコンピュータのメモリには、検出した温度に対するダイオードの電圧変化分を補正するためのデータテーブル等を前もって準備しておく。データテーブルは、検出した温度に対して、常温におけるダイオードの電圧変化分に相当するように補正するに構成されている。放電制御部36のマイクロコンピュータは、測定した温度とオペアンプ8の出力電圧から、データテーブルを参照して常温時における出力電圧に変換して補正するようにする。
これにより、FET15に流れる電流の大きさは、常温時における電圧に変換されるため、ダイオードの温度による電圧変動の影響を受けない。しかしながら、出力電圧を常温時の電圧に補正するため、図7に示すように、FET電流の最大電流(Imax)での出力電圧が測定可能最大電圧(Vmax)まで達しないため、FET電流の測定電圧は、図7に示す温度補正による測定電圧範囲となる。このため、測定電流値の分解能が下がってしまい、測定精度が低下してしまう。
また、温度検出部37を設けた充放電回路35は、部品点数が増えるとともに、放電制御部36には、演算処理を行うマイクロコンピュータ等が必要となり回路構成が複雑化する。また、検出した温度に対する電圧変化をマイクロコンピュータによって補正するためのデータテーブルが必要となり、特に、ダイオードは非線形特性を有するため、データテーブル作成のための作業等に時間を要する。また、電流検出回路31の保護回路にダイオード以外の整流素子を使用した場合には、使用した整流素子の特性に合わせたデータテーブルの作成が必要となる。
そこで、本発明は、温度変化による整流素子の電圧変動を補正することができ、これにより充放電制御を行うための電流検出を安定して行うことが可能な電流検出回路および充放電回路を提供することを目的とする。
上記目的達成のため、本発明の電流検出回路は、回路に流れる電流を電圧に変換して検出する電流検出回路であって、前記回路に流れる電流のON/OFF動作を行い、前記電流検出回路を構成しない電流制御手段がON動作時の前記電流制御手段に発生する電圧を検出する電圧検出手段と、前記電圧検出手段からの電圧を増幅する電圧増幅手段と、該電圧増幅手段で増幅した電圧を前記電流制御手段を制御し、電流検出回路を構成しない制御部に出力する出力手段とを有し、前記電圧検出手段は、整流素子と電流調整素子を有し、前記出力手段は、抵抗と前記電圧検出手段と同一の特性を有する前記整流素子を有し、前記電圧検出手段の前記整流素子及び前記出力手段の前記整流素子は、電流及び温度により同一の電圧変化特性を有し、温度の変化による前記出力手段の前記整流素子の電圧変動と前記電圧検出手段の前記整流素子の電圧変動との比が、前記電圧増幅手段のゲイン(利得)によって決まる一定倍となるように、前記電圧検出手段の前記整流素子に流れる電流及び前記出力手段の前記整流素子に流れる電流を前記電圧検出手段の前記電流調整素子及び前記出力手段の前記抵抗により設定するようにしたことを特徴とする。
また、本発明の電流検出回路における前記電圧検出手段の前記整流素子は、前記電流制御手段からの過大電圧が入力されないように前記電圧増幅手段を保護するものであることを特徴とする。
また、本発明の電流検出回路における前記電圧検出手段の前記整流素子及び前記出力手段の前記整流素子は、ダイオード、トランジスタ、サイリスタ又は太陽電池のいずれかであることを特徴とする。
また、本発明の電流検出回路における前記電圧増幅手段はオペアンプからなり、前記電流制御手段はFETからなり、前記電圧検出手段は、前記電流調整素子としての抵抗R1と前記整流素子としてのダイオードD1から成り、前記抵抗R1の一端が基準電圧源に接続され、他端は前記オペアンプの非反転入力(+)端子と前記ダイオードD1のアノード側に接続され、前記ダイオードD1のカソード側と前記FETのドレインが接続され、前記出力手段は、抵抗値R2の抵抗R2と抵抗値R3の抵抗R3と前記整流素子としてのダイオードD2から成り、前記オペアンプの出力端子には、前記出力手段の直列接続された前記抵抗R2と前記抵抗R3と前記ダイオードD2とが順に接続され、前記オペアンプの反転入力(−)端子には前記抵抗R2と前記抵抗R3の接続点が接続され、前記ダイオードD2の温度による電圧の変動値ΔVd2が、前記ダイオードD1の温度による電圧の変動値ΔVd1の1+(抵抗値R2/抵抗値R3)倍となるように、前記電圧検出手段の前記ダイオードD1に流れる電流の大きさを前記電圧検出手段の前記抵抗R1により設定し、前記出力手段の前記ダイオードD2に流れる電流の大きさを前記出力手段の前記抵抗R2、R3により設定するようにしたことを特徴とする。
また、本発明の充放電回路は、充電及び/又は放電を行う充放電回路であって、充電及び/又は放電の制御を行うための電流を検出する電流検出回路と、前記電流検出回路からの信号により充電及び/又は放電の制御を行う充放電制御部と、前記充放電回路に流れる電流のON/OFF動作を行う電流制御手段とを有し、前記電流検出回路は、前記電流制御手段がON動作時の前記電流制御手段に発生する電圧を検出する電圧検出手段と、該電圧検出手段からの電圧を増幅する電圧増幅手段と、該電圧増幅手段で増幅した電圧を前記電流制御手段を制御する前記充放電制御部に出力する出力手段とを有し、前記電圧検出手段は、整流素子と電流調整素子を有し、前記出力手段は、抵抗と整流素子を有し、前記電圧検出手段の前記整流素子及び前記出力手段の前記整流素子は、電流及び温度により同一の電圧変化特性を有し、温度の変化による前記出力手段の前記整流素子の電圧変動と前記電圧検出手段の前記整流素子の電圧変動の比が、前記電圧増幅手段のゲイン(利得)によって決まる一定倍となるように、前記電圧検出手段の前記整流素子に流れる電流及び前記出力手段の前記整流素子に流れる電流を前記電圧検出手段の前記電流調整素子及び前記出力手段の前記抵抗により設定するようにしたことを特徴とする。
本発明によれば、電流の大きさ及び温度の変化により電圧が変化する電圧変化特性を有するダイオード等の整流素子を用いたことにより、温度変化による整流素子の電圧変動を補正することができ、これにより充放電制御を行うための電流検出を安定して行うことができる。
また、電流検出を電圧として測定する範囲を狭めることなく、簡易的に温度変化に対して精度よく出力電流値を取得することができる。
また、電流制御手段としてのFETに発生する電圧を検出する電圧検出手段を成す整流素子と電圧増幅手段の電圧を制御部に出力する出力手段を成す整流素子とは、同一の特性を有する整流素子を使用することができる。このため、回路構成を簡素化することができる。例えば、ダイオードは、非線形特性を有するため、電圧検出手段のダイオードD1に対して出力手段に同一特性を有するダイオードD2を使用することができる。
また、負荷等に流れる電流の検出を電流のON/OFF制御を行うFETで行うため、シャント抵抗等の電流検出用の回路が不要となる。
本発明に係る電流検出回路を含む充放電回路の構成を示す図である。 図1に示す充放電回路の放電回路と電流検出回路の構成を示す図である。 電流検出回路のオペアンプを反転増幅回路で構成した図である。 温度変化に対するダイオードD1、D2の電圧変化量及びダイオードD1とダイオードD2の電圧変化量の関係を示すグラフである。 温度変化によるダイオードの電圧変動の補正における、FET電流に対するオペアンプの出力電圧を示すグラフである。 ダイオードによる保護回路を備えた電流検出回路を有する従来の放電回路の構成を示す図である。 ダイオードの各温度状態におけるFETに流れる電流に対するオペアンプから出力される電圧の変化を示すグラフである。 図6に示す充放電回路にダイオードの温度を検出する温度検出部を設けた放電回路の構成を示す図である。
以下、図面を参照して、本発明による電流検出回路および充放電回路を実施するための形態について説明する。なお、本発明による電流検出回路および充放電回路は、負荷に流れる電流の検出に、電流の大きさ及び温度の変化により電圧が変化する電圧変化特性を有するダイオード等の整流素子を用いて、温度変化による整流素子の電圧変動を補正するようにして、充放電制御を行うための電流検出を温度に影響されることなく安定して行うようにしたものである。
図1は、本発明に係る電流検出回路を含む充放電回路の構成を示す図である。なお、図6に示す電流検出回路を有する放電回路の構成部分と同一のものに関しては、同一の符号を用いて説明する。
図1に示すように、充放電回路1は、バッテリ20から負荷21に電力を供給する放電回路2と、外部電源22からバッテリ20に電力を供給する充電回路3で構成されている。
放電回路2は、バッテリ20から負荷21に流れる電流を検出する電流検出部6と、負荷21に流れる電流を制御する放電制御部12と、負荷21の一方の端子とバッテリ20の負極の端子間に挿入されて電流のON/OFF動作を行うFET15とを有している。バッテリ20は、端子T1、T2を介して放電回路2に接続されて電源を供給し、放電回路2は、端子T3、T4を介して負荷21に電力を供給する。
また、充電回路3は、直流を出力する外部電源22からバッテリ20に流れる電流を検出する電流検出部6と、バッテリ20に流れる電流を制御する充電制御部13と、外部電源22の負極の端子とバッテリ20の負極の端子間に挿入されて電流のON/OFF動作を行うFET16とを有している。外部電源22は、端子T5、T6を介して充電回路3に接続されて電源を供給し、充電回路3は、端子T7、T8を介してバッテリ20に電力を供給して充電を行う。
図1に示すように、放電回路2と充電回路3の電流検出部6は同一回路で有り、以下に、図2を用いて図1の充放電回路1の放電回路2と電流検出部6について述べる。 図2は、図1に示す充放電回路1の放電回路2と電流検出部6の構成を示す図である。
図2に示すように、点線の枠で示す電流検出部6としての電流検出回路6は、電圧増幅手段としてのオペアンプ8からなり、非反転増幅回路を形成している。オペアンプ8の非反転入力(+)端子側の電流調整素子としての抵抗R1は、その一方の端子が基準電圧源に接続されており、他方の端子は、ダイオードD1の一方の端子(アノード)に接続されている。なお、電流調整素子としての抵抗R1は、ダイオードD1に流す電流の大きさを調整するものであり、抵抗に限らず、例えば、トランジスタなど電流源として機能するものであってもよい。また、ダイオードD1の他方の端子(カソード)は、電流制御手段としてのFET15のドレイン側に接続されている。ダイオードD1には、抵抗R1を介して電流が流れる。なお、ダイオードD1は、FET15がOFF時のドレインからの高電圧がオペアンプ8の非反転入力(+)端子に入力されることを避けるためのものであり、保護回路を成すものである。オペアンプ8の非反転入力(+)端子は、抵抗R1とダイオードD1の接続点と接続されている。このように、オペアンプ8の非反転入力(+)端子には、FET15のドレイン端子の電圧及びダイオードD1で発生する電圧が入力される。なお、抵抗R1及び整流素子としてのダイオードD1は、電圧検出手段を成すものである。
また、オペアンプ8の出力端子には、抵抗R2と抵抗R3とダイオードD2とが直列に接続されている。なお、ダイオードD2のカソード側はGNDと接続されている。抵抗R2と抵抗R3と整流素子としてのダイオードD2は、出力手段を成すものである。オペアンプ8の反転入力(−)端子は、オペアンプ8の出力端子に接続されている抵抗R2と抵抗R3との接続点に接続されている。オペアンプ8の反転入力(−)端子は、オペアンプ8の出力端子の電圧による抵抗R2に発生する電圧とダイオードD2で発生する電圧とを加算した電圧が入力される。オペアンプ8の出力端子の電圧は、放電制御部12に入力される。
FET15のON状態での両端電圧は、FET15に流れる電流、即ち、負荷21に流れる電流の大きさに比例した電圧である。これは、ON状態でのFET15は、ドレイン−ソース間の抵抗値が一定であり、FET15の両端電圧は、負荷21に流れる電流の大きさに比例した電圧となるためである。
このように、電流検出回路6は、FET15の両端電圧がオペアンプ8に入力されて増幅され、オペアンプ8は、負荷21に流れる電流に比例した大きさの電圧を出力する。このため、オペアンプ8の出力電圧値から負荷21に流れる電流を検出することができる。
また、図2に示す電流検出回路は、オペアンプが非反転増幅回路を構成するものであるが、電流検出回路のオペアンプを反転増幅回路で構成することも可能である。図3は、電流検出回路のオペアンプを反転増幅回路で構成した図である。図3に示すように、電流検出回路25のオペアンプ8は、反転増幅回路を形成している。オペアンプ8の非反転入力(+)端子側の電流調整素子としての抵抗R1は、その一方の端子が基準電圧源に接続されており、他方の端子は、ダイオードD1の一方の端子(アノード)に接続されている。なお、電流調整素子としての抵抗R1は、ダイオードD1に流す電流の大きさを調整するものであり、抵抗に限らず、例えば、トランジスタなど電流源として機能するものであってもよい。また、ダイオードD1の他方の端子(カソード)は、GNDに接続されている。ダイオードD1には、抵抗R1を介して電流が流れる。オペアンプ8の非反転入力(+)端子は、抵抗R1とダイオードD1の接続点と接続されている。
一方、オペアンプ8の出力端子には、抵抗R2と抵抗R3とダイオードD2とが直列に接続されている。また、ダイオードD2のカソード側は、電流制御手段としてのFET15のドレイン側に接続されている。オペアンプ8の反転入力(−)端子は、オペアンプ8の出力端子に接続されている抵抗R2と抵抗R3との接続点に接続されている。オペアンプ8の反転入力(−)端子は、オペアンプ8の出力端子の電圧による抵抗R3に発生する電圧とダイオードD2で発生する電圧とFET15のドレイン端子の電圧を加算した電圧が入力される。オペアンプ8の出力端子の電圧は、放電制御部12に入力される。
図1、図2及び図3に示す放電制御部12は、バッテリ20から負荷21に流す放電電流を制御する回路であり、放電用の電流検出部6からの信号に基づき、FET15を制御する。すなわち、放電制御部12は、オペアンプ8の出力電圧からFET15のON/OFF状態を制御する。例えば、負荷21に流れる電流を一定に維持するように制御する。また、放電制御部12は、負荷21の電流値が大き過ぎる場合に電流を減少させたり、ショートにより、電流値が過大となったときに、FET15をOFF状態に制御する。
一方、図1に示す充電回路3の充電制御部13は、外部電源22からバッテリ20に流す充電電流を制御する回路であり、充電用の電流検出部6からの信号に基づき、FET16を制御する。すなわち、充電制御部13は、オペアンプ8の出力電圧からFET16のON/OFF状態を制御する。例えば、バッテリ20に流す電流を一定に維持するように制御する。また、充電制御部13は、バッテリ20への電流値が大き過ぎる場合に電流を減少させたり、ショートにより、電流値が過大となったときに、FET16をOFF状態に制御する。また、バッテリ20を充電する電流が所定の値未満になったときには、FET16をOFF状態にして、バッテリ20の充電を停止する。
以下に、本発明による電流検出回路による温度変化による整流素子の電圧変動を補正するための、回路設定について図2を用いて述べる。
なお、抵抗R1の抵抗値をR1、抵抗R2の抵抗値をR2、抵抗R3の抵抗値をR3とする。また、ダイオードD1の両端電圧をVd1(図2に矢印で示す)、ダイオードD2の両端電圧をVd2(図2に矢印で示す)、FET15の両端電圧(ドレイン−ソース間電圧)をVdf(図2に矢印で示す)とする。
図2に示すオペアンプ8のゲインをG=1+(R3/R2)とし、ダイオードD1、D2が温度により電圧が変動しないものとすると、オペアンプ8の出力電圧Voは、式(1)で示される。
Vo=G×(Vdf+Vd1−Vd2)+Vd2 ・・・(1)
次に、温度によりダイオードD1の電圧がΔVd1、ダイオードD1の電圧がΔVd2変化したとすると、オペアンプ8の出力電圧Vo’は、式(2)で示される。
Vo’=G×{Vdf+(Vd1+ΔVd1)−(Vd2+ΔVd2)}+(Vd2+ΔVd2) ・・・(2)
温度変化によるオペアンプ8の出力電圧の変動量(Vo’−Vo)は、式(3)で示される。
Vo’−Vo=G×(ΔVd1−ΔVd2)+ΔVd2 ・・・(3)
式(3)で、ΔVd1=ΔVd2の場合には、出力電圧の変動量は、ΔVd2となる。
このため、出力電圧の変動量をVo’−Vo=0とするには式(3)から以下の式が成り立つ必要がある。Vo’−Vo=0のときのΔVd1とΔVd2との関係式は、式(4)で示される。
ΔVd2={G/(G−1)}×ΔVd1 ・・・(4)
ただし、G/(G−1)=1+(R2/R3)
よって、式(4)からダイオードD2の温度による電圧の変動値ΔVd2が、ダイオードD1の温度による電圧の変動値ΔVd1の1+(R2/R3)倍の時、Vo’−Vo=0、つまり温度による出力電圧の変動がなくなり、温度変化の影響を受けない。
また、ダイオードの温度−電圧特性は、ダイオードに流れる電流値により変化する。即ち、ダイオードに流す電流が小さいときには、温度に対する電圧変化が大きくなり、ダイオードに流す電流が大きいときには、温度に対する電圧変化が小さくなる。このダイオードの特性を利用して、ダイオードD2には、ダイオードD1と比較し温度−電圧特性が1+(R2/R3)倍となるように流れる電流を設定する。
以上説明したように、図2に示すオペアンプが非反転増幅器の場合に、ダイオードD2の温度による電圧の変動値ΔVd2が、ダイオードD1の温度による電圧の変動値ΔVd1の1+(R2/R3)倍の時、Vo’−Vo=0、つまり温度による出力電圧の変動がなくなり、温度変化の影響を受けない。また、図3に示すオペアンプが反転増幅器の場合においても、オペアンプが非反転増幅器の場合と同様に、ダイオードD2の温度による電圧の変動値ΔVd2が、ダイオードD1の温度による電圧の変動値ΔVd1の1+(R2/R3)倍の時、Vo’−Vo=0、つまり温度による出力電圧の変動がなくなり、温度変化の影響を受けない。
以下にダイオードに流れる電流設定について、図4を用いて説明する。図4は、温度変化に対するダイオードD1、D2の電圧変化量及びダイオードD1とダイオードD2の電圧変化量の関係を示すグラフである。図4に示すように、ダイオードの温度Tp1におけるダイオードD1の電圧変化量をΔVd1とすると、ダイオードD2の電圧変化をΔVd2は、ΔVd1×(1+(R2/R3))となるように設定する。ダイオードD1に流す電流を多く流して、温度に対する電圧変化が小さくなるようにし、また、ダイオードD2に流す電流を少なく流して、温度に対する電圧変化が大きくなるようにする。
より具体的には、以下のようにして、抵抗値を決定する。ダイオードの温度−電圧特性は、ダイオードに流れる電流値により変化するため、図2に示す回路で、ダイオードD1に流れる電流は、抵抗R1の値により決定される。また、抵抗R2、R3の値により、ダイオードD2に流れる電流が決定される。抵抗値の決定のために、最初に、オペアンプ8の必要な増幅率を決める。オペアンプ8の増幅率は、FET15の検出電圧の最大値、放電制御部12の入力可能電圧等から決定する。増幅率からR2とR3との比率が決まる。
また、ダイオードD2とダイオードD1に流す電流値は、図4に示すダイオード温度電圧変化を満たすように選定する。ダイオードD1に流す電流値からR1の値を決定し、ダイオードD2に流す電流値からR2、R3の値を決定するようにする。
以上述べた本発明による電流検出回路での、温度変化によるダイオードの電圧変動の補正における、FET電流に対するオペアンプの出力電圧を図5に示す。図5に示す実線は、図2に示す電流検出回路によるFET電流によるオペアンプの出力電圧を示し、図5に示す点線は、図7に示す各温度でのFET電流によるオペアンプの出力電圧を示す。図5に示すように、FET電流が最大値(図5に示すImax)のときに、出力電圧が測定可能な最大電圧(図5に示すVmax)に達するため、測定できる電圧範囲が広がり、測定の分解能も向上する。
このように、本発明の電流検出回路は、電流及び温度により電圧変化特性を有する整流素子としてのダイオードを用いて、オペアンプの入力と出力に接続されたダイオードの温度の変化による電圧変動の比が、オペアンプのゲイン(利得)によって決まる一定倍となるように、入力回路及び出力回路のダイオードに流れる電流を抵抗により設定することにより、温度に影響されることなく、回路に流れる電流検出を安定して行うことができる。
以上、整流素子としてダイオードを用いた実施の形態について述べたが、ダイオードは、取り扱いが容易で、電流及び温度により電圧変化特性を有するため、電流検出回路の整流素子として好適である。なお、整流素子は、ダイオード以外にも、トランジスタ、サイリスタ又は太陽電池のいずれかであつてもよい。ダイオードは、非線形特性を有するため、ダイオードD1に対して同一特性を有するダイオードD2を使用することにより、回路構成が簡素化することができる。例えば、オペアンプの入力回路にダイオードD1を使用し、オペアンプの出力回路にダイオードD2に代えて、トランジスタを使用した場合には、ダイオードとトランジスタの特性が異なるため、トランジスタの特性をダイオードの特性に一致させる回路が必要となり、回路構成が複雑化する。このため、整流素子は同一のものが望ましい。
以上述べたように、本発明によれば、電流の大きさ及び温度の変化により電圧が変化する特性を有するダイオード等の整流素子を用いたことにより、温度変化による整流素子の電圧変動を補正することができ、これにより充放電制御を行うための電流検出を安定して行うことができる。
また、電流検出を電圧として測定する範囲を狭めることなく、簡易的に温度変化に対して精度よく出力電流値を取得することができる。
また、電流制御手段としてのFETに発生する電圧を検出する電圧検出手段を成す整流素子と電圧増幅手段の電圧を制御部に出力する出力手段を成す整流素子とは、同一の特性を有する整流素子を使用することができる。このため、回路構成を簡素化することができる。例えば、ダイオードは、非線形特性を有するため、電圧検出手段のダイオードD1に対して出力手段に同一特性を有するダイオードD2を使用することができる。
また、負荷に流れる電流の検出(用センサ)及び電流のON/OFF制御を同一のFETで行うため、シャント抵抗等の電流検出用の回路が不要となる。
この発明は、その本質的特性から逸脱することなく数多くの形式のものとして具体化することができる。よって、上述した実施形態は専ら説明上のものであり、本発明を制限するものではないことは言うまでもない。
1 充放電回路
2、30、35 放電回路
3 充電回路
6、25、31 電流検出部(電流検出回路)
8 オペアンプ
12、36 放電制御部
13 充電制御部
15、16 FET
20 バッテリ
21 負荷
22 外部電源
37 温度検出部
D1、D2 ダイオード
R1、R2、R3 抵抗

Claims (5)

  1. 回路に流れる電流を電圧に変換して検出する電流検出回路であって、
    前記回路に流れる電流のON/OFF動作を行い、前記電流検出回路を構成しない電流制御手段がON動作時の前記電流制御手段に発生する電圧を検出する電圧検出手段と、前記電圧検出手段からの電圧を増幅する電圧増幅手段と、該電圧増幅手段で増幅した電圧を前記電流制御手段を制御し、電流検出回路を構成しない制御部に出力する出力手段とを有し、
    前記電圧検出手段は、整流素子と電流調整素子を有し、
    前記出力手段は、抵抗と前記電圧検出手段と同一の特性を有する前記整流素子を有し、
    前記電圧検出手段の前記整流素子及び前記出力手段の前記整流素子は、電流及び温度により同一の電圧変化特性を有し、
    温度の変化による前記出力手段の前記整流素子の電圧変動と前記電圧検出手段の前記整流素子の電圧変動との比が、前記電圧増幅手段のゲイン(利得)によって決まる一定倍となるように、前記電圧検出手段の前記整流素子に流れる電流及び前記出力手段の前記整流素子に流れる電流を前記電圧検出手段の前記電流調整素子及び前記出力手段の前記抵抗により設定するようにしたことを特徴とする電流検出回路。
  2. 前記電圧検出手段の前記整流素子は、前記電流制御手段からの過大電圧が入力されないように前記電圧増幅手段を保護するものであることを特徴とする請求項1に記載の電流検出回路。
  3. 前記電圧検出手段の前記整流素子及び前記出力手段の前記整流素子は、ダイオード、トランジスタ、サイリスタ又は太陽電池のいずれかであることを特徴とする請求項1又は請求項2に記載の電流検出回路。
  4. 前記電圧増幅手段はオペアンプからなり、前記電流制御手段はFETからなり、
    前記電圧検出手段は、前記電流調整素子としての抵抗R1と前記整流素子としてのダイオードD1から成り、前記抵抗R1の一端が基準電圧源に接続され、他端は前記オペアンプの非反転入力(+)端子と前記ダイオードD1のアノード側に接続され、前記ダイオードD1のカソード側と前記FETのドレインが接続され、
    前記出力手段は、抵抗値R2の抵抗R2と抵抗値R3の抵抗R3と前記整流素子としてのダイオードD2から成り、前記オペアンプの出力端子には、前記出力手段の直列接続された前記抵抗R2と前記抵抗R3と前記ダイオードD2とが順に接続され、前記オペアンプの反転入力(−)端子には前記抵抗R2と前記抵抗R3の接続点が接続され、
    前記ダイオードD2の温度による電圧の変動値ΔVd2が、前記ダイオードD1の温度による電圧の変動値ΔVd1の1+(抵抗値R2/抵抗値R3)倍となるように、前記電圧検出手段の前記ダイオードD1に流れる電流の大きさを前記電圧検出手段の前記抵抗R1により設定し、前記出力手段の前記ダイオードD2に流れる電流の大きさを前記出力手段の前記抵抗R2、R3により設定するようにしたことを特徴とする請求項1に記載の電流検出回路。
  5. 充電及び/又は放電を行う充放電回路であって、
    充電及び/又は放電の制御を行うための電流を検出する電流検出回路と、
    前記電流検出回路からの信号により充電及び/又は放電の制御を行う充放電制御部と、
    前記充放電回路に流れる電流のON/OFF動作を行う電流制御手段とを有し、
    前記電流検出回路は、前記電流制御手段がON動作時の前記電流制御手段に発生する電圧を検出する電圧検出手段と、該電圧検出手段からの電圧を増幅する電圧増幅手段と、該電圧増幅手段で増幅した電圧を前記電流制御手段を制御する前記充放電制御部に出力する出力手段とを有し、
    前記電圧検出手段は、整流素子と電流調整素子を有し、
    前記出力手段は、抵抗と整流素子を有し、
    前記電圧検出手段の前記整流素子及び前記出力手段の前記整流素子は、電流及び温度により同一の電圧変化特性を有し、
    温度の変化による前記出力手段の前記整流素子の電圧変動と前記電圧検出手段の前記整流素子の電圧変動の比が、前記電圧増幅手段のゲイン(利得)によって決まる一定倍となるように、前記電圧検出手段の前記整流素子に流れる電流及び前記出力手段の前記整流素子に流れる電流を前記電圧検出手段の前記電流調整素子及び前記出力手段の前記抵抗により設定するようにしたことを特徴とする充放電回路。
JP2013035410A 2013-02-26 2013-02-26 電流検出回路および充放電回路 Active JP6177543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013035410A JP6177543B2 (ja) 2013-02-26 2013-02-26 電流検出回路および充放電回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013035410A JP6177543B2 (ja) 2013-02-26 2013-02-26 電流検出回路および充放電回路

Publications (2)

Publication Number Publication Date
JP2014163809A JP2014163809A (ja) 2014-09-08
JP6177543B2 true JP6177543B2 (ja) 2017-08-09

Family

ID=51614545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013035410A Active JP6177543B2 (ja) 2013-02-26 2013-02-26 電流検出回路および充放電回路

Country Status (1)

Country Link
JP (1) JP6177543B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6031721B1 (ja) 2015-12-15 2016-11-24 Mirai−Labo株式会社 充電装置
CN105553290B (zh) * 2016-01-24 2017-12-29 丁婕 一种稳幅交流振荡器
CN111948437A (zh) * 2020-07-28 2020-11-17 上海亚虹模具股份有限公司 一种电压的测量方法
CN112332493B (zh) * 2020-11-14 2023-02-28 湖南海博瑞德电智控制技术有限公司 锂电池充电电流确定方法、装置、设备及可存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214853A (en) * 1975-07-28 1977-02-04 Nippon Kogaku Kk <Nikon> Standard signal generating circuit
JPH0674981A (ja) * 1992-08-28 1994-03-18 Taiyo Yuden Co Ltd 電流値検出回路及び過電流遮断回路
US7259626B2 (en) * 2004-12-28 2007-08-21 Broadcom Corporation Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit
JP2009131020A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 過電流保護回路およびバッテリパック

Also Published As

Publication number Publication date
JP2014163809A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
US8004257B2 (en) Voltage regulator
JP5309641B2 (ja) 充電制御用半導体集積回路
US9270162B2 (en) Switching regulator and electronic device
US6917187B2 (en) Stabilized DC power supply device
JP5712483B2 (ja) 過電流検出装置
US20130002220A1 (en) Semiconductor integrated circuit for regulator
US8232784B2 (en) Circuits and methods for current sensing
JP6177543B2 (ja) 電流検出回路および充放電回路
TWI637579B (zh) Charging device
JP5516286B2 (ja) 電流電圧検出回路および電流制御回路
JP2007027895A (ja) 電流電圧変換回路、それを用いた消費電力検出回路および電子機器
US9703305B2 (en) Power circuit
JP2012079083A (ja) 電流制御回路
TW201514650A (zh) 電壓穩壓電路及其方法
US20120194154A1 (en) Switching regulator control circuit and switching regulator
US7705578B2 (en) Switching regulator
JP2006084182A (ja) 過熱検出回路
US10916937B2 (en) Power system with an overheat detection circuit
TWI695246B (zh) 電壓調整器
KR101394272B1 (ko) 과전류 제한 장치를 포함하는 ldo 전원 장치
JP2013085382A (ja) スイッチングレギュレータとその制御方法
US9116028B2 (en) Thermal flow sensor and method of generating flow rate detection signal by the thermal flow sensor
JP2008129693A (ja) ドロッパ型レギュレータ
US9654074B2 (en) Variable gain amplifier circuit, controller of main amplifier and associated control method
JP7374328B2 (ja) 電力用半導体素子のゲート駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160128

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20160128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170712

R150 Certificate of patent or registration of utility model

Ref document number: 6177543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250