JP6170659B2 - 電源コントローラ - Google Patents

電源コントローラ Download PDF

Info

Publication number
JP6170659B2
JP6170659B2 JP2012208291A JP2012208291A JP6170659B2 JP 6170659 B2 JP6170659 B2 JP 6170659B2 JP 2012208291 A JP2012208291 A JP 2012208291A JP 2012208291 A JP2012208291 A JP 2012208291A JP 6170659 B2 JP6170659 B2 JP 6170659B2
Authority
JP
Japan
Prior art keywords
signal
power supply
switching period
switching
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012208291A
Other languages
English (en)
Other versions
JP2013070604A (ja
JP2013070604A5 (ja
Inventor
ミンミン・マオ
Original Assignee
パワー・インテグレーションズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パワー・インテグレーションズ・インコーポレーテッド filed Critical パワー・インテグレーションズ・インコーポレーテッド
Publication of JP2013070604A publication Critical patent/JP2013070604A/ja
Publication of JP2013070604A5 publication Critical patent/JP2013070604A5/ja
Application granted granted Critical
Publication of JP6170659B2 publication Critical patent/JP6170659B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

背景情報
開示の範囲
本発明は、電源に関する。特に、発明はスイッチング電源のコントローラに関する。
背景
典型的なアプリケーションにおいて、交流−直流電源は、通常の交流電源コンセントから、公称では５０Ｈｚまたは６０Ｈｚという比較的低い周波数の、１００Ｖｒｍｓから２４０Ｖｒｍｓまでの間にある入力を受ける。交流入力電圧は、通常では電源の内部で整流されて、直流−直流スイッチング電力コンバータによって使用されるための制御されていない直流電圧のソースとなる。電力コンバータの内部のスイッチは、典型的には、制御回路によって、比較的高い周波数（数１０キロヘルツまたは数１００キロヘルツ）でオンおよびオフされて、制御された出力を供給するが、その出力は電子機器を動作させるため、または電子機器に電力を供給する電池を充電するために適したものであり得る。
スイッチング電源の設計は、通常は、効率、サイズ、重量およびコストといった、対立する要求の間の妥協である。定格出力電力を伝達する最適解により、通常は、人間が聴こえる範囲を超える、２０ｋＨｚよりも高いスイッチング周波数が定められている。
電源が待機負荷および無負荷のような低負荷で動作するときに電源が消費可能なエネルギの量が、規制上の要件によって制限されている。スイッチング電源が、定格電力よりも低い電力を伝達するときには、電源でのエネルギの損失は、スイッチング動作による損失が支配的である。したがって出力電力が低いときには、支配的な損失を低減するために、電源をより低いスイッチング周波数で動作させることが有利となる。
低い電力での最適なスイッチング周波数は、しばしば、２０ｋＨｚより低い可聴周波数帯内にある。その可聴周波数帯のスイッチングは、電源内の電子部品および磁気部品の機械的励振から生じる、望ましくない音声ノイズを生じさせる可能性がある。電源が安定的であるとともに負荷の変化に適切に応答するという要求を満たしながら、発振器の周波数を連続的に調整して、望ましくない可聴周波数を避けることは難しい。
この困難を克服するために、電源のためのコントローラは、典型的には、発振器を固定周波数に設定し、発振器によって規定されるスイッチング期間の間にスイッチングを許可および禁止することによって、出力を制御する。発振器のスイッチング期間は、しばしばスイッチング周期と呼ばれる。結果としての、連続的なスイッチング期間および非スイッチング期間の配置は、発振器の周波数よりも実質的に低くなり得る、有効スイッチング周波数を生成する。有効スイッチング周波数は、平均スイッチング周波数であると考えてもよい。平均スイッチング周波数とは、実質的には、多数の連続的なスイッチング期間のスイッチング回数をその多数の連続的なスイッチング期間で割った、回数の比率を、固定発振器周波数に乗じたものである。
スイッチングが生じるスイッチング期間は、しばしば、有効スイッチング期間と呼ばれ、スイッチングが禁止される期間は、しばしば、無効スイッチング期間、またはスキップスイッチング期間と呼ばれる。電源が、負荷の変化に適切に応答するように十分に頻繁にスイッチングしながら、音声ノイズの発生を避ける方法で、有効期間とスキップ期間とを配置することが重要である。電気的絶縁に対する要請は、有効期間およびスキップ期間の配置に制限をもたらす可能性がある。
安全機関は、一般的には、交流−直流電源の入力と出力との間の電気的絶縁を要求する。電気的絶縁は、電源の入力と出力との間の直流電流を防ぐ。すなわち、電源の入力端子と出力端子との間に印加された高圧の直流電圧は、電源の入力端子と出力端子との間に直流電流を生じさせないであろう。電気的絶縁の要請は、電源のコストおよび望ましくない音声周波数でのスイッチングを避けることに寄与する複雑な要因である。
電気的絶縁を有する電源は、絶縁バリアの入力側の回路が、絶縁バリアの出力側の回路から電気的に絶縁されるように、入力を出力から電気的に分離する絶縁バリアを維持しなければならない。エネルギは、その絶縁バリアを通って伝達されて出力に電力を供給しなければならず、信号の形態での情報は、出力を調整するために、絶縁バリアを通って伝達されなければならない。電気的絶縁は、典型的には、電気磁気素子および電気光学素子で達成される。トランスおよび結合インダクタのような電気磁気素子は、一般的に、出力電力を供給するために、入力と出力との間でエネルギを伝達するために用いられるが、電気−光学素子は、一般的には、入力と出力との間のエネルギの伝達を制御するために、出力と入力との間で信号を伝達するために用いられる。
電源のコストを低減するための努力は、電気−光学素子およびその関連する回路をなくすことに向けられてきた。代替的な解決法は、一般的に、トランスまたは結合インダクタのような単一のエネルギ伝達素子を用いて、出力にエネルギを供給するとともに、出力を制御するために必要な情報を得ることである。最低のコストの構成では、典型的には、制御回路と高電圧スイッチとを絶縁バリアの入力側に配置する。
コントローラは、エネルギ伝達素子の巻線、または、別のスイッチングされる電気磁気素子の巻線のいずれかにおける電圧の観測から間接的に、出力についての情報を得る。情報を提供する巻線は、絶縁バリアの入力側にある。コストおよび複雑さをさらに低減するために、コントローラは、エネルギ伝達素子の同じ巻線を用いて、電源への入力についての情報を得ることも可能である。スイッチングされた磁気素子を用いて電源を制御するために必要な情報を得ることの困難さは、スイッチングのない期間の間にはコントローラが情報を受けることができないということである。したがって、コントローラは、負荷の変化に適切に応答するためにスイッチを十分に頻繁にスイッチングさせなければならない。
絶縁バリアの入力側は、しばしば１次側と呼ばれ、絶縁バリアの出力側は、しばしば２次側と呼ばれる。１次側から電気的に絶縁されていないエネルギ伝達素子の巻線は、１次側巻線であり、それはしばしば１次側参照巻線と呼ばれる。入力電圧に結合されて、その入力電圧からエネルギを受ける、１次側の巻線は、しばしば１次巻線と単に呼ばれる。１次側の回路にエネルギを伝達する、他の１次参照巻線は、たとえば、バイアス巻線、または検知巻線のような、その主な機能を記述する名前を有し得る。１次側巻線から電気的に絶縁された巻線は、２次側巻線であり、しばしば出力巻線と呼ばれる。
１次側の巻線から２次側の出力についての情報を得る電源コントローラは、特に、その情報がパルス信号の形態であるときには、しばしば、１次コントローラと呼ばれ、電源は、１次側制御で動作すると呼ばれる。
スイッチング期間のグループの間にスイッチングを許可または禁止することによって、有効スイッチング周波数を低減する既存の電源コントローラは、電気的に絶縁される用途におけるコストおよび性能の要求を満たすことの困難さに直面する。出力の適切な制御を可能にしつつ、望ましくない可聴周波数の範囲内での有効スイッチング周波数を避けるための低コストでの解決法が、１次側コントローラにとって必要である。
図面の簡単な説明
本発明の非限定的かつ非包括的な実施の形態が以下の図面を参照して説明される。同様の参照符号は、他に特定されていなければ、さまざまな図面を通じて同様の部分を示す。
本発明の教示に従う１次側コントローラを有する電源の実施例を示す機能ブロック図である。 本発明の教示に従う、負荷に電力を供給する例示的なスイッチング電源の動作フローの例を概して示す、例示的なフロー図である。 本発明の教示に従う、最小和多重サイクル変調（minimum-sum multi-cycle modulation）のための例示的回路を示す、電源の例示的コントローラの一部を示す概略図である。 図３に示された、例示的な最小和多重サイクル変調回路における信号を示すタイミング図である。 本発明の教示に従う、負荷に電力を供給する別の例示的なスイッチング電源の動作フローの例を概して示す、別の例示的なフロー図である。 本発明の教示に従う、負荷に電力を供給する別の例示的なスイッチング電源の動作フローの例を概して示す、さらに別の例示的なフロー図である。
詳細な説明
最小和多重サイクル変調で電源を制御するための方法および装置が開示される。以下の説明において、本発明の完全な理解を与えるために、多数の具体的な詳細が述べられる。しかしながら当業者には、その具体的な詳細が、本発明を実施するために採用されていなくてもよいということが明らかであるだろう。別の例においては、周知の材料または方法は、本発明が曖昧になるのを避けるために、詳細には記述されていない。
この明細書を通じての「１つの実施の形態」、「実施の形態」、「１つの実施例」または「実施例」との名称は、実施の形態または実施例に関連して記述される特定の特徴、構造または性質が、本発明の少なくとも１つの実施の形態に含まれるということを意味する。すなわち、この明細書を通じたさまざまな場所で、「１つの実施の形態において」、「実施の形態において」、「１つの実施例において」または「実施例において」との記述が存在することは、必ずしも、同じ実施の形態または実施例をすべて参照するということではない。さらに、特定の特徴、構造または性質は、１以上の実施の形態または実施例において任意の適切な組合せおよび／またはサブコンビネーションで組合せされ得る。特定の特徴、構造または性質は、集積回路、電子回路、組合せ論理回路、または記述された機能を提供する他の適切な部品に含まれ得る。さらに、本明細書とともに提供される図面は、当業者に対する説明の目的のためのものであって、正確な大きさを表現するように描かれたものではないということが明らかである。
図示のため、図１の概略図は、電気的絶縁を有する直流−直流電源１００の１つの実施例の顕著な特徴を示す。電源１００は、入力電圧ＶINを受けて、負荷（図１に示さず）への出力電圧Ｖo１２０および出力電流ＩO（１１８）を生成する。交流−直流電源の実施例において、直流入力電圧ＶIN（１０２）は、整流されて交流入力電圧にフィルタがかけられる。入力電圧ＶIN（１０２）は、入力リターン１０４に対して正である。出力電圧ＶO１２０は、出力リターン１２２に対して正である。他の実施例において、電源は、１より大きい出力を有し得る。
図１の実施例における直流−直流電源１００は、エネルギ伝達素子Ｔ１（１２４）と、スイッチＳ１（１５６）とを含む。スイッチＳ１（１５６）は、たとえば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、またはバイポーラ接合トランジスタ（ＢＪＴ）のような、制御された半導体素子の動作を表わす。図１の実施例における直流−直流電源１００は、また、コントローラ１３８を含む。コントローラ１３８は、電流検知信号１３６と電圧検知信号１５２とを受ける。図１の実施例において、電圧検知回路１３０は、パルス電圧ＶB（１２８）を生成する。パルス電圧ＶB（１２８）は入力リターン１０４に対して正および負のいずれでもあり得る。
図１に示された実施例において、エネルギ伝達素子Ｔ１（１２４）は、しばしばトランスと呼ばれる結合インダクタであり、３つの巻線を有する。巻線１１０は、入力電圧ＶIN（１０２）に結合される一方端と、スイッチＳ１（１５６）に結合される他方端とを有する１次巻線である。巻線１１２は、出力リターン１２２に結合される一方端と、出力整流器Ｄ１（１１４）に結合される他方端とを有する２次巻線である。巻線１２６は、しばしばバイアス巻線と呼ばれる検知巻線であり、入力リターン１０４に結合される一方端を有する。巻線の極性は、各々の巻線の一方端に点によって示されている（点が付された端部は同じ極性を有する）。巻線の極性から、図１の実施例がフライバック電源となるように構成されていることが示されている。
図１のフライバック電源の実施例の動作において、コントローラ１３８は、駆動信号ＵD（１５４）を生成し、駆動信号ＵD（１５４）は、期間ＴSの繰返しスイッチング期間内で、スイッチＳ１（１５６）を開閉させ得る。スイッチＳ１（１５６）が閉じている場合（ＯＮである、またはＯＮ状態であるとも呼ばれる）、スイッチＳ１（１５６）が、エネルギ伝達素子１２４の１次巻線１１０において電流ＩP（１３４）を流す。スイッチＳ１（１５６）が開いている場合（ＯＦＦである、またはＯＦＦ状態であるとも呼ばれる）、スイッチＳ１（１５６）は、電流を流すことができない。
スイッチＳ１（１５６）がＯＮである場合、エネルギ伝達素子１２４の１次巻線１１０での電圧ＶP（１０８）は、入力電圧ＶIN（１０２）である。図１の実施例においてスイッチＳ１がＯＮである間、１次電流ＩP（１３４）は、それが可変の電流リミットＩPK（１３２）の値に達するまで増加する。図１の実施例において、スイッチＳ１（１５６）がＯＮである間は、２次巻線１１２に電流は実質的に流れず、検知巻線１２６にも電流は実質的に流れない。
コントローラ１３８は、パルス１次電流ＩP（１３４）を検知する。電流ＩP（１３４）は、また、電流検知信号１３６でもある、スイッチＳ１（１５６）における電流である。電流を検知するための多数の公知の方法のうちのいずれかの方法、たとえば、電流を流す抵抗の電圧を受ける方法、または、たとえば変流器によって小さくされた電流を変流器から受ける方法、または、たとえば電流を流す金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のオン抵抗での電圧を受ける方法などを、１次電流ＩP（１３４）を検知するために用いて電流信号１３６をコントローラ１３８に与えてもよい。
図１の実施例において示された電流および電圧の波形は、電源１００が、非連続導通モード（discontinuous conduction mode:ＤＣＭ）で動作することを示し、ＤＣＭは軽負荷における動作において典型的である。ＤＣＭにおける動作の明確な特徴は、１次電流ＩP１３４は、スイッチＳ１（１５６）がＯＮした直後に０になることである。より大きな負荷において、電源は典型的には連続導通モード（continuous conduction mode:ＣＣＭ）で動作する。連続導通モードは、スイッチＳ１（１５６）がＯＮした直後に１次電流ＩP（１３４）が０から有限の正の値に跳躍することによって区別される。ただし、連続導通モードは図１には示されていない。
１次電流ＩP（１３４）が可変の電流リミットＩPK（１３２）に到達したときに、コントローラ１３８はスイッチＳ１（１５６）を開き、電流ＩP（１３４）は０へと降下する。クランプ回路１０６は、典型的には、１次巻線１１０の両端に結合されて、スイッチＳ１（１５６）が開くときに、スイッチＳ１（１５６）の電圧を制限する。
コントローラ１３８がスイッチＳ１（１５６）を開くときには、スイッチＳ１（１５６）が導通している間に結合インダクタＴ１（１２４）に蓄えられたエネルギによって２次巻線１１２における電流が生成される。２次巻線１１２におけるパルス電流は、ダイオードＤ１（１１４）によって整流されて、キャパシタＣ１（１１６）によってフィルタがかけられて、実質的に直流の出力電圧ＶO（１２０）が生成される。
スイッチＳ１（１５６）のスイッチングによって、バイアス巻線１２６における電圧ＶB（１２８）が生成される。電圧ＶB（１２８）は、１次巻線１１０および２次巻線１１２における、トランスの電圧に対する作用と関連付けられる。スイッチＳ１（１５６）がＯＮであるとき、電圧ＶB（１２８）は、出力リターン１０４に関して負であり、その強度は、実質的には、巻数比によって変換された入力電圧ＶIN（１０２）である。巻数比は、巻線１２６の巻数を巻線１１０の巻数で割ったものである。スイッチＳ１（１５６）がＯＦＦになりダイオードＤ１（１１４）が導通すると、電圧ＶB（１２８）は出力リターン１０４に対して正となる。電圧ＶB（１２８）の値は、実質的には、出力電圧ＶO（１２０）に、ダイオードＤ１（１１４）の導通時のダイオードＤ１（１１４）の電圧を加えた値であり、その和は巻数比で変換される。巻数比は、巻線１１２の巻数で巻線１２６の巻数を割ったものである。
図１の実施例におけるコントローラ１３８は、電圧検知信号ＶSENSE（１５２）から検知された入力電圧ＶINSENSEおよび検知出力電圧ＶOSENSEを抽出するための信号分離器１５０を含む。１つの実施例において、信号分離器１５０は、サンプルホールド回路に続く整流器であり得る。サンプルホールド回路は、出力電圧ＶO（１２０）を表わす実質的な直流フィードバック信号ＵFB（１４４）を与える。
図１の実施例におけるコントローラ１３８は、また、フィードバック信号ＵFB（１４４）と参照信号ＵREF（１４２）との差から誤差信号ＵERROR（１４８）を生成するエラーアンプ１４６を含む。参照信号ＵREF（１４２）は出力電圧ＶO（１２０）の所望の値を表わし、フィードバック信号ＵFB（１４４）は、出力電圧ＶO（１２０）の実際の電圧を表わす。１つの実施例において、エラーアンプ１４６は、参照信号ＵREF（１４２）とフィードバック信号ＵFB（１４４）との間の差を積分する積分器を含む。別の実施例において、エラーアンプ１４６は、積分器に加えて微分器を含み、当該分野においてよく知られているように、入力電圧ＶIN（１０２）と出力電流ＩO（１１８）とにおける変化に応答して、電源の安定性および振る舞いに対する所望の特性を与え得る。
図１の実施例におけるコントローラ１３８は、また、制御回路１４０を含み、制御回路１４０は、誤差信号ＵERROR（１４８）を受けて、スイッチＳ１（１５６）をスイッチングする駆動信号ＵD（１５４）を生成する。図１の実施例における制御回路１４０は、たとえばカウンタ１５８、論理ゲート１６０、および発振器１５８のようなさまざまなアナログ回路およびデジタル回路を含み、誤差信号ＵERROR（１４８）と、電流検知信号１３６と、駆動信号ＵD（１５４）との間の所望の関係を与える。
制御回路１４０は、さまざまな方法で電流検知信号１３６および誤差信号ＵERROR（１４８）に対してフィルタをかけて、たとえば、起動、シャットダウン、過負荷、軽負荷、および無負荷のようなさまざまな条件での電源の所望の振る舞いを与える。
１つの実施例において、制御回路１４０は、誤差信号ＵERROR（１４８）に応答して、可変の電流リミットＩPK（１３２）の値を調整して、それにより、出力電圧ＶO（１２０）を、所望の値に調整する。スイッチング期間ＴSが固定されている場合、可変の電流リミットＩPK（１３２）の調整は、スイッチＳ１（１５６）がＯＮである期間（しばしば、オン時間と呼ばれる）を変化させる。スイッチＳ１（１５６）がＯＮである期間は、また、しばしば、周期のオン時間間隔とも呼ばれる。この種の制御は、固定周波数でのピーク電流パルス幅変調（ＰＷＭ）として記述され得る。しばしばそれは、固定周波数ピーク電流モード制御、または単に電流モード制御と呼ばれる。
他の実施例において、制御回路１４０は、１次電流１３４が固定の電流リミット未満であるときに、固定されたスイッチング期間内でスイッチＳ１（１５６）がＯＮである時間を直接的に調整する。この種の制御は、しばしば、固定周波数電圧モードＰＷＭ、または固定周波数デューティ比制御と呼ばれる。
さらに別の実施例において、制御回路１４０は、１次電流１３４が固定の電流リミット未満であるときにスイッチのオン時間を固定してもよく、制御回路１４０は、可変のスイッチング期間を調整して、出力を制御してもよい。代わりに、制御回路１４０は、固定の電流リミットを設定して、スイッチをＯＦＦさせてもよく、制御回路１４０は、可変のスイッチング期間を調整して、出力を制御してもよい。制御回路は、多くの異なる方法でスイッチがＯＮおよびＯＦＦである時間の長さを変化させてもよく、それによって、変調されているときの電源の重い負荷に対する出力を制御してもよい。
軽負荷のときには、コントローラ１３８は、回路を用いて、電源を次のように制御してもよい。すなわち、スイッチングの生じる連続的期間のグループが、スイッチングが生じない連続的期間のグループによって分離され、スイッチングが生じるグループの期間の数と、スイッチングが生じないグループの期間の数との和が、常に最小値以上となるようにスイッチング事象が集められる。この種の制御は、最小和多重サイクル変調と説明され得る。１つの実施例において、有効期間の数と、スキップ期間の数との合計は一定である。最小和多重サイクル変調は、有効期間とスキップ期間との配置を制限して、出力の適切な制御を可能にしつつ、望ましくない可聴周波数の範囲内にある有効スイッチング周波数を避ける。
図２は、本発明の教示に従う、電源を制御する方法を概して記述する例示的なフローの図である。ブロック２０５において開始されると、ブロック２１０において電源の出力が検知される。１次側制御が行なわれる電源において、出力は電源の入力側の巻線から検知される。
次に、ブロック２１５において、コントローラは電源出力について検知された情報を用いて、固定のスイッチング期間ＴSで出力を制御するために必要なピーク電流ＩPK（１３２）を決定する。次に、判断ブロック２２０において、ピーク電流ＩPK（１３２）の値が最小ピーク電流ＩPKMINと比較される。１つの実施例において、最小ピーク電流ＩPKMINは、出力整流器Ｄ１（１１４）が出力電圧ＶO（１２０）の信頼性ある検知のために導通しなければならない最小時間に対応する。１つの実施例において、最小ピーク電流ＩPKMINは、電源の設計によって許容される最大ピーク電流の２５％である。
１つの実施例において、ピーク電流ＩPK（１３２）は、たとえば図１におけるＵERROR（１４８）のような誤差信号の強度から決定される。小さな誤差信号は、典型的には、高い効率の要求を満たすために、減少した有効スイッチング周波数を要求する軽負荷を暗示する。この条件下において、判断ブロック２２０は、ＩPK＜ＩPKMINであることがわかり、フローはブロック２３０に向けられる。ブロック２３０において、ピーク電流ＩPK（１３２）はＩPKMINの値に固定されるとともに、スイッチング周期ＴSの期間はＴSGの値に固定される。ブロック２３５において、最小和多重サイクル変調により調整が達成される。
ブロック２３５において示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGが、スイッチングのＮ個の期間に続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。最小和多重サイクル変調は、最小値をグループ期間ＴGに配置する。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たしながら、望ましくない可聴周波数の発生を避けることを可能にする。
１つの実施例において、ＩPKMINは、電源の最大出力電力でのピーク電流のほぼ２５％に設定される。１つの実施の形態において、５ｋＨｚという最大効率スイッチング周波数を確立するために、固定のスイッチング周波数は３０ｋＨｚであり、Ｋの値は６である。人間の可聴範囲内であるが、最大効率スイッチング周波数は、電源の構成部品における機械的共振を励起させる可聴周波数の範囲外であり得る。
判断ブロック２２０が、ＩPKMIN≦ＩPKであるとわかると、フローはブロック２２５に向けられて、最小和多重サイクル変調の代わりに固定スイッチング周波数でのピーク電流ＰＷＭにより制御が達成される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、固定周波数ピーク電流ＰＷＭ（固定周波数ピーク電流モード制御としても知られる）は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
したがって、１つの実施例において、ピークスイッチング電流ＩPKと最小ピークスイッチング電流ＩPKMINとの間の関係に依存して、スイッチは、第１または第２の動作モードに従って導通するように制御され得る。第１の動作モードにおいて、スイッチは、スイッチング期間内の固定時間の間、導通するように制御されて、その固定のスイッチング期間内のピークスイッチング電流は、電源の出力を制御するために調整される。代わりに、第２の動作モードにおいて、スイッチは、固定のスイッチング期間内で導通するように制御され得るが、その固定のスイッチング期間は、一群の連続的なスイッチング期間であって、スイッチングのない時間によって、その次の群の連続的なスイッチング期間から分離される。スイッチングのない時間は、電源の出力を制御するために調整される。この実施例において、スイッチングのない期間は、有効スイッチング周波数が、可聴周波数範囲外となるか、または可聴周波数範囲内にあるように調整され得るが、スイッチングが生じるグループにおける期間の数と、スイッチングが生じない次のグループにおける期間の数との和が、最小値以上となるように、スイッチングのない期間の調整が制限される。
１つの実施例において、本発明の教示に従う、より高い電力の伝達を調整するために、周波数変調としても知られる期間の変調をピーク電流モードＰＷＭの代わりに用いることが可能であり得る。この例において、最小和多重サイクル変調に対して周期変調を用いるという判断は、制御において出力を維持するために必要なピーク電流よりもむしろ、等価なスイッチング周波数を考慮するであろう。たとえば、スイッチング期間がフィードバック信号に応じて増大して、軽負荷を示すであろうしきい値を交差する場合、動作が周期変調から最小和多重サイクル変調へと変化する。
別の実施例において、本発明の教示に従う、より高い電力の伝達を調整するために、固定周波数電圧モードＰＷＭをピーク電流モードＰＷＭの代わりに用いることが可能であり得る。この例において、最小和多重サイクル変調に対してＰＷＭを用いるという判断は、制御において出力を維持するために必要なピーク電流よりもむしろ、スイッチングのオン時間を考慮するであろう。たとえば、フィードバック信号に応じてオン時間が減少して、軽負荷を示すであろうしきい値を交差する場合、動作は固定周波数電圧モードＰＷＭから最小和多重サイクル変調へと変化する。
図３は、本発明の教示に従う、最小和多重サイクル変調の回路の１つの例を示す概略図３００である。図３の概略図３００は、図１の例示的な電源１００のような、例示的な電源の例示的コントローラ１３８に含まれる制御回路１４０の一部である。示されるように、図３の最小和多重サイクル変調回路の実施例は、インバータ３０６と、ＡＮＤゲート３０８および３３４と、ラッチ３１０および３３８と、単安定マルチバイブレータ３１２と、発振器３１６と、カウンタ３２２とを含む。図４は、図３の概略図における信号間の関係を示すタイミング図４００である。
示された例において、図３の発振器３１６は、クロック信号３１８を供給し、クロック信号３１８はスイッチング周波数を確立するとともに、電源のためのスイッチング期間を記録する。１つの実施例において、クロック信号３１８は、また、図３には示されていないコントローラにおけるさまざまな回路へと分配される。図４は、クロック信号３１８が、各々が期間ＴSを有する１６個の連続的なスイッチング期間４０５の開始を記すことを示す。図４の例において、駆動信号ＵD（１５４）は、クロック信号３１８と同期する。スイッチング期間４０５の並びにおける第１のスイッチング期間における駆動信号ＵD（１５４）の立上がりエッジは、時刻ｔ0（４１０）におけるクロック信号３１８の立上がりエッジに一致する。
電源が最小和多重サイクル変調で動作する場合、図３における回路は、ＳＴＡＲＴ ＳＫＩＰ（スタートスキップ）信号３０２とＳＴＯＰ ＳＫＩＰ（ストップスキップ）信号３０４とを受けて、ＳＫＩＰ（スキップ）信号３４２を生成する。図３の最小和多重サイクル変調回路において、ＳＴＡＲＴ ＳＫＩＰ信号３０２とＳＴＯＰ ＳＫＩＰ信号３０４とは、入力とみなされ得るとともに、ＳＫＩＰ信号３４２は、出力とみなされ得る。１つの実施例において、ＳＫＩＰ信号３４２は、駆動信号ＵD（１５４）を抑止して、その結果、ＳＫＩＰ信号３４２がハイ論理レベルにあるときにスイッチングが生じることを不可能にする。１つの実施例において、ある入力においてＳＫＩＰ信号３４２の相補の信号を受けて、もう１つの入力において駆動コマンドを受けるＡＮＤゲート（図示せず）のような単純な論理回路が、ＳＫＩＰ信号３４２がハイであるときに駆動信号ＵD（１５４）を抑止し得る。
１つの実施例において、論理回路（図示せず）は、誤差信号ＵERROR（１４８）に応答して、ＳＴＡＲＴ ＳＫＩＰ信号３０２とＳＴＯＰ ＳＫＩＰ信号３０４とを生成する。誤差信号ＵERROR（１４８）がスキップしきい値内にある場合、論理回路はＳＴＡＲＴ ＳＫＩＰ信号３０２であるパルスを生成する。誤差信号ＵERROR（１４８）がスキップしきい値を超えて上昇する場合、論理回路は、ＳＴＯＰ ＳＫＩＰ信号３０４であるパルスを生成する。
以下に説明するような最小和多重サイクル変調回路がない場合、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、スイッチングが禁止される一連のスイッチング期間を開始し、ＳＴＯＰ ＳＫＩＰ信号３０４は、スイッチングが許可される一連のスイッチング期間を開始するであろう。図３の例において、最小和多重サイクル変調回路は、ＳＫＩＰ信号３４２を監視して、スイッチングが許可されるグループにおけるスイッチング期間の数Ｎと、スイッチングが禁止される、その次のグループにおけるスイッチング期間の数であるＭとの和が最小値Ｋ以上であるようにスキップ期間の数を制限する必要がある場合に、ＳＴＡＲＴ ＳＫＩＰ信号３０２をマスクする。
図４のタイミング図において、駆動信号ＵD（１５４）のスイッチング事象４７０，４７５，４８０，４８５は、最小和多重サイクル回路がラッチ３１０からＳＴＡＲＴ ＳＫＩＰ信号３０２をマスクしなかった場合にそれらの事象がスキップされたであろうことを示すために、アスタリスク（＊）によって記録される。時刻ｔ0（４１０）において、ＳＴＡＲＴ ＳＫＩＰ信号３０２と、ＳＴＯＰ ＳＫＩＰ信号３０４と、ＯＮＥ−ＳＨＯＴ信号３１４と、ＳＫＩＰ ＭＡＳＫ（スキップマスク）信号３４０と、ＳＫＩＰ信号３４２とは論理ローレベルにある。時刻ｔ0（４１０）においてＳＫＩＰ信号３４２がローであるので、時刻ｔ0（４１０）におけるＣＬＯＣＫ（クロック）信号３１８からのパルスは、駆動信号ＵD（１５４）がハイとなる有効スイッチング期間を開始する。駆動信号ＵD（１５４）は、図１でも示されているように、電流検知信号１３６が電流制限値ＩPK（１３２）に達するまではハイに保たれる。時刻ｔ1（４１５）において開始される次のスイッチング期間は、また、駆動信号ＵD（１５４）が再びハイとなる有効スイッチング期間である。
ＳＫＩＰ信号３４２とＳＫＩＰ ＭＡＳＫ信号３４０とは、時刻ｔ2（４２０）においてＳＴＡＲＴ ＳＫＩＰ信号３０２がハイとなるまでローのままで保たれる。時刻ｔ2（４２０）においてＳＴＡＲＴ ＳＫＩＰ信号３０２がハイになると、ラッチ３１０はＳＫＩＰ信号３４２をハイ論理レベルに設定する。ハイレベルのＳＫＩＰ信号３４２により、スイッチングが無効となる（スイッチＳ１ １５６がオンするのを禁止される）。したがって、駆動信号ＵD（１５４）は、ＳＫＩＰ信号３４２がハイである間ローのままである。ＳＫＩＰ信号３４２は、時刻ｔ3（４２５）においてハイとなるまでハイに保たれる。
時刻ｔ2（４２０）においてＳＫＩＰ信号３４２がハイ論理レベルになると、ワンショットとも呼ばれる単安定マルチバイブレータ３１２がラッチ３３８の出力であるＳＫＩＰ ＭＡＳＫ信号３４０をハイ論理レベルに設定する出力信号３１４を生成する。ワンショット３１２からの出力信号３１４は、カウンタ３２２のＲＥＳＥＴ入力３２０で受信されて、出力３２６，３２８，３３０，３３２を０（ロー論理レベル）に設定する。カウンタ３２２の出力３２６，３２８，３３０，３３２は、それぞれ、カウンタ３２２のカウント値の最下位ビットの数字から最上位ビットの数字までをそれぞれ表わす。ＳＫＩＰ ＭＡＳＫ信号３４０は、また、カウンタ３２２のＥＮＡＢＬＥ入力３２４において受信される。ＳＫＩＰ ＭＡＳＫ信号３４０がハイになると、カウンタ３２２は、ＣＬＯＣＫ信号３１８のパルスのカウントを開始する。他の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０を受信する代わりに、カウンタ３２２のＥＮＡＢＬＥ入力３２４がハイ論理レベルに固定されてカウンタ３２２が連続的にカウントを行なってもよい。ＳＫＩＰ ＭＡＳＫ信号３４０によって有効になったカウンタは、スイッチング損失を減少させるが、連続的に動作するカウンタは、図３には示されていない別の回路によって用いられる、低減された周波数での連続的なクロック信号を供給し得る。
ＳＫＩＰ ＭＡＳＫ信号３４０は、カウンタ３２２の１以上の出力が、ＡＮＤゲート３３４の出力によってラッチ３３８がリセットされる値に達するまで、ハイに保たれる。図３の例において、ラッチ３３８をリセットするカウンタ３２２の出力の値は６、またはバイナリ値で０１１０であるが、それは、ＡＮＤゲート３３４の２つの入力が、カウンタ３２２からの出力３２８および３３０を受けるためである。カウンタ３２２からの出力３２８および３３０は、カウンタが、値６に達するときにはともにハイである。
別の実施例において、カウンタ３２２からの他の出力は、２よりも大きい入力を有するＡＮＤゲートによって受信されて、カウンタ３２２とは異なる値でラッチ３３８をリセットし得る。さらに別の例において、より複雑な論理回路がカウンタ３２２からの出力を受けるとともに、信号を制御するかまたは信号をプログラムするように論理的に組合されて、ラッチ３２２をリセットするカウント値が電源の必要に従って動的に変化してもよい。
図４の例示的なタイミング図において、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、時刻ｔ4（４３０）においてハイになるが、ＳＫＩＰ信号３４２はＳＫＩＰ ＭＡＳＫ信号３４０によってマスクされるので、時刻ｔ4（４３０）においてハイにはならない。ＳＫＩＰ ＭＡＳＫ信号３４０のハイ論理レベルは、インバータ３０６によって反転されて、ＡＮＤゲート３０８の入力においてロー論理レベルが印加されて、それによってＳＴＡＲＴ ＳＫＩＰ信号３０２がラッチ３１０を設定することを防ぐ。図３の最小和多重サイクル変調回路がない場合、図４におけるＳＫＩＰ信号３４２は、ＳＴＡＲＴ ＳＫＩＰ信号３０２およびＳＴＯＰ ＳＫＩＰ信号３４０にそれぞれ応じて、時刻ｔ4（４３０）においてハイとなり、時刻ｔ6（４４０）においてローとなるであろう。それは、図４において、時刻ｔ4（４３０）および時刻ｔ6（４４０）の間の点線によって示されている。
図４の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０は、時刻ｔ2（４２０）においてハイとなり、ＣＬＯＣＫ信号３１８のＫカウントの間ハイのままであり、時刻ｔ5（４３５）においてローとなる。図４は、図３の例示的回路の動作を示しているので、Ｋ＝６である。ＳＫＩＰ ＭＡＳＫ信号３４０が、時刻ｔ2（４２０）においてカウンタ３２２を有効にしたあと、ＣＬＯＣＫ信号３１８の６番目のパルスにおいてＳＫＩＰ ＭＡＳＫ信号３４０がローとなる。
図４は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ4（４３０）においてハイになるが、ＳＫＩＰ信号３４２が時刻ｔ4（４３０）においてハイとならないことを示している。なぜなら、ＳＫＩＰ ＭＡＳＫ信号３４０は時刻ｔ4（４３０）においてハイであり、ＡＮＤゲート３０８によって、ＳＴＡＲＴ ＳＫＩＰ信号３０２がラッチ３１０を設定することが防がれるためである。
図４の実施例は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ7（４４５）において再びハイになることを示し、時刻ｔ7（４４５）はＳＫＩＰ ＭＡＳＫ信号３４０がローとなる時刻である。したがって、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、ＳＫＩＰ信号３４２をハイ論理レベルに立上げるためにラッチ３１０を設定する。ＳＫＩＰ信号３４２の遷移は、単安定マルチバイブレータ３１２からのＯＮＥ−ＳＨＯＴ（ワンショット）信号３１４のパルスを生成し、そのパルスはラッチ３３８を設定するとともにカウンタ３２２をリセットする。
図４の実施例は、ＳＫＩＰ信号３４２が、ＳＴＯＰ ＳＫＩＰ信号３４０に応じて時刻ｔ8（４５０）においてローになることを示すが、ＳＫＩＰ信号３４２は、ＳＫＩＰ ＭＡＳＫ信号３４０が、時刻ｔ9（４５５）においてなおもハイであるために、時刻ｔ9（４５５）において、ＳＴＡＲＴ ＳＫＩＰ信号３０２に応じてハイにはならない。ＳＫＩＰ ＭＡＳＫ信号３４０は、時刻ｔ10（４６０）までハイに保たれる。時刻ｔ10（４６０）は、カウンタ３２２がリセットされて、時刻ｔ7（４４５）において有効となったあとのＣＬＯＣＫ信号３１８の６番目のカウントに達した時刻である。カウンタ３２２およびＡＮＤゲート３４４は、ＳＫＩＰ信号３４２およびＣＬＯＣＫ信号３１８に応じてＳＫＩＰ ＭＡＳＫ信号３４０をリセットするフィルタ回路とみなされ得る。
図４の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ9（４５５）においてハイとなったあとにスイッチング事象４７５，４９０，４８５が生じることを可能にする。ＳＴＯＰ ＳＫＩＰ信号３４０は、時刻ｔ11（４６５）においてハイとなるが特段の効果を生じさせない。その理由は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ9（４５５）においてハイとなったためにＳＫＩＰ信号３４２はハイにならないためである。最小和多重サイクル変調回路のない場合、ＳＫＩＰ信号３４２は、時刻ｔ9（４５５）と時刻ｔ11（４６５）との間のＳＫＩＰ信号３４２の破線によって示されるように、時刻ｔ9（４５５）においてハイとなるであろう。
図３および図４の実施例によって示されるように、最小和多重サイクル変調は、有効スイッチング期間および無効スイッチング期間の数に下限を設定する。最小和多重サイクル変調は、有効スイッチング期間の数、または無効スイッチング期間の数に上限を課すものではない。したがって、無負荷の条件下では、スイッチングは、無制限の数のスキップ期間によって無期限に無効となる可能性がある。スイッチングのない期間が延びるという問題を避けるために、１次側制御を用いる電源のコントローラは、典型的には、スイッチング事象の間の時間に上限を設定するタイマを有する。１つの実施例において、タイマ（コントローラ１３８には示されていない）は、スイッチＳ１（１５６）を、少なくとも４ミリ秒ごとに閉じる。
図５は、本発明の教示に従う、電源を制御するための別の方法を一般的に記述する別の例示的なフロー図である。ブロック５０５において開始されると、ブロック５１０において電源の出力が検知される。
次に、ブロック５１５において、コントローラは電源出力について検知された情報を用いて、スイッチング期間ＴSを変化させる周期変調で電源の出力を制御するために必要な等価スイッチング周波数ｆEQを決定する。次に、判断ブロック５２０において、等価スイッチング周波数ｆEQの値が、基準値ｆREFと比較される。１つの実施例において、基準周波数ｆREFは、対象の最大可聴周波数以上である。１つの実施の形態において、基準周波数はほぼ３０ｋＨｚである。
１つの実施例において、スイッチング周波数ｆEQは、フィードバック信号に基づいて、基準周波数ｆREFよりも高いあるいは低く見積もられる。周波数ｆEQがｆREFよりも低く見積もられることは、可聴周波数の範囲内のスイッチング周波数を要求する軽負荷を意味する。これらの条件下において、判断ブロック５２０がｆREF＞ｆEQであるとわかると、フローはブロック５３０に向けられる。次に、ブロック５３５において、最小和多重サイクル調整により制御が達成される。
ブロック５３５に示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は、期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGがそれに続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たしながら、望ましくない可聴周波数の発生を回避する。
判断ブロック５２０が、ｆREF≦ｆEQであるとわかると、フローはブロック５２５に向けられて、最小和多重サイクル変調の代わりに期間変調で制御が達成される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、期間変調（周波数変調としても知られている）は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
図６は、本発明の教示に従う、電源を制御するためのさらに別の方法を一般的に記述するさらに別の例示的なフロー図である。ブロック６０５において開始されると、ブロック６１０において電源の出力が検知される。
次に、ブロック６１５において、コントローラは電源の出力について検知された情報を用いて、固定のスイッチング周波数においてパルス幅変調で電源の出力を調整する制御するために必要な、固定のスイッチング期間ＴSの範囲内でスイッチのオン時間ＴONを決定する。次に、判断ブロック６２０において、オン時間ＴONの値が基準最小値ＴONMINと比較される。１つの実施例において、最小オン時間は、制御回路によって制御可能な最小オン時間である。１つの実施の形態において、最小オン時間ＴONMINは、ほぼ６００ナノ秒である。電源回路がこれ以上オン時間を減少させることができない条件下において、出力を調整するために異なるパラメータを変更させる必要がある。
１つの実施例において、オン時間ＴONは、フィードバック信号に基づいて最小値ＴONMINよりも高くあるいは低く見積もられる。ＴONがＴONMINよりも低く見積もられることは、可聴周波数の範囲内のスイッチング周波数を要求する軽負荷を意味する。これらの条件下において、判断ブロック６２０がＴONMIN＞ＴONであることがわかると、フローはブロック６３０に向けられる。次に、ブロック６３５において、最小和多重サイクル変調により制御が達成される。
ブロック６３５に示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は、期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGがそれに続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たすことを可能にしながら、望ましくない可聴周波数の発生を回避する。
判断ブロック６２０が、ＴONMIN≦ＴONであることがわかると、フローは、ブロック６２５に向けられて、固定周波数パルス幅変調で制御が実行される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、固定周波数パルス幅変調は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
要約において説明されていることを含む、本発明の図示された実施例の以上の説明は、包括的なものであることを意図するものではなく、あるいは、開示されたとおりの形態に制限することを意図するものではない。本発明の具体的な実施の形態、および本発明の実施例が図示の目的で本明細書において説明されているが、本発明のより広い精神および範囲から逸脱することなくさまざまな等価な変形が可能である。特定の例での電圧、電流、周波数、電力の範囲の値、時間などは説明の目的で与えられるものであり、本発明の教示に従う別の実施の形態および実施例において他の値が採用され得ることが明らかである。
これらの変形例は、上記の詳細な説明の観点において、本発明の実施例とすることが可能である。以下の特許請求の範囲で用いられる用語は、明細書および特許請求の範囲で開示された特定の実施の形態に本発明を限定するものと解釈されるべきではない。むしろ、以下に続く特許請求の範囲によって、範囲が決定されるべきであり、特許請求の範囲は、確立された請求項の解釈の原則に従って解釈されるべきである。この明細書および図面は、したがって、制限的なものではなく、図示のためのものとしてみなされるべきである。
１００ 直流−直流電源、１１０，１１２，１２６ 巻線、１２４ エネルギ伝達素子（Ｔ１）、１３８ コントローラ、１４０ 制御回路、１４６ エラーアンプ、１５０ 信号分離器、１５６ スイッチ（Ｓ１)、１５８ カウンタ、１６０ 論理ゲート、１５８ 発振器、３０６ インバータ、３０８，３３４ ＡＮＤゲート、３１０，３３８ ラッチ、３１２ 単安定マルチバイブレータ（ワンショット）、３１６ 発振器、３２２ カウンタ。

Claims (17)

  1. 発振器によって規定されるスイッチング期間を許可および禁止することによって電源の出力を制御するように構成された電源コントローラであって、
    フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合された誤差信号生成器と、
    スキップマスク信号を生成することによって、禁止スイッチング期間に応答するように結合された多重サイクル変調回路とを備え、前記スキップマスク信号は、前記電源による第１または別の禁止スイッチング期間から許可スイッチング期間への遷移を許可し、前記電源による許可スイッチング期間から禁止スイッチング期間への遷移を禁止するＫ個のスイッチング期間の継続される期間を有するスキップマスクを規定し、
    前記Ｋの値は、前記電源の電源スイッチのスイッチングが可能な期間の数Ｎと、前記電源の前記電源スイッチのスイッチングがない期間の数Ｍとの和よりも小さい、電源コントローラ。
  2. 前記多重サイクル変調回路は、Ｋスイッチング期間より大きい前記禁止スイッチング期間に応答してのみ、前記スキップマスク信号を以前に生成されたスキップマスク信号から生成するように結合される、請求項１に記載の電源コントローラ。
  3. バイアス巻線の電圧から、検知入力電圧および検知出力電圧を抽出するように構成された信号分離回路をさらに備える、請求項１に記載の電源コントローラ。
  4. 前記多重サイクル変調回路を含む制御回路を備え、前記制御回路は、前記誤差信号に応答して駆動信号を生成するように結合され、前記制御回路は、
    ａ）相対的に高い負荷では、固定周波数を有するピーク電流パルス幅変調駆動信号を、
    ｂ）相対的に軽い負荷では、固定周波数および固定ピーク電流を有する前記駆動信号を、
    生成するように結合される、請求項１に記載の電源コントローラ。
  5. 前記多重サイクル変調回路を含む制御回路を備え、前記制御回路は、前記誤差信号に応答して駆動信号を生成するように結合され、前記制御回路は、
    相対的に高い負荷では、周期変調駆動信号を生成し、
    相対的に軽い負荷では、固定周波数を有する前記駆動信号を生成する
    ように結合される、請求項１に記載の電源コントローラ。
  6. 前記多重サイクル変調回路を含む制御回路を備え、前記制御回路は、前記誤差信号に応答して駆動信号を生成するように結合され、前記制御回路は、
    相対的に高い負荷では、可変オン時間を有するパルス幅変調駆動信号を生成し、
    相対的に軽い負荷では、固定オン時間と固定スイッチング期間とを有する前記駆動信号を生成するように結合される、請求項１に記載の電源コントローラ。
  7. 前記多重サイクル変調回路は、さらに、
    セットされたときに前記スキップマスク信号を出力するためのラッチ回路と、
    前記発振器によって出力されたクロック信号に応答してクロックされるように結合されたカウンタ回路とを含み、前記クロック信号は、前記スイッチング期間を規定し、前記カウンタ回路は、Ｋスイッチング期間をカウントすることに応答して前記ラッチ回路をリセットするように結合される、請求項１に記載の電源コントローラ。
  8. 可変電流制限信号を生成して前記電源の出力を制御するように結合された電流制限回路を含む制御回路を備え、前記電流制限回路は、電流検知信号および可変電流制限信号に応答して、駆動信号の各々の周期のオン時間間隔を終わらせるように結合される、請求項１に記載の電源コントローラ。
  9. 前記多重サイクル変調回路は、前記可変電流制限信号が前記スキップマスク外のしきい電流制限値未満であることに応答して、スイッチング期間を禁止するように結合される、請求項８に記載の電源コントローラ。
  10. スイッチモード電源のための電源制御回路であって、
    前記スイッチモード電源の出力における出力レベルを表すフィードバック信号を生成するためのフィードバック回路と、
    前記フィードバック信号と参照信号を受けて誤差信号を出力するように結合された比較器と、
    少なくとも軽負荷において、固定されたスイッチング期間を規定するための発振器と、
    前記発振器によって規定された、複数の前記固定されたスイッチング期間にわたり、前記スイッチモード電源のスイッチのスイッチングの許可および禁止を変調するように結合された多重サイクル変調回路とを備え、前記多重サイクル変調回路は、前記電源による第１または別の禁止スイッチング期間から許可スイッチング期間への遷移を許可するＫ個のスイッチング期間の継続される期間を有するスキップマスクを規定することによって、禁止スイッチング期間に応答し、
    前記電源は、許可スイッチング期間から禁止スイッチング期間への遷移が禁止され、
    前記Ｋは、前記電源の電源スイッチのスイッチングが可能な期間の数Ｎと、前記電源の前記電源スイッチのスイッチングがない期間の数Ｍとの和よりも小さい、電源コントローラ。
  11. 前記多重サイクル変調回路は、Ｋスイッチング期間より大きい前記禁止スイッチング期間に応答してのみ、スキップマスク信号を以前に生成されたスキップマスク信号から生成するように結合される、請求項１０に記載の電源制御回路。
  12. バイアス巻線の電圧から、検知入力電圧および検知出力電圧を抽出するように構成された信号分離回路をさらに備える、請求項１０に記載の電源制御回路。
  13. 前記多重サイクル変調回路を含む制御回路を備え、前記制御回路は、前記誤差信号に応答して駆動信号を生成するように結合され、前記制御回路は、
    相対的に高い負荷では、固定周波数を有するピーク電流パルス幅変調駆動信号を生成し、
    相対的に軽い負荷では、前記固定されたスイッチング期間に対応する周波数において固定ピーク電流を有する前記駆動信号を生成するように結合される、請求項１０に記載の電源制御回路。
  14. 前記制御回路は、可変電流制限信号を生成して前記電源の出力を制御するように結合された電流制限回路をさらに含み、前記電流制限回路は、電流検知信号および可変電流制限信号に応答して、前記駆動信号の各々の周期のオン時間間隔を終わらせるように結合される、請求項１３に記載の電源制御回路。
  15. 前記多重サイクル変調回路は、前記可変電流制限信号が前記スキップマスク外のしきい電流制限値未満であることに応答して、スイッチング期間において禁止するように構成される、請求項１４に記載の電源制御回路。
  16. 前記多重サイクル変調回路は、さらに、
    セットされたときにスキップマスク信号を出力するためのラッチ回路と、
    前記発振器によって出力されたクロック信号に応答してクロックされるように結合されたカウンタ回路とを含み、前記クロック信号は、前記固定されたスイッチング期間を規定し、前記カウンタ回路は、前記スキップマスクのＫスイッチング期間をカウントすることに応答して前記ラッチ回路をリセットするように結合される、請求項１０に記載の電源制御回路。
  17. スイッチモード電源のスイッチのスイッチングの許可および禁止を変調するように結合された多重サイクル変調回路であって、
    少なくとも軽負荷において、固定されたスイッチング期間を規定するための発振器を備え、
    前記多重サイクル変調回路は、前記発振器によって規定された複数の前記固定されたスイッチング期間にわたり、前記スイッチモード電源の前記スイッチのスイッチングの許可および禁止を変調するように結合され、
    前記多重サイクル変調回路は、前記電源による第１または別の禁止スイッチング期間から許可スイッチング期間への遷移を許可し、前記スイッチの許可スイッチング期間から前記スイッチの禁止スイッチング期間への前記電源による遷移を禁止するＫ個のスイッチング期間の継続される期間を有するスキップマスクを規定することによって、禁止スイッチング期間に応答するように結合され、
    前記Ｋの値は、前記電源の電源スイッチのスイッチングが可能な期間の数Ｎと、前記電源の前記電源スイッチのスイッチングがない期間の数Ｍとの和よりも小さい、多重サイクル変調回路。
JP2012208291A 2011-09-23 2012-09-21 電源コントローラ Expired - Fee Related JP6170659B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/242,947 US8693217B2 (en) 2011-09-23 2011-09-23 Power supply controller with minimum-sum multi-cycle modulation
US13/242,947 2011-09-23

Publications (3)

Publication Number Publication Date
JP2013070604A JP2013070604A (ja) 2013-04-18
JP2013070604A5 JP2013070604A5 (ja) 2015-11-05
JP6170659B2 true JP6170659B2 (ja) 2017-07-26

Family

ID=47040539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208291A Expired - Fee Related JP6170659B2 (ja) 2011-09-23 2012-09-21 電源コントローラ

Country Status (4)

Country Link
US (2) US8693217B2 (ja)
EP (1) EP2573922B1 (ja)
JP (1) JP6170659B2 (ja)
CN (1) CN103023333B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471530B2 (en) 2006-10-04 2008-12-30 Power Integrations, Inc. Method and apparatus to reduce audio frequencies in a switching power supply
CN102916586B (zh) 2011-08-04 2014-04-02 昂宝电子（上海）有限公司 用于开关电源变换器的系统和方法
US8693217B2 (en) 2011-09-23 2014-04-08 Power Integrations, Inc. Power supply controller with minimum-sum multi-cycle modulation
US9368269B2 (en) * 2012-10-24 2016-06-14 Schumacher Electric Corporation Hybrid battery charger
CN103414350B (zh) 2013-08-29 2016-08-17 昂宝电子（上海）有限公司 基于负载条件调节频率和电流的系统和方法
WO2015078489A1 (en) * 2013-11-26 2015-06-04 Telefonaktiebolaget L M Ericsson (Publ) A control circuit and a method for an energy based pulse skipping mode in a dc/dc converter
US9531284B2 (en) * 2014-01-30 2016-12-27 Silicon Laboratories Inc. Pseudo-constant frequency control for voltage converter
US9531253B2 (en) 2014-01-30 2016-12-27 Silicon Laboratories Inc. Soft-start for isolated power converter
US9520769B2 (en) 2014-04-30 2016-12-13 Stmicroelectronics S.R.L. Wake up management circuit for a switching converter and related wake up method
US9742288B2 (en) 2014-10-21 2017-08-22 Power Integrations, Inc. Output-side controller with switching request at relaxation ring extremum
US9621019B2 (en) * 2014-11-07 2017-04-11 Power Intergrations, Inc. Indirect regulation of output current in power converter
US9513319B1 (en) * 2014-11-25 2016-12-06 Cypress Semiconductor Corporation Systems, methods, and devices for energy and power metering
US9705412B2 (en) * 2015-02-26 2017-07-11 Stmicroelectronics S.R.L. Pulsed feedback switching converter
US9577527B2 (en) * 2015-03-20 2017-02-21 Active-Semi, Inc. Current metering for transitioning between operating modes in switching regulators
WO2017039917A1 (en) * 2015-09-03 2017-03-09 Aerojet Rocketdyne, Inc. Short circuit protection for switching power converters
US10003269B2 (en) * 2016-01-26 2018-06-19 Dialog Semiconductor Inc. Smart Grouping control method for power converter switching noise management
US9893630B2 (en) * 2016-02-26 2018-02-13 Power Integrations, Inc. Reduction of audible noise in a power converter
US10535394B2 (en) * 2017-07-20 2020-01-14 Samsung Electronics Co., Ltd. Memory device including dynamic voltage and frequency scaling switch and method of operating the same
US11398767B2 (en) 2017-12-06 2022-07-26 Nxp B.V. Power converter for delaying entering burst mode and method thereof
US10122272B1 (en) * 2017-12-30 2018-11-06 Active-Semi, Inc. Cycle skipping prevent circuit in a regulator of a DC-to-DC converter
JP7066538B2 (ja) * 2018-06-07 2022-05-13 キヤノン株式会社 電源装置及び画像形成装置
JP7378495B2 (ja) 2019-04-24 2023-11-13 パワー・インテグレーションズ・インコーポレーテッド 能動非放散クランプ回路を備える電力コンバーターおよびそれぞれの制御装置
US11632054B2 (en) 2019-04-24 2023-04-18 Power Integrations, Inc. Mode operation detection for control of a power converter with an active clamp switch
US11283343B2 (en) 2019-12-12 2022-03-22 Power Integrations, Inc. Extremum locator with measurement enable circuit
US11356010B2 (en) 2020-05-11 2022-06-07 Power Integrations, Inc. Controller with frequency request circuit
RU2762043C1 (ru) * 2021-03-31 2021-12-15 Юрий Николаевич Шуваев Многотактный преобразователь напряжения

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2577360B1 (fr) 1985-02-08 1987-03-06 Thomson Csf Circuit de commande d'alimentation a decoupage a demarrage automatique
US4941078A (en) 1989-03-07 1990-07-10 Rca Licensing Corporation Synchronized switch-mode power supply
US5745352A (en) * 1994-10-27 1998-04-28 Sgs-Thomson Microelectronics S.R.L. DC-to-DC converter functioning in a pulse-skipping mode with low power consumption and PWM inhibit
US5751565A (en) 1996-09-04 1998-05-12 Compaq Computer Corporation Controlling pulse skip modulation in power conversion
US5914865A (en) * 1997-10-23 1999-06-22 Hewlett-Packard Company Simplified AC-DC switching converter with output isolation
US6456511B1 (en) 2000-02-17 2002-09-24 Tyco Electronics Corporation Start-up circuit for flyback converter having secondary pulse width modulation
US6525514B1 (en) 2000-08-08 2003-02-25 Power Integrations, Inc. Method and apparatus for reducing audio noise in a switching regulator
JP2002218749A (ja) * 2001-01-19 2002-08-02 Sony Corp スイッチング電源装置
JP2003299356A (ja) 2002-04-01 2003-10-17 Nanao Corp Ｄｃ／ｄｃコンバータの制御方法
JP4096201B2 (ja) 2002-09-04 2008-06-04 サンケン電気株式会社 Ｄｃ−ｄｃ変換器
KR100750906B1 (ko) 2002-10-21 2007-08-22 페어차일드코리아반도체 주식회사 저전력 구동을 위한 스위칭 모드 파워 서플라이
JP2004153983A (ja) 2002-11-01 2004-05-27 Sharp Corp スイッチング電源装置
KR100986762B1 (ko) 2003-09-08 2010-10-08 페어차일드코리아반도체 주식회사 스위칭 전원 공급 장치 및 전원 공급 방법
US6998828B2 (en) 2004-03-29 2006-02-14 Semiconductor Components Industries, L.L.C. Low audible noise power supply controller and method therefor
JP4033850B2 (ja) * 2004-03-31 2008-01-16 松下電器産業株式会社 スイッチング電源制御用半導体装置
KR101020243B1 (ko) 2004-06-16 2011-03-07 페어차일드코리아반도체 주식회사 스위칭 모드 파워 서플라이
JP2005354801A (ja) 2004-07-02 2005-12-22 Giga-Byte Technology Co Ltd 電気回路仕事周波数自動調整用交換式給電システム及び電気回路仕事周波数自動調整方法
US20060049811A1 (en) 2004-08-27 2006-03-09 Thomas Farkas Output voltage ripple reduction technique for burst mode operation of power converter
US7084799B1 (en) 2005-05-09 2006-08-01 Sls International, Inc. Sigma-delta modulated amplifier
US7593245B2 (en) * 2005-07-08 2009-09-22 Power Integrations, Inc. Method and apparatus to limit maximum switch current in a switching power supply
CN1937383A (zh) * 2005-09-22 2007-03-28 松下电器产业株式会社 开关电源装置、半导体装置以及控制方法
US7471530B2 (en) 2006-10-04 2008-12-30 Power Integrations, Inc. Method and apparatus to reduce audio frequencies in a switching power supply
KR101274214B1 (ko) * 2006-11-30 2013-06-14 페어차일드코리아반도체 주식회사 스위치 모드 파워 서플라이 및 그 구동 방법
TWI390378B (zh) * 2008-05-14 2013-03-21 Richtek Technology Corp Control circuit and method of Chi - back power converter
US8159843B2 (en) * 2009-01-30 2012-04-17 Power Integrations, Inc. Method and apparatus to regulate an output voltage of a power converter at light/no load conditions
JP2011004550A (ja) * 2009-06-19 2011-01-06 Panasonic Corp スイッチング電源装置および半導体装置
US8379420B2 (en) * 2010-10-13 2013-02-19 Power Integrations, Inc. Controller with punctuated switching control circuit
US8693217B2 (en) 2011-09-23 2014-04-08 Power Integrations, Inc. Power supply controller with minimum-sum multi-cycle modulation

Also Published As

Publication number Publication date
JP2013070604A (ja) 2013-04-18
EP2573922A2 (en) 2013-03-27
US20130077350A1 (en) 2013-03-28
EP2573922A3 (en) 2014-04-09
US9531279B2 (en) 2016-12-27
EP2573922B1 (en) 2016-07-27
US20140233274A1 (en) 2014-08-21
US8693217B2 (en) 2014-04-08
CN103023333B (zh) 2015-08-19
CN103023333A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
JP6170659B2 (ja) 電源コントローラ
JP6915115B2 (ja) 同期フライバック変換器における使用のための二次コントローラ、電力変換器、および同期フライバック変換器を制御する方法
JP6959081B2 (ja) ジッタ周波数を使用した傾斜期間変調を伴うスイッチング電力変換装置の制御装置
US8767418B2 (en) Control system for a power converter and method of operating the same
CN102013807B (zh) 使电源的功率容量增加的方法和装置
US9780673B2 (en) Control method and device for switching power supplies having more than one control mode
US8520420B2 (en) Controller for modifying dead time between switches in a power converter
US8994351B2 (en) Smooth mode transition plateau for a power supply controller
US20140254215A1 (en) Controller for a power converter and method of operating the same
US9660539B2 (en) Switching power supplies, and switch controllers for switching power supplies
US20080239764A1 (en) Forward power converter controllers
JP2011167059A (ja) 方法およびスイッチモード電源のためのコントローラ
WO2012061059A1 (en) Soft-start control system and method for an isolated dc-dc converter with secondary controller
JP2009189170A (ja) エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法
GB2448741A (en) Current sensing and overload protection of a switch mode power converter
KR101542645B1 (ko) 온 시간 샘플링 방지
TWI651921B (zh) 改善返馳式開關電源的ｅｍｉ的系統
US10742125B1 (en) Direct feedback for isolated switching converters
KR102583398B1 (ko) 스위칭 전력 변환기를 위한 예비기동 제어 회로
CN118523606A (zh) 功率转换器中的交叉导通防止

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170703

R150 Certificate of patent or registration of utility model

Ref document number: 6170659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees