JP6170300B2 - 窒化物半導体デバイス - Google Patents

窒化物半導体デバイス Download PDF

Info

Publication number
JP6170300B2
JP6170300B2 JP2013001046A JP2013001046A JP6170300B2 JP 6170300 B2 JP6170300 B2 JP 6170300B2 JP 2013001046 A JP2013001046 A JP 2013001046A JP 2013001046 A JP2013001046 A JP 2013001046A JP 6170300 B2 JP6170300 B2 JP 6170300B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013001046A
Other languages
English (en)
Other versions
JP2014135316A (ja
Inventor
土屋 忠厳
忠厳 土屋
金田 直樹
直樹 金田
三島 友義
友義 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2013001046A priority Critical patent/JP6170300B2/ja
Priority to US14/068,067 priority patent/US20140191369A1/en
Publication of JP2014135316A publication Critical patent/JP2014135316A/ja
Application granted granted Critical
Publication of JP6170300B2 publication Critical patent/JP6170300B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material

Description

本発明は、窒化物半導体デバイスに関する。
窒化ガリウムは、シリコンに比べて禁制帯幅が広く、破壊電界強度が大きく、また、耐熱性にも優れるため、高出力のトランジスタ向け半導体材料として適している。しかし、窒化ガリウム系半導体を用いてnpn接合型半導体素子を製造する場合、p型層のアクセプタの活性化率が悪く、このために良好な特性が得にくい。その原因の一つとして、水素原子によるアクセプタの不活性化のメカニズムが指摘されている(非特許文献1)。
一般に、窒化物半導体からなる半導体素子の半導体層の成膜方法として、有機金属気相成長(MOVPE)法やハイドライド気相成長(HVPE)法が用いられるが、これらの方法による成膜中に、水素が半導体層中に取り込まれる。なお、水素を混入させない成膜方法として、分子線エピタキシー法等が検討されているが、依然としてよい結晶特性が得られておらず、MOVPE法やHVPE法が用いられている。
このような問題を解決し、窒化物半導体からなるnpn接合型半導体素子のp型半導体層中のアクセプタを活性化するために、熱処理によりアクセプタと水素の結合を解離させて、水素を放出する方法が知られている(例えば、特許文献1参照)。
特開2003−60222号公報
W. Gotz, et al., Appl. Phys. Lett., 67, 2666(1995).
しかしながら、特許文献1に開示されるようなnpn接合型半導体素子においては、p型半導体層の上面の大部分がn型半導体層に覆われており、p型半導体層中の水素はp型半導体層の僅かな露出部分からしか放出されない。このため、p型半導体層内の露出部分から離れた領域に水素が残留してアクセプタが不活性化され、p型半導体層の全体で十分な導電性を得ることができない。
したがって、本発明の目的の一つは、全体で十分な導電性を有するp型半導体層を備えたnpn接合型の窒化物半導体デバイスを提供することにある。
本発明の一態様によれば、上記目的を達成するため、第1の窒化物半導体層と、前記第1の窒化物半導体層上にn型導電性を有する第2の窒化物半導体層、p型導電性を有する第3の窒化物半導体層、及びn型導電性を有する第4の窒化物半導体層を順に積層して形成されたnpn接続構造と、を有し、前記第3の窒化物半導体層は、前記第4の窒化物半導体層に覆われない独立した非被覆領域を2つ以上有する、バイポーラトランジスタである、窒化物半導体デバイスが提供される。
上記窒化物半導体デバイスにおいて、前記第3の窒化物半導体層の、前記第4の窒化物半導体層に覆われた被覆領域内の任意の点から前記非被覆領域までの最短距離が50μm以下であることが好ましい。
上記窒化物半導体デバイスにおいて、前記非被覆領域の少なくとも一部は、前記第4の窒化物半導体層の上面に開口する空隙部により形成される領域であり、前記第4の窒化物半導体層及び前記第3の窒化物半導体層が前記空隙部の内側側面を構成してもよい。
上記窒化物半導体デバイスにおいて、前記第4の窒化物半導体層、前記第3の窒化物半導体層、及び第2の窒化物半導体層が前記空隙部の内側側面を構成してもよい。
上記窒化物半導体デバイスにおいて、前記非被覆領域の少なくとも一部は、前記第4の窒化物半導体層の上面に開口する空隙部により露出した領域であり、前記第4の窒化物半導体層は、前記空隙部により分離された複数の部分からなり、前記複数の部分には1つの電極が共通に接続され、前記電極と前記第3の窒化物半導体層は、前記空隙部内に形成された絶縁膜により絶縁されてもよい。また、上記窒化物半導体デバイスにおいて、前記第4の窒化物半導体層が、少なくとも前記第3の窒化物半導体層の縁のうちの対向する2つの縁に接していてもよい。
上記窒化物半導体デバイスにおいて、前記絶縁膜は、二酸化ケイ素を主成分とする絶縁材料からなるものであってもよい。
上記窒化物半導体デバイスにおいて、前記第1の窒化物半導体層、前記第2の窒化物半
導体層、前記第3の窒化物半導体層、及び第4の窒化物半導体層は、有機金属気相成長法
又はハイドライド気相成長法により形成された窒化物半導体膜であってもよい。また、本発明の他の態様によれば、上記目的を達成するため、第1の窒化物半導体層と、前記第1の窒化物半導体層上にn型導電性を有する第2の窒化物半導体層、p型導電性を有する第3の窒化物半導体層、及びn型導電性を有する第4の窒化物半導体層を順に積層して形成されたnpn接続構造と、を有し、前記第3の窒化物半導体層は、前記第4の窒化物半導体層に覆われない非被覆領域を2つ以上有し、前記非被覆領域の少なくとも一部は、前記第4の窒化物半導体層の上面に開口する空隙部により形成される領域であり、前記第4の窒化物半導体層、前記第3の窒化物半導体層、及び第2の窒化物半導体層が前記空隙部の内側側面を構成する、窒化物半導体デバイスが提供される。
本発明の一態様によれば、全体で十分な導電性を有するp型半導体層を備えたnpn接合型の窒化物半導体デバイスを提供することができる。
図1(a)、(b)は、それぞれ第1の実施の形態に係る窒化物半導体デバイスの垂直断面図と上面図である。図1(c)は、p型窒化物半導体層の被覆領域及び非被覆領域を表す平面図である。 図2(a)は、第1の実施の形態に係る窒化物半導体デバイスの変形例の上面図である。図2(b)は、p型窒化物半導体層の被覆領域及び非被覆領域を表す平面図である。 図3(a)は、第1の実施の形態に係る窒化物半導体デバイスの他の変形例の上面図である。図3(b)は、p型窒化物半導体層の被覆領域及び非被覆領域を表す平面図である。 図4(a)は、第1の実施の形態に係る窒化物半導体デバイスの他の変形例の上面図である。図4(b)は、p型窒化物半導体層の被覆領域及び非被覆領域を表す平面図である。 図5(a)は、第1の実施の形態に係る窒化物半導体デバイスの他の変形例の上面図である。図5(b)は、p型窒化物半導体層の被覆領域及び非被覆領域を表す平面図である。 図6(a)〜(c)は、第1の実施の形態に係る窒化物半導体デバイスの製造工程を表す垂直断面図である。 図7(a)、(b)は、第1の実施の形態に係る窒化物半導体デバイスの製造工程の変形例を表す垂直断面図である。 図8(a)、(b)は、それぞれ第2の実施の形態に係る窒化物半導体デバイスの垂直断面図と上面図である。図8(c)は、エミッタ電極の図示を省略した窒化物半導体デバイスの上面図である。 図9(a)〜(c)は、第2の実施の形態に係る窒化物半導体デバイスの製造工程を表す垂直断面図である。 図10は、実施例に係る各試料における距離Lと熱処理後の残留水素濃度との関係を表すグラフである。
(実施の形態の要点)
本発明の一実施の形態は、第1の窒化物半導体層と、前記第1の窒化物半導体層上にn型導電性を有する第2の窒化物半導体層、p型導電性を有する第3の窒化物半導体層、及びn型導電性を有する第4の窒化物半導体層を順に積層して形成されたnpn接続構造と、を有し、前記第3の窒化物半導体層は、前記第4の窒化物半導体層に覆われない非被覆領域を2つ以上有する、窒化物半導体デバイスを提供する。
この窒化物半導体デバイスによれば、熱処理によりp型窒化物半導体層の水素を効率的に放出することができる。それにより、アクセプタを活性化させ、水素に起因するp型窒化物半導体層の導電性の低下を抑えることができる。
さらに、効率的に水素を放出するために適した配置で前記非被覆領域を形成することにより、より効果的にアクセプタを活性化させることができる。
〔第1の実施の形態〕
(窒化物半導体デバイス)
図1(a)、(b)は、それぞれ第1の実施の形態に係る窒化物半導体デバイスの垂直断面図と上面図である。図1(a)は、図1(b)の線分A−Aに沿って切断したときの断面を表す。
窒化物半導体デバイス10は、n型窒化物半導体層11と、n型窒化物半導体層11上にn型窒化物半導体層121、p型窒化物半導体層122、及びn型窒化物半導体層123を順に積層して形成されるnpn接続構造12と、p型窒化物半導体層122に電気的に接続されるベース電極である電極13と、n型窒化物半導体層123に電気的に接続されるエミッタ電極である電極14と、n型窒化物半導体層11に電気的に接続されるコレクタ電極である電極15と、を有する。
n型窒化物半導体層11、n型窒化物半導体層121、p型窒化物半導体層122、及びn型窒化物半導体層123は、窒化物半導体、すなわちAlGaInN(x+y+z=1、かつ0≦x、y、z≦1)からなる窒化物半導体膜であり、MOVPE法やHVPE法により形成される。
MOVPE法やHVPE法により窒化物半導体膜を成膜する場合、成膜中に水素が取り込まれる。そして、p型窒化物半導体層中に取り込まれた水素は、アクセプタ(p型不純物)と結合し、不活性化させる。不活性化したアクセプタは、アクセプタとしての機能を失うため、p型窒化物半導体層の導電性が低下する。
本実施の形態の窒化物半導体デバイス10においては、p型窒化物半導体層122のn型窒化物半導体層123に覆われない非被覆領域122bが2つ以上存在し、水素の放出経路の数が従来の構造と比較して多い。このため、p型窒化物半導体層122中の水素を効率よく放出し、アクセプタを活性化することができるため、水素に起因するp型窒化物半導体層122の導電性の低下が抑えられている。
図1に示されるn型窒化物半導体層123は、溝である空隙部16により複数の部分に分離されている。p型窒化物半導体層122のn型窒化物半導体層123に覆われない非被覆領域122bは、電極13を電気的に接続するための領域と、n型窒化物半導体層123の上面に開口する空隙部16により形成される領域を含む。
p型窒化物半導体層122の、n型窒化物半導体層123に覆われた被覆領域122a内の任意の点からn型窒化物半導体層に覆われない非被覆領域122bまでの最短距離は、50μm以下である。すなわち、被覆領域122a内のあらゆる位置の水素は、p型窒化物半導体層122中を直線距離で長くとも50μm移動すれば、非被覆領域122bの上面から外部へ放出される。このような条件を満たす場合に、熱処理によりp型窒化物半導体層122の水素を効果的に放出することができる。なお、空隙部16の各々の開口面積は特に限定されず、リソグラフィ等により形成可能な最小の大きさであっても、問題なく水素を放出することができる。
図1(c)は、p型窒化物半導体層122の被覆領域122a及び非被覆領域122bを表す平面図である。図1(c)中の点Mは、被覆領域122a内の非被覆領域122bから最も離れた点の1つであり、熱処理後に水素が最も残留しやすい点である。後述するように、この点Mにおける水素濃度を測定し、その値を熱処理による水素除去効果の評価の指標とすることができる。
また、図1(c)中の距離Lは、点Mから非被覆領域122bまでの最短距離を表し、この距離Lが50μm以下である。
図2(a)は、窒化物半導体デバイス10の変形例である窒化物半導体デバイス10aの上面図である。窒化物半導体デバイス10aは、n型窒化物半導体層123及び電極14の平面形状において窒化物半導体デバイス10と異なる。窒化物半導体デバイス10aにおいては、溝である空隙部16により、非被覆領域122bの一部が形成される。
図2(b)は、窒化物半導体デバイス10aのp型窒化物半導体層122の被覆領域122a及び非被覆領域122bを表す平面図である。図2(b)中の点Mは、被覆領域122a内の非被覆領域122bから最も離れた点の1つであり、熱処理後に水素が最も残留しやすい点である。また、図2(b)中の距離Lは、点Mから非被覆領域122bまでの最短距離を表し、この距離Lが50μm以下である。
図3(a)は、窒化物半導体デバイス10の他の変形例である窒化物半導体デバイス10bの上面図である。窒化物半導体デバイス10bは、n型窒化物半導体層123及び電極14の平面形状において窒化物半導体デバイス10と異なる。窒化物半導体デバイス10bにおいては、線状に配置された円形の孔である空隙部16により、非被覆領域122bの一部が形成される。
図3(b)は、窒化物半導体デバイス10bのp型窒化物半導体層122の被覆領域122a及び非被覆領域122bを表す平面図である。図3(b)中の点Mは、被覆領域122a内の非被覆領域122bから最も離れた点の1つであり、熱処理後に水素が最も残留しやすい点である。また、図3(b)中の距離Lは、点Mから非被覆領域122bまでの最短距離を表し、この距離Lが50μm以下である。
図4(a)は、窒化物半導体デバイス10の他の変形例である窒化物半導体デバイス10cの上面図である。窒化物半導体デバイス10cは、n型窒化物半導体層123及び電極14の平面形状において窒化物半導体デバイス10と異なる。窒化物半導体デバイス10cにおいては、千鳥状に配置された円形の孔である空隙部16により、非被覆領域122bの一部が形成される。
図4(b)は、窒化物半導体デバイス10cのp型窒化物半導体層122の被覆領域122a及び非被覆領域122bを表す平面図である。図4(b)中の点Mは、被覆領域122a内の非被覆領域122bから最も離れた点の1つであり、熱処理後に水素が最も残留しやすい点である。また、図4(b)中の距離Lは、点Mから非被覆領域122bまでの最短距離を表し、この距離Lが50μm以下である。
図5(a)は、窒化物半導体デバイス10の他の変形例である窒化物半導体デバイス10dの上面図である。窒化物半導体デバイス10dは、n型窒化物半導体層123及び電極14の平面形状において窒化物半導体デバイス10と異なる。窒化物半導体デバイス10dにおいては、千鳥状に配置された六角形の孔である空隙部16により、非被覆領域122bの一部が形成される。
なお、n型窒化物半導体層123が窒化ガリウムからなり、表面の結晶面がc面すなわち(0001)面である場合、窒化ガリウムが六方晶であるために、空隙部16の平面形状が六角形であれば、エッチングによる結晶へのダメージを抑えることができる。六角形にエッチングする場合の結晶方位は、n型窒化物半導体層123の側面が(10−10)面もしくはこの面に垂直な軸に対し、c軸方向に傾いた軸に垂直な面とするようにエッチングを行うのが容易である。
図5(b)は、窒化物半導体デバイス10dのp型窒化物半導体層122の被覆領域122a及び非被覆領域122bを表す平面図である。図5(b)中の点Mは、被覆領域122a内の非被覆領域122bから最も離れた点の1つであり、熱処理後に水素が最も残留しやすい点である。また、図5(b)中の距離Lは、点Mから非被覆領域122bまでの最短距離を表し、この距離Lが50μm以下である。
図6(a)〜(c)は、第1の実施の形態に係る窒化物半導体デバイスの製造工程を表す垂直断面図である。
まず、図6(a)に示されるように、MOVPE法やHVPE法により、基板17上に、n型窒化物半導体層11、n型窒化物半導体層121、p型窒化物半導体層122、及びn型窒化物半導体層123を順に形成する。
ここで、例えば、ボイド形成剥離(VAS)法を用いる場合は、基板17としてサファイア基板等を用い、n型窒化物半導体層123を形成した後にこれを剥離する。また、基板17として窒化物半導体基板を用いる場合は、n型窒化物半導体層123を形成した後に研磨してその厚さを調整し、n型窒化物半導体層11の一部として用いる。
次に、図6(b)に示されるように、例えば、フォトリソグラフィとドライエッチングにより、n型窒化物半導体層123の一部を除去し、p型窒化物半導体層122の電極13を電気的に接続するための領域及び空隙部16の底部の領域を露出させる。これにより、非被覆領域122bが形成される。
続けて、熱処理により、p型窒化物半導体層122中の水素を非被覆領域122bから放出させる。このとき、非被覆領域122bが上述の条件を満たすように配置されているため、被覆領域122a中の水素も効率的に放出することができる。
次に、図6(c)に示されるように、電極13、電極14、電極15をp型窒化物半導体層122、n型窒化物半導体層123、n型窒化物半導体層11にそれぞれ電気的に接続する。
なお、図7(a)に示されるように、n型窒化物半導体層123の一部を除去する際に、空隙部16の底がp型窒化物半導体層122の内部に達するように、p型窒化物半導体層122の一部を除去してもよい。この場合、n型窒化物半導体層123及びp型窒化物半導体層122が空隙部16の内側側面を構成し、空隙部16によるp型窒化物半導体層122の露出面積が増加するため、より効率的に水素を放出することができる。
また、図7(b)に示されるように、n型窒化物半導体層123の一部を除去する際に、空隙部16の底がn型窒化物半導体層121の内部に達するように、p型窒化物半導体層122及びn型窒化物半導体層121の一部を除去してもよい。この場合、n型窒化物半導体層123、p型窒化物半導体層122及びn型窒化物半導体層121が空隙部16の内側側面を構成し、空隙部16によるp型窒化物半導体層122の露出面積がより増加するため、さらに効率的に水素を放出することができる。
〔第2の実施の形態〕
第2の実施の形態は、エミッタ電極の構成において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
(窒化物半導体デバイス)
図8(a)、(b)は、それぞれ第2の実施の形態に係る窒化物半導体デバイスの垂直断面図と上面図である。図8(a)は、図8(b)の線分B−Bに沿って切断したときの断面を表す。
窒化物半導体デバイス20は、n型窒化物半導体層11と、n型窒化物半導体層11上にn型窒化物半導体層121、p型窒化物半導体層122、及びn型窒化物半導体層123を順に積層して形成されるnpn接続構造12と、p型窒化物半導体層122に電気的に接続されるベース電極である電極13と、n型窒化物半導体層123の空隙部16により分離された複数の部分に共通に電気的に接続されるエミッタ電極である電極22と、n型窒化物半導体層11に電気的に接続されるコレクタ電極である電極15と、n型窒化物半導体層123の上面に開口する空隙部16内に形成され、電極22とp型窒化物半導体層122とを絶縁する絶縁膜21と、を有する。
図8(c)は、電極22の図示を省略した窒化物半導体デバイス20の上面図である。図8(c)に示されるように、絶縁膜21は、少なくともp型窒化物半導体層122の空隙部16内に露出した部分を覆うように形成される。絶縁膜21は、例えば、二酸化ケイ素を主成分とする絶縁材料からなる。
図1に示される第1の実施の形態の窒化物半導体デバイス10においては、n型窒化物半導体層123が空隙部16により複数に分離され、n型窒化物半導体層123に電気的に接続される電極14も複数に分離されている。このように電極が複数に分離されている場合、分離された各部分にワイヤー電極等の電極を電気的に接続する必要があるため、この電極同士の接続工程が複雑になる。
また、例えば、図4に示される窒化物半導体デバイス10cのように、多数の空隙部16が設けられている場合は、電極14に空隙部16を避けるような複雑なパターンを形成する必要があるため、電極14の形成工程が複雑になる。
一方、本実施の形態の窒化物半導体デバイス20においては、絶縁膜21により電極22とp型窒化物半導体層122が絶縁されるため、n型窒化物半導体層123の全体の上面を覆うように1つの電極22を形成することができる。このため、電極22に電気的に接続するワイヤー電極等の電極は1つでもよく、また、電極22に複雑なパターンを設ける必要もない。
図9(a)〜(c)は、第2の実施の形態に係る窒化物半導体デバイスの製造工程を表す垂直断面図である。
まず、図9(a)に示されるように、MOVPE法やHVPE法により、基板17上に、n型窒化物半導体層11、n型窒化物半導体層121、p型窒化物半導体層122、及びn型窒化物半導体層123を順に形成する。
次に、図9(b)に示されるように、例えば、フォトリソグラフィとドライエッチングにより、n型窒化物半導体層123の一部を除去し、p型窒化物半導体層122の電極13を電気的に接続するための領域及び空隙部16の底部の領域を露出させる。これにより、非被覆領域122bが形成される。
続けて、熱処理により、p型窒化物半導体層122中の水素を非被覆領域122bから放出させる。
次に、図9(c)に示されるように、少なくともp型窒化物半導体層122の空隙部16内に露出する部分を覆うように、絶縁膜21を形成する。
次に、図9(d)に示されるように、電極13、電極15、電極22をp型窒化物半導体層122、n型窒化物半導体層11、n型窒化物半導体層123にそれぞれ電気的に接続する。
(実施の形態の効果)
上記第1、2の実施の形態によれば、p型窒化物半導体層122がn型窒化物半導体層123に覆われない非被覆領域を2つ以上有するため、熱処理によりp型窒化物半導体層の水素を効率的に放出することができる。それにより、アクセプタを活性化させ、水素に起因するp型窒化物半導体層の導電性の低下を抑えることができる。
さらに、非被覆領域122bが効率的に水素を放出するために適した配置で形成されているため、より効果的にアクセプタを活性化させることができる。
実施例1として、第1の実施の形態に係る窒化物半導体デバイス10、10a、10b、10c、10dを製造し、非被覆領域122bの配置とp型窒化物半導体層122中の水素の残留濃度との関係を調べた。
まず、VAS法により、基板17上に、n型窒化物半導体層11、n型窒化物半導体層121、p型窒化物半導体層122、及びn型窒化物半導体層123を順に形成し、窒化物半導体の積層構造体を形成した。
ここで、基板17として6インチのサファイアc面基板を用いた。また、n型窒化物半導体層11、n型窒化物半導体層121、p型窒化物半導体層122、n型窒化物半導体層123として、濃度約5×1018cm−3のSiをドーピングした厚さ400μmのn型GaNサブコレクタ層、濃度約5×1018cm−3のSiをドーピングした厚さ10μmのn型GaNコレクタ層、Mgをドーピングした厚さ0.1μmのp型GaNベース層、濃度約2×1018cm−3のSiをドーピングした厚さ0.2μmのn型GaNエミッタ層をそれぞれ形成した。
n型窒化物半導体層11、n型窒化物半導体層121、p型窒化物半導体層122、及びn型窒化物半導体層123は、HVPE法により形成した。成長圧力は常圧、成膜温度は約1000℃とした。原料としてそれぞれの元素の金属原料、塩化水素、及びアンモニアを使用し、キャリアガスとして水素及び窒素を使用した。成長後、サファイア基板である基板17は自然に剥離した。
この積層構造体を、p型GaNベース層であるp型窒化物半導体層122のMg濃度のみを変えて4つ製造した。4つの積層構造体のp型窒化物半導体層122のMg濃度は、それぞれ約5×1018cm−3、1×1019cm−3、2×1019cm−3、5×1019cm−3とした。以下、p型窒化物半導体層122のMg濃度が約5×1018cm−3、1×1019cm−3、2×1019cm−3、5×1019cm−3である積層構造体をそれぞれ積層構造体A、B、C、Dとする。
そして、二次イオン質量スペクトル(SIMS)分析法により積層構造体A、B、C、Dのp型窒化物半導体層122の中央の水素濃度を測定したところ、それぞれ約2×1018cm−3、5×1018cm−3、1×1019cm−3、2×1019cm−3であった。
また、積層構造体A、B、C、Dとは別に、n型窒化物半導体層123としてAlGaNエミッタ層を用いた積層構造体Eを製造した。AlGaNエミッタ層の組成はAl0.05Ga0.95N(Al組成が5%)、AlGaNエミッタ層に含まれるSiの濃度は約2×1018cm−3とした。なお、積層構造体Eのn型窒化物半導体層123以外の層は、積層構造体A、B、C、Dと同様である。
SIMS法により積層構造体Eのp型窒化物半導体層122の中央の水素濃度を測定したところ、約2×1019cm−3であった。
また、p型窒化物半導体層122としてInGaNベース層を用いた積層構造体Fを製造した。InGaNベース層の組成はIn0.03Ga0.97N(In組成が3%)、InGaNベース層に含まれるMgの濃度は約5×1019cm−3とした。なお、積層構造体Fのp型窒化物半導体層122以外の層は、積層構造体A、B、C、Dと同様である。
SIMS法により積層構造体Fのp型窒化物半導体層122の中央の水素濃度を測定したところ、約2×1018cm−3であった。
次に、塩素ガスを使用した反応性イオンエッチング(RIE)により、得られた積層構造体A、B、C、D、E、Fのn型窒化物半導体層123を図1に示されるパターンに加工した。このとき、空隙部16の深さが0.2〜0.4μmの範囲でばらつき、図7(a)に示されるように空隙部16の底がp型窒化物半導体層122の内部に達する箇所や、図7(b)に示されるように空隙部16の底がn型窒化物半導体層121の内部に達する箇所があったが、結果的に、このような空隙部16の深さのばらつきの、水素除去の効率への影響は認められなかった。
ここで、積層構造体A、B、C、D、E、Fの各々に対して、図1(c)に示される被覆領域122a内の非被覆領域122bから最も離れた点Mから非被覆領域122bまでの最短距離である距離Lが25、35、50、60、65μmとなるようにn型窒化物半導体層123が加工された試料を作製した。
次に、積層構造体A、B、C、D、E、Fのそれぞれ距離Lが25、35、50、60、65μmである試料に、乾燥空気中で500℃、2時間の条件で熱処理を施し、水素を放出した。
次に、各試料に対して、SIMS分析法により、点Mにおけるp型窒化物半導体層122内の水素濃度を測定した。
図10は、各試料における距離Lと熱処理後の残留水素濃度との関係を表すグラフである。図10の横軸は各試料における距離L(μm)を表し、縦軸は熱処理後の点Mにおけるp型窒化物半導体層122内の水素濃度(cm−3)を表す。図10のプロット点“◇”、“○”、“■”、“□”、“◆”、“●”は、それぞれ積層構造体A、B、C、D、E、Fについての測定値を表す。
図10は、積層構造体A、B、C、D、E、Fのいずれにおいても、距離Lが50μm以下であるときに、熱処理後の点Mにおけるp型窒化物半導体層122内の水素濃度を1×1017cm−3以下に抑えられることを示している。p型窒化物半導体層122内の水素濃度が1×1017cm−3以下であれば、不活性化するアクセプタの濃度も1×1017cm−3以下であり、p型窒化物半導体層122は十分な導電性を有するといえる。例えば、前述の非特許文献1(W. Gotz, et al., Appl. Phys. Lett., 67, 2666(1995).)には、p型窒化物半導体層内の水素がアクセプタの活性化を阻害するが、濃度が1×1017cm−3以下であればその影響は無視できることが示されている。
なお、積層構造体A、B、C、D、E、Fのn型窒化物半導体層123を図2〜5に示されるパターンに加工し、同様の熱処理、水素濃度の測定を行ったところ、同様の距離Lと熱処理後の残留水素濃度との関係(図10)が得られた。このことは、n型窒化物半導体層123のパターンによらず、距離Lが50μm以下であるときに、熱処理後の点Mにおけるp型窒化物半導体層122内の水素濃度を1×1017cm−3以下に抑えられ、p型窒化物半導体層122が十分な導電性を有することを示している。
また、積層構造体A、B、C、D、E、Fを上述のサファイア基板を用いるVAS法の代わりにGaN自立基板を用いるHVPE法及びMOVPE法により作製し、同様の加工、熱処理、水素濃度の測定を行ったところ、同様の距離Lと熱処理後の残留水素濃度との関係(図10)が得られた。
具体的には、基板17として6インチのn型GaN自立基板を用いて、n型窒化物半導体層11、n型窒化物半導体層121、p型窒化物半導体層122、n型窒化物半導体層123を形成した。ここで、n型窒化物半導体層11を厚さ10μmに形成したこと、n型窒化物半導体層123を形成した後にn型GaN自立基板である基板17を研磨して、n型窒化物半導体層11と合わせて厚さ50μmのn型GaNサブコレクタとして用いたこと以外の条件は、上記のVAS法を用いた場合の条件と同様とした。
実施例2として、第2の実施の形態に係る窒化物半導体デバイス20を製造し、電極22のようにエミッタ電極がn型窒化物半導体層123の全体の上面を覆うような電極形成プロセスを行っても、p型窒化物半導体層122内の水素濃度が増加しないことを確認した。
絶縁膜21、ベース電極である電極13、エミッタ電極である電極14、コレクタ電極である電極15として、SiOを主成分とする絶縁膜、Pd/Au積層膜、Ti/Al積層膜、Ti/Al積層膜をそれぞれ用いた。
絶縁膜21は、次のような工程で形成した。まず、スパッタ、塗布乾燥等により絶縁膜をp型窒化物半導体層122及びn型窒化物半導体層123上の全面に形成した後、フォトリソグラフィにより図8(a)、(c)に示されるパターンに加工した。ここで、絶縁膜21は、電極22がp型窒化物半導体層122とは絶縁されて、n型窒化物半導体層123のみとオーミックコンタクトとなるようなパターンにされる。そして、残渣を緩衝フッ酸により除去し、さらに希塩酸により表面のGa系自然酸化膜を除去し、絶縁膜21を得た。
形成された絶縁膜21の表面には段差等が存在したが、この段差に起因する電極22の膜切れ等は発生せず、平滑な電極22が得られた。また、SIMS分析により、絶縁膜21及び電極22の形成前後で比較して、p型窒化物半導体層122内の水素濃度が増加しないことを確認した。
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
例えば、上記実施の形態及び実施例の窒化物半導体デバイスは、n型窒化物半導体層123の電子親和力がp型窒化物半導体層122又はn型窒化物半導体層121の電子親和力よりも小さい構成を有してもよい。このような構成は、例えば、文献“L. S. McCarthy, et al., IEEE Electron Device Lett., 20, 277(1999).”に開示されている。また、p型窒化物半導体層122の電子親和力がn型窒化物半導体層121の電子親和力よりも大きい構成を有してもよい。このような構成は、例えば、文献“Z. Lochner, et al., Appl. Phys. Lett., 99, 193501(2011).”に開示されている。
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
10、10a、10b、10c、10d、20 窒化物半導体デバイス
11 n型窒化物半導体層
12 npn接続構造
121、123 n型窒化物半導体層
122 p型窒化物半導体層
122a 被覆領域
122b 非被覆領域
13、14、15、22 電極
16 空隙部
21 絶縁膜

Claims (9)

  1. 第1の窒化物半導体層と、
    前記第1の窒化物半導体層上にn型導電性を有する第2の窒化物半導体層、p型導電性を有する第3の窒化物半導体層、及びn型導電性を有する第4の窒化物半導体層を順に積層して形成されたnpn接続構造と、
    を有し、
    前記第3の窒化物半導体層は、前記第4の窒化物半導体層に覆われない独立した非被覆領域を2つ以上有する、
    バイポーラトランジスタである、
    窒化物半導体デバイス。
  2. 前記第3の窒化物半導体層の、前記第4の窒化物半導体層に覆われた被覆領域内の任意の点から前記非被覆領域までの最短距離が50μm以下である、
    請求項1に記載の窒化物半導体デバイス。
  3. 前記非被覆領域の少なくとも一部は、前記第4の窒化物半導体層の上面に開口する空隙部により形成される領域であり、
    前記第4の窒化物半導体層及び前記第3の窒化物半導体層が前記空隙部の内側側面を構成する、
    請求項1又は2に記載の窒化物半導体デバイス。
  4. 前記第4の窒化物半導体層、前記第3の窒化物半導体層、及び第2の窒化物半導体層が前記空隙部の内側側面を構成する、
    請求項3に記載の窒化物半導体デバイス。
  5. 前記非被覆領域の少なくとも一部は、前記第4の窒化物半導体層の上面に開口する空隙部により露出した領域であり、
    前記第4の窒化物半導体層は、前記空隙部により分離された複数の部分からなり、
    前記複数の部分には1つの電極が共通に接続され、
    前記電極と前記第3の窒化物半導体層は、前記空隙部内に形成された絶縁膜により絶縁される、
    請求項1〜4のいずれか1項に記載の窒化物半導体デバイス。
  6. 前記絶縁膜は、二酸化ケイ素を主成分とする絶縁材料からなる、
    請求項5に記載の窒化物半導体デバイス。
  7. 前記第1の窒化物半導体層、前記第2の窒化物半導体層、前記第3の窒化物半導体層、及び第4の窒化物半導体層は、有機金属気相成長法又はハイドライド気相成長法により形成された窒化物半導体膜である、
    請求項1〜6のいずれか1項に記載の窒化物半導体デバイス。
  8. 前記第4の窒化物半導体層が、少なくとも前記第3の窒化物半導体層の縁のうちの対向する2つの縁に接する、
    請求項1〜7のいずれか1項に記載の窒化物半導体デバイス。
  9. 第1の窒化物半導体層と、
    前記第1の窒化物半導体層上にn型導電性を有する第2の窒化物半導体層、p型導電性を有する第3の窒化物半導体層、及びn型導電性を有する第4の窒化物半導体層を順に積層して形成されたnpn接続構造と、
    を有し、
    前記第3の窒化物半導体層は、前記第4の窒化物半導体層に覆われない非被覆領域を2つ以上有し、
    前記非被覆領域の少なくとも一部は、前記第4の窒化物半導体層の上面に開口する空隙部により形成される領域であり、
    前記第4の窒化物半導体層、前記第3の窒化物半導体層、及び第2の窒化物半導体層が前記空隙部の内側側面を構成する、
    窒化物半導体デバイス。
JP2013001046A 2013-01-08 2013-01-08 窒化物半導体デバイス Expired - Fee Related JP6170300B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013001046A JP6170300B2 (ja) 2013-01-08 2013-01-08 窒化物半導体デバイス
US14/068,067 US20140191369A1 (en) 2013-01-08 2013-10-31 Nitride semicondutor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013001046A JP6170300B2 (ja) 2013-01-08 2013-01-08 窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JP2014135316A JP2014135316A (ja) 2014-07-24
JP6170300B2 true JP6170300B2 (ja) 2017-07-26

Family

ID=51060377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013001046A Expired - Fee Related JP6170300B2 (ja) 2013-01-08 2013-01-08 窒化物半導体デバイス

Country Status (2)

Country Link
US (1) US20140191369A1 (ja)
JP (1) JP6170300B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105821435B (zh) 2010-01-27 2018-10-16 耶鲁大学 用于GaN装置的基于导电性的选择性蚀刻和其应用
JP6070526B2 (ja) * 2013-12-11 2017-02-01 豊田合成株式会社 半導体装置の製造方法
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
CN107078190B (zh) 2014-09-30 2020-09-08 耶鲁大学 用于GaN垂直微腔面发射激光器(VCSEL)的方法
US11018231B2 (en) * 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
JP6685278B2 (ja) * 2015-03-11 2020-04-22 パナソニック株式会社 窒化物半導体装置
WO2016187421A1 (en) 2015-05-19 2016-11-24 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3524395B2 (ja) * 1998-09-02 2004-05-10 株式会社ルネサステクノロジ 半導体スイッチング素子
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
US20020149033A1 (en) * 2001-04-12 2002-10-17 Michael Wojtowicz GaN HBT superlattice base structure
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
JP2004296567A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置およびその製造方法
KR100762653B1 (ko) * 2004-03-31 2007-10-01 삼성전자주식회사 캐릭터 육성 시뮬레이션을 제공하는 이동 통신 장치 및 방법
JP2006210462A (ja) * 2005-01-26 2006-08-10 Hitachi Ltd 金属ベーストランジスタおよびそれを用いた発振器
US20070108435A1 (en) * 2005-02-07 2007-05-17 Harmon Eric S Method of making nanowires
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TW200711171A (en) * 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same
JP2008004779A (ja) * 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
WO2013058640A2 (es) * 2011-10-20 2013-04-25 Zepeda Lopez Hector Manuel Método de extracción, comprobación y conteo de extracto dializado de leucocitos de origen bazo de tiburón, para la obtención de factor de transferencia potencializado, específicamente diseñado para su uso como tratamiento contra la enfermedad conocida como asma
JP2013115395A (ja) * 2011-12-01 2013-06-10 Hitachi Ltd 半導体装置
US8823140B2 (en) * 2012-11-13 2014-09-02 Avogy, Inc. GaN vertical bipolar transistor
US20140131897A1 (en) * 2012-11-15 2014-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage Control for Flexible Substrates

Also Published As

Publication number Publication date
US20140191369A1 (en) 2014-07-10
JP2014135316A (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6170300B2 (ja) 窒化物半導体デバイス
JP5396369B2 (ja) 半導体基板構造および半導体素子
TWI767741B (zh) 與工程基板整合之電力元件
US8207574B2 (en) Semiconductor device and method for manufacturing the same
JP5782033B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
US10158046B2 (en) Semiconductor element and fabrication method thereof
TW201025423A (en) Semiconductor wafer, electronic device, and method for fabricating the semiconductor wafer
KR20110123118A (ko) 패터닝된 발광부를 구비한 수직형 발광소자
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
TWI641133B (zh) 半導體單元
US9799756B1 (en) Germanium lateral bipolar transistor with silicon passivation
WO2014024310A1 (ja) 半導体素子、hemt素子、および半導体素子の製造方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
US20140014967A1 (en) Diffusion Barrier Layer for Group III Nitride on Silicon Substrate
TWI569439B (zh) 半導體單元
TWI754710B (zh) 用於垂直功率元件之方法及系統
CN110854185A (zh) 半导体装置
JP2015082612A (ja) 窒化物発光素子および窒化物発光素子の製造方法
WO2012014675A1 (ja) 半導体素子、hemt素子、および半導体素子の製造方法
JP5445899B2 (ja) ショットキーバリアダイオード
JP5608969B2 (ja) 化合物半導体装置及びその製造方法
JP2016195241A (ja) 窒化物半導体基板
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
KR20220150908A (ko) 스퍼터링된 마그네슘 소스를 이용한 질화갈륨 물질에서의 마그네슘 확산 방법 및 시스템
JP5806545B2 (ja) 半導体素子、hemt素子、および半導体素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170630

R150 Certificate of patent or registration of utility model

Ref document number: 6170300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees