JP6170150B2 - 溶接型電力を提供するための方法及び装置 - Google Patents

Description

本開示は、包括的に、溶接型電源の技術に関する。より詳細には、本開示は、インバーター型電源等、複数の電力処理回路を含む溶接型電源に関する。本開示は、モジュール式溶接型電源システムの一部として本開示が再構成されることを可能にする特徴及び制御を有する。

多くの知られている型の溶接型電源が存在する。溶接型電力は、本明細書で使用されるとき、電気アーク溶接、プラズマアーク切断、又は誘導加熱に適する電力を指す。溶接型システムは、本明細書で使用されるとき、溶接型電力を提供でき、また、制御及び電力回路要素、ワイヤ給送器、及び付属機器を含み得るシステムである。溶接型電源は、本明細書で使用されるとき、溶接型電力を提供できる電源である。

溶接型電力を提供すること、及び、溶接型電力を提供するようシステムを設計することは、独特な難題を提供する。溶接型システムは、しばしば、１つの場所から別の場所に移動され、また、単相若しくは３相すなわち１１５Ｖ、２３０Ｖ、４６０Ｖ、５７５Ｖ等、又は、５０ｈｚ又は６０ｈｚ信号等の異なる入力とともに使用されることになる。単一入力用に設計される電源は、異なる入力電圧にわたって一定出力を提供できず、特定の入力レベルで安全に動作するこれらの電源内の構成要素は、代替の入力レベルで動作すると損傷を受ける可能性がある。また、ほとんどの分野用の電源は、比較的定常的な負荷用に設計されている。溶接は、一方、非常に動的なプロセスであり、多数の変数、例えば、アーク長、電極型、シールド型、空気の流れ、工作物上の汚れ、パドルサイズ、溶接の向き、操作者の技量、そして最後に、用途に最も適していると判定される溶接プロセスの型が、出力電流及び負荷に影響を及ぼす。これらの変数は絶えず変化し、絶えず変化する予測不能な出力電流及び出力電圧をもたらす。多くの分野用の電源は、低電力出力用に設計されている。溶接型電源は、大電力であり、スイッチング損失、線路損失、熱損傷、誘導損失、及び電磁干渉の生成等の多くの問題を呈する。したがって、溶接型電源の設計者は、多くの独特の難題に直面する。

さらに、溶接型電源又はシステムは、しばしば、スティック、ＴＩＧ、ＭＩＧ、パルス、サブアーク、加熱、切断等の１つ又は複数の特定のプロセスのために販売され、最大出力電力又は電流は、１００アンペア以下から５００アンペア以上までの範囲にあり得る。特定の溶接型システムの最大出力は、そのシステムが意図されるプロセス及び／又は商用市場について選択される。溶接型電力は高い電力レベルであるが、一部の溶接型システムは、他のシステム以外の電力及び／又は出力電流を提供しなければならない。例えば、３００アンペアスティック溶接システムの要求出力は、６００アンペアＭＩＧ溶接システムの要求出力と異なる。

従来技術の溶接型システムは、通常、特定の出力用に設計されており、電力回路要素、コントローラー、出力回路要素等は、最大出力電力を考慮して設計される。１００アンペアシステムは、２００アンペア機と異なる場合があり、２００アンペア機は、３００アンペア機と異なる等である。このため、溶接型システムは、しばしば一から設計される。また或るときには、付随するエンジニアリングコストを削減しようとして、溶接型電源は、スイッチ容量を増加させるか又はスイッチを並列に設置することによって、より高い出力のためにスケールアップされる。しかし、この種のスケールアップには限界が存在し、構成要素が大きな電流を許容すればするほど、益々コストが高くなる。新しい溶接型システムを設計するときのこれらの手法はともに、豊富な設計、エンジニアリング、及び試験を必要とし、したがって、比較的高価であった。

２００４年３月３０日にAlbrechtに対して発行された「Method of Designing and Manufacturing Welding-Type Power Supplies」という発明の名称の米国特許第６７１３７２１号（引用することにより本明細書の一部をなす）は、所与の出力電流を有する単一電力トポロジを使用し、その後、必要に応じて並列にモジュールを設置して、所望の出力電流を取得することを教示する。例えば、各モジュールが２５０アンペアを生成し、７５０アンペアが必要とされる場合、３つの並列モジュールが使用される。米国特許第６７１３７２１号において教示されるように並列にモジュールを使用することは出力電流の増加をもたらすが、複数のモジュールについての出力電圧は、単一モジュールについての出力電圧より高くない。

可搬型に適し、かつ異なる入力電圧を受取るのに適する１つの従来技術の溶接型電源は、入力電力を調節し、安定したバスを提供するためのプリレギュレーターと、安定したバスを溶接型出力に変換又は変形する出力回路とを有する多段システムである。こうした溶接型システムの例は、米国特許第７０４９５４６号（Thommes）、米国特許第６９８７２４２号（Geissler）、及び米国特許出願公開第２００９／０２３０９４１号（Vogel）に記載され、それら３つ全てが、本開示の権利者によって所有され、また、引用することにより本明細書の一部をなす。Ａｕｔｏｌｉｎｅ（商標）特徴を有するＭｉｌｌｅｒ（商標）は、この従来技術の特徴の一部を含む。

ＡＣ又はＤＣ電力源から溶接型電力出力を提供し得る多くの型の溶接型電源が存在する。１つの一般的なカテゴリの電源は、スイッチモード電源として知られており、スイッチモード電源は、電力半導体スイッチを利用して、ＤＣ電力源をチョッピングし、このチョッピングされた電力を、溶接に適する電圧及び／又は電流に変換する。

溶接業界で一般に知られている１つの型のスイッチモード電源はインバーター型電源である。インバーター型電源は、ＤＣ電力源をチョッピングし、チョッピングされた電力を変圧器の１次側に印加する。チョッピングされた電圧の周波数は、通常、電力源として一般に使用されるＡＣライン周波数（５０Ｈｚ〜６０Ｈｚ）よりずっと高い。通常のスイッチング周波数は２０ＫＨｚ〜１００ＫＨｚの範囲内である。このより高い周波数は、インバーター変圧器が、匹敵するライン周波数変圧器よりずっと小さく（正：smaller）なることを可能にする。変圧器の２次側は、チョッピングされた電圧を、溶接に適する電圧及び電流レベルに変換する。通常、変圧器の２次側は、整流器に接続され、ＤＣに変換され、平滑化インダクタに給電されて、出力をフィルタリングする。この平滑化された出力は、その後、溶接型電源の出力として使用される。幾つかの溶接型電源の場合、ＤＣ出力は、更に処理され、ＡＣ ＧＴＡＷ用等のＡＣ溶接型出力に変換される。

インバーターベース溶接型電源のために使用され得る多くの回路トポロジが存在する。とりわけ、これらは、フォワード回路、フルブリッジ、ハーフブリッジ、フライバック、及び他のものとして一般に知られるトポロジである。これらの型の電源用のＤＣ電力源は、通常、ＡＣライン電力源を整流することによって導出される。インバーター型電源はまた、整流器に続きかつインバーター回路に先行するプリレギュレーター回路を含み得る。プリレギュレーター回路は、未処理整流済みＡＣ電圧と異なる電圧レベルにあり得る調節済みＤＣバス電圧をインバーター回路に提供する機能を果たし得る。このプリレギュレーター回路はまた、ＡＣラインから引出される電流の力率を改善するために使用され得る力率コントロールを含み得る。

図１は、米国特許第７０４９５４６号及び米国特許第６９８７２４２号において示す電源と整合性があるインバーターベース溶接型電源についての略図を示す。３相ＡＣで示すＡＣライン電圧は整流され、交互に単相になり得る。ＡＣライン電圧についての通常の値は、１１５ＶＡＣ以下から６００ＶＡＣまでの範囲であり得る。インバーター電源は、単一の公称ＡＣライン電圧又は或る範囲のＡＣライン電圧のために設計され得る。整流器は、Ｃ３として示すフィルターコンデンサーを含み、出力電圧（Ｖｒｅｃｔｉｆｉｅｄ）を提供し得る。

プリレギュレーターは、調節済みバス電圧（Ｖｂｕｓ）を提供するために含まれることができ、調節済みバス電圧（Ｖｂｕｓ）は、整流済みＡＣライン電圧のピークより大きい電圧に調節され得る。プリレギュレーター回路はまた、ＡＣラインから引出される電流又は電力について力率を改善するための力率補正回路又はコントロールを含み得る。図１は、プリレギュレーター用のブーストコンバーター回路配置構成を示す。電力半導体Ｚ３のスイッチングは、プリレギュレーター／インバーターコントロールによって提供されるゲートドライブ信号によって制御される。Ｚ３のスイッチングは、調節済みＶｂｕｓを提供するとともに力率補正を実施するように制御され得る。

示すインバータートポロジは、高周波数インバーター変圧器の１次側Ｔ１がコンデンサーＣ１及びＣ２の中心点と電力半導体スイッチＺ１とＺ２との間の接合部との間に接続された状態のハーフブリッジ回路である。電力半導体スイッチは、インバーターコントロールの一部として示すゲートドライブ回路によってスイッチオン／オフされる。電力半導体スイッチのスイッチング周波数及びオン／オフ比（又はデューティサイクル、Ｄ）は、インバーターコントロールによって制御されて、溶接型電源の調節済み出力電圧及び／又は電流を提供する。Ｚ１及びＺ２は、ＤＣバス電圧を交互にチョッピングし、変圧器の１次側に高周波数ＡＣ電圧を生成する。図示するハーフブリッジ回路の場合、バス電圧が、２つのコンデンサーによって半分に分割されるため、実際には、Ｚ１又はＺ２のいずれかがスイッチオンされると、Ｖｂｕｓの半分が変圧器の１次側の両端に印加される。変圧器は、電圧を溶接に適するレベルに変換する。変圧器の中央タップ付き２次側は、ダイオード整流器（Ｄ２、Ｄ３）に接続され、ダイオード整流器（Ｄ２、Ｄ３）は、２次側高周波数ＡＣ電圧を整流して、ＤＣ出力を生成する。ＤＣ出力は、インダクタＬ１によってフィルタリングされて、平滑化された出力電流を溶接アークに提供する。スナバー及び予備充電回路、ＥＭＩフィルター、ゲートドライブ回路、制御電源、及び様々な他の回路等の、図１に示さない更なる構成要素及び回路が含まれ得る。

電流センサー（ＣＳ１）は、出力電流を示すフィードバック信号（Ｉ＿ｏｕｔ）を提供する。電圧フィードバックＶ＿ｏｕｔもまた、インバーターコントロール回路に提供される。インバーターコントロールはまた、熱センサーをモニタリングすること、冷却用ファンを制御すること、種々のステータス及び制御信号を受信し溶接コントロール等の他の回路及びコントロールに送信すること等の他の機能を提供し得る。図示する溶接コントローラーは、ユーザーが溶接プロセスを選択し制御することを可能にし、また、種々の信号、指示器、コントロール、計器、コンピューターインターフェース等を提供して、ユーザーが、所与の溶接プロセスについて、適宜、溶接型電源をセットアップし構成することを可能にし得る。溶接コントローラーは、通常、インバーターコントロールに、Ｉ＿ｒｅｆとして示すコマンド信号を提供することになる。このコマンド信号は、電源用の出力電流レベルであり得るか、又は、特定の溶接プロセス及びユーザー入力、電圧及び電流フィードバック信号、並びに溶接アークにおける他の条件に応じて、より複雑な波形又は信号であり得る。電圧フィードバック、電流フィードバック、及び他の信号は、溶接コントロールに提供され得る。

図１に示すような溶接型電源は、しばしば、２３０ＶＡＣ、４６０ＶＡＣ、又は５７５ＶＡＣ等の商用レベルＡＣ電力によって動作するように設計される。したがって、バス電圧Ｖｂｕｓは９００ボルトより大きい場合がある。このレベルのバス電圧は、約１２００ボルトの電圧定格を有する電力半導体スイッチ（Ｚ１、Ｚ２、Ｚ３）を必要とする場合がある。スナバー、緩徐電圧遷移（ＳＶＴ：slow voltage transition）又は他の回路は、バス電圧レベルに起因して、電力半導体内でスイッチング損失を低減することを必要とされる場合がある。さらに、十分な電圧定格を達成するために、バルクコンデンサー（Ｃ１、Ｃ２）の直列配置構成が必要とされる場合がある。これらのコンデンサーは、電圧を完全に共有せず、電圧レベルの不一致で終わる場合がある。

溶接型電源は、しばしば、入力電圧及び入力電力の全範囲を扱い、所与の溶接型電力出力を提供し得る構成要素を持つように設計される。これは、或る特定のアプリケーションについて最適でない場合があり、溶接型電源を、必要とされ得るより複雑であるか又は高価にする。

上記で示したような入力の範囲を扱い得るが、低電圧電力半導体を使用する溶接型電源を有することが望ましい可能性がある。この低電圧電力半導体は、より効率的にスイッチングし、スイッチング損失を低減するスナバー及び他の回路についての必要性を低減するか又はなくし得る。直列配置構成が使用されるとき、バスコンデンサーについて電圧の十分に平衡した共有を維持することも望ましい可能性がある。種々の溶接出力とともに、異なる入力電圧レベル及び入力電力レベルに容易に適合し得る溶接型電源を提供することも望ましい可能性がある。

したがって、モジュール式システムからなる電力トポロジを有する溶接型システム、好ましくは、任意の１つのモジュールの出力より大きな所望の出力電流、及び／又は、任意の１つのモジュールの出力電圧より大きな所望の出力電圧を提供し得る溶接型システムが望ましい。好ましくは、システムは、従来技術の可搬型でユニバーサルな入力システムの利点を維持するのみでなく、従来技術の欠点の一部を回避することが望ましい。

本開示の第１の態様によれば、溶接型電源が、コントローラーと、プリレギュレーターと、プリレギュレーターバスと、出力コンバーターとを備える。コントローラーは、プリレギュレーター制御出力及び出力コンバーター制御出力を有する。プリレギュレーターは、電力入力として或る範囲の入力電圧を受取り、制御入力としてプリレギュレーター制御出力を受取り、プリレギュレーター出力信号を提供する。プリレギュレーターは、複数の積層ブースト回路を含む。プリレギュレーターバスは、プリレギュレーター出力信号を受取る。出力コンバーターは、電力信号としてプリレギュレーターバスを受取り、制御入力として出力コンバーター制御出力を受取る。出力コンバーターは、溶接型電力出力を提供し、少なくとも１つの積層インバーター回路を含む。

本開示の第２の態様によれば、溶接型電源が、コントローラーと、プリレギュレーターと、プリレギュレーターバスと、出力コンバーターとを備える。コントローラーは、プリレギュレーター制御出力及び出力コンバーター制御出力を有する。プリレギュレーターは、電力入力として或る範囲の入力電圧を受取り、制御入力としてプリレギュレーター制御出力を受取り、プリレギュレーター電力出力信号を提供する。プリレギュレーターは、積層ブースト回路を含む。プリレギュレーターバスは、プリレギュレーター出力信号を受取る。出力コンバーターは、電力信号としてプリレギュレーターバスを受取り、制御入力として出力コンバーター制御出力を受取る。出力コンバーターは、溶接型電力出力を提供し、少なくとも１つの積層インバーター回路を含む。

コントローラーは、別の実施形態では、バス電圧平衡化モジュールを含む。バス電圧平衡化モジュールは、種々の実施形態では積分器及びアキュムレータの一方又は両方を含み、及び／又は、種々の実施形態ではプリレギュレーター及び出力コンバーターからフィードバックを受取る。

本開示の第３の態様によれば、溶接型電源が、コントローラーと、プリレギュレーターと、プリレギュレーターバスと、出力コンバーターとを備える。コントローラーは、プリレギュレーター制御出力及び出力コンバーター制御出力を有する。コントローラーはバス電圧平衡化モジュールを含み、プリレギュレーター制御出力はバス電圧平衡化モジュールに応答する。プリレギュレーターは、電力入力として或る範囲の入力電圧を受取り、制御入力としてプリレギュレーター制御出力を受取り、プリレギュレーター電力出力信号を提供する。プリレギュレーターは、プリレギュレーター出力信号を提供し、バス電圧平衡化モジュールにフィードバックを提供する。プリレギュレーターは、少なくとも１つの積層ブースト回路を含む。プリレギュレーターバスは、プリレギュレーター出力信号を受取る。出力コンバーターは、電力信号としてプリレギュレーターバスを受取り、制御入力として出力コンバーター制御出力を受取る。出力コンバーターは、溶接型電力出力を提供し、少なくとも１つの積層インバーター回路を含む。

プリレギュレーターバスは、一実施形態では、電圧調節済みである。

出力コンバーターは、別の実施形態では、デュアル積層インバーターを含む。

複数の積層ブースト回路は、種々の実施形態では、デュアル積層ブースト回路、トリプル積層ブースト回路、又はトリプルより多い積層ブースト回路である。

コントローラーは、種々の実施形態では、電流平衡モジュール及び／又は出力コンバーター磁束平衡化モジュールを含む。

コントローラーは、他の実施形態では、起動モジュール及び／又は電力遮断モジュールを含む。

コントローラーは、別の実施形態では、電力回路構成検出モジュールを含み、プリレギュレーター制御出力及び出力コンバーター制御出力の一方又は両方は、電力回路構成検出モジュールに応答する。

溶接型電源は、別の実施形態では、電力回路構成検出モジュール及び補助電力回路検出モジュールに応答するユーザー通知モジュールも含む。

溶接型電源は、別の実施形態では、ａｃ調整可能周波数補助電力出力を有する合成補助ａｃ電力回路、及び／又は、補助電力出力を受取り、プリレギュレーター及び出力コンバーターの少なくとも一部に向けて空気を吹付ける可変速度冷却用ファンも含む。

出力コンバーターは、別の実施形態では、積層フルブリッジインバーターを含む。

従来技術のインバーターベース溶接型電源についての図である。 好ましい実施形態によるデュアル積層ブーストプリレギュレーター電力回路の図である。 好ましい実施形態による単一積層ブーストプリレギュレーター電力回路の図である。 好ましい実施形態によるデュアル積層フルブリッジインバーター出力コンバーターの図である。 好ましい実施形態による積層フルブリッジインバーター出力コンバーターの図である。 好ましい実施形態による溶接型電源のブロック図である。 好ましい実施形態によるプリレギュレーター用のコントローラーの図である。 好ましい実施形態による積層ブーストプリレギュレーター回路用のコントローラーの図である。 好ましい実施形態によるデュアル積層ブーストプリレギュレーター回路用制御ループの図である。 好ましい実施形態によるインバーターベース出力コンバーター用のコントローラーの図である。 好ましい実施形態によるインバーターベース出力コンバーター用のコントローラーの図である。 好ましい実施形態によるインバーターベース出力コンバーター用の４つのＰＷＭ信号を示す図である。 好ましい実施形態によるインバーターベース出力コンバーター制御ループの図である。

本方法及びシステムの少なくとも１つの実施形態を詳細に説明する前に、本開示が、以下の説明で述べられるか又は図面に示される構成要素の構造及び配置構成の詳細にその用途が制限されないことが理解される。本方法及びシステムは、他の実施形態が可能であるか又は種々の方法で実践若しくは実行されることが可能である。また本明細書で使用される言回し及び用語が説明のためのものであり、制限的であると見なされるべきでないことが理解される。同様の参照数字は同様の構成要素を示すために使用される。

本方法及びシステムが特定の回路及びトポロジを参照して示されることになるが、本方法及びシステムが他の回路及びトポロジとともに実装される可能性があることが最初に理解されるべきである。

一般に、本方法及びシステムは、デュアル積層ブーストプリレギュレーター回路と、デュアル積層フルブリッジインバーター回路出力コンバーターとを有する溶接型電源を含む。積層ブースト回路は、本明細書で使用されるとき、２つのスイッチ、２つのダイオード、及び２つのコンデンサーを直列配置構成で含むブースト回路であり、１つのスイッチのコレクターは他のスイッチのエミッターに接続され、各スイッチは、スイッチに関連するインダクタを有する。各スイッチは、ダイオードとの直列配置構成によってその関連するバスコンデンサーにクランプされる。単一積層ブーストは、上側スイッチ又は下側スイッチに接続された１つのインダクタを含み得る。デュアルブーストは、好ましくは、各スイッチに関してインダクタを有するため、電流は、２つの上側分岐間で、また同様に２つの下側分岐について平衡し得る。積層ブースト回路は、並列スイッチのグループを有し得る。ＭＯＳＦＥＴスイッチが使用される場合、ＭＯＳＦＥＴスイッチは、ドレイン−ソース接続され、それらのスイッチが使用される場合、他のスイッチは同様な方法で接続される。図３は、積層ブースト回路を示す。積層インバーター回路は、本明細書で使用されるとき、１次側スイッチが直列接続された２つのインバーター回路である。単一積層インバーター回路は、単一変圧器において駆動する、下側バスに接続された少なくとも１つのスイッチ及び上側バスに接続された少なくとも１つのスイッチの配置構成である。

溶接型電源の１つの構成は、プリレギュレーター回路用の低電力構成を提供する単一積層ブーストプリレギュレーター回路からなる。溶接型電源の別の構成は、インバーター電力回路用の低電力構成を提供する単一積層フルブリッジインバーター回路からなる。コントローラーは、プリレギュレーター及び出力回路の動作を制御するために設けられる。コントローラーは、本明細書で使用されるとき、１つ又は複数の回路に制御信号を提供するために協働するデジタル及び／又はアナログ回路要素及び／又はロジック／命令である。コントローラーは、単一ボード上に配置され得るか、又は、複数の場所にわたって分散され得る。デュアル積層ブースト回路は、本明細書で使用されるとき、並列に接続された２つの積層ブースト回路であり、共通入力整流器から同様に給電される共通出力バスを有する。代替法は、共通ＡＣ源から給電される２つの整流器及び／又は２つの別個の出力バスを含む。出力コンバーターは、本明細書で使用されるとき、バス等の中間信号を受取り、出力電力信号を提供する電力回路要素である。出力コンバーター制御出力は、本明細書で使用されるとき、出力コンバーター内の１つ又は複数のスイッチを制御するために使用される制御出力であり、複数の制御信号から構成され得る。プリレギュレーターは、本明細書で使用されるとき、１つの形態で入力電力を受取り、それを別の電力処理回路に別の形態で提供する電力回路である。プリレギュレーターバスは、本明細書で使用されるとき、プリレギュレーターの出力であるバスである。プリレギュレーター制御出力は、本明細書で使用されるとき、プリレギュレーター内の１つ又は複数のスイッチを制御するために使用される制御出力であり、複数の制御信号から構成され得る。プリレギュレーター出力信号は、本明細書で使用されるとき、プリレギュレーターの電力出力である。

コントローラーは、種々の制御アルゴリズム及び特徴を提供する。好ましくは、コントローラーは、電力回路構成を検出してコントロールを適宜適合又は修正し、検出された構成及び意図されるパラメーターの範囲外の考えられる動作に関してユーザーにステータス情報を提供し、最適な電源を検出し、これらの電源（例えば：１１５ＶＡＣ補助電力回路、ワイヤ給送器電源等）の存在に基づいてコントロールを適合又は修正し得るプラグアンドプレイモジュールを含む。電力回路構成検出モジュールは、本明細書で使用されるとき、単一積層ブースト回路が使用されているか、又はデュアル積層ブースト回路が使用されているか等、電源の構成を検出する制御モジュールである。モジュールは、本明細書で使用されるとき、１つ又は複数のタスクを実施するために協働するソフトウェア及び／又はハードウェアであり、デジタルコマンド、制御回路要素、電力回路要素、ネットワーク化ハードウェア等を含み得る。

同様に、システムは、好ましくは、プリレギュレーターとインバーター回路又は他の回路との間のバス平衡化と連携して、バス電圧差を蓄積するアキュムレータ又は積分器機能等、２つ以上の直列コンデンサー間で共有されるバス電圧を能動的に平衡化するためのモジュール含む。

システムは、好ましくは、デュアルブースト構成について電流を能動的に平衡化するためのモジュール、及び／又は、補助電源の起動及び停止を連携させ制御し、及び／又は、変圧器飽和の可能性を低減するためインバーター回路について能動的に磁束平衡化するためのモジュール、及び／又は、冷却用の可変速度ファンを提供するためのモジュール、及び／又は、プリレギュレーター及びインバーター回路の適切な動作を確保するため種々の自己チェックを提供するためのモジュールを含む。

デュアル積層ブーストプリレギュレーター電力回路は図２に示される。図示するプリレギュレーター回路の出力はＶｂｕｓとして示す調節済みバス電圧である。バス電圧は、２つの直列コンデンサーＣ１とＣ２との間でほぼ等しく共有される。Ｖｂｕｓ＿ｔｏｐ及びＶｂｕｓ＿ｂｏｔｔｏｍは、２つのコンデンサー電圧を示す。コンデンサーＣ１及びＣ２はそれぞれ、単一コンデンサー又はコンデンサーバンクを形成する複数コンデンサーからなり得る。プリレギュレーター回路への入力は、ＡＣライン電圧を整流済みＤＣ電圧に変換する整流器によって提供される。整流器は、或る範囲のライン電圧（例えば、２３０ＶＡＣ、４６０ＶＡＣ、５７５ＶＡＣ）を供給され、単相又は３相で動作し得る。入力電圧の範囲は、本明細書で使用されるとき、少なくとも２つのユーティリティ電圧に及ぶ範囲である。

プリレギュレーター回路は、入力電圧の連続スパンにわたって動作し、整流済みの最大電圧（例えば、９２０ＶＤＣ）より大きいほぼ一定電圧に調節される出力バス電圧を提供するように設計され得る。代替的に、プリレギュレーターは、一部のＡＣライン電圧において、プリレギュレーターが停止し、更にブーストすることなく整流済みライン電圧を通すような或るレベルにあるバス電圧を提供し得る（例えば、ライン電圧が５７５ＶＡＣ＋１５％に達すると、ブーストすることを停止し得る）。同様に、プリレギュレーターは、電池又は発電機等からの任意のＤＣ電圧源を備え得る。場合によっては、ＡＣライン電圧は、発電機、交流発電機、又はユーティリティ電力によって提供され得る。プリレギュレーターは、好ましくは、電圧調節済みバスを提供する。電圧調節済みバスは、本明細書で使用されるとき、所望の電圧又は電圧波形に調節されたバスである。

図２に示すプリレギュレーター回路は、直列接続されたスイッチを有する２つのブースト回路（デュアル積層ブースト）から構成される。第１のブースト回路は、直列のスイッチＺ４、Ｚ５、ダイオードＤ５、Ｄ６、インダクタＬ７、Ｌ８、及び電流センサーＣＳ７から構成される。代替的に、更なる電流センサーが、インダクタＬ８と直列に設けられ得る。Ｌ８内を流れる電流の大きさは、他のインダクタ（Ｌ７、Ｌ９、Ｌ１０）内を流れる電流から計算又は推測されることができ、したがって、この更なる電流センサーは、必要とされない場合がある。代替法は、２つ、３つ、４つ以上の積層ブースト回路を並列に使用することを可能にする。複数の積層ブースト回路は、本明細書で使用されるとき、並列に配置された２つ以上の積層ブースト回路である。

スイッチＺ４及びＺ５は、或るスイッチング周波数（例えば、１０Ｋｈｚ〜２０Ｋｈｚ以上）でＯＮ及びＯＦＦに制御及びスイッチングされ、ＯＮ時間は、インダクタＬ７及びＬ８内を流れる電流も制御及び調節しながら、バス電圧を調節するため、制御回路によって適宜制御又は変調される。２つのパルス幅変調信号（ＰＷＭ１又はＰＷＭ２）が、Ｚ４及びＺ５を独立に制御するために提供される。一般に、これらのスイッチの制御は、２つのＰＷＭ信号を位相スタガーさせるか又はスイッチング信号をインターリーブさせることが望ましい場合があること以外、図１に示すよく知られているブースト回路と同様である。インターリーブさせることは、インダクタＬ７及びＬ８内に存在するリップル電流周波数を効果的に２倍にするという利益を有し、そのことは、他の利益とともに、Ｚ４及びＺ５のスイッチング周波数の低減を可能にし、Ｌ７及びＬ８のフィルタリング要件及び相対サイズを低減し得る。ＰＷＭ１及び／又はＰＷＭ２の他の変更形態が、以下でより詳細に述べるように実装されて、第２のブースト回路にバス電圧平衡化及び電流平衡化を提供し得る。ダイオードＤ５及びＤ６と一緒のＺ４及びＺ５の直列配置構成は、ほぼ半分のＶｂｕｓである、これらのデバイスにわたって印加される電圧をもたらす。これは、より効率的なデバイスが使用されることを可能にし、スイッチング損失を低減するスナバー、ＳＶＴ、又は他の回路についての必要性を低減するか又はなくし得る。

第２のブースト回路は、スイッチＺ６、Ｚ７、ダイオードＤ７、Ｄ８、インダクタＬ９、Ｌ１０、及び電流センサーＣＳ９、ＣＳ１０から構成される。第２のブースト出力は、第１のブースト出力と共通に、Ｖｂｕｓに接続される。入力は、共通の整流器から提供される。代替的に、第２のブースト回路は、別個の整流器又は他のＤＣ電力源からその入力を受取り得る。スイッチＺ６及びＺ７は、２つの更なる独立のＰＷＭ信号（ＰＷＭ３、ＰＷＭ４）によって制御される。これらの２つのＰＷＭ信号は、第１のブースト回路に提供される２つのＰＷＭ信号と同様であり得る。ＰＷＭ３及びＰＷＭ４は、ＰＷＭ１及びＰＷＭ２と同様の方式でインターリーブされ得る。第２のブースト回路の動作は、第１のブースト回路の動作と同様である。４つのＰＷＭ信号の導出及び制御についてのより詳細な説明は以下で示される。デュアルブースト回路は、単一ブースト回路と比較すると、Ｖｂｕｓに流入する電流を共有することによって、プリレギュレーターを通して更なる電力の流れを提供する。

プリレギュレーター用の単一積層ブースト回路が図３に示される。説明及び動作は、デュアルブースト配置構成の一部として第１のブースト回路について上記で述べた説明と同様である。制御信号ＰＷＭ１及びＰＷＭ２は同様であり、上述したようにインターリーブされ得る。ＰＷＭ１及びＰＷＭ２の変更形態は、バス電圧平衡化を達成するために実装され得る。しかし、第２のブーストによる電流平衡化のためのＰＷＭ１及びＰＷＭ２の変更形態は、第２のブースト回路が存在しないため、必要とされないことになる。制御アルゴリズム又は回路は、電流平衡化変更形態をなくすために変更され得る。したがって、コントロール変更形態が自動的に実装されるように、コントロールが、プリレギュレーター回路の構成（単一ブースト、デュアルブースト）を検出することが有益でかつ望ましい場合がある。一般に、デュアルブーストと比較した単一ブーストのこの配置構成は、ＤＣバスに流入する総出力ブースト電流を低減することができ、それにより、この配置構成は、低電力溶接電源、又は、狭い範囲の入力電圧（例えば、デュアルブーストの場合の２３０ＶＡＣ〜６００ＶＡＣに対して４００ＶＡＣ〜６００ＶＡＣ）によってのみ動作（正：operate）できる溶接電源に適する。これは、例えば全範囲の入力電圧を必要としない幾つかの用途について複雑さ及びコストを低減した回路を可能にし得る。プリレギュレーター配置構成（単一ブースト、デュアルブースト）を検出し、指示器、ユーザーインターフェース、又は他の手段を介して、配置構成及びこの配置構成の能力に関するフィードバックをユーザーに提供することも望ましい場合がある。例えば、単一ブースト配置構成を有する顧客は、溶接型電源が２３０ＶＡＣに接続され、単一ブースト範囲が４００ＶＡＣ〜６００ＶＡＣであることを意図される場合、不正なライン電圧であることを警告され得る。したがって、プリレギュレーター構成を検出して、種々の構成の溶接型電源が製造されることを可能にし、現場での修正、改造等を可能にし、必要なＰＷＭ制御信号に適合しかつそれを提供し得るコントロールを提供するとともに、検出された構成に基づいてユーザーに情報を提供することが望ましい場合がある。

デュアル積層フルブリッジインバーター回路が図４に示される。スイッチＺ８、Ｚ９、Ｚ１０、Ｚ１１、変圧器Ｔ２、及びダイオードＤ９、Ｄ１０は、第１のインバーター回路用の基本電力回路を形成する。スイッチＺ１２、Ｚ１３、Ｚ１４、Ｚ１５、変圧器Ｔ３、及びダイオードＤ１１、Ｄ１２は、第２のインバーター回路を形成する。これらの２つの回路は、入力又は１次側に直列配置構成で配置され、回路のそれぞれは、バス電圧の半分（Ｖｂｕｓ＿ｔｏｐ、Ｖｂｕｓ＿ｂｏｔｔｏｍ）にわたって接続される。出力又は２次側は、並列配置構成で配置され、それにより、Ｔ２とともにＤ９、Ｄ１０は、Ｄ１１、Ｄ１２、及びＴ３と出力電流を共有する。スイッチは、溶接型出力を提供するため、出力電流及び／又は電圧を適宜制御及び調節するように変調されるパルス幅及びデューティサイクルによって、或るスイッチング周波数（例えば、２０Ｋｈｚ〜１００Ｋｈｚ）でスイッチＯＮ及びスイッチＯＦＦされる。これらのパルス幅変調信号は、ＰＷＭ５、ＰＷＭ６、ＰＷＭ７、及びＰＷＭ８として示される。フルブリッジ回路の基本動作は、よく知られており、また、ＰＷＭ信号の制御に関連するため、特定の詳細以外、更に述べられないことになる。デュアル積層インバーターは、本明細書で使用されるとき、その出力を並列に有するために接続される２つの積層インバーターである。代替法は、直列接続を可能にし、より高い出力電圧をもたらすことになる。好ましい実施形態では、入力側で、単一インバーターの場合、単一変圧器と２つの直列バス電圧にわたって直列に、４つのスイッチが存在し、デュアルインバーターの場合、直列の２つのバス電圧と、各バス電圧にわたって接続される１つの変圧器の１次側を駆動するフルブリッジで配置される４つのスイッチが存在する。

積層ブースト回路の場合と同様に、積層フルブリッジ配置構成は、各インバーター回路の１次側が、全バス電圧の半分によって動作するため、低電圧スイッチの使用を可能にし得る。さらに、図４に示す積層配置構成は、２次側で電流を分割し共有し、１次側の２つのバス電圧（ＶＢｕｓ＿ｔｏｐ及びＶｂｕｓ＿ｂｏｔｔｏｍ）のおよその平衡化を自ずと強制する固有の手段が存在する点で、或る利益を有する。例えば、上部バス電圧が下部バス電圧より大きい場合、Ｔ２の２次電圧は、Ｔ３の２次電圧より大きいことになり、したがって、Ｔ２は、出力電流のより大きな割合を占めることになる。Ｔ２の１次側に対して反映されるこの更なる電流は、上部バス電圧から引出される総電力が、下部バス上の下側インバーター回路によって引出される電力より大きくなることを意味する。このより大きな電力は、総バス電圧に対して上部バス電圧を自ずと減少させることになり、ついには、平衡点に達する。そのため、受動的な平衡化又は共有が存在する。能動的な平衡化又は共有は、溶接型電源の出力での短絡条件中等、非常に小さなＰＷＭ値について等、或る特定の動的又は静的負荷条件について所望される場合がある。上部バス電圧及び下部バス電圧の能動的平衡化は、独立に、又は、単一又はデュアルの積層ブーストプリレギュレーター用のコントロールにおいて実装される電圧平衡化手段とともに実施され得る。

直列バス電圧の固有の平衡化及び出力電流の共有は、インバーター回路内の種々の回路構成要素の公差、スイッチング特性等によって自ずと到達される、わずかな不一致（例えば、２〜３ボルト差）が上部及び下部のバス電圧に存在する状態で最適に実施され得る。したがって、バス電圧差が限界値以下に（例えば、５ボルト差以内に）下がると、プリレギュレーター回路内で能動的ＤＣバス平衡化をディセーブルすることが望ましい場合がある。

溶接、切断、又は加熱電源の幾つかの配置構成では、２次ダイオードＤ９、Ｄ１０、Ｄ１１、及びＤ１２がなくされ、Ｔ２及びＴ３の高周波数ＡＣが直接使用され得る。他の配置構成は、インバータースイッチング周波数から独立でありかつＡＣライン周波数から独立であり得る周波数を有するＡＣ出力電力を提供するための、ＡＣインバーター回路を通した出力電力の更なる処理を含み得る。熱センサー、ファンコントロール、ユーザーインターフェース、溶接プロセスコントロール、データストレージ、ワイヤ給送器、補助電源等のような任意の数の他の更なる回路及びコントロールが、溶接型システム内に適宜設けられ得る。

積層フルブリッジインバーター回路が図５に示される。基本的なインバーター回路は、変圧器Ｔ２、ブロッキングコンデンサーＣ４、及びダイオードＤ９、Ｄ１０とともにスイッチＺ８、Ｚ９、Ｚ１４、及びＺ１５から構成される。スイッチＺ８、Ｚ９、Ｚ１４、及びＺ１５は、ＰＷＭ信号ＰＷＭ５、ＰＷＭ６、ＰＷＭ７、及びＰＷＭ８によって制御される。この配置構成では、スイッチＺ８及びＺ１５は、ほぼ一緒にスイッチングされ、スイッチＺ９及びＺ１４は、一緒にスイッチＯＮ／ＯＦＦされる。コンデンサーＣ４は、半分のＶｂｕｓにほぼ等しいＤＣオフセット電圧を維持する。一般に、フルブリッジ回路のこの配置構成の動作は、図４に示す２つのフルブリッジインバーター回路の一方の動作と同様であり、主要な差は、スイッチＺ９及びＺ１４がＯＮであるとき、Ｔ２の１次側の両端の電圧、したがって、出力電力が、ブロッキングコンデンサーＣ４上に貯蔵される電圧によって供給されることである。

述べる溶接型電源の基本的なシステムブロック図が図６に示される。ＡＣライン電圧は、整流器回路に供給され、それに続いて、プリレギュレーター回路に供給される。調節済みバス電圧（Ｖｂｕｓ）は、プリレギュレーターによってインバーター回路に提供され、インバーター回路は、次に、溶接型電力出力を提供する。補助電力回路は、Ｖｂｕｓ信号によって電力供給され、補助電力回路を提供し得る。例えば、補助電力回路は、矩形波形か、正弦波形か、又は他の適した波形の形態で１１５ＶＡＣを提供し得る。補助電力回路は、溶接型システム又はセル内で使用されて、ハンドツール、グラインダー、ファン、光源、又は溶接セル内で見出され得る他の付属機器に電力供給し得る。補助電力回路は、一部の溶接型電源内に存在する場合も存在しない場合もある。ワイヤ給送器電力回路も、Ｖｂｕｓ信号から電力供給され、溶接システムの一部としてワイヤ給送器を駆動するための出力電力信号を提供し得る。ワイヤ給送器電力出力は、他のシステムでは、４２ＶＤＣ等のＤＣ信号であり得るか、又は、ＡＣ信号であり得る。ここでも、ワイヤ給送器電力回路は、特定の構成に応じて、一部の溶接型電源内に存在する場合も存在しない場合もある。水冷却器、加熱器等に電力供給するため等の他の同様な電力回路は、同様な方式で設けられ得る。

コントロールは、入力信号を受信して、及び／又は、種々の制御信号を提供して、図６に示すように、プリレギュレーター回路、インバーター回路、及び任意の更なる電力回路を制御し得る。これらの信号は、電流及び電圧フィードバック信号、ＰＷＭ信号、イネーブル及びステータス信号、アナログフィードバック信号等を含み得る。換言すれば、これらの信号は、電力回路をモニタリングし制御するために必要とされる全ての必要な信号である。コントロールは、また、溶接動作内で溶接型電源の適切な動作に必要とされるように、溶接コントロール、ユーザーインターフェース等のような更なるコントロール及び／又は回路にインターフェースし得る。コントロールは、制御回路、マイクロプロセッサ及びメモリデバイス、ソフトウェアアルゴリズム、又は種々の組合せを使用して実装され得る。

プリレギュレーター制御ブロック図が図７に示される。４つのスイッチ回路（Ｚ４、Ｚ５、Ｚ６、及びＺ７）のそれぞれは、プリレギュレーターコントロールによって生成されるＰＷＭ制御信号を提供され、検出信号は、プリレギュレーターコントロールに提供されて、コントロールが、スイッチ回路の存在又は存在の欠如を検出することを可能にする。各スイッチ回路は、ＩＧＢＴ、ゲートドライブ回路、熱フィードバック、又は他の回路等の電力半導体を含み得る。検出信号は、それぞれの特定のスイッチ回路の存在を検知するため、プリレギュレーターコントロールによって読取られるか又は検出され得るアナログフィードバック信号又は論理信号であり得る。上述したように、プリレギュレーターコントロールは、スイッチ回路の１つ又は複数の存在又は存在の欠如に基づいて制御シーケンス又はアルゴリズムを変更し得る。例えば、コントロールが４つのスイッチ回路の存在を検出する場合、電流平衡化コントロールが実装されて、図２に示す４つのインダクタ内を流れる電流を平衡化し得る。インターフェース信号が、ユーザーインターフェース又は他のコントロールに提供されて、溶接型電源の構成を示し得る。スイッチ検出信号が、同様に使用されて、異常な状況又は考えられる溶接型電源の故障を示し得る。例えば、プリレギュレーターコントロールが４つのスイッチ回路のうちの３つの存在を検出する場合、これは、ユーザーに故障として示され、また、どのスイッチが検出されなかったかについての指示が、溶接型電源を保守点検するための補助として提供され得る。

同様に、３つの電流センサーが、図示するようにコントロールに接続されて、図２に示すインダクタのうちの３つのインダクタ内を流れる電流を示す電流フィードバック信号を提供し得る。電流センサーは、また、電流センサーの存在又は存在の欠如が検出され得るように、コントロールに検出信号を提供し得る。溶接型電源内のプリレギュレーター回路内で、プリレギュレーター電流を何らかの方式で制御すること、電流を制限すること、力率を改善するように電流波形を整形すること、プリレギュレーター回路からの入力電力又は出力電力を制限すること等が望ましいことが多い。電流センサーが検出されない場合にコントロールを修正するか又は動作をディセーブルするために電流検出信号を利用することは、適切な動作を確保し及び／又は溶接型電源の保守点検を補助するのに役立つ可能性がある。代替的に、電流センサーの存在は、プリレギュレーター回路の動作中又は起動中に或る特定の閾値の電流フィードバックを探すことによって検出され得る。例えば、起動シーケンスは、或る特定の限界値を超えて電流が過度に急速に上昇できないよう、小さなＰＷＭデューティサイクル値で、或る特定の期間の間、ブーストプリレギュレーター回路を動作させ得るが、それでもセンサーがフィードバック信号を提供しているという検出を可能にし得る。代替的に、予想される電流フィードバック信号は、プリレギュレーター回路に供給される整流済み入力電圧、出力バス電圧、スイッチＰＷＭデューティサイクル値、及びインダクタ値に基づいて計算され得る。そしてこの値は、実際の電流センサーフィードバック信号と比較されて、電流センサーの適切な動作を判定し得る。電源信号又は適切な動作について必要とされる他の信号等の図示しない更なる信号が電流センサー回路に提供され得る。

プリレギュレーターコントロールは、また、整流済み電圧（Ｖ＿ＲＥＣＴＩＦＩＥＤ＿ＦＥＥＤＢＡＣＫ）及びバス電圧フィードバック信号（ＶＢＵＳ＿ＴＯＰ＿ＦＥＥＤＢＡＣＫ、ＶＢＵＳ＿ＢＯＴＴＯＭ＿ＦＥＥＤＢＡＣＫ）を示すフィードバック信号等の他の信号を供給され得る。これらの信号が使用されて、バス電圧を調節し、上部バス電圧と下部バス電圧との間でのＤＣバス平衡化を実装し、バス電圧不平衡を検出して動作を補正するか又はディセーブルする何らかの処置をとり、検出されたプリレギュレーター構成又は他の特徴及び機能に基づいて適切な入力電圧を検証し得る。バス平衡化は、バス電圧平衡化モジュールによって達成され、バス電圧平衡化モジュールは、バス電圧フィードバック信号を受信し、バス電圧フィードバック信号をともに近づけるようにスイッチを動作させる。バス電圧平衡化モジュールは、本明細書で使用されるとき、複数のコンデンサーにわたってバス電圧を平衡化させるようスイッチング信号を制御する制御モジュールである。

種々のインターフェース信号は、溶接型システム内のインバーターコントロール、補助電力回路、ワイヤ給送器電力回路、予備充電回路、及び他の回路に提供され得る。これらのインターフェース信号は、プリレギュレーターコントロールによる出力として、又は、プリレギュレーターコントロールへの入力として提供され得る。これらのインターフェース信号は、例えば補助電力回路等の或る特定の回路の存在を検出し、次に、或る特定の回路の存在又は存在の欠如に基づいて何らかの処置をとることを可能にする。例えば、補助電力回路が存在するとして検出される場合、補助電力回路用の電源投入ルーチンは、溶接型電源の全体的電源投入ルーチンの一部として作動され得る。補助電力回路は、例えば、プリレギュレーターがＶｂｕｓをその調節済み公称値において確立し、補助電力回路をイネーブルすることが妥当であると判定した後にだけイネーブルにされ得る。或る特定の電源投入時間後に、プリレギュレーターコントロールは、その後、補助電力回路の動作を検証し、補助電力回路の検出されるステータスに応じて、動作を継続するか又は動作をディセーブルし得る。このステータス及び動作情報は、ユーザーインターフェースを介してユーザーに通信され得る。

状況によっては、溶接型電源に対する総合入力電力又は電流を制限することが望ましい場合がある。したがって、補助電力回路が存在する場合、最大溶接型出力電力を減少させるか又は制限することが望ましい場合がある。例えば、２ｋｗまでの出力電力を提供し得る補助電力回路が、溶接型電源の構成の一部として検出される場合、場合によっては、入力電力が上限を超えないよう、最大溶接出力電力を２ｋｗ又は或る量だけ減少させることが望ましい場合がある。さらに、補助電源構成の存在を検出することに基づいて、又は、補助電源の出力電力レベルに基づいて、冷却用ファンの制御を修正することが望ましい場合がある。これは、溶接電力出力が、減少した限界値にある期間の間、補助電源構成要素の適切な冷却を可能にし得る。補助電力回路は、補助電力回路検出モジュールを使用して、他の回路を検出するための上述した方法で検出される。補助電力回路検出モジュールは、本明細書で使用されるとき、補助電力回路の存在又はその使用を検出する制御モジュールである。

検出モジュールは、ユーザー通知モジュールに構成を提供し、ユーザー通知モジュールは、その構成をユーザーに通知し得るか、又は単に検出されたエラーが存在するときをユーザーに通知し得る。ユーザー通知モジュールは、本明細書で使用されるとき、状態又はパラメーターをユーザーに通知するように働く制御モジュールである。

また、バスコンデンサーがブースト回路の動作前にソフト予備充電又は予備充電されることを可能にするために、予備充電回路インターフェースが設けられ得る。リレー（relay）若しくはＡＣライン接触器、又はよく知られている他の手段が、予備充電回路の一部として使用され得る。インターフェース信号は、検出、イネーブル、及びステータスを超える更なる情報を含み得る。例えば、ＤＣバス電圧信号又は情報が、インバーターコントロールに提供されることができ、それにより、インバーターコントロールは、ＤＣバス平衡を強制するため、プリレギュレーターコントロールと連携して何らかの処置をとり得る。任意の数の他の信号が、溶接型電源のこれらの部分と他の部分との間を行き来して通過し得る。これらの信号は、ハードウェア接続、ソフトウェアの変数、シリアル通信の形態、又は任意の他の適した形態であり得る。

単一又は２重ブースト配置構成に対処し得る積層ブーストプリレギュレーター回路用の例示的な制御回路が図８に示される。回路Ａ１は、ブースト電流レギュレーター回路に出力信号を提供するバス電圧レギュレーター回路である。バス電圧レギュレーター回路の出力は、フィードバック信号（ＶＢＵＳ＿ＴＯＰ及びＶＢＵＳ＿ＢＯＴ）に基づいて総合バス電圧を固定値（ＲＥＦ）に調節するために役立つ。パルス溶接等の或る範囲の動的溶接プロセスを必要とする一部の溶接型電源の場合、プリレギュレーターから出る電力の流れが、溶接プロセスの動的性質ではなく、平均的溶接電力要件に応答性が高い傾向があるように、バス電圧レギュレーターの補償ネットワークを同調させることが望ましい場合がある。これは、比較的低い応答（例えば、５０ミリ秒〜１００ミリ秒）を提供する補償ネットワークを必要とし得る。

回路Ａ２は、電流フィードバック信号（ＣＳ７）に基づいてブースト電流を調節するために役立つブースト電流レギュレーター回路である。電流レギュレーターの出力（Ｉ＿ＥＲＲＯＲ）は、マイクロプロセッサによってアナログ入力として読取られ、４つのブーストスイッチ（ＰＷＭ１〜ＰＷＭ４）についてＰＷＭデューティサイクルを決定する１つの入力として使用される。例えば、ＰＷＭ１〜ＰＷＭ４は、Ｉ＿ＥＲＲＯＲの値に基づいて最初に同一であり得る。

更なるアナログ及びデジタル入力がマイクロプロセッサに提供される。これらは、図２に示すインダクタ内を流れる電流に比例するフィードバック情報を提供するアナログ電流センサー信号（ＣＳ７、ＣＳ９、及びＣＳ１０）を含む。また、アナログバス電圧フィードバック信号（ＶＢＵＳ＿ＴＯＰ、ＶＢＵＳ＿ＢＯＴ）が、マイクロプロセッサによって読取られ、２つのＤＣバス電圧を能動的に平衡化するため、ＰＷＭデューティサイクル（ＰＷＭ１〜ＰＷＭ４）を修正する別の入力として使用され得る。入力整流器によってプリレギュレーター回路に提供される整流済み電圧を示すフィードバック信号（Ｖ＿ＲＥＣＴＩＦＩＥＤ）もまた提供され得る。このフィードバック信号は、特定のプリレギュレーター構成について高過ぎるか又は低過ぎる入力電圧を検出する、単相電力を検出する等のために、種々の方法で使用され得る。場合によっては、整流済み電圧フィードバックは、入力電流が入力ＡＣライン電圧によって整形されかつそれに位置合わせされるようＰＷＭ値を修正するために使用されて、力率を更に改善し得る。

Ｚ４〜Ｚ７検出信号は、マイクロプロセッサに提供され、ブースト構成又は配置構成（単一又は２重）を決定するために、及び、異常状態を検出するためにも使用され得る。或る特定の制御及びステータス情報は、シリアル通信回路を介してインバーターコントロールと通信される。整流済み電圧フィードバック、熱センサー等のような図示されない更なる信号が提供され得る。代替的に、電圧レギュレーター出力と電流レギュレーターとの間に回路が挿入されて、整流器に供給されるＡＣライン電圧の波形状及びアライメントにより厳密に追従するよう電圧レギュレーター出力を整形することによって、更なる改善された力率を提供し得る。乗算器又は他の回路が、このために使用され得る。

以下は、Ｚ４〜Ｚ７検出信号が使用され得る一方法を示す。
１）Ｚ４及びＺ５及びＺ６及びＺ７が検出される−構成＝ＤＵＡＬ ＢＯＯＳＴ
２）Ｚ４及びＺ５が検出される−構成＝ＳＩＮＧＬＥ ＢＯＯＳＴ
３）任意の他の組合せが検出される＝ＦＡＵＬＴ、ブーストをディセーブルする、及び／又は、他の処置をとる。

ＤＣバス差信号が生成され利用されて、プリレギュレーターＰＷＭ信号の１つ又は複数を修正するために使用され得るバス平衡化デューティサイクル項を生成し得る。以下は、電力回路の検出される構成を考慮して、ＤＣバス平衡化アルゴリズムを実装する一方法を示す。
１）ＢＵＳ＿ＤＩＦＦ＝Ｖｂｕｓ＿ｔｏｐ−Ｖｂｕｓ＿ｂｏｔである。
２）大きさＢＵＳ＿ＤＩＦＦ＞Ｆａｕｌｔ＿ｌｉｍｉｔである場合、ＦＡＵＬＴであり、ブーストをディセーブルする、及び／又は、他の処置をとる。
３）大きさＢＵＳ＿ＤＩＦＦ＜Ｃｏｒｒｅｃｔｉｏｎ＿ｌｏｗｅｒ＿ｌｉｍｉｔである場合、ＢＵＳ＿ＥＲＲＯＲをリセットし、バス平衡化をディセーブルする。
４）そうでない場合、ＢＵＳ＿ＥＲＲＯＲ項を累積する：ＢＵＳ＿ＥＲＲＯＲ＝ＢＵＳ＿ＥＲＲＯＲ＋ＢＵＳ＿ＤＩＦＦである。
５）ＢＵＳ＿ＥＲＲＯＲ＞０である場合、これは、上部バス電圧が高過ぎることを示す。
６）構成＝ＤＵＡＬ ＢＯＯＳＴである場合、ＰＷＭ１＝ＰＷＭ１＋Ｋ＊ＢＵＳ＿ＥＲＲＯＲ、ＰＷＭ３＝ＰＷＭ３＋Ｋ＊ＢＵＳ＿ＥＲＲＯＲである。
７）構成＝ＳＩＮＧＬＥ ＢＯＯＳＴである場合、ＰＷＭ１＝ＰＷＭ１＋Ｋ＊ＢＵＳ＿ＥＲＲＯＲである。同様に、ＢＵＳ＿ＥＲＲＯＲ＜０である場合、これは、下部バス電圧が高過ぎることを示す。
８）構成＝ＤＵＡＬ ＢＯＯＳＴである場合、ＰＷＭ２＝ＰＷＭ２−Ｋ＊ＢＵＳ＿ＥＲＲＯＲ、ＰＷＭ４＝ＰＷＭ４−Ｋ＊ＢＵＳ＿ＥＲＲＯＲである。
９）構成＝ＳＩＮＧＬＥ ＢＯＯＳＴである場合、ＰＷＭ２＝ＰＷＭ２−Ｋ＊ＢＵＳ＿ＥＲＲＯＲである。

利得項又はスケーリング項がＢＵＳ＿ＥＲＲＯＲ（Ｋ）に適用されて、ＰＷＭ信号に適用される正しいスケーリングを提供し得る。さらに、ＢＵＳ＿ＥＲＲＯＲの大きさを、或る上限に制限することができ、それにより、ＤＣバスエラーの更なる蓄積が無視される。小さな大きさのバス電圧差を維持しながら、上方スイッチＰＷＭ値と下方スイッチＰＷＭ値との間の大きな不一致を強制する大きなＢＵＳ＿ＥＲＲＯＲ項が導出され得るような蓄積用のバスエラー関数又は積分器が望ましい場合がある。

溶接電源の減少した出力電力レベルにおいて等の、一部の状況では、プリレギュレーター回路の電力出力及び電流レベルは、比較的低いレベルにある。これらの状態の場合、またより詳細には、整流済み入力電圧が上部バス電圧又は下部バス電圧より低いとき、バス平衡化メカニズムを効果的に提供するため大きなＢＵＳ＿ＥＲＲＯＲ項を生成することが必要である場合がある。他の電力レベル及び整流済み電圧レベルの場合、小さなＢＵＳ＿ＥＲＲＯＲ項が、ＤＣバス平衡を効果的に強制し得る。さらに、バス電圧差が低い補正限界（例えば、５ボルト）未満に下がると、ＤＣバス補正がディセーブルされ得る。これは、上述したように、インバーター回路が、小さなバス電圧不一致によって自然な平衡動作点に到達する手段を提供するのに望ましい場合がある。さらに、プリレギュテータ内でバス平衡化がもう一度必要とされ作動されるときに、バスエラー項が望ましくない値又は不正な値にもはやないように、蓄積用バスエラー項又は積分器をリセットすることが望ましい場合がある。

バス電圧差がｆａｕｌｔ＿ｌｉｍｉｔ未満（例えば、５０ボルト差未満）であるが、補正上限（例えば、１０ボルト差）より大きい場合、インバーターコントロールがＤＣバス電圧を平衡化するのを補助するため更なる処置をとるように、インバーターコントロールと通信することによって更なるＤＣバス補正スキームが実装され得る。一方法は、インバーターコントロールが、いずれのＤＣバスでも、より大きな大きさを有するＤＣバス上で動作するインバーターのＰＷＭデューティサイクルを増加させることである。例えば、上部バス電圧が下部バス電圧に対して高過ぎる場合、インバーターコントロールは、或る固定の又は可変の継続時間（例えば、０．５秒）だけ上側インバーターのＰＷＭデューティサイクルを増加させ得る。ＤＣバス差の大きさが、上側補正限界未満に戻るように下がると、これは、インバーターコントロールに通信され、この補足ＤＣバス平衡化がディセーブルされるか、又はインバーターＰＷＭ値をその正常動作値に戻し得る。代替の実装態様は、補助電源、制御電源、又は、上部バス若しくは下部バスからより多いか若しくはより少ない電力を選択的に引出し得る他の電力回路とのＤＣバス平衡化連携を提供し得る。

また、電流平衡化制御システムが２重ブースト回路のために実装されて、図２に示す４つのインダクタにおける電流平衡化を達成し得る。４つのインダクタ電流（及び、その後に４つのスイッチ電流）がほぼ一致するよう能動的に強制する電流平衡化が望ましい場合がある。能動的な電流平衡化なしでは、４つの電流の不一致が、（ゲートドライブ、インダクタの差等のような）回路の差及び公差により起こる可能性がある。ここでも、プリレギュレーターコントロールは、検出信号（Ｚ１〜Ｚ４）を利用して、ＤＵＡＬブースト構成を検出し、電流平衡化コントロールを自動的に実装し得る。ＳＩＮＧＬＥブースト構成が検出される場合、プリレギュレーターコントロールの電流平衡化部分がディセーブルされ得る。ＳＩＮＧＬＥブースト動作の場合、２つのインダクタだけが存在し、電流は、自ずと一致する。

一般に、電流平衡化は次の通りに実施される。２つの上側分岐電流（Ｌ７及びＬ９）が比較され、いずれの上側分岐でも、より大きな電流を有する上側分岐のＰＷＭ値が、電流差に比例する値だけ減少される。２つの下側分岐電流（Ｌ８及びＬ１０）が、その後比較され、いずれの下側分岐でも、より大きな電流を有する下側分岐のＰＷＭ値が、電流差に比例する値だけ減少する。２つの下側分岐電流の平衡化は、２つの下側分岐電流の総和が２つの上側分岐電流の総和に等しくなければならないことを利用して、１つの更なる電流センサー（ＣＳ１０）だけによって達成され得る。したがって、各下側分岐用の所望の電流又はターゲット電流は、Ｌ７及びＬ９の総和の半分である。

代替的に、４つの電流センサーが利用されて、４つの分岐電流を決定し得る。ＤＵＡＬ ＢＯＯＳＴの場合：
１）Ｕｐｐｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒ＝ＣＳ７−ＣＳ９である。
２）Ｕｐｐｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒ＞０である場合、ＰＷＭ１＝ＰＷＭ１−Ｋ２＊Ｕｐｐｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒである。
３）Ｕｐｐｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒ＜０である場合、ＰＷＭ３＝ＰＷＭ３＋Ｋ２＊Ｕｐｐｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒである。
４）Ｌｏｗｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒ＝（ＣＳ７＋ＣＳ９）／２−ＣＳ１０である。
５）Ｌｏｗｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒ＞０である場合、ＰＷＭ２＝ＰＷＭ２−Ｋ２＊Ｌｏｗｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒである。
６）Ｌｏｗｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒ＜０である場合、ＰＷＭ４＝ＰＷＭ４＋Ｋ２＊Ｌｏｗｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒである。

代替的に、４つの分岐電流は、例えば４つの異なるスイッチ（Ｚ１〜Ｚ４）の間での又は他の理由による冷却の差に対処するようパーセンテージ差を能動的に強制的にもたらす方法で制御され得る。これは、パーセンテージ差を強制的にもたらすため、異なる定数で電流フィードバック信号をスケーリングすることによって達成され得る。例えば、上側電流エラーは、次の通りに計算され得る。
１Ａ）Ｕｐｐｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒ＝ＣＳ７−Ｋ３＊ＣＳ９（例えば、Ｋ３＝１．２）

この新しいＵｐｐｅｒ＿ｃｕｒｒｅｎｔ＿ｅｒｒｏｒは、その後、前のように２つの上側ＰＷＭ値（ＰＷＭ１、ＰＷＭ３）の一方を調整するために使用され得る。

同様に、２つの下側分岐電流は、パーセンテージ差を強制的にもたらすのと同様の方法で制御的にもたらされ得る。２つの下側分岐電流は、２つの上側分岐電流と同じパーセンテージ差で制御される必要はない。こうして、電力回路は、特定の電力構成要素及び冷却配置構成に基づいて最適化され得る。

更なる代替法は、上述したように、分岐電流を、同じか又は或るパーセンテージ差になるように能動的に平衡化するのに利用され得る。１つの代替法は、他の電流フィードバック信号（ＣＳ８、ＣＳ１０）を使用して、図８に示す１つ又は複数の更なるブースト電流レギュレーターを設けることである。これらの更なる電流レギュレーターは、共通バス電圧レギュレーターに接続され、更なるＩ＿ｅｒｒｏｒ信号を生成するのに使用され、Ｉ＿ｅｒｒｏｒ信号は、次に、ＰＷＭ信号を設定するための更なる入力として使用され得る。

更なる修正又は制限が、プリレギュレーター用のＰＷＭ信号（ＰＷＭ１〜ＰＷＭ４）の１つ又は複数に適用され得る。例えば、デューティサイクル値は、最小絶対値又は最大絶対値にクランプ又は制限され得る。さらに、起動デューティサイクル制限も、プリレギュレーターが電源投入され、バス電圧をそのターゲット値まで充電している或る継続時間の間、最大デューティサイクルが更に制限されるように実装され得る。この時間間隔中、プリレギュレーターコントロールは、ＣＳ７、ＣＳ８、及び／又はＣＳ１０の値を試験して、電流センサーが有効なフィードバック信号を提供しているかどうかを判定し得る。

図９は、バス電圧平衡化ループ並びに上側電流平衡化ループ及び下側電流平衡化ループを有する２重積層ブーストプリレギュレーター回路の制御ループモデルを示す。

バス電圧制御ループは、上部バス電圧及び下部バス電圧を示すフィードバック信号を総和する。利得係数（Ｋ１）が適用され、その結果が、基準又は設定電圧（Ｖｒｅｆ）から減算される。その差は、ラプラスドメインでＧ１（複数の場合もある）として示す補償ネットワークに適用される。補償ネットワークの出力は、マスタ電流制御ループへの入力である電流基準コマンド（Ｉｒｅｆ）である。電流フィードバック信号（ＣＳ７）は、Ｉｒｅｆから減算され、電流ループ補償ネットワークＧ２（複数の場合もある）に適用される。電流制御ループの出力は、エラー信号（Ｉ＿ＥＲＲＯＲ）であり、エラー信号（Ｉ＿ＥＲＲＯＲ）は、４つのＰＷＭ信号（ＰＷＭ１〜ＰＷＭ４）用の値を設定するために使用される。代替的に、別のブロックが、電圧制御ループ出力（Ｉｒｅｆ）と電流ループ入力との間に挿入されて、入力ＡＣ電圧の形状及び位相により厳密に追従するようＩｒｅｆ信号を整形することによって力率を更に改善し得る。所望の波形を示す基準波形を提供する第２の入力を有する乗算器関数が、この機能のために使用され得る。

バス平衡制御ループは、上部バス電圧フィードバックから下部バス電圧フィードバックを減算する。差は、積分器又は補償ネットワークＧ４（複数の場合もある）に適用される。リミッター関数は、上限及び／又は下限を制限する。スイッチＳＷ１は、下側スイッチ用のＰＷＭ信号（ＰＷＭ２、ＰＷＭ４）に負のバス補正係数を適用する。スイッチＳＷ２は、２つの上側スイッチ用のＰＷＭ信号（ＰＷＭ１、ＰＷＭ３）に正のバス補正係数を適用する。スイッチＳＷ１及びＳＷ２は、バス電圧差が閾値未満に下がるときはいつでも、切離されたままであり得る。

下部電流平衡電流制御ループは、ＣＳ７及びＣＳ９の平均として決定されるターゲット電流値から電流フィードバックＣＳ１０を減算する。利得係数（Ｋ３）が適用され、その結果がリミッター関数に適用される。リミッターは、上限及び／又は下限を制限し得る。スイッチＳＷ３は、ＰＷＭ４信号に負の下部電流補正係数を適用する。スイッチＳＷ４は、ＰＷＭ２に正の下部電流補正係数を適用する。電流平衡化ループは電流平衡モジュールの一部である。電流平衡モジュールは、本明細書で使用されるとき、複数の回路パス内の電流の流れを平衡化する制御モジュールである。

上部電流平衡電流制御ループは、２つの上側分岐電流を示すフィードバック信号ＣＳ７及びＣＳ９を減算する。利得係数（Ｋ３）が適用され、その結果が、リミッター関数に適用される。リミッターは、上限及び／又は下限を制限し得る。スイッチＳＷ５は、ＰＷＭ３信号に負の下部電流補正係数を適用する。スイッチＳＷ６は、ＰＷＭ１に正の下部電流補正係数を適用する。

検出される構成に依存する電源投入シーケンスが実装され得る。例えば、電源投入シーケンスは、補助電源又はワイヤ給送器電源の存在又は存在の欠如を検出することに基づいて適合され得る。同様に、電力遮断シーケンスは、検出される構成に基づいて修正され得る。起動モジュールは、本明細書で使用されるとき、所望の方法で電力回路を起動するように働く制御モジュールである。電力遮断モジュールは、本明細書で使用されるとき、所望の方法で電力回路を電力遮断するように働く制御モジュールである。

以下は、考えられる１つの電力遮断シーケンスを示す。
１）予備充電遅延（ＤＣバスコンデンサーの初期充電を可能にする）
２）自己チェック−ＳＩＮＧＬＥ／ＤＵＡＬブースト構成を検証する、電流センサー信号の存在を検証する、Ｚ１〜Ｚ４の正しい組合せを検証する等。不適切な構成＝ＦＡＵＬＴ：電源投入シーケンスに進まない。他の自己チェックが組込まれ得る。
３）Ｖｒｅｃｔｉｆｉｅｄに基づいて、Ｖｂｕｓ＿ｔｏｐ、Ｖｂｕｓ＿ｂｏｔｔｏｍを検証する。各バスコンデンサーは、例えば、Ｖｒｅｃｔｉｆｉｅｄのほぼ１／２まで充電すべきである。
４）予備充電リレー又は接触器が予備充電抵抗器をバイパスすることを可能にする。
５）ブーストプリレギュレーター回路、ソフト起動モード（最大ＰＷＭデューティサイクル、最大電流等を制限する）を使用可能にする。
６）遅延時間をブーストする。
７）ブーストされるＤＣバス電圧（Ｖｂｕｓ＿ｔｏｐ、Ｖｂｕｅ＿ｂｏｔ）を検証する。
８）補助電力回路が検出される場合：
８Ａ）補助電力回路を使用可能にする。
８Ｂ）補助電源投入遅延。
８Ｃ）補助電力回路検証（適切に動作しているか）、動作していない場合、ディセーブルする、ユーザーに示す、及び／又は、他の処置をとる。
８Ｄ）補助電力によって消費される電力に基づいて溶接電力出力に利用可能な最大電力を計算する。
９）ワイヤ給送器電力回路が検出される場合：
９Ａ）ワイヤ給送器電力回路を使用可能にする。
９Ｂ）電源投入のためのワイヤ給送器電力回路遅延
９Ｃ）ワイヤ給送器電力回路検証（適切に動作しているか）、動作していない場合、ディセーブルする、ユーザーに示す、及び／又は、他の処置をとる。
１０）インバーター回路が溶接電力出力を提供することを可能にする。

インバーター制御ブロック図が図１０に示される。スイッチ回路（Ｚ８〜Ｚ１５）は、溶接型電力出力を効果的に生成するため、種々の入力及びコントロールに基づいてスイッチのデューティサイクルを制御するＰＷＭ制御信号を提供される。スイッチ回路は、図示するように又は個別にグループ分けされ、１つ又は複数の検出信号をインバーターコントロールに提供し得る。これらの検出信号は、プリレギュレーターコントロールについて述べたのと同様な方式で使用され得る。例えば、或る特定の検出信号の組合せは、図４に示す２重積層フルブリッジ電力構成又は図５に示す積層フルブリッジ構成を示し得る。したがって、インバーターコントロールは、検出されるこの構成に基づいてＰＷＭ信号がどのように生成され制御されるかを修正し得る。検出信号の異常な組合せは、インバーター回路の動作をディセーブルする故障を生成する可能性がある。この故障は、プリレギュレーターコントロールに通信されて、プリレギュレーター回路をディセーブルすること等の、更なる処置をとり得る。

インバーターコントロールは、また、電流及び電圧フィードバック信号又は他のフィードバック信号を適宜供給されて、溶接型電力出力を生成し得る。例えば、溶接コントロールは、溶接を生成するため、或る特定の電流又は電圧波形を必要とする場合がある。インバーターコントロールは、フィードバック信号を使用して、必要とされる波形を生成し得る。溶接コントロール、ユーザーインターフェース、プリレギュレーターコントロール等のような、溶接型電源又はシステム内の他の構成要素と適宜通信するために、更なるインターフェース信号が提供され得る。

さらに、ファン制御信号が生成されて、１つ又は複数の冷却用ファンを制御し得る。ファン制御信号は、インバーター電力回路及び／又はプリレギュレーター回路の検出される配置構成に基づいて修正又は制御され得る。例えば、２重積層ブーストは、プリレギュレーター回路について検出され、２重積層フルブリッジ回路は、インバーターについて検出され得る。検出されるこの構成に基づいて、ファンは、最大速度で動作し得る。別の構成では、ファンは、よりゆっくりした速度で動作し得る。ＡＣ（例えば、１１５ＶＡＣ）ファンは、冷却用に使用され、速度は、ファンに供給される電圧の周波数を変えることによって制御され得る（例えば、低速の場合５０Ｈｚ、高速の場合６０Ｈｚ）。このＡＣ信号は、よく知られているＡＣ Ｈブリッジ回路又は他の同様な回路によって合成され得る。さらに又は代替的に、ファンの速度又は制御は、電流フィードバック信号（例えばＣＳ１）入力、熱センサー入力、周囲温度入力、又は他の入力等の他の入力に基づいて修正され得る。

簡略化されたインバーター制御回路が図１１に示される。回路Ａ３は、基準信号（ＲＥＦ）及び電流フィードバック信号（ＣＳ１）を受付け、エラー信号（Ｉ＿ＥＲＲＯＲ）を生成する電流レギュレーター回路である。基準信号は、溶接プロセスコントロール又は他の手段によって生成され、溶接アーク内の条件に応答する設定されたレベル又は基準溶接波形を提供し得る。一部の溶接プロセスは非常に動的であり、複雑な基準波形、及び、短絡からオープンアーク条件まで迅速に変化する可能性があるアーク条件を有する。したがって、電流レギュレーターは、通常、所望の溶接条件を生成するため、必要とされる変化に応答するのに十分に速い。したがって、エラー信号（Ｉ＿ＥＲＲＯＲ）は、適宜、迅速に変化して、インバータースイッチ用のＰＷＭ信号を制御し、したがって、インバーターの出力を制御し得る。

マイクロプロセッサは、Ｉ＿ＥＲＲＯＲのアナログ値を読取り、アナログ値に作用して、必要なＰＷＭ信号を生成し得る。４つの独特のＰＷＭ信号が、２重積層フルブリッジインバーター回路を制御するために必要とされ得る。種々の他のアナログ信号及びデジタル信号が、インバーターを制御するためマイクロプロセッサに適宜インターフェースし得るとともに、溶接型電源又はシステム内の他の構成要素にインターフェースし得る。Ｚ８〜Ｚ１５検出信号は、上述したように組込まれて、電力回路構成又は異常状態を検出し得る。さらに、インターフェースが、ブーストプリレギュレーターコントロールに対して設けられ得る。このインターフェースは、ブーストプリレギュレーターコントロールによって実施されるＤＣバス平衡化アクションとともにＤＣバス平衡化を連携させる情報又は信号を提供し得る。上述した幾つかの状況では、インバーターコントロールが、ＤＣバス平衡を維持するのを補助する処置をとることが望ましい場合がある。上述したファンコントロール等の図示しない更なる信号、コントロール、及び回路が組込まれ得る。

インバーター制御回路は、図１２に示す４つのＰＷＭ信号を生成する。ＰＷＭ信号は、図４及び図５に示すスイッチ（Ｚ８〜Ｚ１５）を制御する。各ＰＷＭ信号は、スイッチング周波数又は周期（Ｔ＿ＰＥＲＩＯＤ）、及び、スイッチがオンされる継続時間を示すデューティサイクル（Ｄ）を有する。ＰＷＭ信号のうちの２つは、スイッチング周期の半分だけ位相スタガーされる。ＰＷＭ５及びＰＷＭ７がインバーター変圧器（Ｔ２、Ｔ３）の一次側の両端に１つの極性で電圧（ＶＢＵＳ＿ＴＯＰ、ＶＢＵＳ＿ＢＯＴＴＯＭ）を印加すること、及び、ＰＷＭ６及びＰＷＭ８が逆極性で同じ電圧を印加することが図４及び図５から見てわかる。ＰＷＭ信号の印加される電圧及びデューティサイクルに比例して各変圧器において磁束が生成される。よく知られているように、１つの極性で変圧器の両端に印加される電圧＊秒の積が、逆極性で印加される電圧＊秒の積に平衡することが望ましく、そうでなければ、変圧器飽和が起こる可能性がある。これらの逆極性パルスの位相スタガーの性質及び溶接アーク又はプロセスの動的な性質のために、デューティサイクル又はＰＷＭ値は、サイクルごとに変化することが多い。図１１に示す制御は、各極性で印加される正味の時間又はデューティサイクル値の経過を追い、磁束限界を超えた場合にいずれかの極性のＰＷＭデューティサイクル値を制限することによって変圧器飽和の可能性を低減させる磁束平衡化アルゴリズムを実装し得る。

磁束制限関数及びＤＣバス平衡化関数を示すインバーター制御ループのモデルが図１３に示される。マスタ電流制御ループは、基準信号又はコマンド（ＲＥＦ）と、溶接型電源の出力電流を示す電流フィードバック信号（ＣＳ１）とに応答してエラー信号（Ｉ＿ＥＲＲＯＲ）を生成する。マスタ電流制御ループは、制御ループの動的特性を調節し、安定性を提供する補償回路又は関数（Ｇ２（複数の場合もある））を含み得る。エラー信号は、ＰＷＭ５及びＰＷＭ７を最終的に制御する正極性のＰＷＭ信号、並びに、ＰＷＭ６及びＰＷＭ８を制御する負極性のＰＷＭ信号を生成するために使用される。正及び負は、変圧器（Ｔ２、Ｔ３）の１次側の両端に印加される電圧の極性の任意の記述子である。これらのＰＷＭ信号は、エラー信号の離散的サンプリング又はＰＷＭランプ比較器等の連続関数によって生成され得る。

変圧器に印加される正味の磁束又は電圧＊秒の履歴を維持する磁束アキュムレータ又は積分器が示される。実際には、プリレギュレーターの出力として提供される調節済みバス電圧の性質に起因して、ＰＷＭ値の経過を追うことしか必要でない。代替的に、バス電圧が測定され、これが、磁束アキュムレータへの入力として使用され得る。正味の磁束は、実行中のアキュムレータに対して、正のＰＷＭ値を加算し、負のＰＷＭ値を減算することによって計算される。磁束値、又は、この場合、正味のＰＷＭ値が正の閾値を超える場合、リミッターが適用されて、図示するように正のＰＷＭ値の最大値を制限し得る。同様に、正味のＰＷＭ値が負の閾値を超える場合、リミッターが適用されて、図示するように負のＰＷＭ値の最大値を制限し得る。

ＤＣバス補正デューティサイクル項（Ｄ＿ＢＵＳ＿ＣＯＲＲＥＣＴＩＯＮ）は、選択的に、上部バス上の上側インバーターを制御する２つのＰＷＭ信号（ＰＷＭ５、ＰＷＭ６）に適用され得るか、又は、下部バス上の下側インバーターを制御する２つのＰＷＭ信号（ＰＷＭ７、ＰＷＭ８）に適用され得る。このＤＣバス補正項は、プリレギュレーターコントロールと連携して付加されて、ＰＷＭ５〜ＰＷＭ８用の小さなＰＷＭ値について起こり得るような或る特定の条件についてＤＣバス平衡化を補助し得る。例えば、プリレギュレーターコントロールについて述べたように、ＤＣバス不平衡が第１の限界未満である場合、バス補正はディセーブルされ得る。ＤＣバス不平衡がこの第１の限界を超える場合、プリレギュレーターは、上述したようにＤＣバス電圧を平衡化する処置をとり得る。ＤＣバス不平衡が第２の限界を超える場合、信号がインバーターコントロールに通信され、バス補正項が、上側又は下側インバーターＰＷＭ信号（Ｄ＿ＢＵＳ＿ＣＯＲＲＥＣＴＩＯＮ）に印加され得る。ＤＣバス不平衡が第３の限界を超える場合、インバーター及びプリレギュレーターはともに、ディセーブルされ得るか、又は他の処置がとられ得る。インバーターＰＷＭ信号に適用されるＤＣバス補正項は、固定デューティサイクル項であり得るか、又は不平衡の大きさに対して比例して又はそれとの何らかの他の関係で設定され得る。一般に、このバス補正項はＰＷＭ信号の比較的小さなパーセンテージに限定され得る。

積層ブースト構成は、述べたのと同様な方式で電流平衡化が実装された状態のトリプル又はトリプルより多いブースト回路構成に更に拡張され得る。例えば、ターゲット電流は、総合電流を計算又は測定し、その配置構成内のブースト回路の数で割ることによって、上側インダクタ又は電流分岐のそれぞれについて決定され得る。

積層フォワードトポロジ、ハーフブリッジトポロジ、フライバックトポロジ、又は他のトポロジ等の代替のインバータートポロジが使用され得る。さらに、溶接型電源の幾つかの構成では、上述したプリレギュレーター回路の特徴及び利点の一部を依然として利用しながら、インバーター回路の積層又は直列型配置構成ではなく、総合バス電圧によって動作する単一インバーター回路を使用することが望ましい場合がある。

述べたＰＷＭスキームの代替として又はそれとともに、可変周波数、固定オンタイム、固定オフタイム、周波数ディザリング、又は種々の組合せ等の他のプリレギュレーター及び／又はインバーター制御スキームもまた可能である。

積層フォワードトポロジ、ハーフブリッジトポロジ、フライバックトポロジ、又は他のトポロジ等の代替のインバータートポロジが使用され得る。さらに、溶接型電源の幾つかの構成では、上述したプリレギュレーター回路の特徴及び利点の一部を依然として利用しながら、インバーター回路の積層又は直列型配置構成ではなく、総合バス電圧によって（from）動作する単一インバーター回路を使用することが望ましい場合がある。

述べたＰＷＭスキームの代替として又はそれとともに、可変周波数、固定オンタイム、固定オフタイム、周波数ディザリング、又は種々の組合せ等の他のプリレギュレーター及び／又はインバーター制御スキームもまた可能である。

本発明の意図される範囲内に依然として入る方法及びシステムに対して多数の修正が行われ得る。そのため、上記で述べた目的及び利点を完全に満たす溶接型電力を提供するための方法及び装置が提供されていることが認識されるべきである。方法及びシステムが特定の実施形態に関連して述べられたが、多くの代替形態、変更形態、及び変形形態が当業者に明らかになることが明白である。したがって、添付の特許請求の範囲の趣旨及び広い範囲内に入る全てのこうした代替形態、変更形態、及び変形形態を包含することが意図される。

Claims (2)

1. 溶接型電源において、
   プリレギュレーター制御出力及び出力コンバーター制御出力を有するコントローラーと、
   或る範囲の入力電圧を受取り、前記プリレギュレーター制御出力を受取り、プリレギュレーター出力信号を提供するように配設されるプリレギュレーターであって、複数の積層ブースト回路を含む、プリレギュレーターと、
   前記プリレギュレーター出力信号を受取るように配設されるプリレギュレーターバスと、
   前記プリレギュレーターバスを受取り、前記出力コンバーター制御出力を受取り、溶接型電力出力を提供するように配設される出力コンバーターであって、少なくとも１つの積層インバーター回路を含む出力コンバーターとを備える溶接型電源。
2. 溶接型電源において、
   プリレギュレーター制御出力、出力コンバーター制御出力、バス電圧平衡化モジュールを有するコントローラーであって、前記プリレギュレーター制御出力は前記バス電圧平衡化モジュールに応答する、コントローラーと、
   或る範囲の入力電圧を受取り、前記プリレギュレーター制御出力を受取り、プリレギュレーター出力信号を提供し、前記バス電圧平衡化モジュールにフィードバックを提供するように配設されるプリレギュレーターであって、少なくとも１つの積層ブースト回路を含む、プリレギュレーターと、
   前記プリレギュレーター出力信号を受取るように配設されるプリレギュレーターバスと、
   前記プリレギュレーターバスを受取り、前記出力コンバーター制御出力を受取り、溶接型電力出力を提供するように配設される出力コンバーターであって、少なくとも１つの積層インバーター回路を含む出力コンバーターとを備える溶接型電源。

Images