JP6155733B2 - Liquid ejection device and capacitive load drive circuit - Google Patents
Liquid ejection device and capacitive load drive circuit Download PDFInfo
- Publication number
- JP6155733B2 JP6155733B2 JP2013059209A JP2013059209A JP6155733B2 JP 6155733 B2 JP6155733 B2 JP 6155733B2 JP 2013059209 A JP2013059209 A JP 2013059209A JP 2013059209 A JP2013059209 A JP 2013059209A JP 6155733 B2 JP6155733 B2 JP 6155733B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- piezoelectric element
- signal path
- control signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
本発明は、液体吐出装置および容量性負荷回路に関する。 The present invention relates to a liquid ejection device and a capacitive load circuit.
インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、印刷ヘッドにおける複数のノズルのそれぞれに対応して設けられる。詳細には、圧電素子は、ノズルに連通するとともに流路を介してインクが供給されるキャビティ（インク室）に設けられ、圧電素子に印加される制御信号の電圧変化によって、キャビティの容積を変位させる。ここで、制御信号の電圧が上昇すれば、キャビティの容積が拡大してインクが引き込まれる一方、制御信号の電圧が下降すれば、キャビティの容積が縮小してインクが吐出される構成となっている（例えば特許文献１参照）。 2. Related Art An ink jet printer that prints an image or a document by ejecting ink is known that uses a piezoelectric element (for example, a piezo element). The piezoelectric element is provided corresponding to each of the plurality of nozzles in the print head. Specifically, the piezoelectric element communicates with the nozzle and is provided in a cavity (ink chamber) to which ink is supplied via a flow path, and the volume of the cavity is displaced by a voltage change of a control signal applied to the piezoelectric element. Let Here, if the voltage of the control signal increases, the volume of the cavity expands and ink is drawn, while if the voltage of the control signal decreases, the volume of the cavity decreases and ink is ejected. (For example, refer to Patent Document 1).
圧電素子は、電気的にみればキャパシターのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。このため、原信号を増幅回路で増幅し、増幅された制御信号を印刷ヘッドに供給して、圧電素子を駆動する構成が一般的であったが、装置の省電力化を図る必要性などの理由により、圧電素子に電圧を複数段階で切り替えて供給する方式（電圧切替方式、特許文献２参照）が提案されている。 Since the piezoelectric element is a capacitive load such as a capacitor when viewed electrically, it is necessary to supply a sufficient current to operate the piezoelectric element of each nozzle. For this reason, a configuration in which the original signal is amplified by an amplifier circuit, the amplified control signal is supplied to the print head, and the piezoelectric element is driven is generally used. For this reason, there has been proposed a method of switching and supplying a voltage to a piezoelectric element in a plurality of stages (voltage switching method, see Patent Document 2).
ところで、上記電圧切替方式では、圧電素子に印加する電圧を、ある値から別の値に変化させるときに、圧電素子に印加される電圧波形が階段状の段差を伴ってしまう箇所がある。
インクを吐出するために制御信号の電圧を直線的に低下させるときに、圧電素子に印加される電圧が階段状になってしまうと、キャビティからインクが段階的に突出されてしまう、端的にいえば、インクが予期せずに複数滴になって吐出されてしまうことがある。インクが複数滴になって吐出されると、ミスト（霧）となって装置内部の各所に付着し、汚れや故障の原因となるだけでなく、紙などの被記録材に着弾しないので、画質を劣化させる、という問題がある。
そこで、本発明のいくつかの態様の目的の一つは、省電力化を図るとともに、ある電圧から別の電圧に直線的に変化させる際に、圧電素子に印加される電圧が階段状にならないように制御して、インクが複数滴になってしまうことを防止した液体吐出装置および容量性負荷駆動回路を提供することにある。
By the way, in the voltage switching method, when the voltage applied to the piezoelectric element is changed from a certain value to another value, there is a portion where the voltage waveform applied to the piezoelectric element is accompanied by a stepped step.
When the voltage of the control signal is lowered linearly to eject ink, if the voltage applied to the piezoelectric element becomes stepped, the ink will protrude stepwise from the cavity. In this case, the ink may be ejected as a plurality of droplets unexpectedly. When ink is ejected in multiple droplets, it becomes mist (fog) and adheres to various places inside the device, causing not only dirt and failure but also landing on recording materials such as paper. There is a problem of degrading.
Accordingly, one of the objects of some aspects of the present invention is to save power and to make the voltage applied to the piezoelectric element not stepped when changing from one voltage to another linearly. It is an object of the present invention to provide a liquid ejection apparatus and a capacitive load drive circuit that are controlled in such a manner as to prevent ink from becoming a plurality of droplets.
上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられる圧電素子と、を含む吐出部と、電荷を供給する一方で電荷を回収する補助電源と、前記第０電圧の第０信号経路と、前記第０電圧よりも高い第１電圧が前記補助電源によって印加された第１信号経路と、前記第１電圧よりも高い第２電圧の第２信号経路と、制御信号の電圧と前記圧電素子の保持電圧とに応じて、前記圧電素子と前記補助電源との間を、前記第０信号経路、第１信号経路および前記第２信号経路を用いて電気的に接続する接続経路選択部と、を具備し、前記接続経路選択部は、前記圧電素子の保持電圧が前記第１電圧を跨いで低下するとき、前記圧電素子と前記補助電源との間を、前記第１信号経路および前記第０信号経路を介して電気的に接続した状態の後、前記第１信号経路を電気的に非接続にするとともに前記第０信号経路を介して電気的に接続した状態に遷移させることを特徴とする。 In order to achieve one of the above objects, a liquid ejection apparatus according to an aspect of the present invention includes a nozzle that ejects liquid, a pressure chamber that communicates with the nozzle, and a piezoelectric element that is provided for each pressure chamber, An auxiliary power source that supplies charges while collecting charges, a zeroth signal path of the zeroth voltage, and a first voltage that is higher than the zeroth voltage is applied by the auxiliary power supply. 1 signal path, a second signal path of a second voltage higher than the first voltage, a voltage of a control signal and a holding voltage of the piezoelectric element, between the piezoelectric element and the auxiliary power source, A connection path selection unit electrically connected using the 0th signal path, the first signal path, and the second signal path, wherein the connection path selection unit has a holding voltage of the piezoelectric element as the first voltage path. When the voltage drops across one voltage, the piezoelectric element and the complement After the state of being electrically connected to the power source via the first signal path and the zeroth signal path, the first signal path is electrically disconnected and the zeroth signal path is used. And transition to an electrically connected state.
上記一態様に係る液体吐出装置によれば、圧電素子の充電および放電については、基本的には電圧の切り替えで進行するので、電源電圧間で一気に行う従来構成と比較して、エネルギー効率が高くなり、省電力化を図ることができる。くわえて、放電によって圧電素子の保持電圧が第１電圧を跨いで低下するときに、第０信号経路および第１信号経路の双方が接続された状態を経て、第０信号経路のみが接続された状態に遷移する。このため、上記一態様によれば、圧電素子の保持電圧が第１電圧を跨いで低下するときに、第１信号経路のみが接続された状態を経て、第０信号経路のみが接続された状態を経る構成と比較して第１電圧近傍での段差を抑えることができる。 According to the liquid ejection device according to the aspect described above, the charging and discharging of the piezoelectric element basically proceeds by switching the voltage, so that the energy efficiency is higher than that of the conventional configuration that is performed at a time between the power supply voltages. Thus, power saving can be achieved. In addition, when the holding voltage of the piezoelectric element decreases across the first voltage due to discharge, only the 0th signal path is connected through the state where both the 0th signal path and the 1st signal path are connected. Transition to the state. For this reason, according to the above aspect, when the holding voltage of the piezoelectric element decreases across the first voltage, only the first signal path is connected after the first signal path is connected. Compared to the configuration through the first step, the step near the first voltage can be suppressed.
上記態様に係る液体吐出装置において、前記圧電素子の保持電圧が、前記第１電圧よりも予め定められた値だけ高い第１低側閾値電圧未満であるか否か、または、前記第１電圧よりも予め定められた値だけ低い第１高側閾値電圧以上であるか否か、を検出する検出部を有する構成としても良い。この構成によれば、検出部によって圧電素子の保持電圧が、第１高側閾値電圧未満であるか否か、または、第１下側閾値電圧以上であるか否か、すなわち、第１電圧を跨ぐ蓋然性が高いか否かが検出される。なお、検出部としては、圧電素子の保持電圧が第１高側閾値電圧未満であるか否かを検出する部分と、第１下側閾値電圧以上であるか否かを検出する部分とを個別に分けても良いし、一体としても良い。 In the liquid ejection apparatus according to the above aspect, whether or not the holding voltage of the piezoelectric element is less than a first low-side threshold voltage that is higher than the first voltage by a predetermined value, or from the first voltage. Also, it may be configured to include a detection unit that detects whether or not the voltage is equal to or higher than a first high-side threshold voltage that is lower by a predetermined value. According to this configuration, the detection unit determines whether the holding voltage of the piezoelectric element is less than the first high-side threshold voltage, or whether it is greater than or equal to the first lower-side threshold voltage, that is, the first voltage is It is detected whether the probability of straddling is high. As the detection unit, a part for detecting whether or not the holding voltage of the piezoelectric element is less than the first high threshold voltage and a part for detecting whether or not it is equal to or higher than the first lower threshold voltage are individually provided. It may be divided into two types or may be integrated.
上記態様に係る液体吐出装置において、前記接続経路選択部は、前記圧電素子の保持電圧が前記第１低側閾値電圧以上であって前記第１高側閾値電圧未満であるときに、前記圧電素子から前記第０信号経路および前記第１信号経路に放電される電荷を、前記制御信号の電圧に応じて制御し、前記圧電素子の保持電圧が前記第１低側閾値電圧未満であるときに、前記圧電素子から前記第０信号経路に放電される電荷を、前記制御信号の電圧に応じて制御する構成としても良い。この構成によれば、制御信号の電圧にしたがって、圧電素子に放電される電荷が制御される。 In the liquid ejection apparatus according to the aspect, the connection path selection unit may be configured such that when the holding voltage of the piezoelectric element is equal to or higher than the first low-side threshold voltage and lower than the first high-side threshold voltage, the piezoelectric element The electric charge discharged from the first signal path to the first signal path is controlled according to the voltage of the control signal, and when the holding voltage of the piezoelectric element is less than the first low-side threshold voltage, It is good also as a structure which controls the electric charge discharged to the said 0th signal path | route from the said piezoelectric element according to the voltage of the said control signal. According to this configuration, the electric charge discharged to the piezoelectric element is controlled according to the voltage of the control signal.
上記態様に係る液体吐出装置において、前記接続経路選択部は、トランジスターＡおよびトランジスターＢを含み、前記圧電素子の保持電圧が前記第１低側閾値電圧以上であって前記第１高側閾値電圧未満であるときに、前記トランジスターＡは、前記圧電素子から前記第０信号経路に放電される電荷を前記制御信号の電圧に応じて制御し、前記トランジスターＢは、前記圧電素子から前記第１信号経路に放電される電荷を前記制御信号の電圧に応じて制御し、前記圧電素子の保持電圧が前記第１低側閾値電圧未満であるときに、前記トランジスターＡは、前記圧電素子から前記第０信号経路に放電される電荷を前記制御信号の電圧に応じて制御する構成としても良い。
なお、上記態様において、所定値としては、トランジスターＡおよびトランジスターＢ例えばバイポーラトランジスターであれば、バイアス電圧に相当する電圧とし、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：電界効果トランジスター）であれば、しきい値電圧に相当する電圧とするのが好ましい。
In the liquid ejection apparatus according to the above aspect, the connection path selection unit includes a transistor A and a transistor B, and the holding voltage of the piezoelectric element is equal to or higher than the first low-side threshold voltage and lower than the first high-side threshold voltage. The transistor A controls the charge discharged from the piezoelectric element to the zeroth signal path according to the voltage of the control signal, and the transistor B controls the first signal path from the piezoelectric element. The transistor A is controlled by the piezoelectric element from the piezoelectric element when the holding voltage of the piezoelectric element is lower than the first low-side threshold voltage. It is good also as a structure which controls the electric charge discharged to a path | route according to the voltage of the said control signal.
In the above embodiment, the predetermined value may be a voltage corresponding to the bias voltage in the case of the transistor A and the transistor B, for example, a bipolar transistor, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). For example, a voltage corresponding to the threshold voltage is preferable.
上記目的の一つを達成するために、本発明の別態様に係る容量性負荷駆動回路は、容量性負荷に充電と放電とを繰り返させる容量性負荷駆動回路であって、電荷を供給する一方で電荷を回収する補助電源と、前記第０電圧の第０信号経路と、前記第０電圧よりも高い第１電圧が前記補助電源によって印加された第１信号経路と、前記第１電圧よりも高い第２電圧の第２信号経路と、制御信号の電圧と前記容量性負荷の保持電圧とに応じて、前記容量性負荷と前記補助電源との間を、前記第０信号経路、第１信号経路および前記第２信号経路を用いて電気的に接続する接続経路選択部と、を具備し、前記接続経路選択部は、前記容量性負荷の保持電圧が前記第１電圧を跨いで低下するとき、前記容量性負荷と前記補助電源との間を、前記第１信号経路および前記第０信号経路を介して電気的に接続した状態の後、前記第１信号経路を電気的に非接続にするとともに前記第０信号経路を介して電気的に接続した状態に遷移させることを特徴とする。
上記別態様に係る容量性負荷駆動回路によれば、容量性負荷の充電および放電については、基本的には電圧の切り替えで進行するので、電源電圧間で一気に行う従来構成と比較して、エネルギー効率が高くなり、省電力化を図ることができる。くわえて、放電によって圧電素子の保持電圧が第１電圧を跨いで低下するときに、第０信号経路および第１信号経路の双方が接続された状態を経て、第０信号経路のみが接続された状態に遷移する。
このため、上記別態様によれば、容量性負荷の保持電圧が第１電圧を跨いで低下するときに、第１信号経路のみが接続された状態を経て、第０信号経路のみが接続された状態を経る構成と比較して第１電圧近傍での段差を抑えることができる。
In order to achieve one of the above objects, a capacitive load driving circuit according to another aspect of the present invention is a capacitive load driving circuit that repeats charging and discharging of a capacitive load, while supplying electric charge. An auxiliary power source for recovering the electric charge, a zeroth signal path of the zeroth voltage, a first signal path to which a first voltage higher than the zeroth voltage is applied by the auxiliary power supply, and a higher voltage than the first voltage. Depending on the second signal path of the high second voltage, the voltage of the control signal and the holding voltage of the capacitive load, the 0th signal path, the first signal between the capacitive load and the auxiliary power supply And a connection path selection unit that is electrically connected using the second signal path, and the connection path selection unit is configured to reduce a holding voltage of the capacitive load across the first voltage. , The first signal between the capacitive load and the auxiliary power source. After the state of being electrically connected via the path and the 0th signal path, the first signal path is electrically disconnected and transitioned to the state of being electrically connected via the 0th signal path It is characterized by that.
According to the capacitive load driving circuit according to the other aspect, the charging and discharging of the capacitive load basically proceeds by switching the voltage. Efficiency increases and power saving can be achieved. In addition, when the holding voltage of the piezoelectric element decreases across the first voltage due to discharge, only the 0th signal path is connected through the state where both the 0th signal path and the 1st signal path are connected. Transition to the state.
For this reason, according to the other aspect, when the holding voltage of the capacitive load decreases across the first voltage, only the first signal path is connected through the state where only the first signal path is connected. A step near the first voltage can be suppressed as compared with the configuration through the state.
以下、図面を参照して本発明を実施するための形態について説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
＜印刷装置の全体構成＞
本発明の実施形態に係る印刷装置は、ホストコンピューターから供給された画像データに応じてインクを吐出することによって紙などの被記録材にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンター、すなわち液体吐出装置である。
<Overall configuration of printing apparatus>
A printing apparatus according to an embodiment of the present invention forms ink dot groups on a recording material such as paper by ejecting ink according to image data supplied from a host computer, and thereby according to the image data. Inkjet printers that print images (including characters, graphics, etc.), that is, liquid ejection devices.
図１は、印刷装置１の概略構成を示す図である。
この図に示されるように、印刷装置１は、ホストコンピューターから供給された画像データに基づいて画像の印刷のための演算処理を実行する制御ユニット１０と、複数のノズルを有する印刷ヘッド２０とを含んだ構成となっている。なお、制御ユニット１０と印刷ヘッド２０とは、フレキシブルケーブル１９０を介して電気的に接続される。また、印刷ヘッド２０は、被記録材の送り方向（副走査方向）に対してほぼ直交する方向（主走査方向）に移動可能なキャリッジ（図示省略）に搭載される。
FIG. 1 is a diagram illustrating a schematic configuration of the
As shown in this figure, the
制御ユニット１０は、主制御部１２０と、ＤＡＣ（Digital to Analog Converter）１６０と、主電源回路１８０とを含む。
主制御部１２０は、ホストコンピューターから取得した画像データに基づいて、画像展開処理や、色変換処理、インク色分版処理、ハーフトーン処理などの印刷のための演算処理を実行して、印刷ヘッド２０のノズルからインクを吐出させるための複数種類の信号を生成する。複数種類の信号には、ＤＡＣ１６０に供給されるデジタルの制御データｄＣＯＭや、後述するヘッド制御部２２０に供給される各種信号が含まれる。
なお、主制御部１２０が実行する印刷のための各演算処理の内容は、印刷装置の技術分野において周知の事項であるため、説明を省略する。また、印刷装置１としては、印刷ヘッド２０を搭載したキャリッジを主走査方向に移動させるキャリッジモーターや、被記録材を副走査方向に搬送するための搬送モーターなどを含み、また、制御ユニット１０としては、これらのモーターに駆動信号を供給する構成を含むが、同様に周知の事項であるため、説明を省略する。
The
Based on the image data acquired from the host computer, the main control unit 120 executes arithmetic processing for printing such as image development processing, color conversion processing, ink color separation processing, and halftone processing, and the print head A plurality of types of signals for ejecting ink from the 20 nozzles are generated. The plural types of signals include digital control data dCOM supplied to the
Note that the contents of each arithmetic processing for printing executed by the main control unit 120 are well-known matters in the technical field of the printing apparatus, and thus description thereof is omitted. The
ＤＡＣ１６０は、制御データｄＣＯＭをアナログの駆動信号ＣＯＭに変換して印刷ヘッド２０に供給する。
主電源回路１８０は、制御ユニット１０の各部や印刷ヘッド２０に電源電圧を供給し、特に印刷ヘッド２０に対して電源電圧としてＶＨ、Ｇを供給する。
なお、Ｇ（グランド）は接地電位であり、この説明において特に説明のない限り、電圧ゼロの基準としている。また、電圧ＶＨは、実施形態においてグランドＧに対し高位側としている。
The
The main
Note that G (ground) is a ground potential, and unless otherwise specified in this description, is a reference of zero voltage. In addition, the voltage V H is on the higher side with respect to the ground G in the embodiment.
印刷ヘッド２０には、特に図示しないが、１色または複数色のインクがインク容器から流路を介して供給される。印刷ヘッド２０は、補助電源回路５０、ヘッド制御部２２０および選択部２３０のほか、ドライバー３０と圧電素子（ピエゾ素子）４０との複数組を含む。
ヘッド制御部２２０は、主制御部１２０から供給された各種信号にしたがって選択部２３０の選択を制御するものである。
Although not specifically shown, the
The
選択部２３０は、ドライバー３０および圧電素子４０の複数組のそれぞれに対応したスイッチ２３２を有し、各スイッチ２３２の一端は互いに接続されて、制御信号ＣＯＭが共通に供給される一方、他端は、それぞれに対応するドライバー３０の入力端に接続される。各スイッチ２３２は、ヘッド制御部２２０による制御にしたがってオン／オフするとともに、オンしたときに制御信号ＣＯＭをドライバー３０に供給する一方、オフしたときに制御信号ＣＯＭを遮断する。このため、選択部２３０は、制御ユニット１０から供給される制御信号ＣＯＭをヘッド制御部２２０にしたがって選択してドライバー３０に供給することになる。説明の便宜上、制御信号ＣＯＭのうち、ヘッド制御部２２０にしたがって選択されてドライバー３０に供給される制御信号をＶinと表記する。
The
ドライバー３０は、補助電源回路５０から供給される複数の電圧と、電源電圧ＶＨ、Ｇとを用いて、選択部２３０から供給される制御信号Ｖinにしたがって圧電素子４０を駆動する。
圧電素子４０の一端は、対応するドライバー３０の出力端に接続される一方、圧電素子４０の他端はグランドＧに共通接地されている。このため、圧電素子４０に保持される電圧は、ドライバー３０の出力電圧の意味を兼ねるので、電圧Ｖoutと表記している。
補助電源回路５０は、具体的な構成については後述するが、主電源回路１８０から供給される電源電圧ＶＨ、Ｇをチャージポンプ回路によって分圧・再配分することによって、電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６および５ＶＨ／６を生成して、複数のドライバー３０にわたって共通に供給する。
The
One end of the
Although the specific configuration of the auxiliary
上述したように圧電素子４０は、印刷ヘッド２０における複数のノズルのそれぞれに対応して設けられて、その駆動によってインクを吐出させる。そこで次に、圧電素子４０への駆動によってインクを吐出させるための構成について簡単に説明する。
As described above, the
図２は、印刷ヘッド２０において、ノズル１個分に対応した吐出部４００の概略構成を示す図である。
図に示されるように吐出部４００は、圧電素子４０と振動板４２１とキャビティ（圧力室）４３１とリザーバー４４１とノズル４５１とを含む。このうち、振動板４２１は、図において上面に設けられた圧電素子４０によって変形して、インクが充填されるキャビティ４３１の内部容積を拡大／縮小させる。ノズル４５１は、キャビティ４３１に連通する開口部である。
FIG. 2 is a diagram illustrating a schematic configuration of the
As shown in the figure, the
この図で示される圧電素子４０は、一般にユニモルフ（モノモルフ）型と呼ばれ、圧電体４０１を一対の電極４１１、４１２で挟んだ構造である。この構造の圧電体４０１にあっては、電極４１１、４１２の間に印加された電圧に応じて、電極４１１、４１２、振動板４２１とともに図において中央部分が両端部分に対して上下方向に撓む。ここで、上方向に撓めば、キャビティ４３１の内部容積が拡大するので、インクがリザーバー４４１から引き込まれる一方、下方向に撓めば、キャビティ４３１の内部容積が拡大するので、インクがノズル４５１から吐出される。
なお、圧電素子４０は、ユニモルフ型に限らず、バイモルフ型や積層型など、圧電素子４０を変形させてインクのような液体を吐出させることができる型であれば良い。
The
The
図３は、印刷ヘッド２０に供給される制御信号ＣＯＭ等の一例を示す図である。
この図に示されるように、制御信号ＣＯＭは、圧電素子４０を駆動する信号の最小単位である駆動パルスＰＣＯＭ１からＰＣＯＭ４までが印刷周期Ｔａにおいて時系列的に連続している。なお、制御信号ＣＯＭは、実際には、当該印刷周期Ｔａを１周期とした繰り返し波形である。
この印刷期間Ｔａにおいて、最初の１番目の期間Ｔ１には駆動パルスＰＣＯＭ１が位置し、次の２番目の期間Ｔ２には駆動パルスＰＣＯＭ２が位置し、３番目の期間Ｔ３には駆動パルスＰＣＯＭ３が位置し、４番目の期間Ｔ４には駆動パルスＰＣＯＭ４が位置している。
FIG. 3 is a diagram illustrating an example of the control signal COM and the like supplied to the
As shown in this figure, in the control signal COM, drive pulses PCOM1 to PCOM4, which are the minimum units of signals for driving the
In the printing period Ta, the driving pulse PCOM1 is located in the first first period T1, the driving pulse PCOM2 is located in the next second period T2, and the driving pulse PCOM3 is located in the third period T3. In the fourth period T4, the drive pulse PCOM4 is located.
本実施形態において駆動パルスＰＣＯＭ２、ＰＣＯＭ３とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子４０に供給されたとすれば、ノズルから所定量の、例えば中程度の量のインクがそれぞれ吐出させる波形である。また、駆動パルスＰＣＯＭ４は、駆動パルスＰＣＯＭ２（ＰＣＯＭ３）とは異なる波形となっており、仮に駆動パルスＰＣＯＭ４が圧電素子４０に供給されたとすれば、ノズルから上記所定量よりも少ない量のインクが吐出される波形である。なお、駆動パルスＰＣＯＭ１は、ノズルの開口部付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に駆動パルスＰＣＯＭ１が圧電素子４０に供給されても、ノズルからインク滴が吐出されない。
In this embodiment, the drive pulses PCOM2 and PCOM3 have substantially the same waveform, and if each is supplied to the
一方、主制御部１２０から供給される各種信号には、ノズルから吐出させるインク量（階調）を画素毎に規定する２ビットの印字データや、印刷周期Ｔａの開始タイミングを規定するパルス、期間Ｔ２、Ｔ３、Ｔ４の開始タイミングを規定するパルスなどが供給される。
ヘッド制御部２２０は、主制御部１２０から供給された各種信号にしたがって、制御信号ＣＯＭをドライバー３０ごとに次のように選択して制御信号Ｖinとして供給する。
On the other hand, various signals supplied from the main control unit 120 include 2-bit print data that defines the ink amount (gradation) to be ejected from the nozzle for each pixel, and pulses and periods that define the start timing of the printing cycle Ta. Pulses that define the start timing of T2, T3, and T4 are supplied.
The
図３は、２ビットの印字データに対して、制御信号ＣＯＭが、ヘッド制御部２２０および選択部２３０によってどのように選択されて制御信号Ｖinとして供給されるかについても示している。
FIG. 3 also shows how the control signal COM is selected by the
詳細には、あるノズルに対応する印字データが例えば（１１）のとき、ヘッド制御部２２０は、当該ノズルに対応するスイッチ２３２を、期間Ｔ２、Ｔ３においてオンさせる。このため、制御信号ＣＯＭのうち、駆動パルスＰＣＯＭ２、ＰＣＯＭ３が選択されて、制御信号Ｖinとなる。後述するようにドライバー３０は、制御信号Ｖinの電圧に追従するように電圧Ｖoutを出力して当該ノズルに対応する圧電素子４０を駆動する。このため、当該ノズルからそれぞれに対応した中程度の量のインクが２回にわけて吐出される。したがって、被記録材上ではそれぞれのインクが着弾して合体する結果、大ドットが形成される。
また、あるノズルに対応する印字データが（０１）のとき、ヘッド制御部２２０は、当該ノズルに対応するスイッチ２３２を、期間Ｔ３、Ｔ４においてオンさせる。このため、制御信号ＣＯＭのうち、駆動パルスＰＣＯＭ３、ＰＣＯＭ４が選択されて、制御信号Ｖinとなる。制御信号Ｖinに追従した電圧Ｖoutによって圧電素子４０が駆動されるので、当該ノズルからそれぞれに対応して中程度および小程度の量のインクが２回にわけて吐出される。したがって、被記録材上ではそれぞれのインクが着弾して合体する結果、中ドットが形成される。
Specifically, when the print data corresponding to a certain nozzle is, for example, (11), the
When the print data corresponding to a certain nozzle is (01), the
一方、あるノズルに対応する印字データが（１０）のとき、ヘッド制御部２２０は、当該ノズルに対応するスイッチ２３２を、期間Ｔ４においてのみオンさせる。このため、制御信号ＣＯＭのうち、駆動パルスＰＣＯＭ４が選択されて、制御信号Ｖinとなる。制御信号Ｖinに追従した電圧Ｖoutによって圧電素子４０が駆動されるので、当該ノズルから小程度の量のインクが１回だけ吐出される。したがって、被記録材上では小ドットが形成される。
そして、あるノズルに対応する印字データが（００）であれば、ヘッド制御部２２０は、当該ノズルに対応するスイッチ２３２を期間Ｔ１においてのみオンさせる。このため、制御信号ＣＯＭのうち、駆動パルスＰＣＯＭ１が選択されて、制御信号Ｖinとなる。制御信号Ｖinに追従した電圧Ｖoutによって圧電素子４０が駆動されるが、期間Ｔ１においてノズルの開口部付近のインクが微振動するのみである。したがって、インクは吐出されないので、被記録材上ではドットが形成されない、すなわち非記録となる。
このような印字データに応じて制御信号ＣＯＭを選択して制御信号Ｖinとして供給することによって、大ドット、中ドット、小ドットおよび非記録の４階調が表現される。
なお、このような選択動作は、ノズル毎に同時並行的において実行される。また、図３に示した波形等は、あくまでも一例である。
On the other hand, when the print data corresponding to a certain nozzle is (10), the
If the print data corresponding to a certain nozzle is (00), the
By selecting the control signal COM according to such print data and supplying it as the control signal Vin, four gradations of large dots, medium dots, small dots and non-recording are expressed.
Note that such a selection operation is executed in parallel for each nozzle. Further, the waveforms and the like shown in FIG. 3 are merely examples.
図４は、印刷装置１において１組のドライバー３０および圧電素子４０に着目したときの要部構成を示すブロック図である。
ドライバー３０に供給される制御信号Ｖinは、ＤＡＣ１６０によって変換された駆動信号ＣＯＭを、当該ドライバー３０に対応するスイッチ２３２のオンによって抜き出した信号である。このため、制御信号Ｖinは、ドライバー３０の前段である主制御部１２０、ＤＡＣ１６０、選択部２３０（スイッチ２３２）を１つのブロックとした制御信号生成部１５から当該ドライバー３０に供給される、ということができる。
FIG. 4 is a block diagram illustrating a configuration of a main part when paying attention to one set of
The control signal Vin supplied to the
一方、補助電源回路５０（補助電源）は、電源電圧ＶＨ、Ｇから電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６および５ＶＨ／６を生成してドライバー３０に供給し、ドライバー３０は、電源電圧ＶＨ、Ｇと、電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６とを用いて、制御信号Ｖinの電圧に追従する電圧Ｖoutを圧電素子４０に供給する点については上述した通りである。また、電圧ＶＨ／６は、補助電源回路５０からドライバー３０に電源配線５１１を介して供給され、同様に、電圧２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６は、電源配線５１２、５１３、５１４、５１５を介して供給される。
なお、図４において括弧書で記載されているように、ドライバー３０が接続経路選択部に相当する。また、電圧ＶＨ／６、２ＶＨ／６、…のそれぞれを第１電圧、第２電圧、…としたときに、電源配線５１１、５１２、…のそれぞれが第１信号経路、第２信号経路、…に相当する。このため、便宜的にグランドＧの電圧ゼロが第０電圧となり、グランドＧを第０信号経路となる。
On the other hand, the auxiliary power supply circuit 50 (auxiliary power), the power supply voltage V H, the
Note that, as described in parentheses in FIG. 4, the
＜ドライバー＞
圧電素子４０は、印刷ヘッド２０における複数のノイズルの各々に対応して設けられるとともに、各々が組となるドライバー３０によって駆動される。
<Driver>
The
図５は、１個の圧電素子４０を駆動するドライバー３０の構成の一例を示す図である。
この図に示されるように、ドライバー３０は、オペアンプ３２と、単位回路３４ａ〜３４ｆと、コンパレーター３８ａｕ、３８ａｄ、３８ｂｕ、３８ｂｄ、３８ｃｕ、３８ｃｄ、３８ｄｕ、３８ｄｄ、３８ｅｕ、３８ｅｄとを含み、制御信号Ｖinにしたがって圧電素子４０を駆動する構成となっている。
ドライバー３０は、電圧ゼロを含めると、７種類の電圧、詳細には低い順に電圧ゼロ（グランドＧ）、ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６、ＶＨを用いる。
このうち、電圧ゼロおよび電圧ＶＨを除いた５種類の電圧は、それぞれ電源配線５１１、５１２、５１３、５１４、５１５を介して補助電源回路５０から供給される。
FIG. 5 is a diagram illustrating an example of the configuration of the
As shown in this figure, the
The
Of these, five types of voltages excluding the voltage zero and the voltage VH are supplied from the auxiliary
ドライバー３０の入力端であるオペアンプ３２の入力端（＋）には、選択部２３０から出力される制御信号Ｖinが供給される。オペアンプ３２の出力信号は、単位回路３４ａ〜３４ｆにそれぞれ供給されるとともに、抵抗Ｒfを介してオペアンプ３２の入力端（−）に負帰還され、さらに抵抗Ｒinを介してグランドＧに接地される。このため、オペアンプ３２は、制御信号Ｖinを（１＋Ｒf／Ｒin）倍に非反転増幅することになる。
オペアンプ３２の電圧増幅率は、抵抗Ｒf、Ｒinによって設定することができるが、便宜上、以降においてはＲfをゼロとし、Ｒinを無限大とする。すなわち、以降においては、オペアンプ３２の電圧増幅率を「１」に設定して、制御信号Ｖinがそのまま単位回路３４ａ〜３４ｆに供給されるものとして説明する。なお、電圧増幅率が「１」以外であっても良い。
The control signal Vin output from the
The voltage amplification factor of the
単位回路３４ａ〜３４ｆは、上記７種類の電圧のうち、互いに隣り合う２つの電圧に対応して電圧の低い順に設けられる。詳細には、単位回路３４ａは電圧ゼロおよび電圧ＶＨ／６に対応し、単位回路３４ｂは電圧ＶＨ／６および電圧２ＶＨ／６に対応し、単位回路３４ｃは電圧２ＶＨ／６および電圧３ＶＨ／６に対応し、単位回路３４ｄは電圧３ＶＨ／６および電圧４ＶＨ／６に対応し、単位回路３４ｅは電圧４ＶＨ／６および電圧５ＶＨ／６に対応し、単位回路３４ｆは電圧５ＶＨ／６および電圧ＶＨに対応して設けられる。
The
単位回路３４ａ〜３４ｆの回路構成は互いに同じであり、レベルシフター３６ａ〜３６ｆのいずれか対応するもの１つと、バイポーラ型のＮＰＮ型のトランジスター３４１とＰＮＰ型のトランジスター３４２とを含む。
なお、単位回路３４ａ〜３４ｆについて、特定せずに一般的に説明するときには、単に符号を「３４」として説明し、同様に、レベルシフター３６ａ〜３６ｆについて、特定せずに一般的に説明するときには、単に符号を「３６」として説明する。
The
When the
レベルシフター３６は、イネーブル（enable）状態とディセーブル（disable）状態とのいずれかの状態をとる。詳細には、レベルシフター３６は、丸印が付された負制御端に供給される信号がＬレベルであって、かつ、丸印が付されていない正制御端に供給される信号がＨレベルであるときに、イネーブル状態になり、それ以外のときは、ディセーブル状態となる。 The level shifter 36 takes one of an enable state and a disable state. Specifically, in the level shifter 36, the signal supplied to the negative control end with a circle is L level, and the signal supplied to the positive control end with no circle is H level. Is in the enabled state, otherwise it is in the disabled state.
後述するように上記７種類の電圧のうち、電圧ゼロおよび電圧ＶＨを除いた５種類の電圧のそれぞれには、コンパレーターのペアが関連している。詳細には、コンパレーターの符号３８の直後の第１番目の符号ａ〜ｅは、それがａであれば電圧ＶＨ／６に、ｂ〜ｅであれば、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６に関連していることを示している。例えばコンパレーター３８ａｄ、３８ａｕのペアは電圧ＶＨ／６に関連し、また例えばコンパレーター３８ｂｄ、３８ｂｕのペアは電圧２ＶＨ／６に関連していることを示している。
さらに、コンパレーターのペアのそれぞれは、関連した電圧よりもαだけ低位の下側閾値電圧に対応しているものと、αだけ高位の高側閾値電圧に対応しているものとである。すなわち、コンパレーターの符号３８の第２番目の符号ｄ、ｕは、それがｄであれば下側閾値電圧に対応していることを示し、ｕであれば高側閾値電圧に対応していることを示している。
したがって、例えばコンパレーター３８ａｕは、電圧ＶＨ／６よりもαだけ高位の高側閾値電圧に対応していることを示し、コンパレーター３８ｂｄは、電圧２ＶＨ／６よりもαだけ低位の低側閾値電圧に対応していることを示している。
なお、レベルシフターについて、特定せずに一般的に説明するときには、符号を省略して説明することにする。
Among the seven types of voltage as described later, each of the five voltages excluding the zero voltage and the voltage V H, the pair of the comparator is associated. Specifically, the first th code a~e immediately after the sign 38 of the comparator is that it the voltage V H / 6 if a, if b~e, 2V H / 6,3V H / to 6,4V H / 6,5V H / 6 indicates that it is relevant. For example, a pair of comparators 38ad, 38au is associated with voltage V H / 6, and a pair of comparators 38bd, 38bu is associated with voltage 2V H / 6, for example.
Further, each pair of comparators corresponds to a lower threshold voltage that is lower by α than the associated voltage and one that corresponds to a higher threshold voltage that is higher by α. That is, the second sign d, u of the sign 38 of the comparator indicates that if it is d, it corresponds to the lower threshold voltage, and if it is u, it corresponds to the higher threshold voltage. It is shown that.
Therefore, for example, the comparator 38au indicates that it corresponds to a higher threshold voltage that is higher by α than the voltage V H / 6, and the comparator 38bd has a lower side that is lower by α than the voltage 2V H / 6. It shows that it corresponds to the threshold voltage.
The level shifter will be described by omitting the reference numerals when it is generally described without being specified.
一方、ある単位回路３４に着目したとき、当該単位回路３４におけるレベルシフター３６の負制御端には、当該単位回路３４に対応した高位側電圧よりもαだけ高位の高側閾値電圧に対応したコンパレーターの出力信号が供給され、当該レベルシフター３６の正制御端には、当該単位回路３４に対応した低位側電圧よりもαだけ低位の低側閾値電圧に対応したコンパレーターの出力信号が供給される。例えば単位回路３４ｂは、電圧ＶＨ／６および電圧２ＶＨ／６に対応している。このため、当該単位回路３４ｂにおけるレベルシフター３６ｂの負制御端には、高位側の電圧２ＶＨ／６の高側閾値電圧に対応したコンパレーター３８ｂｕの出力信号が供給され、当該レベルシフター３６ｂの正制御端には、低位側の電圧ＶＨ／６の下側閾値電圧に対応したコンパレーター３８ａｄの出力信号が供給される。
ただし、単位回路３４ｆにおけるレベルシフター３６ｆの負制御端はＬレベルに相当する電圧ゼロのグランドＧに接地される一方、単位回路３４ａにおけるレベルシフター３６ａの正制御端は、Ｈレベルに相当する電圧ＶＨを供給する電源配線５１６に接続される。なお、単位回路３４ａにおけるレベルシフター３６ａの負制御端には、電圧ＶＨ／６の高側閾値電圧に対応しているコンパレーター３８ａｕの出力信号が供給されている。
On the other hand, when attention is paid to a certain unit circuit 34, a negative control terminal of the level shifter 36 in the unit circuit 34 has a comparator corresponding to a higher threshold voltage that is higher by α than the higher voltage corresponding to the unit circuit 34. The output signal of the comparator is supplied, and the output signal of the comparator corresponding to the lower threshold voltage lower by α than the lower voltage corresponding to the unit circuit 34 is supplied to the positive control terminal of the level shifter 36. The For example, the
However, the negative control terminal of the
レベルシフター３６は、イネーブル状態では、入力された制御信号Ｖinの電圧をマイナス方向に所定値だけシフトさせてトランジスター３４１のベース端子に供給する一方、制御信号Ｖinの電圧をプラス方向に所定値だけシフトさせてトランジスター３４２のベース端子に供給する。レベルシフター３６は、ディセーブル状態では、制御信号Ｖinにかかわらず、トランジスター３４１をオフさせる電圧、例えば電圧ＶＨを当該トランジスター３４１のベース端子に供給するとともに、トランジスター３４２をオフさせる電圧、例えば電圧ゼロを当該トランジスター３４２のベース端子に供給する。
なお、本実施形態において所定値としては、エミッタ端子に電流が流れ始めるベース・エミッタ間の電圧（バイアス電圧、約０．６ボルト）としている。すなわち、レベルシフター３６における所定値は、トランジスター３４１、３４２の特性に応じて定められる性質ものである。また、後述するように所定値としてはバイアス電圧以外に設定しても良い。
In the enabled state, the level shifter 36 shifts the voltage of the input control signal Vin in the minus direction by a predetermined value and supplies it to the base terminal of the
In the present embodiment, the predetermined value is a base-emitter voltage (bias voltage, approximately 0.6 volts) at which current starts to flow through the emitter terminal. That is, the predetermined value in the level shifter 36 has a property determined according to the characteristics of the
ある単位回路３４におけるトランジスター３４１のコレクタ端子は、当該単位回路３４に対応する２電圧のうち、高位側電圧を供給する電源配線に接続され、トランジスター３４２のコレクタ端子は、低位側電圧を供給する電源配線に接続される。例えば、電圧ゼロおよび電圧ＶＨ／６に対応する単位回路３４ａでは、トランジスター３４１のコレクタ端子が電圧ＶＨ／６を供給する電源配線５１１に接続され、トランジスター３４２のコレクタ端子が電圧ゼロのグランドＧに接地される。また例えば、電圧ＶＨ／６および電圧２ＶＨ／６に対応する単位回路３４ｂでは、トランジスター３４１のコレクタ端子が電圧２ＶＨ／６を供給する電源配線５１２に接続され、トランジスター３４２のコレクタ端子が電圧ＶＨ／６を供給する電源配線５１１に接続される。なお、電圧５ＶＨ／６および電圧ＶＨに対応する単位回路３４ｆでは、トランジスター３４１のコレクタ端子が電圧ＶＨを供給する電源配線５１６に接続され、トランジスター３４２のコレクタ端子が電圧５ＶＨ／６を供給する電源配線５１５に接続される。
The collector terminal of the
一方、単位回路３４ａ〜３４ｆにおいてトランジスター３４１、３４２の各エミッタ端子は、圧電素子４０の一端に共通接続される。このため、上述したようにトランジスター３４１、３４２の各エミッタ端子の共通接続点が、ドライバー３０の出力端として圧電素子４０の一端に接続されることになる。
On the other hand, the emitter terminals of the
コンパレーターのペアは、７種類の電圧のうち、電圧ゼロおよび電圧ＶＨを除いた５種類の電圧のそれぞれに関連し、各ペアは、関連した電圧よりもαだけ低位の下側閾値電圧に対応したコンパレーターと、αだけ高位の高側閾値電圧に対応したコンパレーターとで構成される。
各コンパレーターは、２つの入力端を有し、このうち、一端には自身に対応付けられた閾値電圧が供給され、他端には、トランジスター３４１、３４２の各エミッタ端子および圧電素子４０の一端の接続部分における電圧Ｖoutが供給される。
各コンパレーターは、入力端における他端の電圧Ｖoutが一端の閾値電圧以上であればＨレベルとし、電圧Ｖoutが一端の閾値電圧未満であればＬレベルとした信号を出力する。具体的には例えばコンパレーター３８ａｄは、電圧Ｖoutが閾値電圧（ＶＨ／６−α）以上であればＨレベルとし、閾値電圧（ＶＨ／６−α）未満であればＬレベルとした信号を出力する。また例えば、コンパレーター３８ｂｕは、電圧Ｖoutが電圧（２ＶＨ／６＋α）以上であればＨレベルとし、電圧（２ＶＨ／６＋α）未満であればＬレベルとした信号を出力する。なお、各コンパレーターの出力信号の供給先は、すでに説明した通りである。
また、図５においては、各コンパレーターの入力端の一端には、自身に対応付けられた電圧が供給されているかのように図示されているが、実際には、入力端の一端に供給された電圧を内部でαだけレベルシフトするとともに、レベルシフトした電圧を閾値電圧として電圧Ｖoutと比較する構成となっている（後述する図２０、図２１においても同じ）。
A pair of comparators is associated with each of five of the seven voltages except voltage zero and voltage V H , and each pair has a lower threshold voltage that is α lower than the associated voltage. It is composed of a corresponding comparator and a comparator corresponding to a high threshold voltage that is higher by α.
Each comparator has two input terminals, one of which is supplied with a threshold voltage associated with itself, and the other terminal is connected to each emitter terminal of the
Each comparator outputs a signal that is at the H level if the voltage Vout at the other end at the input end is equal to or higher than the threshold voltage at one end, and is at the L level if the voltage Vout is less than the threshold voltage at one end. The comparator 38ad example Specifically, if the voltage Vout the threshold voltage (V H / 6-α) or more as the H level, and the threshold voltage (V H / 6-α) is less than L-level signal Is output. Further, for example, comparator 38bu, the voltage Vout is set to the H level if the voltage (2V H / 6 + α) or more, and outputs an L level signal is less than the voltage (2V H / 6 + α) . The supply destination of the output signal of each comparator is as described above.
In FIG. 5, one end of each comparator input terminal is shown as if a voltage associated with itself is supplied, but in reality, it is supplied to one end of the input terminal. The voltage is internally level-shifted by α and compared with the voltage Vout using the level-shifted voltage as a threshold voltage (the same applies to FIGS. 20 and 21 described later).
次に、ドライバー３０の動作について説明する。
まず、圧電素子４０で保持された電圧Ｖoutに対して、レベルシフター３６ａ〜３６ｆがどのような状態になるのかについて検討する。
Next, the operation of the
First, the state of the
図６は、レベルシフター３６ａ〜３６ｆが電圧Ｖoutに対してイネーブル状態となる電圧の範囲を示す図である。
電圧Ｖoutが電圧ゼロ以上閾値電圧（ＶＨ／６−α）未満であるＤ１状態において、コンパレーターの出力信号はすべてＬレベルとなる。このため、Ｄ１状態では、レベルシフター３６ａのみがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが閾値電圧（ＶＨ／６−α）以上閾値電圧（ＶＨ／６＋α）未満であるＤ２状態において、コンパレーター３８ａｄの出力信号だけがＨレベルとなり、他のコンパレーターの出力信号はＬレベルとなる。したがって、Ｄ２状態では、レベルシフター３６ａ、３６ｂがともにイネーブル状態になり、他のレベルシフター３６ｃ〜３６ｆはディセーブル状態になる。
FIG. 6 is a diagram illustrating a voltage range in which the
In the D1 state where the voltage Vout is equal to or higher than the voltage zero and lower than the threshold voltage (V H / 6−α), all output signals of the comparators are L level. Therefore, in the D1 state, only the
In the D2 state where the voltage Vout is greater than or equal to the threshold voltage ( VH / 6-α) and less than the threshold voltage ( VH / 6 + α), only the output signal of the comparator 38ad becomes H level, and the output signals of the other comparators are L Become a level. Therefore, in the D2 state, the
電圧Ｖoutが閾値電圧（ＶＨ／６＋α）以上閾値電圧（２ＶＨ／６−α）未満であるＤ３状態において、コンパレーター３８ａｄ、３８ａｕの出力信号がともにＨレベルとなり、他のコンパレーターの出力信号はＬレベルとなる。したがって、Ｄ３状態では、レベルシフター３６ｂだけがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが閾値電圧（２ＶＨ／６−α）以上閾値電圧（２ＶＨ／６＋α）未満であるＤ４状態において、コンパレーター３８ａｄ、３８ａｕ、３８ｂｄの出力信号がＨレベルとなり、他のコンパレーターの出力信号はＬレベルとなる。したがって、Ｄ４状態では、レベルシフター３６ｂ、３６ｃがともにイネーブル状態になり、他のレベルシフター３６ａ、３６ｄ〜３６ｆはディセーブル状態になる。
In the D3 state is less than the voltage Vout the threshold voltage (V H / 6 + α) than the threshold voltage (2V H / 6-α) , comparator 38Ad, the output signal of 38au both attain an H level, the output signal of the other comparator Becomes L level. Accordingly, in the D3 state, only the
In D4 state is less than the voltage Vout the threshold voltage (2V H / 6-α) equal to or higher than the threshold voltage (2V H / 6 + α) , the comparator 38ad, 38au, the output signal of the 38bd becomes H level, the other comparator output The signal becomes L level. Accordingly, in the D4 state, the
以降詳細については省略するが、Ｄ５状態からＤ１１状態まで、コンパレーターの出力信号は、閾値電圧が低いものの順にＨレベルとなる。
このため、電圧Ｖoutが閾値電圧（２ＶＨ／６＋α）以上閾値電圧（３ＶＨ／６−α）未満のＤ５状態では、レベルシフター３６ｃだけがイネーブル状態になり、他のレベルシフター３６ａ、３６ｂ、３６ｄ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが閾値電圧（３ＶＨ／６−α）以上閾値電圧（３ＶＨ／６＋α）未満のＤ６状態では、レベルシフター３６ｃ、３６ｄがともにイネーブル状態になり、他のレベルシフター３６ａ、３６ｂ、３６ｅ、３６ｆはディセーブル状態になる。
電圧Ｖoutが閾値電圧（３ＶＨ／６＋α）以上閾値電圧（４ＶＨ／６−α）未満のＤ７状態では、レベルシフター３６ｄだけがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｃ、３６ｅ、３６ｆはディセーブル状態になる。
電圧Ｖoutが閾値電圧（４ＶＨ／６−α）以上閾値電圧（４ＶＨ／６＋α）未満のＤ８状態では、レベルシフター３６ｄ、３６ｅがともにイネーブル状態になり、他のレベルシフター３６ａ〜３６ｃ、３６ｆはディセーブル状態になる。
電圧Ｖoutが閾値電圧（４ＶＨ／６＋α）以上閾値電圧（５ＶＨ／６−α）未満のＤ９状態では、レベルシフター３６ｅだけがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｄ、３６ｆはディセーブル状態になる。
電圧Ｖoutが閾値電圧（５ＶＨ／６−α）以上閾値電圧（５ＶＨ／６＋α）未満のＤ１０状態では、レベルシフター３６ｅ、３６ｆがともにイネーブル状態になり、他のレベルシフター３６ａ〜３６ｄはディセーブル状態になる。
電圧Ｖoutが閾値電圧（５ＶＨ／６＋α）以上閾値電圧ＶＨ未満のＤ１１状態では、レベルシフター３６ｆだけがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｅはディセーブル状態になる。
なお、Ｄ１状態からＤ１１状態までについては電圧Ｖoutで規定しているが、これは、圧電素子４０に保持（蓄積）された電荷の状態と言い換えることができる。
Although not described in detail later, the output signal of the comparator becomes H level in the order of the lowest threshold voltage from the D5 state to the D11 state.
Therefore, in the D5 state in which the voltage Vout is equal to or higher than the threshold voltage (2V H / 6 + α) and lower than the threshold voltage (3V H / 6−α), only the
In the D6 state where the voltage Vout is greater than or equal to the threshold voltage (3V H / 6−α) and less than the threshold voltage (3V H / 6 + α), the
In the D7 state in which the voltage Vout is greater than or equal to the threshold voltage (3V H / 6 + α) and less than the threshold voltage (4V H / 6−α), only the
In the D8 state where the voltage Vout is greater than or equal to the threshold voltage (4V H / 6−α) and less than the threshold voltage (4V H / 6 + α), the
In the D9 state where the voltage Vout is equal to or higher than the threshold voltage (4V H / 6 + α) and lower than the threshold voltage (5V H / 6−α), only the
The D10 state of less than the voltage Vout the threshold voltage (5V H / 6-α) equal to or higher than the threshold voltage (5V H / 6 + α) , the
In the D11 state where the voltage Vout is equal to or higher than the threshold voltage (5V H / 6 + α) and lower than the threshold voltage V H , only the
The voltage from the D1 state to the D11 state is defined by the voltage Vout, which can be rephrased as the state of charges held (accumulated) in the
さて、例えば上記Ｄ１状態においてレベルシフター３６ａがイネーブル状態のとき、当該レベルシフター３６ａは、制御信号Ｖinをマイナス方向に所定値だけレベルシフトした電圧信号を単位回路３４ａにおけるトランジスター３４１のベース端子に供給し、制御信号Ｖinをプラス方向に所定値だけレベルシフトした電圧信号を当該単位回路３４ａにおけるトランジスター３４２のベース端子に供給する。
For example, when the
ここで、制御信号Ｖinの電圧が電圧Ｖout（エミッタ端子同士の接続点電圧）よりも高いとき、その差（ベース・エミッタ間の電圧、厳密にいえばベース・エミッタ間の電圧から所定値だけ減じた電圧）に応じた電流がトランジスター３４１のコレクタ端子からエミッタ端子に流れる。このため、電圧Ｖoutが徐々に上昇して制御信号Ｖinの電圧に近づき、やがて電圧Ｖoutが制御信号Ｖinの電圧に一致すると、その時点でトランジスター３４１に流れていた電流がゼロになる。
Here, when the voltage of the control signal Vin is higher than the voltage Vout (connection voltage between the emitter terminals), the difference (the voltage between the base and the emitter, strictly speaking, the voltage between the base and the emitter is reduced by a predetermined value. Current corresponding to the voltage) flows from the collector terminal of the
一方、Ｄ１状態において制御信号Ｖinの電圧が電圧Ｖoutよりも低いとき、その差に応じた電流がトランジスター３４２のエミッタ端子からコレクタ端子に流れる。このため、電圧Ｖoutが徐々に低下して制御信号Ｖinの電圧に近づき、やがて電圧Ｖoutが制御信号Ｖinの電圧に一致すると、その時点でトランジスター３４２に流れる電流がゼロになる。
したがって、Ｄ１状態において、電圧Ｖoutを制御信号Ｖinに一致させるような制御が実行されることになる。
On the other hand, when the voltage of the control signal Vin is lower than the voltage Vout in the D1 state, a current corresponding to the difference flows from the emitter terminal of the
Therefore, in the D1 state, control is performed so that the voltage Vout matches the control signal Vin.
Ｄ１状態において、単位回路３４ａ以外の単位回路３４ｂ〜３４ｆでは、レベルシフター３６がディセーブル状態となるので、トランジスター３４１のベース端子には電圧ＶＨが供給され、トランジスター３４２のベース端子には電圧ゼロが供給される。このため、Ｄ１状態において、単位回路３４ｂ〜３４ｆでは、トランジスター３４１、３４２がオフするので、電圧Ｖoutの制御には関与しないことになる。
ここでは、Ｄ１状態であるときについて説明しているが、Ｄ３状態、Ｄ５状態、Ｄ７状態、Ｄ９状態、Ｄ１１状態についても同様な動作となる。詳細には、圧電素子４０で保持された電圧Ｖoutに応じて、単位回路３４ａ〜３４ｆのいずれか１つが有効になるとともに、有効になった単位回路のトランジスター３４１、３４２が電圧Ｖoutを制御信号Ｖinに一致させるように制御する。
In the D1 state, in the
Here, the case of the D1 state has been described, but the same operation is performed for the D3 state, the D5 state, the D7 state, the D9 state, and the D11 state. Specifically, according to the voltage Vout held by the
次にＤ２状態について説明する。上記Ｄ２状態においてレベルシフター３６ａ、３６ｂがともにイネーブル状態のとき、レベルシフター３６ａは、制御信号Ｖinをマイナス方向に所定値だけレベルシフトした電圧信号を単位回路３４ａにおけるトランジスター３４１のベース端子に供給し、制御信号Ｖinをプラス方向に所定値だけレベルシフトした電圧信号を当該単位回路３４ａにおけるトランジスター３４２のベース端子に供給する。ここまでは、Ｄ１状態と同様であるが、Ｄ２状態ではさらに、レベルシフター３６ｂが、制御信号Ｖinをマイナス方向に所定値だけレベルシフトした電圧信号を単位回路３４ｂにおけるトランジスター３４１のベース端子に供給し、制御信号Ｖinをプラス方向に所定値だけレベルシフトした電圧信号を当該単位回路３４ｂにおけるトランジスター３４２のベース端子に供給する。
Next, the D2 state will be described. When the
ここで、Ｄ２状態において制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、その差に応じた電流が単位回路３４ａにおけるトランジスター３４１のコレクタ端子からエミッタ端子に流れるとともに、単位回路３４ｂにおけるトランジスター３４１のコレクタ端子からエミッタ端子に流れる。すなわち、Ｄ２状態において制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、２つのトランジスター３４１によって圧電素子４０に向けて電流が流れる。このため、電圧Ｖoutが徐々に上昇して制御信号Ｖinの電圧に近づき、やがて電圧Ｖoutが制御信号Ｖinの電圧に一致すると、その時点で２つのトランジスター３４１に流れていた電流がゼロになる。
したがって、Ｄ２状態においても、電圧Ｖoutを制御信号Ｖinに一致させるような制御が実行されることになる。
Here, when the voltage of the control signal Vin is higher than the voltage Vout in the D2 state, a current corresponding to the difference flows from the collector terminal of the
Therefore, even in the D2 state, control is performed so that the voltage Vout matches the control signal Vin.
Ｄ２状態においてレベルシフター３６ａによって制御信号Ｖinをマイナス方向にレベルシフトされた電圧は、すなわち単位回路３４ａにおけるトランジスター３４１のベース端子に供給される電圧は、当該トランジスター３４１のコレクタ端子の電圧ＶＨに近い。Ｄ２状態において、制御信号Ｖinの上昇に対して電圧Ｖoutを一致させる制御が実行される結果、制御信号Ｖinの電圧と電圧Ｖoutとが近接したとき、単位回路３４ａにおけるトランジスター３４１のベース・エミッタ間の電圧は、非常に小さくなる。このため、単位回路３４ａにおけるトランジスター３４１の単体だけでみれば、電流がエミッタ端子から（圧電素子４０に向けて）流れ出しにくい状況にある、ということができる。
ただし、本実施形態では、Ｄ２状態においてはレベルシフター３６ａだけでなくレベルシフター３６ｂもイネーブル状態にある。Ｄ２状態においてレベルシフター３６ｂによって制御信号Ｖinをマイナス方向にレベルシフトされた電圧は、すなわち単位回路３４ｂにおけるトランジスター３４１のベース端子に供給される電圧は、当該トランジスター３４１のコレクタ端子の電圧２ＶＨ／６とは離れている上に、当該トランジスター３４１のベース・エミッタ間の電圧についても、単位回路３４ａのトランジスター３４１と比較して大きい。このため、単位回路３４ｂにおけるトランジスター３４１では、単位回路３４ａにおけるトランジスター３４１と比較して、電流が流れ出しやすい状況にある、ということができる。
Voltage control signal Vin by the
However, in the present embodiment, not only the
一方、Ｄ２状態においてレベルシフター３６ｂによって制御信号Ｖinをプラス方向にレベルシフトされた電圧は、すなわち単位回路３４ｂにおけるトランジスター３４２のベース端子に供給される電圧は、当該トランジスター３４２のコレクタ端子の電圧ＶＨに近い。Ｄ２状態において、制御信号Ｖinの下降に対して電圧Ｖoutを一致させる制御が実行される結果、制御信号Ｖinの電圧と電圧Ｖoutとが近接したとき、単位回路３４ｂにおけるトランジスター３４２のベース・エミッタ間の電圧は、非常に小さくなる。このため、単位回路３４ｂにおけるトランジスター３４２の単体だけでみれば、電流が（圧電素子４０から）エミッタ端子に向けて電流が流れ込みにくい状況にある、ということができる。
ただし、本実施形態では、Ｄ２状態においてレベルシフター３６ａもイネーブル状態にあるので、レベルシフター３６ａによって制御信号Ｖinをプラス方向にレベルシフトされた電圧は、すなわち単位回路３４ａにおけるトランジスター３４２のベース端子に供給される電圧は、当該トランジスター３４２のコレクタ端子の電圧ゼロとは離れている上に、当該トランジスター３４２のベース・エミッタ間の電圧についても、単位回路３４ｂのトランジスター３４１と比較して大きい。このため、単位回路３４ａにおけるトランジスター３４２では、単位回路３４ｂにおけるトランジスター３４２と比較して、電流が流れ込みやすい状況にある、ということができる。
On the other hand, the voltage obtained by level shifting the control signal Vin in the positive direction by the
However, in this embodiment, since the
したがって、本実施形態において、電圧Ｖoutが電圧ＶＨに対して±αの範囲にあるＤ２状態では、圧電素子４０が充電しにくくなることもなければ、圧電素子４０を放電しにくくなるということもない。
なお、Ｄ２状態において、単位回路３４ａ、３４ｂ以外の単位回路３４ｃ〜３４ｆでは、トランジスター３４１、３４２がオフするので、電圧Ｖoutの制御には関与しないことになる。
またここでは、Ｄ２状態であるときについて説明しているが、Ｄ４状態、Ｄ６状態、Ｄ８状態、Ｄ１０状態についても同様な動作となる。詳細には、圧電素子４０で保持された電圧Ｖoutに応じて、単位回路３４ａ〜３４ｆのうち、隣り合う２つが有効になるとともに、有効になった単位回路３４のトランジスター３４１、３４２が電圧Ｖoutを制御信号Ｖinに一致させるように制御する。
Accordingly, in the present embodiment, the D2 state in the range of ± alpha voltage Vout relative to the voltage V H, if also the
In the D2 state, in the
Further, here, the case of the D2 state has been described, but the same operation is performed for the D4 state, the D6 state, the D8 state, and the D10 state. Specifically, according to the voltage Vout held by the
ドライバー３０の全体としてみたときに、Ｄ１状態〜Ｄ１１状態では、電圧Ｖoutが、制御信号Ｖinの電圧に追従する動作となる。
したがって、図７の（ａ）に示されるように、制御信号Ｖinが例えば電圧ゼロから電圧ＶＨまで上昇するとき、電圧Ｖoutも制御信号Ｖinに追従して電圧ゼロから電圧ＶＨまで変化する。また、同図の（ｂ）に示されるように、制御信号Ｖinが電圧ＶＨから電圧ゼロまで低下するとき、電圧Ｖoutも制御信号Ｖinに追従して電圧ＶＨから電圧ゼロまで変化する。
When the
Thus, as shown in (a) of FIG. 7, when the control signal Vin to increase, for example, from voltage zero to the voltage V H, is changed from zero voltage to the voltage V H to follow the voltage Vout to the control signals Vin. Further, as shown in FIG. 5B, when the control signal Vin decreases from the voltage VH to the voltage zero, the voltage Vout also changes from the voltage VH to the voltage zero following the control signal Vin.
図８および図９は、レベルシフターの動作を説明するための図である。
制御信号Ｖinの電圧が電圧ゼロから電圧ＶＨまで上昇するとき、電圧Ｖoutも制御信号Ｖinに追従して上昇する。この上昇の過程において、電圧Ｖoutが閾値電圧（ＶＨ／６＋α）未満であるとき、レベルシフター３６ａがイネーブル状態になる。このため、図８の（ａ）で示されるように、レベルシフター３６ａによってトランジスター３４１のベース端子に供給される電圧（図において「Ｐ型」と表記）は、制御信号Ｖinをマイナス方向に所定値だけシフトさせた電圧となり、トランジスター３４２のベース端子に供給される電圧（Ｎ型と表記）は、制御信号Ｖinをプラス方向に所定値だけシフトさせた電圧となる。
一方、電圧Ｖoutが閾値電圧（ＶＨ／６＋α）以上であるとき、レベルシフター３６ａがディセーブル状態になるので、トランジスター３４１のベース端子に供給される電圧はＶＨとなり、トランジスター３４２のベース端子に供給される電圧はゼロとなる。
電圧Ｖoutの上昇過程において、同図の（ｂ）はレベルシフター３６ｂが出力する電圧波形を示し、同図の（ｃ）はレベルシフター３６ｆが出力する電圧波形を示す。
8 and 9 are diagrams for explaining the operation of the level shifter.
When the voltage of the control signal Vin is increased from zero voltage to the voltage V H, the voltage Vout rises to follow the control signal Vin. In the course of this increase, when the voltage Vout is less than the threshold voltage (V H / 6 + α), the
On the other hand, when the voltage Vout is equal to or higher than the threshold voltage (V H / 6 + α), the
In the process of increasing the voltage Vout, (b) in the figure shows the voltage waveform output from the
反対に、制御信号Ｖinの電圧が電圧ＶＨから電圧ゼロまで低下するとき、電圧Ｖoutも制御信号Ｖinに追従して低下する。この低下の過程において、図９の（ａ）はレベルシフター３６ａが出力する電圧波形を示し、同図の（ｂ）はレベルシフター３６ｂが出力する電圧波形を示し、同図の（ｃ）はレベルシフター３６ｆが出力する電圧波形を示す。
Conversely, when the voltage of the control signal Vin decreases from the voltage VH to the voltage zero, the voltage Vout also decreases following the control signal Vin. 9A shows a voltage waveform output from the
レベルシフター３６ｂについては、電圧Ｖoutが閾値電圧（ＶＨ／６−α）以上閾値電圧（２ＶＨ／６＋α）未満であるときにイネーブル状態になり、レベルシフター３６ｆについては、電圧Ｖoutが閾値電圧（５ＶＨ／６−α）以上電圧ＶＨ未満であるときにイネーブル状態になる点に留意すれば、出力する電圧波形についての特段の説明は要しないであろう。
また、制御信号Ｖinの電圧（または電圧Ｖout）の変化に対するレベルシフター３６ｃ〜３６ｅの動作についての説明についても省略する。
The
Further, the description of the operation of the
次に、単位回路３４ａ〜３４ｆにおける電流（電荷）の流れについて、単位回路３４ａ、３４ｂを例にとり、充電時と放電時とにわけてそれぞれに説明する。
Next, the flow of current (charge) in the
図１０は、Ｄ１状態、すなわち電圧Ｖoutが電圧ゼロ以上閾値電圧（ＶＨ／６−α）未満の状態であるときに、圧電素子４０が充電されるときの動作を示す図である。
Ｄ１状態では、レベルシフター３６ａだけがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になるので、単位回路３４ａのみに着目すれば良い。Ｄ１状態において制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、単位回路３４ａのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。このときに、電流は、図において矢印で示されるように電源配線５１１→（単位回路３４ａの）トランジスター３４１→圧電素子４０という経路で流れて、これにより、圧電素子４０に電荷が充電される。この充電により電圧Ｖoutが上昇する。
FIG. 10 is a diagram illustrating an operation when the
In the D1 state, only the
なお、電圧Ｖoutが制御信号Ｖinの電圧に一致したとき、単位回路３４ａのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。一方で、制御信号Ｖinが閾値電圧（ＶＨ／６−α）以上に上昇するとき、電圧Ｖoutも制御信号Ｖinに追従して閾値電圧（ＶＨ／６−α）以上になるので、Ｄ１状態からＤ２状態に移行する。
Note that when the voltage Vout matches the voltage of the control signal Vin, the
図１１は、Ｄ２状態、すなわち電圧Ｖoutが閾値電圧（ＶＨ／６−α）以上閾値電圧（ＶＨ／６＋α）未満の状態であるときに、圧電素子４０が充電されるときの動作を示す図である。
Ｄ２状態では、レベルシフター３６ａ、３６ｂがともにイネーブル状態になるので、単位回路３４ａ、３４ｂに着目する必要がある。
Ｄ２状態において制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、単位回路３４ａにおけるトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流し、同様に、単位回路３４ｂにおけるトランジスター３４２もベース・エミッタ間の電圧に応じた電流を流す。このときに、電流は、図において矢印で示されるように電源配線５１１→（単位回路３４ａの）トランジスター３４１→圧電素子４０という経路のほかに、電源配線５１２→（単位回路３４ｂの）トランジスター３４１→圧電素子４０という経路の２つによって流れて、これにより、圧電素子４０に電荷が充電される。この充電により電圧Ｖoutが上昇する。
このように、電圧Ｖoutの上昇時においてＤ１状態からＤ２状態に移行すると、電流の供給元が電源配線５１１のみの１経路から、電源配線５１２を併用した２経路へと切り替わる。
FIG. 11 shows an operation when the
Since the
When the voltage of the control signal Vin is higher than the voltage Vout in the D2 state, the
As described above, when the voltage Vout is increased, when the state transitions from the D1 state to the D2 state, the current supply source is switched from one path having only the
なお、電圧Ｖoutが制御信号Ｖinの電圧に一致したとき、単位回路３４ａにおけるトランジスター３４１と、単位回路３４ｂにおけるトランジスター３４１とはともにオフするので、圧電素子４０への充電が停止する。一方で、制御信号Ｖinが閾値電圧（ＶＨ／６＋α）以上に上昇するとき、電圧Ｖoutも制御信号Ｖinに追従して閾値電圧（ＶＨ／６＋α）以上になるので、Ｄ２状態からＤ３状態に移行する。
When the voltage Vout matches the voltage of the control signal Vin, the
図１２は、Ｄ３状態、すなわち電圧Ｖoutが閾値電圧（ＶＨ／６＋α）以上閾値電圧（２ＶＨ／６−α）の状態であるときに、圧電素子４０が充電されるときの動作を示す図である。
Ｄ３状態では、レベルシフター３６ｂだけがイネーブル状態になるので、単位回路３４ｂのみに着目すれば良い。Ｄ３状態において制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、単位回路３４ｂのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。このときに、電流は、図において矢印で示されるように電源配線５１２→（単位回路３４ｂの）トランジスター３４１→圧電素子４０という経路で流れて、これにより、圧電素子４０に電荷が充電される。この充電により電圧Ｖoutが上昇する。
このように、電圧Ｖoutの上昇時においてＤ２状態からＤ３状態に移行すると、電流の供給元が電源配線５１１、５１２を併用した２経路から、電源配線５１２のみの１経路へと切り替わる。
FIG. 12 is a diagram showing an operation when the
Since only the
As described above, when the voltage Vout is increased and the state is changed from the D2 state to the D3 state, the current supply source is switched from the two paths using the
電圧Ｖoutが制御信号Ｖinに一致したとき、単位回路３４ｂのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。一方で、制御信号Ｖinが閾値電圧（２ＶＨ／６−α）以上に上昇すれば、電圧Ｖoutも制御信号Ｖinに追従して上昇する。
そして、電圧Ｖoutが閾値電圧を超えるごとにＤ４状態からＤ１１状態まで段階的に移行する。
When the voltage Vout matches the control signal Vin, the
Then, every time the voltage Vout exceeds the threshold voltage, a transition is made in stages from the D4 state to the D11 state.
図１３は、Ｄ３状態のときに、圧電素子４０が放電するときの動作を示す図である。
Ｄ３状態では、レベルシフター３６ｂだけがイネーブル状態になる。この状態において、制御信号Ｖinが電圧Ｖoutよりも低いとき、単位回路３４ｂのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。このとき、電流は、図において矢印で示されるように、圧電素子４０→（単位回路３４ｂの）トランジスター３４２→電源配線５１１という経路で流れて、これにより、圧電素子４０から電荷が放電される。このため、Ｄ３状態において圧電素子４０から電荷が放電されるとき、圧電素子４０の一端は、電源配線５１１に当該トランジスター３４２を介して電気的に接続されて、圧電素子４０からの電流（電荷）が補助電源回路５０に回収されることになる。なお、回収された電荷は、後述する補助電源回路５０によって再分配、再利用される。
また、電圧Ｖoutが制御信号Ｖinの電圧に一致したとき、単位回路３４ｂのトランジスター３４２がオフするので、圧電素子４０からの放電が停止する。
一方で、制御信号Ｖinが閾値電圧（ＶＨ／６＋α）未満に低下するとき、電圧Ｖoutも制御信号Ｖinに追従して閾値電圧（ＶＨ／６＋α）未満になるので、Ｄ３状態からＤ２状態に移行する。
FIG. 13 is a diagram illustrating an operation when the
In the D3 state, only the
Further, when the voltage Vout matches the voltage of the control signal Vin, the
On the other hand, when the control signal Vin falls below the threshold voltage (V H / 6 + α), the voltage Vout also follows the control signal Vin and falls below the threshold voltage (V H / 6 + α), so that the D3 state is changed to the D2 state. Transition.
図１４は、Ｄ２状態、すなわち電圧Ｖoutが閾値電圧（ＶＨ／６−α）以上閾値電圧（ＶＨ／６＋α）であるときに、圧電素子４０が放電するときの動作を示す図である。
Ｄ２状態では、レベルシフター３６ａ、３６ｂがともにイネーブル状態になるので、単位回路３４ａ、３４ｂに着目する必要がある。 Ｄ２状態において制御信号Ｖinの電圧が電圧Ｖoutよりも低いとき、単位回路３４ｂにおけるトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流し、同様に、単位回路３４ａにおけるトランジスター３４２もベース・エミッタ間の電圧に応じた電流を流す。このときに、電流は、図において矢印で示されるように圧電素子４０→（単位回路３４ｂの）トランジスター３４２→電源配線５１１という経路のほかに、圧電素子４０→（単位回路３４ａの）トランジスター３４２→グランドＧという経路の２つによって流れて、これにより、圧電素子４０の電荷が放電される。このため、単位回路３４ａにおけるトランジスター３４２がトランジスターＡとして機能し、単位回路３４ｂにおけるトランジスター３４２がトランジスターＢとして機能する。このようにＤ２状態において圧電素子４０から電荷が放電されるとき、圧電素子４０の一端は、２つのトランジスター３４２を介して電源配線５１１およびグランドＧに電気的に接続されて、このうち、電源配線５１１を介して電荷が補助電源回路５０に回収されることになる。なお、回収された電荷は、後述する補助電源回路５０によって再分配、再利用される。
このように、電圧Ｖoutの下降時においてＤ３状態からＤ２状態に移行すると、電荷の回収先が電源配線５１１のみの１経路から、グランドＧを併用した２経路へと切り替わる。
FIG. 14 is a diagram illustrating an operation when the
Since the
As described above, when the voltage Vout is lowered and the state is changed from the D3 state to the D2 state, the charge collection destination is switched from one path having only the
電圧Ｖoutが制御信号Ｖinの電圧に一致したとき、単位回路３４ｂにおけるトランジスター３４２と、単位回路３４ａにおけるトランジスター３４２とはともにオフするので、圧電素子４０からの放電が停止する。
一方で、制御信号Ｖinが閾値電圧（ＶＨ／６＋α）未満に低下するとき、電圧Ｖoutも制御信号Ｖinに追従して閾値電圧（ＶＨ／６＋α）未満になるので、Ｄ２状態からＤ１状態に移行する。
When the voltage Vout matches the voltage of the control signal Vin, the
On the other hand, when the control signal Vin falls below the threshold voltage (V H / 6 + α), the voltage Vout also follows the control signal Vin and falls below the threshold voltage (V H / 6 + α). Transition.
図１５は、Ｄ１状態のときに、圧電素子４０が放電するときの動作を示す図である。
Ｄ１状態では、レベルシフター３６ａがイネーブル状態になる。この状態において、制御信号Ｖinが電圧Ｖoutよりも低いとき、単位回路３４ａのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。このとき、電流は、図において矢印で示されるように、圧電素子４０→（単位回路３４ａの）トランジスター３４２→グランドＧという経路で流れて、これにより、圧電素子４０から電荷が放電される。
FIG. 15 is a diagram illustrating an operation when the
In the D1 state, the
なおここでは、単位回路３４ａ、３４ｂを例にとって、Ｄ１状態、Ｄ２状態およびＤ３状態につき充電時と放電時とにわけて説明したが、Ｄ４状態〜Ｄ１１状態にあるときの単位回路３４ｃ〜３４ｆについての動作も、ほぼ同様となる。
Here, the
＜ドライバーの利点＞
一般に、圧電素子４０のような容量性負荷の容量をＣとし、電圧振幅をＥとしたときに、容量性負荷に蓄えられるエネルギーＰは、
Ｐ＝（Ｃ・Ｅ２）／２
で表される。
圧電素子４０は、このエネルギーＰによって変形して仕事をするが、インクを吐出させる仕事量は、エネルギーＰに対して１％以下である。したがって、圧電素子４０は、単なる容量とみなすことができる。容量Ｃを一定の電源で充電すると、（Ｃ・Ｅ２）／２と同等のエネルギーが充電回路によって消費される。放電するときにも同等のエネルギーが放電回路によって消費される。
<Advantages of driver>
In general, when the capacity of a capacitive load such as the
P = (C · E 2 ) / 2
It is represented by
The
本実施形態において、圧電素子４０を電圧ゼロから電圧ＶＨまで充電するときに、電荷を供給する電源配線については、一部に２経路で重複する状態があるが、基本的には電源配線５１１、５１２、５１３、５１４、５１５、５１６という順番で切り替わる。このため、本実施形態において充電時の損失は、図１６の（ａ）においてハッチングが付された領域の面積に相当する分で済む。詳細には、本実施形態において圧電素子４０において充電時の損失は、電圧ゼロから電圧ＶＨまで一気に充電するリニア増幅と比較して、６／３６（＝１６．７％）で済む。
一方、本実施形態では、放電時においても段階的となるので、放電時の損失は、図１６の（ｂ）においてハッチングが付された領域の面積に相当する分で示されるように、電圧ＶＨから電圧ゼロまで一気に放電するリニア方式と比較して、同様に６／３６（＝１６．７％）で済む。
ただし、本実施形態では、放電時の損失として計上された電荷のうち、電圧ＶＨ／６から電圧ゼロまで放電する場合を除き、後述する補助電源回路５０に回収されて再分配、再利用されるので、さらなる低消費電力化を図ることができる。
なお、図１６は、ドライバー３０よる圧電素子４０の駆動動作を説明するための概念図に過ぎない。圧電素子４０は、実際には、制御信号ＣＯＭのうち、駆動パルスＰＣＯＭ１からＰＣＯＭ４までのうち選択されたもので駆動されるので、常に電圧ゼロから電圧ＶＨまでの振幅で駆動されるわけではない。
In the present embodiment, when the
On the other hand, in this embodiment, since it becomes stepwise even at the time of discharge, the loss at the time of discharge is represented by the voltage V V as shown by the amount corresponding to the area of the hatched area in FIG. Compared with the linear system that discharges at a stroke from H to zero voltage, 6/36 (= 16.7%) is sufficient.
However, in the present embodiment, out of the charge counted as a loss at the time of discharge, except for the case of discharging from the voltage V H / 6 to the voltage zero, it is recovered by the auxiliary
FIG. 16 is only a conceptual diagram for explaining the driving operation of the
ところで、Ｄ級増幅では、リニア増幅として比較してエネルギー効率が高い。その理由は、出力段の能動素子が飽和状態で動作し、電力をほとんど消費しない点、ローパスフィルターを構成するインダクターＬによる磁気エネルギーと容量Ｃによるエネルギーとの交換によって充電時にはリニア増幅のような損失が発生しない点、放電時の電流スイッチングで電流が電源に回生する点などのためである。
しかしながら、実際のＤ級増幅では、出力段の能動素子の抵抗は、飽和状態でもゼロではない、磁界が漏れる、インダクターＬの抵抗成分によって損失が発生する、変調時にインダクターＬが飽和する場合がある、などの問題がある。特に、印刷ヘッド２０において共通の制御信号ＣＯＭから選択部２３０で選択して複数の圧電素子４０に供給する構成では、制御信号ＣＯＭからみた負荷容量の総量が一定でないので、飽和しないインダクターＬが増える。
Ｄ級増幅では、さらに波形品質が悪い、ＥＭＩの対策が必要である、という問題がある。波形品質については、ダミーの容量やフィルターを追加することによって改善することができるが、追加した分だけ消費電力の増加やコスト高を招く。ＥＭＩについては、Ｄ級増幅のスイッチングという根本的な問題による。すなわち、スイッチングしたときに、オン時に流れる電流がリニア増幅と比較して数倍から１０数倍程度までになるだけでなく、これに伴って放射される磁界の量も多くなるからである。ＥＭＩの対策のために、フィルターを追加するなどが必要となり、コスト高を招く。
By the way, in class D amplification, energy efficiency is higher than linear amplification. The reason is that the active element in the output stage operates in a saturated state and consumes almost no power, and a loss such as linear amplification at the time of charging by exchanging magnetic energy by the inductor L constituting the low-pass filter and energy by the capacitor C. This is because no current is generated, and current is regenerated to the power supply by current switching during discharge.
However, in actual class D amplification, the resistance of the active element in the output stage is not zero even in a saturated state, the magnetic field leaks, loss occurs due to the resistance component of the inductor L, and the inductor L may be saturated during modulation. , Etc. In particular, in the configuration in which the
In class D amplification, there are problems that the waveform quality is further poor and EMI countermeasures are required. The waveform quality can be improved by adding a dummy capacity or a filter, but this increases the power consumption and costs. EMI is due to the fundamental problem of class D amplification switching. That is, when the switching is performed, not only does the current flowing at the time of on-state increase from several times to about several tens of times compared to the linear amplification, but the amount of the magnetic field radiated increases accordingly. For measures against EMI, it is necessary to add a filter or the like, resulting in high costs.
本実施形態に係る印刷装置１のドライバー３０では、出力段に相当するトランジスター３４１、３４２は、Ｄ級増幅のようなスイッチングをしないので、また、インダクターＬが用いられていないので、波形品質が悪い、ＥＭＩの対策が必要である、という問題が発生しない。
また、本実施形態では、電圧Ｖoutについて、単なる電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６への切り替えではなく、制御信号Ｖinの電圧に追従させるので、圧電素子４０を精細に制御することができる。
In the
Further, in the present embodiment, the voltage Vout, instead of switching to a mere voltage V H / 6,2V H / 6,3V H / 6,4V H / 6,5V H / 6, following the voltage of the control signal Vin Therefore, the
本実施形態に係る印刷装置１のドライバー３０では、低消費電力を図った上で圧電素子４０を精細に制御することができるという効果に加え、圧電素子４０に印加される電圧波形に段差が生じにくくなる、という効果を奏する。そこでこの点について説明するが、その前に、比較例に係るドライバーについて説明する。
In the
図２２は、比較例に係るドライバーの構成を示す図である。図２２に示される構成が図５に示される構成とは、コンパレーターにおける閾値判別にある。
詳細には、図２２に示される構成において、コンパレーター３８ａ〜３８ｅのそれぞれは、７種類の電圧のうち、電圧ゼロおよび電圧ＶＨを除いた５種類の電圧に、一対一に対応して設けられ、２つの入力端に供給された電圧同士の高低を比較して、その比較結果を示す信号を出力する。
ここで、コンパレーター３８ａ〜３８ｅにおける２つの入力端のうち、一端は、自身に対応する電圧を供給する電源配線に接続され、他端は、トランジスター３４１、３４２の各エミッタ端子とともに圧電素子４０の一端に共通接続される。例えば電圧ＶＨ／６に対応するコンパレーター３８ａにおいて、２つの入力端のうち、一端は、自身に対応する電圧ＶＨ／６を供給する電源配線５１１に接続され、また、例えば電圧２ＶＨ／６に対応するコンパレーター３８ｂにおいて、２つの入力端のうち、一端は、自身に対応する電圧２ＶＨ／６を供給する電源配線５１２に接続される。
また、５種類の電圧のうち、１つの電圧に着目したとき、当該着目した電圧に対応するコンパレーターの出力信号は、当該電圧を高位側電圧とする単位回路のレベルシフター３６の負入力端と、当該電圧を低位側電圧とする単位回路のレベルシフター３６の正入力端とにそれぞれ供給される。例えば、電圧ＶＨ／６に対応するコンパレーター３８ａの出力信号は、当該電圧ＶＨ／６を高位側電圧として対応付けられた単位回路３４ａのレベルシフター３６ａの負入力端と、当該電圧ＶＨ／６を低位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの正入力端とにそれぞれ供給される。また例えば、電圧２ＶＨ／６に対応するコンパレーター３８ｂの出力信号は、当該電圧２ＶＨ／６を高位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの負入力端と、当該電圧２ＶＨ／６を低位側電圧として対応付けられた単位回路３４ｃのレベルシフター３６ｃの正入力端とにそれぞれ供給される。
図２２におけるレベルシフター３６ａ〜３６ｆは、図５に示した構成と同一である。ただし、コンパレーター３８ａ〜３８ｅによって閾値判別が異なる点については上述した通りである。そこで次に、比較例において、コンパレーター３８ａ〜３８ｅによってレベルシフター３６ａ〜３６ｆが電圧Ｖoutに対し、どのような状態となるかについて検討する。
FIG. 22 is a diagram illustrating a configuration of a driver according to a comparative example. The configuration shown in FIG. 22 is different from the configuration shown in FIG. 5 in threshold determination in the comparator.
Specifically, in the configuration shown in FIG. 22, each of the
Here, of the two input ends of the
When attention is paid to one voltage among the five types of voltages, the output signal of the comparator corresponding to the noticed voltage is connected to the negative input terminal of the level shifter 36 of the unit circuit using the voltage as the higher voltage. The voltage is supplied to the positive input terminal of the level shifter 36 of the unit circuit that uses the voltage as the lower voltage. For example, the output signal of the
The
図２３は、電圧Ｖoutに対してレベルシフター３６ａ〜３６ｆがイネーブル状態となる電圧の範囲を示す図である。
電圧Ｖoutが電圧ゼロ以上電圧ＶＨ／６未満の状態にあれば、コンパレーター３８ａ〜３８ｅの出力信号はすべてＬレベルとなるので、この電圧状態では、レベルシフター３６ａのみがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧ＶＨ／６以上電圧２ＶＨ／６未満の状態にあれば、コンパレーター３８ａの出力信号だけがＨレベルとなり、他のコンパレーター３８ｂ〜３８ｅの出力信号はＬレベルとなる。したがって、この電圧状態では、レベルシフター３６ｂのみがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になる。
同様にして、電圧Ｖoutが電圧２ＶＨ／６以上電圧３ＶＨ／６未満の状態にあれば、レベルシフター３６ｃのみがイネーブル状態になり、電圧３ＶＨ／６以上電圧４ＶＨ／６未満の状態にあれば、レベルシフター３６ｄのみがイネーブル状態になり、電圧４ＶＨ／６以上電圧５ＶＨ／６未満の状態にあれば、レベルシフター３６ｅのみがイネーブル状態になり、電圧５ＶＨ／６以上の状態にあれば、レベルシフター３６ｆのみがイネーブル状態になる。
このように、比較例においてレベルシフター３６ａ〜３６ｆは、図５に示した構成と比較して、電圧Ｖoutに応じていずれか１つのみがイネーブル状態になる。
FIG. 23 is a diagram illustrating a voltage range in which the
If the voltage Vout is not lower than the voltage VH / 6 but lower than the voltage VH / 6, the output signals of the
If the voltage Vout to a state of less than the voltage V H / 6 or more voltage 2V H / 6, only the output signal of the
Similarly, if the voltage Vout is in the state of the voltage 2V H / 6 or more and less than the voltage 3V H / 6, only the
Thus, in the comparative example, only one of the
図２４は、比較例におけるレベルシフターの出力信号の一例を示す図である。
電圧Ｖoutが制御信号Ｖinに追従して上昇する際に、電圧ＶＨ／６未満であれば、レベルシフター３６ａがイネーブル状態になる。このため、同図の（ａ）で示されるように、レベルシフター３６ａによってトランジスター３４１のベース端子に供給される電圧は、制御信号Ｖinをマイナス方向に所定値だけシフトさせた電圧（Ｐ型と表記）となり、トランジスター３４２のベース端子に供給される電圧（Ｎ型と表記）は、制御信号Ｖinをプラス方向に所定値だけシフトさせた電圧となる。一方、電圧Ｖoutが電圧ＶＨ／６以上であれば、レベルシフター３６ａがディセーブル状態になるので、トランジスター３４１のベース端子に供給される電圧はＶＨとなり、トランジスター３４２のベース端子に供給される電圧はゼロとなる。
電圧Ｖoutの上昇過程において、同図の（ｂ）はレベルシフター３６ｂが出力する電圧波形を示し、同図の（ｃ）はレベルシフター３６ｆが出力する電圧波形を示す。レベルシフター３６ｂは、電圧Ｖoutが電圧２ＶＨ／６以上電圧２ＶＨ／６未満であればイネーブル状態になり、レベルシフター３６ｆは、電圧Ｖoutが電圧５ＶＨ／６以上電圧ＶＨ未満でればイネーブル状態になる点について留意すれば、特段の説明は要しないであろう。
また、制御信号Ｖinの電圧（または電圧Ｖout）の上昇過程におけるレベルシフター３６ｃ〜３６ｅの動作についての説明や、制御信号Ｖinの電圧（または電圧Ｖout）の下降過程におけるレベルシフター３６ａ〜３６ｆの動作の説明についても省略する。
FIG. 24 is a diagram illustrating an example of an output signal of the level shifter in the comparative example.
When the voltage Vout rises following the control signal Vin, if the voltage Vout is less than the voltage V H / 6, the
In the process of increasing the voltage Vout, (b) in the figure shows the voltage waveform output from the
Also, the operation of the
このような比較例に係るドライバーでは、電圧Ｖoutが制御信号Ｖinに追従して電源配線５１１〜５１５の電圧のいずれかに接近するときに、次のような波形乱れが発生しやすい。ここでは、電圧Ｖoutが電源配線５１１の電圧ＶＨ／６を跨ぐときを例に挙げて説明する。
電圧Ｖoutが電圧ＶＨ／６未満であればレベルシフター３６ａのみがイネーブル状態である。制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、単位回路３４ａにおけるトランジスター３４１は、ベース・エミッタ間の電圧に応じた電流をエミッタ端子に供給する。このときに、制御信号Ｖin（ベース端子に供給される信号）の電圧が上昇する結果、コレクタ端子の電圧ＶＨ／６に近づくと、当該トランジスターの駆動能力が低下して、電流が流れにくくなる状態が発生する。
一方、電圧Ｖoutが電圧ＶＨ／６以上電圧２ＶＨ／６未満であればレベルシフター３６ｂのみがイネーブル状態である。制御信号Ｖinの電圧が電圧Ｖoutよりも低いとき、単位回路３４ｂにおけるトランジスター３４２は、ベース・エミッタ間の電圧に応じた電流をエミッタ端子の圧電素子４０から流すが、電圧Ｖoutが低下して電圧ＶＨ／６に近づくと、同様に電流が流れにくくなる状態が発生する。
このように、上昇する場合にしても下降する場合にしても、電圧Ｖoutが電圧ＶＨ／６に接近するときに圧電素子４０または電源配線５１１の一方から他方に電流が流れにくくなる。このように電流が流れにくなる現象は、電圧Ｖoutが電圧ＶＨ／６だけでなく、電圧２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６に接近するときにも同様に発生する。
In the driver according to the comparative example, when the voltage Vout follows the control signal Vin and approaches one of the voltages of the power supply wirings 511 to 515, the following waveform disturbance is likely to occur. Here, a case where the voltage Vout crosses the voltage V H / 6 of the
If the voltage Vout is less than the voltage VH / 6, only the
On the other hand, only the
As described above, whether the voltage Vout increases or decreases, current hardly flows from one of the
図２５は、比較例に係るドライバーによって出力される電圧Ｖoutの波形の一例を示す図である。
電圧Ｖoutの波形は、同図において破線で示される制御信号Ｖinの電圧波形に一致するのが理想的である。しかしながら、電圧Ｖoutが電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６を跨ぐ際に、上述したように電流が流れにくく状態が発生する。このため、制御信号Ｖinの電圧が直線的に変化する場合であっても、実際の電圧Ｖoutでは、同図において実線で示されるように跨ぐ際に、電流が流れにくくなることに起因して段差が発生する。
また、制御信号Ｖinが、電圧変化から上記５種類の電圧近辺で一定に転じるときにも電流が流れにくくなるので、電圧Ｖoutが、その一定となる電圧になかなか到達しない。
このように比較例に係るドライバーから出力される電圧Ｖoutには、制御信号Ｖinの電圧波形と比較して局所的に乱れる箇所がある。
このような波形の乱れにおいて印刷装置において特に問題となるのが、図において符号Ｓが付された段差、すなわち電圧Ｖoutが急峻に立ち下がるときに生じる段差であり、上述したように、インクが複数滴になって吐出される原因となる。
FIG. 25 is a diagram illustrating an example of a waveform of the voltage Vout output by the driver according to the comparative example.
The waveform of the voltage Vout ideally matches the voltage waveform of the control signal Vin indicated by a broken line in FIG. However, the voltage Vout when crossing the voltage V H / 6,2V H / 6,3V H / 6,4V H / 6,5V H / 6, current is difficult to flow conditions occur, as described above. For this reason, even when the voltage of the control signal Vin changes linearly, the actual voltage Vout is stepped due to the fact that current does not flow easily when straddling as shown by the solid line in FIG. Occurs.
Further, since the current hardly flows even when the control signal Vin changes from a voltage change to around the above five types of voltages, the voltage Vout does not readily reach the constant voltage.
Thus, the voltage Vout output from the driver according to the comparative example has a locally disturbed portion as compared with the voltage waveform of the control signal Vin.
Such a waveform disturbance causes a particular problem in the printing apparatus, which is a step marked with a symbol S in the drawing, that is, a step generated when the voltage Vout falls steeply. It becomes a cause of being discharged as a droplet.
これに対して、本実施形態では、電圧Ｖoutが例えば電圧ＶＨ／６に対して±αとなったＤ２状態では、レベルシフター３６ａ、３６ｂをともにイネーブル状態とさせているので、電圧上昇の際には、単位回路３４ｂのトランジスター３４１によって電流が流れにくくなるのを抑えることがき、電圧下降の際には、単位回路３４ａのトランジスター３４２によって電流が流れにくくなるのを抑えることがきる。
同様に、Ｄ４状態、Ｄ６状態、Ｄ８状態、Ｄ１０状態では、隣り合う２つのレベルシフター３６をイネーブル状態とさせているので、電圧を跨ぐ際であってもに電流が流れにくくなるのを抑えることができる。
このため、比較例に係るドライバーでは、制御信号Ｖinの電圧波形（入力）に対する電圧Ｖout（出力）の波形乱れが抑えられるので、インクが予期せずに複数滴になって吐出されることが防止される。このため、本実施形態によれば、装置内部の汚れや故障の発生を抑えるとともに、インクの未着弾による画質の劣化を防止することができるのである。
On the other hand, in the present embodiment, in the D2 state where the voltage Vout becomes ± α with respect to the voltage V H / 6, for example, the
Similarly, in the D4 state, the D6 state, the D8 state, and the D10 state, the two adjacent level shifters 36 are in the enabled state, so that it is possible to suppress the current from becoming difficult to flow even when straddling the voltage. Can do.
For this reason, in the driver according to the comparative example, since the waveform disturbance of the voltage Vout (output) with respect to the voltage waveform (input) of the control signal Vin can be suppressed, it is possible to prevent the ink from being ejected as a plurality of droplets unexpectedly. Is done. For this reason, according to the present embodiment, it is possible to suppress the occurrence of dirt and failure inside the apparatus and to prevent image quality deterioration due to ink not landing.
なお、本実施形態においては、制御信号Ｖinが電圧Ｖoutよりも低ければ、当該電圧Ｖoutに応じて１または２つのトランジスター３４１がオンして、圧電素子４０に電流を流し出す一方、制御信号Ｖinが電圧Ｖoutよりも高ければ、当該電圧Ｖoutに応じて１または２つのトランジスター３４２がオンして、圧電素子４０からの電流を流し込む構成、すなわち、ほぼ理想型を想定して説明したが、本発明は、これに限られない。
In the present embodiment, if the control signal Vin is lower than the voltage Vout, one or two
図１７は、特に単位回路３４ａ、３４ｂのトランジスター３４１、３４２で代表させて、当該トランジスターの入出力特性の設定例を示す図である。この図においてＨは、ドライバー３０の入力信号である制御信号Ｖinの電圧と出力である電圧Ｖoutとが一致する部分である。
図において（ａ）は、トランジスター３４１がオンする領域について、制御信号Ｖinが電圧（Ｖout−β）より低くなる領域に設定するとともに、トランジスター３４２がオンする領域について、制御信号Ｖinが電圧（Ｖout＋β）よりも高くなる領域に設定した場合の例である。この例では、電圧Ｖoutを制御信号Ｖinに追従させる制御によって、制御信号Ｖinの電圧と電圧Ｖoutとの差がβ以内になれば、トランジスター３４１、３４２がともにオフする。このため、電源配線間に貫通電流が流れる状態が避けられるので、消費電力の観点からいえば有利である。
一方で、トランジスター３４１、３４２のオフによって電流制御できない領域（不感帯）が発生するので、制御信号Ｖinに対する電圧Ｖoutの追従性が低下する。ただし、電源配線５１１〜５１５の電圧を跨ぐときに２つのトランジスターがオンするので、電圧Ｖoutにおける段差の発生は抑えられる。
なお、同図の（ａ）において、電圧Ｖoutが閾値電圧（ＶＨ／６−α）以上閾値電圧（ＶＨ／６＋α）未満のＤ２状態であって、かつ、制御信号Ｖinが電圧（Ｖout−β）よりも低ければ、単位回路３４ａのトランジスター３４１と単位回路３４ｂのトランジスター３４１とが重複してオンし、制御信号Ｖinが電圧（Ｖout＋β）よりも低ければ、単位回路３４ａのトランジスター３４２と単位回路３４ｂのトランジスター３４２とが重複してオンすることなる。
FIG. 17 is a diagram showing an example of setting the input / output characteristics of the transistors represented by the
In the figure, (a) shows that the region where the
On the other hand, since a region (dead zone) where current control cannot be performed occurs when the
In FIG. 9A, the voltage Vout is in the D2 state where the voltage Vout is not less than the threshold voltage (V H / 6−α) and less than the threshold voltage (V H / 6 + α), and the control signal Vin is the voltage (Vout− If it is lower than β), the
また、（ｂ）は、トランジスター３４１がオンする領域について、制御信号Ｖinが電圧（Ｖout＋β）よりも低くなる領域に設定するとともに、トランジスター３４２がオンする領域について、制御信号Ｖinが電圧（Ｖout−β）よりも高くなる領域に設定した場合の例である。この例では、電圧Ｖoutを制御信号Ｖinに追従させる制御によって、制御信号Ｖinの電圧と電圧Ｖoutとの差がβ以内になったときに、トランジスター３４１、３４２がともにオンする。このため、１つのトランジスターのオンのみに起因して電流が流れにくくなる状況に至らないので、電圧の切り替えがスムーズになり、電圧Ｖoutにおける段差の発生は抑えられる。一方で、トランジスター３４１、３４２のオンによって電源配線間に貫通電流が流れる状態が避けられないので、消費電力の観点からいえば不利である。
なお、同図の（ｂ）において、電圧Ｖoutが閾値電圧（ＶＨ／６−α）以上閾値電圧（ＶＨ／６＋α）未満のＤ２状態であって、かつ、制御信号Ｖinの電圧と電圧Ｖoutとの差がβ以内の状態では、単位回路３４ａのトランジスター３４１、３４２と単位回路３４ｂのトランジスター３４１、３４２との計４つが重複してオンすることなる。
(B) sets a region where the control signal Vin is lower than the voltage (Vout + β) in the region where the
In FIG. 6B, the voltage Vout is in the D2 state where the voltage Vout is greater than or equal to the threshold voltage (V H / 6−α) and less than the threshold voltage (V H / 6 + α), and the voltage of the control signal Vin and the voltage Vout In other words, the total of four
図１７の（ａ）、（ｂ）のいずれに設定するかについては、消費電力や、電圧Ｖoutの追従性、スムーズな切り替えなどを総合的に勘案して選択するのが好ましいといえる。 It can be said that it is preferable to select either (a) or (b) in FIG. 17 in consideration of power consumption, follow-up performance of the voltage Vout, smooth switching, and the like.
＜補助電源回路＞
図１８は、補助電源回路５０の構成の一例を示す図である。
この図に示されるように、補助電源回路５０は、スイッチＳｗ１ｄ、Ｓｗ１ｕ、Ｓｗ２ｄ、Ｓｗ２ｕ、Ｓｗ３ｄ、Ｓｗ３ｕ、Ｓｗ４ｄ、Ｓｗ４ｕ、Ｓｗ５ｄ、Ｓｗ５ｕと、容量素子Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６とを含んだ構成となっている。
これらのうち、スイッチは、いずれも単極双投であり、共通端子を制御信号Ａ／Ｂにしたがって端子ａ、ｂのいずれかに接続する。制御信号Ａ／Ｂは、簡略化して説明すれば、例えばデューティ比が約５０％のパルス信号であり、その周波数は、制御信号ＣＯＭの周波数に対して例えば２０倍程度に設定される。このような制御信号Ａ／Ｂは、補助電源回路５０における内部発振器（図示省略）により生成しても良いし、フレキブルケーブル１９０を介して制御ユニット１０から供給しても良い。
一方、容量素子Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６は電荷移動用であり、容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５はバックアップ用である。なお、容量素子Ｃ６は、電源電圧ＶＨの供給用である。
上記スイッチは、実際には半導体集積回路においてトランジスターを組み合わせて構成され、容量素子は、当該半導体集積回路に対して外付けで実装される。なお、上記半導体集積回路には、上述した複数個のドライバー３０についても形成される構成が望ましい。
<Auxiliary power circuit>
FIG. 18 is a diagram illustrating an example of the configuration of the auxiliary
As shown in this figure, the auxiliary
Among these, all the switches are single pole double throw, and the common terminal is connected to one of the terminals a and b according to the control signal A / B. For example, the control signal A / B is a pulse signal having a duty ratio of about 50%, and its frequency is set to, for example, about 20 times the frequency of the control signal COM. Such a control signal A / B may be generated by an internal oscillator (not shown) in the auxiliary
On the other hand, the capacitive elements C12, C23, C34, C45, and C56 are for charge transfer, and the capacitive elements C1, C2, C3, C4, and C5 are for backup. Note that the capacitor C6 is for the supply of the power supply voltage V H.
The switch is actually configured by combining transistors in a semiconductor integrated circuit, and the capacitor is externally mounted on the semiconductor integrated circuit. The semiconductor integrated circuit preferably has a configuration in which the plurality of
さて、補助電源回路５０において電圧ＶＨを供給する電源配線５１６は、容量素子Ｃ６の一端とスイッチＳｗ５ｕの端子ａとに接続される。スイッチＳｗ５ｕの共通端子は容量素子Ｃ５６の一端に接続され、容量素子Ｃ５６の他端はスイッチＳｗ５ｄの共通端子に接続される。スイッチＳｗ５ｄの端子ａは、容量素子Ｃ５の一端とスイッチＳｗ４ｕの端子ａとに接続される。スイッチＳｗ４ｕの共通端子は容量素子Ｃ４５の一端に接続され、容量素子Ｃ４５の他端はスイッチＳｗ４ｄの共通端子に接続される。スイッチＳｗ４ｄの端子ａは、容量素子Ｃ４の一端とスイッチＳｗ３ｕの端子ａとに接続される。スイッチＳｗ３ｕの共通端子は容量素子Ｃ３４の一端に接続され、容量素子Ｃ３４の他端はスイッチＳｗ３ｄの共通端子に接続される。スイッチＳｗ３ｄの端子ａは、容量素子Ｃ３の一端とスイッチＳｗ２ｕの端子ａとに接続される。スイッチＳｗ２ｕの共通端子は容量素子Ｃ２３の一端に接続され、容量素子Ｃ２３の他端はスイッチＳｗ２ｄの共通端子に接続される。スイッチＳｗ２ｄの端子ａは、容量素子Ｃ２の一端とスイッチＳｗ１ｕの端子ａとに接続される。スイッチＳｗ１ｕの共通端子は容量素子Ｃ１２の一端に接続され、容量素子Ｃ１２の他端はスイッチＳｗ１ｄの共通端子に接続される。スイッチＳｗ１ｄの端子ａは、容量素子Ｃ１の一端に接続される。
Now, the
容量素子Ｃ５の一端は、電源配線５１５に接続される。同様に、容量素子Ｃ４、Ｃ３、Ｃ２、Ｃ１の一端は、それぞれ電源配線５１４、５１３、５１２、５１１に接続される。
なお、スイッチＳｗ５ｕ、Ｓｗ４ｕ、Ｓｗ３ｕ、Ｓｗ２ｕ、Ｓｗ１ｕの各端子ｂは、スイッチＳｗ１ｄの端子ａとともに、容量素子Ｃ１の一端に接続される。また、容量素子Ｃ６、Ｃ５、Ｃ４、Ｃ３、Ｃ２、Ｃ１の各他端と、スイッチＳｗ５ｄ、Ｓｗ４ｄ、Ｓｗ３ｄ、Ｓｗ２ｄ、Ｓｗ１ｄの各端子ｂとは、グランドＧに共通接地される。
One end of the capacitive element C5 is connected to the
Each terminal b of the switches Sw5u, Sw4u, Sw3u, Sw2u, and Sw1u is connected to one end of the capacitive element C1 together with the terminal a of the switch Sw1d. The other ends of the capacitive elements C6, C5, C4, C3, C2, and C1 and the terminals b of the switches Sw5d, Sw4d, Sw3d, Sw2d, and Sw1d are commonly grounded to the ground G.
図１９は、補助電源回路５０におけるスイッチの接続状態を示す図である。
各スイッチは、制御信号Ａ／Ｂによって共通端子が端子ａに接続される状態（状態Ａ）と、共通端子が端子ｂに接続される状態（状態Ｂ）との２状態をとる。同図の（ａ）は、補助電源回路５０における状態Ａの接続を、（ｂ）は、状態Ｂの接続を、それぞれ等価回路で簡易的に示したものである。
状態Ａでは、容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１が電圧ＶＨからグランドＧまでの間で直列に接続される。状態Ｂでは、容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１の一端同士が接続されるので、これらの容量素子は並列に接続されて、保持電圧が均等化される。
FIG. 19 is a diagram illustrating a connection state of switches in the auxiliary
Each switch takes two states, a state where the common terminal is connected to the terminal a (state A) and a state where the common terminal is connected to the terminal b (state B) by the control signal A / B. (A) of the same figure shows the connection of the state A in the auxiliary
In the state A, the capacitive elements C56, C45, C34, C23, C12, and C1 are connected in series between the voltage VH and the ground G. In the state B, since one ends of the capacitive elements C56, C45, C34, C23, C12, and C1 are connected to each other, these capacitive elements are connected in parallel to equalize the holding voltage.
したがって、状態Ａ、Ｂが交互に繰り返されると、状態Ｂのときに均等化された電圧ＶＨ／６が、状態Ａの直列接続によって１〜５倍されて、それぞれ容量素子Ｃ１〜Ｃ５に保持されるとともに、このときの保持電圧が、電源配線５１１〜５１５を介してドライバー３０に供給される。
Therefore, when the states A and B are alternately repeated, the voltage V H / 6 that is equalized in the state B is multiplied by 1 to 5 by the series connection of the state A and held in the capacitive elements C1 to C5, respectively. In addition, the holding voltage at this time is supplied to the
ここで、ドライバー３０によって圧電素子４０が充電されると、容量素子Ｃ１〜Ｃ５のうち保持電圧が低下するものが現れる。保持電圧が低下した容量素子には、状態Ａの直列接続によって電源から電荷が補給されるとともに、状態Ｂの並列接続による再配分で均等化されるので、補助電源回路５０の全体でみれば、電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６に保つようにバランスする。
一方、ドライバー３０によって圧電素子４０が放電されると、容量素子Ｃ１〜Ｃ５のうち保持電圧が上昇するものが現れるが、状態Ａの直列接続で電荷が吐き出されるとともに、状態Ｂの並列接続による再配分で均等化されるので、補助電源回路５０の全体でみれば、電圧ＶＨ／６、２ＶＨ／６、３ＶＨ／６、４ＶＨ／６、５ＶＨ／６に保つようにバランスする。なお、吐き出される電荷が容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１で吸収できずに余ったとき、余った電荷は、容量素子Ｃ６に吸収される、すなわち電源系へに回生される。このため、圧電素子４０以外の他の負荷があれば、その負荷の駆動に用いられる。他の負荷がなければ、容量素子Ｃ６を含む他の容量素子に吸収されるので、電源電圧ＶＨが上昇する、すなわちリップルが発生することになるが、容量素子Ｃ６を含めてカップリングコンデンサの容量を大きくすることによって実用的には回避できる。
Here, when the
On the other hand, when the
この補助電源回路５０では、ドライバー３０によって圧電素子４０が放電されると、当該放電に用いられた電源配線に対応した容量素子Ｃ１〜Ｃ６のいずれかの保持電圧が一時的に上昇するが、状態Ａ、Ｂの繰り返しによって電圧ＶＨ／６の１〜６倍の逓倍電圧を保つようにバランスする。一方、圧電素子４０が充電されると、当該充電に用いられた電源配線に対応した容量素子Ｃ１〜Ｃ６のいずれかの保持電圧が一時的に低下するが、状態Ａ、Ｂの繰り返しによって電圧ＶＨ／６の１〜６倍の逓倍電圧を保つようにバランスする。
図３に示した制御信号ＣＯＭ（Ｖin）の電圧波形を見ても判るように、インクを引き込むための電圧上昇と、インクを吐出させるための電圧下降とがセットであり、印刷動作では、当該セットが繰り返される。このため、補助電源回路５０では、圧電素子４０の放電によって回収された電荷が、次回以降における充電に際して利用される。
したがって、本実施形態では、印刷装置１の全体でみたときに、圧電素子４０から放電された電荷の回収・再利用と、ドライバー３０における段階的な充電・放電（図１６参照）とによって、消費される電力を低く抑えることができるのである。
In the auxiliary
As can be seen from the voltage waveform of the control signal COM (Vin) shown in FIG. 3, the voltage increase for drawing ink and the voltage decrease for discharging ink are a set. The set is repeated. For this reason, in the auxiliary
Therefore, in the present embodiment, when the
なお、補助電源回路５０において、各スイッチの共通端子が端子ａ、ｂの一方から他方への接続に切り替わるときに、複数（図１８では１０個）のスイッチに特性ばらつきがあると、一斉に切り替わらない状態が発生して、容量素子の両端が短絡してしまうことがあり得る。例えば切替時にスイッチＳｗ１ｕ、Ｓｗ１ｄ、Ｓｗ２ｄで端子ａが共通端子に接続されているときに、スイッチＳｗ２ｕで端子ｂが共通端子に接続される状態が発生すると、容量素子Ｃ１２、Ｃ２３の直列接続の両端同士が短絡してしまう。
このため、スイッチの切り替え時には、一旦、端子ａ、ｂのいずれにも接続しない中立状態を経て、上記短絡の発生を抑える構成が好ましい。
In the auxiliary
For this reason, at the time of switching the switch, a configuration in which the occurrence of the short circuit is suppressed through a neutral state in which the switch is not connected to either of the terminals a and b is preferable.
＜応用・変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。なお、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
<Application and modification>
The present invention is not limited to the above-described embodiments, and various applications and modifications as described below are possible, for example. Note that one or a plurality of arbitrarily selected aspects of application / deformation described below can be appropriately combined.
＜負帰還制御＞
図２０は、実施形態の応用例（その１）に係るドライバー３０の構成の一例を示す図である。この図に示されるように、この応用例では、圧電素子４０の一端の電圧Ｖoutがオペアンプ３２の入力端（−）に負帰還される構成となっている。この構成では、制御信号Ｖoutの電圧と電圧Ｖoutとに相違しているときに、その相違をなくす方向にトランジスター３４１、３４２が制御される。このため、レベルシフター３６ａ〜３６ｆやトランジスター３４１、３４２の応答特性が悪い場合でも、制御信号Ｖinに電圧Ｖoutを比較的迅速に、高精度に追従させることができる。
なお、負帰還量については、レベルシフター３６ａ〜３６ｆやトランジスター３４１、３４２の特性に合わせて適切に設定可能な構成が好ましい。例えば、図の例では、オペアンプ３２は、制御信号Ｖinの電圧から電圧Ｖoutを差し引いた電圧を出力する構成であるが、この差し引いた電圧に適切な係数を乗算してレベルシフター３６ａ〜３６ｆに供給する構成としても良い。
<Negative feedback control>
FIG. 20 is a diagram illustrating an example of the configuration of the
The negative feedback amount is preferably configured to be appropriately set according to the characteristics of the
図２１は、実施形態の別の応用例（その２）に係るドライバー３０の構成の一例を示す図である。図５で説明したドライバー３０においては、単位回路３４ａ〜３４ｆのトランジスター３４１、３４２をバイポーラ型としたが、図２１に示した応用例（その２）では、このトランジスター３４１、３４２のそれぞれをＰ、Ｎチャンネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）３５１、３５２としたものである。
ＭＯＳＦＥＴ３５１、３５２を用いる場合、各ドレイン端子と圧電素子４０の一端との間に、それぞれ逆流防止用のダイオードを設ければ良い。また、ＭＯＳＦＥＴ３５１、３５２を用いる場合、レベルシフター３６ａ〜３６ｆについては、イネーブル状態にあれば、制御信号Ｖinの電圧をマイナス方向に所定値として閾値電圧に相当する分だけシフトさせてＰチャネル型のＭＯＳＦＥＴ３５１のゲート端子に供給する一方、制御信号Ｖinの電圧をプラス方向に閾値電圧に相当する分だけシフトさせてＮチャネル型のＭＯＳＦＥＴ３５２のゲート端子に供給する構成となる。
また、ＭＯＳＦＥＴ３５１、３５２を用いる場合に、図２０に示したような、電圧Ｖoutを負帰還する構成を適用しても良い。
FIG. 21 is a diagram illustrating an example of the configuration of the
When the
Further, when the
＜駆動対象＞
実施形態では、ドライバー３０の駆動対象としてインクを吐出する圧電素子４０を例にとって説明した。本発明では、駆動対象として圧電素子４０に限られず、例えば超音波モーターや、タッチパネル、平面スピーカー、液晶などのディスプレイなどの容量性成分を有する負荷のすべてに適用可能である。
<Drive target>
In the embodiment, the
＜単位回路の段数＞
実施形態において、７種類の電圧のうち、互いに隣り合う２つの電圧に対応するように電圧の低い順に単位回路３４ａ〜３４ｆの６段を設けた構成であったが、本発明では、単位回路の段数は、これに限られず、２段以上であれば良い。また、電圧については、必ずしも等間隔である必要はない。
<Number of unit circuit stages>
In the embodiment, the six stages of
＜コンパレーター＞
実施形態では、Ｄ１状態からＤ１１状態までを１０個のコンパレーター３８によって検出する構成であった。詳細には、すべてのコンパレーター３８の判別結果が偽（出力信号がＬレベル）であれば、Ｄ１状態であると検出し、以下、閾値電圧が低いものに対応したコンパレーター３８の判別結果が順に真（出力信号がＨレベル）となるごとに、Ｄ２状態からＤ１１状態であると検出する構成であった。換言すれば、Ｄ１状態からＤ１１状態までを検出する構成は、それぞれ別体ではなく、１０個のコンパレーター３８の全体で検出する構成であった。これに限られず、各状態を個別に検出する構成であっても良い。
<Comparator>
In the embodiment, the ten comparators 38 detect the D1 state to the D11 state. Specifically, if the determination results of all the comparators 38 are false (the output signal is L level), it is detected that the state is the D1 state. Hereinafter, the determination results of the comparators 38 corresponding to the low threshold voltages are detected. Each time the output signal becomes true (the output signal is at the H level), the D2 state to the D11 state are detected. In other words, the configuration for detecting the state from the D1 state to the D11 state is not a separate body, but a configuration for detecting the whole of the ten comparators 38. The configuration is not limited to this, and each state may be detected individually.
＜ディセーブル状態のレベルシフター＞
実施形態において、ディセーブル状態のレベルシフター３６ａ〜３６ｆは、トランジスター３４１（３５１）のベース（ゲート）端子に電圧ゼロを供給し、トランジスター３４２（３５２）のベース（ゲート）端子に電圧ＶＨを供給する構成としたが、トランジスター３４１、３４２をオフさせることができれば、これに限定されない。例えば、レベルシフター３６ａ〜３６ｆは、ディセーブル状態のときに、制御信号Ｖinの電圧をプラス方向にシフトさせたオフ信号を、トランジスター３４１（３５１）のベース（ゲート）端子に供給し、制御信号Ｖinの電圧をマイナス方向にシフトさせたオフ信号を、トランジスター３４２（３５１）のベース（ゲート）端子に供給する構成としても良い。
この構成によれば、トランジスター３４１（３５１）、３４２（３５２）の耐圧が低くて済むので、半導体基板に形成するときのトランジスターサイズを小さくすることができる。
<Disabled level shifter>
In the embodiment, the
According to this configuration, since the transistors 341 (351) and 342 (352) have low withstand voltage, the transistor size when formed on the semiconductor substrate can be reduced.
１…印刷装置（液体吐出装置）、１０…制御ユニット、１５…制御信号生成部、２０…印刷ヘッド、３０…ドライバー（接続経路選択部）、３２…オペアンプ、３４…単位回路、３６…レベルシフター、３８…コンパレーター、４０…圧電素子（容量性負荷）、５０…補助電源回路（補助電源）、３４１、３４２…トランジスター、４００…吐出部。
DESCRIPTION OF
Claims (5)
電荷を供給する一方で電荷を回収する補助電源と、
第０電圧の第０信号経路と、
前記第０電圧よりも高い第１電圧が前記補助電源によって印加された第１信号経路と、
前記第１電圧よりも高い第２電圧の第２信号経路と、
制御信号の電圧と前記圧電素子の保持電圧とに応じて、前記圧電素子と前記補助電源との間を、前記第０信号経路、第１信号経路および前記第２信号経路を用いて電気的に接続する接続経路選択部と、
を具備し、
前記接続経路選択部は、
前記圧電素子の保持電圧が前記第１電圧を跨いで低下するとき、
前記圧電素子と前記補助電源との間を、
前記第１信号経路および前記第０信号経路を介して電気的に接続した状態の後、
前記第１信号経路を電気的に非接続にするとともに前記第０信号経路を介して電気的に接続した状態に遷移させる
ことを特徴とする液体吐出装置。 A discharge section including a nozzle for discharging a liquid, a pressure chamber communicating with the nozzle, and a piezoelectric element provided for each pressure chamber;
An auxiliary power supply that collects charges while supplying charges;
A 0th signal path of a 0th voltage;
A first signal path in which a first voltage higher than the zeroth voltage is applied by the auxiliary power source;
A second signal path of a second voltage higher than the first voltage;
Depending on the voltage of the control signal and the holding voltage of the piezoelectric element, the piezoelectric element and the auxiliary power supply are electrically connected using the zeroth signal path, the first signal path, and the second signal path. A connection route selection unit to be connected;
Comprising
The connection path selection unit
When the holding voltage of the piezoelectric element decreases across the first voltage,
Between the piezoelectric element and the auxiliary power source,
After being electrically connected through the first signal path and the zeroth signal path,
The liquid ejecting apparatus according to claim 1, wherein the first signal path is electrically disconnected and transitioned to a state of being electrically connected via the zeroth signal path.
前記圧電素子の保持電圧が、
前記第１電圧よりも予め定められた値だけ高い第１高側閾値電圧未満であるか否か、または、前記第１電圧よりも予め定められた値だけ低い第１低側閾値電圧以上であるか否か、を検出する検出部
を有することを特徴する液体吐出装置。 The liquid ejection apparatus according to claim 1, wherein
The holding voltage of the piezoelectric element is
It is less than a first high-side threshold voltage that is higher by a predetermined value than the first voltage, or is equal to or higher than a first low-side threshold voltage that is lower by a predetermined value than the first voltage. A liquid ejection apparatus comprising: a detection unit that detects whether or not.
前記接続経路選択部は、
前記圧電素子の保持電圧が前記第１低側閾値電圧以上であって前記第１高側閾値電圧未満であるときに、前記圧電素子から前記第０信号経路および前記第１信号経路に放電される電荷を、前記制御信号の電圧に応じて制御し、
前記圧電素子の保持電圧が前記第１低側閾値電圧未満であるときに、前記圧電素子から前記第０信号経路に放電される電荷を、前記制御信号の電圧に応じて制御する
ことを特徴する液体吐出装置。 The liquid ejection apparatus according to claim 2 , wherein
The connection path selection unit
When the holding voltage of the piezoelectric element is not less than the first low-side threshold voltage and less than the first high-side threshold voltage, the piezoelectric element is discharged to the zeroth signal path and the first signal path. Controlling the charge according to the voltage of the control signal;
When the holding voltage of the piezoelectric element is less than the first low-side threshold voltage, the electric charge discharged from the piezoelectric element to the zeroth signal path is controlled according to the voltage of the control signal. Liquid ejection device.
前記接続経路選択部は、
トランジスターＡおよびトランジスターＢを含み、
前記圧電素子の保持電圧が前記第１低側閾値電圧以上であって前記第１高側閾値電圧未満であるときに、
前記トランジスターＡは、前記圧電素子から前記第０信号経路に放電される電荷を前記制御信号の電圧に応じて制御し、
前記トランジスターＢは、前記圧電素子から前記第１信号経路に放電される電荷を前記制御信号の電圧に応じて制御し、
前記圧電素子の保持電圧が前記第１低側閾値電圧未満であるときに、
前記トランジスターＡは、前記圧電素子から前記第０信号経路に放電される電荷を前記制御信号の電圧に応じて制御する
ことを特徴する液体吐出装置。 The liquid ejection device according to claim 2 or 3 ,
The connection path selection unit
Including transistor A and transistor B;
When the holding voltage of the piezoelectric element is not less than the first low-side threshold voltage and less than the first high-side threshold voltage,
The transistor A controls the electric charge discharged from the piezoelectric element to the 0th signal path according to the voltage of the control signal,
The transistor B controls the charge discharged from the piezoelectric element to the first signal path according to the voltage of the control signal,
When the holding voltage of the piezoelectric element is less than the first low-side threshold voltage,
The transistor A controls the electric charge discharged from the piezoelectric element to the zeroth signal path in accordance with the voltage of the control signal.
電荷を供給する一方で電荷を回収する補助電源と、
第０電圧の第０信号経路と、
前記第０電圧よりも高い第１電圧が前記補助電源によって印加された第１信号経路と、
前記第１電圧よりも高い第２電圧の第２信号経路と、
制御信号の電圧と前記容量性負荷の保持電圧とに応じて、前記容量性負荷と前記補助電源との間を、前記第０信号経路、第１信号経路および前記第２信号経路を用いて電気的に接続する接続経路選択部と、
を具備し、
前記接続経路選択部は、
前記容量性負荷の保持電圧が前記第１電圧を跨いで低下するとき、
前記容量性負荷と前記補助電源との間を、
前記第１信号経路および前記第０信号経路を介して電気的に接続した状態の後、
前記第１信号経路を電気的に非接続にするとともに前記第０信号経路を介して電気的に接続した状態に遷移させる
ことを特徴とする容量性負荷駆動回路。 A capacitive load driving circuit that causes a capacitive load to repeat charging and discharging,
An auxiliary power supply that collects charges while supplying charges;
A 0th signal path of a 0th voltage;
A first signal path in which a first voltage higher than the zeroth voltage is applied by the auxiliary power source;
A second signal path of a second voltage higher than the first voltage;
In accordance with the voltage of the control signal and the holding voltage of the capacitive load, electrical connection between the capacitive load and the auxiliary power supply is performed using the zeroth signal path, the first signal path, and the second signal path. A connection path selection unit to connect automatically,
Comprising
The connection path selection unit
When the holding voltage of the capacitive load decreases across the first voltage,
Between the capacitive load and the auxiliary power source,
After being electrically connected through the first signal path and the zeroth signal path,
The capacitive load driving circuit, wherein the first signal path is electrically disconnected and is transitioned to a state of being electrically connected via the 0th signal path.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013059209A JP6155733B2 (en) | 2013-03-22 | 2013-03-22 | Liquid ejection device and capacitive load drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013059209A JP6155733B2 (en) | 2013-03-22 | 2013-03-22 | Liquid ejection device and capacitive load drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014184573A JP2014184573A (en) | 2014-10-02 |
| JP6155733B2 true JP6155733B2 (en) | 2017-07-05 |
Family
ID=51832625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013059209A Expired - Fee Related JP6155733B2 (en) | 2013-03-22 | 2013-03-22 | Liquid ejection device and capacitive load drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6155733B2 (en) |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001113695A (en) * | 1999-10-21 | 2001-04-24 | Seiko Epson Corp | Driving apparatus for ink-jet recording head and printing apparatus |
| JP2002103603A (en) * | 2000-09-28 | 2002-04-09 | Canon Inc | Driving circuit of ink jet recording head, recorder having that circuit, and driving method of ink jet recording head |
| CN100433546C (en) * | 2001-03-26 | 2008-11-12 | 哈曼国际工业有限公司 | Digital signal processor enhanced pulse width modulation amplifier |
| KR20050000423A (en) * | 2002-05-16 | 2005-01-03 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Power amplifier end stage |
| JP2004056463A (en) * | 2002-07-19 | 2004-02-19 | Sharp Corp | D/a converter circuit, portable terminal equipment having the same, and audio device |
| JP2004088430A (en) * | 2002-08-27 | 2004-03-18 | Mitsubishi Electric Corp | Class d amplifier |
| JP2004153411A (en) * | 2002-10-29 | 2004-05-27 | Sharp Corp | Multi- valued output semiconductor device and ink-jet recording device |
| JP2004306395A (en) * | 2003-04-04 | 2004-11-04 | Sharp Corp | Driving circuit of ink jet head and ink jet printer comprising it |
| JP4770361B2 (en) * | 2005-09-26 | 2011-09-14 | 富士ゼロックス株式会社 | Capacitive load drive circuit and droplet discharge device |
| EP1980401B1 (en) * | 2006-01-20 | 2011-07-06 | Seiko Epson Corporation | Inkjet printer head driving apparatus and inkjet printer |
| TWI294355B (en) * | 2006-06-27 | 2008-03-11 | Ind Tech Res Inst | Piezoelectric fluid injection devices and calibration and driving methods thereof |
| JP2008132657A (en) * | 2006-11-28 | 2008-06-12 | Fuji Xerox Co Ltd | Method for driving piezoelectric element, driving circuit for piezoelectric element, apparatus for driving liquid droplet delivering head, and liquid droplet delivering apparatus |
| JP4924137B2 (en) * | 2007-03-27 | 2012-04-25 | セイコーエプソン株式会社 | Digital-analog converter with redundant bits, analog-digital converter using the same, and image sensor using the same |
| JP4640491B2 (en) * | 2008-10-27 | 2011-03-02 | セイコーエプソン株式会社 | Ejection head drive circuit, ejection apparatus, and printing apparatus |
| KR20120049301A (en) * | 2009-08-31 | 2012-05-16 | 가부시키가이샤 미마키 엔지니어링 | Inkjet printer and method for printing |
| JP5845598B2 (en) * | 2011-03-10 | 2016-01-20 | セイコーエプソン株式会社 | Load drive circuit and fluid ejection device |
| JP6221286B2 (en) * | 2013-03-22 | 2017-11-01 | セイコーエプソン株式会社 | Liquid ejection device and capacitive load drive circuit |
-
2013
- 2013-03-22 JP JP2013059209A patent/JP6155733B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014184573A (en) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6221286B2 (en) | Liquid ejection device and capacitive load drive circuit | |
| JP5884758B2 (en) | Liquid ejection device | |
| JP5900394B2 (en) | Liquid ejection device | |
| JP6384122B2 (en) | Liquid ejection device | |
| US9522531B2 (en) | Liquid discharge apparatus and control method of liquid discharge apparatus | |
| US9855741B2 (en) | Liquid discharging apparatus | |
| US9673810B2 (en) | Driving circuit for driving a capacitive load, and control method of a driving circuit for driving a capacitive load | |
| JP6217734B2 (en) | Liquid ejection device | |
| JP6132044B2 (en) | Capacitive load drive circuit | |
| JP6155733B2 (en) | Liquid ejection device and capacitive load drive circuit | |
| JP6155734B2 (en) | Liquid ejection device | |
| JP2015134416A (en) | Liquid discharge device, head unit and liquid discharge method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150403 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6155733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |