JP6217734B2 - Liquid ejection device - Google Patents

Liquid ejection device Download PDF

Info

Publication number
JP6217734B2
JP6217734B2 JP2015223734A JP2015223734A JP6217734B2 JP 6217734 B2 JP6217734 B2 JP 6217734B2 JP 2015223734 A JP2015223734 A JP 2015223734A JP 2015223734 A JP2015223734 A JP 2015223734A JP 6217734 B2 JP6217734 B2 JP 6217734B2
Authority
JP
Japan
Prior art keywords
voltage
unit
control signal
piezoelectric element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015223734A
Other languages
Japanese (ja)
Other versions
JP2016040129A5 (en
JP2016040129A (en
Inventor
大▲塚▼ 修司
修司 大▲塚▼
正 喜友名
正 喜友名
利文 淺沼
利文 淺沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015223734A priority Critical patent/JP6217734B2/en
Publication of JP2016040129A publication Critical patent/JP2016040129A/en
Publication of JP2016040129A5 publication Critical patent/JP2016040129A5/ja
Application granted granted Critical
Publication of JP6217734B2 publication Critical patent/JP6217734B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、液滴を吐出する技術に関する。   The present invention relates to a technique for ejecting droplets.

印刷ヘッドの各ノズルに対応する圧電素子を駆動することで各ノズルからインクの液滴を吐出する印刷装置が従来から提案されている。例えば特許文献1には、複数の圧電素子に1対1に対応する複数のスイッチ(トランスミッションゲート)を配置し、共通の制御信号を各スイッチにより圧電素子毎に選択して各圧電素子に供給する印刷装置が開示されている。   2. Description of the Related Art Conventionally, a printing apparatus that ejects ink droplets from each nozzle by driving a piezoelectric element corresponding to each nozzle of a print head has been proposed. For example, in Patent Document 1, a plurality of switches (transmission gates) corresponding to a plurality of piezoelectric elements are arranged on a one-to-one basis, and a common control signal is selected for each piezoelectric element by each switch and supplied to each piezoelectric element. A printing apparatus is disclosed.

特開2013−006424号公報JP 2013-006424 A

特許文献1のように共通の制御信号を各圧電素子に選択的に供給する構成では、多数(例えば全部)の圧電素子を同時に駆動する場合でも適切な波形の制御信号が各圧電素子に供給されるように、非常に大きい電流の制御信号を印刷ヘッドに供給する必要がある。したがって、制御信号の供給に利用される回路の耐電圧性能および耐電流性能を充分に確保する必要があり、回路規模の縮小が困難であるという問題がある。以上の事情を考慮して、本発明は、必要な耐電圧性能または耐電流性能を低減することを目的とする。   In a configuration in which a common control signal is selectively supplied to each piezoelectric element as in Patent Document 1, a control signal having an appropriate waveform is supplied to each piezoelectric element even when a large number (for example, all) of the piezoelectric elements are driven simultaneously. Therefore, it is necessary to supply a control signal with a very large current to the print head. Therefore, there is a problem that it is necessary to sufficiently ensure the withstand voltage performance and current withstand performance of the circuit used for supplying the control signal, and it is difficult to reduce the circuit scale. In view of the above circumstances, an object of the present invention is to reduce necessary withstand voltage performance or current withstand performance.

以上の課題を解決するために、本発明の液体吐出装置は、液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられて駆動信号に応じた充電と放電とにより液滴を当該ノズルから吐出させる圧電素子とを含む第1吐出部および第2吐出部と、前記第1吐出部に対応して設置され、複数の電圧を選択的に前記第1吐出部に供給する第1接続経路選択部と、前記第2吐出部に対応して設置され、複数の電圧を選択的に前記第2吐出部に供給する第2接続経路選択部と、前記第1接続経路選択部および前記第2接続経路選択部に対して共通の前記複数の電圧を生成して供給する電圧生成部とを具備する。以上の構成では、第1吐出部に対応する第1接続経路選択部と第2吐出部に対応する第2接続経路選択部とが設置され、電圧生成部から供給される複数の電圧を、第1接続経路選択部が選択的に第1吐出部に供給するとともに第2接続経路選択部が選択的に第2吐出部に供給する。したがって、複数のノズルにわたり共通する制御信号をノズル毎のスイッチにより個別に選択して圧電素子に供給する構成と比較して、回路に要求される耐電圧性能および耐電流性能が低減される(ひいては回路規模が縮小される)という利点がある。   In order to solve the above-described problems, a liquid ejection apparatus according to the present invention includes a nozzle that ejects liquid, a pressure chamber that communicates with the nozzle, and charging and discharging that are provided for each pressure chamber in accordance with a drive signal. The first discharge unit and the second discharge unit each including a piezoelectric element that discharges droplets from the nozzles, and a plurality of voltages are selectively applied to the first discharge unit. A first connection path selection unit to supply, a second connection path selection unit that is installed corresponding to the second discharge unit and selectively supplies a plurality of voltages to the second discharge unit; and the first connection path A voltage generation unit that generates and supplies the plurality of voltages common to the selection unit and the second connection path selection unit. In the above configuration, the first connection path selection unit corresponding to the first discharge unit and the second connection path selection unit corresponding to the second discharge unit are installed, and the plurality of voltages supplied from the voltage generation unit are The first connection path selection unit selectively supplies the first discharge unit and the second connection path selection unit selectively supplies the second discharge unit. Therefore, the withstand voltage performance and the withstand current performance required for the circuit are reduced compared with a configuration in which a control signal common to a plurality of nozzles is individually selected by a switch for each nozzle and is supplied to the piezoelectric element (as a result) There is an advantage that the circuit scale is reduced).

本発明の好適な態様に係る液体吐出装置は、制御信号を供給する制御信号供給部と、前記第1接続経路選択部に対応して設置され、前記第1接続経路選択部に対する前記制御信号の供給/遮断を制御する第1スイッチと、前記第2接続経路選択部に対応して設置され、前記第2接続経路選択部に対する前記制御信号の供給/遮断を制御する第2スイッチとを具備し、前記第1接続経路選択部は、前記第1スイッチから供給される制御信号に応じて前記複数の電圧を選択的に前記第1吐出部に供給し、前記第2接続経路選択部は、前記第2スイッチから供給される制御信号に応じて前記複数の電圧を選択的に前記第2吐出部に供給する。以上の構成では、複数のスイッチの各々が共通の制御信号の供給/遮断を制御することで各接続経路選択部に供給される制御信号に応じて複数の電圧が選択的に圧電素子に供給される。したがって、制御信号を吐出部毎に個別に生成する構成と比較して装置構成や制御処理が簡素化されるという利点がある。   A liquid ejection apparatus according to a preferred aspect of the present invention is installed corresponding to a control signal supply unit that supplies a control signal and the first connection path selection unit, and the control signal for the first connection path selection unit A first switch that controls supply / cutoff; and a second switch that is installed corresponding to the second connection path selection unit and controls supply / cutoff of the control signal to the second connection path selection unit. The first connection path selection unit selectively supplies the plurality of voltages to the first discharge unit according to a control signal supplied from the first switch, and the second connection path selection unit The plurality of voltages are selectively supplied to the second ejection unit in accordance with a control signal supplied from the second switch. In the above configuration, each of the plurality of switches controls supply / cutoff of the common control signal, whereby a plurality of voltages are selectively supplied to the piezoelectric element in accordance with the control signal supplied to each connection path selection unit. The Therefore, there is an advantage that the apparatus configuration and control processing are simplified as compared with the configuration in which the control signal is individually generated for each ejection unit.

本発明の好適な態様に係る液体吐出装置は、前記第1接続経路選択部に対応して設置され、制御信号を生成して当該第1接続経路選択部に供給する第1制御信号供給部と、前記第2接続経路選択部に対応して設置され、制御信号を生成して当該第2接続経路選択部に供給する第2制御信号供給部とを具備し、前記第1接続経路選択部は、前記第1制御信号供給部から供給される制御信号に応じて前記複数の電圧を選択的に前記第1吐出部に供給し、前記第2接続経路選択部は、前記第2制御信号供給部から供給される制御信号に応じて前記複数の電圧を選択的に前記第2吐出部に供給する。以上の態様では、吐出部毎に設置された制御信号供給部が個別に制御信号を生成するから、例えば各圧電素子の特性の相違が補償されるように制御信号を吐出部毎に調整することが可能である。   A liquid ejection apparatus according to a preferred aspect of the present invention is provided corresponding to the first connection path selection unit, generates a control signal, and supplies the control signal to the first connection path selection unit. A second control signal supply unit that is installed in correspondence with the second connection path selection unit, generates a control signal, and supplies the control signal to the second connection path selection unit, and the first connection path selection unit includes: The plurality of voltages are selectively supplied to the first discharge unit according to a control signal supplied from the first control signal supply unit, and the second connection path selection unit is configured to supply the second control signal supply unit. The plurality of voltages are selectively supplied to the second ejection unit in accordance with a control signal supplied from. In the above aspect, since the control signal supply unit installed for each ejection unit individually generates the control signal, for example, the control signal is adjusted for each ejection unit so as to compensate for the difference in characteristics of each piezoelectric element. Is possible.

本発明の好適な態様に係る液体吐出装置は、前記電圧生成部により第1電圧が印加された第1信号経路と、前記電圧生成部により前記第1電圧よりも高い第2電圧が印加された第2信号経路とを具備し、前記第1接続経路選択部は、前記制御信号の電圧と前記圧電素子の保持電圧とに応じて、前記第1信号経路または前記第2信号経路により前記第1吐出部と前記電圧生成部とを電気的に接続し、前記第2接続経路選択部は、前記制御信号の電圧と前記圧電素子の保持電圧とに応じて、前記第1信号経路または前記第2信号経路により前記第2吐出部と前記電圧生成部とを電気的に接続する。以上の態様では、圧電素子の充電または放電については、第1信号経路または第2信号経路に圧電素子を電気的に接続することによって実行されるとともに、この電気的な接続については、制御信号の電圧のみならず、圧電素子の保持電圧も勘案して規定されるので、圧電素子を細かい電圧で制御することができる。なお、圧電素子の充電および放電については、段階的に進行するので、電源電圧間で一気に行う従来構成と比較してエネルギー効率を高くすることができる。また、D級増幅のように大電流をスイッチングしないので、EMI(Electro Magnetic Interference:電磁障害)の発生を抑えることができる。   In the liquid ejection device according to a preferred aspect of the present invention, the first signal path to which the first voltage is applied by the voltage generator, and the second voltage higher than the first voltage is applied by the voltage generator. A second signal path, wherein the first connection path selection unit performs the first signal path or the second signal path according to the voltage of the control signal and the holding voltage of the piezoelectric element. The discharge unit and the voltage generation unit are electrically connected, and the second connection path selection unit is configured to select the first signal path or the second signal according to the voltage of the control signal and the holding voltage of the piezoelectric element. The second ejection unit and the voltage generation unit are electrically connected by a signal path. In the above aspect, the charging or discharging of the piezoelectric element is performed by electrically connecting the piezoelectric element to the first signal path or the second signal path. Since not only the voltage but also the holding voltage of the piezoelectric element is taken into consideration, the piezoelectric element can be controlled with a fine voltage. In addition, since charging and discharging of the piezoelectric element proceed in a stepwise manner, energy efficiency can be increased as compared with a conventional configuration that is performed at once between power supply voltages. Moreover, since a large current is not switched unlike the class D amplification, the occurrence of EMI (Electro Magnetic Interference) can be suppressed.

本発明の好適な態様の液体吐出装置は、前記圧電素子の保持電圧が前記第1電圧未満であるか否か、または、前記第1電圧以上前記第2電圧未満であるか否かを検出する検出部を具備する。以上の態様では、圧電素子の保持電圧が第1電圧未満であるか否か、または、第1電圧以上第2電圧未満であるか否かが検出される。なお、検出部としては、圧電素子の保持電圧が第1電圧未満であるか否かを検出する部分と、第1電圧以上第2電圧未満であるか否かを検出する部分とを個別に分けても良いし、一体としても良い。   The liquid ejection apparatus according to a preferred aspect of the present invention detects whether the holding voltage of the piezoelectric element is less than the first voltage, or whether the voltage is greater than or equal to the first voltage and less than the second voltage. A detection unit is provided. In the above aspect, it is detected whether or not the holding voltage of the piezoelectric element is less than the first voltage, or whether or not it is greater than or equal to the first voltage and less than the second voltage. In addition, as a detection part, the part which detects whether the holding voltage of a piezoelectric element is less than 1st voltage, and the part which detects whether it is more than 1st voltage and less than 2nd voltage are divided separately. It may be good or integrated.

本発明の好適な態様において、第1接続経路選択部および第2接続経路選択部を含む複数の接続経路選択部の各々は、前記第1電圧未満においては、前記第1信号経路を介して前記圧電素子に充電される電荷を、前記制御信号の電圧にしたがって制御し、前記第1電圧以上前記第2電圧未満においては、前記第1信号経路を介して前記圧電素子から放電される電荷、または、前記第2信号経路を介して前記圧電素子に充電される電荷を、前記制御信号の電圧に応じて制御する。以上の態様によれば、制御信号の電圧にしたがって、圧電素子に充電、放電される電荷が制御される。   In a preferred aspect of the present invention, each of the plurality of connection path selection units including the first connection path selection unit and the second connection path selection unit is less than the first voltage through the first signal path. The electric charge charged in the piezoelectric element is controlled according to the voltage of the control signal, and the electric charge discharged from the piezoelectric element through the first signal path when the voltage is not lower than the first voltage and lower than the second voltage, or The electric charge charged in the piezoelectric element via the second signal path is controlled according to the voltage of the control signal. According to the above aspect, the electric charge charged and discharged to the piezoelectric element is controlled according to the voltage of the control signal.

本発明の好適な態様において、前記複数の接続経路選択部の各々は、第1トランジスター、第2トランジスターおよび第3トランジスターを有し、前記第1電圧未満においては、前記第1トランジスターは、前記制御信号の電圧を所定値だけ低位側にシフトした電圧に応じて、前記第1信号経路を介して前記圧電素子に充電される電荷を制御し、前記第1電圧以上前記第2電圧未満においては、前記第2トランジスターは、前記制御信号の電圧を前記所定値だけ高位側にシフトした電圧に応じて、前記第1信号経路を介して前記圧電素子から放電される電荷を制御し、前記第3トランジスターは、前記制御信号の電圧を前記所定値だけ低位側にシフトした電圧に応じて、前記第2信号経路を介して前記圧電素子に充電される電荷を制御する。なお、以上の態様において、所定値としては、第1トランジスター、第2トランジスターおよび第3トランジスターが理想的であれば、ゼロで良いが、例えばバイポーラトランジスターであれば、バイアス電圧に相当する電圧とし、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:電界効果トランジスター)であれば、しきい値電圧に相当する電圧とするのが好ましい。   In a preferred aspect of the present invention, each of the plurality of connection path selection units includes a first transistor, a second transistor, and a third transistor. When the voltage is less than the first voltage, the first transistor is controlled by the control. In accordance with a voltage obtained by shifting the voltage of the signal to the lower side by a predetermined value, the electric charge charged in the piezoelectric element through the first signal path is controlled, and at the first voltage or more and less than the second voltage, The second transistor controls the charge discharged from the piezoelectric element through the first signal path according to a voltage obtained by shifting the voltage of the control signal to the higher side by the predetermined value, and the third transistor Controls the charge charged in the piezoelectric element via the second signal path in accordance with the voltage obtained by shifting the voltage of the control signal to the lower side by the predetermined value. In the above embodiment, the predetermined value may be zero if the first transistor, the second transistor, and the third transistor are ideal. For example, in the case of a bipolar transistor, the predetermined value is a voltage corresponding to the bias voltage. For example, in the case of a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), a voltage corresponding to the threshold voltage is preferable.

本発明の好適な態様において、前記第1電圧未満でなければ、前記第1トランジスターはオフし、前記第1電圧以上前記第2電圧未満でなければ、前記第2トランジスターおよび第3トランジスターはオフする。以上の態様では、圧電素子の保持電圧が第1電圧未満でなければ、第1トランジスターがオフしているので、圧電素子は、第1信号経路から電気的に切り離され、また、第1電圧以上第2電圧未満でなければ、第2トランジスターおよび第3トランジスターがオフしているので、圧電素子は、第2の信号経路から電気的に切り離される。   In a preferred aspect of the present invention, if the voltage is not less than the first voltage, the first transistor is turned off. If the voltage is not less than the first voltage and less than the second voltage, the second transistor and the third transistor are turned off. . In the above aspect, if the holding voltage of the piezoelectric element is not less than the first voltage, the first transistor is turned off, so that the piezoelectric element is electrically disconnected from the first signal path and is equal to or higher than the first voltage. If it is not less than the second voltage, the second transistor and the third transistor are turned off, so that the piezoelectric element is electrically disconnected from the second signal path.

本発明の好適な態様において、前記複数の接続経路選択部の各々は、前記制御信号の電圧から、前記圧電素子が保持する電圧を差し引いた電圧を所定数倍した電圧で、前記圧電素子に充電される電荷または前記圧電素子から放電される電荷を制御する。以上の態様によれば、負帰還制御によって、圧電素子に保持される電圧を、高精度かつ短時間に入力信号の電圧に追従させることできる。   In a preferred aspect of the present invention, each of the plurality of connection path selection units charges the piezoelectric element with a voltage obtained by subtracting a voltage obtained by subtracting a voltage held by the piezoelectric element from a voltage of the control signal. Charge to be discharged or discharged from the piezoelectric element. According to the above aspect, the voltage held in the piezoelectric element can be made to follow the voltage of the input signal with high accuracy and in a short time by negative feedback control.

印刷装置の概略構成を示す図である。1 is a diagram illustrating a schematic configuration of a printing apparatus. 制御信号の説明図である。It is explanatory drawing of a control signal. 印刷ヘッドにおける吐出部の要部構成を示す図である。It is a figure which shows the principal part structure of the discharge part in a print head. 印刷ヘッドの部分的なブロック図である。FIG. 3 is a partial block diagram of a print head. 印刷ヘッドにおけるドライバーの構成の一例を示す図である。It is a figure which shows an example of a structure of the driver in a print head. ドライバーの動作説明図である。It is operation | movement explanatory drawing of a driver. ドライバーにおけるレベルシフターの動作説明図である。It is operation | movement explanatory drawing of the level shifter in a driver. ドライバーにおける電流(電荷)の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current (electric charge) in a driver. ドライバーにおける電流(電荷)の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current (electric charge) in a driver. ドライバーにおける電流(電荷)の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current (electric charge) in a driver. ドライバーにおける電流(電荷)の流れを説明するための図である。It is a figure for demonstrating the flow of the electric current (electric charge) in a driver. ドライバーの充放電時の損失の説明図である。It is explanatory drawing of the loss at the time of charging / discharging of a driver. 補助電源回路の構成の一例を示す図である。It is a figure which shows an example of a structure of an auxiliary power supply circuit. 補助電源回路の動作説明図である。It is operation | movement explanatory drawing of an auxiliary power supply circuit. 第2実施形態における印刷装置の概略構成を示す図である。It is a figure which shows schematic structure of the printing apparatus in 2nd Embodiment. ドライバーの応用例(その1)の構成の一例を示す図である。It is a figure which shows an example of a structure of the application example (the 1) of a driver. ドライバーの応用例(その2)の構成の一例を示す図である。It is a figure which shows an example of a structure of the application example (the 2) of a driver.

<第1実施形態>
図1は、本発明の第1実施形態に係る印刷装置100Aのブロック図である。第1実施形態の印刷装置100Aは、印刷用紙等の被記録材にインクの液滴(以下「インク滴」という)を吐出することで被記録材に画像を印刷する液体吐出装置である。
<First Embodiment>
FIG. 1 is a block diagram of a printing apparatus 100A according to the first embodiment of the present invention. The printing apparatus 100A according to the first embodiment is a liquid ejection apparatus that prints an image on a recording material by ejecting ink droplets (hereinafter referred to as “ink droplets”) onto the recording material such as printing paper.

図1に示すように、印刷装置100Aは、制御ユニット10と印刷ヘッド20とFFC(Flexible Flat Cable)70とを具備する。制御ユニット10による制御のもとで印刷ヘッド20の複数のノズルの各々から被記録材にインク滴が吐出される。第1実施形態の印刷装置100Aは、被記録材の搬送方向(副走査方向)とは交差する方向(主走査方向)に移動するキャリッジ(図示略)に印刷ヘッド20が搭載されたシリアル型のインクジェットプリンターである。制御ユニット10はキャリッジ外の制御基板(図示略)に設置される。FFC70は、制御ユニット10と印刷ヘッド20とを電気的に接続する可撓性の配線基板である。   As shown in FIG. 1, the printing apparatus 100 </ b> A includes a control unit 10, a print head 20, and an FFC (Flexible Flat Cable) 70. Under the control of the control unit 10, ink droplets are ejected from each of the plurality of nozzles of the print head 20 onto the recording material. The printing apparatus 100A of the first embodiment is a serial type in which the print head 20 is mounted on a carriage (not shown) that moves in a direction (main scanning direction) that intersects the conveyance direction (sub-scanning direction) of the recording material. Inkjet printer. The control unit 10 is installed on a control board (not shown) outside the carriage. The FFC 70 is a flexible wiring board that electrically connects the control unit 10 and the print head 20.

制御ユニット10は、ホストコンピューター(図示略)から供給される画像データで指示された画像を印刷するための演算処理および制御処理を実行する要素であり、印刷データ生成部120と制御信号供給部140と主電源部180とを具備する。   The control unit 10 is an element that executes arithmetic processing and control processing for printing an image instructed by image data supplied from a host computer (not shown), and includes a print data generation unit 120 and a control signal supply unit 140. And a main power supply unit 180.

主電源部180は、電源電圧Vと接地電位(グランド)Gとを生成する。グランドGは電圧の基準値(電圧ゼロ)に相当し、電源電圧VはグランドGの高位側の電圧である。電源電圧VおよびグランドGはFFC70を介して印刷ヘッド20に供給される。 The main power supply unit 180 generates a power supply voltage VH and a ground potential (ground) G. The ground G corresponds to a voltage reference value (voltage zero), and the power supply voltage V H is a voltage on the higher side of the ground G. The power supply voltage V H and the ground G are supplied to the print head 20 via the FFC 70.

図1の印刷データ生成部120および制御信号供給部140は、例えばRAM等の記憶回路に記憶されたプログラムを実行する演算処理装置(CPU)や各種の論理回路で実現される。なお、被記録材を搬送する搬送機構を制御する要素やキャリッジを移動させる移動機構を制御する要素も制御ユニット10に設置されるが、図1では便宜的に図示を省略した。   The print data generation unit 120 and the control signal supply unit 140 in FIG. 1 are realized by an arithmetic processing unit (CPU) that executes a program stored in a storage circuit such as a RAM or various logic circuits. Note that an element for controlling a conveyance mechanism for conveying a recording material and an element for controlling a moving mechanism for moving a carriage are also installed in the control unit 10, but the illustration is omitted in FIG.

印刷データ生成部120は、ホストコンピューターから供給される画像データに対して各種の演算処理(例えば画像展開処理,色変換処理,色分版処理,ハーフトーン処理等)を実行することで印刷データDPを生成する。印刷データDPは、印刷ヘッド20のノズル毎にインク滴の吐出の有無やインク滴の吐出量を指定する。印刷データ生成部120が生成した印刷データDPはFFC70を介して印刷ヘッド20に供給される。   The print data generation unit 120 executes various arithmetic processes (for example, image development process, color conversion process, color separation process, halftone process, etc.) on the image data supplied from the host computer, thereby printing data DP Is generated. The print data DP designates the presence or absence of ink droplet ejection and the ink droplet ejection amount for each nozzle of the print head 20. The print data DP generated by the print data generation unit 120 is supplied to the print head 20 via the FFC 70.

制御信号供給部140は、印刷ヘッド20の各ノズルからインク滴を吐出させるための制御信号COM(COMA,COMB)を生成する。第1実施形態の制御信号供給部140は、制御信号COMAを生成する第1生成部141と制御信号COMBを生成する第2生成部142とを含んで構成される。第1生成部141および第2生成部142の各々は、デジタルの制御信号dCOMを生成する波形生成部144と、制御信号dCOMをアナログの制御信号COM(COMA,COMB)に変換するD/A変換器145とを具備する。図2に例示される通り、制御信号COMAおよび制御信号COMBの各々は、印刷周期(1周期)Ta毎に複数の駆動パルスを時系列に配置した電圧信号である。制御信号COMAと制御信号COMBとは波形が相違する。なお、1系統の制御信号COMのみを制御ユニット10から印刷ヘッド20に供給する構成や、制御信号COMAおよび制御信号COMBの各々を差動信号として制御ユニット10から印刷ヘッド20に供給する構成も採用され得る。   The control signal supply unit 140 generates a control signal COM (COMA, COMB) for ejecting ink droplets from each nozzle of the print head 20. The control signal supply unit 140 according to the first embodiment includes a first generation unit 141 that generates a control signal COMA and a second generation unit 142 that generates a control signal COMB. Each of the first generation unit 141 and the second generation unit 142 includes a waveform generation unit 144 that generates a digital control signal dCOM, and a D / A conversion that converts the control signal dCOM into analog control signals COM (COMA, COMB). Instrument 145. As illustrated in FIG. 2, each of the control signal COMA and the control signal COMB is a voltage signal in which a plurality of drive pulses are arranged in time series for each printing cycle (one cycle) Ta. The waveforms of the control signal COMA and the control signal COMB are different. A configuration in which only one control signal COM is supplied from the control unit 10 to the print head 20 or a configuration in which each of the control signal COMA and the control signal COMB is supplied as a differential signal from the control unit 10 to the print head 20 is also employed. Can be done.

図1に示すように、印刷ヘッド20は、ヘッド制御部220と選択部230と素子駆動部240と補助電源部50と圧電素子群260とを具備する。圧電素子群260は、相異なるノズルに対応する複数の圧電素子40を具備する。各圧電素子40は、流路を介してインクが供給されるキャビティー(インク室)に設置された容量性負荷である。電圧の供給による充電と放電とで圧電素子40が変形してキャビティーの容積が変動する結果、当該圧電素子40に対応したノズルからインク滴が吐出される。   As shown in FIG. 1, the print head 20 includes a head control unit 220, a selection unit 230, an element driving unit 240, an auxiliary power supply unit 50, and a piezoelectric element group 260. The piezoelectric element group 260 includes a plurality of piezoelectric elements 40 corresponding to different nozzles. Each piezoelectric element 40 is a capacitive load installed in a cavity (ink chamber) to which ink is supplied via a flow path. As a result of the piezoelectric element 40 being deformed by charging and discharging due to the supply of voltage and the volume of the cavity changing, ink droplets are ejected from the nozzle corresponding to the piezoelectric element 40.

図3は、印刷ヘッド20のうちノズル1個分に対応した吐出部400の概略構成を示す図である。図3に示されるように、吐出部400は、圧電素子40と振動板421とキャビティー(圧力室)431とリザーバー441とノズル451とを含む。このうち、振動板421は、図において上面に設けられた圧電素子40によって変形して、インクが充填されるキャビティー431の内部容積を拡大/縮小させる。ノズル451は、キャビティー431に連通する開口部である。   FIG. 3 is a diagram illustrating a schematic configuration of the ejection unit 400 corresponding to one nozzle in the print head 20. As shown in FIG. 3, the discharge unit 400 includes the piezoelectric element 40, the vibration plate 421, a cavity (pressure chamber) 431, a reservoir 441, and a nozzle 451. Among these, the vibration plate 421 is deformed by the piezoelectric element 40 provided on the upper surface in the drawing to enlarge / reduce the internal volume of the cavity 431 filled with ink. The nozzle 451 is an opening that communicates with the cavity 431.

この図で示される圧電素子40は、一般にユニモルフ(モノモルフ)型と呼ばれ、圧電体401を一対の電極411、412で挟んだ構造である。この構造の圧電体401にあっては、電極411、412の間に印加された電圧に応じて、電極411、412、振動板421とともに図において中央部分が両端部分に対して上下方向に撓む。ここで、上方向に撓めば、キャビティー431の内部容積が拡大するので、インクがリザーバー441から引き込まれる一方、下方向に撓めば、キャビティー431の内部容積が拡大するので、インクがノズル451から吐出される。なお、圧電素子40は、ユニモルフ型に限らず、バイモルフ型や積層型など、圧電素子を変形させてインクのような液体を吐出させることができる型であれば良い。   The piezoelectric element 40 shown in this figure is generally called a unimorph (monomorph) type, and has a structure in which a piezoelectric body 401 is sandwiched between a pair of electrodes 411 and 412. In the piezoelectric body 401 having this structure, the central portion in the figure bends in the vertical direction with respect to both end portions together with the electrodes 411, 412 and the diaphragm 421 in accordance with the voltage applied between the electrodes 411, 412. . Here, if the ink is bent upward, the internal volume of the cavity 431 increases, so that the ink is drawn from the reservoir 441. If the ink is bent downward, the internal volume of the cavity 431 increases, so that the ink It is discharged from the nozzle 451. The piezoelectric element 40 is not limited to a unimorph type, and may be any type such as a bimorph type or a laminated type that can deform a piezoelectric element and eject a liquid such as ink.

素子駆動部240は、複数の圧電素子40の各々を駆動する要素であり、図1に示すように、圧電素子群260内の相異なる圧電素子40に対応する複数(圧電素子40と同数)のドライバー30を含んで構成される。すなわち、素子駆動部240の各ドライバー30と圧電素子群260の各圧電素子40とは1対1に対応し、印刷ヘッド20は、圧電素子40とドライバー30との複数組を含む。各圧電素子40の一端は、当該圧電素子40に対応するドライバー30の出力端に接続され、各圧電素子40の他端はグランドGに接地される。   The element driving unit 240 is an element that drives each of the plurality of piezoelectric elements 40. As illustrated in FIG. 1, a plurality of elements (the same number as the piezoelectric elements 40) corresponding to different piezoelectric elements 40 in the piezoelectric element group 260 are provided. A driver 30 is included. That is, each driver 30 of the element driving unit 240 and each piezoelectric element 40 of the piezoelectric element group 260 correspond one-to-one, and the print head 20 includes a plurality of sets of the piezoelectric element 40 and the driver 30. One end of each piezoelectric element 40 is connected to the output end of the driver 30 corresponding to the piezoelectric element 40, and the other end of each piezoelectric element 40 is grounded to the ground G.

選択部230は、相異なる圧電素子40に対応する複数(圧電素子40と同数)のスイッチ232を具備する。各スイッチ232は、ドライバー30および圧電素子40の各組と1対1に対応する。選択部230の各スイッチ232の入力端には、制御信号供給部140が生成した制御信号COMAおよび制御信号COMBが共通に供給され、各スイッチ232の出力端は、当該スイッチ232に対応するドライバー30の入力端に接続される。各スイッチ232は、制御信号COMAおよび制御信号COMBの何れかを選択してドライバー30に供給する。   The selection unit 230 includes a plurality of switches (the same number as the piezoelectric elements 40) corresponding to the different piezoelectric elements 40. Each switch 232 corresponds to each set of the driver 30 and the piezoelectric element 40 on a one-to-one basis. The control signal COMA and the control signal COMB generated by the control signal supply unit 140 are commonly supplied to the input ends of the switches 232 of the selection unit 230, and the output ends of the switches 232 are the drivers 30 corresponding to the switches 232. Connected to the input terminal. Each switch 232 selects either the control signal COMA or the control signal COMB and supplies it to the driver 30.

図1のヘッド制御部220は、印刷データ生成部120から供給される印刷データDPに応じて選択部230の複数のスイッチ232の各々を制御する。具体的には、ヘッド制御部220は、図2に示すように、制御信号COMAおよび制御信号COMBの印刷周期Taを時間軸上で区分した複数の区間tの各々において各スイッチ232に制御信号COMAおよび制御信号COMBの何れかを選択させる。したがって、制御信号COMAおよび制御信号COMBの一方を区間t毎に選択的に抽出した制御信号Vinがスイッチ232から後段のドライバー30に供給される。   The head control unit 220 in FIG. 1 controls each of the plurality of switches 232 of the selection unit 230 according to the print data DP supplied from the print data generation unit 120. Specifically, as shown in FIG. 2, the head controller 220 sends the control signal COMA to each switch 232 in each of a plurality of sections t obtained by dividing the printing cycle Ta of the control signal COMA and the control signal COMB on the time axis. And any one of the control signals COMB is selected. Therefore, the control signal Vin obtained by selectively extracting one of the control signal COMA and the control signal COMB for each section t is supplied from the switch 232 to the driver 30 at the subsequent stage.

図1の補助電源部50は、制御ユニット10の主電源部180から供給される電圧VHを利用して複数の電圧を生成する電圧生成部(昇圧回路)である。第1実施形態の補助電源部50は、チャージポンプ回路によって電圧Vを分圧および再配分することで、図4に示す通り、当該電圧Vの1/6倍電圧(V/6)、2/6倍電圧(2V/6)、3/6倍電圧(3V/6)、4/6倍電圧(4V/6)および5/6倍電圧(5V/6)を生成する。補助電源部50が生成した複数の電圧は、素子駆動部240の複数のドライバー30に対して共通に供給される。すなわち、複数のドライバー30が補助電源部50を共用する。各ドライバー30は、補助電源部50から供給される複数の電圧を利用して、選択部230から供給される制御信号Vinに応じて圧電素子40を駆動する回路(接続経路選択部)である。具体的には、制御信号Vinの電圧に追従して変動する電圧Voutが各ドライバー30から圧電素子40に供給される。圧電素子40の一端は接地されるから、電圧Voutは、圧電素子40に保持される電圧に相当する。 The auxiliary power supply unit 50 in FIG. 1 is a voltage generation unit (boost circuit) that generates a plurality of voltages using the voltage V H supplied from the main power supply unit 180 of the control unit 10. The auxiliary power supply unit 50 of the first embodiment divides and redistributes the voltage V H by the charge pump circuit, so that the voltage V H is 1/6 times the voltage V H (V H / 6) as shown in FIG. Generates 2/6 voltage (2V H / 6), 3/6 voltage (3V H / 6), 4/6 voltage (4V H / 6) and 5/6 voltage (5V H / 6) To do. The plurality of voltages generated by the auxiliary power supply unit 50 are commonly supplied to the plurality of drivers 30 of the element driving unit 240. That is, the plurality of drivers 30 share the auxiliary power supply unit 50. Each driver 30 is a circuit (connection path selection unit) that drives the piezoelectric element 40 according to a control signal Vin supplied from the selection unit 230 using a plurality of voltages supplied from the auxiliary power supply unit 50. Specifically, a voltage Vout that varies following the voltage of the control signal Vin is supplied from each driver 30 to the piezoelectric element 40. Since one end of the piezoelectric element 40 is grounded, the voltage Vout corresponds to the voltage held by the piezoelectric element 40.

<ドライバー>
図5は、第1実施形態において1個の圧電素子40を駆動するドライバー30の構成の一例を示す図である。図5に示すように、ドライバー30は、電圧ゼロを含めて7種類の電圧、詳細には低い順に電圧ゼロ(グランドG)、V/6、2V/6、3V/6、4V/6、5V/6、Vを利用して電圧Voutを生成する。電圧V/6は電源配線511を介して補助電源部50からドライバー30に供給され、同様に、電圧2V/6、3V/6、4V/6、5V/6は、電源配線512、513、514、515を介して補助電源部50から各ドライバー30に供給される。図5に示すように、ドライバー30は、オペアンプ32と、単位回路34a〜34fと、コンパレーター38a〜38eとを含み、制御信号Vinにしたがって圧電素子40を駆動する。
<Driver>
FIG. 5 is a diagram illustrating an example of the configuration of the driver 30 that drives one piezoelectric element 40 in the first embodiment. As shown in FIG. 5, the driver 30 has seven types of voltages including zero voltage, specifically, zero voltage (ground G) in the descending order, V H / 6, 2V H / 6, 3V H / 6, 4V H / 6, 5V H / 6, V H is used to generate the voltage Vout. The voltage V H / 6 supplied from the auxiliary power unit 50 via a power line 511 to the driver 30, similarly, the voltage 2V H / 6,3V H / 6,4V H / 6,5V H / 6 , the power supply wiring The power is supplied from the auxiliary power supply unit 50 to each driver 30 via 512, 513, 514, and 515. As shown in FIG. 5, the driver 30 includes an operational amplifier 32, unit circuits 34a to 34f, and comparators 38a to 38e, and drives the piezoelectric element 40 in accordance with the control signal Vin.

ドライバー30の入力端であるオペアンプ32の入力端(+)には、選択部230から出力される制御信号Vinが供給される。オペアンプ32の出力信号は、単位回路34a〜34fにそれぞれ供給されるとともに、抵抗Rfを介してオペアンプ32の入力端(−)に負帰還され、さらに抵抗Rinを介してグランドGに接地される。このため、オペアンプ32は、制御信号Vinを(1+Rf/Rin)倍に非反転増幅することになる。
オペアンプ32の電圧増幅率は、抵抗Rf、Rinによって設定することができるが、便宜上、以降においてはRfをゼロとし、Rinを無限大とする。すなわち、以降においては、オペアンプ32の電圧増幅率を「1」に設定して、制御信号Vinがそのまま単位回路34a〜34fに供給されるものとして説明する。なお、電圧増幅率が「1」以外であっても良い。
The control signal Vin output from the selection unit 230 is supplied to the input terminal (+) of the operational amplifier 32 that is the input terminal of the driver 30. The output signal of the operational amplifier 32 is supplied to each of the unit circuits 34a to 34f, negatively fed back to the input terminal (−) of the operational amplifier 32 through the resistor Rf, and further grounded to the ground G through the resistor Rin. For this reason, the operational amplifier 32 non-inverting amplifies the control signal Vin by (1 + Rf / Rin) times.
The voltage amplification factor of the operational amplifier 32 can be set by resistors Rf and Rin, but for convenience, Rf is set to zero and Rin is set to infinity for convenience. That is, in the following description, it is assumed that the voltage amplification factor of the operational amplifier 32 is set to “1” and the control signal Vin is supplied as it is to the unit circuits 34a to 34f. The voltage amplification factor may be other than “1”.

単位回路34a〜34fは、上記7種類の電圧のうち、互いに隣り合う2つの電圧に対応して電圧の低い順に設けられる。詳細には、単位回路34aは電圧ゼロおよび電圧V/6に対応し、単位回路34bは電圧V/6および電圧2V/6に対応し、単位回路34cは電圧2V/6および電圧3V/6に対応し、単位回路34dは電圧3V/6および電圧4V/6に対応し、単位回路34eは電圧4V/6および電圧5V/6に対応し、単位回路34fは電圧5V/6および電圧Vに対応して設けられる。 The unit circuits 34a to 34f are provided in order of increasing voltage corresponding to two adjacent voltages among the seven types of voltages. Specifically, the unit circuit 34a corresponds to the voltage zero and the voltage V H / 6, the unit circuit 34b corresponds to the voltage V H / 6 and the voltage 2V H / 6, and the unit circuit 34c corresponds to the voltage 2V H / 6 and the voltage. 3V H / 6, the unit circuit 34d corresponds to the voltage 3V H / 6 and the voltage 4V H / 6, the unit circuit 34e corresponds to the voltage 4V H / 6 and the voltage 5V H / 6, and the unit circuit 34f It is provided corresponding to voltage 5 V H / 6 and voltage V H.

単位回路34a〜34fの回路構成は互いに同じであり、レベルシフター36a〜36fのいずれか対応するもの1つと、バイポーラ型のNPN型のトランジスター341とPNP型のトランジスター342とを含む。
なお、単位回路34a〜34fについて、特定せずに一般的に説明するときには、単に符号を「34」として説明し、同様に、レベルシフター36a〜36fについて、特定せずに一般的に説明するときには、単に符号を「36」として説明する。
The unit circuits 34a to 34f have the same circuit configuration, and include one corresponding to any one of the level shifters 36a to 36f, a bipolar NPN transistor 341, and a PNP transistor 342.
When the unit circuits 34a to 34f are generally described without being specified, the reference numeral is simply “34”, and similarly, the level shifters 36a to 36f are generally described without being specified. In the following description, the code is simply “36”.

レベルシフター36は、イネーブル(enable)状態とディセーブル(disable)状態とのいずれかの状態をとる。詳細には、レベルシフター36は、丸印が付された負制御端に供給される信号がLレベルであって、かつ、丸印が付されていない正制御端に供給される信号がHレベルであるときに、イネーブル状態になり、それ以外のときは、ディセーブル状態となる。   The level shifter 36 takes one of an enable state and a disable state. Specifically, in the level shifter 36, the signal supplied to the negative control end with a circle is L level, and the signal supplied to the positive control end with no circle is H level. Is in the enabled state, otherwise it is in the disabled state.

後述するように上記7種類の電圧のうち、電圧ゼロおよび電圧Vを除いた5種類の電圧には、コンパレーター38a〜38eのそれぞれが一対一に対応付けられる。ここで、ある単位回路34に着目したときに、当該単位回路34におけるレベルシフター36の負制御端には、当該単位回路34に対応する2つの電圧のうち、高位側の電圧に対応付けられたコンパレーターの出力信号が供給され、レベルシフター36の正制御端には、当該単位回路に対応する2つの電圧のうち、低位側の電圧に対応付けられたコンパレーターの出力信号が供給される。ただし、単位回路34fにおけるレベルシフター36fの負制御端はLレベルに相当する電圧ゼロのグランドGに接地される一方、単位回路34aにおけるレベルシフター36aの正制御端は、Hレベルに相当する電圧Vを供給する電源配線516に接続される。 Among the seven types of voltage as described later, the five kinds of voltages excluding the zero voltage and the voltage V H, respectively of the comparator 38a~38e is one-to-one correspondence. Here, when attention is paid to a certain unit circuit 34, the negative control terminal of the level shifter 36 in the unit circuit 34 is associated with the higher voltage of the two voltages corresponding to the unit circuit 34. The output signal of the comparator is supplied, and the output signal of the comparator associated with the lower voltage of the two voltages corresponding to the unit circuit is supplied to the positive control terminal of the level shifter 36. However, the negative control terminal of the level shifter 36f in the unit circuit 34f is grounded to the ground G of zero voltage corresponding to the L level, while the positive control terminal of the level shifter 36a in the unit circuit 34a is connected to the voltage V corresponding to the H level. Connected to a power supply wiring 516 for supplying H.

また、レベルシフター36は、イネーブル状態では、入力された制御信号Vinの電圧をマイナス方向に所定値だけシフトさせてトランジスター341のベース端子に供給する一方、制御信号Vinの電圧をプラス方向に所定値だけシフトさせてトランジスター342のベース端子に供給する。レベルシフター36は、ディセーブル状態では、制御信号Vinにかかわらず、トランジスター341をオフさせる電圧、例えば電圧Vを当該トランジスター341のベース端子に供給するとともに、トランジスター342をオフさせる電圧、例えば電圧ゼロを当該トランジスター342のベース端子に供給する。
なお、所定値としては、エミッタ端子に電流が流れ始めるベース・エミッタ間の電圧(バイアス電圧、約0.6ボルト)としている。このため、所定値は、トランジスター341、342の特性に応じて定められる性質ものであって、トランジスター341、342が理想的であればゼロである。
Further, in the enabled state, the level shifter 36 shifts the voltage of the input control signal Vin in the minus direction by a predetermined value and supplies it to the base terminal of the transistor 341, while the voltage of the control signal Vin in the positive direction has a predetermined value. And is supplied to the base terminal of the transistor 342. In the disabled state, the level shifter 36 supplies a voltage for turning off the transistor 341, for example, the voltage V H to the base terminal of the transistor 341, and a voltage for turning off the transistor 342, for example, zero voltage, regardless of the control signal Vin. Is supplied to the base terminal of the transistor 342.
The predetermined value is a base-emitter voltage (bias voltage, approximately 0.6 volts) at which current starts to flow through the emitter terminal. For this reason, the predetermined value is determined according to the characteristics of the transistors 341 and 342, and is zero if the transistors 341 and 342 are ideal.

トランジスター341のコレクタ端子は、対応する2電圧のうち、高位側電圧を供給する電源配線に接続され、トランジスター342のコレクタ端子は、低位側電圧を供給する電源配線に接続される。例えば、電圧ゼロおよび電圧V/6に対応する単位回路34aでは、トランジスター341のコレクタ端子が電圧V/6を供給する電源配線511に接続され、トランジスター342のコレクタ端子が電圧ゼロのグランドGに接地される。また例えば、電圧V/6および電圧2V/6に対応する単位回路34bでは、トランジスター341のコレクタ端子が電圧2V/6を供給する電源配線512に接続され、トランジスター342のコレクタ端子が電圧V/6を供給する電源配線511に接続される。なお、電圧5V/6および電圧Vに対応する単位回路34fでは、トランジスター341のコレクタ端子が電圧Vを供給する電源配線516に接続され、トランジスター342のコレクタ端子が電圧5V/6を供給する電源配線515に接続される。 The collector terminal of the transistor 341 is connected to a power supply wiring that supplies a higher voltage among the corresponding two voltages, and the collector terminal of the transistor 342 is connected to a power supply wiring that supplies a lower voltage. For example, in the unit circuit 34a corresponding to the voltage zero and the voltage V H / 6, the collector terminal of the transistor 341 is connected to the power supply wiring 511 that supplies the voltage V H / 6, and the collector terminal of the transistor 342 is the ground G having the voltage zero. Grounded. Further, for example, in the unit circuit 34 b corresponding to the voltage V H / 6 and the voltage 2 V H / 6, the collector terminal of the transistor 341 is connected to the power supply wiring 512 that supplies the voltage 2 V H / 6, and the collector terminal of the transistor 342 is the voltage. It is connected to a power supply wiring 511 that supplies V H / 6. In the unit circuit 34f corresponding to the voltage 5V H / 6 and the voltage V H , the collector terminal of the transistor 341 is connected to the power supply wiring 516 that supplies the voltage V H, and the collector terminal of the transistor 342 receives the voltage 5V H / 6. It is connected to the power supply wiring 515 to be supplied.

一方、単位回路34a〜34fにおいてトランジスター341、342の各エミッタ端子は、圧電素子40の一端に共通接続される。このため、上述したようにトランジスター341、342の各エミッタ端子の共通接続点が、ドライバー30の出力端として圧電素子40の一端に接続される。   On the other hand, the emitter terminals of the transistors 341 and 342 in the unit circuits 34 a to 34 f are commonly connected to one end of the piezoelectric element 40. For this reason, as described above, the common connection point of the emitter terminals of the transistors 341 and 342 is connected to one end of the piezoelectric element 40 as the output end of the driver 30.

コンパレーター38a〜38eは、上記7種類の電圧のうち、電圧ゼロおよび電圧Vを除いた5種類の電圧V/6、2V/6、3V/6、4V/6、5V/6、Vに対応しており、2つの入力端に供給された電圧同士の高低を比較して、その比較結果を示す信号を出力する。ここで、コンパレーター38a〜38eにおける2つの入力端のうち、一端は、自身に対応する電圧を供給する電源配線に接続され、他端は、トランジスター341、342の各エミッタ端子とともに圧電素子40の一端に共通接続される。例えば電圧V/6に対応するコンパレーター38aは、2つの入力端のうち、一端は、自身に対応する電圧V/6を供給する電源配線511に接続され、また、例えば電圧2V/6に対応するコンパレーター38bは、2つの入力端のうち、一端は、自身に対応する電圧2V/6を供給する電源配線512に接続される。 Comparator 38a~38e, said 7 of the type of voltage, 5 kinds of voltages V H / 6,2V excluding the zero voltage and the voltage V H H / 6,3V H / 6,4V H / 6,5V H / 6, VH , and compares the levels of the voltages supplied to the two input terminals, and outputs a signal indicating the comparison result. Here, of the two input ends of the comparators 38a to 38e, one end is connected to a power supply wiring that supplies a voltage corresponding to itself, and the other end is connected to the emitter terminals of the transistors 341 and 342 and the piezoelectric element 40. Commonly connected to one end. For example the comparator 38a corresponding to the voltage V H / 6, of the two input terminals, one end is connected to the voltage V H / 6 corresponding to itself to the power source line 511 supplies, also for example, a voltage 2V H / One of the two input terminals of the comparator 38b corresponding to 6 is connected to a power supply wiring 512 that supplies a voltage 2V H / 6 corresponding to itself.

コンパレーター38a〜38eのそれぞれは、入力端における他端の電圧Voutが一端の電圧以上であればHレベルとし、電圧Voutが一端の電圧未満であればLレベルとした信号を出力する。
具体的には例えば、コンパレーター38aは、電圧Voutが電圧V/6以上であればHレベルとし、電圧V/6未満であればLレベルとした信号を出力する。また例えば、コンパレーター38bは、電圧Voutが電圧2V/6以上であればHレベルとし、電圧2V/6未満であればLレベルとした信号を出力する。
Each of the comparators 38a to 38e outputs a signal that is at the H level if the voltage Vout at the other end at the input end is equal to or higher than the voltage at one end, and is at the L level if the voltage Vout is less than the voltage at one end.
Specifically, for example, the comparator 38a is a voltage Vout to the H level if the voltage V H / 6 or more, and outputs an L level signal is less than the voltage V H / 6. Further, for example, the comparator 38b, the voltage Vout is set to the H level if the voltage 2V H / 6 or more, and outputs an L level signal is less than the voltage 2V H / 6.

5種類の電圧のうち、1つに着目したとき、当該着目した電圧に対応するコンパレーターの出力信号は、当該電圧を高位側電圧とする単位回路のレベルシフター36の負入力端と、当該電圧を低位側電圧とする単位回路のレベルシフター36の正入力端とにそれぞれ供給される。
例えば、電圧V/6に対応するコンパレーター38aの出力信号は、当該電圧V/6を高位側電圧として対応付けられた単位回路34aのレベルシフター36aの負入力端と、当該電圧V/6を低位側電圧として対応付けられた単位回路34bのレベルシフター36bの正入力端とにそれぞれ供給される。また例えば、電圧2V/6に対応するコンパレーター38bの出力信号は、当該電圧2V/6を高位側電圧として対応付けられた単位回路34bのレベルシフター36bの負入力端と、当該電圧2V/6を低位側電圧として対応付けられた単位回路34cのレベルシフター36cの正入力端とにそれぞれ供給される。
When attention is paid to one of the five types of voltages, the output signal of the comparator corresponding to the noticed voltage is the negative input terminal of the level shifter 36 of the unit circuit having the voltage as the higher voltage, and the voltage. Is supplied to the positive input terminal of the level shifter 36 of the unit circuit having a low-side voltage as a low-side voltage.
For example, the output signal of the comparator 38a corresponding to the voltage V H / 6 includes the negative input terminal of the level shifter 36a of the unit circuit 34a associated with the voltage V H / 6 as a higher voltage, and the voltage V H / 6 is supplied to the positive input terminal of the level shifter 36b of the unit circuit 34b associated with the low-order side voltage. Further, for example, the output signal of the comparator 38b corresponding to the voltage 2V H / 6 includes the negative input terminal of the level shifter 36b of the unit circuit 34b associated with the voltage 2V H / 6 as the higher voltage, and the voltage 2V. H / 6 is supplied to the positive input terminal of the level shifter 36c of the unit circuit 34c associated with the lower voltage.

次に、ドライバー30の動作について説明する。
まず、圧電素子40で保持された電圧Voutに対して、コンパレーター38a〜38eおよびレベルシフター36がどのような状態になるのかについて説明する。
Next, the operation of the driver 30 will be described.
First, the state of the comparators 38a to 38e and the level shifter 36 with respect to the voltage Vout held by the piezoelectric element 40 will be described.

電圧Voutが電圧ゼロ以上電圧V/6未満である状態(第1状態)において、コンパレーター38a〜38eの出力信号はすべてLレベルとなる。このため、第1状態では、レベルシフター36aのみがイネーブル状態になり、他のレベルシフター36b〜36fはディセーブル状態になる。
電圧Voutが電圧V/6以上であって電圧2V/6未満である状態(第2状態)において、コンパレーター38aの出力信号がHレベルとなり、他のコンパレーター38b〜38eの出力信号はLレベルとなる。このため、第2状態では、レベルシフター36bのみがイネーブル状態になり、他のレベルシフター36a、36c〜36fはディセーブル状態になる。
電圧Voutが電圧2V/6以上であって電圧3V/6未満である状態(第3状態)において、コンパレーター38a、38bの出力信号がHレベルとなり、他のコンパレーター38c〜38eの出力信号はLレベルとなる。このため、第3状態では、レベルシフター36cのみがイネーブル状態になり、他のレベルシフター36a、36b、36d〜36fはディセーブル状態になる。
電圧Voutが電圧3V/6以上であって電圧4V/6未満である状態(第4状態)において、コンパレーター38a、38b、38cの出力信号がHレベルとなり、他のコンパレーター38d、38eの出力信号はLレベルとなる。このため、第4状態では、レベルシフター36dのみがイネーブル状態になり、他のレベルシフター36a〜36c、36e、36fはディセーブル状態になる。
電圧Voutが電圧4V/6以上であって電圧5V/6未満である状態(第5状態)において、コンパレーター38a〜38dの出力信号がHレベルとなり、他のコンパレーター38eの出力信号はLレベルとなる。このため、第5状態では、レベルシフター36eのみがイネーブル状態になり、他のレベルシフター36a〜36d、36fはディセーブル状態になる。
電圧Voutが電圧5V/6以上であって電圧V未満である状態(第6状態)において、コンパレーター38a〜38eの出力信号はすべてがHレベルとなる。このため、第6状態では、レベルシフター36fのみがイネーブル状態になり、他のレベルシフター36a〜36dはディセーブル状態になる。
In a state where the voltage Vout is equal to or higher than zero and lower than the voltage VH / 6 (first state), all output signals of the comparators 38a to 38e are at the L level. Therefore, in the first state, only the level shifter 36a is enabled, and the other level shifters 36b to 36f are disabled.
In the state the voltage Vout is less than the voltage V H / 6 Exceeded a voltage 2V H / 6 (second state), the output signal of the comparator 38a becomes H level, the output signal of the other comparator 38b~38e L level. Therefore, in the second state, only the level shifter 36b is enabled, and the other level shifters 36a and 36c to 36f are disabled.
In a state where the voltage Vout is equal to or higher than the voltage 2V H / 6 and lower than the voltage 3V H / 6 (third state), the output signals of the comparators 38a and 38b become the H level, and the outputs of the other comparators 38c to 38e. The signal becomes L level. Therefore, in the third state, only the level shifter 36c is enabled, and the other level shifters 36a, 36b, 36d to 36f are disabled.
In a state where the voltage Vout is equal to or higher than the voltage 3V H / 6 and lower than the voltage 4V H / 6 (fourth state), the output signals of the comparators 38a, 38b, and 38c become the H level, and the other comparators 38d and 38e. Output signal becomes L level. Therefore, in the fourth state, only the level shifter 36d is enabled, and the other level shifters 36a to 36c, 36e, and 36f are disabled.
In a state where the voltage Vout is equal to or higher than the voltage 4V H / 6 and lower than the voltage 5V H / 6 (fifth state), the output signals of the comparators 38a to 38d are at the H level, and the output signals of the other comparators 38e are L level. Therefore, in the fifth state, only the level shifter 36e is enabled, and the other level shifters 36a to 36d and 36f are disabled.
In the state the voltage Vout is less than the voltage V H A at the voltage 5V H / 6 or more (Sixth state), all the output signals of the comparator 38a~38e includes becomes H level. Therefore, in the sixth state, only the level shifter 36f is enabled, and the other level shifters 36a to 36d are disabled.

このように、第1状態ではレベルシフター36aのみがイネーブル状態になり、以降同様に、第2状態ではレベルシフター36bのみが、第3状態ではレベルシフター36cのみが、第4状態ではレベルシフター36dのみが、第5状態ではレベルシフター36eのみが、第6状態ではレベルシフター36fのみが、それぞれイネーブル状態になる。
なお、第1状態から第6状態までについては電圧Voutで規定しているが、これは、圧電素子40に保持(蓄積)された電荷の状態と言い換えることができる。
In this way, only the level shifter 36a is enabled in the first state, and thereafter, similarly, only the level shifter 36b in the second state, only the level shifter 36c in the third state, and only the level shifter 36d in the fourth state. However, only the level shifter 36e is enabled in the fifth state, and only the level shifter 36f is enabled in the sixth state.
Note that the voltage from the first state to the sixth state is defined by the voltage Vout, but this can be rephrased as the state of charges held (accumulated) in the piezoelectric element 40.

さて、第1状態においてレベルシフター36aがイネーブル状態のとき、当該レベルシフター36aは、制御信号Vinをマイナス方向に所定値だけレベルシフトした電圧信号を単位回路34aにおけるトランジスター341のベース端子に供給し、制御信号Vinをプラス方向に所定値だけレベルシフトした電圧信号を当該単位回路34aにおけるトランジスター342のベース端子に供給する。   When the level shifter 36a is enabled in the first state, the level shifter 36a supplies a voltage signal obtained by level shifting the control signal Vin by a predetermined value in the minus direction to the base terminal of the transistor 341 in the unit circuit 34a. A voltage signal obtained by level shifting the control signal Vin by a predetermined value in the plus direction is supplied to the base terminal of the transistor 342 in the unit circuit 34a.

ここで、制御信号Vinの電圧が電圧Vout(エミッタ端子同士の接続点電圧)よりも高いとき、その差(ベース・エミッタ間の電圧、厳密にいえばベース・エミッタ間の電圧から所定値だけ減じた電圧)に応じた電流がトランジスター341のコレクタ端子からエミッタ端子に流れる。このため、電圧Voutが徐々に上昇して制御信号Vinの電圧に近づき、やがて電圧Voutが制御信号Vinの電圧に一致すると、その時点でトランジスター341に流れていた電流がゼロになる。   Here, when the voltage of the control signal Vin is higher than the voltage Vout (connection voltage between the emitter terminals), the difference (the voltage between the base and the emitter, strictly speaking, the voltage between the base and the emitter is reduced by a predetermined value. Current corresponding to the voltage) flows from the collector terminal of the transistor 341 to the emitter terminal. For this reason, when the voltage Vout gradually increases and approaches the voltage of the control signal Vin, and eventually the voltage Vout matches the voltage of the control signal Vin, the current flowing through the transistor 341 at that time becomes zero.

一方、制御信号Vinの電圧が電圧Voutよりも低いとき、その差に応じた電流がトランジスター342のエミッタ端子からコレクタ端子に流れる。このため、電圧Voutが徐々に低下して制御信号Vinの電圧に近づき、やがて電圧Voutが制御信号Vinの電圧に一致すると、その時点でトランジスター342に流れる電流がゼロになる。
したがって、第1状態において、単位回路34aのトランジスター341、342は、電圧Voutを制御信号Vinに一致させるような制御を実行することになる。
On the other hand, when the voltage of the control signal Vin is lower than the voltage Vout, a current corresponding to the difference flows from the emitter terminal of the transistor 342 to the collector terminal. For this reason, when the voltage Vout gradually decreases and approaches the voltage of the control signal Vin and eventually the voltage Vout matches the voltage of the control signal Vin, the current flowing through the transistor 342 becomes zero at that time.
Therefore, in the first state, the transistors 341 and 342 of the unit circuit 34a execute control to make the voltage Vout coincide with the control signal Vin.

また、第1状態において、単位回路34a以外の単位回路34b〜34fでは、レベルシフター36がディセーブル状態となるので、トランジスター341のベース端子には電圧Vが供給され、トランジスター342のベース端子には電圧ゼロが供給される。このため、第1状態において、単位回路34b〜34fでは、トランジスター341、342がオフするので、電圧Voutの制御には関与しないことになる。 In the first state, in the unit circuits 34b to 34f other than the unit circuit 34a, the level shifter 36 is disabled, so that the voltage VH is supplied to the base terminal of the transistor 341 and the base terminal of the transistor 342 is supplied to the base terminal. Is supplied with zero voltage. Therefore, in the first state, in the unit circuits 34b to 34f, the transistors 341 and 342 are turned off, so that they are not involved in the control of the voltage Vout.

なお、ここでは、第1状態であるときについて説明しているが、第2状態〜第6状態についても同様な動作となる。詳細には、圧電素子40で保持された電圧Voutに応じて、単位回路34a〜34fのいずれかが有効になるとともに、有効になった単位回路のトランジスター341、342が電圧Voutを制御信号Vinに一致させるように制御する。このため、ドライバー30の全体としてみたときに、電圧Voutが、制御信号Vinの電圧に追従する動作となる。   In addition, although the case where it is a 1st state is demonstrated here, it becomes the same operation | movement also about a 2nd state-a 6th state. More specifically, one of the unit circuits 34a to 34f is activated according to the voltage Vout held by the piezoelectric element 40, and the transistors 341 and 342 of the activated unit circuit use the voltage Vout as the control signal Vin. Control to match. For this reason, when the driver 30 is viewed as a whole, the voltage Vout follows the voltage of the control signal Vin.

したがって、図6の(a)に示されるように、制御信号Vinが例えば電圧ゼロから電圧Vまで上昇するとき、電圧Voutも制御信号Vinに追従して電圧ゼロから電圧Vまで変化する。また、同図の(b)に示されるように、制御信号Vinが電圧Vから電圧ゼロまで低下するとき、電圧Voutも制御信号Vinに追従して電圧Vから電圧ゼロまで変化する。 Thus, as shown in (a) of FIG. 6, when the control signal Vin to increase, for example, from voltage zero to the voltage V H, is changed from zero voltage to the voltage V H to follow the voltage Vout to the control signals Vin. Further, as shown in FIG. 5B, when the control signal Vin decreases from the voltage VH to the voltage zero, the voltage Vout also changes from the voltage VH to the voltage zero following the control signal Vin.

図7は、レベルシフターの動作を説明するための図である。
制御信号Vinの電圧が電圧ゼロから電圧Vまで上昇変化するとき、電圧Voutも制御信号Vinに追従して上昇する。この上昇の過程において、電圧Voutが電圧ゼロ以上電圧V/6未満である第1状態のとき、レベルシフター36aがイネーブル状態になる。このため、同図の(a)で示されるように、レベルシフター36aによってトランジスター341のベース端子に供給される電圧(「P型」と表記)は、制御信号Vinをマイナス方向に所定値だけシフトさせた電圧となり、トランジスター342のベース端子に供給される電圧(「N型」と表記)は、制御信号Vinをプラス方向に所定値だけシフトさせた電圧となる。一方、第1状態以外のときに、レベルシフター36aがディセーブル状態になるので、トランジスター341のベース端子に供給される電圧はVとなり、トランジスター342のベース端子に供給される電圧はゼロとなる。
FIG. 7 is a diagram for explaining the operation of the level shifter.
When the voltage of the control signal Vin rises varies from zero voltage to the voltage V H, the voltage Vout rises to follow the control signal Vin. In the rising process, the level shifter 36a is enabled when the voltage Vout is in the first state in which the voltage is zero or more and less than the voltage VH / 6. Therefore, as shown in FIG. 5A, the voltage (indicated as “P type”) supplied to the base terminal of the transistor 341 by the level shifter 36a shifts the control signal Vin in the minus direction by a predetermined value. The voltage supplied to the base terminal of the transistor 342 (denoted as “N-type”) is a voltage obtained by shifting the control signal Vin in the plus direction by a predetermined value. On the other hand, since the level shifter 36a is disabled in a state other than the first state, the voltage supplied to the base terminal of the transistor 341 becomes V H and the voltage supplied to the base terminal of the transistor 342 becomes zero. .

なお、同図の(b)は、レベルシフター36bが出力する電圧波形を示し、同図の(c)は、レベルシフター36fが出力する電圧波形を示す。レベルシフター36bは、電圧Voutが電圧2V/6以上電圧2V/6未満である第2状態のときにイネーブル状態になり、レベルシフター36fは、電圧Voutが電圧5V/6以上電圧V未満である第6状態のときにイネーブル状態になる点について留意すれば、特段の説明は要しないであろう。
また、制御信号Vinの電圧(または電圧Vout)の上昇過程におけるレベルシフター36c〜36eの動作についての説明や、制御信号Vinの電圧(または電圧Vout)の下降過程におけるレベルシフター36a〜36fの動作の説明についても省略する。
In addition, (b) of the same figure shows the voltage waveform which the level shifter 36b outputs, (c) of the same figure shows the voltage waveform which the level shifter 36f outputs. Level shifter 36b is enabled state when the second state the voltage Vout is less than the voltage 2V H / 6 or more voltage 2V H / 6, the level shifter 36f, a voltage Vout voltage 5V H / 6 or more voltage V H If it is noted that the enable state is entered in the sixth state which is less than the above, no special explanation will be required.
Also, the operation of the level shifters 36c to 36e in the process of increasing the voltage (or voltage Vout) of the control signal Vin, and the operation of the level shifters 36a to 36f in the process of decreasing the voltage (or voltage Vout) of the control signal Vin. The description is also omitted.

次に、単位回路34a〜34fにおける電流(電荷)の流れについて、単位回路34a、34bを例にとり、充電時と放電とにわけてそれぞれに説明する。   Next, the flow of current (charge) in the unit circuits 34a to 34f will be described separately for charging and discharging, taking the unit circuits 34a and 34b as an example.

図8は、第1状態(電圧Voutが電圧ゼロ以上電圧V/6未満の状態)のときに、圧電素子40が充電されるときの動作を示す図である。
第1状態では、レベルシフター36aがイネーブル状態になり、他のレベルシフター36b〜36fはディセーブル状態になるので、単位回路34aのみに着目すれば良い。
第1状態において制御信号Vinの電圧が電圧Voutよりも高いとき、単位回路34aのトランジスター341はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路34aのトランジスター341が第1トランジスターとして機能することになる。なお、このとき単位回路34aのトランジスター342はオフである。
FIG. 8 is a diagram illustrating an operation when the piezoelectric element 40 is charged in the first state (the state where the voltage Vout is equal to or higher than zero and lower than the voltage V H / 6).
In the first state, the level shifter 36a is enabled and the other level shifters 36b to 36f are disabled, so that only the unit circuit 34a needs to be noted.
When the voltage of the control signal Vin is higher than the voltage Vout in the first state, the transistor 341 of the unit circuit 34a passes a current corresponding to the voltage between the base and the emitter. Therefore, the transistor 341 of the unit circuit 34a functions as the first transistor. At this time, the transistor 342 of the unit circuit 34a is off.

このときに、電流は、図において矢印で示されるように電源配線511→(単位回路34aの)トランジスター341→圧電素子40という経路で流れて、圧電素子40に電荷が充電される。この充電により電圧Voutが上昇する。   At this time, the current flows along the path of the power supply wiring 511 → the transistor 341 (in the unit circuit 34 a) → the piezoelectric element 40 as indicated by the arrow in the drawing, and the electric charge is charged in the piezoelectric element 40. This charging increases the voltage Vout.

電圧Voutが制御信号Vinの電圧に一致したとき、単位回路34aのトランジスター341がオフするので、圧電素子40への充電が停止する。
一方で、制御信号Vinが電圧V/6以上に上昇する場合、電圧Voutも制御信号Vinに追従するので、電圧V/6以上になって、第1状態から第2状態(電圧Voutが電圧V/6以上電圧2V/6未満の状態)に移行する。
When the voltage Vout matches the voltage of the control signal Vin, the transistor 341 of the unit circuit 34a is turned off, so that charging of the piezoelectric element 40 is stopped.
On the other hand, when the control signal Vin rises to the voltage V H / 6 or higher, the voltage Vout also follows the control signal Vin. Therefore, the voltage V H / 6 or higher is reached and the second state (the voltage Vout is changed from the first state). The voltage V H / 6 or higher and less than 2 V H / 6).

図9は、第2状態において圧電素子40が充電されるときの動作を示す図である。
第2状態では、レベルシフター36bがイネーブル状態になり、他のレベルシフター36a、36c〜36fはディセーブル状態になるので、単位回路34bのみに着目すれば良い。
第2状態において制御信号Vinが電圧Voutよりも高いとき、単位回路34bのトランジスター341はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路34bのトランジスター341が第3トランジスターとして機能することになる。なお、このとき単位回路34bのトランジスター342はオフである。
FIG. 9 is a diagram illustrating an operation when the piezoelectric element 40 is charged in the second state.
In the second state, the level shifter 36b is enabled and the other level shifters 36a, 36c to 36f are disabled, so that only the unit circuit 34b needs to be noted.
When the control signal Vin is higher than the voltage Vout in the second state, the transistor 341 of the unit circuit 34b passes a current corresponding to the voltage between the base and the emitter. Therefore, the transistor 341 of the unit circuit 34b functions as the third transistor. At this time, the transistor 342 of the unit circuit 34b is off.

このとき、電流は、図において矢印で示されるように、電源配線512→(単位回路34bの)トランジスター341→圧電素子40という経路で流れて、圧電素子40に電荷が充電される。すなわち、第2状態において圧電素子40が充電される場合、圧電素子40の一端は、補助電源部50に対して電源配線512を介して電気的に接続されることになる。
このように、電圧Voutの上昇時において第1状態から第2状態に移行すると、電流の供給元が電源配線511から電源配線512に切り替わる。
At this time, as shown by the arrows in the figure, the current flows through the path of the power supply wiring 512 → the transistor 341 (of the unit circuit 34b) → the piezoelectric element 40, and the piezoelectric element 40 is charged. That is, when the piezoelectric element 40 is charged in the second state, one end of the piezoelectric element 40 is electrically connected to the auxiliary power supply unit 50 via the power supply wiring 512.
As described above, when the voltage Vout is increased and the first state is shifted to the second state, the current supply source is switched from the power supply line 511 to the power supply line 512.

電圧Voutが制御信号Vinに一致したとき、単位回路34bのトランジスター341がオフするので、圧電素子40への充電が停止する。
一方で、制御信号Vinが電圧2V/6以上に上昇する場合、電圧Voutも制御信号Vinに追従するので、電圧2V/6以上になる結果、第2状態から第3状態(電圧Voutが電圧2V/6以上電圧3V/6未満の状態)に移行する。
なお、第3状態から第6状態までの充電動作については、特に図示しないが、電流の供給元が電源配線513、514、515、516に段階的に切り替わる。
When the voltage Vout matches the control signal Vin, the transistor 341 of the unit circuit 34b is turned off, so that charging of the piezoelectric element 40 is stopped.
On the other hand, when the control signal Vin rises to the voltage 2V H / 6 or higher, the voltage Vout also follows the control signal Vin. As a result, the voltage 2V H / 6 or higher results in the second state to the third state (the voltage Vout becomes The voltage shifts to 2V H / 6 or more and less than 3V H / 6.
Note that the charging operation from the third state to the sixth state is not particularly illustrated, but the current supply source is gradually switched to the power supply wirings 513, 514, 515, and 516.

図10は、第2状態のときに、圧電素子40が放電するときの動作を示す図である。
第2状態では、レベルシフター36bがイネーブル状態になる。この状態において、制御信号Vinが電圧Voutよりも低いとき、単位回路34bのトランジスター342はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路34bのトランジスター341が第2トランジスターとして機能することになる。なお、このとき単位回路34bのトランジスター341はオフである。
FIG. 10 is a diagram illustrating an operation when the piezoelectric element 40 is discharged in the second state.
In the second state, the level shifter 36b is enabled. In this state, when the control signal Vin is lower than the voltage Vout, the transistor 342 of the unit circuit 34b passes a current corresponding to the voltage between the base and the emitter. Therefore, the transistor 341 of the unit circuit 34b functions as a second transistor. At this time, the transistor 341 of the unit circuit 34b is off.

このとき、電流は、図において矢印で示されるように、圧電素子40→(単位回路34bの)トランジスター342→電源配線511という経路で流れて、圧電素子40から電荷が放電される。すなわち、第1状態において圧電素子40に電荷が充電される場合、および、第2状態において圧電素子40から電荷が放電される場合、圧電素子40の一端は、補助電源部50に対して電源配線511を介して電気的に接続される。また、電源配線511は、第1状態の充電時では電流(電荷)を供給し、第2状態の放電時では電流(電荷)を回収することになる。
なお、回収された電荷は、後述する補助電源部50によって再分配、再利用される。
At this time, as indicated by the arrows in the figure, the current flows through the path of the piezoelectric element 40 → the transistor 342 (of the unit circuit 34 b) → the power supply wiring 511, and the electric charge is discharged from the piezoelectric element 40. That is, when the electric charge is charged in the piezoelectric element 40 in the first state and when the electric charge is discharged from the piezoelectric element 40 in the second state, one end of the piezoelectric element 40 is connected to the power supply line 50 with respect to the auxiliary power supply unit 50. 511 is electrically connected. Further, the power supply wiring 511 supplies current (charge) when charging in the first state, and collects current (charge) when discharging in the second state.
The collected charges are redistributed and reused by an auxiliary power supply unit 50 described later.

電圧Voutが制御信号Vinに一致したとき、単位回路34bのトランジスター342がオフするので、圧電素子40の放電が停止する。
一方で、制御信号Vinが電圧V/6未満に下降する場合、電圧Voutも制御信号Vinに追従するので、電圧V/6未満になって、第2状態から第1状態に移行する。
When the voltage Vout matches the control signal Vin, the transistor 342 of the unit circuit 34b is turned off, so that the discharge of the piezoelectric element 40 is stopped.
On the other hand, when the control signal Vin falls below the voltage V H / 6, the voltage Vout also follows the control signal Vin, and thus becomes less than the voltage V H / 6 and shifts from the second state to the first state.

図11は、第1状態のときに、圧電素子40が放電するときの動作を示す図である。
第1状態では、レベルシフター36aがイネーブル状態になる。この状態において、制御信号Vinが電圧Voutよりも低いとき、単位回路34aのトランジスター342はベース・エミッタ間の電圧に応じた電流を流す。
なお、このとき単位回路34aのトランジスター341はオフである。
また、このとき、電流は、図において矢印で示されるように、圧電素子40→(単位回路34aの)トランジスター342→グランドGという経路で流れて、圧電素子40から電荷が放電される。
FIG. 11 is a diagram illustrating an operation when the piezoelectric element 40 is discharged in the first state.
In the first state, the level shifter 36a is enabled. In this state, when the control signal Vin is lower than the voltage Vout, the transistor 342 of the unit circuit 34a passes a current corresponding to the voltage between the base and the emitter.
At this time, the transistor 341 of the unit circuit 34a is off.
At this time, the current flows along the path of the piezoelectric element 40 → the transistor 342 (in the unit circuit 34 a) → the ground G as indicated by the arrow in the figure, and the electric charge is discharged from the piezoelectric element 40.

なおここでは、単位回路34a、34bを例にとって、充電時と放電とにわけて説明したが、単位回路34c〜34fについて、電流を制御するトランジスター341、342が異なる点を除けば、ほぼ同様な動作となる。
すなわち、
電源配線512は、第2状態の充電時では電流(電荷)を供給し、第3状態の放電時では電流(電荷)を回収することになり、
電源配線513は、第3状態の充電時では電流(電荷)を供給し、第4状態の放電時では電流(電荷)を回収することになり、
電源配線514は、第4状態の充電時では電流(電荷)を供給し、第5状態の放電時では電流(電荷)を回収することになり、
電源配線515は、第5状態の充電時では電流(電荷)を供給し、第6状態の放電時では電流(電荷)を回収することになり、
電源配線516は、第6状態の充電時では電流(電荷)を供給することになり、
回収された電荷は、補助電源部50によって再分配、再利用されることなる。
なお、各状態における放電経路および充電経路において、圧電素子40の一端からトランジスター341、342におけるエミッタ端子同士の接続点までの経路は共用である。
Here, the unit circuits 34a and 34b have been described by way of example as being charged and discharged, but the unit circuits 34c to 34f are substantially the same except that the transistors 341 and 342 for controlling currents are different. It becomes operation.
That is,
The power supply wiring 512 supplies current (charge) at the time of charging in the second state, and collects current (charge) at the time of discharging in the third state.
The power supply wiring 513 supplies current (charge) at the time of charging in the third state, and collects current (charge) at the time of discharging in the fourth state.
The power supply wiring 514 supplies current (charge) at the time of charging in the fourth state, and collects current (charge) at the time of discharging in the fifth state.
The power supply wiring 515 supplies current (charge) at the time of charging in the fifth state, and collects current (charge) at the time of discharging in the sixth state.
The power supply wiring 516 supplies a current (charge) at the time of charging in the sixth state,
The collected charges are redistributed and reused by the auxiliary power supply unit 50.
In the discharge path and the charge path in each state, the path from one end of the piezoelectric element 40 to the connection point between the emitter terminals of the transistors 341 and 342 is shared.

一般に、圧電素子40のような容量性負荷の容量をCとし、電圧振幅をEとしたときに、容量性負荷に蓄えられるエネルギーPは、
P=(C・E)/2
で表される。
圧電素子40は、このエネルギーPによって変形して仕事をするが、インクを吐出させる仕事量は、エネルギーPに対して1%以下である。したがって、圧電素子40は、単なる容量とみなすことができる。容量Cを一定の電源で充電すると、(C・E)/2と同等のエネルギーが充電回路によって消費される。放電するときにも同等のエネルギーが放電回路によって消費される。
In general, when the capacity of a capacitive load such as the piezoelectric element 40 is C and the voltage amplitude is E, the energy P stored in the capacitive load is
P = (C · E 2 ) / 2
It is represented by
The piezoelectric element 40 works by being deformed by the energy P, but the work amount for ejecting ink is 1% or less with respect to the energy P. Therefore, the piezoelectric element 40 can be regarded as a simple capacitance. When the capacitor C is charged with a constant power source, energy equivalent to (C · E 2 ) / 2 is consumed by the charging circuit. When discharging, the same energy is consumed by the discharge circuit.

<ドライバーの利点>
第1実施形態において、圧電素子40を電圧ゼロから電圧Vまで充電するとき、
電圧ゼロ から電圧 V/6まで、
電圧 V/6から電圧2V/6まで、
電圧2V/6から電圧3V/6まで、
電圧3V/6から電圧4V/6まで、
電圧4V/6から電圧5V/6まで、
電圧5V/6から電圧 V まで、
という6段階を経て充電される。このため、第1実施形態において充電時の損失は、図12の(a)においてハッチングが付された領域の面積に相当する分で済む。詳細には、第1実施形態において圧電素子40において充電時の損失は、電圧ゼロから電圧Vまで一気に充電するリニア増幅と比較して、6/36(=16.7%)で済む。
一方、第1実施形態では、放電時においても段階的となるので、放電時の損失は、図12の(b)においてハッチングが付された領域の面積に相当する分で示されるように、電圧Vから電圧ゼロまで一気に放電するリニア方式と比較して、同様に6/36(=16.7%)で済む。
ただし、第1実施形態では、放電時の損失として計上された電荷のうち、電圧V/6から電圧ゼロまで放電する場合を除き、後述する補助電源部50に回収されて再分配、再利用されるので、さらなる低消費電力化を図ることができる。
<Advantages of driver>
In the first embodiment, when charging the piezoelectric element 40 from the voltage zero to the voltage V H ,
From voltage zero to voltage V H / 6,
From voltage V H / 6 to voltage 2 V H / 6,
From voltage 2V H / 6 to voltage 3V H / 6,
From voltage 3V H / 6 to voltage 4V H / 6,
From voltage 4V H / 6 to voltage 5V H / 6,
From voltage 5V H / 6 to voltage V H ,
It is charged through 6 stages. For this reason, in the first embodiment, the loss during charging is equivalent to the area of the hatched region in FIG. In particular, the loss in charging the piezoelectric element 40 in the first embodiment, as compared with the linear amplification for charging once from zero voltage to the voltage V H, requires only 6/36 (= 16.7%).
On the other hand, in the first embodiment, since it is stepwise even at the time of discharge, the loss at the time of discharge is represented by the voltage corresponding to the area of the hatched area in FIG. Compared with the linear system that discharges at a stroke from V H to zero voltage, 6/36 (= 16.7%) is sufficient.
However, in the first embodiment, out of the charge counted as the loss at the time of discharge, except for the case of discharging from the voltage V H / 6 to the voltage zero, it is recovered by the auxiliary power supply unit 50 described later and redistributed and reused. Thus, further reduction in power consumption can be achieved.

なお、複数の圧電素子にわたり共通する1系統の制御信号をノズル毎のスイッチにより個別に選択して直接的に圧電素子に供給する特許文献1の構成(以下「対比例」という)では、多数の圧電素子に制御信号を同時に供給する場合でも適切な波形の制御信号を各圧電素子に供給するために、制御信号の経路上の電流量を充分に確保する必要がある。したがって、制御信号を伝送する配線や制御信号を選択する各スイッチには充分な耐電圧性能および耐電流性能が要求され、回路規模の縮小が困難であるという問題がある。第1実施形態では、圧電素子40毎に設置されたドライバー30が前述の構成および動作により制御信号Vinから電圧Voutを生成して圧電素子40に供給するから、制御信号COM(COMA,COMB)の経路上の電流量は対比例と比較して大幅に削減される。したがって、制御信号COMを伝送するFFC70の配線や選択部230の各スイッチ232に要求される耐電圧性能および耐電流性能が対比例と比較して低減される。すなわち、第1実施形態によれば、回路規模の縮小を実現することが可能である。また、選択部230の各スイッチ232が電力を消費しないから、選択部230の発熱を回避できるという利点もある。   In the configuration of Patent Document 1 (hereinafter referred to as “proportional”) in which a single control signal common to a plurality of piezoelectric elements is individually selected by a switch for each nozzle and directly supplied to the piezoelectric elements (hereinafter referred to as “proportional”), Even when the control signals are simultaneously supplied to the piezoelectric elements, it is necessary to ensure a sufficient amount of current on the path of the control signals in order to supply the control signals having an appropriate waveform to each piezoelectric element. Therefore, the wiring for transmitting the control signal and each switch for selecting the control signal are required to have sufficient withstand voltage performance and current resistance performance, and there is a problem that it is difficult to reduce the circuit scale. In the first embodiment, the driver 30 installed for each piezoelectric element 40 generates the voltage Vout from the control signal Vin by the above-described configuration and operation and supplies it to the piezoelectric element 40. Therefore, the control signal COM (COMA, COMB) The amount of current on the path is greatly reduced compared to the proportionality. Therefore, the withstand voltage performance and the withstand current performance required for the wiring of the FFC 70 that transmits the control signal COM and each switch 232 of the selection unit 230 are reduced as compared with the proportionality. That is, according to the first embodiment, it is possible to reduce the circuit scale. In addition, since each switch 232 of the selection unit 230 does not consume power, there is an advantage that heat generation of the selection unit 230 can be avoided.

ところで、D級増幅では、リニア増幅として比較してエネルギー効率が高い。その理由は、出力段の能動素子が飽和状態で動作し、電力をほとんど消費しない点、ローパスフィルターを構成するインダクターLによる磁気エネルギーと容量Cによるエネルギーとの交換によって充電時にはリニア増幅のような損失が発生しない点、放電時の電流スイッチングで電流が電源に回生する点などのためである。
しかしながら、実際のD級増幅では、出力段の能動素子の抵抗は、飽和状態でもゼロではない、磁界が漏れる、インダクターLの抵抗成分によって損失が発生する、変調時にインダクターLが飽和する場合がある、などの問題がある。
D級増幅では、さらに波形品質が悪い、EMIの対策が必要である、という問題がある。波形品質については、ダミーの容量やフィルターを追加することによって改善することができるが、追加した分だけ消費電力の増加やコスト高を招く。EMIについては、D級増幅のスイッチングという根本的な問題による。すなわち、スイッチングしたときに、オン時に流れる電流がリニア増幅と比較して数倍から10数倍程度までになるだけでなく、これに伴って放射される磁界の量も多くなるからである。EMIの対策のために、フィルターを追加するなどが必要となり、コスト高を招く。
By the way, in class D amplification, energy efficiency is higher than linear amplification. The reason is that the active element in the output stage operates in a saturated state and consumes almost no power, and a loss such as linear amplification at the time of charging by exchanging magnetic energy by the inductor L constituting the low-pass filter and energy by the capacitor C. This is because no current is generated, and current is regenerated to the power supply by current switching during discharge.
However, in actual class D amplification, the resistance of the active element in the output stage is not zero even in a saturated state, the magnetic field leaks, loss occurs due to the resistance component of the inductor L, and the inductor L may be saturated during modulation. , Etc.
In class D amplification, there are problems that the waveform quality is further poor and EMI countermeasures are required. The waveform quality can be improved by adding a dummy capacity or a filter, but this increases the power consumption and costs. EMI is due to the fundamental problem of class D amplification switching. That is, when the switching is performed, not only does the current flowing at the time of on-state increase from several times to about several tens of times compared to the linear amplification, but the amount of the magnetic field radiated increases accordingly. For measures against EMI, it is necessary to add a filter or the like, resulting in high costs.

第1実施形態に係る印刷装置100Aのドライバー30では、出力段に相当するトランジスター341、342は、D級増幅のようなスイッチングをしないので、また、インダクターLが用いられていないので、波形品質が悪い、EMIの対策が必要である、という問題が発生しない。
また、第1実施形態では、電圧Voutが、制御信号Vinの電圧に追従する動作となるので、圧電素子40に対して細かい電圧での制御することができる。すなわち、圧電素子40に印加する電圧Voutの開始電圧および終了電圧については、駆動に用いる電圧V/6、2V/6、3V/6、4V/6および5V/6とは無関係である。
In the driver 30 of the printing apparatus 100A according to the first embodiment, the transistors 341 and 342 corresponding to the output stage do not perform switching as in the class D amplification, and since the inductor L is not used, the waveform quality is high. There is no problem that it is bad or EMI countermeasures are necessary.
In the first embodiment, since the voltage Vout follows the control signal Vin, the piezoelectric element 40 can be controlled with a fine voltage. That is, the start voltage and end voltage of the voltage Vout applied to the piezoelectric element 40 is independent of the voltage V H / 6,2V H / 6,3V H / 6,4V H / 6 and 5V H / 6 used in the driver It is.

<補助電源部>
図13は、補助電源部50の構成の一例を示す図である。
この図に示されるように、補助電源部50は、スイッチSw1d、Sw1u、Sw2d、Sw2u、Sw3d、Sw3u、Sw4d、Sw4u、Sw5d、Sw5uと、容量素子C12、C23、C34、C45、C56、C1、C2、C3、C4、C5、C6とを含んだ構成となっている。
これらのうち、スイッチは、いずれも単極双投であり、共通端子を制御信号A/Bにしたがって端子a、bのいずれかに接続する。制御信号A/Bは、簡略化して説明すれば、例えばデューティ比が約50%のパルス信号であり、その周波数は、制御信号COMの周波数に対して例えば20倍程度に設定される。このような制御信号A/Bは、補助電源部50における内部発振器(図示省略)により生成しても良いし、FFC70を介して制御ユニット10から供給しても良い。
一方、容量素子C12、C23、C34、C45、C56は電荷移動用であり、容量素子C1、C2、C3、C4、C5はバックアップ用である。なお、容量素子C6は、電源電圧Vの供給用である。
上記スイッチは、実際には半導体集積回路においてトランジスターを組み合わせて構成され、容量素子は、当該半導体集積回路に対して外付けで実装される。なお、上記半導体集積回路には、上述した複数個のドライバー30についても形成される構成が望ましい。
<Auxiliary power supply>
FIG. 13 is a diagram illustrating an example of the configuration of the auxiliary power supply unit 50.
As shown in this figure, the auxiliary power supply unit 50 includes switches Sw1d, Sw1u, Sw2d, Sw2u, Sw3d, Sw3u, Sw4d, Sw4u, Sw5d, Sw5u, and capacitive elements C12, C23, C34, C45, C56, C1, The configuration includes C2, C3, C4, C5, and C6.
Among these, all the switches are single pole double throw, and the common terminal is connected to one of the terminals a and b according to the control signal A / B. For example, the control signal A / B is a pulse signal having a duty ratio of about 50%, and its frequency is set to, for example, about 20 times the frequency of the control signal COM. Such a control signal A / B may be generated by an internal oscillator (not shown) in the auxiliary power supply unit 50 or may be supplied from the control unit 10 via the FFC 70.
On the other hand, the capacitive elements C12, C23, C34, C45, and C56 are for charge transfer, and the capacitive elements C1, C2, C3, C4, and C5 are for backup. Note that the capacitor C6 is for the supply of the power supply voltage V H.
The switch is actually configured by combining transistors in a semiconductor integrated circuit, and the capacitor is externally mounted on the semiconductor integrated circuit. The semiconductor integrated circuit preferably has a configuration in which the plurality of drivers 30 are also formed.

さて、補助電源部50において電圧Vを供給する電源配線516は、容量素子C6の一端とスイッチSw5uの端子aとに接続される。スイッチSw5uの共通端子は容量素子C56の一端に接続され、容量素子C56の他端はスイッチSw5dの共通端子に接続される。スイッチSw5dの端子aは、容量素子C5の一端とスイッチSw4uの端子aとに接続される。スイッチSw4uの共通端子は容量素子C45の一端に接続され、容量素子C45の他端はスイッチSw4dの共通端子に接続される。スイッチSw4dの端子aは、容量素子C4の一端とスイッチSw3uの端子aとに接続される。スイッチSw3uの共通端子は容量素子C34の一端に接続され、容量素子C34の他端はスイッチSw3dの共通端子に接続される。スイッチSw3dの端子aは、容量素子C3の一端とスイッチSw2uの端子aとに接続される。スイッチSw2uの共通端子は容量素子C23の一端に接続され、容量素子C23の他端はスイッチSw2dの共通端子に接続される。スイッチSw2dの端子aは、容量素子C2の一端とスイッチSw1uの端子aとに接続される。スイッチSw1uの共通端子は容量素子C12の一端に接続され、容量素子C12の他端はスイッチSw1dの共通端子に接続される。スイッチSw1dの端子aは、容量素子C1の一端に接続される。 Now, the power supply line 516 for supplying a voltage V H in the auxiliary power supply unit 50 is connected to the terminal a of the one end and the switch Sw5u capacitive element C6. The common terminal of the switch Sw5u is connected to one end of the capacitive element C56, and the other end of the capacitive element C56 is connected to the common terminal of the switch Sw5d. The terminal a of the switch Sw5d is connected to one end of the capacitive element C5 and the terminal a of the switch Sw4u. The common terminal of the switch Sw4u is connected to one end of the capacitive element C45, and the other end of the capacitive element C45 is connected to the common terminal of the switch Sw4d. The terminal a of the switch Sw4d is connected to one end of the capacitive element C4 and the terminal a of the switch Sw3u. The common terminal of the switch Sw3u is connected to one end of the capacitive element C34, and the other end of the capacitive element C34 is connected to the common terminal of the switch Sw3d. The terminal a of the switch Sw3d is connected to one end of the capacitive element C3 and the terminal a of the switch Sw2u. The common terminal of the switch Sw2u is connected to one end of the capacitive element C23, and the other end of the capacitive element C23 is connected to the common terminal of the switch Sw2d. The terminal a of the switch Sw2d is connected to one end of the capacitive element C2 and the terminal a of the switch Sw1u. The common terminal of the switch Sw1u is connected to one end of the capacitive element C12, and the other end of the capacitive element C12 is connected to the common terminal of the switch Sw1d. A terminal a of the switch Sw1d is connected to one end of the capacitive element C1.

容量素子C5の一端は、電源配線515に接続される。同様に、容量素子C4、C3、C2、C1の一端は、それぞれ電源配線514、513、512、511に接続される。
なお、スイッチSw5u、Sw4u、Sw3u、Sw2u、Sw1uの各端子bは、スイッチSw1dの端子aとともに、容量素子C1の一端に接続される。また、容量素子C6、C5、C4、C3、C2、C1の各他端と、スイッチSw5d、Sw4d、Sw3d、Sw2d、Sw1dの各端子bとは、グランドGに共通接地される。
One end of the capacitive element C5 is connected to the power supply wiring 515. Similarly, one ends of the capacitive elements C4, C3, C2, and C1 are connected to power supply wirings 514, 513, 512, and 511, respectively.
Each terminal b of the switches Sw5u, Sw4u, Sw3u, Sw2u, and Sw1u is connected to one end of the capacitive element C1 together with the terminal a of the switch Sw1d. The other ends of the capacitive elements C6, C5, C4, C3, C2, and C1 and the terminals b of the switches Sw5d, Sw4d, Sw3d, Sw2d, and Sw1d are commonly grounded to the ground G.

図14は、補助電源部50におけるスイッチの接続状態を示す図である。
各スイッチは、制御信号A/Bによって共通端子が端子aに接続される状態(状態A)と、共通端子が端子bに接続される状態(状態B)との2状態をとる。同図の(a)は、補助電源部50における状態Aの接続を、(b)は、状態Bの接続を、それぞれ等価回路で簡易的に示したものである。
状態Aでは、容量素子C56、C45、C34、C23、C12、C1が電圧VからグランドGまでの間で直列に接続される。状態Bでは、容量素子C56、C45、C34、C23、C12、C1の一端同士が接続されるので、これらの容量素子は並列に接続されて、保持電圧が均等化される。
FIG. 14 is a diagram illustrating a connection state of switches in the auxiliary power supply unit 50.
Each switch takes two states, a state where the common terminal is connected to the terminal a (state A) and a state where the common terminal is connected to the terminal b (state B) by the control signal A / B. (A) of the same figure shows the connection of the state A in the auxiliary power supply 50, and (b) shows the connection of the state B in an equivalent circuit.
In the state A, the capacitive elements C56, C45, C34, C23, C12, and C1 are connected in series between the voltage VH and the ground G. In the state B, since one ends of the capacitive elements C56, C45, C34, C23, C12, and C1 are connected to each other, these capacitive elements are connected in parallel to equalize the holding voltage.

したがって、状態A、Bが交互に繰り返されると、状態Bのときに均等化された電圧V/6が、状態Aの直列接続によって1〜5倍されて、それぞれ容量素子C1〜C5に保持されるとともに、このときの保持電圧が、電源配線511〜515を介してドライバー30に供給される。 Therefore, when the states A and B are alternately repeated, the voltage V H / 6 that is equalized in the state B is multiplied by 1 to 5 by the series connection of the state A and held in the capacitive elements C1 to C5, respectively. In addition, the holding voltage at this time is supplied to the driver 30 via the power supply wirings 511 to 515.

ここで、ドライバー30によって圧電素子40が充電されると、容量素子C1〜C5のうち保持電圧が低下するものが現れる。保持電圧が低下した容量素子には、状態Aの直列接続によって電源から電荷が補給されるとともに、状態Bの並列接続による再配分で均等化されるので、補助電源部50の全体でみれば、電圧V/6、2V/6、3V/6、4V/6、5V/6に保つようにバランスする。
一方、ドライバー30によって圧電素子40が放電されると、容量素子C1〜C5のうち保持電圧が上昇するものが現れるが、状態Aの直列接続で電荷が吐き出されるとともに、状態Bの並列接続による再配分で均等化されるので、補助電源部50の全体でみれば、電圧V/6、2V/6、3V/6、4V/6、5V/6に保つようにバランスする。なお、吐き出される電荷が容量素子C56、C45、C34、C23、C12、C1にで吸収できずに余ったとき、余った電荷は、容量素子C6に吸収される、すなわち電源系へに回生される。このため、圧電素子40以外の他の負荷があれば、その負荷の駆動に用いられる。他の負荷がなければ、容量素子C6を含む他の容量素子に吸収されるので、電源電圧Vが上昇する、すなわちリップルが発生することになるが、容量素子C6を含めてカップリングコンデンサの容量を大きくすることによって実用的には回避できる。以上の説明から理解される通り、補助電源部50(容量素子C1、C2、C3、C4、C5)は、各ドライバー30(各圧電素子40)に電荷を供給する要素(電荷供給源)として機能する。
Here, when the piezoelectric element 40 is charged by the driver 30, one of the capacitive elements C1 to C5 whose holding voltage is reduced appears. The capacitive element whose holding voltage is reduced is replenished with electric charge from the power source by the series connection of the state A and is equalized by redistribution by the parallel connection of the state B. balanced so as to maintain the voltage V H / 6,2V H / 6,3V H / 6,4V H / 6,5V H / 6.
On the other hand, when the piezoelectric element 40 is discharged by the driver 30, one of the capacitive elements C <b> 1 to C <b> 5 whose holding voltage rises appears, but electric charges are discharged by the series connection of the state A, and the reconnection by the parallel connection of the state B is performed. since the equalized in the allocation, when viewed across the auxiliary power supply unit 50, to balance so as to maintain the voltage V H / 6,2V H / 6,3V H / 6,4V H / 6,5V H / 6. Note that when the discharged electric charge is absorbed by the capacitive elements C56, C45, C34, C23, C12, and C1, the remaining electric charge is absorbed by the capacitive element C6, that is, regenerated to the power supply system. . For this reason, if there is a load other than the piezoelectric element 40, it is used to drive the load. If there is no other load, it is absorbed by other capacitive elements including the capacitive element C6, so that the power supply voltage VH rises, that is, a ripple occurs. This can be avoided practically by increasing the capacity. As understood from the above description, the auxiliary power supply unit 50 (capacitance elements C1, C2, C3, C4, and C5) functions as an element (charge supply source) that supplies charges to each driver 30 (each piezoelectric element 40). To do.

この補助電源部50では、ドライバー30によって圧電素子40が放電されると、当該放電に用いられた電源配線に対応した容量素子C1〜C6のいずれかの保持電圧が一時的に上昇するが、状態A、Bの繰り返しによって電圧V/6の1〜6倍の逓倍電圧を保つようにバランスする。同様に、圧電素子40が充電されると、当該充電に用いられた電源配線に対応した容量素子C1〜C6のいずれかの保持電圧が一時的に低下するが、状態A、Bの繰り返しによって電圧V/6の1〜6倍の逓倍電圧を保つようにバランスする。
図4における制御信号COMの電圧波形を見ても判るように、インクを引き込むための電圧上昇と、インクを吐出させるための電圧下降とがセットであり、印刷動作では、当該セットが繰り返される。このため、補助電源部50では、圧電素子40の放電によって回収された電荷が、次回以降における充電に際して利用される。
したがって、第1実施形態では、印刷装置100Aの全体でみたときに、圧電素子40から放電された電荷の回収・再利用と、ドライバー30における段階的な充電・放電とによって、消費される電力を低く抑えることができるのである。
In the auxiliary power supply unit 50, when the piezoelectric element 40 is discharged by the driver 30, the holding voltage of any of the capacitive elements C1 to C6 corresponding to the power supply wiring used for the discharge temporarily rises. By repeating A and B, the voltage V H / 6 is balanced so as to maintain a multiplied voltage of 1 to 6 times. Similarly, when the piezoelectric element 40 is charged, the holding voltage of any of the capacitive elements C1 to C6 corresponding to the power supply wiring used for the charging is temporarily reduced. Balance so as to maintain a multiplied voltage of 1 to 6 times V H / 6.
As can be seen from the voltage waveform of the control signal COM in FIG. 4, the voltage increase for drawing ink and the voltage decrease for discharging ink are a set, and the set is repeated in the printing operation. For this reason, in the auxiliary power supply unit 50, the electric charge recovered by the discharge of the piezoelectric element 40 is used for the subsequent charging.
Therefore, in the first embodiment, when the entire printing apparatus 100A is viewed, the power consumed by the collection and reuse of the electric charges discharged from the piezoelectric element 40 and the stepwise charging / discharging in the driver 30 is reduced. It can be kept low.

なお、補助電源部50において、各スイッチの共通端子が端子a、bの一方から他方への接続に切り替わるときに、複数(図13では10個)のスイッチに特性ばらつきがあると、一斉に切り替わらない状態が発生して、容量素子の両端が短絡してしまうことがあり得る。例えば切替時にスイッチSw1u、Sw1d、Sw2dで端子aが共通端子に接続されているときに、スイッチSw2uで端子bが共通端子に接続される状態が発生すると、容量素子C12、C23の直列接続の両端同士が短絡してしまう。
このため、スイッチの切り替え時には、一旦、端子a、bのいずれにも接続しない中立状態を経て、上記短絡の発生を抑える構成が好ましい。
In the auxiliary power supply unit 50, when the common terminal of each switch is switched from one to the other of the terminals a and b, if there is a characteristic variation in a plurality of (10 in FIG. 13) switches, the switches are simultaneously switched. It is possible that a non-existent state occurs and both ends of the capacitive element are short-circuited. For example, when the terminal a is connected to the common terminal by the switches Sw1u, Sw1d, and Sw2d at the time of switching, if a state occurs in which the terminal b is connected to the common terminal by the switch Sw2u, both ends of the series connection of the capacitive elements C12 and C23 They are short-circuited.
For this reason, at the time of switching the switch, a configuration in which the occurrence of the short circuit is suppressed through a neutral state in which the switch is not connected to either of the terminals a and b is preferable.

<第2実施形態>
図15は、第2実施形態に係る印刷装置100Bのブロック図である。図15に示すように、第2実施形態の印刷装置100Bは、第1実施形態の印刷装置100Aの制御ユニット10における印刷データ生成部120と制御信号供給部140とを制御部160に置換するとともに印刷ヘッド20のヘッド制御部220と選択部230とを信号生成部280に置換した構成である。なお、以下に例示する各形態において作用や機能が第1実施形態と同様である要素については、第1実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
Second Embodiment
FIG. 15 is a block diagram of a printing apparatus 100B according to the second embodiment. As illustrated in FIG. 15, the printing apparatus 100B according to the second embodiment replaces the print data generation unit 120 and the control signal supply unit 140 in the control unit 10 of the printing apparatus 100A according to the first embodiment with a control unit 160. In this configuration, the head control unit 220 and the selection unit 230 of the print head 20 are replaced with a signal generation unit 280. In addition, about the element which an effect | action and function are the same as that of 1st Embodiment in each form illustrated below, the reference | standard referred by description of 1st Embodiment is diverted, and each detailed description is abbreviate | omitted suitably.

図15の信号生成部280は、素子駆動部240の各ドライバー30に制御信号Vinを供給する要素であり、相異なる圧電素子40に対応する複数(圧電素子40と同数)の制御信号供給部282を具備する。すなわち、各制御信号供給部282は、ドライバー30および圧電素子40の各組と1対1に対応する。第2実施形態の各制御信号供給部282は、制御信号Vinを生成して後段のドライバー30に供給する要素であり、波形生成部284とD/A変換器286とを含んで構成される。波形生成部284は、第1実施形態の波形生成部144と同様に、デジタルの制御信号dCOMを生成する。D/A変換器286は、第1実施形態のD/A変換器145と同様に、波形生成部284が生成した制御信号dCOMをアナログの制御信号Vinに変換してドライバー30に供給する。すなわち、第1実施形態では、複数の圧電素子40にわたり共通の制御信号COMが選択部230により複数のドライバー30の各々に分配されるのに対し、第2実施形態では、各制御信号供給部282により制御信号Vinが圧電素子40毎に相互に独立に生成されて各ドライバー30に供給される。   The signal generation unit 280 in FIG. 15 is an element that supplies the control signal Vin to each driver 30 of the element driving unit 240, and a plurality (the same number as the piezoelectric elements 40) of control signal supply units 282 corresponding to different piezoelectric elements 40. It comprises. That is, each control signal supply unit 282 corresponds to each set of the driver 30 and the piezoelectric element 40 on a one-to-one basis. Each control signal supply unit 282 of the second embodiment is an element that generates the control signal Vin and supplies the control signal Vin to the driver 30 at the subsequent stage, and includes a waveform generation unit 284 and a D / A converter 286. The waveform generation unit 284 generates a digital control signal dCOM as with the waveform generation unit 144 of the first embodiment. Similar to the D / A converter 145 of the first embodiment, the D / A converter 286 converts the control signal dCOM generated by the waveform generation unit 284 into an analog control signal Vin and supplies it to the driver 30. That is, in the first embodiment, the common control signal COM is distributed to the plurality of drivers 30 by the selection unit 230 over the plurality of piezoelectric elements 40, whereas in the second embodiment, each control signal supply unit 282 is distributed. Thus, the control signal Vin is generated independently for each piezoelectric element 40 and supplied to each driver 30.

制御ユニット10の制御部160は、各制御信号供給部282が生成すべき制御信号Vinを画像データ(印刷データDP)に応じて複数の制御信号供給部282の各々に順次に指示する。具体的には、制御部160は、画像データに応じた吐出量のインク滴を各圧電素子40がノズルから吐出するように、各制御信号供給部282に対して印刷周期Ta毎に制御信号Vinを指示する。制御部160からの指示に応じて各制御信号供給部282が個別に制御信号Vinを生成するから、各制御信号供給部282が生成する制御信号Vinは時間軸上の波形や位置(位相)が相違し得る。すなわち、圧電素子40によるインク滴の吐出量(インク滴で被記録材に形成されるドットの直径)や吐出時期(被記録材におけるインク滴の着弾位置)が圧電素子40毎に個別に調整される。   The control unit 160 of the control unit 10 sequentially instructs the control signal Vin to be generated by each control signal supply unit 282 to each of the plurality of control signal supply units 282 according to the image data (print data DP). Specifically, the control unit 160 controls the control signal Vin for each control signal supply unit 282 for each printing cycle Ta so that each piezoelectric element 40 ejects ink droplets of an ejection amount corresponding to the image data from the nozzles. Instruct. Since each control signal supply unit 282 individually generates a control signal Vin in accordance with an instruction from the control unit 160, the control signal Vin generated by each control signal supply unit 282 has a waveform or position (phase) on the time axis. It can be different. That is, the ejection amount of ink droplets by the piezoelectric element 40 (the diameter of dots formed on the recording material by ink droplets) and the ejection timing (landing position of the ink droplets on the recording material) are individually adjusted for each piezoelectric element 40. The

第2実施形態においても、圧電素子40毎に設置されたドライバー30が制御信号Vinから電圧Voutを生成して圧電素子40に供給するから、第1実施形態と同様に、各配線や各回路に要求される耐電圧性能および耐電流性能を対比例と比較して低減できるという利点がある。また、第2実施形態では、各制御信号供給部282が圧電素子40毎に個別に制御信号Vinを生成する。したがって、例えば各吐出部400の特性(例えば圧電素子40の変換効率)に応じて制御信号Vinの波形や位置を圧電素子40毎に調整することで、各圧電素子40の特性の相違の影響を低減できるという利点がある。   Also in the second embodiment, since the driver 30 installed for each piezoelectric element 40 generates the voltage Vout from the control signal Vin and supplies the voltage Vout to the piezoelectric element 40, similarly to the first embodiment, each wiring and each circuit There is an advantage that required withstand voltage performance and withstand current performance can be reduced as compared with the proportionality. In the second embodiment, each control signal supply unit 282 generates a control signal Vin individually for each piezoelectric element 40. Therefore, for example, by adjusting the waveform and position of the control signal Vin for each piezoelectric element 40 in accordance with the characteristics of each ejection unit 400 (for example, the conversion efficiency of the piezoelectric element 40), the influence of the difference in the characteristics of each piezoelectric element 40 is affected. There is an advantage that it can be reduced.

<応用・変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。なお、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
<Application and modification>
The present invention is not limited to the above-described embodiments, and various applications and modifications as described below are possible, for example. Note that one or a plurality of arbitrarily selected aspects of application / deformation described below can be appropriately combined.

<負帰還制御>
図16は、実施形態の応用例(その1)に係るドライバー30の構成の一例を示す図である。この図に示されるように、この応用例では、圧電素子40の一端の電圧Voutがオペアンプ32の入力端(−)に負帰還される構成となっている。この構成では、制御信号Vinの電圧と電圧Voutとが相違しているときに、その相違をなくす方向にトランジスター341、342が制御される。このため、レベルシフター36a〜36fやトランジスター341、342の応答特性が悪い場合でも、制御信号Vinに電圧Voutを比較的迅速に、高精度に追従させることができる。
なお、負帰還量については、レベルシフター36a〜36fやトランジスター341、342の特性に合わせて適切に設定可能な構成が好ましい。例えば、図の例では、オペアンプ32は、制御信号Vinの電圧から電圧Voutを差し引いた電圧を出力する構成であるが、この差し引いた電圧に適切な係数を乗算してレベルシフター36a〜36fに供給する構成としても良い。
<Negative feedback control>
FIG. 16 is a diagram illustrating an example of the configuration of the driver 30 according to the application example (part 1) of the embodiment. As shown in this figure, in this application example, the voltage Vout at one end of the piezoelectric element 40 is negatively fed back to the input end (−) of the operational amplifier 32. In this configuration, when the voltage of the control signal Vin is different from the voltage Vout, the transistors 341 and 342 are controlled in a direction to eliminate the difference. For this reason, even when the response characteristics of the level shifters 36a to 36f and the transistors 341 and 342 are poor, the voltage Vout can be made to follow the control signal Vin relatively quickly and with high accuracy.
The negative feedback amount is preferably configured to be appropriately set according to the characteristics of the level shifters 36a to 36f and the transistors 341 and 342. For example, in the example of the figure, the operational amplifier 32 is configured to output a voltage obtained by subtracting the voltage Vout from the voltage of the control signal Vin. The subtracted voltage is multiplied by an appropriate coefficient and supplied to the level shifters 36a to 36f. It is good also as composition to do.

図17は、実施形態の別の応用例(その2)に係るドライバー30の構成の一例を示す図である。図5で説明したドライバー30においては、単位回路34a〜34fのトランジスター341、342をバイポーラ型としたが、図17に示した応用例(その2)では、このトランジスター341、342のそれぞれをP、Nチャンネル型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)351、352としたものである。
MOSFET351、352を用いる場合、各ドレイン端子と圧電素子40の一端との間に、それぞれ逆流防止用のダイオードを設ければ良い。また、MOSFET351、352を用いる場合、レベルシフター36a〜36fについては、イネーブル状態にあれば、制御信号Vinの電圧をマイナス方向に所定値として閾値電圧に相当する分だけシフトさせてPチャネル型のMOSFET351のゲート端子に供給する一方、制御信号Vinの電圧をプラス方向に閾値電圧に相当する分だけシフトさせてNチャネル型のMOSFET352のゲート端子に供給する構成となる。
また、MOSFET351、352を用いる場合に、図16に示したような、電圧Voutを負帰還する構成を適用しても良い。
FIG. 17 is a diagram illustrating an example of the configuration of the driver 30 according to another application example (part 2) of the embodiment. In the driver 30 described with reference to FIG. 5, the transistors 341 and 342 of the unit circuits 34 a to 34 f are bipolar types. However, in the application example (part 2) illustrated in FIG. 17, each of the transistors 341 and 342 is P, N-channel MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) 351 and 352 are used.
When the MOSFETs 351 and 352 are used, a backflow preventing diode may be provided between each drain terminal and one end of the piezoelectric element 40. When the MOSFETs 351 and 352 are used, if the level shifters 36a to 36f are in the enabled state, the voltage of the control signal Vin is shifted in a minus direction by a predetermined value to correspond to the threshold voltage, and the P-channel MOSFET 351 is used. The voltage of the control signal Vin is shifted in the plus direction by an amount corresponding to the threshold voltage and supplied to the gate terminal of the N-channel MOSFET 352.
Further, when the MOSFETs 351 and 352 are used, a configuration in which the voltage Vout is negatively fed back as shown in FIG. 16 may be applied.

<駆動対象>
前述の実施形態では、ドライバー30の駆動対象として圧電素子40を例にとって説明した。本発明では、駆動対象として圧電素子40に限られず、例えば超音波モーターや、タッチパネル、平面スピーカー、液晶などのディスプレイなどの容量性成分を有する負荷のすべてに適用可能である。
<Drive target>
In the above-described embodiment, the piezoelectric element 40 has been described as an example of the driver 30 to be driven. The present invention is not limited to the piezoelectric element 40 as a driving target, and can be applied to all loads having capacitive components such as an ultrasonic motor, a touch panel, a flat speaker, a liquid crystal display, and the like.

<単位回路の段数>
実施形態において、7種類の電圧のうち、互いに隣り合う2つの電圧に対応するように電圧の低い順に単位回路34a〜34fの6段を設けた構成であったが、本発明では、単位回路の段数は、これに限られず、2段以上であれば良い。また、電圧については、必ずしも等間隔である必要はない。
<Number of unit circuit stages>
In the embodiment, the six stages of unit circuits 34a to 34f are provided in order of increasing voltage so as to correspond to two voltages adjacent to each other among the seven types of voltages. The number of stages is not limited to this, but may be two or more. Further, the voltages do not necessarily have to be equally spaced.

<コンパレーター>
実施形態では、例えばコンパレーター38aの判別結果が偽(出力信号がLレベル)であれば、第1状態であると検出し、コンパレーター38aの判別結果が真(出力信号がHレベル)であって、かつ、コンパレーター38bの判別結果が偽であれば、第2状態であると検出する構成であった。すなわち、第1状態、第2状態を検出する構成は、それぞれ別体ではなく、一部重複する構成であって、第1状態から第6状態までをコンパレーター38a〜38eの全体で検出する構成であった。これに限られず、各状態を個別に検出する構成であっても良い。
<Comparator>
In the embodiment, for example, if the determination result of the comparator 38a is false (output signal is L level), it is detected that the state is the first state, and the determination result of the comparator 38a is true (output signal is H level). In addition, if the determination result of the comparator 38b is false, the second state is detected. That is, the configuration for detecting the first state and the second state is not a separate body, but is a configuration that partially overlaps, and the configuration in which the comparators 38a to 38e detect the first state to the sixth state. Met. The configuration is not limited to this, and each state may be detected individually.

<ディセーブル状態のレベルシフター>
実施形態において、ディセーブル状態のレベルシフター36a〜36fは、トランジスター341(351)のベース(ゲート)端子に電圧ゼロを供給し、トランジスター342(352)のベース(ゲート)端子に電圧Vを供給する構成としたが、トランジスター341、342をオフさせることができれば、これに限定されない。例えば、レベルシフター36a〜36fは、ディセーブル状態のときに、制御信号Vinの電圧をプラス方向にシフトさせたオフ信号を、トランジスター341(351)のベース(ゲート)端子に供給し、制御信号Vinの電圧をマイナス方向にシフトさせたオフ信号を、トランジスター342(351)のベース(ゲート)端子に供給する構成としても良い。
この構成によれば、トランジスター341(351)、342(352)の耐圧が低くて済むので、半導体基板に形成するときのトランジスターサイズを小さくすることができる。
<Disabled level shifter>
In the embodiment, the level shifters 36a to 36f in the disabled state supply a voltage zero to the base (gate) terminal of the transistor 341 (351) and supply the voltage VH to the base (gate) terminal of the transistor 342 (352). However, the present invention is not limited to this as long as the transistors 341 and 342 can be turned off. For example, when the level shifters 36a to 36f are in a disabled state, the level shifters 36a to 36f supply an off signal obtained by shifting the voltage of the control signal Vin in the positive direction to the base (gate) terminal of the transistor 341 (351), and the control signal Vin Alternatively, an off signal obtained by shifting the voltage in the negative direction may be supplied to the base (gate) terminal of the transistor 342 (351).
According to this configuration, since the transistors 341 (351) and 342 (352) have low withstand voltage, the transistor size when formed on the semiconductor substrate can be reduced.

100…印刷装置(液体吐出装置)、10…制御ユニット、120……印刷データ生成部、140……制御信号供給部、180……主電源部、20……印刷ヘッド、30……ドライバー(接続経路選択部)、32…オペアンプ、34a〜34f…単位回路、36a〜36f…レベルシフター、38a〜38f…コンパレーター、40…圧電素子、50…補助電源部(電圧生成部)、341、342…トランジスター、220……ヘッド制御部、230……選択部、240……素子駆動部、400……吐出部。
DESCRIPTION OF SYMBOLS 100 ... Printing apparatus (liquid discharge apparatus) 10 ... Control unit 120 ... Print data generation part 140 ... Control signal supply part 180 ... Main power supply part 20 ... Print head 30 ... Driver (connection) (Path selection unit), 32 ... operational amplifier, 34a to 34f ... unit circuit, 36a to 36f ... level shifter, 38a to 38f ... comparator, 40 ... piezoelectric element, 50 ... auxiliary power supply unit (voltage generation unit), 341, 342 ... Transistors 220... Head control unit 230... Selection unit 240 240 element drive unit 400.

Claims (3)

液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられて駆動信号に応じた充電と放電とにより液滴を当該ノズルから吐出させる圧電素子とを含む第1吐出部および第2吐出部と、
前記第1吐出部に対応して設置され、第1電圧、前記第1電圧よりも高位の第2電圧、または、前記第2電圧よりも高位の第3電圧を含む複数の電圧を選択的に前記第1吐出部に供給する第1接続経路選択部と、
前記第2吐出部に対応して設置され、第1電圧、前記第2電圧、または、前記第3電圧を含む複数の電圧を選択的に前記第2吐出部に供給する第2接続経路選択部と、
前記第1接続経路選択部および前記第2接続経路選択部に対して前記複数の電圧を生成して供給する電圧生成部と、
を具備し、
前記第1接続経路選択部および前記第2接続経路選択部の各々は、
前記第1電圧が印加された第1信号経路に接続された第1トランジスターと、前記第2電圧が印加された第2信号経路に接続された第2トランジスターと、を有し、前記第1トランジスターの他端と前記第2トランジスターの他端との接続部での電圧が吐出部に供給される第1トランジスター対と、
前記第2信号経路に接続された第3トランジスターと、前記第3電圧が印加された第3信号経路に接続された第4トランジスターと、を有し、前記第3トランジスターの他端と前記第4トランジスターの他端との接続部での電圧が吐出部に供給される第2トランジスター対と、
をそれぞれ含む液体吐出装置。
1st discharge including the nozzle which discharges a liquid, the pressure chamber connected to the said nozzle, and the piezoelectric element which is provided for every said pressure chamber and discharges a droplet from the said nozzle by charge and discharge according to a drive signal And a second discharge part,
A plurality of voltages that are installed corresponding to the first discharge unit and selectively include a first voltage, a second voltage that is higher than the first voltage, or a third voltage that is higher than the second voltage. A first connection path selection unit that supplies the first ejection unit;
A second connection path selection unit that is installed corresponding to the second ejection unit and selectively supplies a plurality of voltages including the first voltage, the second voltage, or the third voltage to the second ejection unit. When,
A voltage generator that generates and supplies the plurality of voltages to the first connection path selector and the second connection path selector;
Comprising
Each of the first connection route selection unit and the second connection route selection unit is
A first transistor connected to a first signal path to which the first voltage is applied; and a second transistor connected to a second signal path to which the second voltage is applied. A first transistor pair in which a voltage at a connection portion between the other end of the second transistor and the other end of the second transistor is supplied to the discharge portion;
A third transistor connected to the second signal path; and a fourth transistor connected to a third signal path to which the third voltage is applied. The other end of the third transistor and the fourth transistor A second transistor pair in which the voltage at the connection with the other end of the transistor is supplied to the discharge section;
Each including a liquid ejection device.
前記電圧生成部は、The voltage generator is
前記第1信号経路を介して前記圧電素子から放電される電荷を用いて前記第2電圧を生成するThe second voltage is generated using a charge discharged from the piezoelectric element through the first signal path.
請求項1記載の液体吐出装置。The liquid ejection apparatus according to claim 1.
記第1接続経路選択部は、
前記圧電素子の保持電圧に応じて、前記第1信号経路または前記第2信号経路により前記第1吐出部と前記電圧生成部とを電気的に接続し、
前記第2接続経路選択部は、
前記圧電素子の保持電圧に応じて、前記第1信号経路または前記第2信号経路により前記第2吐出部と前記電圧生成部とを電気的に接続する
請求項1または2の液体吐出装置。
Prior Symbol first connection path selection section,
According to the holding voltage of the piezoelectric element, the first discharge unit and the voltage generation unit are electrically connected by the first signal path or the second signal path,
The second connection path selection unit is
3. The liquid ejection apparatus according to claim 1, wherein the second ejection unit and the voltage generation unit are electrically connected by the first signal path or the second signal path in accordance with a holding voltage of the piezoelectric element.
JP2015223734A 2015-11-16 2015-11-16 Liquid ejection device Active JP6217734B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015223734A JP6217734B2 (en) 2015-11-16 2015-11-16 Liquid ejection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015223734A JP6217734B2 (en) 2015-11-16 2015-11-16 Liquid ejection device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013059504A Division JP5884758B2 (en) 2013-03-22 2013-03-22 Liquid ejection device

Publications (3)

Publication Number Publication Date
JP2016040129A JP2016040129A (en) 2016-03-24
JP2016040129A5 JP2016040129A5 (en) 2016-05-12
JP6217734B2 true JP6217734B2 (en) 2017-10-25

Family

ID=55540684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015223734A Active JP6217734B2 (en) 2015-11-16 2015-11-16 Liquid ejection device

Country Status (1)

Country Link
JP (1) JP6217734B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112877B4 (en) 2015-09-07 2021-07-15 Fuji Electric Co., Ltd. A method of manufacturing a semiconductor device and a semiconductor manufacturing device used for the method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4152757B2 (en) * 2002-01-28 2008-09-17 シャープ株式会社 Capacitive load driving circuit, capacitive load driving method, and apparatus using the same
WO2010052132A1 (en) * 2008-11-05 2010-05-14 Oce-Technologies B.V. A driver circuit for driving a print head of an inkjet printer

Also Published As

Publication number Publication date
JP2016040129A (en) 2016-03-24

Similar Documents

Publication Publication Date Title
JP5884758B2 (en) Liquid ejection device
JP6221286B2 (en) Liquid ejection device and capacitive load drive circuit
JP6314485B2 (en) Liquid ejection device, head unit, and liquid ejection device control method
JP5900394B2 (en) Liquid ejection device
JP6384122B2 (en) Liquid ejection device
US9855741B2 (en) Liquid discharging apparatus
JP2015212045A (en) Liquid discharge device and control method of the same
US9673810B2 (en) Driving circuit for driving a capacitive load, and control method of a driving circuit for driving a capacitive load
US9446583B2 (en) Capacitive load drive circuit
JP6217734B2 (en) Liquid ejection device
JP5929797B2 (en) Printing device
JP6132044B2 (en) Capacitive load drive circuit
JP6155734B2 (en) Liquid ejection device
JP6155733B2 (en) Liquid ejection device and capacitive load drive circuit
JP2015134416A (en) Liquid discharge device, head unit and liquid discharge method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R150 Certificate of patent or registration of utility model

Ref document number: 6217734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150