JP6150684B2 - 液晶表示装置およびアレイ基板 - Google Patents

Description

本発明は、液晶表示装置およびアレイ基板に関し、特に、スリットが設けられた電極層を有する電界発生素子を含む、液晶表示装置およびアレイ基板に関するものである。

液晶表示装置の広視野角化を図る手段の一つとして、同一基板上の電極間に横方向の電界を発生させ、この電界により液晶分子を基板に平行な面内で回転させることで光スイッチング機能を持たせる方式が開発されている。この技術の例としては、インプレインスイッチング（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式や、この方式を改良したフリンジフィールドスイッチング（ＦＦＳ：Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式が知られている。ＦＦＳ方式においては、液晶を駆動するための電極にスリットが設けられる。このスリットにより、液晶を駆動するためのフリンジ電界が発生する。

これらの方式は、視野角を広くするのに有利である一方で、他の方式に比して、視角の変化による色変化（カラーシフト現象）が大きいことが知られている。このカラーシフト現象に対処するために、ＦＦＳ方式において、いわゆるデュアルドメインを設けることが提案されている（たとえば、特許文献１参照）。この方法によれば、各画素において、延在方向が異なる２種類のスリットが形成される。

特開２０１０−２１７６３５号公報

上記公報に記載のデュアルドメインを用いると、液晶表示に筋状の異常が発生することがあった。

本発明は以上のような課題を解決するためになされたものであり、その目的は、視野角を大きくしつつ、かつカラーシフト現象を抑制しつつ、液晶表示に筋状の異常が発生することを抑制することができる、液晶表示装置およびアレイ基板を提供することである。

本発明の液晶表示装置は、基板と、複数のソース配線層と、複数のゲート配線層と、スイッチング素子と、電界発生素子と、配向膜と、液晶層とを有する。基板は主面を有する。複数のソース配線層は、基板の主面上に設けられており、第１の方向に沿って延びており、第１の方向に交差する第２の方向に互いに間隔を空けて配置されている。複数のゲート配線層は、基板の主面上に設けられており、第２の方向に向かって千鳥状に延びており、第１の方向に互いに間隔を空けて配置されており、各々が複数のソース配線層と交差している。主面は、複数のソース配線層と複数のゲート配線層とが交差する複数の位置のそれぞれに対応して配置された複数のスイッチング領域と、複数のスイッチング領域のそれぞれに対応して配置された複数の画素領域とを有する。複数の画素領域の各々は、第１の方向に向かって順に配置された第１および第２のドメイン部分を有する。複数の画素領域は第１および第２の画素領域を含む。第２の方向において第１の画素領域の第１のドメイン部分と第２の画素領域の第２のドメイン部分とが少なくとも部分的に対向している。スイッチング素子は、複数のスイッチング領域の各々の上に設けられており、複数のゲート配線層のうち対応するものによってスイッチングされるものである。電界発生素子は、複数の画素領域の各々の上に設けられており、スイッチング素子に接続されている。電界発生素子は、基板の主面上に設けられた第１の電極層と、第１の電極層上に配置された第２の電極層とを有する。第２の電極層には、第１および第２のドメイン部分のそれぞれの上に配置され、第２の方向に対して傾いて延びる第１および第２のスリットが設けられている。第１および第２のスリットは第２の方向を基準にして互いに逆側に傾いている。配向膜は、電界発生素子上に設けられており、第２の方向に沿ったラビング方向を有する。液晶層は配向膜上に設けられている。

本発明のアレイ基板は、基板と、複数のソース配線層と、複数のゲート配線層と、スイッチング素子と、電界発生素子とを有する。基板は主面を有する。複数のソース配線層は、基板の主面上に設けられており、第１の方向に沿って延びており、第１の方向に交差する第２の方向に互いに間隔を空けて配置されている。複数のゲート配線層は、基板の主面上に設けられており、第２の方向に向かって千鳥状に延びており、第１の方向に互いに間隔を空けて配置されており、各々が複数のソース配線層と交差している。主面は、複数のソース配線層と複数のゲート配線層とが交差する複数の位置のそれぞれに対応して配置された複数のスイッチング領域と、複数のスイッチング領域のそれぞれに対応して配置された複数の画素領域とを有する。複数の画素領域の各々は、第１の方向に向かって順に配置された第１および第２のドメイン部分を有する。複数の画素領域は第１および第２の画素領域を含む。第２の方向において第１の画素領域の第１のドメイン部分と第２の画素領域の第２のドメイン部分とが少なくとも部分的に対向している。スイッチング素子は、複数のスイッチング領域の各々の上に設けられており、複数のゲート配線層のうち対応するものによってスイッチングされるものである。電界発生素子は、複数の画素領域の各々の上に設けられており、スイッチング素子に接続されている。電界発生素子は、基板の主面上に設けられた第１の電極層と、第１の電極層上に配置された第２の電極層とを有する。第２の電極層には、第１および第２のドメイン部分のそれぞれの上に配置され、第２の方向に対して傾いて延びる第１および第２のスリットが設けられている。第１および第２のスリットは第２の方向を基準にして互いに逆側に傾いている。

本発明によれば、第１の画素領域の第１のドメイン部分と第２の画素領域の第２のドメイン部分とが、第２の方向において少なくとも部分的に対向している。これにより、視野角を大きくしつつ、かつカラーシフト現象を抑制しつつ、液晶表示に筋状の異常が発生することを抑制することができる。

本発明の一実施の形態におけるアレイ基板の構成を模式的に示す部分平面図である。 本発明の一実施の形態におけるアレイ基板の製造におけるラビング処理を説明する部分平面図である。 本発明の一実施の形態における液晶表示装置の構成を示す断面図である。 本発明の一実施の形態におけるアレイ基板の構成を示す平面図である。 本発明の一実施の形態におけるアレイ基板の構成を示す部分平面図である。 図５の線ＶＩ−ＶＩに沿う部分断面図である。

以下に、本発明の好ましい実施の形態を説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。また、説明の明確化のため、以下の記載および図面は、適宜、省略および簡略化がなされている。図面は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。なお、各図において同一の符号を付されたものは同様の要素を示しており、適宜、重複説明は省略されている。

（概要）
図１を参照して、本実施の形態のアレイ基板１００は、液晶表示パネル（液晶表示装置）に用いられるものであり、基板１と、ソース配線層４４ａ〜４４ｄ（総称してソース配線層４４ともいう）と、ゲート配線層４３ａ〜４３ｃ（総称してゲート配線層４３ともいう）と、スイッチング素子ＳＥと、電界発生素子ＥＥとを有する。

基板１は主面ＭＳを有する。ソース配線層４４は、基板１の主面ＭＳ上に設けられており、方向Ｙ（第１の方向）に沿って延びており、方向Ｙに直交する方向Ｘ（第１の方向に交差する第２の方向）に互いに間隔を空けて配置されている。ゲート配線層４３は、基板１の主面ＭＳ上に設けられており、方向Ｘに向かって千鳥状に延びており、方向Ｙに互いに間隔を空けて配置されており、各々がソース配線層４４と交差している。

基板１の主面ＭＳは、ソース配線層４４とゲート配線層４３とが交差する位置のそれぞれに対応して配置されたスイッチング領域７０ａａ〜７０ａｃ，７０ｂａ〜７０ｂｃ，７０ｃａ〜７０ｃｃおよび７０ｄａ〜７０ｄｃ（総称してスイッチング領域７０ともいう）と、スイッチング領域のそれぞれに対応して配置された画素領域８０ａａ〜８０ａｃ，８０ｂａ〜８０ｂｃ，８０ｃａ〜８０ｃｃおよび８０ｄａ〜８０ｄｃ（総称して画素領域８０ともいう）とを有する。画素領域８０の各々は、方向Ｙ（図中、上方向）に向かって順に配置されたドメイン部分ＤＰ１（第１のドメイン部分）およびＤＰ２（第２のドメイン部分）を有する。ドメイン部分ＤＰ１およびＤＰ２は、おおよそ同じ面積を有することが好ましい。

画素領域８０ｂｃ（第１の画素領域）のドメイン部分ＤＰ１と、画素領域８０ｃｃ（第２の画素領域）のドメイン部分ＤＰ２とは、方向Ｘにおいて少なくとも部分的に対向している。好ましくは、図示されているように、両者は部分的に対向している。

スイッチング素子ＳＥはスイッチング領域７０の各々の上に設けられている。スイッチング素子ＳＥは、ゲート配線層４３のうち対応するものによってスイッチングされる素子である。スイッチング素子は典型的にはＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子である。

電界発生素子ＥＥは、画素領域８０の各々の上に設けられており、スイッチング素子ＳＥに接続されている。電界発生素子ＥＥは、図１においては図示しないが、基板１の主面ＭＳ上に設けられた第１の電極層と、第１の電極層上に配置された第２の電極層とを有する。この第２の電極層には、フリンジ電界を発生させるためのスリットＳＬ１およびＳＬ２（第１および第２のスリット）が設けられている。

スリットＳＬ１およびＳＬ２のそれぞれは、ドメイン部分ＤＰ１およびＤＰ２上に配置されており、方向Ｘ（図中、右方向）に対して傾いて延びている。スリットＳＬ１およびＳＬ２は方向Ｘを基準にして互いに逆側に傾いている。言い換えれば、スリットＳＬ１およびＳＬ２のそれぞれの延在方向が方向Ｘを基準にして時計回りに角度Ｔ１およびＴ２傾いているとすると、角度Ｔ１およびＴ２の符号は、一方が正であり他方が負である。また角度Ｔ１およびＴ２の各々の絶対値は４５°未満であることが好ましい。言い換えれば、スリットＳＬ１およびＳＬ２の延在方向は、方向Ｙに比して方向Ｘに近い。角度Ｔ１およびＴ２は、同程度の絶対値を有することが好ましい。図中では、角度Ｔ１が−１０°程度であり角度Ｔ２が＋１０°程度である場合が例示されている。またスリットＳＬ１およびＳＬ２は延在方向に沿って同程度の長さを有することが好ましい。

なお図中では各電界発生素子ＥＥが分離されて描かれているが、たとえば、上述した第１および第２の電極層の一方が複数の画素領域８０に跨っていてもよい。言い換えれば、複数の画素領域８０のための、いわゆる共通電極が設けられていてもよい。

画素領域８０ｃｂ（第３の画素領域）は画素領域８０ｃｃ（第２の画素領域）に対して方向Ｙにおいて隣り合っている。スイッチング領域７０のうち画素領域８０ｃｂに対応するものは、方向Ｘにおいて画素領域８０ｂｃ（第１の画素領域）のドメイン部分ＤＰ１およびＤＰ２の少なくともいずれかと対向している。図中においては、スイッチング領域７０のうち画素領域８０ｃｂに対応するものは、方向Ｘにおいて画素領域８０ｂｃのドメイン部分ＤＰ１およびＤＰ２の各々と対向している。画素領域８０の各々の電界発生素子ＥＥはスイッチング素子ＳＥにドメイン部分ＤＰ１上において接続されている。

アレイ基板１００を有する液晶表示パネルにおいては、電界発生素子ＥＥ上に、方向Ｘに沿ったラビング方向を有する配向膜が設けられる。この配向膜上に液晶層が設けられる。配向膜にはラビング処理が行われている。この処理は、配向膜を塗布した基板１に対して、ナイロンなどの布（ラビング布）を巻いたローラーを一定圧力で押し込みながら回転させることによって、配向膜の表面を一定方向に擦る（ラビングする）ものである。この処理によって、配向膜の表面の高分子鎖が一定方向に潰れることで異方性が生じ、この異方性が液晶分子の配向方向を規定すると考えられている。

本発明者は、デュアルドメインが用いられた際に液晶表示に生じる筋状の異常が、配向膜６１ａ（図３）に対するラビング処理の異常に起因して生じ得ることを見出した。具体的には、ラビング布の特定の箇所が、同一の延在方向を有するスリット上を通過し続けると、ラビング状態の不均一性が誘発されやすくなることを見出した。そしてこれを解決する目的で、図１で示したような構成に想到するに至った。この構成によれば、液晶表示の筋状の異常の発生が防止されるので、アレイ基板１００およびそれを用いた液晶表示パネル（液晶表示装置）の製造歩留が向上する。この作用効果について、以下に説明する。

（作用効果）
図２を参照して、本実施の形態によれば、方向Ｘにおいて画素領域８０ｂｃのドメイン部分ＤＰ１と画素領域８０ｃｃのドメイン部分ＤＰ２とが少なくとも部分的に対向している。これにより、液晶表示パネルの製造において配向膜が方向Ｘに沿ってラビング処理される際に、ラビング布が、図中矢印Ｒ１２で示すように、ドメイン部分ＤＰ１およびＤＰ２、すなわち異なる種類のドメイン部分、の上を通過する。よって特定のドメイン部分の上を通過し続けることで生じるラビング布の異常の発生が抑制される。よって、ラビング処理の不良に起因した筋状の異常が液晶表示に発生することが抑制される。よって、視野角を大きくしつつ、かつカラーシフト現象を抑制しつつ、液晶表示に筋状の異常が発生することを抑制することができる。

また画素領域８０ｂｃのドメイン部分ＤＰ２と、画素領域８０ｃｂのドメイン部分ＤＰ１とが、方向Ｘにおいて少なくとも部分的に対向している。これにより、液晶表示パネルの製造において配向膜が方向Ｘに沿ってラビング処理される際に、ラビング布が、図中矢印Ｒ２１で示すように、ドメイン部分ＤＰ１およびＤＰ２、すなわち異なる種類のドメイン部分、の上を通過する。よって特定のドメイン部分の上を通過し続けることで生じるラビング布の異常の発生が抑制される。よって、ラビング処理の不良に起因した筋状の異常が液晶表示に発生することが抑制される。よって、視野角を大きくしつつ、かつカラーシフト現象を抑制しつつ、液晶表示に筋状の異常が発生することを抑制することができる。

またスイッチング領域７０ｃｂは、方向Ｘにおいて画素領域８０ｂｃのドメイン部分ＤＰ１およびＤＰ２の少なくともいずれかと対向している。これにより、液晶表示パネルの製造において配向膜が方向Ｘに沿ってラビング処理される際に、ラビング布が、図中矢印Ｒ１０またはＲ２０で示すように、ドメイン部分ＤＰ１またはＤＰ２を通過した後に、スイッチング領域７０ｃｂを通過する。よってドメイン部分ＤＰ１またはＤＰ２の上を通過し続けることで生じるラビング布の異常の発生が抑制される。よって、ラビング処理の不良に起因した筋状の異常が液晶表示に発生することが抑制される。よって、視野角を大きくしつつ、かつカラーシフト現象を抑制しつつ、液晶表示に筋状の異常が発生することを抑制することができる。

図中においては、スイッチング領域７０ｃｂは、画素領域８０ｂｃのドメイン部分ＤＰ１およびＤＰ２の各々と方向Ｘにおいて対向している。すなわち、スイッチング領域７０ｃｂは、画素領域８０ｂｃのドメイン部分ＤＰ１およびＤＰ２の境界（図中、画素領域８０ｂｃの破線部）と方向Ｘにおいて対向している。これにより、液晶表示パネルの製造において配向膜が方向Ｘに沿ってラビング処理される際に、ラビング布が、ドメイン部分ＤＰ１およびＤＰ２の境界を通過した後に、スイッチング領域７０ｃｂを通過する。よってドメイン部分ＤＰ１またはＤＰ２の境界上を通過し続けることで生じるラビング布の異常の発生が抑制される。よって、ラビング処理の不良に起因した筋状の異常が液晶表示に発生することが抑制される。よって、視野角を大きくしつつ、かつカラーシフト現象を抑制しつつ、液晶表示に筋状の異常が発生することを抑制することができる。

また画素領域８０の各々の電界発生素子ＥＥがスイッチング素子ＳＥに接続されている場所は、図１に示すように、ドメイン部分ＤＰ１上に統一されている。よって電界発生素子ＥＥの構造も統一することができる。

（構成の細部）
図３を参照して、本実施の形態の液晶表示パネル２００（液晶表示装置）は、前述したアレイ基板１００と、配向膜６１ａ，６１ｂと、液晶層６２と、対向基板６０と、シール６９と、偏光板６５ａ，６５ｂと、光学フィルム６６と、バックライトユニット６７とを有する。配向膜６１ａは、アレイ基板１００の電界発生素子ＥＥ（図１）上に設けられており、方向Ｘ（図１）に沿ったラビング方向を有する。液晶層６２は配向膜６１ａ上に設けられている。液晶層６２の上には配向膜６１ｂが設けられている。

配向膜６１ｂは、対向基板６０上に設けられている。配向膜６１ｂが設けられた対向基板６０は、間隔を空けてアレイ基板１００に対向している。対向基板６０は視認側に配置されている。対向基板６０には、カラーフィルタ６４、ブラックマトリクス（Ｂｌａｃｋ Ｍａｔｒｉｘ:ＢＭ）６３が設けられている。

この構成によりアレイ基板１００と対向基板６０との間に液晶層６２が狭持されている。すなわち、アレイ基板１００と対向基板６０との間には液晶が導入されている。

さらに、アレイ基板１００と対向基板６０との外側の面には、偏光板６５ａ，６５ｂが設けられている。また、液晶表示パネルの反視認側となるアレイ基板１００の裏面側に、位相差板などの光学フィルム６６を介してバックライトユニット６７が配置されている。液晶表示パネルおよびこれら周辺部材は、樹脂や金属などよりなるフレーム（図示せず）内に収納されていてもよい。

アレイ基板１００によって液晶層６２の配向方向を調整することにより、液晶層６２を通過する光の偏光状態が制御される。具体的には、バックライトユニット６７からの光は、アレイ基板１００側の偏光板６５ａによって直線偏光になる。この直線偏光が液晶層６２を通過することによって、偏光状態が変化する。この偏光状態に応じて、対向基板６０側の偏光板６５ｂを通過する光の強度が変化する。液晶層６２の配向方向は、アレイ基板１００に印加される表示電圧によって変化する。従って、表示電圧を制御することによって、偏光板６５ｂを通過する光の強度を変化させることができる。これにより液晶表示がなされる。

図４を参照して、アレイ基板１００には、１組の画素領域８０およびスイッチング領域７０を各々有する画素５０が配列されている。スイッチング領域７０にはスイッチング素子ＳＥとしてのＴＦＴが配置されている。よって画素５０ごとにスイッチング素子ＳＥがアレイ状（マトリクス状）に配列されている。すなわち、アレイ基板１００は、いわゆるＴＦＴアレイ基板である。アレイ基板１００が有する基板１は、たとえば、ガラス基板や半導体基板より構成されている。アレイ基板１００には、画素５０がアレイ状に配列して形成される領域である表示領域４１と、表示領域４１を囲むように設けられた額縁領域４２とが設けられている。表示領域４１には、走査信号線としてのゲート配線層４３と、表示信号線としてのソース配線層４４とが設けられている。ゲート配線層４３とソース配線層４４との各交点に対応して、画素５０がマトリクス状に配列されている。額縁領域４２には、走査信号駆動回路４６ａ、表示信号駆動回路４６ｂ、配線変換部４５、引出配線４７ａ１，４７ａ２，４７ｂ１，４７ｂ２、および外部接続端子４８ａ１，４８ａ２，４８ｂ１，４８ｂ２が設けられている。

ゲート配線層４３は表示領域４１から額縁領域４２まで延びている。ゲート配線層４３は、額縁領域４２において、ゲート配線層４３と同一材料により形成された引出配線４７ａ１に接続されている。引出配線４７ａ１は外部接続端子４８ａ１を介して走査信号駆動回路４６ａと接続されている。

ソース配線層４４は、表示領域４１から額縁領域４２まで延びている。ソース配線層４４は、額縁領域４２に設けられた配線変換部４５によって、ゲート配線層４３と同一材料により同層に形成された引出配線４７ｂ１に接続されている。引出配線４７ｂ１は外部接続端子４８ｂ１を介して表示信号駆動回路４６ｂと接続されている。

走査信号駆動回路４６ａの近傍には、外部配線４９ａが引出配線４７ａ２および外部接続端子４８ａ２を介して接続されている。また表示信号駆動回路４６ｂの近傍には、外部配線４９ｂが引出配線４７ｂ２および外部接続端子４８ｂ２を介して接続されている。外部配線４９ａ，４９ｂは、たとえばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などの配線基板である。

外部配線４９ａおよび引出配線４７ａ２を介して走査信号駆動回路４６ａに、また外部配線４９ｂおよび引出配線４７ｂ２を介して表示信号駆動回路４６ｂに、外部からの各種信号が供給される。走査信号駆動回路４６ａは外部からの制御信号に基づいてゲート信号（走査信号）をゲート配線層４３に供給する。このゲート信号によってゲート配線層４３が順次選択されていく。表示信号駆動回路４６ｂは、外部からの制御信号や表示データに基づいて表示信号をソース配線層４４に供給する。これにより、表示データに応じた表示電圧を各画素５０に供給することができる。

各画素５０には、少なくとも１つのスイッチング素子ＳＥが形成されている。スイッチング素子ＳＥは、ソース配線層４４およびゲート配線層４３の交点近傍に配置されており、画素電極に表示電圧を供給する。具体的には、ゲート配線層４３からのゲート信号によってスイッチング素子ＳＥのオン／オフがなされる。オン状態において、ソース配線層４４から、スイッチング素子ＳＥのドレイン電極に接続された画素電極に、表示電位が印加される。画素５０ごとに表示電圧を変えることによって、所望の画像を表示することができる。

図５は、図１で模式的に示した構造をより具体的に示している。また図６は、線ＶＩ−ＶＩ（図５）に沿う部分断面図である。なお図を見やすくするために、ゲート絶縁膜８、層間絶縁膜９および半導体膜３（図６）の図示を図５においては省略している。

スイッチング素子ＳＥは、ゲート電極層４３の一部によって構成されるゲート電極と、ゲート絶縁膜８と、半導体膜３と、オーミックコンタクト膜４と、ソース電極５３と、ドレイン電極５４とを有する。

ゲート配線層４３は、基板１上において方向Ｘにジグザグ形状で延在している。ゲート配線層４３は、たとえば、高融点金属、低抵抗金属もしくはこれらの合金から作られた膜、またはこれらの積層膜から作られていることが好ましい。用い得る金属は、たとえば、Ｃｒ，Ａｌ，Ｔａ，Ｔｉ，Ｍｏ，Ｗ，Ｎｉ，Ｃｕ，ＡｕまたはＡｇである。ゲート絶縁膜８はゲート電極層４３を覆っている。

ゲート絶縁膜８上には半導体膜３が形成されている。半導体膜３は、たとえば、非結晶シリコンまたは多結晶シリコンにより作られている。半導体膜３の上には、導電型不純物がドーピングされたオーミックコンタクト膜４が形成されている。導電型不純物は、ｎ型不純物であることが好ましく、たとえばリン（Ｐ）を用い得る。オーミックコンタクト膜４は、スイッチング素子ＳＥのチャネル領域を除き、半導体膜３上のほぼ全面に設けられている。半導体膜３のうちオーミックコンタクト膜４が設けられた部分は、チャネル領域を挟むソース／ドレイン領域として機能する。具体的には、オーミックコンタクト膜４が設けられた半導体膜３のうち、図６における左側がソース領域となり右側がドレイン領域となる。そして半導体膜３のうちオーミックコンタクト膜４が除かれた部分がチャネル領域となる。言い換えれば、いわゆるチャネルエッチ型のスイッチング素子ＳＥが構成されている。

オーミックコンタクト膜４の上には、ソース電極５３およびドレイン電極５４が形成されている。具体的には、半導体膜３のソース領域側のオーミックコンタクト膜４上にソース電極５３が形成されている。またドレイン領域のオーミックコンタクト膜４上にドレイン電極５４が形成されている。ソース電極５３は、図５に示すように、ソース配線層４４と繋がっている。またドレイン電極５４は画素電極５５と繋がっている。ソース電極５３は、ソース配線層４４とゲート配線層４３との交差部においてソース配線層４４から分岐してゲート配線層４３に沿って延在している。ソース配線層４４は、ソース電極５３およびドレイン電極５４と同一材料により同層に形成される金属パターンであってよい。

ソース電極５３およびドレイン電極５４は積層膜であることが好ましい。たとえば、図６において、上層がＡｌを主成分とした金属膜、下層がＣｒ，Ｔａ，Ｔｉ，Ｍｏ，Ｗ，Ｎｉ，Ｃｕ，Ａｕ，Ａｇなどの高融点金属または低抵抗金属やこれらを主成分とする合金膜である。

電界発生素子ＥＥは、画素電極５５（第１の電極層）と、層間絶縁膜９と、対向電極５６（第２の電極層）とを有する。対向電極５６は、いわゆる共通電極であり、図５に示すように、複数の画素領域８０に跨っている。本実施の形態では、対向電極５６は、ソース配線層４４およびスイッチング素子ＳＥと重複しない領域のゲート配線層４３を跨ぐ連結部を有する。この連結部によって、対向電極５６のうち異なる画素領域８０内に位置する部分が互いに連結されている。画素電極５５は、基板１の主面ＭＳ上に、ゲート絶縁膜８を介して設けられている。層間絶縁膜９は画素電極５５上に設けられている。対向電極５６は層間絶縁膜９上に設けられている。これにより対向電極５６は画素電極５５上に、層間絶縁膜９によって間隔を空けて配置されている。画素電極５５および対向電極５６は、透明電極であり、たとえばＩＴＯから作られている。

画素電極５５には画素領域８０毎に表示電位が印加され、共通電極としての対向電極５６には共通電位が印加される。これにより各画素領域８０において電界発生素子ＥＥは、表示電圧（表示電位−共通電位間の電位差）に応じたフリンジ電界を発生する。このフリンジ電界によって液晶が駆動される。

本実施の形態では、画素電極５５は、ドレイン電極５４の一部の上に直接重ねて形成されている。すなわち、画素電極５５の下面（下側の表面）がドレイン電極５４の上面（上側の表面）と直接接触するように形成されている。画素電極５５は、図５に示す様に、ソース配線層４４とゲート配線層４３とに囲まれた画素のほぼ全面に形成されている。この様に、画素電極５５は、絶縁膜を介さずに、ドレイン電極５４の上層に直接重ねて形成されている。この構成により、画素電極５５をドレイン電極５４と電気的に接続するためのコンタクトホールが不要となる。従って、ドレイン電極５４と画素電極５５の接続のためにコンタクトホールを配置するエリアを設ける必要がないので、アレイ基板１００の開口率を高くすることができる。

また上述した層間絶縁膜９の一部は、保護膜としてスイッチング素子ＳＥを覆っている。層間絶縁膜９は、窒化シリコン、酸化シリコンなどの絶縁膜、塗布型の（塗布により形成される）絶縁膜、またはそれらの積層膜により形成され得る。

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。

ＤＰ１ ドメイン部分（第１のドメイン部分）、ＤＰ２ ドメイン部分（第２のドメイン部分）、ＥＥ 電界発生素子、ＭＳ 主面、ＳＥ スイッチング素子、ＳＬ１ スリット（第１のスリット）、ＳＬ２ スリット（第２のスリット）、１ 基板、３ 半導体膜、４ オーミックコンタクト膜、８ ゲート絶縁膜、９ 層間絶縁膜、４１ 表示領域、４２ 額縁領域、４３，４３ａ〜４３ｃ ゲート配線層、４４，４４ａ〜４４ｄ ソース配線層、４５ 配線変換部、４６ａ 走査信号駆動回路、４６ｂ 表示信号駆動回路、４７ａ１，４７ａ２，４７ｂ１，４７ｂ２ 引出配線、４８ａ１，４８ａ２，４８ｂ１，４８ｂ２ 外部接続端子、４９ａ，４９ｂ 外部配線、５０ 画素、５３ ソース電極、５４ ドレイン電極、５５ 画素電極、５６ 対向電極、６０ 対向基板、６１ａ，６１ｂ 配向膜、６２ 液晶層、６４ カラーフィルタ、６５ａ，６５ｂ 偏光板、６６ 光学フィルム、６７ バックライトユニット、７０，７０ａａ〜７０ａｃ，７０ｂａ〜７０ｂｃ，７０ｃａ〜７０ｃｃ スイッチング領域、８０，８０ａａ〜８０ａｃ，８０ｂａ〜８０ｂｃ，８０ｃａ〜８０ｃｃ 画素領域、１００ アレイ基板、２００ 液晶表示パネル（液晶表示装置）。

Claims (5)

1. 主面を有する基板と、
   前記基板の前記主面上に設けられ、第１の方向に沿って延び、前記第１の方向に交差する第２の方向に互いに間隔を空けて配置された複数のソース配線層と、
   前記基板の前記主面上に設けられ、前記第２の方向に向かって千鳥状に延び、前記第１の方向に互いに間隔を空けて配置され、各々が前記複数のソース配線層と交差する複数のゲート配線層とを備え、前記主面は、前記複数のソース配線層と前記複数のゲート配線層とが交差する複数の位置のそれぞれに対応して配置された複数のスイッチング領域と、前記複数のスイッチング領域のそれぞれに対応して配置された複数の画素領域とを有し、前記複数の画素領域の各々は、前記第１の方向に向かって順に配置された第１および第２のドメイン部分を有し、前記複数の画素領域は第１および第２の画素領域を含み、前記第２の方向において前記第１の画素領域の前記第１のドメイン部分と前記第２の画素領域の前記第２のドメイン部分とが少なくとも部分的に対向しており、さらに
   前記複数のスイッチング領域の各々の上に設けられ、前記複数のゲート配線層のうち対応するものによってスイッチングされるスイッチング素子と、
   前記複数の画素領域の各々の上に設けられ、前記スイッチング素子に接続された電界発生素子とを備え、前記電界発生素子は、前記基板の前記主面上に設けられた第１の電極層と、前記第１の電極層上に間隔を空けて配置された第２の電極層とを有し、前記第２の電極層には、前記第１および第２のドメイン部分のそれぞれの上に配置され、前記第２の方向に対して傾いて延びる第１および第２のスリットが設けられており、前記第１および第２のスリットは前記第２の方向を基準にして互いに逆側に傾いており、さらに
   前記電界発生素子上に設けられ、前記第２の方向に沿ったラビング方向を有する配向膜と、
   前記配向膜上に設けられた液晶層と
   を備える、液晶表示装置。
2. 前記複数の画素領域の各々の前記電界発生素子は前記スイッチング素子に前記第１のドメイン部分上において接続されている、請求項１に記載の液晶表示装置。
3. 前記複数の画素領域は、前記第２の画素領域に対して前記第１の方向において隣り合う第３の画素領域を有し、前記複数のスイッチング領域のうち前記第３の画素領域に対応するものは、前記第２の方向において前記第１の画素領域の前記第１および第２のドメイン部分の少なくともいずれかと対向している、請求項１または２に記載の液晶表示装置。
4. 前記複数のスイッチング領域のうち前記第３の画素領域に対応するものは、前記第２の方向において前記第１の画素領域の前記第１および第２のドメイン部分の各々と対向している、請求項３に記載の液晶表示装置。
5. 主面を有する基板と、
   前記基板の前記主面上に設けられ、第１の方向に沿って延び、前記第１の方向に交差する第２の方向に互いに間隔を空けて配置された複数のソース配線層と、
   前記基板の前記主面上に設けられ、前記第２の方向に向かって千鳥状に延び、前記第１の方向に互いに間隔を空けて配置され、各々が前記複数のソース配線層と交差する複数のゲート配線層とを備え、前記主面は、前記複数のソース配線層と前記複数のゲート配線層とが交差する複数の位置のそれぞれに対応して配置された複数のスイッチング領域と、前記複数のスイッチング領域のそれぞれに対応して配置された複数の画素領域とを有し、前記複数の画素領域の各々は、前記第１の方向に向かって順に配置された第１および第２のドメイン部分を有し、前記複数の画素領域は第１および第２の画素領域を含み、前記第２の方向において前記第１の画素領域の前記第１のドメイン部分と前記第２の画素領域の前記第２のドメイン部分とが少なくとも部分的に対向しており、さらに
   前記複数のスイッチング領域の各々の上に設けられ、前記複数のゲート配線層のうち対応するものによってスイッチングされるスイッチング素子と、
   前記複数の画素領域の各々の上に設けられ、前記スイッチング素子に接続された電界発生素子とを備え、前記電界発生素子は、前記基板の前記主面上に設けられた第１の電極層と、前記第１の電極層上に間隔を空けて配置された第２の電極層とを有し、前記第２の電極層には、前記第１および第２のドメイン部分のそれぞれの上に配置され、前記第２の方向に対して傾いて延びる第１および第２のスリットが設けられており、前記第１および第２のスリットは前記第２の方向を基準にして互いに逆側に傾いている、
   アレイ基板。

Images