JP6149725B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6149725B2
JP6149725B2 JP2013268344A JP2013268344A JP6149725B2 JP 6149725 B2 JP6149725 B2 JP 6149725B2 JP 2013268344 A JP2013268344 A JP 2013268344A JP 2013268344 A JP2013268344 A JP 2013268344A JP 6149725 B2 JP6149725 B2 JP 6149725B2
Authority
JP
Japan
Prior art keywords
thin film
electride
semiconductor layer
semiconductor
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013268344A
Other languages
Japanese (ja)
Other versions
JP2015029038A (en
Inventor
俊成 渡邉
俊成 渡邉
宮川 直通
直通 宮川
伊藤 和弘
和弘 伊藤
暁 渡邉
暁 渡邉
光井 彰
彰 光井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2013268344A priority Critical patent/JP6149725B2/en
Publication of JP2015029038A publication Critical patent/JP2015029038A/en
Application granted granted Critical
Publication of JP6149725B2 publication Critical patent/JP6149725B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3457Sputtering using other particles than noble gas ions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Description

本発明は、半導体装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

近年、絶縁基板上にソース、ドレインおよびゲート等の各電極、ならびに半導体層を成膜することにより構成された薄膜トランジスタ等の半導体装置が注目されている(例えば、特許文献1)。そのような半導体装置は、例えば、電気光学装置のような各種電子デバイス等に適用することができる。   2. Description of the Related Art In recent years, semiconductor devices such as thin film transistors that are formed by forming electrodes such as a source, a drain, and a gate and a semiconductor layer over an insulating substrate have attracted attention (for example, Patent Document 1). Such a semiconductor device can be applied to various electronic devices such as an electro-optical device, for example.

特開2007−123861号公報JP 2007-123861 A

前述のような半導体装置においては、さらなる高性能化および高機能化のため、ソース電極と半導体層の間、およびドレイン電極と半導体層の間における接触抵抗のさらなる低減が求められている。   In the semiconductor device as described above, further reduction in contact resistance between the source electrode and the semiconductor layer and between the drain electrode and the semiconductor layer is required for further enhancement in performance and functionality.

本発明は、このような背景に鑑みなされたものであり、本発明では、従来に比べて、高性能化および高機能化が図られた半導体装置を提供することを目的とする。また、本発明では、そのような半導体装置を製造する方法を提供することを目的とする。   The present invention has been made in view of such a background, and an object of the present invention is to provide a semiconductor device that has higher performance and higher functionality than conventional ones. Another object of the present invention is to provide a method for manufacturing such a semiconductor device.

本発明では、ソース電極、ドレイン電極、ゲート電極および半導体層を有する半導体装置であって、
前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を有することを特徴とする半導体装置が提供される。
In the present invention, a semiconductor device having a source electrode, a drain electrode, a gate electrode and a semiconductor layer,
Provided is a semiconductor device comprising an amorphous oxide electride thin film containing calcium atoms and aluminum atoms between one or both of the source electrode and the drain electrode and the semiconductor layer. .

ここで、本発明による半導体装置では、前記エレクトライドの薄膜において、アルミニウム原子とカルシウム原子のモル比(Ca/Al)は、0.3〜5.0の範囲であっても良い。   Here, in the semiconductor device according to the present invention, in the electride thin film, the molar ratio (Ca / Al) of aluminum atoms to calcium atoms may be in the range of 0.3 to 5.0.

また、本発明による半導体装置において、前記エレクトライドの薄膜は、2.0×1017cm−3以上の電子密度を有しても良い。 In the semiconductor device according to the present invention, the electride thin film may have an electron density of 2.0 × 10 17 cm −3 or more.

また、本発明による半導体装置において、前記エレクトライドの薄膜の厚さは、100nm以下であっても良い。   In the semiconductor device according to the present invention, the thickness of the electride thin film may be 100 nm or less.

また、本発明による半導体装置において、前記半導体層は、酸化物半導体または有機半導体を含んでも良い。   In the semiconductor device according to the present invention, the semiconductor layer may include an oxide semiconductor or an organic semiconductor.

また、本発明による半導体装置において、前記半導体層は、前記ソース電極と前記ゲート電極の間に配置され、または
前記半導体層は、前記ソース電極よりも前記ゲート電極から遠い側に配置されても良い。
In the semiconductor device according to the present invention, the semiconductor layer may be disposed between the source electrode and the gate electrode, or the semiconductor layer may be disposed on a side farther from the gate electrode than the source electrode. .

さらに、本発明では、ソース電極、ドレイン電極、ゲート電極および半導体層を有する半導体装置の製造方法であって、
(1)前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を形成するステップ
を有することを特徴とする半導体装置の製造方法が提供される。
Furthermore, in the present invention, a method of manufacturing a semiconductor device having a source electrode, a drain electrode, a gate electrode, and a semiconductor layer,
(1) forming a thin film of an amorphous oxide electride containing calcium atoms and aluminum atoms between one or both of the source electrode and the drain electrode and the semiconductor layer; A method of manufacturing a semiconductor device is provided.

ここで、本発明による製造方法は、さらに、
(a)基板上に半導体層を形成するステップと、
(b)ソース電極およびドレイン電極を形成するステップと、
(c)ゲート電極を形成するステップと、
を有し、
前記(1)のステップは、前記(a)のステップと前記(b)のステップの間に、実施されても良い。
Here, the manufacturing method according to the present invention further includes:
(A) forming a semiconductor layer on the substrate;
(B) forming a source electrode and a drain electrode;
(C) forming a gate electrode;
Have
The step (1) may be performed between the step (a) and the step (b).

また、本発明による製造方法は、さらに、
(a)基板上にソース電極およびドレイン電極を形成するステップと、
(b)半導体層を形成するステップと、
(c)ゲート電極を形成するステップと、
を有し、
前記(1)のステップは、前記(a)のステップと前記(b)のステップの間に、実施されても良い。
The manufacturing method according to the present invention further includes:
(A) forming a source electrode and a drain electrode on a substrate;
(B) forming a semiconductor layer;
(C) forming a gate electrode;
Have
The step (1) may be performed between the step (a) and the step (b).

また、本発明による製造方法は、さらに、
(a)基板上にゲート電極を形成するステップと、
(b)半導体層を形成するステップと、
(c)ソース電極およびドレイン電極を形成するステップと、
を有し、
前記(1)のステップは、前記(b)のステップと前記(c)のステップの間に、実施されても良い。
The manufacturing method according to the present invention further includes:
(A) forming a gate electrode on the substrate;
(B) forming a semiconductor layer;
(C) forming a source electrode and a drain electrode;
Have
The step (1) may be performed between the step (b) and the step (c).

また、本発明による製造方法は、さらに、
(a)基板上にゲート電極を形成するステップと、
(b)ソース電極およびドレイン電極を形成するステップと、
(c)半導体層を形成するステップと、
を有し、
前記(1)のステップは、前記(b)のステップと前記(c)のステップの間に、実施されても良い。
The manufacturing method according to the present invention further includes:
(A) forming a gate electrode on the substrate;
(B) forming a source electrode and a drain electrode;
(C) forming a semiconductor layer;
Have
The step (1) may be performed between the step (b) and the step (c).

また、本発明による製造方法では、前記エレクトライドの薄膜において、アルミニウム原子とカルシウム原子のモル比(Ca/Al)は、0.3〜5.0の範囲であっても良い。   In the production method according to the present invention, the molar ratio (Ca / Al) of aluminum atoms to calcium atoms in the electride thin film may be in the range of 0.3 to 5.0.

また、本発明による製造方法において、前記エレクトライドの薄膜は、2.0×1017cm−3以上の電子密度を有しても良い。 In the manufacturing method according to the present invention, the electride thin film may have an electron density of 2.0 × 10 17 cm −3 or more.

また、本発明による製造方法において、前記エレクトライドの薄膜の厚さは、100nm以下であっても良い。   In the manufacturing method according to the present invention, the thickness of the electride thin film may be 100 nm or less.

また、本発明による製造方法において、前記半導体層は、酸化物半導体または有機半導体を含んでも良い。   In the manufacturing method according to the present invention, the semiconductor layer may include an oxide semiconductor or an organic semiconductor.

なお、本願において、「カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライド」を、単に「非晶質酸化物のエレクトライド」とも称し、「カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜」を単に「エレクトライドの薄膜」とも称する。   In this application, “amorphous oxide electride containing calcium atom and aluminum atom” is also simply referred to as “amorphous oxide electride”, and “amorphous oxidation containing calcium atom and aluminum atom”. The “electride thin film” is also simply referred to as “electride thin film”.

本発明では、従来に比べて、高性能化および高機能化が図られた半導体装置を提供することができる。また、本発明では、そのような半導体装置を製造する方法を提供することができる。   According to the present invention, it is possible to provide a semiconductor device with higher performance and higher functionality than in the past. The present invention can also provide a method for manufacturing such a semiconductor device.

従来の半導体装置の構成を概略的に示した断面図である。It is sectional drawing which showed the structure of the conventional semiconductor device roughly. 非晶質酸化物のエレクトライドの概念的な構造を示した模式図である。It is the schematic diagram which showed the conceptual structure of the electride of an amorphous oxide. 本発明の一実施例による半導体装置の構成を概略的に示した断面図である。1 is a cross-sectional view schematically showing a configuration of a semiconductor device according to an embodiment of the present invention. トップゲート構造−ボトムコンタクト方式で構成された本発明による半導体装置の一例を模式的に示した断面図である。It is sectional drawing which showed typically an example of the semiconductor device by this invention comprised by the top gate structure-bottom contact system. ボトムゲート構造−トップコンタクト方式で構成された本発明による半導体装置の一例を模式的に示した断面図である。It is sectional drawing which showed typically an example of the semiconductor device by this invention comprised by the bottom gate structure-top contact system. ボトムゲート構造−ボトムコンタクト方式で構成された本発明による半導体装置の一例を模式的に示した断面図である。It is sectional drawing which showed typically an example of the semiconductor device by this invention comprised by the bottom gate structure-bottom contact system. 本発明の一実施例による半導体装置を製造する際のフローの一例を模式的に示した図である。It is the figure which showed typically an example of the flow at the time of manufacturing the semiconductor device by one Example of this invention.

以下、図面を参照して、本発明の一実施形態について詳しく説明する。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

まず、本発明の特徴をより良く理解するため、図1を参照して、従来の半導体装置の構成について簡単に説明する。   First, in order to better understand the features of the present invention, the configuration of a conventional semiconductor device will be briefly described with reference to FIG.

図1には、従来の半導体装置の概略的な断面を示す。   FIG. 1 shows a schematic cross section of a conventional semiconductor device.

図1に示すように、従来の半導体装置1は、基板10と、半導体層5と、ソース電極20と、ドレイン電極22と、ゲート電極24とを有する。   As shown in FIG. 1, the conventional semiconductor device 1 includes a substrate 10, a semiconductor layer 5, a source electrode 20, a drain electrode 22, and a gate electrode 24.

半導体層5は、基板10の上部に配置され、ソース電極20およびドレイン電極22は、半導体層5の上部に配置される。ソース電極20およびドレイン電極22の上部には、ゲート絶縁層30を介して、ゲート電極24が配置される。通常、半導体層5としては、酸化物半導体からなる層、または有機化合物半導体からなる層等が使用される。   The semiconductor layer 5 is disposed on the substrate 10, and the source electrode 20 and the drain electrode 22 are disposed on the semiconductor layer 5. A gate electrode 24 is disposed on the source electrode 20 and the drain electrode 22 with a gate insulating layer 30 interposed therebetween. Usually, as the semiconductor layer 5, a layer made of an oxide semiconductor, a layer made of an organic compound semiconductor, or the like is used.

このような半導体装置1は、例えば、液晶パネルや電子ペーパーなどのような電気光学装置、および発光表示装置等に利用することができる。   Such a semiconductor device 1 can be used for, for example, an electro-optical device such as a liquid crystal panel or electronic paper, a light-emitting display device, and the like.

ここで、従来の半導体装置1においては、さらなる高性能化および高機能化のため、ソース電極20と半導体層5の界面、およびドレイン電極11と半導体層5の界面における接触抵抗の低減が求められている。この界面での接触抵抗が大きくなると、半導体装置1の動作特性が低下するためである。   Here, in the conventional semiconductor device 1, reduction of contact resistance at the interface between the source electrode 20 and the semiconductor layer 5 and at the interface between the drain electrode 11 and the semiconductor layer 5 is required for higher performance and higher functionality. ing. This is because if the contact resistance at this interface increases, the operating characteristics of the semiconductor device 1 deteriorate.

一般に、半導体層5がN型半導体の場合、金属製のソース電極20/ドレイン電極22と、半導体層5の界面での接触抵抗を抑制する際には、オーミック接合を利用することが効果的である。オーミック接合とは、半導体層側に空間電荷層が形成されないようにして、金属と半導体を接合させた状態を意味し、この場合、金属/半導体界面に、整流性は生じなくなる(すなわち、電子は両方向に流れる)。   In general, when the semiconductor layer 5 is an N-type semiconductor, it is effective to use an ohmic junction when suppressing contact resistance at the interface between the metal source electrode 20 / drain electrode 22 and the semiconductor layer 5. is there. The ohmic junction means a state in which a metal and a semiconductor are bonded so that a space charge layer is not formed on the semiconductor layer side, and in this case, no rectification occurs at the metal / semiconductor interface (that is, electrons are not Flows in both directions).

しかしながら、金属製のソース電極20/ドレイン電極22と半導体層5との界面に、そのようなオーミック接合を発現させるためには、ソース電極20/ドレイン電極22の仕事関数を、半導体層5の仕事関数よりも小さくする必要がある。しかしながら、通常、そのような仕事関数を有する金属材料は、あまり多くはない。また、仕事関数の低い金属は活性であり反応性が高く、他の成分と容易に反応層を形成するため、低仕事関数の金属と半導体層とを直接接合させることが難しかった。このため、このような対応では、ソース電極20/ドレイン電極22の材質が大きく制限されてしまうという問題が生じる。   However, in order to develop such an ohmic junction at the interface between the metal source electrode 20 / drain electrode 22 and the semiconductor layer 5, the work function of the source electrode 20 / drain electrode 22 is set to the work function of the semiconductor layer 5. It needs to be smaller than the function. However, there are usually not many metal materials having such a work function. In addition, a metal having a low work function is active and highly reactive, and a reaction layer is easily formed with other components. Therefore, it is difficult to directly bond a metal having a low work function and a semiconductor layer. For this reason, such a problem causes a problem that the material of the source electrode 20 / drain electrode 22 is largely limited.

一方、金属製のソース電極20/ドレイン電極22の仕事関数が、半導体層5よりも大きい場合には、金属/半導体の界面に、ショットキー障壁が形成される。この場合、半導体側に生じる空間電荷層をできるだけ薄くして、トンネル効果によって接触抵抗を抑制することが考えられる。しかしながら、空間電荷層を薄くするためには、半導体層内のキャリア密度を著しく高める必要がある。従って、この方法も、現実的な対応策にはならない場合がある。   On the other hand, when the work function of the metal source electrode 20 / drain electrode 22 is larger than that of the semiconductor layer 5, a Schottky barrier is formed at the metal / semiconductor interface. In this case, it can be considered that the space charge layer generated on the semiconductor side is made as thin as possible and the contact resistance is suppressed by the tunnel effect. However, in order to make the space charge layer thin, it is necessary to remarkably increase the carrier density in the semiconductor layer. Therefore, this method may not be a realistic countermeasure.

これに対して、本発明では、ソース電極、ドレイン電極、ゲート電極および半導体層を有する半導体装置であって、
前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を有することを特徴とする半導体装置が提供される。
In contrast, in the present invention, a semiconductor device having a source electrode, a drain electrode, a gate electrode, and a semiconductor layer,
Provided is a semiconductor device comprising an amorphous oxide electride thin film containing calcium atoms and aluminum atoms between one or both of the source electrode and the drain electrode and the semiconductor layer. .

本発明による半導体装置は、前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜が配置されるという特徴を有する。   The semiconductor device according to the present invention is characterized in that a thin film of an amorphous oxide electride containing calcium atoms and aluminum atoms is disposed between one or both of the source electrode and the drain electrode and the semiconductor layer. Have

ここで、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜は、半導体的な電気的特性を示し、仕事関数が比較的低いという特徴を有する。例えば、この薄膜の仕事関数は、2.4eV〜4.5eVの範囲(例えば2.8eV〜3.2eV)である。また、この薄膜は、電子密度が高いという特徴を有する。薄膜の電子密度は、例えば、2.0×1017cm−3〜2.3×1021cm−3の範囲である。 Here, the amorphous oxide electride thin film containing calcium atoms and aluminum atoms has semiconducting electrical characteristics and a relatively low work function. For example, the work function of this thin film is in the range of 2.4 eV to 4.5 eV (eg, 2.8 eV to 3.2 eV). Further, this thin film has a feature of high electron density. The electron density of the thin film is, for example, in the range of 2.0 × 10 17 cm −3 to 2.3 × 10 21 cm −3 .

本発明による半導体装置では、このような薄膜の存在により、前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間における接触抵抗を、有意に低下させることができる。このため、本発明では、従来に比べて高い動作特性を有する半導体装置を提供することができる。   In the semiconductor device according to the present invention, the presence of such a thin film can significantly reduce the contact resistance between one or both of the source electrode and the drain electrode and the semiconductor layer. Therefore, the present invention can provide a semiconductor device having higher operating characteristics than conventional ones.

本発明は、半導体層がN型半導体の場合に、より効果を奏する。特に、半導体層の仕事関数よりソース電極の仕事関数およびドレイン電極の仕事関数が大きい場合に効果を奏する。   The present invention is more effective when the semiconductor layer is an N-type semiconductor. This is particularly effective when the work function of the source electrode and the work function of the drain electrode are larger than the work function of the semiconductor layer.

上述の通り、N型半導体の場合は半導体層よりもソース電極およびドレイン電極の仕事関数を低くすることでオーミック接合を発現させることができる。しかし、仕事関数の低い金属は活性であり反応性が高く、他の成分と容易に反応層を形成するため、オーミック接合を発現させることが難しかった。本発明に係るエレクトライドの薄膜は、低い仕事関数を有しているにも関わらず、高い化学的耐久性を有しており、さらに高いキャリア密度(電子密度)を有している。そのため、半導体層(N型半導体)とエレクトライドの薄膜との間にオーミック接合を発現させることができ、ソース電極およびドレイン電極(金属)との間にトンネル効果を発現させることができる。その結果、ソース電極およびドレイン電極の片方または双方と半導体層との間における接触抵抗を有意に低下させることができ、従来に比べて高性能な半導体装置を提供することができる。   As described above, in the case of an N-type semiconductor, an ohmic junction can be expressed by lowering the work functions of the source electrode and the drain electrode than the semiconductor layer. However, a metal having a low work function is active and highly reactive, and easily forms a reaction layer with other components, so that it is difficult to develop an ohmic junction. Although the electride thin film according to the present invention has a low work function, it has a high chemical durability and a higher carrier density (electron density). Therefore, an ohmic junction can be developed between the semiconductor layer (N-type semiconductor) and the electride thin film, and a tunnel effect can be developed between the source electrode and the drain electrode (metal). As a result, the contact resistance between one or both of the source electrode and the drain electrode and the semiconductor layer can be significantly reduced, and a high-performance semiconductor device can be provided as compared with the related art.

エレクトライドの薄膜の仕事関数は、半導体層の仕事関数よりも小さいことが好ましい。半導体層の仕事関数とエレクトライドの薄膜の仕事関数の差は、0超〜3.0eVが好ましく、0.1〜2.5eVがより好ましく、0.5〜2.0eVがさらに好ましい。このような仕事関数の差を有することで、容易にオーミック接合を発現させることができ、接触抵抗を有意に低減させることができる。   The work function of the electride thin film is preferably smaller than the work function of the semiconductor layer. The difference between the work function of the semiconductor layer and the work function of the electride thin film is preferably greater than 0 to 3.0 eV, more preferably 0.1 to 2.5 eV, and even more preferably 0.5 to 2.0 eV. By having such a work function difference, an ohmic junction can be easily developed, and the contact resistance can be significantly reduced.

また、本発明は、半導体層が酸化物半導体の場合により効果を奏し、N型の酸化物半導体の場合に特に効果を奏する。例えば、半導体層として、酸化物半導体の一例であるIGZO(In−Ga−Zn−O)からなる層を適用する。IGZOからなる層の仕事関数は、4.3eV〜4.5eVである。ソース電極およびドレイン電極としてアルミニウム(Al)を適用するとき、Alからなるソース電極およびドレイン電極の仕事関数は4.1eVである。この場合、ソース電極およびドレイン電極の片方または双方と半導体層とを直接接合させると、反応層を生じオーミック接合は発現させにくい。これに対して、本発明では、ソース電極およびドレイン電極の片方または双方と半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜が配置される。このエレクトライドの薄膜の仕事関数は、2.4eV〜4.5eVの範囲であり、例えば2.8eV〜3.2eVの範囲とすることができ、IGZOからなる層の仕事関数と比較して充分低くすることができる。しかも、このエレクトライドの薄膜は化学的に安定なため反応層を形成しにくい。また、ソース電極およびドレイン電極(金属)とエレクトライドの薄膜の界面においては、エレクトライドの薄膜の電子密度が高いため、トンネル効果により接触抵抗が低下される。このため、オーミック接合を発現させることが容易となり、ソース電極およびドレイン電極の片方または双方と半導体層との間の接触抵抗を低下させることができる。その結果、従来より高性能な半導体装置を提供することができる。   The present invention is more effective when the semiconductor layer is an oxide semiconductor, and particularly effective when the semiconductor layer is an N-type oxide semiconductor. For example, a layer made of IGZO (In—Ga—Zn—O) which is an example of an oxide semiconductor is used as the semiconductor layer. The work function of the layer made of IGZO is 4.3 eV to 4.5 eV. When aluminum (Al) is applied as the source and drain electrodes, the work function of the source and drain electrodes made of Al is 4.1 eV. In this case, when one or both of the source electrode and the drain electrode and the semiconductor layer are directly bonded, a reaction layer is generated and the ohmic junction is hardly developed. In contrast, in the present invention, an amorphous oxide electride thin film containing calcium atoms and aluminum atoms is disposed between one or both of the source electrode and the drain electrode and the semiconductor layer. The work function of this electride thin film is in the range of 2.4 eV to 4.5 eV, for example, can be in the range of 2.8 eV to 3.2 eV, which is sufficient compared to the work function of the layer made of IGZO. Can be lowered. Moreover, since this electride thin film is chemically stable, it is difficult to form a reaction layer. In addition, at the interface between the source electrode and drain electrode (metal) and the thin film of electride, the electron resistance of the thin film of electride is high, so that the contact resistance is reduced by the tunnel effect. For this reason, it becomes easy to develop an ohmic junction, and the contact resistance between one or both of the source electrode and the drain electrode and the semiconductor layer can be reduced. As a result, a semiconductor device with higher performance than before can be provided.

また、本発明は、半導体層が有機物半導体の場合により効果を奏し、半導体層をN型の有機半導体として用いる場合に特に効果を奏する。有機半導体からなる層はキャリア密度が1010cm−1〜1017cm−1未満と一般的に低く、金属製のソース電極およびドレイン電極と接触抵抗が発生しやすい。有機半導体からなる層においてキャリアタイプは、有機半導体からなる層のHOMO、LUMOと、ソース電極およびドレイン電極の仕事関数の相対関係に影響をうけることが知られ、有機半導体からなる層のHOMOとソース電極およびドレイン電極の仕事関数の差、もしくは有機半導体からなる層のLUMOとソース電極およびドレイン電極の仕事関数の差において、前者が後者より小さい場合はP型、前者が後者より大きい場合はN型となる傾向がある。エレクトライドの薄膜は、低い仕事関数を有するため、有機半導体からなる層に電子を注入することができる。すなわち、有機半導体からなる層をN型として用いることができる。 The present invention is more effective when the semiconductor layer is an organic semiconductor, and is particularly effective when the semiconductor layer is used as an N-type organic semiconductor. A layer made of an organic semiconductor generally has a carrier density as low as 10 10 cm −1 to less than 10 17 cm −1 and is likely to generate contact resistance with a metal source electrode and drain electrode. In the layer made of organic semiconductor, the carrier type is known to be affected by the relative relationship between the HOMO and LUMO of the layer made of organic semiconductor and the work function of the source electrode and the drain electrode. In the difference in work function between the electrode and the drain electrode, or in the difference between the LUMO of the organic semiconductor layer and the work function between the source electrode and the drain electrode, the P type is used when the former is smaller than the latter, and the N type when the former is larger than the latter. Tend to be. Since the electride thin film has a low work function, electrons can be injected into the layer made of an organic semiconductor. That is, a layer made of an organic semiconductor can be used as an N type.

例えば、半導体層として、有機物半導体の一例であるC60フラーレンからなる層を適用する。C60フラーレンの仕事関数は、4.6eVである。ソース電極およびドレイン電極として金(Au)を適用するとき、Auからなるソース電極およびドレイン電極の仕事関数は5.0eVである。この場合、ソース電極およびドレイン電極の双方または片方と半導体層とを直接接合させると、ソース電極およびドレイン電極の仕事関数が大きいため、オーミック接合は発現させにくい。これに対して、本発明では、ソース電極およびドレイン電極の片方または双方と半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜が配置される。このエレクトライドの薄膜の仕事関数は、2.4eV〜4.5eVの範囲であり、例えば2.8eV〜3.2eVの範囲とすることができ、C60フラーレンからなる層の仕事関数と比較して充分低くすることができる。しかも、このエレクトライドの薄膜は化学的に安定なため反応層を形成しにくい。また、ソース電極およびドレイン電極(金属)とエレクトライドの薄膜の界面においては、エレクトライドの薄膜の電子密度が高いため、トンネル効果により接触抵抗が低下される。このため、オーミック接合を発現させることが容易となり、ソース電極およびドレイン電極の片方または双方と半導体層との間の接触抵抗を低下させることができる。その結果、従来より高性能な半導体装置を提供することができる。   For example, a layer made of C60 fullerene, which is an example of an organic semiconductor, is used as the semiconductor layer. The work function of C60 fullerene is 4.6 eV. When gold (Au) is applied as the source and drain electrodes, the work function of the source and drain electrodes made of Au is 5.0 eV. In this case, when the semiconductor layer is directly bonded to both or one of the source electrode and the drain electrode, the work function of the source electrode and the drain electrode is large, so that an ohmic junction is hardly exhibited. In contrast, in the present invention, an amorphous oxide electride thin film containing calcium atoms and aluminum atoms is disposed between one or both of the source electrode and the drain electrode and the semiconductor layer. The work function of this electride thin film is in the range of 2.4 eV to 4.5 eV, for example, in the range of 2.8 eV to 3.2 eV, compared with the work function of the layer made of C60 fullerene. It can be made sufficiently low. Moreover, since this electride thin film is chemically stable, it is difficult to form a reaction layer. In addition, at the interface between the source electrode and drain electrode (metal) and the thin film of electride, the electron resistance of the thin film of electride is high, so that the contact resistance is reduced by the tunnel effect. For this reason, it becomes easy to develop an ohmic junction, and the contact resistance between one or both of the source electrode and the drain electrode and the semiconductor layer can be reduced. As a result, a semiconductor device with higher performance than before can be provided.

また、エレクトライドの薄膜における電子親和力と仕事関数の差をΔFとし、半導体層における電子親和力と仕事関数の差をΔBとした場合に、ΔFとΔBとの差が0に近いことが好ましい。例えば、ΔFとΔBとの差の絶対値は0.5以下が好ましく、0.3以下がより好ましく、0がさらに好ましい。ΔFとΔBとの差の絶対値を極力小さくすることで、半導体層とエレクトライドの薄膜を接合したときに、それぞれの伝導帯の底のエネルギー準位が揃うため、半導体層とエレクトライドの薄膜との間の接触抵抗を低くすることが可能となる。半導体層として、酸化物半導体の一例であるIGZOからなる層を適用する例を説明する。エレクトライドの薄膜は、電子親和力が2.5eVであり、仕事関数が3.0eVである場合は、ΔFは0.5eVである。IGZOからなる層は、電子親和力が4.2eVであり、仕事関数が4.3eV〜4.5eVである場合は、ΔBは0.1eV〜0.3eVである。ΔFとΔBとの差は0.4以下となり、非常に低い接触抵抗とすることができる。半導体層とエレクトライドの薄膜との間の接触抵抗を低下させることで、ソース電極およびドレイン電極の片方または双方と半導体層との間の接触抵抗を低下させることができる。その結果、従来より高性能な半導体装置を提供することができる。   Further, when the difference between the electron affinity and work function in the thin film of electride is ΔF, and the difference between the electron affinity and work function in the semiconductor layer is ΔB, the difference between ΔF and ΔB is preferably close to zero. For example, the absolute value of the difference between ΔF and ΔB is preferably 0.5 or less, more preferably 0.3 or less, and even more preferably 0. By reducing the absolute value of the difference between ΔF and ΔB as much as possible, when the semiconductor layer and the electride thin film are joined, the energy levels at the bottoms of the respective conduction bands are aligned, so the semiconductor layer and the electride thin film The contact resistance between the two can be reduced. An example in which a layer made of IGZO, which is an example of an oxide semiconductor, is applied as the semiconductor layer will be described. When the electride thin film has an electron affinity of 2.5 eV and a work function of 3.0 eV, ΔF is 0.5 eV. When the layer made of IGZO has an electron affinity of 4.2 eV and a work function of 4.3 eV to 4.5 eV, ΔB is 0.1 eV to 0.3 eV. The difference between ΔF and ΔB is 0.4 or less, and a very low contact resistance can be achieved. By reducing the contact resistance between the semiconductor layer and the thin film of electride, the contact resistance between one or both of the source electrode and the drain electrode and the semiconductor layer can be reduced. As a result, a semiconductor device with higher performance than before can be provided.

エレクトライドの薄膜は、高いイオン化ポテンシャルを有してよい。このエレクトライドの薄膜のイオン化ポテンシャルは7.0eV〜9.0eVであっても良く、7.5eV〜8.5eVであっても良い。   The thin film of electride may have a high ionization potential. The ionization potential of the electride thin film may be 7.0 eV to 9.0 eV, or 7.5 eV to 8.5 eV.

また、半導体層が有機半導体の場合は、エレクトライドの薄膜のイオン化ポテンシャルが、有機半導体からなる層のイオン化ポテンシャルよりも大きいことが好ましい。エレクトライドの薄膜と有機半導体からなる層のイオン化ポテンシャルの差は、1.1eV〜3.5eVであっても良く、1.3eV〜3.3eVであっても良く、1.6eV〜3.0eVであっても良い。   When the semiconductor layer is an organic semiconductor, the ionization potential of the thin film of electride is preferably larger than the ionization potential of the layer made of the organic semiconductor. The difference in ionization potential between the electride thin film and the organic semiconductor layer may be 1.1 eV to 3.5 eV, 1.3 eV to 3.3 eV, or 1.6 eV to 3.0 eV. It may be.

さらに、エレクトライドの薄膜のイオン化ポテンシャルと仕事関数の差が、有機半導体からなる層のイオン化ポテンシャルと仕事関数の差よりも大きいことが、より好ましい。例えば、エレクトライドの薄膜のイオン化ポテンシャル(IP)と仕事関数(WF)の差(IP−WF)を、ΔEとする。有機半導体からなる層のイオン化ポテンシャル(IP)と仕事関数(WF)の差を、ΔAとする。この両者の差(ΔE−ΔA)は、1.3eV〜5.8eVが好ましく、2.0eV〜5.0eVがより好ましく、2.5eV〜4.5eVが特に好ましい。   Further, it is more preferable that the difference between the ionization potential of the electride thin film and the work function is larger than the difference between the ionization potential and the work function of the layer made of the organic semiconductor. For example, ΔE is the difference (IP−WF) between the ionization potential (IP) and work function (WF) of the electride thin film. A difference between an ionization potential (IP) and a work function (WF) of a layer made of an organic semiconductor is represented by ΔA. The difference (ΔE−ΔA) between the two is preferably 1.3 eV to 5.8 eV, more preferably 2.0 eV to 5.0 eV, and particularly preferably 2.5 eV to 4.5 eV.

例えば、本発明の半導体装置が薄膜電界効果型トランジスタの場合、トランジスタのオフ時(ゲート電圧が0、またはゲート電圧として負の電圧が印加される場合)にソース電極へホールが伝導し、オフ電流(リーク電流)が生じる場合がある。特に、半導体層として有機半導体を適用した場合、オフ電流の問題が生じやすい。オフ電流の発生は、消費電力の増加などを引き起こすおそれがある。   For example, when the semiconductor device of the present invention is a thin film field effect transistor, holes are conducted to the source electrode when the transistor is turned off (when the gate voltage is 0 or a negative voltage is applied as the gate voltage), and the off current (Leakage current) may occur. In particular, when an organic semiconductor is applied as the semiconductor layer, an off-current problem is likely to occur. The occurrence of off-current may cause an increase in power consumption.

しかし、上述のようにエレクトライドの薄膜が高いイオン化ポテンシャルを有し、さらに有機半導体からなる層に対してイオン化ポテンシャルが充分に大きく、特に有機半導体からなる層に対してイオン化ポテンシャルと仕事関数の差が充分に大きいと、優れたホールブロック効果が得られる。これは、上述のエレクトライドの薄膜のイオン化ポテンシャルの差(ΔE)と、有機半導体からなる層のイオン化ポテンシャルと仕事関数の差(ΔA)と、の差(ΔE−ΔA)が、ホール伝導におけるエネルギー障壁となるからである。充分高いエネルギー障壁を有することで、ホール伝導をブロックでき、オフ電流を抑制することが可能となる。   However, as described above, the electride thin film has a high ionization potential, and the ionization potential is sufficiently large for a layer made of an organic semiconductor, and in particular, the difference between the ionization potential and the work function for a layer made of an organic semiconductor. When is sufficiently large, an excellent hole blocking effect can be obtained. This is because the difference (ΔE−ΔA) between the ionization potential of the thin film of electride (ΔE) and the difference between the ionization potential of the organic semiconductor layer and the work function (ΔA) is the energy in hole conduction. It becomes a barrier. By having a sufficiently high energy barrier, hole conduction can be blocked and off current can be suppressed.

(用語の定義について)
ここで、本発明による半導体装置に含まれる、「カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜」に関連する用語について説明しておく。
(Term definition)
Here, terms relating to "a thin film of an amorphous oxide electride containing calcium atoms and aluminum atoms" included in the semiconductor device according to the present invention will be described.

(非晶質酸化物のエレクトライド)
本願において、「カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライド」、すなわち「非晶質酸化物のエレクトライド」は、カルシウム原子、アルミニウム原子および酸素原子から構成される非晶質を溶媒とし、電子を溶質とする溶媒和からなる非晶質固体物質を意味する。非晶質酸化物中の電子は、陰イオンとして働く。電子はバイポーラロンとして存在しても良い。
(Amorphous oxide electride)
In this application, “an electride of an amorphous oxide containing calcium atoms and aluminum atoms”, that is, “an electride of an amorphous oxide” refers to an amorphous composed of calcium atoms, aluminum atoms, and oxygen atoms. It means an amorphous solid substance composed of a solvate having a solvent and electrons as a solute. Electrons in the amorphous oxide act as anions. The electrons may exist as bipolarons.

図2には、非晶質酸化物のエレクトライドの構造を概念的に示す。   FIG. 2 conceptually shows the structure of the amorphous oxide electride.

図2に示すように、非晶質酸化物のエレクトライド70は、カルシウム原子、アルミニウム原子および酸素原子から構成される非晶質からなる溶媒72中に、バイポーラロン74と呼ばれる特徴的な部分構造が分散された状態で存在する。バイポーラロン74は、2つのケージ76が隣接し、さらにそれぞれのケージ76に、電子(溶質)78が包摂されて構成されている。ただし、非晶質酸化物の状態は上記に限られず、ひとつのケージ76に2つの電子(溶質)78が包接されてもよい。また、これらのケージが複数凝集した状態でもよく、凝集したケージは微結晶とみなすこともできるため、非晶質中に微結晶が含まれた状態も本発明において非晶質とみなす。   As shown in FIG. 2, the amorphous oxide electride 70 has a characteristic partial structure called a bipolaron 74 in an amorphous solvent 72 composed of calcium atoms, aluminum atoms and oxygen atoms. Exist in a distributed state. The bipolarron 74 is configured such that two cages 76 are adjacent to each other, and each cage 76 includes an electron (solute) 78. However, the state of the amorphous oxide is not limited to the above, and two electrons (solutes) 78 may be included in one cage 76. Further, a plurality of these cages may be aggregated, and the aggregated cage can be regarded as a microcrystal. Therefore, a state in which the microcrystal is included in the amorphous is also regarded as amorphous in the present invention.

本発明において、非晶質酸化物のエレクトライドは、バイポーラロンのケージ構造が保持される範囲で、カルシウム原子、アルミニウム原子、酸素原子のほかに、Sr、Mg、Ba、Si、Ge、Ga、In、およびBからなる群から選択される1以上の原子を含んでいても良い。また、Ti、V、Cr、Mn、Fe、Co、Ni、およびCuからなる群から選択される1以上の原子、Li、Na、およびKからなる群から選択される1以上の原子、またはCe、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、およびYbからなる群から選択される1以上の原子を含んでいても良い、
また、本発明において、非晶質酸化物のエレクトライドは、2つのケージに包接されている2つの電子が、他の陰イオンに置換された化合物であっても良い。他の陰イオンとしては、例えば、H、H 、H2−、O、O 、OH、F、Cl、およびS2−からなる群から選択される1以上の陰イオンが挙げられる。
In the present invention, the amorphous oxide electride is Sr, Mg, Ba, Si, Ge, Ga, in addition to calcium atom, aluminum atom, and oxygen atom within the range in which the cage structure of bipolaron is maintained. One or more atoms selected from the group consisting of In and B may be included. Also, one or more atoms selected from the group consisting of Ti, V, Cr, Mn, Fe, Co, Ni, and Cu, one or more atoms selected from the group consisting of Li, Na, and K, or Ce , Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and one or more atoms selected from the group consisting of Yb may be included.
In the present invention, the amorphous oxide electride may be a compound in which two electrons included in two cages are replaced with other anions. Other anions include, for example, one or more selected from the group consisting of H , H 2 , H 2− , O , O 2 , OH , F , Cl , and S 2− . Anions may be mentioned.

また、非晶質酸化物のエレクトライドは、半導体的な電気的特性を示し、低い仕事関数を有する。仕事関数は2.4eV〜4.5eVであっても良く、2.8eV〜3.2eVであることが好ましい。また、非晶質酸化物のエレクトライドは、高いイオン化ポテンシャルを有する。イオン化ポテンシャルは7.0eV〜9.0eVであっても良く、7.5eV〜8.5eVであっても良い。   In addition, the amorphous oxide electride exhibits semiconducting electrical characteristics and has a low work function. The work function may be 2.4 eV to 4.5 eV, and is preferably 2.8 eV to 3.2 eV. An amorphous oxide electride has a high ionization potential. The ionization potential may be 7.0 eV to 9.0 eV, or 7.5 eV to 8.5 eV.

(エレクトライドの薄膜)
バイポーラロンは、光子エネルギーが1.55eV〜3.10eVの可視光の範囲では光吸収がほとんどなく、4.6eV付近で光吸収を示す。従って、本発明によるエレクトライドの薄膜は、可視光において透明である。また、薄膜サンプルの光吸収特性を測定し、4.6eV付近の光吸収係数を測定することにより、薄膜サンプル中にバイポーラロンが存在するかどうか、すなわち薄膜サンプルが非晶質酸化物のエレクトライドを有するかどうかを確認することができる。
(Electride thin film)
Bipolaron has almost no light absorption in the visible light range where the photon energy is 1.55 eV to 3.10 eV, and shows light absorption in the vicinity of 4.6 eV. Therefore, the electride thin film according to the present invention is transparent in visible light. Further, by measuring the light absorption characteristics of the thin film sample and measuring the light absorption coefficient in the vicinity of 4.6 eV, whether or not bipolaron is present in the thin film sample, that is, the thin film sample is an amorphous oxide electride. Can be confirmed.

本発明では、エレクトライドの薄膜におけるアルミニウム原子とカルシウム原子のモル比(Ca/Al)は、0.3〜5.0の範囲が好ましい。0.3以上であると、高い電子密度を保持できる。また、5.0以下であると、薄膜の耐久性に優れる。0.5〜1.6の範囲がより好ましく、0.55〜1.00の範囲が特に好ましい。薄膜の組成分析は、XPS法、EPMA法またはEDX法等により行うことができる。膜厚が100nm以下の場合はXPS法、50nm以上の場合はEPMA法、3μm以上の場合はEDX法による分析が可能である。   In the present invention, the molar ratio (Ca / Al) of aluminum atoms to calcium atoms in the electride thin film is preferably in the range of 0.3 to 5.0. When it is 0.3 or more, a high electron density can be maintained. Moreover, it is excellent in the durability of a thin film as it is 5.0 or less. A range of 0.5 to 1.6 is more preferable, and a range of 0.55 to 1.00 is particularly preferable. The composition analysis of the thin film can be performed by XPS method, EPMA method, EDX method or the like. Analysis by the XPS method is possible when the film thickness is 100 nm or less, EPMA method when the film thickness is 50 nm or more, and EDX method when it is 3 μm or more.

本発明におけるエレクトライドの薄膜は、X線回折の測定をすると、ピークは観察されず、ハローのみが観察される。本発明では、エレクトライドの薄膜は、微結晶を含んでいても良い。薄膜内に微結晶が含有されているか否かは、例えば薄膜の断面TEM(透過型電子顕微鏡)写真などから判断される。結晶状態における組成は、12CaO・7Al、CaO・Al、3CaO・Al等で表わされる。 In the electride thin film of the present invention, when X-ray diffraction is measured, no peak is observed and only a halo is observed. In the present invention, the electride thin film may contain microcrystals. Whether or not microcrystals are contained in the thin film is determined from, for example, a cross-sectional TEM (transmission electron microscope) photograph of the thin film. The composition in the crystalline state is represented by 12CaO · 7Al 2 O 3 , CaO · Al 2 O 3 , 3CaO · Al 2 O 3 and the like.

本発明では、エレクトライドの薄膜において、前記4.6eVの位置での光吸収値は、100cm−1以上であっても良く、200cm−1以上であっても良く、1000cm−1以上であっても良く、5000cm−1以上であっても良く、8000cm−1以上であっても良く、10000cm−1以上であっても良い。エレクトライドの薄膜において、4.6eVの位置の吸収値は、50nm以上の厚さの薄膜、好ましくは100nm以上の厚さの薄膜を用いると、精度よく測定できる。 In the present invention, in the electride thin film, the light absorption value at the position of 4.6 eV may be 100 cm −1 or more, 200 cm −1 or more, or 1000 cm −1 or more. is good, may be at 5000 cm -1 or more may also be 8000 cm -1 or more, it may be 10000 cm -1 or higher. In the electride thin film, the absorption value at a position of 4.6 eV can be accurately measured by using a thin film having a thickness of 50 nm or more, preferably a thin film having a thickness of 100 nm or more.

本発明では、エレクトライドの薄膜は、電子密度が2.0×1017cm−3以上2.3×1021cm−3以下の範囲で電子を含むことが好ましい。電子密度は、1.0×1018cm−3以上がより好ましく、1×1019cm−3以上がさらに好ましく、1×1020cm−3以上が特に好ましい。 In the present invention, the electride thin film preferably contains electrons in an electron density range of 2.0 × 10 17 cm −3 or more and 2.3 × 10 21 cm −3 or less. The electron density is more preferably 1.0 × 10 18 cm −3 or more, further preferably 1 × 10 19 cm −3 or more, and particularly preferably 1 × 10 20 cm −3 or more.

なお、エレクトライドの薄膜の電子密度は、ヨウ素滴定法により測定することができる。ちなみに、エレクトライドの薄膜におけるバイポーラロンの密度は、測定された電子密度を1/2倍することにより算定することができる。   The electron density of the electride thin film can be measured by an iodometric titration method. Incidentally, the density of bipolarons in the electride thin film can be calculated by multiplying the measured electron density by 1/2.

このヨウ素滴定法は、5mol/lのヨウ素水溶液中にエレクトライドの薄膜のサンプルを浸漬し、塩酸を加えて溶解させた後、この溶液中に含まれる未反応ヨウ素の量を、チオ硫酸ナトリウムで滴定検出する方法である。この場合、サンプルの溶解により、ヨウ素水溶液中のヨウ素は、以下の反応によりイオン化する:

+e→2I (1)式

また、チオ硫酸ナトリウムでヨウ素水溶液を滴定した場合、

2Na+I→2NaI+Na (2)式

の反応により、未反応のヨウ素がヨウ化ナトリウムに変化する。最初の溶液中に存在するヨウ素量から、(2)式で滴定検出されたヨウ素量を差し引くことにより、(1)式の反応で消費されたヨウ素量が算定される。これにより、エレクトライドの薄膜のサンプル中の電子密度を測定することができる。ヨウ素滴定法は、エレクトライドの薄膜が結晶質または非晶質のいずれにおいても適用可能である。
In this iodine titration method, a sample of an electride thin film is immersed in a 5 mol / l iodine aqueous solution and dissolved by adding hydrochloric acid. This is a method for titration detection. In this case, due to dissolution of the sample, iodine in the aqueous iodine solution is ionized by the following reaction:

I 2 + e → 2I (1) Formula

When titrating an aqueous iodine solution with sodium thiosulfate,

2Na 2 S 2 O 3 + I 2 → 2NaI + Na 2 S 4 O 6 (2) Formula

By this reaction, unreacted iodine is changed to sodium iodide. By subtracting the amount of iodine detected by titration from equation (2) from the amount of iodine present in the initial solution, the amount of iodine consumed in the reaction of equation (1) is calculated. Thereby, the electron density in the sample of a thin film of electride can be measured. The iodine titration method can be applied regardless of whether the electride thin film is crystalline or amorphous.

本発明では、エレクトライドの薄膜の膜厚は、これに限られるものではないが、例えば、100nm以下であっても良く、10nm以下が好ましく、5nm以下がより好ましい。0.5nm以上であっても良い。   In the present invention, the thickness of the electride thin film is not limited to this, but may be, for example, 100 nm or less, preferably 10 nm or less, and more preferably 5 nm or less. It may be 0.5 nm or more.

エレクトライドの薄膜は、ケージ中の電子のホッピング伝導により、導電性を有する。本発明によるエレクトライドの薄膜の室温での直流電気伝導率は、10−11S・cm−1〜10−1S・cm−1であっても良く、また、10−7S・cm−1〜10−3S・cm−1であっても良い。 The thin film of electride has conductivity due to hopping conduction of electrons in the cage. The direct current conductivity at room temperature of the electride thin film according to the present invention may be 10 −11 S · cm −1 to 10 −1 S · cm −1 , or 10 −7 S · cm −1. -10 <-3> S * cm <-1 > may be sufficient.

エレクトライドの薄膜は、バイポーラロン74のほかに、部分構造として、酸素欠損に電子が一つ捕獲された、Fセンターを有することがある。Fセンターは複数のCa2+イオンに1つの電子が取り囲まれて構成されており、ケージは有さない。Fセンターは3.3eVを中心として、1.55eV〜3.10eVの可視光の範囲で光吸収を有する。 In addition to the bipolaron 74, the electride thin film may have an F + center in which one electron is captured in an oxygen vacancy as a partial structure. The F + center is configured by a plurality of Ca 2+ ions surrounded by one electron and does not have a cage. The F + center has light absorption in the visible light range of 1.55 eV to 3.10 eV centered on 3.3 eV.

センターの濃度が5×1018cm−3未満であると、薄膜の透明性が高まるため、好ましい。Fセンターの濃度が、1×1018cm−3以下であるとより好ましく、1×1017cm−3以下であるとさらに好ましい。なお、Fセンターの濃度は、ESRにおける、g値1.998の信号強度により測定できる。 Since the transparency of a thin film increases that the density | concentration of F + center is less than 5 * 10 < 18 > cm < -3 >, it is preferable. The concentration of the F + center is more preferably 1 × 10 18 cm −3 or less, and further preferably 1 × 10 17 cm −3 or less. Note that the concentration of the F + center can be measured by a signal intensity having a g value of 1.998 in ESR.

エレクトライドの薄膜において、4.6eVの光子エネルギー位置における光吸収係数に対する、3.3eVの位置における光吸収係数の比は、0.35以下であっても良く、0.25以下がより好ましく、0.15以下がさらに好ましい。   In the electride thin film, the ratio of the light absorption coefficient at a position of 3.3 eV to the light absorption coefficient at a photon energy position of 4.6 eV may be 0.35 or less, more preferably 0.25 or less. 0.15 or less is more preferable.

エレクトライドの薄膜は、多結晶薄膜と比較して、結晶粒界を有さないため、平坦性に優れている。本発明によるエレクトライドの薄膜の表面の自乗平均面粗さ(RMS)は、0.1nm〜10nmであっても良く、また、0.2nm〜5nmであっても良い。RMSが2nm以下であると、素子の特性が向上するため、より好ましい。また、RMSが10nm以上であると素子の特性が低下するおそれがあるため、研磨工程などを追加する必要が生じる。上記のRMSは、たとえば、原子間力顕微鏡を用いて測定することができる。   Since the electride thin film does not have a crystal grain boundary as compared with the polycrystalline thin film, it is excellent in flatness. The root mean square roughness (RMS) of the surface of the electride thin film according to the present invention may be 0.1 nm to 10 nm, or may be 0.2 nm to 5 nm. It is more preferable that the RMS is 2 nm or less because the characteristics of the device are improved. Further, if the RMS is 10 nm or more, the characteristics of the element may be deteriorated, so that a polishing step or the like needs to be added. The RMS can be measured using, for example, an atomic force microscope.

エレクトライドの薄膜の組成は、12CaO・7Alの化学量論比と異なっていても良く、製造の際に用いたターゲットの組成比と異なっていても良い。 The composition of the electride thin film may be different from the stoichiometric ratio of 12CaO · 7Al 2 O 3 , or may be different from the composition ratio of the target used in the production.

(本発明の一実施例による半導体装置について)
次に、図3を参照して、本発明の一実施例による半導体装置について説明する。図3には、本発明の一実施例による半導体装置(第1の半導体装置)100の断面を模式的に示す。
(About a semiconductor device according to an embodiment of the present invention)
Next, a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. FIG. 3 schematically shows a cross section of a semiconductor device (first semiconductor device) 100 according to an embodiment of the present invention.

図3に示すように、第1の半導体装置100は、基板110と、半導体層105と、ソース電極120と、ドレイン電極122と、ゲート電極124とを有する。   As illustrated in FIG. 3, the first semiconductor device 100 includes a substrate 110, a semiconductor layer 105, a source electrode 120, a drain electrode 122, and a gate electrode 124.

半導体層105は、基板110の上部に配置され、ソース電極120およびドレイン電極122は、半導体層105の上部に配置される。ソース電極120およびドレイン電極122の上部には、ゲート絶縁層130を介して、ゲート電極124が配置される。   The semiconductor layer 105 is disposed on the substrate 110, and the source electrode 120 and the drain electrode 122 are disposed on the semiconductor layer 105. A gate electrode 124 is disposed on the source electrode 120 and the drain electrode 122 with a gate insulating layer 130 interposed therebetween.

ここで、第1の半導体装置100は、ソース電極120と半導体層105の間、および/またはドレイン電極122と半導体層105の間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜(エレクトライドの薄膜)150が配置されているという特徴を有する。   Here, the first semiconductor device 100 includes an amorphous oxide electride containing calcium atoms and aluminum atoms between the source electrode 120 and the semiconductor layer 105 and / or between the drain electrode 122 and the semiconductor layer 105. The thin film (electride thin film) 150 is arranged.

例えば、図3の例では、ソース電極120と半導体層105の間に、第1のエレクトライドの薄膜150aが配置され、ドレイン電極122と半導体層105の間に、第2のエレクトライドの薄膜150bが配置されている。   For example, in the example of FIG. 3, the first electride thin film 150 a is disposed between the source electrode 120 and the semiconductor layer 105, and the second electride thin film 150 b is disposed between the drain electrode 122 and the semiconductor layer 105. Is arranged.

前述のように、このようなエレクトライドの薄膜150a、150bは、仕事関数が小さく、電子密度が高いという特徴を有する。   As described above, the electride thin films 150a and 150b are characterized by a small work function and a high electron density.

従って、ソース電極120と半導体層105の間に、第1のエレクトライドの薄膜150aを配置した場合、ソース電極120と半導体層105の界面の接触抵抗を有意に抑制することができるという効果が得られる。同様に、ドレイン電極122と半導体層105の間に、第2のエレクトライドの薄膜150bを配置した場合、ドレイン電極122と半導体層105の界面の接触抵抗を有意に抑制することができる。   Therefore, when the first electride thin film 150 a is disposed between the source electrode 120 and the semiconductor layer 105, the contact resistance at the interface between the source electrode 120 and the semiconductor layer 105 can be significantly suppressed. It is done. Similarly, when the second electride thin film 150 b is disposed between the drain electrode 122 and the semiconductor layer 105, the contact resistance at the interface between the drain electrode 122 and the semiconductor layer 105 can be significantly suppressed.

従って、第1の半導体装置100は、従来に比べて有意に高い動作特性を発揮することができる。   Therefore, the first semiconductor device 100 can exhibit significantly higher operating characteristics than the conventional one.

(半導体装置100の構成部材について)
次に、半導体装置100を構成する各部材について、簡単に説明する。
(Constituent members of semiconductor device 100)
Next, each member constituting the semiconductor device 100 will be briefly described.

(基板110)
基板110の材質は、特に限られない。基板110は、例えば、ガラス基板、セラミック基板、プラスチック基板、および樹脂基板等の絶縁基板であっても良い。
(Substrate 110)
The material of the substrate 110 is not particularly limited. The substrate 110 may be an insulating substrate such as a glass substrate, a ceramic substrate, a plastic substrate, and a resin substrate.

あるいは、基板110は、半導体基板および金属基板であり、表面に絶縁層が形成されていても良い。   Or the board | substrate 110 is a semiconductor substrate and a metal substrate, and the insulating layer may be formed in the surface.

(半導体層105)
半導体層105の材質は、特に限られない。半導体層105は、例えば、酸化物半導体および有機半導体など、一般的な半導体材料で構成されても良い。
(Semiconductor layer 105)
The material of the semiconductor layer 105 is not particularly limited. The semiconductor layer 105 may be made of a general semiconductor material such as an oxide semiconductor and an organic semiconductor.

酸化物半導体としては、例えばIn、Ti、Nb、Sn、Zn、Gd、Cd、Zr、Y、La、およびTa等の遷移金属の酸化物や、SrTiO、CaTiO、ZnO・Rh、CuGaO、およびSrCu等の酸化物が挙げられる。 Examples of the oxide semiconductor include oxides of transition metals such as In, Ti, Nb, Sn, Zn, Gd, Cd, Zr, Y, La, and Ta, SrTiO 3 , CaTiO 3 , ZnO · Rh 2 O 3. , CuGaO 2 , and oxides such as SrCu 2 O 2 .

例えば、酸化物半導体は、In、Sn、Zn、Ga、およびCdのうちの少なくとも1種の酸化物を含んでも良い。酸化物半導体は、In、Sn、Zn、およびGaのうちの少なくとも1種の酸化物を含むことが好ましく、In、Ga、およびZnのうちの少なくとも1種を含む酸化物(例えばIn−O系)を含むことがより好ましい。   For example, the oxide semiconductor may include at least one oxide of In, Sn, Zn, Ga, and Cd. The oxide semiconductor preferably contains at least one oxide of In, Sn, Zn, and Ga, and includes an oxide containing at least one of In, Ga, and Zn (for example, an In—O-based oxide). ) Is more preferable.

例えば、酸化物半導体は、In、Ga、およびZnのうちの少なくとも2種、例えば全ての酸化物を含んでも良い。   For example, the oxide semiconductor may include at least two of In, Ga, and Zn, for example, all oxides.

そのような酸化物半導体の一例は、IGZO(In−Ga−Zn−O)、ITO(In−Sn−O)、ISZO(In−Si−Zn−O)、IGO(In−Ga−O)、ITZO(In−Sn−Zn−O)、IZO(In−Zn−O)、およびIHZO(In−Hf−Zn−O)等である。このような酸化物半導体で構成される膜は、非晶質であっても良く、結晶質であっても良く、非晶質と結晶質とを含む状態であっても良い。   Examples of such an oxide semiconductor include IGZO (In—Ga—Zn—O), ITO (In—Sn—O), ISZO (In—Si—Zn—O), IGO (In—Ga—O), ITZO (In—Sn—Zn—O), IZO (In—Zn—O), IHZO (In—Hf—Zn—O), and the like. A film formed using such an oxide semiconductor may be amorphous, crystalline, or in a state containing amorphous and crystalline.

一方、有機半導体としては、例えば、多環芳香族化合物、共役二重結合化合物、マクロ環化合物、金属フタロシアニン錯体、電荷移動錯体、縮合環テトラカルボン酸ジイミド類、オリゴチオフェン類、フラーレン類、カーボンナノチューブ、などが挙げられる。例えばポリピロール、ポリチオフェン、ポリ(3−アルキルチオフェン)、ポリチエニレンビニレン、ポリ(p−フェニレンビニレン)、ポリアニリン、ポリジアセチレン、ポリアズレン、ポリピレン、ポリカルバゾール、ポリセレノフェン、ポリフラン、ポリ(p−フェニレン)、ポリインドール、ポリビリダジン、ナフタセン、テトラセン、ペンタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、トリフェノジオキサジン、トリフェノジリアジン、ヘキサセン−6,15−キノン、ポリビニルカルバゾール、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリビニルピリジン、ナフタレンテトラカルボン酸ジイミド、アントラセンテトラカルボン酸ジイミド、C60、C70、C76、C78、C84、およびこれらの誘導体を用いることができる。また、これらの具体例としては、一般的にP型半導体とされるペンタセン、テトラセン、α−セキシチオフェン(6T)、銅フタロシアニン、ビス(1,2,5−チアジアゾロ)−p−キノビス(1,3−ジチオール)、ルブレン、ポリ(2,5−チエニレンビニレン)(略称:PTV)、ポリ(3−ヘキシルチオフェン−2,5−ジイル)(略称:P3HT)、(ポリ[(9,9−ジオクチルフルオレニル−2,7−ジイル)−co−ビチオフェン])(略称:F8T2)等がある。また、一般にN型半導体とされる7,7,8,8,−テトラシアノキノジメタン(略称:TCNQ)ペリレン−3,4,9,10−テトラカルボン酸二無水物(略称:PTCDA)、1,4,5,8−ナフタレンテトラカルボン酸二無水物(略称:NTCDA)、N,N'−ジオクチル−3,4,9,10−ペリレンテトラカルボン酸ジイミド(略称:PTCDI−C8H)、銅(II)1,2,3,4,8,9,10,11,15,16,17,18,22,23,24,25−フキサデカフルオロ−29H,31H−フタロシアニン(略称:F16CuPc)、3',4'−ジブチル−5,5''−ビス(ジシアノメチレン)−5,5''−ジヒドロ−2,2':5',2''−テルチオフェン)(略称: DCMT)等がある。なお、有機半導体においてP型やN型の特性は、その物質固有のものではなく、キャリアを注入する電極との関係や注入の際の電界の強度に依存する。   On the other hand, examples of organic semiconductors include polycyclic aromatic compounds, conjugated double bond compounds, macrocyclic compounds, metal phthalocyanine complexes, charge transfer complexes, condensed ring tetracarboxylic acid diimides, oligothiophenes, fullerenes, and carbon nanotubes. , Etc. For example, polypyrrole, polythiophene, poly (3-alkylthiophene), polythienylene vinylene, poly (p-phenylene vinylene), polyaniline, polydiacetylene, polyazulene, polypyrene, polycarbazole, polyselenophene, polyfuran, poly (p-phenylene) , Polyindole, polybilidazine, naphthacene, tetracene, pentacene, hexacene, heptacene, pyrene, chrysene, perylene, coronene, terylene, ovalene, quaterylene, triphenodioxazine, triphenodiliadine, hexacene-6,15-quinone, polyvinylcarbazole, polyphenylene Sulfide, polyvinylene sulfide, polyvinyl pyridine, naphthalene tetracarboxylic acid diimide, anthracene tetracarboxylic acid diimide, C6 , C70, C76, C78, C84, and can be used derivatives thereof. Specific examples thereof include pentacene, tetracene, α-sexithiophene (6T), copper phthalocyanine, bis (1,2,5-thiadiazolo) -p-quinobis (1), which are generally P-type semiconductors. , 3-dithiol), rubrene, poly (2,5-thienylenevinylene) (abbreviation: PTV), poly (3-hexylthiophene-2,5-diyl) (abbreviation: P3HT), (poly [(9,9 -Dioctylfluorenyl-2,7-diyl) -co-bithiophene]) (abbreviation: F8T2). In addition, 7,7,8,8, -tetracyanoquinodimethane (abbreviation: TCNQ) perylene-3,4,9,10-tetracarboxylic dianhydride (abbreviation: PTCDA), which is generally an N-type semiconductor, 1,4,5,8-naphthalenetetracarboxylic dianhydride (abbreviation: NTCDA), N, N′-dioctyl-3,4,9,10-perylenetetracarboxylic acid diimide (abbreviation: PTCDI-C8H), copper (II) 1,2,3,4,8,9,10,11,15,16,17,18,22,23,24,25-Foxadecafluoro-29H, 31H-phthalocyanine (abbreviation: F16CuPc) 3 ′, 4′-dibutyl-5,5 ″ -bis (dicyanomethylene) -5,5 ″ -dihydro-2,2 ′: 5 ′, 2 ″ -terthiophene) (abbreviation: DCMT), etc. There is. Note that the P-type and N-type characteristics of an organic semiconductor are not unique to the substance, but depend on the relationship with the electrode into which carriers are injected and the strength of the electric field at the time of injection.

(ソース電極120、ドレイン電極122)
ソース電極120およびドレイン電極122の材質は、導電性を有する限り特に限られない。ソース電極120およびドレイン電極122は、例えば、金属で構成されても良い。
ソース電極120およびドレイン電極122は、例えば、Al、Ag、Au、Cr、Cu、Ta、Ti、Mo、およびWから選定された少なくとも一つの元素を含む合金であっても良い。ソース電極120およびドレイン電極122は、例えば、ITO、アンチモン酸化物(Sb)、ジルコニウム酸化物(ZrO)、スズ酸化物(SnO)、亜鉛酸化物(ZnO)、IZO(Indium Zinc Oxide)、AZO(ZnO−Al:アルミニウムがドーピングされた亜鉛酸化物)、GZO(ZnO−Ga:ガリウムがドーピングされた亜鉛酸化物)、NbドープTiO、TaドープTiO、およびIWZO(In−WO−ZnO:三酸化タングステンおよび酸化亜鉛がドーピングされたインジウム酸化物)等の金属酸化物材料で構成されても良い。また、ソース電極120およびドレイン電極122は、可視光を透過する程度に薄くした金属を用いて、透明電極としてもよい。
(Source electrode 120, drain electrode 122)
The material of the source electrode 120 and the drain electrode 122 is not particularly limited as long as it has conductivity. The source electrode 120 and the drain electrode 122 may be made of metal, for example.
The source electrode 120 and the drain electrode 122 may be an alloy containing at least one element selected from Al, Ag, Au, Cr, Cu, Ta, Ti, Mo, and W, for example. The source electrode 120 and the drain electrode 122 are made of, for example, ITO, antimony oxide (Sb 2 O 3 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), zinc oxide (ZnO), or IZO (Indium Zinc). Oxide), AZO (ZnO—Al 2 O 3 : zinc oxide doped with aluminum), GZO (ZnO—Ga 2 O 3 : zinc oxide doped with gallium), Nb-doped TiO 2 , Ta-doped TiO 2 , And IWZO (In 2 O 3 —WO 3 —ZnO: indium oxide doped with tungsten trioxide and zinc oxide). Further, the source electrode 120 and the drain electrode 122 may be transparent electrodes using a metal that is thin enough to transmit visible light.

半導体層105が有機半導体で構成される場合、ソース電極120およびドレイン電極122は、白金、金、アルミニウム、クロム、ニッケル、コバルト、銅、チタン、マグネシウム、カルシウム、バリウム、およびナトリウムなどの金属およびそれらを含む合金で構成されても良い。   When the semiconductor layer 105 is composed of an organic semiconductor, the source electrode 120 and the drain electrode 122 are formed of metals such as platinum, gold, aluminum, chromium, nickel, cobalt, copper, titanium, magnesium, calcium, barium, and sodium, and the like. You may comprise with the alloy containing.

半導体層105は、仕事関数が3.5〜7.0eVであっても良く、4.0〜5.0eVであることが好ましい。   The semiconductor layer 105 may have a work function of 3.5 to 7.0 eV, and is preferably 4.0 to 5.0 eV.

半導体層105は、キャリア密度が1011〜1017cm−3未満であっても良く、1014〜1016cm−3であることが好ましい。 The semiconductor layer 105 may have a carrier density of less than 10 11 to 10 17 cm −3 , and preferably 10 14 to 10 16 cm −3 .

(ゲート電極124)
ゲート電極124の材質は、導電性を有する限り特に限られない。
(Gate electrode 124)
The material of the gate electrode 124 is not particularly limited as long as it has conductivity.

ゲート電極124は、例えばAl、Ag、Au、Cr、Cu、Ta、Ti、Mo、およびWから選ばれた元素、またはこれらの元素を成分とする金属もしくは合金、または上述した元素を組み合わせた合金等であっても良い。ゲート電極124は、例えば、ITO、アンチモン酸化物(Sb)、ジルコニウム酸化物(ZrO)、スズ酸化物(SnO)、亜鉛酸化物(ZnO)、IZO(Indium Zinc Oxide)、AZO(ZnO−Al:アルミニウムがドーピングされた亜鉛酸化物)、GZO(ZnO−Ga:ガリウムがドーピングされた亜鉛酸化物)、NbドープTiO、TaドープTiO、およびIWZO(In−WO−ZnO:三酸化タングステンおよび酸化亜鉛がドーピングされたインジウム酸化物)等の金属酸化物材料で構成されても良い。また、ゲート電極124は、可視光を透過する程度に薄くした金属を用いて、透明電極としてもよい。 The gate electrode 124 is, for example, an element selected from Al, Ag, Au, Cr, Cu, Ta, Ti, Mo, and W, or a metal or alloy containing these elements as a component, or an alloy that combines the above-described elements. Etc. The gate electrode 124 is made of, for example, ITO, antimony oxide (Sb 2 O 3 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), zinc oxide (ZnO), IZO (Indium Zinc Oxide), or AZO. (ZnO—Al 2 O 3 : zinc oxide doped with aluminum), GZO (ZnO—Ga 2 O 3 : zinc oxide doped with gallium), Nb-doped TiO 2 , Ta-doped TiO 2 , and IWZO ( In 2 O 3 —WO 3 —ZnO: indium oxide doped with tungsten trioxide and zinc oxide) may be used. Alternatively, the gate electrode 124 may be a transparent electrode using a metal thin enough to transmit visible light.

ゲート絶縁層130は、酸化ケイ素、窒化ケイ素、窒素を含む酸化ケイ素および酸素を含む窒化ケイ素などの無機絶縁材料や、アクリルやポリイミドなどの有機絶縁材料で構成されても良い。   The gate insulating layer 130 may be made of an inorganic insulating material such as silicon oxide, silicon nitride, silicon oxide containing nitrogen and silicon nitride containing oxygen, or an organic insulating material such as acrylic or polyimide.

あるいは、ゲート絶縁層130は、珪素と酸素との結合で骨格構造が構成され、置換基として少なくとも水素を含む有機基(例えばアルキル基、アリール基)、フルオロ基を有する材料、いわゆるシロキサン系の材料で構成されても良い。   Alternatively, the gate insulating layer 130 has a skeleton structure formed of a bond of silicon and oxygen, and has an organic group (for example, an alkyl group or an aryl group) containing at least hydrogen as a substituent and a fluoro group, a so-called siloxane-based material. It may be constituted by.

ゲート絶縁層130は、単層であっても、2以上の層から構成されても良い。   The gate insulating layer 130 may be a single layer or may be composed of two or more layers.

(半導体装置の構造について)
図3に示した第1の半導体装置100は、いわゆるトップゲート構造−トップコンタクト方式で構成されている。しかしながら、半導体装置を構成する各部材の配置構造は、これに限られるものではない。
(About the structure of semiconductor devices)
The first semiconductor device 100 shown in FIG. 3 has a so-called top gate structure-top contact method. However, the arrangement structure of each member constituting the semiconductor device is not limited to this.

ここで、半導体装置の構成部材の配置構造には、例えば、(i)トップゲート構造−トップコンタクト方式、(ii)トップゲート構造−ボトムコンタクト方式、(iii)ボトムゲート構造−トップコンタクト方式、および(iii)ボトムゲート構造−ボトムコンタクト方式、等が存在する。   Here, for example, (i) top gate structure-top contact system, (ii) top gate structure-bottom contact system, (iii) bottom gate structure-top contact system, and (Iii) There exists a bottom gate structure-bottom contact method and the like.

以下、これらの配置構造について簡単に説明する。   Hereinafter, these arrangement structures will be briefly described.

前述の図3には、トップゲート構造−トップコンタクト方式で構成された半導体装置100の一例を示す。   FIG. 3 described above shows an example of the semiconductor device 100 configured by the top gate structure-top contact method.

図3に示すように、この半導体装置100では、ゲート電極124は、半導体層105の上部に配置されており(トップゲート構造)、ソース電極120およびドレイン電極122も、半導体層105の上部に配置されている(トップコンタクト方式)。なお、半導体装置100において、半導体層105は、チャネルエッチ型であっても、チャネル保護型であっても良い。   As shown in FIG. 3, in the semiconductor device 100, the gate electrode 124 is disposed on the semiconductor layer 105 (top gate structure), and the source electrode 120 and the drain electrode 122 are also disposed on the semiconductor layer 105. (Top contact method). Note that in the semiconductor device 100, the semiconductor layer 105 may be a channel etch type or a channel protection type.

次に、図4には、トップゲート構造−ボトムコンタクト方式で構成された半導体装置の一例を示す。   Next, FIG. 4 shows an example of a semiconductor device configured by a top gate structure-bottom contact method.

図4に示すように、この半導体装置400は、基板410上に形成された半導体層405と、ソース電極420およびドレイン電極422と、ゲート絶縁層430と、ゲート電極424とを有する。   As shown in FIG. 4, the semiconductor device 400 includes a semiconductor layer 405 formed on a substrate 410, a source electrode 420 and a drain electrode 422, a gate insulating layer 430, and a gate electrode 424.

この例では、ゲート電極424は、半導体層405の上部に配置されている(トップゲート構造)。一方、ソース電極420およびドレイン電極422は、半導体層405の下側に配置されている(ボトムコンタクト方式)。   In this example, the gate electrode 424 is disposed on the semiconductor layer 405 (top gate structure). On the other hand, the source electrode 420 and the drain electrode 422 are disposed below the semiconductor layer 405 (bottom contact method).

なお、この図4に示した半導体装置400の例では、ソース電極420と半導体層405の間に、第1のエレクトライドの薄膜450aが配置され、ドレイン電極422と半導体層405の間に、第2のエレクトライドの薄膜450bが配置されている。ただし、第1のエレクトライドの薄膜450aおよび第2のエレクトライドの薄膜450bの一方は、省略されても良い。   In the example of the semiconductor device 400 shown in FIG. 4, the first electride thin film 450 a is disposed between the source electrode 420 and the semiconductor layer 405, and the first electride thin film 450 a is disposed between the drain electrode 422 and the semiconductor layer 405. An electride thin film 450b is disposed. However, one of the first electride thin film 450a and the second electride thin film 450b may be omitted.

次に、図5には、ボトムゲート構造−トップコンタクト方式で構成された半導体素子の一例を示す。   Next, FIG. 5 shows an example of a semiconductor element configured by a bottom gate structure-top contact method.

図5に示すように、この半導体装置500は、基板510上に、半導体層505と、ソース電極520およびドレイン電極522と、ゲート絶縁層530と、ゲート電極524とを有する。   As shown in FIG. 5, the semiconductor device 500 includes a semiconductor layer 505, a source electrode 520 and a drain electrode 522, a gate insulating layer 530, and a gate electrode 524 over a substrate 510.

この例では、ゲート電極524は、半導体層505の下側に配置されている(ボトムゲート構造)。一方、ソース電極520およびドレイン電極522は、半導体層505の上側に配置されている(トップコンタクト方式)。なお、半導体装置500において、半導体層505は、チャネルエッチ型であっても、チャネル保護型であっても良い。   In this example, the gate electrode 524 is disposed below the semiconductor layer 505 (bottom gate structure). On the other hand, the source electrode 520 and the drain electrode 522 are disposed above the semiconductor layer 505 (top contact method). Note that in the semiconductor device 500, the semiconductor layer 505 may be a channel etch type or a channel protection type.

なお、この図5に示した半導体装置500の例では、ソース電極520と半導体層505の間に、第1のエレクトライドの薄膜550aが配置され、ドレイン電極522と半導体層505の間に、第2のエレクトライドの薄膜550bが配置されている。ただし、第1のエレクトライドの薄膜550aおよび第2のエレクトライドの薄膜550bの一方は、省略されても良い。   In the example of the semiconductor device 500 shown in FIG. 5, the first electride thin film 550 a is disposed between the source electrode 520 and the semiconductor layer 505, and the first electrode thin film 550 a is disposed between the drain electrode 522 and the semiconductor layer 505. 2 electride thin film 550b is disposed. However, one of the first electride thin film 550a and the second electride thin film 550b may be omitted.

次に、図6には、ボトムゲート構造−ボトムコンタクト方式で構成された半導体素子の一例を示す。   Next, FIG. 6 shows an example of a semiconductor element configured by a bottom gate structure-bottom contact method.

図6に示すように、この半導体装置600は、基板610上に、半導体層605と、ソース電極620およびドレイン電極622と、ゲート絶縁層630と、ゲート電極624とを有する。   As illustrated in FIG. 6, the semiconductor device 600 includes a semiconductor layer 605, a source electrode 620 and a drain electrode 622, a gate insulating layer 630, and a gate electrode 624 over a substrate 610.

この例では、ゲート電極624は、半導体層605の下側に配置されている(ボトムゲート構造)。一方、ソース電極620およびドレイン電極622も、半導体層605の下側に配置されている(ボトムコンタクト方式)。   In this example, the gate electrode 624 is disposed below the semiconductor layer 605 (bottom gate structure). On the other hand, the source electrode 620 and the drain electrode 622 are also disposed below the semiconductor layer 605 (bottom contact method).

この図6に示した半導体装置600の例では、ソース電極620と半導体層605の間に、第1のエレクトライドの薄膜650aが配置され、ドレイン電極622と半導体層605の間に、第2のエレクトライドの薄膜650bが配置されている。ただし、第1のエレクトライドの薄膜650aおよび第2のエレクトライドの薄膜650bの一方は、省略されても良い。   In the example of the semiconductor device 600 illustrated in FIG. 6, a first electride thin film 650 a is disposed between the source electrode 620 and the semiconductor layer 605, and the second electrode 622 and the semiconductor layer 605 are disposed between the second electrode 622 and the semiconductor layer 605. An electride thin film 650b is disposed. However, one of the first electride thin film 650a and the second electride thin film 650b may be omitted.

このように、半導体装置の構造には、各種態様が存在する。本発明における半導体装置は、これらのいかなる態様で構成されても良い。本発明における半導体装置では、これらのいずれの構成においても、ソース電極と半導体層の界面、および/またはドレイン電極と半導体層の界面において、接触抵抗を有意に抑制することができるという効果が得られることは明らかであろう。   Thus, various aspects exist in the structure of a semiconductor device. The semiconductor device in the present invention may be configured in any of these modes. In any of these configurations, the semiconductor device according to the present invention has an effect that the contact resistance can be significantly suppressed at the interface between the source electrode and the semiconductor layer and / or the interface between the drain electrode and the semiconductor layer. It will be clear.

また、本発明において、半導体装置の種類は、特に限られない。半導体装置は、例えば、図3〜図6に示したような、薄膜トランジスタのような電界効果型トランジスタであっても良い。   In the present invention, the type of the semiconductor device is not particularly limited. The semiconductor device may be a field effect transistor such as a thin film transistor as shown in FIGS.

また、半導体層として有機半導体を用いる場合は、ボトムコンタクト方式の構成とすることが好ましい。製造プロセスによる有機半導体の劣化をより防ぐことができる。   In the case of using an organic semiconductor as the semiconductor layer, a bottom contact structure is preferable. The deterioration of the organic semiconductor due to the manufacturing process can be further prevented.

(本発明による半導体装置の製造方法について)
次に、図7を参照して、図3に示した第1の半導体装置100の製造方法の一例について説明する。
(About the manufacturing method of the semiconductor device by this invention)
Next, an example of a manufacturing method of the first semiconductor device 100 shown in FIG. 3 will be described with reference to FIG.

図7には、第1の半導体装置を製造する際のフローの一例を概略的に示す。図7に示すように、この製造方法は、
基板上に半導体層を形成するステップ(ステップS110)と、
カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を成膜するステップ(ステップS120)と、
ソース電極およびドレイン電極を形成するステップ(ステップS130)と、
ゲート電極を形成するステップ(ステップS140)と、
を有する。
FIG. 7 schematically shows an example of a flow for manufacturing the first semiconductor device. As shown in FIG.
Forming a semiconductor layer on the substrate (step S110);
Forming a thin film of an amorphous oxide electride containing calcium atoms and aluminum atoms (step S120);
Forming a source electrode and a drain electrode (step S130);
Forming a gate electrode (step S140);
Have

以下、各ステップについて説明する。なお、以下の説明では、明確化のため、各部材には、図3に示した参照符号を使用する。   Hereinafter, each step will be described. In the following description, for the sake of clarity, the reference numerals shown in FIG. 3 are used for the respective members.

(ステップS110)
まず、基板110上に、半導体層105が成膜される。
(Step S110)
First, the semiconductor layer 105 is formed over the substrate 110.

半導体層105の成膜方法は、特に限られず、従来から実施されている方法で、基板110上に半導体層105を成膜しても良い。   The method for forming the semiconductor layer 105 is not particularly limited, and the semiconductor layer 105 may be formed on the substrate 110 by a conventionally performed method.

半導体層105が酸化物半導体の場合、半導体層105は、一般的なスパッタリング法などにより、基板110上に成膜される。また、半導体層105が有機半導体の場合、半導体層105は、蒸着法、スピンコート法、または液滴吐出法などにより、基板110上に成膜される。   In the case where the semiconductor layer 105 is an oxide semiconductor, the semiconductor layer 105 is formed over the substrate 110 by a general sputtering method or the like. In the case where the semiconductor layer 105 is an organic semiconductor, the semiconductor layer 105 is formed over the substrate 110 by an evaporation method, a spin coating method, a droplet discharge method, or the like.

成膜された半導体層105は、所望のパターンにパターン化される。例えば、半導体層105は、フォトリソグラフィー等を行うことにより、所望のパターンにパターン化することができる。また、有機半導体の場合は、液滴吐出法などにより、半導体層105のパターンを直接形成することもできる。   The formed semiconductor layer 105 is patterned into a desired pattern. For example, the semiconductor layer 105 can be patterned into a desired pattern by performing photolithography or the like. In the case of an organic semiconductor, the pattern of the semiconductor layer 105 can be directly formed by a droplet discharge method or the like.

(ステップS120)
次に、半導体層105の上に、エレクトライドの薄膜が成膜される。このエレクトライドの薄膜は、後に、第1のエレクトライドの薄膜150aおよび/または第2のエレクトライドの薄膜150bとなる。
(Step S120)
Next, an electride thin film is formed on the semiconductor layer 105. This thin film of electride later becomes the thin film 150a of the first electride and / or the thin film 150b of the second electride.

一例として、エレクトライドの薄膜の成膜方法として、
電子密度が2.0×1017cm−3〜2.3×1021cm−3の結晶質C12A7エレクトライドのターゲットを準備する工程(S121)と、
前記ターゲットを用いて、酸素分圧が0.1Pa未満の雰囲気下で、気相蒸着法により、半導体層上に成膜を行う工程(S122)と、
を有する成膜方法について説明する。
As an example, as a method of forming a thin film of electride,
A step of preparing a target of crystalline C12A7 electride having an electron density of 2.0 × 10 17 cm −3 to 2.3 × 10 21 cm −3 (S121);
A step of forming a film on the semiconductor layer by a vapor deposition method in an atmosphere having an oxygen partial pressure of less than 0.1 Pa using the target (S122);
A film forming method having the above will be described.

(ステップS121)
まず、以降の工程S120で使用される成膜用のターゲットが準備される。
(Step S121)
First, a deposition target used in the subsequent step S120 is prepared.

ターゲットは、結晶質C12A7エレクトライドで構成される。   The target is composed of crystalline C12A7 electride.

(結晶質C12A7)
本願において、「結晶質C12A7」とは、12CaO・7Alの結晶、およびこれと同等の結晶構造を有する同型化合物を意味する。本化合物の鉱物名は、「マイエナイト」である。
(Crystalline C12A7)
In the present application, “crystalline C12A7” means a crystal of 12CaO · 7Al 2 O 3 and an isomorphous compound having a crystal structure equivalent to this. The mineral name of this compound is “mayenite”.

本発明における結晶質C12A7は、結晶格子の骨格により形成されるケージ構造が保持される範囲で、C12A7結晶骨格のCa原子および/またはAl原子の一部乃至全部が他の原子に置換された化合物、ならびにケージ中のフリー酸素イオンの一部乃至全部が他の陰イオンに置換された同型化合物であっても良い。なお、C12A7は、Ca12Al1433またはCa24Al2866と表記されることがある。 The crystalline C12A7 in the present invention is a compound in which some or all of Ca atoms and / or Al atoms in the C12A7 crystal skeleton are substituted with other atoms within a range in which the cage structure formed by the skeleton of the crystal lattice is maintained. In addition, the same type compound may be used in which some or all of the free oxygen ions in the cage are replaced with other anions. Incidentally, C12A7 is sometimes denoted as Ca 12 Al 14 O 33 or Ca 24 Al 28 O 66.

同型化合物としては、これに限られるものではないが、例えば、下記の(1)〜(5)の化合物が例示される。
(1)結晶中のCa原子の一部乃至全部が、Sr、Mg、およびBaからなる群から選択される一以上の金属原子に置換された同型化合物。例えば、Ca原子の一部乃至全部がSrに置換された化合物としては、ストロンチウムアルミネートSr12Al1433があり、CaとSrの混合比が任意に変化された混晶として、カルシウムストロンチウムアルミネートCa12−xSrAl1433(xは1〜11の整数;平均値の場合は0超12未満の数)などがある。
(2)結晶中のAl原子の一部乃至全部が、Si、Ge、Ga、In、およびBからなる群から選択される一以上の原子に置換された同型化合物。例えば、Ca12Al10Si35などが挙げられる。
(3)12CaO・7Alの結晶(上記(1)、(2)の化合物を含む)中の金属原子および/または非金属原子(ただし、酸素原子を除く)の一部が、Ti、V、Cr、Mn、Fe、Co、Ni、およびCuからなる群から選択される一以上の原子、Li、Na、およびKからなる群から選択される一以上のアルカリ金属原子、またはCe、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、およびYbからなる群から選択される一以上の希土類原子と置換された同型化合物。
(4)ケージに包接されているフリー酸素イオンの一部乃至全部が、他の陰イオンに置換された化合物。他の陰イオンとしては、例えば、H、H 、H2−、O、O 、OH、F、Cl、およびS2−からなる群から選択される一以上の陰イオンや、窒素(N)の陰イオンなどがある。
(5)ケージの骨格の酸素の一部が、窒素(N)などで置換された化合物。
Examples of the isomorphous compound include, but are not limited to, the following compounds (1) to (5).
(1) An isomorphous compound in which some or all of the Ca atoms in the crystal are substituted with one or more metal atoms selected from the group consisting of Sr, Mg, and Ba. For example, a compound in which some or all of Ca atoms are substituted with Sr is strontium aluminate Sr 12 Al 14 O 33 , and calcium strontium aluminum is used as a mixed crystal in which the mixing ratio of Ca and Sr is arbitrarily changed. Nate Ca 12-x Sr X Al 14 O 33 (x is an integer of 1 to 11; in the case of an average value, a number of more than 0 and less than 12).
(2) An isomorphous compound in which some or all of the Al atoms in the crystal are substituted with one or more atoms selected from the group consisting of Si, Ge, Ga, In, and B. For example, like Ca 12 Al 10 Si 4 O 35 .
(3) A part of metal atoms and / or nonmetal atoms (excluding oxygen atoms) in the 12CaO.7Al 2 O 3 crystal (including the compounds of (1) and (2) above) is Ti, One or more atoms selected from the group consisting of V, Cr, Mn, Fe, Co, Ni, and Cu, one or more alkali metal atoms selected from the group consisting of Li, Na, and K, or Ce, Pr , Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and Yb. The same type compound substituted with one or more rare earth atoms selected from the group consisting of Yb.
(4) A compound in which some or all of the free oxygen ions included in the cage are replaced with other anions. Other anions include, for example, one or more selected from the group consisting of H , H 2 , H 2− , O , O 2 , OH , F , Cl , and S 2− . There are anions and nitrogen (N) anions.
(5) A compound in which part of oxygen in the cage skeleton is substituted with nitrogen (N) or the like.

(結晶質C12A7エレクトライド)
本願において、「結晶質C12A7エレクトライド」とは、前述の「結晶質C12A7」において、ケージに包接されたフリー酸素イオン(ケージに包接された他の陰イオンを有する場合は、当該陰イオン)の一部乃至全部が電子に置換された化合物を意味する。
(Crystalline C12A7 electride)
In the present application, the “crystalline C12A7 electride” means that in the above-mentioned “crystalline C12A7”, free oxygen ions included in the cage (in the case of having other anions included in the cage, the anions) ) Means a compound in which part or all of them are substituted with electrons.

結晶質C12A7エレクトライドにおいて、ケージに包接された電子は、ケージに緩く束縛され、結晶中を自由に動くことができる。このため、結晶質C12A7エレクトライドは、導電性を示す。特に、全てのフリー酸素イオンが電子で置き換えられた結晶質C12A7は、[Ca24Al28644+(4e)と表記されることがある。 In the crystalline C12A7 electride, the electrons included in the cage are loosely bound in the cage and can move freely in the crystal. For this reason, crystalline C12A7 electride shows electroconductivity. In particular, crystalline C12A7 in which all free oxygen ions are replaced with electrons may be expressed as [Ca 24 Al 28 O 64 ] 4+ (4e ).

結晶質C12A7エレクトライド」は、Ca原子、Al原子、およびO原子を含み、Ca:Alのモル比が13:13〜11:15の範囲であり、Ca:Alのモル比は、12.5:13.5〜11.5:14.5の範囲であることが好ましく、12.2:13.8〜11.8:14.2の範囲であることがより好ましい。   “Crystalline C12A7 electride” includes Ca atoms, Al atoms, and O atoms, the molar ratio of Ca: Al is in the range of 13:13 to 11:15, and the molar ratio of Ca: Al is 12.5. It is preferably in the range of 13.5 to 11.5: 14.5, and more preferably in the range of 12.2: 13.8 to 11.8: 14.2.

結晶質C12A7エレクトライド製のターゲットの製造方法は、特に限られない。ターゲットは、例えば、従来のバルク状の結晶質C12A7エレクトライドの製造方法を用いて製造しても良い。例えば、結晶質C12A7の焼結体を、Ti、Al、CaまたはCなどの還元剤の存在下で、1150℃〜1460℃程度、好ましくは、1200℃〜1400℃程度に加熱処理することにより、結晶質C12A7エレクトライド製のターゲットを製造しても良い。結晶質C12A7エレクトライドの粉体を圧縮して成形した圧粉体をターゲットとして用いてもよい。結晶質C12A7の焼結体を、カーボンおよび金属アルミニウムの存在下で、焼結体と金属アルミニウムが接触しない状態に保ちながら、1230℃〜1415℃で加熱処理することにより、効率的に大面積の結晶質C12A7エレクトライド製のターゲットを作製できる。   The method for producing the target made of crystalline C12A7 electride is not particularly limited. The target may be manufactured using, for example, a conventional method for manufacturing a bulk crystalline C12A7 electride. For example, by heating the sintered body of crystalline C12A7 to about 1150 ° C. to 1460 ° C., preferably about 1200 ° C. to 1400 ° C. in the presence of a reducing agent such as Ti, Al, Ca or C, A target made of crystalline C12A7 electride may be manufactured. A green compact formed by compressing a crystalline C12A7 electride powder may be used as a target. By heating the sintered body of crystalline C12A7 at 1230 ° C. to 1415 ° C. in the presence of carbon and metal aluminum while keeping the sintered body and metal aluminum not in contact with each other, a large area can be efficiently obtained A target made of crystalline C12A7 electride can be produced.

ここで、このターゲット、すなわち結晶質C12A7エレクトライドの電子密度は、2.0×1017cm−3〜2.3×1021cm−3の範囲である。結晶質C12A7エレクトライドの電子密度は、1×1018cm−3以上であることが好ましく、1×1019cm−3以上であることが好ましく、1×1020cm−3以上がより好ましく、5×1020cm−3以上がさらに好ましく、1×1021cm−3以上が特に好ましい。ターゲットを構成する結晶質C12A7エレクトライドの電子密度が高いほど、低い仕事関数を有するエレクトライドの薄膜が得られやすくなる。特に、仕事関数が3.0eV以下であるエレクトライドの薄膜を得るには、結晶質C12A7エレクトライドの電子密度は、1.4×1021cm−3以上がより好ましく、1.7×1021cm−3以上がさらに好ましく、2×1021cm−3以上が特に好ましい。特に、すべてのフリー酸素イオン(他の陰イオンを有する場合は当該陰イオン)が電子で置換された場合、結晶質C12A7エレクトライドの電子密度は、2.3×1021cm−3となる。結晶質C12A7エレクトライドの電子密度が2.0×1017cm−3を下回ると、成膜によって得られるエレクトライドの薄膜の電子密度が小さくなる。 Here, the electron density of the target, that is, crystalline C12A7 electride is in the range of 2.0 × 10 17 cm −3 to 2.3 × 10 21 cm −3 . The electron density of the crystalline C12A7 electride is preferably 1 × 10 18 cm −3 or more, preferably 1 × 10 19 cm −3 or more, more preferably 1 × 10 20 cm −3 or more, 5 × 10 20 cm −3 or more is more preferable, and 1 × 10 21 cm −3 or more is particularly preferable. The higher the electron density of the crystalline C12A7 electride constituting the target, the easier it is to obtain an electride thin film having a lower work function. In particular, in order to obtain an electride thin film having a work function of 3.0 eV or less, the electron density of the crystalline C12A7 electride is more preferably 1.4 × 10 21 cm −3 or more, and 1.7 × 10 21. cm −3 or more is more preferable, and 2 × 10 21 cm −3 or more is particularly preferable. In particular, when all free oxygen ions (or other anions when they have other anions) are replaced with electrons, the electron density of the crystalline C12A7 electride is 2.3 × 10 21 cm −3 . When the electron density of crystalline C12A7 electride is less than 2.0 × 10 17 cm −3 , the electron density of the electride thin film obtained by film formation is reduced.

結晶質C12A7エレクトライドの電子密度は、光吸収測定法により、測定することができる。結晶質C12A7エレクトライドは、2.8eV付近に特有の光吸収を有するので、その吸収係数を測定することにより、電子密度を求めることができる。特に、試料が焼結体である場合は、焼結体を粉砕して、粉末としたのち、拡散反射法を用いると簡便である。   The electron density of the crystalline C12A7 electride can be measured by a light absorption measurement method. Since the crystalline C12A7 electride has a specific light absorption around 2.8 eV, the electron density can be determined by measuring the absorption coefficient. In particular, when the sample is a sintered body, it is convenient to use the diffuse reflection method after pulverizing the sintered body into a powder.

得られたターゲットは、次工程で非晶質酸化物のエレクトライドの薄膜を成膜する際の原料ソースとして使用される。   The obtained target is used as a raw material source when an amorphous oxide electride thin film is formed in the next step.

なお、ターゲットの表面は、使用前に、機械的手段等により研磨されても良い。一般に、従来の方法で得られた結晶質C12A7エレクトライドのバルク体は、表面に、ごく薄い被膜(異物)を有する場合がある。表面にこのような被膜が形成されたターゲットをそのまま使用して、成膜処理を実施した場合、得られる薄膜の組成が所望の組成比から逸脱する可能性がある。しかしながら、ターゲット表面の研磨処理を実施しておくことにより、このような問題を有意に抑制することができる。   Note that the surface of the target may be polished by mechanical means or the like before use. Generally, a bulk body of crystalline C12A7 electride obtained by a conventional method may have a very thin film (foreign material) on the surface. When a film forming process is performed using a target having such a film formed on the surface as it is, the composition of the obtained thin film may deviate from a desired composition ratio. However, such a problem can be significantly suppressed by carrying out the polishing treatment of the target surface.

(ステップS122)
次に、前述の工程S121において作製されたターゲットを用いて、気相蒸着法により、半導体層上に成膜が行われる。
(Step S122)
Next, film formation is performed on the semiconductor layer by a vapor deposition method using the target manufactured in the above-described step S121.

本願において、「気相蒸着法」とは、物理気相成膜(PVD)法、PLD法、スパッタリング法、および真空蒸着法を含む、ターゲット原料を気化させてからこの原料を基板上に堆積させる成膜方法の総称を意味する。   In the present application, “vapor deposition” refers to vapor deposition of a target material including a physical vapor deposition (PVD) method, a PLD method, a sputtering method, and a vacuum deposition method, and then depositing this material on a substrate. This is a general term for film formation methods.

「気相蒸着法」の中でも、特に、スパッタリング法が好ましい。スパッタリング法では、大面積領域に、比較的均一に薄膜を成膜することができる。なお、スパッタリング法には、DC(直流)スパッタリング法、高周波スパッタリング法、ヘリコン波スパッタリング法、イオンビームスパッタリング法、およびマグネトロンスパッタリング法等が含まれる。   Among the “vapor deposition methods”, the sputtering method is particularly preferable. In the sputtering method, a thin film can be formed relatively uniformly in a large area. The sputtering method includes a DC (direct current) sputtering method, a high frequency sputtering method, a helicon wave sputtering method, an ion beam sputtering method, a magnetron sputtering method, and the like.

以下、スパッタリング法により成膜を行う場合を例に、工程S122について説明する。   Hereinafter, step S122 will be described by taking as an example the case where film formation is performed by a sputtering method.

エレクトライドの薄膜を成膜する際の被成膜基板の温度は、特に限られず、室温〜例えば700℃までの範囲の、いかなる温度を採用しても良い。なお、エレクトライドの薄膜を成膜する際に、基板を必ずしも「積極的に」加熱する必要はないことに留意する必要がある。ただし、蒸着源の輻射熱によって、被成膜基板の温度が「付随的に」上昇する場合はあり得る。例えば、被成膜基板の温度は、500℃以下であっても良く、200℃以下であっても良い。   The temperature of the substrate on which the thin film of electride is formed is not particularly limited, and any temperature in the range from room temperature to, for example, 700 ° C. may be adopted. It should be noted that the substrate need not necessarily be “positively” heated when depositing the electride thin film. However, there may be a case where the temperature of the deposition target substrate rises “incidentally” due to the radiant heat of the vapor deposition source. For example, the temperature of the deposition target substrate may be 500 ° C. or lower, or 200 ° C. or lower.

被成膜基板を「積極的に」加熱しない場合、基板の材料として、例えばガラスやプラスチックのような、700℃を超える高温側で耐熱性が低下する材料を使用することが可能になる。   When the film formation substrate is not “positively” heated, it is possible to use a material whose heat resistance is lowered on the high temperature side exceeding 700 ° C., such as glass or plastic, for example.

成膜時の酸素分圧(チャンバー内の酸素分圧)は、0.1Pa未満であることが好ましい。酸素分圧は、0.01Pa以下であることが好ましく、1×10−3Pa以下であることがより好ましく、1×10−4Pa以下であることがさらに好ましく、1×10−5Pa以下であることが特に好ましい。酸素分圧が0.1Pa以上になると、成膜された薄膜に酸素が取り込まれ、電子密度が低下するおそれがある。 The oxygen partial pressure during film formation (oxygen partial pressure in the chamber) is preferably less than 0.1 Pa. The oxygen partial pressure is preferably 0.01 Pa or less, more preferably 1 × 10 −3 Pa or less, further preferably 1 × 10 −4 Pa or less, and 1 × 10 −5 Pa or less. It is particularly preferred that When the oxygen partial pressure is 0.1 Pa or more, oxygen is taken into the deposited thin film, which may reduce the electron density.

一方、成膜時の水素分圧は、0.004Pa未満であることが好ましい。0.004Pa以上であると、成膜された薄膜中に水素またはOH成分が取り込まれ、非晶質酸化物のエレクトライドの薄膜の電子密度が低下する可能性がある。   On the other hand, the hydrogen partial pressure during film formation is preferably less than 0.004 Pa. When the pressure is 0.004 Pa or more, hydrogen or OH component is taken into the formed thin film, which may reduce the electron density of the amorphous oxide electride thin film.

使用されるスパッタガスとしては、特に限られない。スパッタガスは、不活性ガスまたは希ガスであっても良い。不活性ガスとしては、例えば、Nガスが挙げられる。また、希ガスとしては、He(ヘリウム)、Ne(ネオン)、Ar(アルゴン)、Kr(クリプトン)、およびXe(キセノン)が挙げられる。これらは、単独で使用しても、他のガスと併用しても良い。あるいは、スパッタガスは、NO(一酸化窒素)のような還元性ガスであっても良い。 The sputtering gas used is not particularly limited. The sputtering gas may be an inert gas or a rare gas. The inert gas, eg, N 2 gas. In addition, examples of the rare gas include He (helium), Ne (neon), Ar (argon), Kr (krypton), and Xe (xenon). These may be used alone or in combination with other gases. Alternatively, the sputtering gas may be a reducing gas such as NO (nitrogen monoxide).

スパッタガス(チャンバー内の圧力)の圧力は、特に限られず、所望の薄膜が得られるように、自由に選定することができる。特に、スパッタガス(チャンバー内の圧力)の圧力P(Pa)は、基板とターゲットの間の距離をt(m)とし、ガス分子の直径をd(m)としたとき、

8.9×10−22/(td)<P<4.5×10−20/(td) (3)式

を満たすように選定されても良い。この場合、スパッタ粒子の平均自由行程が、ターゲット〜被成膜基板間の距離とほぼ等しくなり、スパッタ粒子が残存酸素と反応することが抑制される。また、この場合、スパッタリング法の装置として、背圧が比較的高く、安価で簡易的な真空装置を用いることが可能となる。
The pressure of the sputtering gas (pressure in the chamber) is not particularly limited, and can be freely selected so that a desired thin film can be obtained. In particular, the pressure P (Pa) of the sputtering gas (pressure in the chamber) is such that when the distance between the substrate and the target is t (m) and the diameter of the gas molecule is d (m),

8.9 × 10 −22 / (td 2 ) <P <4.5 × 10 −20 / (td 2 ) (3) Formula

It may be selected to satisfy. In this case, the mean free path of the sputtered particles becomes substantially equal to the distance between the target and the deposition target substrate, and the sputtered particles are suppressed from reacting with the remaining oxygen. In this case, as a sputtering method apparatus, it is possible to use an inexpensive and simple vacuum apparatus having a relatively high back pressure.

以上、スパッタリング法を例に、非晶質酸化物のエレクトライドの薄膜を成膜する方法について、簡単に説明した。しかしながら、非晶質酸化物のエレクトライドの薄膜の成膜方法は、これに限られるものではなく、前述の2つの工程(工程S121およびS122)を適宜変更したり、あるいは各種工程を追加しても良いことは明らかである。   The method for forming an amorphous oxide electride thin film has been briefly described above by taking the sputtering method as an example. However, the method of forming the amorphous oxide electride thin film is not limited to this, and the above-described two steps (steps S121 and S122) may be appropriately changed or various steps may be added. It is clear that it is also good.

例えば、前述の工程S122において、スパッタリング法により、非晶質酸化物のエレクトライドの成膜を開始する前に、ターゲットに対して、プレスパッタリング処理(ターゲットのドライエッチング処理)が実施されても良い。   For example, in the above-described step S122, a pre-sputtering process (a dry etching process of the target) may be performed on the target before starting the formation of the amorphous oxide electride by the sputtering method. .

プレスパッタリング処理を実施することにより、ターゲットの表面が清浄化され、その後の成膜処理(本成膜)において、所望の組成の薄膜を形成することが容易となる。   By performing the pre-sputtering process, the surface of the target is cleaned, and it becomes easy to form a thin film having a desired composition in the subsequent film formation process (main film formation).

例えば、ターゲットを長時間使用すると、ターゲットの表面に酸素が取り込まれ、ターゲットを構成する結晶質C12A7エレクトライドの電子密度が低下する場合がある。このようなターゲットを使用した場合、成膜された薄膜においても、電子密度が低下するおそれがある。また、ターゲットを長時間使用すると、ターゲット(すなわち結晶質C12A7エレクトライド)を構成する各成分のスパッタ速度の違いにより、ターゲットの組成が、最初の組成から逸脱するおそれがある。このようなターゲットを使用した場合、成膜された薄膜においても、組成が所望の値から逸脱するおそれがある。しかしながら、プレスパッタリング処理を実施することにより、このような問題が抑制される。   For example, when the target is used for a long time, oxygen is taken into the surface of the target, and the electron density of the crystalline C12A7 electride constituting the target may decrease. When such a target is used, there is a possibility that the electron density is lowered even in the formed thin film. Further, when the target is used for a long time, the composition of the target may deviate from the initial composition due to the difference in sputtering rate of each component constituting the target (ie, crystalline C12A7 electride). When such a target is used, the composition may deviate from a desired value even in the formed thin film. However, such a problem is suppressed by performing the pre-sputtering process.

なお、プレスパッタリング処理に使用されるガスは、本成膜の際に使用されるスパッタガスと同一であっても異なっていても良い。特に、プレスパッタリング処理に使用されるガスは、He(ヘリウム)、Ne(ネオン)、N(窒素)、Ar(アルゴン)、および/またはNO(一酸化窒素)であることが好ましい。 Note that the gas used in the pre-sputtering process may be the same as or different from the sputtering gas used in the main film formation. In particular, the gas used for the pre-sputtering process is preferably He (helium), Ne (neon), N 2 (nitrogen), Ar (argon), and / or NO (nitrogen monoxide).

このような方法で、パターン化された半導体層105の上部に、エレクトライドの薄膜が成膜される。   In this manner, an electride thin film is formed on the patterned semiconductor layer 105.

その後、エレクトライドの薄膜を、フォトリソグラフィー処理等により、所望のパターンにパターン化することにより、第1および/または第2のエレクトライドの薄膜150a、150bを形成することができる。   Thereafter, the first and / or second electride thin films 150a and 150b can be formed by patterning the electride thin film into a desired pattern by photolithography or the like.

半導体層105が酸化物半導体の場合、スパッタリング法により、被成膜基板を大気に晒さずに半導体層105とエレクトライドの薄膜を連続して形成することができる。トップゲート構造−トップコンタクト方式、またはボトムゲート構造−トップコンタクト方式においては、半導体層105とエレクトライドの薄膜を連続して形成することが好ましい。   In the case where the semiconductor layer 105 is an oxide semiconductor, a thin film of the semiconductor layer 105 and the electride can be continuously formed by a sputtering method without exposing the deposition target substrate to the air. In the top gate structure-top contact system or the bottom gate structure-top contact system, it is preferable to continuously form the semiconductor layer 105 and the thin film of electride.

エレクトライドの薄膜は、パターン化した後に熱処理することが好ましい。熱処理温度は、300℃以上が好ましく、500℃以上がより好ましい。被膜および被成膜基板の耐えられる温度以下とし、700℃以下が好ましい。所定の温度における保持時間は、1分〜2時間であってもよく、10分〜1時間であってもよい。また、熱処理するタイミングは、エレクトライドの薄膜をパターン化した後でもよいし、エレクトライドの薄膜上にソース電極およびドレイン電極を形成した後(例えば図3の例)でもよいし、エレクトライドの薄膜上に半導体層を形成した後(例えば図4の例)でもよい。熱処理することで、パターン化する際などにエレクトライドの薄膜がダメージを受けた場合に回復を図ることができる。   The electride thin film is preferably heat-treated after patterning. The heat treatment temperature is preferably 300 ° C. or higher, more preferably 500 ° C. or higher. The temperature is lower than the temperature at which the coating film and the deposition target substrate can withstand, and is preferably 700 ° C. or lower. The holding time at the predetermined temperature may be 1 minute to 2 hours, or 10 minutes to 1 hour. The timing of the heat treatment may be after patterning the electride thin film, after forming the source electrode and the drain electrode on the electride thin film (for example, the example of FIG. 3), or the electride thin film. It may be after the semiconductor layer is formed thereon (for example, the example of FIG. 4). By heat treatment, recovery can be achieved when the thin film of electride is damaged during patterning.

(ステップS130)
次に、第1および/または第2のエレクトライドの薄膜150a、150bの上部に、ソース電極120およびドレイン電極122が形成される。
(Step S130)
Next, the source electrode 120 and the drain electrode 122 are formed on the first and / or second electride thin films 150a and 150b.

ソース電極120およびドレイン電極122の形成には、従来より実施されている各種方法が利用できる。   Various methods conventionally used can be used to form the source electrode 120 and the drain electrode 122.

ソース電極120およびドレイン電極122を形成する導電層を成膜後に、膜のフォトリソグラフィー処理等を行うことにより、ソース電極120およびドレイン電極122を形成することができる。   After the conductive layer for forming the source electrode 120 and the drain electrode 122 is formed, the source electrode 120 and the drain electrode 122 can be formed by performing a photolithography process or the like on the film.

ここで、ソース電極120は、第1のエレクトライドの薄膜150aの上に配置され、および/またはドレイン電極122は、第2のエレクトライドの薄膜150bの上に配置される。   Here, the source electrode 120 is disposed on the first electride thin film 150a and / or the drain electrode 122 is disposed on the second electride thin film 150b.

これにより、ソース電極120と半導体層105の界面、および/またはドレイン電極122と半導体層105の界面の接触抵抗が低減される。   Thereby, the contact resistance at the interface between the source electrode 120 and the semiconductor layer 105 and / or the interface between the drain electrode 122 and the semiconductor layer 105 is reduced.

図3の断面図では、半導体層105とソース電極102および/またはドレイン電極122は直接接触する部分がない例を模式的に示している。しかし、本発明においては、エレクトライドの薄膜が存在することで接触抵抗の低減を図ることができれば、半導体層とソース電極および/またはドレイン電極とが直接接触する部分を有していても構わない。例えば、半導体層とエレクトライドの薄膜を連続して成膜し、フォトリソグラフィー処理により一括でパターン化する。半導体層のパターンの側面は、エレクトライドの薄膜に覆われない構成となりやすい。次に、エレクトライドの薄膜上に、ソース電極およびドレイン電極を形成する。このとき、半導体層のパターンの側面は、ソース電極およびドレイン電極と接触する構成としても良い。   In the cross-sectional view of FIG. 3, an example in which the semiconductor layer 105 and the source electrode 102 and / or the drain electrode 122 do not have a direct contact portion is schematically shown. However, in the present invention, as long as the contact resistance can be reduced by the presence of the electride thin film, the semiconductor layer may have a portion in direct contact with the source electrode and / or the drain electrode. . For example, a thin film of a semiconductor layer and an electride is continuously formed and patterned in a lump by a photolithography process. The side surface of the pattern of the semiconductor layer is likely not to be covered with the electride thin film. Next, a source electrode and a drain electrode are formed on the electride thin film. At this time, the side surface of the pattern of the semiconductor layer may be in contact with the source electrode and the drain electrode.

(ステップS140)
次に、ソース電極120およびドレイン電極122を覆うように、ゲート絶縁膜130が形成される。
(Step S140)
Next, a gate insulating film 130 is formed so as to cover the source electrode 120 and the drain electrode 122.

ゲート絶縁膜130は、ディップ法、スピンコート法、液滴吐出法、キャスト法、スピ
ナー法、印刷法などの塗布法や、CVD法、スパッタリング法などの方法によって成膜しても良い。
The gate insulating film 130 may be formed by a coating method such as a dipping method, a spin coating method, a droplet discharge method, a casting method, a spinner method, a printing method, a CVD method, a sputtering method, or the like.

その後、ゲート絶縁膜130上に、ゲート電極124が形成される。ゲート電極124の形成には、従来より実施されている各種方法が利用できる。例えば、ゲート電極124は、スパッタリング法および蒸着法等により形成されても良い。ゲート電極124を形成する導電層を成膜後に、膜のフォトリソグラフィー処理等を行うことにより、ゲート電極124を形成することができる。   Thereafter, the gate electrode 124 is formed on the gate insulating film 130. Various methods conventionally used can be used to form the gate electrode 124. For example, the gate electrode 124 may be formed by a sputtering method, an evaporation method, or the like. The gate electrode 124 can be formed by performing a photolithography process or the like on the film after forming the conductive layer for forming the gate electrode 124.

以上の工程により、第1の半導体装置100を製造することができる。   Through the above steps, the first semiconductor device 100 can be manufactured.

なお、以上の記載では、図3に示した第1の半導体装置100を例に、本発明による半導体装置を製造する方法の一例について説明した。   In the above description, an example of a method for manufacturing a semiconductor device according to the present invention has been described using the first semiconductor device 100 shown in FIG. 3 as an example.

しかしながら、同様の方法により、半導体装置400、半導体装置500、さらには半導体装置600を製造できることは、当業者には明らかである。すなわち、図7に示した各ステップの順番を変更することにより、各構成の半導体装置を製造することができる。   However, it will be apparent to those skilled in the art that the semiconductor device 400, the semiconductor device 500, and the semiconductor device 600 can be manufactured by a similar method. That is, by changing the order of the steps shown in FIG. 7, the semiconductor device having each configuration can be manufactured.

また、本発明の半導体装置に用いられる基板、電極、半導体層のすべてを透明な材料とすることで透明な半導体装置を製造することができる。   Moreover, a transparent semiconductor device can be manufactured by making all the substrates, electrodes, and semiconductor layers used in the semiconductor device of the present invention transparent materials.

また、本発明の半導体装置は発光表示装置に利用できる。発光表示装置が備える有機エレクトロルミネッセンス素子は、以下のいずれかの構成であっても良い。
(1)基板、陽極、および陰極をこの順に有し、基板側を光取出し面とする構成であり、エレクトライドの薄膜が、陽極と陰極の間に存在するか、または陰極を構成する。
(2)基板、陽極、および陰極をこの順に有し、陰極側を光取出し面とする構成であり、エレクトライドの薄膜が、陽極と陰極の間に存在するか、または陰極を構成する。
(3)基板、陰極、および陽極をこの順に有し、基板側を光取出し面とする構成であり、エレクトライドの薄膜が、陽極と陰極の間に存在するか、または陰極を構成する。
(4)基板、陰極、および陽極をこの順に有し、陽極側を光取出し面とする構成であり、エレクトライドの薄膜が、陽極と陰極の間に存在するか、または陰極を構成する。
The semiconductor device of the present invention can be used for a light emitting display device. The organic electroluminescence element included in the light emitting display device may have any of the following configurations.
(1) A substrate, an anode, and a cathode are provided in this order, and the substrate side is a light extraction surface. An electride thin film exists between the anode and the cathode, or constitutes a cathode.
(2) A substrate, an anode, and a cathode are provided in this order, and the cathode side is a light extraction surface, and a thin film of electride exists between the anode and the cathode, or constitutes the cathode.
(3) A substrate, a cathode, and an anode are provided in this order, and the substrate side is a light extraction surface, and an electride thin film exists between the anode and the cathode or constitutes the cathode.
(4) A substrate, a cathode, and an anode are provided in this order, and the anode side is a light extraction surface, and an electride thin film exists between the anode and the cathode or constitutes the cathode.

有機エレクトロルミネッセンス素子に含まれる「エレクトライドの薄膜」は、本発明における半導体装置に含まれる、「カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜」であっても良い。   The “electride thin film” included in the organic electroluminescence element may be “an amorphous oxide electride thin film including calcium atoms and aluminum atoms” included in the semiconductor device of the present invention.

また、有機エレクトロルミネッセンス素子は、陽極と陰極との間に、ホール注入層、ホール輸送層、発光層、電子輸送層、および電子注入層を順に有する構成であっても良い。ただし、ホール注入層、ホール輸送層、電子輸送層、および/または電子注入層は省略されても良い。エレクトライドの薄膜は、例えば電子注入層を構成することができる。電子注入層にエレクトライドの薄膜を利用する場合、発光層と電子注入層(エレクトライドの薄膜)の間には、金属酸化物で構成される電子輸送層が配置されてもよい。電子輸送層は、アモルファス、結晶質、またはアモルファスと結晶質の混合相の形態であってもよい。例えば、電子輸送層は、ZnO−SiO、In−SiO、SnO−SiO、ZnO、In−Ga−Zn−O、In−Zn−O、またはSnOで構成されても良い。 In addition, the organic electroluminescence element may have a configuration in which a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are sequentially provided between the anode and the cathode. However, the hole injection layer, the hole transport layer, the electron transport layer, and / or the electron injection layer may be omitted. The thin film of electride can constitute, for example, an electron injection layer. When an electride thin film is used for the electron injection layer, an electron transport layer made of a metal oxide may be disposed between the light emitting layer and the electron injection layer (electride thin film). The electron transport layer may be in the form of amorphous, crystalline, or a mixed phase of amorphous and crystalline. For example, the electron transport layer may be composed of ZnO—SiO 2 , In 2 O 3 —SiO 2 , SnO 2 —SiO 2 , ZnO, In—Ga—Zn—O, In—Zn—O, or SnO 2. good.

本発明は、例えば、電気光学装置のような各種電子デバイス等に使用される半導体装置等に適用することができる。例えば、テレビなどのディスプレイ、洗濯機や冷蔵庫などの電化製品、携帯電話やコンピュータなどの情報処理機器などの電子機器に用いることができる。また、本発明の半導体装置は、自動車や各種産業機器などが具備する電子機器にも用いることができる。   The present invention can be applied to, for example, a semiconductor device used in various electronic devices such as an electro-optical device. For example, it can be used for electronic devices such as displays such as televisions, electrical appliances such as washing machines and refrigerators, and information processing devices such as mobile phones and computers. The semiconductor device of the present invention can also be used for electronic devices included in automobiles and various industrial equipment.

1 従来の半導体装置
5 半導体層
10 基板
20 ソース電極
22 ドレイン電極
24 ゲート電極
30 ゲート絶縁層
70 非晶質酸化物のエレクトライド
72 溶媒(非晶質)
74 バイポーラロン
76 ケージ
78 電子(溶質)
100 第1の半導体装置
105 半導体層
110 基板
120 ソース電極
122 ドレイン電極
124 ゲート電極
130 ゲート絶縁層
150a、150b エレクトライドの薄膜
400、500、600 半導体装置
405、505、605 半導体層
410、510、610 基板
420、520、620 ソース電極
422、522、622 ドレイン電極
424、524、624 ゲート電極
430、530、630 ゲート絶縁層
450a、450b、550a、550b、650a、650b エレクトライドの薄膜
DESCRIPTION OF SYMBOLS 1 Conventional semiconductor device 5 Semiconductor layer 10 Substrate 20 Source electrode 22 Drain electrode 24 Gate electrode 30 Gate insulating layer 70 Electride of amorphous oxide 72 Solvent (amorphous)
74 Bipolaron 76 Cage 78 Electron (solute)
DESCRIPTION OF SYMBOLS 100 1st semiconductor device 105 Semiconductor layer 110 Substrate 120 Source electrode 122 Drain electrode 124 Gate electrode 130 Gate insulating layer 150a, 150b Electrode thin film 400, 500, 600 Semiconductor device 405, 505, 605 Semiconductor layer 410, 510, 610 Substrate 420, 520, 620 Source electrode 422, 522, 622 Drain electrode 424, 524, 624 Gate electrode 430, 530, 630 Gate insulating layer 450a, 450b, 550a, 550b, 650a, 650b Thin film of electride

Claims (15)

ソース電極、ドレイン電極、ゲート電極および半導体層を有する半導体装置であって、
前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を有することを特徴とする半導体装置。
A semiconductor device having a source electrode, a drain electrode, a gate electrode and a semiconductor layer,
A semiconductor device comprising an amorphous oxide thin film containing calcium atoms and aluminum atoms between one or both of the source electrode and the drain electrode and the semiconductor layer.
前記エレクトライドの薄膜において、アルミニウム原子とカルシウム原子のモル比(Ca/Al)は、0.3〜5.0の範囲である、請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein in the electride thin film, a molar ratio (Ca / Al) of aluminum atoms to calcium atoms is in a range of 0.3 to 5.0. 前記エレクトライドの薄膜は、2.0×1017cm−3以上の電子密度を有する、請求項1または2に記載の半導体装置。 The semiconductor device according to claim 1, wherein the thin film of electride has an electron density of 2.0 × 10 17 cm −3 or more. 前記エレクトライドの薄膜の厚さは、100nm以下である、請求項1乃至3のいずれか一つに記載の半導体装置。   4. The semiconductor device according to claim 1, wherein a thickness of the electride thin film is 100 nm or less. 5. 前記半導体層は、酸化物半導体または有機半導体を含む、請求項1乃至4のいずれか一つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor layer includes an oxide semiconductor or an organic semiconductor. 前記半導体層は、前記ソース電極と前記ゲート電極の間に配置され、または
前記半導体層は、前記ソース電極よりも前記ゲート電極から遠い側に配置される、請求項1乃至5のいずれか一つに記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the semiconductor layer is disposed between the source electrode and the gate electrode, or the semiconductor layer is disposed on a side farther from the gate electrode than the source electrode. A semiconductor device according to 1.
ソース電極、ドレイン電極、ゲート電極および半導体層を有する半導体装置の製造方法であって、
前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を形成するステップ
を有することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device having a source electrode, a drain electrode, a gate electrode and a semiconductor layer,
Forming a thin film of an amorphous oxide electride containing calcium atoms and aluminum atoms between one or both of the source electrode and the drain electrode and the semiconductor layer. Manufacturing method.
さらに、
(a)基板上に半導体層を形成するステップと、
(b)ソース電極およびドレイン電極を形成するステップと、
(c)ゲート電極を形成するステップと、
を有し、
前記(a)のステップと前記(b)のステップの間に、前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を形成するステップを実施する、請求項7に記載の製造方法。
further,
(A) forming a semiconductor layer on the substrate;
(B) forming a source electrode and a drain electrode;
(C) forming a gate electrode;
Have
Between the step (a) and the step (b), an amorphous oxide containing calcium atoms and aluminum atoms is interposed between one or both of the source electrode and the drain electrode and the semiconductor layer. The manufacturing method of Claim 7 which implements the step which forms the thin film of an electride.
さらに、
(a)基板上にソース電極およびドレイン電極を形成するステップと、
(b)半導体層を形成するステップと、
(c)ゲート電極を形成するステップと、
を有し、
前記(a)のステップと前記(b)のステップの間に、前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を形成するステップを実施する、請求項7に記載の製造方法。
further,
(A) forming a source electrode and a drain electrode on a substrate;
(B) forming a semiconductor layer;
(C) forming a gate electrode;
Have
Between the step (a) and the step (b), an amorphous oxide containing calcium atoms and aluminum atoms is interposed between one or both of the source electrode and the drain electrode and the semiconductor layer. The manufacturing method of Claim 7 which implements the step which forms the thin film of an electride.
さらに、
(a)基板上にゲート電極を形成するステップと、
(b)半導体層を形成するステップと、
(c)ソース電極およびドレイン電極を形成するステップと、
を有し、
前記(b)のステップと前記(c)のステップの間に、前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を形成するステップを実施する、請求項7に記載の製造方法。
further,
(A) forming a gate electrode on the substrate;
(B) forming a semiconductor layer;
(C) forming a source electrode and a drain electrode;
Have
Between the step (b) and the step (c), an amorphous oxide containing calcium atoms and aluminum atoms is interposed between one or both of the source electrode and the drain electrode and the semiconductor layer. The manufacturing method of Claim 7 which implements the step which forms the thin film of an electride.
さらに、
(a)基板上にゲート電極を形成するステップと、
(b)ソース電極およびドレイン電極を形成するステップと、
(c)半導体層を形成するステップと、
を有し、
前記(b)のステップと前記(c)のステップの間に、前記ソース電極および前記ドレイン電極の片方または双方と前記半導体層との間に、カルシウム原子およびアルミニウム原子を含む非晶質酸化物のエレクトライドの薄膜を形成するステップを実施する、請求項7に記載の製造方法。
further,
(A) forming a gate electrode on the substrate;
(B) forming a source electrode and a drain electrode;
(C) forming a semiconductor layer;
Have
Between the step (b) and the step (c), an amorphous oxide containing calcium atoms and aluminum atoms is interposed between one or both of the source electrode and the drain electrode and the semiconductor layer. The manufacturing method of Claim 7 which implements the step which forms the thin film of an electride.
前記エレクトライドの薄膜において、アルミニウム原子とカルシウム原子のモル比(Ca/Al)は、0.3〜5.0の範囲である、請求項7乃至11のいずれか一つに記載の製造方法。   The manufacturing method according to claim 7, wherein in the electride thin film, a molar ratio (Ca / Al) of an aluminum atom to a calcium atom is in a range of 0.3 to 5.0. 前記エレクトライドの薄膜は、2.0×1017cm−3以上の電子密度を有する、請求項7乃至12のいずれか一つに記載の製造方法。 13. The method according to claim 7, wherein the electride thin film has an electron density of 2.0 × 10 17 cm −3 or more. 前記エレクトライドの薄膜の厚さは、100nm以下である、請求項7乃至13のいずれか一つに記載の製造方法。   The manufacturing method according to any one of claims 7 to 13, wherein a thickness of the electride thin film is 100 nm or less. 前記半導体層は、酸化物半導体または有機半導体を含む、請求項7乃至14のいずれか一つに記載の製造方法。   The manufacturing method according to claim 7, wherein the semiconductor layer includes an oxide semiconductor or an organic semiconductor.
JP2013268344A 2013-05-28 2013-12-26 Semiconductor device and manufacturing method of semiconductor device Expired - Fee Related JP6149725B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013268344A JP6149725B2 (en) 2013-05-28 2013-12-26 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013112308 2013-05-28
JP2013112308 2013-05-28
JP2013138988 2013-07-02
JP2013138988 2013-07-02
JP2013268344A JP6149725B2 (en) 2013-05-28 2013-12-26 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2015029038A JP2015029038A (en) 2015-02-12
JP6149725B2 true JP6149725B2 (en) 2017-06-21

Family

ID=51988731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013268344A Expired - Fee Related JP6149725B2 (en) 2013-05-28 2013-12-26 Semiconductor device and manufacturing method of semiconductor device

Country Status (3)

Country Link
JP (1) JP6149725B2 (en)
TW (1) TW201507160A (en)
WO (1) WO2014192701A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070114A (en) * 2013-09-30 2015-04-13 エルジー ディスプレイ カンパニー リミテッド Thin film semiconductor device
JP6517535B2 (en) * 2015-02-25 2019-05-22 エルジー ディスプレイ カンパニー リミテッド Silicon-based thin film semiconductor device and method of manufacturing silicon-based thin film semiconductor device
JP6400515B2 (en) * 2015-03-24 2018-10-03 東芝メモリ株式会社 Semiconductor memory device and manufacturing method of semiconductor memory device
JP6589552B2 (en) * 2015-10-22 2019-10-16 富士通株式会社 Electronic device and method for manufacturing electronic device
WO2019026394A1 (en) * 2017-08-01 2019-02-07 株式会社ニコン Transistor production method and transistor
KR102634054B1 (en) * 2018-08-06 2024-02-06 삼성전자주식회사 Transistor including electride electrode
WO2023079877A1 (en) * 2021-11-08 2023-05-11 Agc株式会社 Oxide ion–conducting solid electrolyte

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327797A (en) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd Organic field effect transistor and its fabrication process
KR100918404B1 (en) * 2008-03-03 2009-09-24 삼성모바일디스플레이주식회사 Organic thin film transistor and a flat panel display employing the same
JP5106313B2 (en) * 2008-08-13 2012-12-26 独立行政法人科学技術振興機構 Method for forming ohmic junction to the surface of conductive element material comprising C12A7 electride
JP5429661B2 (en) * 2009-08-04 2014-02-26 株式会社豊田中央研究所 Method for manufacturing insulating film for electromagnetic element
JP5681062B2 (en) * 2011-08-19 2015-03-04 国立大学法人東京工業大学 C12A7 oxide melt or glass material having electrical conductivity and method for producing the same
CN104411860B (en) * 2012-06-20 2017-07-28 国立研究开发法人科学技术振兴机构 The manufacture method of the film of C12A7 electron compounds and the film of C12A7 electron compounds

Also Published As

Publication number Publication date
TW201507160A (en) 2015-02-16
WO2014192701A1 (en) 2014-12-04
JP2015029038A (en) 2015-02-12

Similar Documents

Publication Publication Date Title
JP6149725B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6296463B2 (en) Thin film transistor and manufacturing method thereof
JP6284157B2 (en) Organic electroluminescence device
JP6148311B2 (en) Electronic equipment
TW200845399A (en) Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
KR20130009640A (en) Semiconductor device
Le et al. Versatile solution‐processed organic–inorganic hybrid superlattices for ultraflexible and transparent high‐performance optoelectronic devices
JP2015076540A (en) Semiconductor element and diode
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
WO2015098225A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2018066483A1 (en) Semiconductor element
Upadhyay et al. Self-aligned amorphous indium-tin-zinc-oxide thin film transistors on polyimide foil
Zhou et al. High-performance and operationally stable organic thin-film transistors using bi-buffer layers with low-cost electrodes
JP6308583B2 (en) Thin film transistor, thin film transistor manufacturing method, and semiconductor device
WO2015115330A1 (en) Thin-film transistor, oxide semiconductor, and method for producing same
CN108660458B (en) Metal film etching liquid composition and conductive pattern forming method using the same
JP2015026703A (en) Photoelectric conversion element and imaging device
WO2014163116A1 (en) Organic electroluminescent device
Ni et al. Effective performance improvement based on dioctylbenzothienobenzothiophene/pentacene isotype organic heterojunction transistors
JP6087668B2 (en) Method for manufacturing semiconductor device
Ouyang et al. Aluminum-Modified Molybdenum Trioxide for Electron Injection in Inverted Organic Light-Emitting Diodes
KR101679585B1 (en) double layer for organic filed-effect transistors, organic filed-effect transistors thereof and manufacturing method thereof
Li et al. Low-temperature, high-mobility solution-processed p-channel thin-film transistors with semiconducting single-walled carbon nanotube/NiOx composites
JP2015103677A (en) Thin-film transistor and method of manufacturing the same
JP2015144154A (en) Thin-film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6149725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees