JP6147918B2

JP6147918B2 - 動的な回路基準値を使用するオンチップ電源発生器

Info

Publication number: JP6147918B2
Application number: JP2016513917A
Authority: JP
Inventors: コーエン，エアリアル; ロマク，ヨアヴ; コーエン，オメル; エイタン，ロ’イー
Original assignee: インテルコーポレイション; コーエン，エアリアル; ロマク，ヨアヴ; コーエン，オメル; エイタン，ロ’イー
Priority date: 2013-05-17
Filing date: 2013-09-27
Publication date: 2017-06-14
Anticipated expiration: 2033-09-27
Also published as: JP2016529573A; CN105308530A; EP2997433A4; DE112013006869B4; EP2997433B1; US20160054747A1; KR101903843B1; DE112013006869T5; KR20160043928A; US9857814B2; WO2014185949A1; CN105308530B; EP2997433A1

Description

本願は、２０１３年５月１７日に出願され、“ON-CHIP SUPPLY GENERATOR BASED ON DYNAMIC CIRCUIT REFERENCE”と表題が付けられた、対応する米国仮特許出願第61/824,924号に対する優先権を主張するとともに、それを参照により組み込む。

いくつかのアナログ回路は、１を超える電源入力を必要とする。通常、デジタル電源（例えば、たいていは１．０Ｖ）に加えて、追加のより高い電源が必要とされる。１．０Ｖデジタル電源に加えて、１．２５Ｖアナログ電源を必要とし得るアナログ回路の実例は、熱センサ回路である。ＳｏＣ（システムオンチップ）又はプロセッサチップがアナログ回路の数を減少させる傾向が一般的になっているので、ほとんどアナログ電圧源は入手可能ではない。アナログ回路の性能は、雑音のないアナログ電源に依存する。アナログ回路に雑音のないアナログ電源を提供する１つの方法は、そのアナログ回路に専用の電源バンプ（supply bump）を提供することであり、すなわち、各アナログ回路は、それ自身の専用のアナログ電源の供給源を有し得る。全ての単一のアナログコンポーネントに外部電源バンプを提供することは非常に高価になる。

本開示の実施例は、下記で与えられる詳細な説明から、そして本開示の各種の実施例の添付の図面から、より完全に理解されることになるが、しかしながら、それは本開示を特定の実施例に限定すると解釈されるべきでなく、それは説明及び理解のためだけのものである。

本開示の一実施例による、動的な基準値を使用する電源発生器のハイレベルの構造を例示する。本開示の一実施例による、動的な基準値を使用する熱センサのための電源発生器の構造を例示する。本開示の一実施例による、電源発生器のためのチャージポンプを例示する。本開示の一実施例による、低損失（ＬＤＯ）電圧調整器（ＶＲ）及び基準値発生器の構造を例示する。本開示の一実施例による、熱センサのための感知ステージ及びシグマ−デルタＡ／Ｄ変換器（ＳＤ−ＡＤＣ）の構造を例示する。本開示の一実施例による、ＳＤ−ＡＤＣの出力をフィルタ処理するためのロジックを例示する。本開示の一実施例による、基準電圧を較正するとともに温度を測定するための方法を例示する。本開示の一実施例による、熱センサ及び／又は位相ロックループに使用される動的な基準値を使用する電源発生器を有するシステムである。本開示の一実施例による、動的な基準値を使用する電源発生器を有するスマートデバイス又はコンピュータシステム又はＳｏＣ（システムオンチップ）である。

実施例は、比較的高い電力効率を有する、デジタル電源を使用してアナログ電圧を生成する装置を説明する。実施例の１つの技術的な効果は、それが、アナログ電源バンプの必要性を削減するか又は除去することである。一実施例において、動的な自己較正型（self-calibrated）バンドギャップ回路が、供給されるアナログ電圧における正確度を獲得するために使用される。実施例は、電源を負荷に対して調整するために動的な基準値を使用する電源発生器を説明する。一実施例において、デジタル電源（例えば１Ｖであり、ここでは同様に第１の電源と呼ばれる）は、より高い電源（例えば２．０Ｖであり、ここでは同様に第２の電源と呼ばれる）を生成するチャージポンプにより受け取られ、より高い電源は、その場合に、調整されたアナログ電源（例えば１．２５Ｖであり、ここでは同様に第３の電源と呼ばれる）を生成する電圧調整器により調整される。一実施例において、調整されたアナログ電源は、電圧感知ブロック、及び負荷（例えば、熱センサ、位相ロックループ（ＰＬＬ）、Ａ／Ｄ変換器（ＡＤＣ）など）に提供される。一実施例において、電圧調整器のための基準電圧は、電圧感知ブロック及び／又は負荷の状態を変更することに従って動的に調整される。

下記の実施例において、熱センサは、負荷と並列に結合された電圧感知ブロックとして使用される。他の実施例において、他のアナログ回路が電圧感知ブロックとして使用され得る。例えば、ＡＤＣが電圧感知ブロックとして使用され得る。一実施例において、専用のアナログ電源バンプの使用なしで非常に正確な（例えばプロセス変化、電圧変化、及び温度変化にわたって３％未満の変化）アナログ電源を獲得するために、動的な自己較正型（self-calibrated）バンドギャップ回路が使用される。一実施例において、電源発生器は、電圧感知ブロックがその目的のために機能することを可能にしながら電源を調整するフィードバック回路を形成するように、電圧感知ブロックの回路と十分に統合される。一実施例において、電源発生器は、熱センサ（すなわち電圧感知ブロック）に正確なアナログ電源を提供するための動的なバンドギャップ基準値を有する熱センサのシグマ−デルタＡ／Ｄ変換器（ＳＤ−ＡＤＣ）と統合されたスイッチキャパシタチャージポンプに基づいている。一実施例において、ＳＤ−ＡＤＣは、熱センサの感知ステージにより供給される動的なバンドギャップ電圧を有するそれ自身の電源（すなわち第３の電源）をサンプリングする。

下記の説明では、本開示の実施例のより完全な説明を提供するために、多数の詳細が論じられる。しかしながら、当業者には、本開示の実施例はこれらの特定の詳細なしで実施され得る、ということが明白であろう。他の場合において、本開示の実施例を不明瞭にすることを回避するために、周知の構造及び装置は、詳細に示されるよりむしろ、構成図の形式で示される。

実施例の対応する図面において、信号が線で表される点に注意が必要である。いくつかの線は、構造においてより本質的な信号経路を示すためにより太く、及び／又は、主要な情報の流れ方向を示すために１つ又は複数の先端に矢印を有し得る。そのような表示は限定することを意図していない。それどころか、それらの線は、回路又は論理ユニットのより簡単な理解を容易にするために、１つ又は複数の代表的な実施例に関連して使用される。設計の必要性又は性能により決定されたあらゆる描写された信号は、いずれの方向にも伝導し得る１つ又は複数の信号を実際に含み得るとともに、あらゆる適当なタイプの信号スキームにより実施され得る。

明細書の至る所で、そして請求項において、用語“接続される（connected）”は、いかなる中間の装置もなく接続されている物体の間の直接的な電気的接続を意味する。用語“結合される（coupled）”は、接続されている物体の間の直接的な電気的接続、又は、１つ若しくは複数の受動的若しくは能動的な中間の装置を通した非直接的な接続のうちいずれかを意味する。用語“回路”は、所望の機能を提供するために相互に協力するように配置される、１つ又は複数の受動的及び／又は能動的なコンポーネントを意味する。用語“信号”は、少なくとも１つの電流信号、電圧信号、又はデータ／クロック信号を意味する。“ａ”、“ａｎ”、及び“ｔｈｅ”の意味は、複数の言及を含む。“において（in）”の意味は、“において（in）”と“で（on）”の意味を含む。

用語“スケーリング（scaling）”は、一般的に、１つの製造技術から別の製造技術まで設計（図式及びレイアウト）を変更することを指す。用語“スケーリング”は、同様に、一般的に、同じ技術ノードの中でレイアウト及び装置を小型化することを指す。用語“スケーリング”は、同様に、別のパラメータ、例えば電源レベルと比較した信号周波数の調整（例えば減速）のことを指し得る。用語“実質的に（substantially）”、“近接した（close）”、“おおよそ（approximately）”、“近い（near）”、及び“約（about）”は、一般的に、目標値の＋／−２０％の中にあることを指す。

特に指定のない限り、共通の物体を説明するための順序の形容詞である“第１の”、“第２の”、“第３の”などの使用は、単に、同様の物体の異なる事例が言及されるということを示すとともに、時間的に、空間的に、ランキングで、又はあらゆる他の方法のいずれにおいても、そのように説明された物体が所定の順序でなければならない、と示唆することを意図していない。

実施例の目的のために、それらのトランジスタは、ドレイン端子、ソース端子、ゲート端子、及びバルク端子を含む金属酸化物半導体（ＭＯＳ）トランジスタである。トランジスタは、同様に、トライゲート及びＦｉｎＦｅｔトランジスタ、“Gate All Around Cylindrical”トランジスタ、又は、カーボンナノチューブ若しくはスピントロニクスデバイスのようなトランジスタの機能性を実行する他の装置を含む。ソース端子及びドレイン端子は、同じ端子であり得るとともに、ここでは互換的に使用され得る。当業者は、他のトランジスタ、例えばバイポーラ接合トランジスタ−ＢＪＴＰＮＰ／ＮＰＮ、ＢｉＣＭＯＳ、ＣＭＯＳ、ｅＦＦＴなどが、本開示の範囲からはずれずに使用され得る、ということを認識することになる。用語“ＭＮ”はｎタイプのトランジスタ（例えば、ＮＭＯＳ、ＮＰＮＢＪＴなど）を示し、用語“ＭＰ”はｐタイプのトランジスタ（例えば、ＰＭＯＳ、ＰＮＰＢＪＴなど）を示す。

図１は、本開示の一実施例による、動的な基準値を使用する電源発生器のハイレベルの構造１００を例示する。一実施例において、構造１００は、チャージポンプ１０１、電圧調整器１０２、基準値発生器１０３、及び電圧感知ブロック１０４（例えば、熱センサ、ＡＤＣなど）、そして、負荷１０５を備える。

一実施例において、チャージポンプ１０１は、第１の電源を受け取り、そして第１の電源を使用してより高い第２の電源を生成する。例えば、チャージポンプ１０１は、第１の電源として１Ｖの低いデジタル電源を受け取り、そして１．５Ｖ又は２．０Ｖのより高い調整されない第２の電源を生成するために、スイッチキャパシタを使用してその第１の電源をポンピングする。チャージポンプ１０１の代表的な実施例は、図３を参照して説明される。

図１を再度参照すると、一実施例において、電圧調整器１０２は、入力電源として第２の電源を受け取り、そして電圧感知ブロック１０４のために調整された第３の電源を生成する。一実施例において、電圧調整器１０２は、第３の電源を調整するために、基準電圧Ｖｒｅｆを第３の電源の分圧されたバージョン（version：変形）と比較する。一実施例において、電圧調整器１０２は、低損失（low dropout：ＬＤＯ）電圧調整器である。他の実施例では、他のタイプの電圧調整器が使用され得る。電圧調整器１０２の代表的な実施例は、図４を参照して説明される。

図１を再度参照すると、一実施例において、基準値発生器１０３は、Ｖｒｅｆ＿ｃｏｄｅに従って、Ｖｒｅｆを電圧調整器１０２に提供する。一実施例において、Ｖｒｅｆ＿ｃｏｄｅは、基準値発生器１０３の抵抗器（又はトランジスタ）の抵抗を調整するデジタルコードである。一実施例において、Ｖｒｅｆ＿ｃｏｄｅは、基準値発生器１０３の抵抗器（又はトランジスタ）の抵抗を制御するためのアナログ信号であり得る。一実施例において、Ｖｒｅｆ＿ｃｏｄｅは、動的なバンドギャップ電圧を有する第３の電源をサンプリングしたあとで、電圧感知ブロック１０４のＳＤ−ＡＤＣ（図示せず）により調整される。一実施例において、電圧感知ブロック１０４（たいていはアナログ回路である）は、正確な第３の電源を受け取り、そして第３の電源を調整するためのＶｒｅｆを調整するために、基準値発生器１０３にＶｒｅｆ＿ｃｏｄｅを提供する。

図２は、本開示の一実施例による、動的な基準値を使用する熱センサのための電源発生器の構造２００を例示する。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図２におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。

この実施例において、熱センサ２０１は、電圧感知ブロック１０４として使用される。一実施例において、電圧感知ブロック２０１は、感知ステージ２０２、ＳＤ−ＡＤＣ２０３、ロジック２０４、並びに、抵抗器Ｒｓｌ及びＲｓ２を有するサンプリング回路を備える。一実施例において、感知ステージ２０２は、電流源と、ダイオードの２つのセットとを備える。一実施例において、ダイオードの第１のセットは、Ｖｂｅｌ（すなわち、ベース−エミッタ間電圧）を提供し、ダイオードの第２のセットは、Ｖｂｅ２を提供する。この実施例において、感知ステージ２０２は、第３の電源を用いて動作する。一実施例において、ＶｂｅｌとＶｂｅ２との差異は、感知ステージ２０２のダイオードの温度を決定するために使用される。

一実施例において、サンプリング回路は、第３の電源の分圧された電圧であるＶｓａｍｐｌｅを提供するために、図示されたように、一緒に結合された抵抗器Ｒｓｌ及びＲｓ２を有する電圧分割器を含む。一実施例において、抵抗器Ｒｓｌ及びＲｓ２は、等しい抵抗値である。そのような実施例では、Ｖｓａｍｐｌｅは、第３の電源の半分になる。他の実施例では、Ｖｓａｍｐｌｅのレベルを調整するために抵抗器Ｒｓｌ及びＲｓ２の他の抵抗比率が使用され得る。一実施例において、抵抗器Ｒｓｌ及びＲｓ２のそれぞれは、有効又は無効にされることができる、複数のパラレル抵抗器である。一実施例において、抵抗器Ｒｓｌ及びＲｓ２は、トランジスタとして実施される。他の実施例において、抵抗器Ｒｓｌ及びＲｓ２は、複数の抵抗器、又は、トランジスタと複数の抵抗器の組み合わせとして実施されることができる。一実施例において、ＳＤ−ＡＤＣ２０３は、Ｖｓａｍｐｌｅを受け取り、そしてＶｂｅｌ及びＶｂｅ２を使用してＶｓａｍｐｌｅをサンプリングする。一実施例において、ＳＤ−ＡＤＣ２０３は、一次のシグマ−デルタ変調器を含む。一実施例において、ＳＤ−ＡＤＣ２０３は、二次のシグマ−デルタ変調器を含む。他の実施例では、より高次のＳＤ−ＡＤＣ２０３が使用され得る。一実施例において、ＳＤ−ＡＤＣ２０３は、時間インタリーブ方式ＡＤＣである。一実施例において、ＳＤ−ＡＤＣ２０３の出力は、ロジック２０４により受け取られるビットストリームである。

一実施例において、ロジック２０４はデジタルフィルタである。一実施例において、デジタルフィルタは、有限のインパルス応答（ＦＩＲ）フィルタ、無限のインパルス応答（ＩＩＲ）フィルタ、カスケード接続積分器櫛形（cascaded integrator-comb：ＣＩＣ）ローパスフィルタなどのうちの１つである。一実施例において、ロジック２０４は、ＣＩＣローパスフィルタの３つのステージを備える。一実施例において、ＣＩＣフィルタ構成は、６４又は２５６の設定可能なデシメーション比率を有している。一実施例において、ロジック２０４は、温度指示値（又は測定値）を生成する。一実施例において、ロジック２０４は、同様に、Ｖｒｅｆを調整するためのＶｒｅｆ＿ｃｏｄｅを生成する。一実施例において、ロジック２０４は、同様に、ＳＤ−ＡＤＣ２０３のための位相を生成する。一実施例において、ロジック２０４は、同様に、Ｖｒｅｆ及び第３の電源を較正するために、較正有限状態機械（calibration finite state machine：較正ＦＳＭ）を有する。ロジック２０４の一実施例は、図６を参照して説明される。較正ＦＳＭ状態図の一実施例は、図７を参照して説明される。

図２を再度参照すると、一実施例において、実質的なＶｂｇ（すなわち、動的なバンドギャップ基準電圧）は、動的な感知ステージ２０２を用いて作成される。一実施例において、ダイオードの２つのセットを流れる電流と、電圧Ｖｂｅ１及びΔＶｂｅ（すなわちＶｂｅ２−Ｖｂｅ１）とが測定される。Ｖｂｅ１（及びＶｂｅ２）は、絶対温度に対して相補的（complementary to absolute temperature：ＣＴＡＴ）で、ΔＶｂｅは、絶対温度と比例（proportional to absolute temperature：ＰＴＡＴ）する。この実施例では、実質的なＶｂｇは、Ｖｂｅ＋α＊ΔＶｂｅとして表され、ここで、αは一定の乗数（例えば、１６）であり、実質的なＶｂｇは温度における変化に対して実質的に一定である。

順方向活性領域におけるバイポーラトランジスタ（又はＰＮ接合型ダイオード）のベース−エミッタ間電圧は、下記の周知の対数方程式により示されることができる。

ここで、ｋはボルツマン定数であり、ｑは電子電荷であり、Ｔは絶対温度であり、Ｉ_ｓはトランジスタの飽和電流であり、Ｉ_ｂｉａｓは、バイアス回路により決定されたトランジスタのコレクタ電流である。飽和電流Ｉ_ｓの強い温度依存性の結果、ベース−エミッタ間電圧は、例えば約２ｍＶ／℃の負の温度係数を有している。正確な値は、Ｉ_ｓ及びＩ_ｂｉａｓの絶対値によって変わる。０Ｋ（ゼロケルビン）に対するＶｂｅの外挿値は、シリコンバンドギャップエネルギーに関連している。この電圧は、Ｉ_ｓ及びＩ_ｂｉａｓの絶対値と無関係である。

一実施例において、バンドギャップ基準値は、ＳＤ−ＡＤＣ２０３の基準電圧として使用されることができる。一実施例において、実質的なＶｂｇ（又は、動的な基準電圧）は、温度に依存しない電圧である実質的なＶｂｇを獲得するために、ΔＶｂｅの増幅されたバージョンをＶｂｅに加えることにより生成される。実質的なＶｂｇは下記のように表されることができる。

Ｖ_ＲＥＦ＝Ｖ_ＢＥ＋α・ΔＶ_ＢＥ

一実施例において、ＳＤ−ＡＤＣ２０３は、α＊ΔＶｂｅと実質的なＶｂｇの比率を、デジタル温度を含むように変換し（すなわち、ロジック２０４の出力）、それは下記のように表されることができる。

一実施例において、ＳＤ−ＡＤＣ２０３は、下記のようにＶｓａｍｐｌｅを変換する。

Ｄｏｕｔ＝Ｖｓａｍｐｌｅ／（Ｖ_ＢＥ＋αΔＶ_ＢＥ）

図３は、本開示の一実施例による、電源発生器のためのチャージポンプ３００を例示する。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図３におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。

一実施例において、チャージポンプ３００（例えば、１０１）は、スイッチングキャパシタＣ１及びＣ２、交差結合されたｎタイプトランジスタＭＮ１及びＭＮ２、交差結合されたｐタイプトランジスタＭＰ１及びＭＰ２、並びに、クロックバッファであるバッファ１及びバッファ２を備える。一実施例において、クロックバッファ１は、クロック信号Ｃｌｋを受け取り、そしてバッファされたバージョンＣｌｋ＿ｄを生成する。一実施例において、クロックバッファ２は、Ｃｌｋ信号の反転、すなわちＣｌｋｂを受け取り、そしてそのバッファされたバージョンＣｌｋｂ＿ｄを生成する。一実施例において、Ｃｌｋ＿ｄは、キャパシタＣ１の一方の端部により受け取られる。一実施例において、キャパシタＣ１の他方の端部（すなわち、ノードｎ１）は、ＭＮ１のソース端子及びＭＮ２のゲート端子と結合される。一実施例において、ＭＮ１及びＭＮ２のドレイン端子は、第１の電源と結合される。

一実施例において、Ｃｌｋｂ＿ｄは、キャパシタＣ２の一方の端部により受け取られる。一実施例において、キャパシタＣ２の他方の端部（すなわち、ノードｎ２）は、ＭＮ２のソース端子及びＭＮ１のゲート端子と結合される。一実施例において、ＭＮ２のソース端子（すなわち、ノードｎ２）は、ＭＰ１のソース／ドレイン端子及びＭＰ２のゲート端子と結合される。一実施例において、キャパシタＣ１（それはＣｌｋ＿ｄを受け取る）は、ＭＰ２のソース／ドレイン端子及びＭＰ１のゲート端子と結合される。一実施例において、ＭＰ１及びＭＰ２のドレイン／ソース端子は、第２の電源を提供するように結合される。一実施例において、常に、キャパシタのうちの１つは、低電圧（例えば、０Ｖ）である一方の端子と、より高い電圧（例えば、１Ｖ）であるもう一方の端子を有する。一実施例において、トランジスタＭＰ１及びＭＰ２は、第２の電源を作成するために、電荷を出力ノードに伝播する。

図４は、本開示の一実施例による、低損失（ＬＤＯ）電圧調整器（ＶＲ）及び基準値発生器の構造４００を例示する。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図４におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。

一実施例において、構造４００は、基準値発生器４０１（例えば、図１の１０３）、及びＬＤＯＶＲ４０２（例えば、図１の１０２）を備える。一実施例において、基準値発生器４０１は、第１の電源をＶｒｅｆに分割する電圧分割器を含み、ここで、Ｖｒｅｆは、Ｖｒｅｆ＿ｃｏｄｅにより調整可能である。一実施例において、電圧分割器は、抵抗器Ｒ２の一方の端子が第１の電源に結合され、そして抵抗器Ｒ２の他方の端部がＶｒｅｆ及び抵抗器Ｒ３の端子に結合されるように、一緒に直列に結合された抵抗器Ｒ２及びＲ３を備える。一実施例において、グランドに結合されたもう一方の端子を有する抵抗器Ｒ３は、Ｒ３を通る対角線の矢印により示された可変抵抗を有している。一実施例において、抵抗器Ｒ３は、Ｖｒｅｆ＿ｃｏｄｅに従って有効又は無効にされることができる複数の並列の抵抗器である。一実施例において、抵抗器Ｒ０〜Ｒ３は、トランジスタとして実施される。他の実施例において、抵抗器Ｒ０〜Ｒ３は、複数の抵抗器、又は、トランジスタと複数の抵抗器の組み合わせとして実施されることができる。

一実施例において、ＬＤＯＶＲ４０２は、Ｖｒｅｆをノードｎ１上の電圧と比較する比較器（又は、増幅器）４０３を備え、ここで、ノードｎ１上の電圧は比較器４０３の出力の分割された電圧である。一実施例において、増幅器４０３は、第２の電源により電力を供給される。一実施例において、増幅器４０３の出力は、電圧感知ブロック１０４に提供される第３の電源である。一実施例において、ノードｎ１上の電圧は、電圧分割器を形成するように直列に結合された抵抗器Ｒ１から得られる。一実施例において、電圧感知ブロック１０４がＶｒｅｆ＿ｃｏｄｅを調整する場合、言い換えるとＶｒｅｆを調整する場合に、比較器４０３は第３の電源を調整する。実施例は、ＬＤＯＶＲのあらゆる特定の設計に限定されない。ＬＤＯＶＲの他の既知の実装例が、ＬＤＯＶＲ４０２のために使用され得る。

図５は、一実施例による、電圧感知ブロックのための感知ステージ５０１及びシグマ−デルタＡ／Ｄ変換器（ＳＤ−ＡＤＣ）５０２の構造５００を例示する。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図５におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。

一実施例において、感知ステージ５０１は、第１の電流源ｃｓ１、第２の電流源ｃｓ２、ダイオードの第１のセットＤ１、及びダイオードの第２のセットＤ２を備える。一実施例において、第１の電流源ｃｓ１は、第２の電流源ｃｓ２により生成される電流とは違った僅かな電流を生成する。例えば、ｃｓ１は、ｃｓ２のｌ／８の電流を発生させる。一実施例において、Ｖｂｅ１及びＶｂｅ２がＳＤ−ＡＤＣ５０２に提供される。

一実施例において、感知ステージ５０１は、ダイオードＤ１及びＤ２のジャンクション温度を、絶対温度に比例する（ＰＴＡＴ）電圧に変換する。一実施例において、ダイオードＤ１及びＤ２は、ダイオードの整合ペア（matched pair）を形成する。一実施例において、ｃｓ１及びｃｓ２は、制御された電流比率（例えば、３．５、４、５、６、７、及び８）を有する電流ミラーとして実施される。一実施例において、ミラー電流の絶対値は、外部の抵抗器又は内部の抵抗器のいずれかにより制御され、そして抵抗器の値により分割された基準電圧に実質的に匹敵する。一実施例において、絶対電流（absolute current）は、それが熱センサ素子としてのダイオードの性能に影響を及ぼすダイオード内部の電流密度に影響を及ぼすので、制御された値であるように設計されている。一実施例において、電流ミラーは、Ｒｏｕｔ（すなわち、感知ステージ５０１の出力インピーダンス）を増やすために、利得増強配置（すなわち、調整されたカスコード）を有し、したがって、それらの電流を更に安定させる。

一実施例において、比率電流（ratio current）は、９つの同じ電流源を利用することにより、そして右側のダイオード（すなわち、ダイオードＤ２）か又は左側のダイオード（すなわち、ダイオードＤ１）のいずれかに対する電流の異なるサブセットを切り替えることにより、実現される。一実施例において、不整合に対して弾力的な正確な電流比率を獲得するために、ダイナミックエレメントマッチング（Dynamic Element Matching：ＤＥＭ）が使用される。一実施例において、ＤＥＭ手段は、感知ダイオードに対する９つ電流源の接続を周期的に回転させ、そして電流ミラーの電流値を時間平均化することにより実現される。

一実施例において、感知ステージ５０１は、同様に、ダイオードの不整合を克服するために、チョッピング（chopping）を使用する。例えば、電流比率（例えば、８：１）を選択したあとで、電流源ｃｓ１及びｃｓ２は、同様に、逆の順序（例えば、１：８）でダイオードＤ１及びＤ２に接続されることができ、したがって、ΔＶ_ＢＥの符号を変える。逆の順序で電流源を結合することにより、搬送波周波数上の信号は効果的に変調され、それはＳＤ−ＡＤＣ５０２によりあとで復調される。一実施例において、チョッピング周波数は、ＳＤ−ＡＤＣ５０２のサンプリング周波数と同じであり、したがって復調はＤＣに戻る。

一実施例において、ＳＤ−ＡＤＣ５０２は、ロジック５０３、利得ステージ５０４、加算器５０５、積分器５０６、比較器５０７、インバータ５０８、スイッチＳ１及びＳ２、並びに、加算器５０９を備える。一実施例において、ロジック５０３は、ΔＶ_ＢＥを生成するために、入力Ｖｂｅ１及びＶｂｅ２を受け取り、Ｖｂｅ１とＶｂｅ２との間の差異を判定する。一実施例において、ΔＶ_ＢＥは、利得αを有する利得ステージ５０４により増幅される。一実施例において、スイッチＳ１及びＳ２は、ビットストリームであるＳＤ−ＡＤＣ５０２の出力により制御される。

一実施例において、加算器５０９は、順番にスイッチＳ１を経由して加算器５０５に提供される出力を提供するために、Ｖｂｅ１、α＊ΔＶ_ＢＥ、及び−Ｖｓａｍｐｌｅを合計する。一実施例において、スイッチは、加算器５０９からの合計値とＶｓａｍｐｌｅを交互に結合する（スイッチＳ１及びＳ２の交互スイッチングにより引き起こされる）。αの適切な選択は、分母におけるＶ_ＢＥのＣＴＡＴの振る舞いとΔＶ_ＢＥのＰＴＡＴの振る舞いを調和させることができ、ＳＤ−ＡＤＣ５０２自身の中で実質的なＶｂｇを達成する。この実施例では、前述の特性は、熱センサにおいて、感知経路からバンドギャップを省略するために使用される（すなわち、その代りに感知ステージに既に埋め込まれている自然の“バンドギャップ”を利用する）。

一実施例において、加算器５０５の出力は、積分器５０６により積分される。一実施例において、積分器５０６の出力は、クロック信号Ｃｌｋによりクロック制御される（clocked）クロック動作比較器（clocked comparator）５０７により受け取られる。一実施例において、比較器５０７の出力は、出力ビットストリームであり、次にロジック２０４によりフィルタ処理される。一実施例において、ビットストリームは、インバータ５０８により反転される。この実施例では、ビットストリーム及びその反転されたバージョンは、スイッチＳ１及びＳ２を制御するために使用される。

一実施例において、ＳＤ−ＡＤＣ５０２は、２次で、１ビットの、スイッチドキャパシタベースの設計である。少ない帯域幅アプリケーションを有する実施例に関して、オーバサンプリング比（over-sampling ratio：ＯＳＲ）は、ＳＤ−ＡＤＣ５０２の分解能を制限しないように、十分に高いかもしれない。２次のＳＤ−ＡＤＣ５０２は、高次の変調器の安定性の問題を減少させることができるとともに、アイドルトーンの生成を減少させる。２次のＳＤ−ＡＤＣ５０２は、同様に、ＯＳＲに対する、したがって積分器の増幅器の利得に対する要求を削減する。一実施例において、積分器パラメータ（利得）は、連続時間変調器（continuous time modulator）におけるＲＣコンポーネントの絶対値より正確であるキャパシタの比率によって定義される。一実施例において、共通モード妨害に起因する電源雑音及び他の歪みを削減するために、十分な差動の接続形態がＳＤ−ＡＤＣ５０２のために使用される。

一実施例において、ＳＤ−ＡＤＣ５０２の第２のステージは、主に量子化誤差に影響を与え、したがってＡＤＣの本質的な伝達関数を変更しない。基準値ベースのシグマ−デルタに、どのように電圧比（ΔＶ_ＢＥ／Ｖ_ＢＧ）がコンバータにより平均デューティ比（又は‘１’の密度比）に変換されるかを示すチャージバランスの計算が適用される。

図６は、一実施例による、ＳＤ−ＡＤＣの出力をフィルタ処理するためのロジック６００を例示する。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図６におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。一実施例において、ロジック６００は、ＣＩＣローパスフィルタであり、そして遅延ステージ６０１、加算器６０２及び６０３、並びに、遅延ステージ６０４を備える。一実施例において、ＳＤ−ＡＤＣ２０３からのビットストリーム（すなわち、ｘ［ｎ］、ここで‘ｎ’はビットの数である）は、遅延ステージ６０１及び加算器６０２により受け取られる。遅延ステージ６０１及び加算器６０２の出力は、次に、最後のフィルタ処理された出力ｙ［ｎ］を生成するために、ｙ［ｎ−ｌ］に加えられる。

図７は、一実施例による、基準電圧を較正するとともに温度を測定するための方法７００を例示する。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図７におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。

図７を参照してフローチャートにおけるブロックが特定の順序で示されるが、動作の順序は変更されることができる。したがって、例示された実施例は、異なる順序で実行されることができるとともに、いくつかの動作／ブロックは、並列に実行され得る。図７においてリストされるブロック及び／又は動作のいくつかは、特定の実施例に従って任意である。提示されたブロックの番号付けは、明確にするためであり、様々なブロックが発生しなければならない動作の順序を指示することを意図していない。さらに、様々なフローが提供する動作は、様々な組み合わせにおいて利用され得る。

一実施例において、ブロック７０１で、基準値発生器１０３は、電圧調整器１０２のために基準電圧Ｖｒｅｆを較正する。電圧調整器１０２により生成される第３の電源は、矢印７０４により示されるように、ＳＤ−ＡＤＣ２０３に提供される。一実施例において、ＳＤ−ＡＤＣ２０３は、電圧調整器１０２により生成される第３の電源をサンプリングする。例えば、ＳＤ−ＡＤＣ２０３は、Ｖｂｅ１（及び／又はＶｂｅ２）により第３の電源をサンプリングするために使用されるＶｓａｍｐｌｅを生成するために、抵抗器Ｒｓ１及びＲｓ２を使用して第３の電源を分圧する。一実施例において、ＳＤ−ＡＤＣ２０３は、第３の電源が正確であるかどうかを判定するために、サンプリングされた電源を目標電圧と比較する。もし第３の電源が正確ではないならば、矢印７０６により示されるように、処理はブロック７０１に戻る。そうでなければ、矢印７０５により示されるように、処理はブロック７０３に進む。

一実施例において、サンプリングされた電源が正確ではない限り、ブロック７０１におけるＶｒｅｆを較正する処理が繰り返される。ブロック７０３で、ＳＤ−ＡＤＣ２０３は、サンプリングされた電源の目標電圧との比較に応答して、ダイオードＤ１（及び／又はＤ２）の温度をサンプリングする。一実施例において、矢印７０７により示されるように、温度サンプリングは、連続して、及び／又は、定期的に発生する。一実施例において、矢印７０８により示されるように、所定数のクロックサイクルのあとで、処理はブロック７０２に進み、第３の電源は、正確度についてチェックするために再度サンプリングされる。一実施例において、所定数のサイクルは、１００００サイクルであり得る。他の実施例では、他のサイクル数が使用され得る。一実施例において、サンプリングされた電源が正確ではない場合、サンプリングされた電源を較正する処理が繰り返される。

図８は、本開示の一実施例による、熱センサ及び／又は位相ロックループ（ＰＬＬ）に使用される動的な基準値を使用する電源発生器を有するシステム８００である。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図８におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。

一実施例において、システム８００は、構造１００を参照して論じられた電源発生器及び電圧感知ブロックのペアを備える。一実施例において、システム８００は、ダイ上の（すなわち、プロセッサ８０１の内部の）電源発生器と電圧感知ブロックのペアを有するプロセッサ８０１を備える。一実施例において、システム８００は、同様に、外部の（すなわち、プロセッサ８０１の外部にある）電源発生器８０２ａ及び電圧感知ブロック８０２ｂのペアを備える。この実例では、電圧感知ブロック８０２ｂは、熱センサ（例えば、電圧感知ブロック１０４）である。一実施例において、ダイ上の電源発生器及び電圧感知ブロックのペアは、電源発生器８０４ａ及び熱センサ８０４ｂのペア、電源発生器８０５ａ及びＰＬＬ（又はＡＤＣ）８０５ｂのペア、電源発生器８０６ａ及び熱センサ８０６ｂのペアを含む。熱センサ８０６ｂの実例において、感知ステージ２０２のダイオードＤ１及び／又はＤ２は、ダイの遠隔位置の温度を感知するために、ダイ内部で遠く離れて配置される（例えば、遠隔ダイオード８０７）。

図９は、本開示の一実施例による、動的な基準値を使用する電源発生器を有するスマートデバイス又はコンピュータシステム又はＳｏＣ（システムオンチップ）１６００である。あらゆる他の図面の要素と同じ参照符号（又は名前）を有する図９におけるそれらの要素は、説明された方法と同じあらゆる方法で動作又は機能し得るが、しかしそのようなものに限定されない、ということが指摘される。

図９は、平面インタフェースコネクタが使用されるであろう移動機の実施例の構成図を例示する。一実施例において、コンピューティング装置１６００は、計算タブレット、携帯電話又はスマートフォン、無線機器対応の電子読み取り機、又は他の無線移動機のような携帯型のコンピューティング装置を表す。特定のコンポーネントが概して示されるとともに、そのような装置の全てのコンポーネントがコンピューティング装置１６００において必ずしも示されるとは限らない、ということが理解されることになる。

一実施例において、コンピューティング装置１６００は、論じられた実施例を参照して説明された動的な基準値を使用する電源発生器を有する第１のプロセッサ１６１０を含む。コンピューティング装置１６００の他のブロックは、同様に、実施例を参照して説明された動的な基準値を使用する電源発生器を有する装置を含む。本開示の各種の実施例は、同様に、無線インタフェースのような１６７０内部にネットワークインタフェースを備えることができ、したがって、システム実施例は、無線装置、例えば携帯電話又は携帯情報端末又はウェアラブル機器に組み込まれることができる。

一実施例において、プロセッサ１６１０（及び／又はプロセッサ１６９０）は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス、又は他の処理手段のような、１つ又は複数の物理的装置を含むことができる。プロセッサ１６９０は、任意であり得る。実施例が２つのプロセッサを示す一方、単一のプロセッサ、又は２つを超えるプロセッサが使用され得る。プロセッサ１６１０により実行される処理動作は、アプリケーション及び／又は装置機能が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。処理動作は、人間のユーザ又は他の装置によるＩ／Ｏ（入力／出力）と関係がある動作、電源管理と関係がある動作、及び／又は、コンピューティング装置１６００を別の装置に接続することと関係がある動作を含む。処理動作は、同様に、オーディオＩ／Ｏ及び／又はディスプレイＩ／Ｏと関係がある動作を含む。

一実施例において、コンピューティング装置１６００は、オーディオサブシステム１６２０を含み、それは、オーディオ機能をコンピューティング装置に提供することと関連付けられたハードウェア（例えば、オーディオ機材及びオーディオ回路）コンポーネント、並びにソフトウェア（例えば、ドライバ、コーデックなど）コンポーネントを表す。オーディオ機能は、マイクロフォン入力と同様に、スピーカ及び／又はヘッドホン出力を含むことができる。そのような機能のための装置は、コンピューティング装置１６００に統合されることができるか、又は、コンピューティング装置１６００に接続されることができる。一実施例において、ユーザは、プロセッサ１６１０により受け取られて処理されるオーディオ命令を与えることにより、コンピューティング装置１６００と対話する。

ディスプレイサブシステム１６３０は、コンピューティング装置１６００と対話するために、ユーザに対して視覚及び／又は触覚の表示を提供するハードウェア（例えば、表示装置）コンポーネント、及びソフトウェア（例えば、ドライバ）コンポーネントを表す。ディスプレイサブシステム１６３０は、ディスプレイインタフェース１６３２を含み、それは表示をユーザに提供するために使用される特定のスクリーン又はハードウェア装置を含む。一実施例において、ディスプレイインタフェース１６３２は、表示に関係した少なくともいくつかの処理を実行するために、プロセッサ１６１０とは別のロジックを含む。一実施例において、ディスプレイサブシステム１６３０は、ユーザに対する出力と入力の両方を提供するタッチスクリーン（又はタッチパッド）装置を含む。

Ｉ／Ｏ制御器１６４０は、ユーザとの対話に関係したハードウェア装置及びソフトウェアコンポーネントを表す。Ｉ／Ｏ制御器１６４０は、オーディオサブシステム１６２０及び／又はディスプレイサブシステム１６３０の一部であるハードウェアを管理するように動作可能である。さらに、Ｉ／Ｏ制御器１６４０は、コンピューティング装置１６００につながり、それを通してユーザがシステムと対話することになる追加の装置のための接続ポイントを例示する。例えば、コンピューティング装置１６００に取り付けられることができる装置は、マイクロフォン装置、スピーカ若しくはステレオシステム、ビデオシステム若しくは他の表示装置、キーボード若しくはキーパッド装置、又は、カードリーダ若しくは他の装置のような特定のアプリケーションによる使用のための他のＩ／Ｏ装置を含むであろう。

上記で言及されたように、Ｉ／Ｏ制御器１６４０は、オーディオサブシステム１６２０及び／又はディスプレイサブシステム１６３０と相互に作用し得る。例えば、マイクロフォン又は他のオーディオ装置を通じての入力は、コンピューティング装置１６００の１つ又は複数のアプリケーション又は機能のための入力又は命令を提供することができる。さらに、ディスプレイ出力の代わりに、又はディスプレイ出力に追加して、オーディオ出力が提供されることができる。別の実例では、もしディスプレイサブシステム１６３０がタッチスクリーンを含むならば、表示装置は、同様に、Ｉ／Ｏ制御器１６４０により少なくとも部分的に管理されることができる入力装置の機能を果たす。Ｉ／Ｏ制御器１６４０により管理されるＩ／Ｏ機能を提供するために、コンピューティング装置１６００には、同様に、追加のボタン又はスイッチがあり得る。

一実施例において、Ｉ／Ｏ制御器１６４０は、加速度計、カメラ、光センサ若しくは他の環境センサのような装置、又は、コンピューティング装置１６００に含まれることができる他のハードウェアを管理する。（雑音に関してフィルタ処理を行うこと、輝度検出のためにディスプレイを調整すること、カメラに対してフラッシュを適用すること、又は他の特徴のような）システムの動作に影響を与えるためにシステムに環境上の入力を行うことと同様に、入力は、直接的なユーザ対話の一部分とすることができる。

一実施例において、コンピューティング装置１６００は、バッテリ電力使用、バッテリの充電、及び省電力動作に関連する特徴を管理する電源管理１６５０を含む。メモリサブシステム１６６０は、情報をコンピューティング装置１６００に保存するためのメモリ装置を含む。メモリは、不揮発性（メモリ装置に対する電力が中断され場合に状態が変わらない）及び／又は揮発性（メモリ装置に対する電力が中断され場合に状態が不定になる）のメモリ装置を含むことができる。メモリサブシステム１６６０は、（長期にわたるか、もしくは一時的であるかどうかに拘らず）コンピューティング装置１６００のアプリケーション及び機能の実行に関係したシステムデータと同様に、アプリケーションデータ、ユーザデータ、音楽、写真、文書、又は他のデータを保存することができる。

実施例の要素は、同様に、コンピュータ実行可能命令（例えば、ここで論じられたあらゆる他の処理を実施するための命令）を保存するための機械読み取り可能媒体（例えば、メモリ１６６０）として提供される。機械読み取り可能媒体（例えば、メモリ１６６０）は、フラッシュメモリ、光ディスク、ＣＤ−ＲＯＭ、ＤＶＤＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気若しくは光カード、相変化メモリ（ＰＣＭ）、又は、電子命令若しくはコンピュータ実行可能命令を保存することに適当な他のタイプの機械読み取り可能媒体を含み得るが、しかしそれに限定されない。例えば、本開示の実施例は、通信リンク（例えば、モデム又はネットワーク接続）を通して、データ信号として、リモートコンピュータ（例えば、サーバ）から要求したコンピュータ（例えば、クライアント）に転送され得るコンピュータプログラム（例えば、ＢＩＯＳ）としてダウンロードされ得る。

接続性１６７０は、コンピューティング装置１６００が外部装置と通信することを可能にするために、ハードウェア装置（例えば、無線及び／又は有線コネクタ、並びに通信ハードウェア）、及びソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。コンピューティング装置１６００は、ヘッドホン、プリンタ、又は他の装置のような周辺装置に加えて、他のコンピューティング装置、無線アクセスポイント、又は基地局のような別個の装置であり得る。

接続性１６７０は、複数の異なるタイプの接続性を含むことができる。一般化するために、コンピューティング装置１６００は、セルラの接続性１６７２、及び無線の接続性１６７４とともに例示される。セルラの接続性１６７２は、一般に、ＧＳＭ（登録商標）（汎欧州デジタル移動電話方式）若しくは変形物若しくは派生物、ＣＤＭＡ（符号分割多元接続）若しくは変形物若しくは派生物、ＴＤＭ（時分割多重化）若しくは変形物若しくは派生物、又は他のセルラサービス標準を通して提供されるような、無線キャリアにより提供されるセルラネットワークの接続性のことを指す。無線の接続性（又は無線インタフェース）１６７４は、セルラではない無線の接続性のことを指すとともに、（ブルートゥース、ニアフィールドなどのような）パーソナルエリアネットワーク、（Ｗｉ−Ｆｉのような）ローカルエリアネットワーク、及び／若しくは（ＷｉＭａｘのような）ワイドエリアネットワーク、又は、他の無線通信を含むことができる。

周辺接続１６８０は、周辺接続を実行するためのソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）だけでなく、ハードウェアインタフェース及びコネクタを含む。コンピューティング装置１６００は、コンピューティング装置１６００に接続される周辺装置（１６８４）を有するばかりでなく、他のコンピューティング装置に対する周辺装置（１６８２）であり得る、ということが理解されることになる。コンピューティング装置１６００は、コンピューティング装置１６００上の内容物を管理する（例えば、ダウンロードする及び／又はアップロードする、変更する、同期する）ことのような目的のために他のコンピューティング装置に接続するための“ドッキング”コネクタを一般に有している。さらに、ドッキングコネクタは、コンピューティング装置１６００が例えば視聴覚システム又は他のシステムに出力される内容物を制御することを可能にする特定の周辺装置に、コンピューティング装置１６００が接続することを可能にすることができる。

独自仕様のドッキングコネクタ又は他の独自仕様の接続ハードウェアに加えて、コンピューティング装置１６００は、一般的な又は標準ベースのコネクタを通して周辺接続１６８０を実行することができる。一般的なタイプは、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（それは多くの異なるハードウェアインタフェースのうちのどれでも含むことができる）、ミニディスプレイポート（MiniDisplayPort：ＭＤＰ）を含むディスプレイポート、高精細度マルチメディアインターフェース（High Definition Multimedia Interface：ＨＤＭＩ）、ファイヤーワイヤ（Fire wire）、又は他のタイプを含むことができる。

「実施例」、「一実施例」、「いくつかの実施例」、又は「他の実施例」に対する明細書における参照は、実施例に関連して説明された特定の特徴、構造、又は特性が、少なくともいくつかの実施例に含まれているが、しかし必ずしも全ての実施例に含まれているとは限らないことを意味する。「実施例」、「一実施例」、又は「いくつかの実施例」の様々な出現は、必ずしも全て同じ実施例を参照しているとは限らない。明細書で、ある構成要素、特徴、構造、又は特性を、「含まれ得る（ｍａｙ）」、「含まれる場合がある（ｍｉｇｈｔ）」、又は「含まれることもあり得る（ｃｏｕｌｄ）」と記載している場合には、その特定の構成要素、特徴、構造、又は特性は、必ずしも含まれている必要がない。明細書又は特許請求の範囲が単数の要素に言及する場合、それはその要素が一つだけあることを意味していない。明細書又は特許請求の範囲が「さらなる」要素に言及する場合、それはそのさらなる要素が二つ以上あることを排除しない。

さらに、特定の特徴、構造、機能、又は特性は、１つ又は複数の実施例において、あらゆる適切な方法で結合され得る。例えば、２つの実施例に関連付けられた特定の特徴、構造、機能、又は特性が相互に排他的ではない場合、第１の実施例は第２の実施例と結合され得る。

本開示が、それについて特定の実施例と共に説明された一方、前述の説明に照らして、そのような実施例の多くの代替物、修正物、及び変形物が、当業者には明白であろう。例えば、他のメモリ構造、例えばダイナミックＲＡＭ（ＤＲＡＭ）は、論じられた実施例を使用し得る。本開示の実施例は、添付の請求項の広い範囲に含まれるように、全てのそのような代替物、修正物、及び変形物を包含することを意図している。

さらに、集積回路（ＩＣ）チップ及び他の構成要素に対する周知の電力接続／グランド接続は、図解及び討論の簡単化のために、そして本開示を不明瞭にしないために、提示された図面の中に示されるとは限らない。さらに、配置は、本開示を不明瞭にすることを回避するために、そして、同様に、そのような構成図の配置の実装に関しての詳細は、本開示が実装されるべきプラットフォームに非常に依存している（すなわちそのような詳細は十分に当業者の範囲内にあるべきである）という事実を考慮した結果、構成図の形式で示され得る。特定の詳細（例えば、回路）が本開示の実例の実施例を記述するために説明される場合に、本開示は、これらの特定の詳細なしで、又はこれらの特定の詳細の変形によって、実施されることができる、ということが当業者には明白であるべきである。説明は、したがって、限定的である代わりに、実例となると見なされるべきである。

下記の実例は、更なる実施例と関係がある。実例における詳細は、１つ又は複数の実施例におけるどこにでも使用され得る。ここで説明される装置の全ての任意の特徴は、方法又は処理に対して同様に実施され得る。

例えば、一実施例において、第１の電源を受け取り、そして第２の電源を生成するチャージポンプと、上記第２の電源を用いて動作する電圧調整器であって、基準値を受け取り、そして第３の電源を生成するための入力を有する上記電圧調整器と、上記第１の電源を用いて動作する基準値発生器であって、電圧感知ブロックの出力に従って上記基準値を提供する上記基準値発生器とを備える、装置が提供される。

一実施例において、上記装置は、上記第３の電源を受け取る負荷を更に備える。一実施例において、上記電圧感知ブロックは、ダイオード電圧における差異、又はダイオード電圧を提供する感知ステージを含む。一実施例において、上記電圧感知ブロックは、上記第３の電源を用いて動作する。一実施例において、上記電圧感知ブロックは、上記感知ステージと結合されたシグマ−デルタＡ／Ｄ変換器（ＳＤ−ＡＤＣ）を含む。一実施例において、上記ＳＤ−ＡＤＣは、ビットストリームを生成するために上記第３の電源の変形をダイオード電圧における差異と比較するように動作可能である。

一実施例において、上記電圧感知ブロックは、上記ＳＤ−ＡＤＣから上記ビットストリームを受け取り、そして上記基準値発生器を制御するための出力を生成するフィルタを含む。一実施例において、上記フィルタは、ダイオードの温度を出力する。一実施例において、上記負荷は、上記第３の電源を用いて動作する位相ロックループを含む。一実施例において、上記電圧調整器は、低損失（ＬＤＯ）ベースの電圧調整器である。一実施例において、上記ＬＤＯベースの電圧調整器は、上記第２の電源で動作する増幅器又は比較器を備える。一実施例において、上記増幅器又は上記比較器は、上記基準値を受け取るための第１の入力、及び上記ＬＤＯベースの電圧調整器の出力と関連付けられたフィードバックを受けるための第２の入力を有する。

一実施例において、上記第１の電源は、デジタル電源である。一実施例において、上記チャージポンプにより生成される上記第２の電源は、アナログ電源である。一実施例において、上記第２の電源は上記第１の電源より高く、上記第３の電源は上記第２の電源より低い。一実施例において、上記チャージポンプは、電荷を保存するための第１のキャパシタ、及び上記第１のキャパシタからの電荷を受け取るための第２のキャパシタを備える。

別の実施例において、基準値発生器により、電圧調整器のための基準電圧を較正するステップと、上記電圧調整器により生成される電源をサンプリングするステップと、上記のサンプリングされた電源を目標電圧と比較し、サンプリングされた電源が上記目標電圧より小さい場合に上記較正するステップを繰り返すステップと、上記比較するステップに応答して１つ又は複数のダイオードの温度をサンプリングするステップとを含む、方法が提供される。

一実施例において、上記方法は、上記１つ又は複数のダイオードの温度の所定数のサンプリングのあとで上記電源を再度サンプリングするステップと、上記のサンプリングされた電源を上記目標電圧と比較するステップと、上記のサンプリングされた電源が上記目標電圧より小さい場合に上記較正するステップを繰り返すステップとを更に含む。

別の実施例において、メモリと、上記メモリと結合されたプロセッサであって、上記で論じられた装置による装置を有する上記プロセッサと、上記プロセッサが別の装置と通信することを可能にするための無線インタフェースとを備える、システムが提供される。一実施例において、上記システムは、表示装置を更に備える。

読者が技術的開示の性質及び要旨を確かめることを可能にするであろう要約が提供される。要約は、要約が請求項の範囲又は意味を限定するために使用されないであろう、という了解のもとに提出される。添付の請求項は、この結果、各請求項が別個の実施例として独立している状態で詳細な説明に組み込まれる。

Claims

第１の電源を受け取り、そして第２の電源を生成するチャージポンプと、
前記第２の電源を用いて動作する電圧調整器であって、基準値を受け取り、そして第３の電源を生成するための入力を有する前記電圧調整器と、
前記第３の電源を用いて動作する電圧感知ブロックであって、ダイオード電圧における差異、又はダイオード電圧を提供する感知ステージを含むとともに、前記感知ステージと結合されたシグマ−デルタＡ／Ｄ変換器（ＳＤ−ＡＤＣ）を含む前記電圧感知ブロックと、
前記第１の電源を用いて動作する基準値発生器であって、前記電圧感知ブロックの出力に従って前記基準値を提供する前記基準値発生器とを備える、装置。
前記第３の電源を受け取る負荷を更に備える、請求項１に記載の装置。
前記ＳＤ−ＡＤＣが、ビットストリームを生成するために前記第３の電源の変形をダイオード電圧における差異と比較するように動作可能である、請求項１に記載の装置。
前記電圧感知ブロックが、前記ＳＤ−ＡＤＣから前記ビットストリームを受け取り、そして前記基準値発生器を制御するための出力を生成するフィルタを含む、請求項３に記載の装置。
前記フィルタが、ダイオードの温度を出力する、請求項４に記載の装置。
前記負荷が、前記第３の電源を用いて動作する位相ロックループを含む、請求項２に記載の装置。
前記電圧調整器が、低損失（ＬＤＯ）ベースの電圧調整器である、請求項１に記載の装置。
前記ＬＤＯベースの電圧調整器が、前記第２の電源で動作する増幅器又は比較器を備える、請求項７に記載の装置。
前記増幅器又は前記比較器が、前記基準値を受け取るための第１の入力、及び前記ＬＤＯベースの電圧調整器の出力と関連付けられたフィードバックを受けるための第２の入力を有する、請求項８に記載の装置。
前記第１の電源が、デジタル電源である、請求項１に記載の装置。
前記チャージポンプにより生成される前記第２の電源が、アナログ電源である、請求項１に記載の装置。
前記第２の電源が前記第１の電源より高く、前記第３の電源が前記第２の電源より低い、請求項１に記載の装置。
前記チャージポンプが、電荷を保存するための第１のキャパシタ、及び前記第１のキャパシタからの電荷を受け取るための第２のキャパシタを備える、請求項１に記載の装置。
メモリと、
前記メモリと結合されたプロセッサであって、請求項１から請求項１３のいずれか一項に記載の装置による装置を有する前記プロセッサと、
前記プロセッサが別の装置と通信することを可能にするための無線インタフェースとを備える、システム。
表示装置を更に備える、請求項１４に記載のシステム。