CN219802309U - 电压缓冲器、模数转换器、芯片及电子设备 - Google Patents

Abstract

本申请实施例提供了一种电压缓冲器、模数转换器、芯片及电子设备，电压缓冲器包括用于根据控制信号以及电源电压输出稳定的参考电压和反馈电压的输出模块；比较模块，所述比较模块的输出端提供与所述反馈电压和所述基准电压之间的电压差关联的误差信号；控制模块，所述控制模块的输出端与所述输出模块连接以向所述输出模块提供使所述参考电压保持稳定的所述控制信号；其中，所述电源电压具有第一波纹电压，所述开关信号和所述误差信号用于使所述控制信号具有第二波纹电压，且所述第一波纹电压与所述第二波纹电压在所述输出模块至少部分相互抵消，从而能够减小电压缓冲器提供的参考电压的波纹电压，最终达到提高电压缓冲器电源波纹抑制比的目的。

Description

电压缓冲器、模数转换器、芯片及电子设备

技术领域

本申请涉及集成电路技术领域，具体涉及一种电压缓冲器、模数转换器、芯片及电子设备。

背景技术

电压缓冲器是一种用于在模数转换器中提供参考电压的电路，工作时电压缓冲器需要在提供电流输出和输入的同时能够输出稳定的电压。然而，电压缓冲器接入的直流电源通常存在波纹电压，使得直流电源的电压并不稳定，从而导致电压缓冲器输出的电压也存在波纹电压，这不利于电压缓冲器输出稳定的电压，同时也不利于提高电压缓冲器的电源波纹抑制比。

实用新型内容

鉴于以上问题，本申请实施例提供一种电压缓冲器、模数转换器、芯片及电子设备，以解决上述技术问题。

第一方面，本申请实施例提供一种电压缓冲器，包括用于根据控制信号以及电源电压输出稳定的参考电压和反馈电压的输出模块；比较模块，所述比较模块的第一输入端接收预设的基准电压，所述比较模块的第二输入端与所述输出模块连接以获取所述反馈电压，所述比较模块的输出端提供与所述反馈电压和所述基准电压之间的电压差关联的误差信号；控制模块，所述控制模块的第一输入端与所述比较模块的输出端连接以获取误差信号，所述控制模块的第二输入端接收开关信号，所述控制模块的输出端与所述输出模块连接以向所述输出模块提供使所述参考电压保持稳定的所述控制信号；其中，所述电源电压具有第一波纹电压，所述开关信号和所述误差信号用于使所述控制信号具有第二波纹电压，且所述第一波纹电压与所述第二波纹电压在所述输出模块至少部分相互抵消，从而能够减小电压缓冲器提供的参考电压的波纹电压，最终达到提高电压缓冲器电源波纹抑制比的目的。

可选地，第一波纹电压的频率与第二波纹电压的频率相等，第一波纹电压的有效值与第二波纹电压的有效值满足如下关系式：

100:99≤V1：V2

其中，V1为第一波纹电压的有效值，V2为第二波纹电压的有效值。

可选地，第二波纹电压跟随第一波纹电压抖动，有利于使得第一波纹电压与第二波纹电压在输出模块几乎完全抵消。

可选地，输出模块包括第一PMOS管，第一PMOS管的栅极与控制模块的输出端连接以接收控制信号，第一PMOS管的源极与电源电压端连接以接收电源电压，利用可以第一PMOS管实现第一波纹电压与第二波纹电压在输出模块相互抵消的目的。

可选地，控制模块包括第二PMOS管、第一NMOS管以及第二NMOS管；第二PMOS管的源极与电源电压端连接以接收电源电压，第二PMOS管的漏极与栅极短接，且第二PMOS管与第一PMOS管共栅连接；第一NMOS管的栅极用于接收开关信号，第一NMOS管的漏极与第二PMOS管的漏极连接，第一NMOS管的源极与第二NMOS管的漏极连接；第二NMOS管的栅极与比较模块的输出端连接以接收误差信号，第二NMOS管的源极连接至接地端。控制模块可以利用电源电压的第一波纹电压产生具有第二波纹电压的控制信号，同时使得第二波纹电压可以跟随第一波纹电压抖动，有利于使得第一波纹电压与第二波纹电压在输出模块几乎完全抵消

可选地，第一NMOS管在开关信号控制下处于饱和工作状态，以便于使得第一NMOS管工作状态稳定，避免第一NMOS管受到开关信号的电压波动影响。

可选地，控制模块还包括第三PMOS管，第三PMOS管保持导通状态，第三PMOS管的源极与电源电压端连接以接收电源电压，第三PMOS管的漏极连接于第二PMOS管与第一NMOS管之间的第一节点。第三PMOS管可以向第二PMOS管与第一NMOS管之间的第一节点补入电流，从而可以控制流经第二NMOS管的电流大小，使得电压缓冲器空载或者轻载时电路的匹配性更好。

可选地，输出模块还包括第一分压电阻以及第二分压电阻；第一分压电阻的一端耦合至第一PMOS管的漏极，另外一端与第二分压电阻串联。第一分压电阻和第二分压电阻之间提供了反馈电压，以便于通过反馈电压与电压相对较低的基准电压进行比较，从而降低电压缓冲器的能耗。

可选地，输出模块还包括第七PMOS管、补偿电阻以及补偿电容；第七PMOS管的源极与电源电压端连接以接收电源电压，第七PMOS管保持导通状态，第七PMOS管的栅极与第一PMOS管的栅极连接；补偿电容一端与第七PMOS管的漏级连接，另外一端连接于第一分压电阻与第二分压电阻之间的第二节点；补偿电阻一端连接于补偿电容与第七PMOS管之间的第三节点，另外一端连接于第一分压电阻与第一PMOS管之间的第四节点。其中，第七PMOS管、补偿电阻以及补偿电容组成了伪ESR补偿，使得次极点P1点的频率接近次极点P2的频率从而使环路不稳，有利于使得电压缓冲器在轻载或重载时都能保证系统稳定。

可选地，比较模块包括误差放大器以及高通滤波器；误差放大器的第一输入端用于接收反馈电压，第二输入端与基准电压端连接以接收基准电压，输出端用于输出误差信号；高通滤波器一端与电源电压端连接以接收电源电压，另外一端与误差放大器的电源端连接。高通滤波器可以将电源电压的高频波纹传递至误差放大器的电源端连接，使得误差放大器的第一输入端可以免疫电源电压的抖动，有利于提高电压缓冲器的电源抑制比性能。

可选地，误差放大器包括第四PMOS管、第五PMOS管、第六PMOS管、第三NMOS管以及第四NMOS管；第四PMOS管的栅极与高通滤波器连接，第四PMOS管的源极与电源电压端连接以接收电源电压，第四PMOS管的漏极连接第五PMOS管和第六PMOS管的源极；第五PMOS管的栅极与基准电压端连接以接收基准电压，第五PMOS管的漏极与第三NMOS管的漏极连接；第六PMOS管的栅极用于接收反馈电压，第六PMOS管的漏极与第四NMOS管的漏极连接；第三NMOS管与第四NMOS管共栅连接，且第三NMOS管漏极与栅极短接。其中，第三NMOS管与第四NMOS管组成了电流镜，当反馈电压与基准电压产生误差时，第六PMOS管在基准电压控制下产生的压降，并在第六PMOS管的漏极输出误差信号，由于第六PMOS管的压降变化大于反馈电压与基准电压之间电压差，从而实现了反馈电压与基准电压之间电压差放大的目的。

第二方面，本申请实施例还提供一种模数转换器，包括第一方面所述的电压缓冲器。

第三方面，本申请实施例还提供一种芯片，包括上述第二方面所述的模数转换器或如第一方面所述的电压缓冲器。

第四方面，本申请还提供一种电子设备，包括设备主体以及设于所述设备主体的如上述第三方面所述的芯片。

本申请实施例提供的电压缓冲器，利用比较模块输出与反馈电压和基准电压之间的电压差关联的误差信号，并通过控制模块结合误差信号以及开关信号输出控制信号对输出模块进行控制，使得输出模块能够提供电压保持稳定的参考电压，由于电源电压具有第一波纹电压，而开关信号和误差信号可以使得控制信号具有第二波纹电压，因此第一波纹电压与第二波纹电压可以在输出模块至少部分相互抵消，从而能够减小输出模块参考电压的波纹电压，有利于提高电压缓冲器的电源波纹抑制比。

本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例提供的模数转换器的一种模块示意图。

图2示出了本申请实施例提供的电压缓冲器的一种模块示意图。

图3示出了本申请实施例提供的电压缓冲器的一种电路示意图。

图4示出了本申请实施例提供的控制模块生成具有控制信号的一种原理示意图。

图5示出了本申请实施例提供的电压缓冲器的另一种电路示意图。

图6示出了本申请实施例提供的电压缓冲器的另一种电路示意图。

图7示出了本申请实施例提供的电压缓冲器的另一种电路示意图。

图8示出了本申请实施例提供的比较模块的一种电路示意图。

其中，10输出模块，20比较模块，30控制模块，控制信号Vc，电源电压VDD，反馈电压Vfb，参考电压Vout，基准电压Vref，误差信号Ve，开关信号Vs；

第一PMOS管PM1，第二PMOS管PM2，第一NMOS管NM1，第二NMOS管NM2，第三PMOS管PM3，第一分压电阻R1，第二分压电阻R2；

第七PMOS管PM7，补偿电阻R0，补偿电容C0，误差放大器EA，高通滤波器HPF；

第四PMOS管PM4，第五PMOS管PM5，第六PMOS管PM6，第三NMOS管NM3，第四NMOS管NM4；

第八PMOS管PM8，第三分压电阻RESD，滤波电阻RL，滤波电容CL，电阻RESR，偏置电流源Ib；

第一节点M1，第二节点M2，第三节点M3，第四节点M4。

具体实施方式

下面详细描述本申请的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地，仅用于解释本申请，而不能理解为对本申请的限制。

为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请实施例的描述中，“示例”或“例如”等词语用于表示举例、说明或描述。本申请实施例中描述为“举例”或“例如”的任何实施例或设计方案均不解释为比另一实施例或设计方案更优选或具有更多优点。使用“示例”或“例如”等词语旨在以清晰的方式呈现相对概念。

另外，本申请实施例中的“多个”是指两个或两个以上，鉴于此，本申请实施例中也可以将“多个”理解为“至少两个”。“至少一个”，可理解为一个或多个，例如理解为一个、两个或更多个。例如，包括至少一个，是指包括一个、两个或更多个，而且不限制包括的是哪几个，例如，包括A、B和C中的至少一个，那么包括的可以是A、B、C、A和B、A和C、B和C、或A和B和C。

需要指出的是，本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其它电学元件间接连接。

本申请中实施例中所采用的各晶体管的第一极/第一端为源极和漏极中一者，各晶体管的第二极/第二端为源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本申请的实施例中的晶体管的第一极/第一端和第二极/第二端在结构上可以是没有区别的。示例性地，在晶体管为P型晶体管的情况下，晶体管的第一极/第一端为源极，第二极/第二端为漏极；示例性地，在晶体管为N型晶体管的情况下，晶体管的第一极/第一端为漏极，第二极/第二端为源极。

本申请的实施例提供的电路结构中，第一节点、第二节点等节点并非表示实际存在的部件，而是表示电路图中相关耦接的汇合点，也就是说，这些节点是由电路图中相关耦接的汇合点等效而成的节点。

在介绍本申请的电压缓冲器、模数转换器、芯片及电子设备之前，首先介绍本申请实施例的电压缓冲器的应用场景背景信息。

首先，参阅图1，图1示出了本申请实施例中模数转换器的一种模块示意图，其中，模数转换器包括保持电路模块、数模转换器、电压缓冲器、比较器、逐次逼近寄存器以及控制电路模块。当保持电路模块输入模拟信号时，保持电路模块对模拟信号进行采样/电压保持输出稳定的电压信号VIN，逐次逼近寄存器可以将数模转换器输出信号VDAC电压值控制为电压缓冲器输出参考电压的二分之一，通过比较器比较VDAC与VIN的电压值，若VIN大于VDAC，则比较器输出高电平信号，控制电路模块使得逐次逼近寄存器的最高有效位保持为1，反之，若VIN小于VDAC，则比较器输出低电平信号，控制电路模块使得逐次逼近寄存器的最高有效位(MSB位)清0。随后，控制电路模块使得逐次逼近寄存器的下一位(即MSB-1位)置为高电平，使得数模转换器输出信号VDAC电压值控制为下一比较值，例如电压缓冲器输出参考电压的十五分之四，又例如电压缓冲器输出参考电压的十五分之十二，进行下一次判断，直至判断至逐次逼近寄存器的最低有效位，从而完成模数转换，并经逐次逼近寄存器输出数字信号。

可以理解地，上述模数转换器为逐次逼近寄存器型模数转换器，实际上，电压缓冲器还可以应用于其他类型的模数转换器场景中，例如，积分型模数转换器、压频变换型模数转换器。

继续参阅图2，图2示出了本申请实施例中电压缓冲器的一种模块示意图，其中，电压缓冲器包括：

用于根据控制信号Vc以及电源电压VDD输出稳定的参考电压Vout和反馈电压Vfb的输出模块10；

比较模块20，比较模块20的第一输入端接收预设的基准电压Vref，比较模块20的第二输入端与输出模块10连接以获取反馈电压Vfb，比较模块20的输出端提供与反馈电压Vfb和基准电压Vref之间的电压差关联的误差信号Ve；

控制模块30，控制模块30的第一输入端与比较模块20的输出端连接以获取误差信号Ve，控制模块30的第二输入端接收开关信号Vs，控制模块30的输出端与输出模块10连接以向输出模块10提供使参考电压Vout保持稳定的控制信号Vc；

其中，电源电压VDD具有第一波纹电压，开关信号Vs和误差信号Ve用于使控制信号Vc具有第二波纹电压，且第一波纹电压与第二波纹电压在输出模块10至少部分相互抵消，以减小参考电压Vout的波纹电压。

具体地，输出模块10可以根据控制信号Vc以及电源电压VDD输出稳定的参考电压Vout和反馈电压Vfb。其中，电压缓冲器利用输出模块10输出的反馈电压Vfb可以实现反馈控制，从而使得参考电压Vout的大小保持稳定，例如，当反馈电压Vfb大于基准电压Vref时，控制信号Vc可以降低输出模块10内部的部分电阻大小，减小电源电压VDD的压降从而提高参考电压Vout和反馈电压Vfb的电压值；又例如，当反馈电压Vfb小于基准电压Vref时，控制信号Vc可以提高输出模块10内部的电阻大小，提高电源电压VDD的压降从而减小参考电压Vout和反馈电压Vfb的电压值，最终实现输出模块10提供的参考电压Vout保持稳定的目的。

在本申请的一些实施例中，输出模块10可以包括晶体管(例如PMOS管)，通过控制信号Vc改变晶体管对应的电阻大小，从而使得参考电压Vout的大小保持稳定；在本申请的一些实施例中，输出模块10可以包括电阻阵列，例如多个并联的电阻，利用控制信号Vc改变并列电阻的数量改变电阻阵列对应的电阻大小，从而使得参考电压Vout的大小保持稳定。

需要说明的是，参考电压Vout和反馈电压Vfb可以大小相等，也就是说，参考电压Vout和反馈电压Vfb可以经输出模块10的同一端口(或同一电路节点)输出。此外，参考电压Vout和反馈电压Vfb也可以大小不等，例如，通过分压电阻使得参考电压Vout大于反馈电压Vfb，以便于通过反馈电压Vfb与电压相对较低的基准电压Vref进行比较，从而降低电压缓冲器的能耗。

比较模块20可以比较反馈电压Vfb和基准电压Vref的电压差，从而输出误差信号Ve。在本申请的一些实施例中，比较模块20可以根据反馈电压Vfb和基准电压Vref的电压差生成放大的误差信号Ve，使得误差信号Ve与反馈电压Vfb和基准电压Vref之间的电压差成倍数关系，以提高电压缓冲器的灵敏度。

在本申请的一些实施例中，比较模块20可以包括比较器，通过比较器比较反馈电压Vfb与基准电压Vref的电压差，从而输出高电平或低电平的误差信号Ve。在本申请的另外一些实施例中，例如对于比较模块20可以根据反馈电压Vfb和基准电压Vref的电压差生成放大的误差信号Ve，比较模块20可以包括误差放大器EA，利用误差放大器EA对反馈电压Vfb和基准电压Vref的电压差进行放大并生成误差信号Ve。

控制模块30可以根据误差信号Ve和开关信号Vs生成使参考电压Vout保持稳定的控制信号Vc，同时误差信号Ve和开关信号Vs也可以使得控制信号Vc具有第二波纹电压，以便于第二波纹电压与电源电压VDD的第一波纹电压相互抵消，降低输出模块10提供的参考电压Vout的波纹电压。

在本申请的一些实施例中，控制模块30可以利用电源电压VDD的第一波纹电压产生具有第二波纹电压的控制信号Vc，例如，误差信号Ve和开关信号Vs使得连接电源电压VDD的两个串联等效电阻连通，利用电阻分压原理，电源电压VDD产生压降并在两个等效电阻之间得到控制信号Vc，同时，电源电压VDD的第一波纹电压也衰减至两个等效电阻之间，从而使得控制信号Vc具有第二波纹电压。

可以理解地，控制模块30也可以将与电源电压VDD对应的同一交流电压经相同或类似的整流、滤波、稳压过程得到具有第二波纹电压的控制信号Vc。

在本申请实施例中，本申请利用比较模块20输出与反馈电压Vfb和基准电压Vref之间的电压差关联的误差信号Ve，并通过控制模块30结合误差信号Ve以及开关信号Vs输出控制信号Vc对输出模块10进行控制，使得输出模块10能够提供电压保持稳定的参考电压Vout，由于电源电压VDD具有第一波纹电压，而开关信号Vs和误差信号Ve可以使得控制信号Vc具有第二波纹电压，因此第一波纹电压与第二波纹电压可以在输出模块10至少部分相互抵消，从而能够减小输出模块10参考电压Vout的波纹电压，有利于提高电压缓冲器的电源波纹抑制比。

在本申请的一些实施例中，第一波纹电压的频率与第二波纹电压的频率相等，第一波纹电压的有效值与第二波纹电压的有效值满足如下关系式：

100:99≤V1：V2

其中，V1为第一波纹电压的有效值，V2为第二波纹电压的有效值。

需要说明的是，由于第一波纹电压的频率与第二波纹电压的频率相等，同时第一波纹电压的有效值与第二波纹电压的有效值满足上述关系式，可以使得第一波纹电压的与第二波纹电压在输出模块10几乎完全抵消，从而进一步减小输出模块10参考电压Vout的波纹电压，例如，当第一波纹电压的有效值与第二波纹电压的有效值对应的比值为10:9时，则输出模块存在的电压波纹仅为原电源电压VDD第二波纹电压的十分之一；再例如，当第一波纹电压的有效值与第二波纹电压的有效值对应的比值为100:99时，则输出模块存在的电压波纹仅为原电源电压VDD第二波纹电压的百分之一。

在本申请的一些实施例中，第二波纹电压可以跟随第一波纹电压抖动，也就是说，第二波纹电压与第一波纹电压相位相对应，结合上述第一波纹电压的频率与第二波纹电压的频率相等及两者满足的关系式，可知第一波纹电压与第二波纹电压在频率、相位以及振幅方面近似或完全相等，有利于使得第一波纹电压与第二波纹电压在输出模块10完全抵消。

在本申请的一些实施例中，例如对于输出模块10包括晶体管的实施例，继续参阅图3，图3示出了本申请实施例中电压缓冲器的一种电路示意图，其中，输出模块10包括第一PMOS管PM1，第一PMOS管PM1的栅极与控制模块30的输出端连接以接收控制信号Vc，第一PMOS管PM1的源极与电源电压端连接以接收电源电压VDD。

在上述实施方式中，由于第一PMOS管PM1的源极接收了具有第一波纹电压的电源电压VDD，而栅极接收了具有第二波纹电压的控制信号Vc，虽然第一PMOS管PM1的源极存在电压波动现象，但第一PMOS管PM1的栅极也存在电压波动现象，使得第一PMOS管PM1源极和栅极的电压差相对保持稳定，进而使得第一PMOS管PM1漏极参考电压保持稳定，最终实现了第一波纹电压与第二波纹电压在输出模块10至少部分相互抵消并以减小参考电压Vout的波纹电压的目的。

在本申请的一些实施例中，例如对于控制模块30可以利用电源电压VDD的第一波纹电压产生具有第二波纹电压的控制信号Vc的实施例，继续参阅图3以及图4，图4示出了本申请实施例中控制模块30生成具有控制信号Vc的一种原理示意图，其中，控制模块30包括第二PMOS管PM2、第一NMOS管NM1以及第二NMOS管NM2；第二PMOS管PM2的源极与电源电压端连接以接收电源电压VDD，第二PMOS管PM2的漏极与栅极短接，且第二PMOS管PM2与第一PMOS管PM1共栅连接；第一NMOS管NM1的栅极用于接收开关信号Vs，第一NMOS管NM1的漏极与第二PMOS管PM2的漏极连接，第一NMOS管NM1的源极与第二NMOS管NM2的漏极连接；第二NMOS管NM2的栅极与比较模块的输出端连接以接收误差信号Ve，第二NMOS管NM2的源极连接至接地端。

在上述实施例中，由于第二PMOS管PM2的漏极与栅极短接，第二PMOS管PM2的等效电阻R01＝1/gm1，gm1为第二PMOS管PM2的跨导；同时由于第一NMOS管NM1的源极与第二NMOS管NM2的漏极连接，第一NMOS管NM1和第二NMOS管NM2的等效电阻R02＝[1+(gm2+gmb2)ro2]ro3+ro3，gm2为第一NMOS管NM1的跨导，gmb2为第一NMOS管NM1的体跨导，ro2为第一NMOS管NM1的输出阻抗，ro3为第二NMOS管NM2的输出阻抗。

从上述电阻计算公式可以看出，等效电阻R02远大于等效电阻R01，因此电源电压VDD的第一波纹电压抖动大部分体现到了A点，从而利用电源电压VDD的第一波纹电压产生具有第二波纹电压的控制信号Vc，同时使得第二波纹电压可以跟随第一波纹电压抖动，有利于使得第一波纹电压与第二波纹电压在输出模块10几乎完全抵消。

在一些实施例中，第一NMOS管NM1在开关信号Vs控制下处于饱和工作状态，以便于使得第一NMOS管NM1工作状态稳定，避免第一NMOS管NM1受到开关信号Vs的电压波动影响。可以理解地，还可以使第一NMOS管NM1在开关信号Vs控制下处于线性工作状态。

在本申请的一些实施例中，继续参阅图5，图5示出了本申请实施例中电压缓冲器的另外一种电路结构示意图，其中，控制模块30还包括第三PMOS管PM3，第三PMOS管PM3保持导通状态，第三PMOS管PM3的源极与电源电压端连接以接收电源电压VDD，第三PMOS管PM3的漏极连接于第二PMOS管PM2与第一NMOS管NM1之间的第一节点M1。

需要说明的是，在电压缓冲器空载时，会存在流经第二NMOS管NM2的电流过小的情况，由于第三PMOS管PM3保持导通状态且电流稳定，第三PMOS管PM3可以向第二PMOS管PM2与第一NMOS管NM1之间的第一节点M1补入电流，从而可以控制流经第二NMOS管NM2的电流大小，进而保证第二NMOS管NM2栅端的电压与比较模块20(例如误差放大器EA)相匹配，使得电压缓冲器空载或者轻载时电路的匹配性更好。

在本申请的一些实施例中，例如对于参考电压Vout和反馈电压Vfb大小不等的实施例，继续参阅3或图5，其中，输出模块10还包括第一分压电阻R1以及第二分压电阻R2，第一分压电阻R1的一端耦合至第一PMOS管PM1的漏极，另外一端与第二分压电阻R2串联，第二分压电阻R2背离第一分压电阻R1的一端接地。其中，第一分压电阻R1与第一PMOS管PM1之间提供参考电压Vout，第一分压电阻R1与第二分压电阻R2之间提供了反馈电压Vfb，参考电压Vout大于反馈电压Vfb，以便于通过反馈电压Vfb与电压相对较低的基准电压Vref进行比较，从而降低电压缓冲器的能耗。

在本申请的一些实施例中，继续参阅图6，图6示出了本申请实施例中电压缓冲器的另外一种电路结构示意图，其中，输出模块10还包括第七PMOS管PM7、补偿电阻R0以及补偿电容C0；第七PMOS管PM7的源极与电源电压端连接以接收电源电压VDD，第七PMOS管PM7保持导通状态，第七PMOS管PM7的栅极与第一PMOS管PM1的栅极连接；补偿电容C0一端与第七PMOS管PM7的漏级连接，另外一端连接于第一分压电阻R1与第二分压电阻R2之间的第二节点M2；补偿电阻R0一端连接于补偿电容C0与第七PMOS管PM7之间的第三节点M3，另外一端连接于第一分压电阻R1与第一PMOS管PM1之间的第四节点M4。

需要说明的是，当电压缓冲器负载电流变大(阻性负载降低)时会将主极点P0推到高频，主极点P0将迫近次极点P1使环路不稳定，同时次极点P2处的等效电容非常小并易处于高频，而在上述实施例中，本申请利用第七PMOS管PM7、补偿电阻R0以及补偿电容C0组成了伪ESR补偿，使得次极点P1点的频率接近次极点P2的频率从而使环路不稳，有利于使得电压缓冲器在轻载或重载时都能保证系统稳定。

在本申请的一些实施例中，例如对于比较模块20包括误差放大器EA的实施例，继续参阅图5或图6，其中，比较模块20包括误差放大器EA以及高通滤波器HPF；误差放大器EA的第一输入端用于接收反馈电压Vfb，第二输入端与基准电压端连接以接收基准电压Vref，输出端用于输出误差信号Ve；高通滤波器HPF一端与电源电压端连接以接收电源电压VDD，另外一端与误差放大器EA的电源端连接。具体地，高通滤波器HPF可以将电源电压VDD的高频波纹传递至误差放大器EA的电源端连接，使得误差放大器EA的第一输入端可以免疫电源电压VDD的抖动，有利于提高电压缓冲器的电源抑制比性能。

继续参阅图7以及图8，图7示出了本申请实施例中电压缓冲器的另一种电路结构示意图，图8示出了本申请实施例中比较模块20的一种电路结构示意图，其中，误差放大器EA包括第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第三NMOS管NM3以及第四NMOS管NM4；第四PMOS管PM4的栅极与高通滤波器HPF连接，第四PMOS管PM4的源极与电源电压端连接以接收电源电压VDD，第四PMOS管PM4的漏极连接第五PMOS管PM5和第六PMOS管PM6的源极；第五PMOS管PM5的栅极与基准电压端连接以接收基准电压Vref，第五PMOS管PM5的漏极与第三NMOS管NM3的漏极连接；第六PMOS管PM6的栅极用于接收反馈电压Vfb，第六PMOS管PM6的漏极与第四NMOS管NM4的漏极连接；第三NMOS管NM3与第四NMOS管NM4共栅连接，且第三NMOS管NM3漏极与栅极短接。

需要说明的是，第三NMOS管NM3与第四NMOS管NM4组成了电流镜，当反馈电压Vfb与基准电压Vref产生误差时，第六PMOS管PM6在基准电压Vref控制下产生的压降，并在第六PMOS管PM6的漏极输出误差信号Ve，由于第六PMOS管PM6的压降变化大于反馈电压Vfb与基准电压Vref之间电压差，从而实现了反馈电压Vfb与基准电压Vref之间电压差放大的目的。

可以理解地，误差放大器EA还可以包括更多电流镜，例如参阅图7以及图8，误差放大器EA还包括第五NMOS管以及第六NMOS管，第五NMOS管与第六NMOS管共栅连接组成电流镜，第五NMOS管的漏极与第三NMOS管NM3的源极连接，第五NMOS管的源极接地；第六NMOS管的漏极与第四NMOS管NM4的源极连接，第六NMOS管的源极接地。

值得注意的是，上述关于电压缓冲器的内容旨在清楚说明本申请的实施验证过程，本领域技术人员在本申请的指导下，还可以做出等同的修改设计，例如，参阅图7，还可以在第一PMOS管PM1与第一分压电阻R1之间串联第三分压电阻RESD，使得电源电压VDD经过第一PMOS管PM1、第三分压电阻RESD产生参考电压Vout，从而减小参考电压Vout的波纹电压；又例如，参阅图7，输出模块10还可以包括滤波电容CL、滤波电阻RL以及电阻RESR，滤波电阻RL与第二分压电阻R2并联，滤波电阻RL与电阻RESR串联，同时滤波电阻RL以及电阻RESR与第二分压电阻R2并联，以通过电容滤波的方式减小参考电压Vout的波纹电压；再例如，参阅图8，比较模块20还可以包括偏置电流源Ib以及第八PMOS管PM8，第八PMOS管PM8的漏级与偏置电流源Ib连接，第八PMOS管PM8的源极与电源电压VDD连接，利用偏置电流源Ib保证误差放大器EA在线性范围内进行工作。

本申请实施例还提供一种模数转换器，该模数转换器包括上述的电压缓冲器。其中，模数转换器可以是但不限于是逐次逼近寄存器型模数转换器、积分型模数转换器、压频变换型模数转换器等。该模数转换器通过采用上述电压缓冲器，电压缓冲器利用比较模块20输出与反馈电压Vfb和基准电压Vref之间的电压差关联的误差信号Ve，并通过控制模块30结合误差信号Ve以及开关信号Vs输出控制信号Vc对输出模块10进行控制，使得输出模块10能够提供电压保持稳定的参考电压Vout，由于电源电压VDD具有第一波纹电压，而开关信号Vs和误差信号Ve可以使得控制信号Vc具有第二波纹电压，因此第一波纹电压与第二波纹电压可以在输出模块10至少部分相互抵消，从而能够减小输出模块10参考电压Vout的波纹电压，有利于提高电压缓冲器的电源波纹抑制比。

进一步地，本申请实施例还提供一种芯片，该芯片可以包括上述模数转换器。该芯片可以是集成电路(Integrated Circuit，IC)，或称微电路(microcircuit)、微芯片(microchip)、晶片/芯片(chip)，该芯片可以是但不限于是系统级芯片(System on Chip，SOC)、系统级封装(System In Package，SIP)芯片。

其中，该芯片的模数转换器的电压缓冲器利用比较模块20输出与反馈电压Vfb和基准电压Vref之间的电压差关联的误差信号Ve，并通过控制模块30结合误差信号Ve以及开关信号Vs输出控制信号Vc对输出模块10进行控制，使得输出模块10能够提供电压保持稳定的参考电压Vout，由于电源电压VDD具有第一波纹电压，而开关信号Vs和误差信号Ve可以使得控制信号Vc具有第二波纹电压，因此第一波纹电压与第二波纹电压可以在输出模块10至少部分相互抵消，从而能够减小输出模块10参考电压Vout的波纹电压，有利于提高电压缓冲器的电源波纹抑制比。

本申请实施例还提供一种电子设备，该电子设备可以包括设备主体以及设于设备主体内的如上述的芯片或模数转换器。该电子设备可以是但不限于是体重秤、体脂秤、营养秤、红外电子体温计、脉搏血氧仪、人体成分分析仪、移动电源、无线充电器、快充充电器、车载充电器、适配器、显示器、通用串行总线(Universal Serial Bus，USB)扩展坞、触控笔、真无线智能(True Wireless Stereo，TWS)耳机、汽车中控屛、汽车、智能穿戴设备、移动终端、智能家居设备。

其中，智能穿戴设备包括但不限于智能手表、智能手环、颈椎按摩仪。移动终端包括但不限于智能手机、笔记本电脑、平板电脑、销售点终端(point of sales terminal，POS)。智能家居设备包括但不限于智能插座、智能电饭煲、智能扫地机、智能灯。

该电子设备中芯片的模数转换器的电压缓冲器利用比较模块20输出与反馈电压Vfb和基准电压Vref之间的电压差关联的误差信号Ve，并通过控制模块30结合误差信号Ve以及开关信号Vs输出控制信号Vc对输出模块10进行控制，使得输出模块10能够提供电压保持稳定的参考电压Vout，由于电源电压VDD具有第一波纹电压，而开关信号Vs和误差信号Ve可以使得控制信号Vc具有第二波纹电压，因此第一波纹电压与第二波纹电压可以在输出模块10至少部分相互抵消，从而能够减小输出模块10参考电压Vout的波纹电压，有利于提高电压缓冲器的电源波纹抑制比。

以上，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以较佳实施例揭示如上，然而并非用以限定本申请，任何本领域技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案内容，依据本申请的技术实质对以上实施例所作的任何简介修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (14)

1.一种电压缓冲器，其特征在于，包括：

用于根据控制信号以及电源电压输出稳定的参考电压和反馈电压的输出模块；

比较模块，所述比较模块的第一输入端接收预设的基准电压，所述比较模块的第二输入端与所述输出模块连接以获取所述反馈电压，所述比较模块的输出端提供与所述反馈电压和所述基准电压之间的电压差关联的误差信号；

控制模块，所述控制模块的第一输入端与所述比较模块的输出端连接以获取误差信号，所述控制模块的第二输入端接收开关信号，所述控制模块的输出端与所述输出模块连接，以向所述输出模块提供使所述参考电压保持稳定的所述控制信号；

其中，所述电源电压具有第一波纹电压，所述开关信号和所述误差信号用于使所述控制信号具有第二波纹电压。

2.如权利要求1所述的电压缓冲器，其特征在于，所述第二波纹电压跟随所述第一波纹电压抖动。

3.如权利要求1所述的电压缓冲器，其特征在于，所述输出模块包括第一PMOS管；

所述第一PMOS管的栅极与所述控制模块的输出端连接以接收所述控制信号，所述第一PMOS管的源极与电源电压端连接。

4.如权利要求3所述的电压缓冲器，其特征在于，所述控制模块包括第二PMOS管、第一NMOS管以及第二NMOS管；

所述第二PMOS管的源极与电源电压端连接，所述第二PMOS管的漏极与栅极短接，且所述第二PMOS管与所述第一PMOS管共栅连接；

所述第一NMOS管的栅极接收所述开关信号，所述第一NMOS管的漏极与所述第二PMOS管的漏极连接，所述第一NMOS管的源极与所述第二NMOS管的漏极连接；

所述第二NMOS管的栅极与所述比较模块的输出端连接以接收所述误差信号，所述第二NMOS管的源极连接至接地端。

5.如权利要求4所述的电压缓冲器，其特征在于，所述第一NMOS管在所述开关信号控制下处于饱和工作状态。

6.如权利要求4所述的电压缓冲器，其特征在于，所述控制模块还包括第三PMOS管，所述第三PMOS管保持导通状态；

所述第三PMOS管的源极与电源电压端连接，所述第三PMOS管的漏极连接于所述第二PMOS管与所述第一NMOS管之间的第一节点。

7.如权利要求3所述的电压缓冲器，其特征在于，所述输出模块还包括第一分压电阻以及第二分压电阻；

所述第一分压电阻的一端耦合至所述第一PMOS管的漏极，另外一端与所述第二分压电阻串联。

8.如权利要求7所述的电压缓冲器，其特征在于，所述输出模块还包括第七PMOS管、补偿电阻以及补偿电容；

所述第七PMOS管的源极与电源电压端连接，所述第七PMOS管保持导通状态，所述第七PMOS管的栅极与所述第一PMOS管的栅极连接；

所述补偿电容一端与所述第七PMOS管的漏级连接，另外一端连接于所述第一分压电阻与第二分压电阻之间的第二节点；

所述补偿电阻一端连接于所述补偿电容与所述第七PMOS管之间的第三节点，另外一端连接于所述第一分压电阻与所述第一PMOS管之间的第四节点。

9.如权利要求1所述的电压缓冲器，其特征在于，所述比较模块包括误差放大器以及高通滤波器；

所述误差放大器的第一输入端接收所述反馈电压，第二输入端接收所述基准电压，输出端输出所述误差信号；

所述高通滤波器一端与电源电压端连接，另外一端与所述误差放大器的电源端连接。

10.如权利要求9所述的电压缓冲器，其特征在于，所述误差放大器包括第四PMOS管、第五PMOS管、第六PMOS管、第三NMOS管以及第四NMOS管；

所述第四PMOS管的栅极与所述高通滤波器连接，所述第四PMOS管的源极与电源电压端连接，所述第四PMOS管的漏极连接所述第五PMOS管和所述第六PMOS管的源极；

所述第五PMOS管的栅极与基准电压端连接以接收所述基准电压，所述第五PMOS管的漏极与所述第三NMOS管的漏极连接；

所述第六PMOS管的栅极接收所述反馈电压，所述第六PMOS管的漏极与所述第四NMOS管的漏极连接；

所述第三NMOS管与所述第四NMOS管共栅连接，且所述第三NMOS管漏极与栅极短接。

11.如权利要求1所述的电压缓冲器，其特征在于，所述第一波纹电压的频率与所述第二波纹电压的频率相等，所述第一波纹电压的有效值与所述第二波纹电压的有效值满足如下关系式：

100:99≤V1：V2

其中，V1为所述第一波纹电压的有效值，V2为所述第二波纹电压的有效值。

12.一种模数转换器，其特征在于，包括如权利要求1至11任一项所述的电压缓冲器。

13.一种芯片，其特征在于，包括上述权利要求12所述的模数转换器或如权利要求1至11任一项所述的电压缓冲器。

14.一种电子设备，其特征在于，包括设备主体以及设于所述设备主体的如上述权利要求13所述的芯片。