JP6143886B2 - ループのデータプリフェッチ要求をキャンセルするための方法および装置 - Google Patents
ループのデータプリフェッチ要求をキャンセルするための方法および装置 Download PDFInfo
- Publication number
- JP6143886B2 JP6143886B2 JP2015553873A JP2015553873A JP6143886B2 JP 6143886 B2 JP6143886 B2 JP 6143886B2 JP 2015553873 A JP2015553873 A JP 2015553873A JP 2015553873 A JP2015553873 A JP 2015553873A JP 6143886 B2 JP6143886 B2 JP 6143886B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- exit
- instruction
- data
- prefetch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 43
- 230000006870 function Effects 0.000 claims description 32
- 238000011156 evaluation Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 9
- 230000003252 repetitive effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 description 26
- 238000001514 detection method Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30065—Loop control instructions; iterative instructions, e.g. LOOP, REPEAT
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
- G06F9/3455—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results using stride
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
- G06F9/3832—Value prediction for operands; operand history buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
ュ内に不要なデータを格納しないことによって、プロセッサ性能が向上する。
110 プロセッサ
112 キャッシュシステム
114 システムメモリ
116 入力および出力(I/O)システム
119 ストライド回路
120 命令パイプライン
121 データプリフェッチ論理手段
122 予測論理回路
123 スタック論理回路
124 レベル1の命令キャッシュ(Icache)
125 リンクスタック
126 メモリコントローラ
128 レベル1データキャッシュ(Dcache)
130 フェッチおよびプリフェッチステージ
131 復号ステージ
132 命令発行ステージ
133 オペランドフェッチステージ
134 実行ステージ
135 完了ステージ
141 キャンセル保留中プリフェッチ要求論理回路
146 検出論理回路
150 フィルタ
152 条件履歴テーブル(CHT)
155 キャンセル保留中プリフェッチ要求信号
162 トラックレジスタ発行(TrI)
163 トラックレジスタオペランドフェッチ(TrO)
164 トラックレジスタ実行(TrE)
165 トラックレジスタ完了(TrC)
200 プロセス
250 プロセス
300 ポータブルデバイス
304 システムオンチップデバイス
310 プロセッサ複合体
311 プロセッサ
312 システムメモリ
314 統合されたメモリサブシステム
316 予測論理手段
318 ソフトウェア命令
322 レベル1のデータキャッシュ(L1 Dcache)
326 レベル1の命令キャッシュ(L1 Icache)
328 キャッシュコントローラ回路
334 カメラインターフェース
336 ビデオカメラ
340 ディスプレイコントローラ
342 ディスプレイデバイス
344 コーダ/デコーダ(CODEC)
346 スピーカ
348 マイクロフォン
350 ワイヤレスインターフェース
352 ワイヤレスアンテナ
356 入力デバイス
358 電源
Claims (20)
- プリフェッチ要求をキャンセルするための方法であって、
プログラムループ内のメモリアクセス命令に応答してキャッシュプリフェッチ要求を発行するステップと、
プログラムフロー情報の評価に基づいて、前記プログラムループ内のループ出口状況を識別するステップと、
前記識別されたループ出口状況に応じて、保留中のキャッシュプリフェッチ要求をキャンセルするステップと
を含む、方法。 - キャンセルされた前記保留中のキャッシュプリフェッチ要求が、前記プログラムループ内の既存のデマンド要求を含まない、請求項1に記載の方法。
- 前記ループ出口状況が、前記プログラムループを出ると評価するループ終了分岐を識別するステップに基づく、請求項1に記載の方法。
- 前記ループ出口状況が、投機的な命令フェッチおよび実行をキャンセルさせる不正確な分岐予測に基づく、請求項1に記載の方法。
- 条件分岐命令が、前記ループ出口状況としてプログラムループを終了するよう解決されたことを検出するステップと、
前記プログラムループ内のデマンドプリフェッチ要求を除いて保留中のプリフェッチ要求をキャンセルするステップと
をさらに含む、請求項1に記載の方法。 - 条件分岐命令が、前記プログラムループを終了するよう解決していないことを検出するステップであって、前記ループ出口状況の監視が続く、ステップをさらに含む、請求項1に記載の方法。
- プリフェッチ要求をキャンセルするための方法であって、
プログラムループ内の呼び出された関数に従って、データプリフェッチ要求を用いてデータを投機的にプリフェッチするステップと、
前記呼び出された関数からの関数出口に応じて、保留中のデータプリフェッチ要求をキャンセルするステップと、
を含む、方法。 - 前記プログラムループ内の既存のデマンド要求がキャンセルされない、請求項7に記載の方法。
- 前記関数出口が、前記呼び出された関数からの戻りの実行を検出するステップに基づく、請求項7に記載の方法。
- 前記関数出口が、前記呼び出された関数からの戻りの投機的な実行を検出するステップに基づく、請求項7に記載の方法。
- プリフェッチ要求をキャンセルするための装置であって、
プログラムループ内のメモリアクセス命令の反復実行に基づいてデータアクセスストライドを決定するように構成されるループデータアドレスモニタと、
前記データアクセスストライドにしたがって、前記プログラムループ内のメモリアクセス命令に基づいてプリフェッチ要求を投機的に発行するように構成されるデータプリフェッチ論理手段と、
識別されたループ出口に応じて、保留中のプリフェッチ要求をキャンセルするように構成される停止プリフェッチ回路と
を備える、装置。 - 前記ループデータアドレスモニタが、
前記メモリアクセス命令の実行ごとにオペランドアドレス間の差を決定するために、前記メモリアクセス命令の前記反復実行を監視するように構成されるストライド回路であって、前記オペランドアドレス間の前記差が、ストライドアドレス値である、ストライド回路と、
次のオペランドアドレスを決定するために、直前に実行されたメモリアクセス命令の前記オペランドアドレスに、前記ストライドアドレス値を加算するように構成される加算機能回路と
を備える、請求項11に記載の装置。 - 前記プログラムループ内の既存のデマンド要求がキャンセルされない、請求項11に記載の装置。
- 前記識別されたループ出口が、前記プログラムループを出ると評価するループ終了分岐を識別することに基づく、請求項11に記載の装置。
- 前記識別されたループ出口が、投機的な命令フェッチおよび実行をキャンセルする不正確な分岐予測に基づく、請求項11に記載の装置。
- 前記停止プリフェッチ回路が、条件分岐命令が前記識別されたループ出口として前記プログラムループを終了するよう解決したことを検出し、かつデマンドプリフェッチ要求を除いて保留中のプリフェッチ要求をキャンセルするようにさらに構成される、請求項11に記載の装置。
- 前記停止プリフェッチ回路が、条件分岐命令が前記プログラムループを終了するよう解決していないことを検出するようにさらに構成され、前記プログラムループが、前記ループ出口が識別されるまで続く、請求項11に記載の装置。
- 前記停止プリフェッチ回路が、弱く予測されたループ出口に基づいて、前記プログラムループ内の保留中のプリフェッチ要求をキャンセルしないようにさらに構成される、請求項11に記載の装置。
- コンピュータ可読プログラムデータおよびコードで符号化されるコンピュータ可読非一時的記録媒体であって、前記プログラムデータおよびコードが、実行されるときに、
プログラムループ内のメモリアクセス命令に応答してキャッシュプリフェッチ要求を発行し、
プログラムフロー情報に基づいて、前記プログラムループ内のループ出口状況を識別し、
前記識別されたループ出口状況に応じて、保留中のキャッシュプリフェッチ要求をキャンセルする
ように動作可能である、コンピュータ可読非一時的記録媒体。 - プリフェッチ要求をキャンセルするための装置であって、
プログラムループ内のメモリアクセス命令の反復実行に基づいて、データアクセスストライドを決定するための手段と、
前記データアクセスストライドに従って、前記プログラムループ内のメモリアクセス命令に応じてプリフェッチ要求を投機的に発行するための手段と、
識別されたループ出口に応じて、保留中のデータキャッシュプリフェッチ要求をキャンセルするための手段と
を備える、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/746,000 US9519586B2 (en) | 2013-01-21 | 2013-01-21 | Methods and apparatus to reduce cache pollution caused by data prefetching |
US13/746,000 | 2013-01-21 | ||
PCT/US2014/012152 WO2014113741A1 (en) | 2013-01-21 | 2014-01-18 | Methods and apparatus for cancelling data prefetch requests for a loop |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016507836A JP2016507836A (ja) | 2016-03-10 |
JP2016507836A5 JP2016507836A5 (ja) | 2017-04-06 |
JP6143886B2 true JP6143886B2 (ja) | 2017-06-07 |
Family
ID=50113017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015553873A Active JP6143886B2 (ja) | 2013-01-21 | 2014-01-18 | ループのデータプリフェッチ要求をキャンセルするための方法および装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US9519586B2 (ja) |
EP (1) | EP2946286B1 (ja) |
JP (1) | JP6143886B2 (ja) |
KR (1) | KR101788683B1 (ja) |
CN (1) | CN105074655B (ja) |
BR (1) | BR112015017103B1 (ja) |
ES (1) | ES2655852T3 (ja) |
HU (1) | HUE035210T2 (ja) |
TW (1) | TWI521347B (ja) |
WO (1) | WO2014113741A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9424046B2 (en) | 2012-10-11 | 2016-08-23 | Soft Machines Inc. | Systems and methods for load canceling in a processor that is connected to an external interconnect fabric |
US9348754B2 (en) | 2012-10-11 | 2016-05-24 | Soft Machines Inc. | Systems and methods for implementing weak stream software data and instruction prefetching using a hardware data prefetcher |
CN104133691B (zh) * | 2014-05-05 | 2016-08-31 | 腾讯科技(深圳)有限公司 | 加速启动的方法及装置 |
US20160283243A1 (en) * | 2015-03-28 | 2016-09-29 | Yong-Kyu Jung | Branch look-ahead instruction disassembling, assembling, and delivering system apparatus and method for microprocessor system |
EP3320428A4 (en) * | 2015-07-09 | 2019-07-17 | Centipede Semi Ltd. | PROCESSOR WITH EFFICIENT MEMORY ACCESS |
US10275249B1 (en) * | 2015-10-15 | 2019-04-30 | Marvell International Ltd. | Method and apparatus for predicting end of loop |
US10528352B2 (en) | 2016-03-08 | 2020-01-07 | International Business Machines Corporation | Blocking instruction fetching in a computer processor |
US10175987B2 (en) | 2016-03-17 | 2019-01-08 | International Business Machines Corporation | Instruction prefetching in a computer processor using a prefetch prediction vector |
US10474578B2 (en) * | 2017-08-30 | 2019-11-12 | Oracle International Corporation | Utilization-based throttling of hardware prefetchers |
GB2572954B (en) * | 2018-04-16 | 2020-12-30 | Advanced Risc Mach Ltd | An apparatus and method for prefetching data items |
US10649777B2 (en) * | 2018-05-14 | 2020-05-12 | International Business Machines Corporation | Hardware-based data prefetching based on loop-unrolled instructions |
GB2574270B (en) * | 2018-06-01 | 2020-09-09 | Advanced Risc Mach Ltd | Speculation-restricted memory region type |
US11216279B2 (en) * | 2018-11-26 | 2022-01-04 | Advanced Micro Devices, Inc. | Loop exit predictor |
US10884749B2 (en) | 2019-03-26 | 2021-01-05 | International Business Machines Corporation | Control of speculative demand loads |
US10963388B2 (en) * | 2019-06-24 | 2021-03-30 | Samsung Electronics Co., Ltd. | Prefetching in a lower level exclusive cache hierarchy |
CN110442382B (zh) * | 2019-07-31 | 2021-06-15 | 西安芯海微电子科技有限公司 | 预取缓存控制方法、装置、芯片以及计算机可读存储介质 |
US11150812B2 (en) * | 2019-08-20 | 2021-10-19 | Micron Technology, Inc. | Predictive memory management |
CN111541722B (zh) * | 2020-05-22 | 2022-03-18 | 哈尔滨工程大学 | 基于密度聚类的信息中心网络缓存污染攻击检测防御方法 |
US11630654B2 (en) * | 2021-08-19 | 2023-04-18 | International Business Machines Corporation | Analysis for modeling data cache utilization |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02287828A (ja) * | 1989-04-28 | 1990-11-27 | Fujitsu Ltd | プリフェッチ制御方式 |
JPH0439733A (ja) * | 1990-06-06 | 1992-02-10 | Fujitsu Ltd | 先行制御方式 |
JPH04344935A (ja) * | 1991-05-23 | 1992-12-01 | Nec Corp | 情報処理装置 |
JPH10232775A (ja) * | 1997-02-20 | 1998-09-02 | Hitachi Ltd | プリフェッチ機構 |
US5996061A (en) * | 1997-06-25 | 1999-11-30 | Sun Microsystems, Inc. | Method for invalidating data identified by software compiler |
US6430680B1 (en) | 1998-03-31 | 2002-08-06 | International Business Machines Corporation | Processor and method of prefetching data based upon a detected stride |
US6260116B1 (en) | 1998-07-01 | 2001-07-10 | International Business Machines Corporation | System and method for prefetching data |
US6611910B2 (en) * | 1998-10-12 | 2003-08-26 | Idea Corporation | Method for processing branch operations |
US6446143B1 (en) * | 1998-11-25 | 2002-09-03 | Compaq Information Technologies Group, L.P. | Methods and apparatus for minimizing the impact of excessive instruction retrieval |
US6321330B1 (en) | 1999-05-28 | 2001-11-20 | Intel Corporation | Each iteration array selective loop data prefetch in multiple data width prefetch system using rotating register and parameterization to avoid redundant prefetch |
US6799263B1 (en) * | 1999-10-28 | 2004-09-28 | Hewlett-Packard Development Company, L.P. | Prefetch instruction for an unpredicted path including a flush field for indicating whether earlier prefetches are to be discarded and whether in-progress prefetches are to be aborted |
US6775765B1 (en) * | 2000-02-07 | 2004-08-10 | Freescale Semiconductor, Inc. | Data processing system having instruction folding and method thereof |
US20020144054A1 (en) * | 2001-03-30 | 2002-10-03 | Fanning Blaise B. | Prefetch canceling based on most recent accesses |
JP3683248B2 (ja) * | 2002-10-22 | 2005-08-17 | 富士通株式会社 | 情報処理装置及び情報処理方法 |
US7194582B1 (en) | 2003-05-30 | 2007-03-20 | Mips Technologies, Inc. | Microprocessor with improved data stream prefetching |
US7526604B1 (en) | 2004-08-09 | 2009-04-28 | Nvidia Corporation | Command queueing speculative write prefetch |
US7587580B2 (en) * | 2005-02-03 | 2009-09-08 | Qualcomm Corporated | Power efficient instruction prefetch mechanism |
US8589666B2 (en) | 2006-07-10 | 2013-11-19 | Src Computers, Inc. | Elimination of stream consumer loop overshoot effects |
US7917701B2 (en) * | 2007-03-12 | 2011-03-29 | Arm Limited | Cache circuitry, data processing apparatus and method for prefetching data by selecting one of a first prefetch linefill operation and a second prefetch linefill operation |
US7640420B2 (en) * | 2007-04-02 | 2009-12-29 | Intel Corporation | Pre-fetch apparatus |
GB0722707D0 (en) | 2007-11-19 | 2007-12-27 | St Microelectronics Res & Dev | Cache memory |
US8479053B2 (en) | 2010-07-28 | 2013-07-02 | Intel Corporation | Processor with last branch record register storing transaction indicator |
US8661169B2 (en) | 2010-09-15 | 2014-02-25 | Lsi Corporation | Copying data to a cache using direct memory access |
US8977819B2 (en) | 2010-09-21 | 2015-03-10 | Texas Instruments Incorporated | Prefetch stream filter with FIFO allocation and stream direction prediction |
-
2013
- 2013-01-21 US US13/746,000 patent/US9519586B2/en active Active
-
2014
- 2014-01-18 EP EP14704714.6A patent/EP2946286B1/en active Active
- 2014-01-18 JP JP2015553873A patent/JP6143886B2/ja active Active
- 2014-01-18 HU HUE14704714A patent/HUE035210T2/hu unknown
- 2014-01-18 WO PCT/US2014/012152 patent/WO2014113741A1/en active Application Filing
- 2014-01-18 BR BR112015017103-6A patent/BR112015017103B1/pt active IP Right Grant
- 2014-01-18 ES ES14704714.6T patent/ES2655852T3/es active Active
- 2014-01-18 CN CN201480005173.0A patent/CN105074655B/zh active Active
- 2014-01-18 KR KR1020157021641A patent/KR101788683B1/ko active IP Right Grant
- 2014-01-21 TW TW103102149A patent/TWI521347B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2014113741A1 (en) | 2014-07-24 |
EP2946286B1 (en) | 2017-10-25 |
BR112015017103B1 (pt) | 2022-01-11 |
TWI521347B (zh) | 2016-02-11 |
JP2016507836A (ja) | 2016-03-10 |
BR112015017103A2 (pt) | 2017-07-11 |
EP2946286A1 (en) | 2015-11-25 |
KR20150110588A (ko) | 2015-10-02 |
US9519586B2 (en) | 2016-12-13 |
US20140208039A1 (en) | 2014-07-24 |
HUE035210T2 (hu) | 2018-05-02 |
CN105074655A (zh) | 2015-11-18 |
TW201443645A (zh) | 2014-11-16 |
ES2655852T3 (es) | 2018-02-21 |
KR101788683B1 (ko) | 2017-10-20 |
CN105074655B (zh) | 2018-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6143886B2 (ja) | ループのデータプリフェッチ要求をキャンセルするための方法および装置 | |
JP6345623B2 (ja) | 条件付き非ブランチング命令の非実行を予測するための方法および機器 | |
JP5357017B2 (ja) | 高速で安価なストア−ロード競合スケジューリング及び転送機構 | |
JP5323936B2 (ja) | 推論的割込みベクトルプリフェッチのための装置および方法 | |
US8578141B2 (en) | Loop predictor and method for instruction fetching using a loop predictor | |
US9280351B2 (en) | Second-level branch target buffer bulk transfer filtering | |
US7444501B2 (en) | Methods and apparatus for recognizing a subroutine call | |
US20200082280A1 (en) | Allocation filter for prediction storage structure | |
KR20130033476A (ko) | 사전 통지 기법들을 사용하여 프로그램의 순차적 흐름을 변경하기 위한 방법들 및 장치 | |
US10261789B2 (en) | Data processing apparatus and method for controlling performance of speculative vector operations | |
US20080072024A1 (en) | Predicting instruction branches with bimodal, little global, big global, and loop (BgGL) branch predictors | |
KR20210035311A (ko) | 프로세서의 필터링된 분기 예측 구조 | |
US11526356B2 (en) | Prefetch mechanism for a cache structure | |
JP6212133B2 (ja) | マルチビットウェイ予測マスクを有する命令キャッシュ | |
CA2725906C (en) | System and method for processing interrupts in a computing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170302 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6143886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |