JP6130070B2 - 低雑音増幅器整合 - Google Patents

低雑音増幅器整合 Download PDF

Info

Publication number
JP6130070B2
JP6130070B2 JP2016527368A JP2016527368A JP6130070B2 JP 6130070 B2 JP6130070 B2 JP 6130070B2 JP 2016527368 A JP2016527368 A JP 2016527368A JP 2016527368 A JP2016527368 A JP 2016527368A JP 6130070 B2 JP6130070 B2 JP 6130070B2
Authority
JP
Japan
Prior art keywords
lna
matching device
node
coupled
lna matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016527368A
Other languages
English (en)
Other versions
JP2016539563A5 (ja
JP2016539563A (ja
Inventor
ロバート・ロイド・ロビネット
アリ・モルシェディ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016539563A publication Critical patent/JP2016539563A/ja
Publication of JP2016539563A5 publication Critical patent/JP2016539563A5/ja
Application granted granted Critical
Publication of JP6130070B2 publication Critical patent/JP6130070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/246—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection using electronic means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/15—Tuning of resonator by means of digitally controlled inductor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)

Description

関連出願の相互参照
本出願は、その内容がその全体において参照により本明細書に明示的に組み込まれている、2013年11月7日に出願した、共同所有の米国非仮特許出願第14/074,612号の優先権を主張するものである。
本発明は、全体的に、低雑音増幅器整合デバイスに関する。
マルチモード、マルチ規格のワイヤレス通信デバイスは、通常、1つまたは複数の高性能無線受信機を必要とし、これらの高性能無線受信機は、最高の感度性能を達成するために、弱い信号に対して十分な信号対雑音比(SNR)性能を提供するべきである。加えて、マルチモード受信機は、最小限の歪みで広いダイナミックレンジにわたって信号および干渉レベルを直線的に処理するべきである。すなわち、高い直線性性能が必要とされる。受信機内の歪みは、たとえば、相互変調および利得圧縮によって引き起こされ得る。より高い直線性は、低減した相互変調レベルおよび利得圧縮をもたらす。その結果、低雑音、高利得性能も必要とされる。典型的には、高い直線性と低雑音の両方を同時に提供する受信機設計技術は、達成することが困難であり、設計の妥協の対象となる。
高性能受信機の1つの重要な構成要素は、低雑音増幅器(LNA)である。LNAは、受信機の全体的な雑音性能の主要な決定要素であり得る。言い換えれば、高い直線性および低雑音などのLNAの特性は、全体的な受信機の性能を支配する可能性がある。一般に、LNAは、アンテナとLNAとの間の無線周波数(RF)損失を最小限にするために、受信機のフロントエンドにおいて、受信アンテナインターフェースの近くに配置される。LNAは、LNA入力において現れる雑音を超える最小量の過剰雑音に寄与しながら、高利得を提供するように設計される。この特性は、低雑音指数として知られる。高い直線性特性を達成するために、LNAは、また、高い3次入力インターセプトポイント(IIP3)を有するべきであり、IIP3は、3次相互変調積レベルが、外挿された直線的な所望の出力レベルに等しい場合の入力レベルである。一般に、IIP3の高い値は、高い直線性性能を示す。
トランシーバデバイスは、より多くの周波数帯域およびより多くのモードをカバーするためにより多くのLNAを追加しながら、サイズにおいて縮小している。従来のRFトランシーバの特定用途向け集積回路(ASIC)は、低帯域(600MHz〜960MHz)、中帯域(1400〜2100MHz)、および高帯域(2200MHz〜2700MHz)をカバーするために、少なくとも20のLNAを含むことがある。少なくとも20のLNAを含むデバイスパッケージは、約3.8ミリメートル×3.8ミリメートルであり得、さらに、各LNAのための受動整合構成要素は、トランシーバデバイスのサイズの3倍の面積を占める。その上、各LNAは、最高の雑音指数および利得のために手動でインピーダンス整合されなければならず、したがって、追加の時間を消費する。したがって、受信機LNA整合は、大量の面積を占有し、各部分を変更するためにかなりの努力を必要とする。典型的なLNAは、2つの受動整合構成要素を有することがあり、20の一次受信機LNAおよび20のダイバーシティ受信機LNAを仮定すると、受信機は、約80の受動整合構成要素を含むことがある。
強化されたワイヤレス通信デバイスに対する必要性が存在する。より具体的には、プログラマブルLNA整合デバイスを含むワイヤレス通信デバイスに関連する実施形態に対する必要性が存在する。
本発明の例示的な実施形態による、トランシーバの特定用途向け集積回路を含むデバイスを示す図である。 ワイヤレス通信デバイスを示す図である。 図2のワイヤレス通信デバイスの個々の部分を示す図である。 図2のワイヤレス通信デバイスの個々の部分を示す図である。 図2のワイヤレス通信デバイスの個々の部分を示す図である。 本発明の例示的な実施形態による電子デバイスのブロック図である。 本発明の例示的な実施形態による、複数の整合デバイスに結合されたトランシーバモジュールを含むデバイスを示す図である。 本発明の例示的な実施形態による、複数の整合デバイスに結合されたトランシーバモジュールを含む別のデバイスを示す図である。 本発明の例示的な実施形態による整合デバイスを示す図である。 本発明の例示的な実施形態による別の整合デバイスを示す図である。 本発明の例示的な実施形態によるさらに別の整合デバイスを示す図である。 インダクタ値の例示的な選択を示すスミスチャートである。 本発明の例示的な実施形態による、トランシーバモジュールに結合された複数の整合デバイスを含むデバイスを示す図である。 本発明の例示的な実施形態による、整合デバイスと低雑音増幅器とを含むシステムを示す図である。 雑音指数測定ユニットの出力を示すプロットである。 本発明の例示的な実施形態による方法を示すフローチャートである。
添付の図面に関する下記の詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実施され得る唯一の実施形態を表すように意図されているわけではない。本説明全体にわたって使用される「例示的」という用語は、「例、実例、または例示として機能すること」を意味しており、必ずしも、他の例示的な実施形態よりも好ましい、または有利であると解釈されるべきではない。詳細な説明は、本発明の例示的な実施形態の完全な理解を提供する目的のための具体的な詳細を含む。本発明の例示的な実施形態は、これらの具体的な詳細なしに実践されてよいことが、当業者には明らかであろう。場合によっては、本明細書に提示される例示的な実施形態の新規性を曖昧にすることを回避するために、よく知られている構造およびデバイスがブロック図の形式で示されている。
ワイヤレス通信デバイスの従来のトランシーバは、グローバルな帯域およびモードのカバレッジのために設計され、単一のモバイルハンドセットにおいて20の周波数帯域を超えることがある。さらに、図1および図2において以下に例示するように、従来のトランシーバは、各受信信号経路のための帯域選択フィルタを有する多数のLNAを必要とすることがある。トランシーバは、適切なフィルタを用いて各受信信号経路を選択するスイッチと、LNA整合と、選択された受信機経路のための付随するLNAとを含むことができる。さらに、トランシーバは、1つまたは複数のフィルタが後に続くアンテナスイッチモジュール(ASM(antenna switch module))と、多くの場合において、LNAの数またはキャリアアグリゲーションに応じて別のスイッチとを使用することができる。トランシーバ内の各LNAは、2つまたは3つの受動整合構成要素を含むことができ、受動整合構成要素の面積は、トランシーバASICの面積を数桁の大きさ超えることがある。開始LNA整合値を予測する受信機およびLNAシミュレーションにもかかわらず、プリント回路基板(PCB)の寄生および非理想的な受動構成要素により、手動の経験的整合が依然として必要とされる。さらに、LNA受動構成要素が多くなることは、整合に充てられる時間が大幅に増加することに等しい。
図1は、LNA103を含むトランシーバASIC102を含むデバイス100を示す。デバイス100は、さらに、一次受信機LNA整合回路104と、ダイバーシティ受信機LNA整合回路106とを含む。図1に示すように、各LNA103は、専用の整合構成要素に結合され、これは、増大した整合構成要素面積をもたらす。
図2は、図2Aに詳細に示す部分202と、図2Bに詳細に示す部分204と、図2Cに詳細に示す部分206とを含むワイヤレス通信デバイス200を示す。図2Aを参照して、通信デバイス200は、第1のアンテナモジュール210に結合された一次アンテナ208と、第2のアンテナモジュール214に結合されたダイバーシティアンテナ212とを含む。第1のアンテナモジュール210は、デュプレクサ220A〜220Cに結合されたスイッチ216を含む。さらに、第2のアンテナモジュール214は、第2のアンテナモジュール214とダイバーシティアンテナ212とに関連付けられたLNA整合回路224A〜224Dを含む複数のLNA経路に結合されたスイッチ222を含む。デバイス200は、第2のアンテナモジュール214とダイバーシティアンテナ212とに関連付けられた追加のLNA受信経路(たとえば、20〜30のLNA受信経路)を含んでもよいことに留意されたい。
図2Bに示す部分204を参照して、デバイス200は、さらに、第1のアンテナモジュール210と一次アンテナ208とに関連付けられたLNA受信経路内の追加のLNA整合回路224E〜224Gを含む。デバイス200は、第1のアンテナモジュール210と一次アンテナ208とに関連付けられた追加のLNA受信経路(たとえば、20のLNA受信経路)を含んでもよいことに留意されたい。部分204を続けて参照して、デバイス200は、複数のLNAを含むトランシーバ集積回路(IC)226も含み、各LNAは、専用LNA経路に関連付けられる。図2Cに示す部分206を参照して、デバイス200は、トランシーバIC226(図2B参照)に結合された移動局モデムID230を含むこともできる。当業者には理解されるように、従来のトランシーバを備えるデバイス200は、各受信信号経路のための帯域選択フィルタを有する多数のLNAを必要とする。
例示的な実施形態は、本明細書で説明するように、プログラマブルLNA整合に関連するデバイスおよび方法に向けられている。本発明の様々な例示的実施形態によれば、最小限の受信機雑音指数のための自動化された受信機雑音整合を可能にするプログラマブル整合デバイスは、ワイヤレス通信デバイス内の非常に多くのLNA整合構成要素を大きく減少させることができる。プログラマブルLNA整合デバイスは、デュプレクサを含む、多くの帯域選択フィルタからのLNA入力を多重化する1つまたは複数の内蔵広帯域スイッチを含むことができる。したがって、プロセッサがセッティングルックアップテーブルを使用して各帯域の最適なLNA整合セッティングを設定することができるように、1つの広帯域LNA、または少数のLNAは、多数の周波数帯域のサービスを提供することができる。プログラマブルLNAは、より高いQを実現するために、様々な実施形態のための1つまたは複数の外部インダクタを必要とする可能性がある。ガラスまたはサファイア基板を含む他の実施形態は、完全に統合された解決策のための高Qインダクタをパッケージにおいて用いることができる。さらに、実施形態は、非常にコンパクトなソフトウェア制御調整可能デバイスのためのデバイスダイとともにガラス上に集積された受動デバイスを含むことができる。加えて、実施形態は、トランシーバASCI内にプログラマブルLNA整合を統合し、大部分のLNA整合を排除することができる。
より具体的には、1つの例示的な実施形態によれば、デバイスは、少なくとも1つのLNAと、少なくとも1つのLNAに結合されたLNA整合デバイスとを含むことができ、複数の周波数帯域のうちの選択された帯域のための最適なLNA整合設定を提供するために1つまたは複数の制御信号を受信するように構成され得る。本発明の別の例示的な実施形態は、LNA整合デバイスを動作させるための方法を含む。そのような方法の様々な実施形態は、LNA整合デバイスにおいてワイヤレス信号を受信するステップと、LNA整合デバイスからLNAにワイヤレス信号を伝達するステップとを含むことができる。方法は、ワイヤレス信号の雑音指数を測定するステップと、複数の周波数帯域のうちの選択された帯域に関する雑音指数を最小化するためにLNA整合デバイスを調整するステップとを含むこともできる。
本発明の他の態様、ならびに、様々な態様の特徴および利点は、次の説明、添付の図面、および添付の特許請求の範囲の検討を通して、当業者に明らかになるであろう。
図3は、本発明の例示的な実施形態による電子デバイス300のブロック図である。一例によれば、デバイス300は、モバイル電話などの携帯用電子デバイスを備えることができる。デバイス300は、デジタルモジュール302、RFモジュール304、および電力管理モジュール306などの様々なモジュールを含むことができる。デジタルモジュール302は、メモリと、1つまたは複数のプロセッサとを備えることができる。RF回路を備えることができるRFモジュール304は、送信機307と受信機309とを含むトランシーバ305を含むことができ、アンテナ308を介する双方向ワイヤレス通信のために構成され得る。一般に、ワイヤレス通信デバイス300は、任意の数の通信システムのための任意の数の送信機および任意の数の受信機と、任意の数の周波数帯域と、任意の数のアンテナとを含むことができる。本発明の例示的な実施形態によれば、受信機309は、以下に説明する例示的な実施形態のうちの1つまたは複数を含むことができる。
図4は、本発明の例示的な実施形態によるデバイス350を示す。デバイス350は、複数のLNA入力353を有するトランシーバモジュール352(たとえば、トランシーバASIC)を含む。さらに、デバイス350は、デバイス360A〜360Dを含み、デバイス360A〜360Dの各々は、本明細書では、プログラマブルLNA整合デバイスと呼ばれ得る。各デバイス360A〜360Dは、たとえば、デュプレクサ(図4には図示せず)から複数の入力を受信し、出力を伝達するように構成され、出力は、トランシーバモジュール352の複数のLNAのうちの1つによって受信され得る。図示のように、各デバイス360A〜360Dは、それらに結合された外部インダクタLxを有することができる。例として、デバイス360Aは、1つまたは複数のデュプレクサフィルタバンクから一次低帯域(LB)(たとえば、600MHz〜960MHz)および/または中帯域(MB)(たとえば、1400〜2100MHz)入力を受信するように構成され得、デバイス360Bは、1つまたは複数のデュプレクサフィルタバンクから一次高帯域(HB)(たとえば、2200MHz〜2700MHz)入力を受信するように構成され得る。さらに、デバイス360Cは、1つまたは複数のデュプレクサフィルタバンクからダイバーシティHB入力を受信するように構成され得、デバイス360Dは、1つまたは複数のデュプレクサフィルタバンクからダイバーシティLBおよび/またはMB入力を受信するように構成され得る。一例として、各デバイス360A〜360Dは、4と10との間の入力と、4つの出力とを含むことができる。
図5は、本発明の例示的な実施形態による別のデバイス380を示す。デバイス380は、複数のLNA入力353を有するトランシーバモジュール382(たとえば、トランシーバASIC)を含む。さらに、デバイス380は、デバイス380A〜380Dを含み、デバイス380A〜380Dの各々は、本明細書では、プログラマブルLNA整合デバイスとも呼ばれ得る。各デバイス380A〜380Dは、たとえば、デュプレクサ(図5には図示せず)から複数の入力を受信し、出力を伝達するように構成され、出力は、トランシーバモジュール382のLNAによって受信され得る。図示のように、各デバイス380A〜380Dは、それらに結合された外部インダクタLxを有することができる。例として、デバイス380Aは、1つまたは複数のデュプレクサフィルタバンクから一次LBおよび/または中帯域MB入力を受信するように構成され得、デバイス380Bは、1つまたは複数のデュプレクサフィルタバンクから一次HB入力を受信するように構成され得る。さらに、デバイス380Cは、1つまたは複数のデュプレクサフィルタバンクからダイバーシティHB入力を受信するように構成され得、デバイス380Dは、1つまたは複数のデュプレクサフィルタバンクからダイバーシティLBおよび/またはMB入力を受信するように構成され得る。
一例として、各デバイス380A〜380Dは、帯域の数、またはパッケージサイズによって影響を受ける対象領域の節約に応じて、2と10との間の入力を含むことができる。さらに、各デバイス380A〜380Dは、たとえば、1つの出力を含むことができる。以下でより詳細に説明するように、LNA整合デバイスは、選択されたLNAのための最適な整合を提供するための自動化整合アルゴリズムに従って機能することができる。入力マルチプレクサスイッチ、デバイスダイ、外部インダクタLxを含む受動デバイスは、高度に集積されたコンパクトなデバイスの解決策に適したガラスまたはサファイア基板上に集積され得ることに留意されたい。
さらに、他の実施形態によれば、1つまたは複数のLNAは、1つの出力のみを有するデバイス380内に集積され得る。
図6は、本発明の例示的な実施形態によるデバイス400を示す。デバイス400は、LNA整合デバイス402を含み、LNA整合デバイス402は、複数の受信経路RX1〜RX10のうちの1つと選択的に結合するためのスイッチS1を含む入力ユニット403を含む。スイッチS1は、10の可能な受信経路のうちの1つに選択的に結合するために構成されているものとして示されているが、本発明は、これに限定されない。そうではなく、スイッチS1は、任意の数の受信経路のうちの1つに選択的に結合するために構成され得る。LNA整合デバイス402は、さらに、スイッチS2〜S4と可変キャパシタC1およびC2とを含む。例として、可変キャパシタC1およびC2は、デジタル式に段階的なキャパシタバンク、アナログ調整されたキャパシタ、またはそれらの組合せを備えることができる。
図示のように、スイッチS2は、ノードAとノードBとの間に結合される。ノードBは、さらに、必要であるならば、シャントキャパシタまたはシャントインダクタに結合され得る。シャントキャパシタまたはシャントインダクタのいずれがノードBに結合されるべきであるかについての決定は、最良の雑音指数のためのLNAの最適なソースインピーダンスに基づくことができる。さらに、スイッチS3は、ノードAとノードCとの間に結合され、ノードCは、ノードDにも結合される。可変キャパシタC2は、ノードCとノードEとの間に結合され、ノードEは、さらに、接地電圧に結合され得る。可変キャパシタC1は、ノードEとノードGとの間に結合され、ノードGは、さらに、必要であるならば、シャントキャパシタに結合され得る。さらに、スイッチS4は、ノードGとノードFとの間に結合される。ノードFは、さらに、出力ユニット410に結合され、出力ユニット410は、複数のLNA入力(すなわち、LNA入力LNA1〜LNA4)のうちの1つに選択的に結合するためのスイッチS5を含む。
デバイス400は、さらに、インダクタL1を含み、インダクタL1は、LNA整合デバイス402の外部にあり、ノードFとノードDとの間に結合される。加えて、LNA整合デバイス402は、コントローラ404を含むことができ、コントローラ404は、別の外部コントローラとインターフェースし、スイッチS1〜S5ならびに可変キャパシタC1およびC2の動作を制御するように構成され得る。
1つの例示的な実施形態によれば、コントローラ404は、動作の帯域に応じてスイッチS5およびS1の構成を選択することができる。さらに、コントローラ404は、インダクタL1と組み合わされたキャパシタC1およびC2、ならびに、必要であればオプションのシャントCまたはLのための値の選択を可能にするように、必要に応じてスイッチS3、S4、およびS2を構成することができる。LNAが受信機の特性インピーダンス(大部分の無線システムにおいて、通常50オーム)の近くの最適な雑音指数のために設計されている場合、図6に示す例示的な実施形態のトポロジーは、十分である。LNAの(たとえば、スミスチャート上の)最小雑音指数の位置に応じて、ソースインピーダンスは、最適化アルゴリズムが最良の雑音指数位置に最も近い値を選択することができるように変換される。スイッチS5によって導入される寄生は、インダクタL1の値、ならびにキャパシタC1およびC2のためのキャパシタ範囲の適切な選択により、デバイス400の設計によって補償され得ることに留意されたい。
図7は、本発明の別の例示的な実施形態によるデバイス450を示す。デバイス450は、受信経路に結合された入力453を含むLNA整合デバイス452を含む。LNA整合デバイス452は、さらに、スイッチS2〜S4と、可変キャパシタC1およびC2とを含む。LNA整合デバイス402(図6参照)と同様に、スイッチS2は、ノードAとノードBとの間に結合される。ノードBは、さらに、必要であるならば、シャントキャパシタまたはシャントインダクタに結合され得る。さらに、スイッチS3は、ノードAとノードCとの間に結合され、ノードCは、ノードDにも結合される。可変キャパシタC2は、ノードCとノードEとの間に結合され、ノードEは、さらに、接地電圧に結合され得る。可変キャパシタC1は、ノードEとノードGとの間に結合され、ノードGは、さらに、必要であるならば、シャントキャパシタに結合され得る。さらに、スイッチS4は、ノードGとノードHとの間に結合される。ノードHは、さらに、出力460に結合され、出力460は、LNAの入力に結合され得る。
デバイス450は、さらに、インダクタL1を含み、インダクタL1は、LNA整合デバイス452の外部にあり、ノードHとノードDとの間に結合される。加えて、LNA整合デバイス452は、コントローラ404を含むことができ、コントローラ404は、別の外部コントローラとインターフェースし、スイッチS2〜S4ならびに可変キャパシタC1およびC2の動作を制御するように構成され得る。図6のデバイス400とは異なり、デバイス450は、多重化スイッチを含まず、したがって、関連する挿入損失および寄生を含まない。デバイス450の動作は、デバイス400と同じであってもよく、ノードBは、LNAの最適なインピーダンスが最良の利得および雑音指数のために必要とされるか否かに応じて、オプションのシャントCまたはシャントLを有することができる。
図8は、本発明の例示的な実施形態によるデバイス500を示す。デバイス500は、LNA整合デバイス502を含み、LNA整合デバイス502は、たとえば、フロントエンドデュプレクサバンクからの複数の低周波数入力のうちの1つに選択的に結合するためのスイッチS1を含む入力ユニット503を含む。スイッチS1は、10の受信経路のうちの1つに選択的に結合するために構成されているものとして示されているが、本発明は、これに限定されない。そうではなく、スイッチS1は、任意の数の受信経路のうちの1つに選択的に結合するために構成され得る。LNA整合デバイス502は、さらに、スイッチS2〜S4と可変キャパシタC1およびC2とを含む。LNA整合デバイス402(図6参照)と同様に、スイッチS2は、ノードAとノードBとの間に結合され、ノードBは、さらに、必要であるならば、シャントキャパシタまたはシャントインダクタに結合され得る。さらに、スイッチS3は、ノードAとノードCとの間に結合され、ノードCは、ノードDにも結合される。可変キャパシタC2は、ノードCとノードEとの間に結合され、ノードEは、さらに、接地電圧に結合され得る。可変キャパシタC1は、ノードEとノードGとの間に結合され、ノードGは、さらに、必要であるならば、シャントキャパシタに結合され得る。さらに、スイッチS4は、ノードGとノードHとの間に結合される。ノードHは、さらに、出力461に結合され、出力461は、LNAの入力に結合され得る。
当業者によって理解されるように、800MHz未満の無線周波数は、高いQを有する、物理的により大きく、より高い値の整合インダクタを必要とする可能性がある。さらに、基板面積を節約するために、2つの直列に接続された小さい高Qインダクタが、物理的に大きい高Qインダクタの代わりに使用され得る。したがって、図8に示すように、デバイス500は、さらに、インダクタL1を含み、インダクタL1は、LNA整合デバイス502の外部にあり、ノードHとノードDとの間に結合される。同様にLNA整合デバイス502の外部にある追加のインダクタL2は、ノードDとノードJとの間に結合される。
LNA整合デバイス502は、さらに、コントローラ404を含むことができ、コントローラ404は、別の外部コントローラとインターフェースし、スイッチS1〜S4ならびに可変キャパシタC1およびC2の動作を制御するように構成され得る。デバイス500の動作は、デバイス500がスイッチS5を含まず、スイッチ3が開いており、信号にインダクタL2を通過させることを除いて、デバイス400と同じであってもよい。デバイス500は、低周波数LNAを整合するために、シャントキャパシタC3を、インダクタL2、キャパシタC2、インダクタL1、および、あるいはキャパシタC1とともに使用することができる。
トランシーバモジュール382およびLNA入力353(図5参照)などの様々な受信機構成要素は、デバイス500内のスイッチS1を介して選択された周波数帯域に応じて再調整され得るプログラマブルLNA整合として本発明の例示的実施形態を使用して広帯域LNAを用いることができる。さらに、中帯域(典型的には、1400MHz〜2100MHz)が1つのインダクタのみを必要とすることができ、高帯域(典型的には、2200MHz〜2700MHzもしくはそれより高い)が異なる値の1つのインダクタのみを必要とすることができる間、低帯域が2つの直列インダクタを必要とすることができる場合、デバイス500は、任意の帯域分割のために使用され得る。デバイス(たとえば、図5に示すデバイス380)の複数のLNA入力および関連する整合構成要素は、たとえば、デバイス500を実装することによって、4つのパッケージ化された部分および4つのインダクタに減少され得、したがって、面積の節約と、手動の受動構成要素の整合の時間短縮と、ソフトウェアの再構成可能な整合とをもたらす。さらに、デバイス500は、LNAを手動で再整合することなく、新しいまたは異なる周波数帯域のためのフロントエンド設計の容易な変更を可能にすることができる。その上、たとえば、ソフトウェアルックアップテーブルは、新しい帯域のためのキャパシタC1、C2、およびC3のための値を再選択し、時間および費用を節約し、複数の市場分野のための複数の製品をサポートすることができる。
当業者によって理解されるように、送信-受信アンテナ無線周波数スイッチと、対象の帯域のためのデュプレクサフィルタとを含むことができるトランシーバフロントエンドは、本発明の様々な実施形態を行うために設計され得る。プリント回路基板の設計、構成要素の選択、およびシミュレーションによって、当業者は、たとえば、図7に示すデバイス450の入力453からわかるように、対象の帯域にわたるソースインピーダンス(Zs)を決定することができる。加えて、対象の各周波数帯域内の特定の周波数における最良の雑音指数および利得のためのLNAによって必要とされるインピーダンスは、シミュレーションまたは他のテストによって予測され得る。さらに、LNAの雑音指数および利得円の知識が役立つ可能性があるが、必ずしも必要ではない。周波数帯域にわたって同時に最良の雑音指数と最良の利得とを有することは、困難である可能性があることに留意されたい。ソースインピーダンスに加えて、最良の雑音指数が予測される点の軌跡と、動作範囲とが、決定され得る。したがって、ソースインピーダンスが、最良のシステム出力SNRのための雑音指数と利得との最良の組合せにおいてLNAが動作することを可能にするように、C1およびC2のキャパシタ値が、最良の雑音指数の点の軌跡を覆い、利得の範囲(利得円)を覆うことができるように、インダクタL1の値は、選択され得る。
図9は、LNA整合デバイスのためのインダクタ値を選択する例を示すスミスチャートを示す。この例において、デバイス450(図7参照)のインダクタL1のためのインダクタ値が選択され、ここで、スイッチS2は、開かれ、スイッチS3は、閉じられ、ノードBは、シャントキャパシタまたはシャントインダクタに結合されない。さらに、ソースインピーダンスは、860MHz〜960MHzの範囲内の890MHzにおいて40-j12オームに等しい(たとえば、B5およびB8ダウンリンク)。当業者によって理解されるように、最適なLNA雑音指数は、Zopt=63+j8オームであるが、最適な利得は、これからわずかに離れている可能性があり、帯域にわたって変化する可能性がある。インダクタL1の値は、最適化アルゴリズム(たとえば、図11の最適化アルゴリズム630)がシステム利得とカスケード雑音指数との最良の組合せを与えるC1およびC2の最適な値を探索するとき、キャパシタC1およびC2の範囲がZoptの周囲に点の軌跡を生成するように選択される。最適化アルゴリズムは、インピーダンスについて何も知らなくてもよく、キャパシタC1およびC2のための値を選択することができ、測定された雑音指数または出力SNRに基づいて最適化することができることに留意されたい。フリスの公式によって、LNAの雑音指数および利得は、システムのカスケード雑音指数を支配する。以下の図において、L1は、固定値であり、C1およびC2は、値がランダムに変化する。この例は、デバイスの寄生シャントキャパシタンスがキャパシタC1およびC2に含まれることを仮定していることに留意されたい。図9を特に参照すると、参照番号532は、対象の周波数帯域にわたるインダクタL1の選択された値でのキャパシタC1およびC2のステップの値の範囲を表す。さらに、参照番号534は、キャパシタC1およびC2のための値の範囲が最適なインピーダンス(たとえば、最良のシステム出力SNR)のための点の軌跡536を覆うことを可能にするためのインダクタL1の固定値の選択を表す。
当業者は、連続波を用いて基準トーンを測定したときにシステム出力SNRが最大になるように、デバイスが整合最適化アルゴリズムとともにC1およびC2の最適な値を選択することができるように、対象の周波数帯域のための固定インダクタL1を選択する。この基準トーンは、システムの雑音指数(NF)のより正確な測定のための既知の入力SNRのために設定された外部信号発生器であってもよく(最適NF目標または出力SNR目標を用いて、最適化アルゴリズムは、C1およびC2のための設定に迅速に集中することになる)、または、システムが最良の場合の出力SNRのために最適化するように、いくらかの不確実性で設定された内部基準トーンレベルであってもよい。例示的な実施形態のいずれかによるL1の適切な選択は、受動構成要素を手動で変更することなしに、または、受動構成要素を有する外部のRFスイッチを使用することなしには不可能である可能性がある広い動作帯域幅にわたる最適化を整合する。最後に、いくつかの設計は、直列インダクタンスを必要としない場合がある。L1の代わりに短い伝送ライン接続が、必要とされるすべてのものであってもよい。
図10は、本発明の別の例示的な実施形態によるデバイス550を示す。デバイス550は、一次トランシーバ552とダイバーシティトランシーバ554とを含む。デバイス550は、さらに、一次トランシーバ552に結合されたデバイス556および558と、ダイバーシティトランシーバ554に結合されたデバイス560および562とを含む。デバイス556、558、560、および562の各々は、デバイス400(図6参照)、デバイス450(図7参照)、デバイス500(図8参照)、またはそれらの任意の組合せを備えることができる。図10に示すように、各デバイス556、558、560、および562は、複数のLNAのうちの1つに選択的に結合するために構成される。1つの例示的な実施形態によれば、デバイス556および558は、LNA整合デバイス224E、224F、224G、など(図2B参照)に置換わることができ、結果としてより少ない部品をもたらす。同様に、デバイス560および562は、LNA整合デバイス224A、224B、224C、224D、など(図2A参照)に置換わることができ、結果としてより少ない部品をもたらす。
図11は、本発明のさらに別の例示的な実施形態によるシステム600の図である。当業者によって理解されるように、システム600は、LNAの既知の入力SNRを仮定して、LNAの最適な出力SNRのためのキャパシタC1およびC2のための値を選択するように構成され得る。システム600は、プログラマブルLNA整合デバイス610の入力に結合された信号発生器602を含む。プログラマブルLNA整合デバイス610は、本明細書で説明するLNA整合デバイス(すなわち、LNA整合デバイス402、LNA整合デバイス452、またはLNA整合デバイス502)のうちの1つを備えることができることに留意されたい。さらに、システム600は、インダクタLを含み、インダクタLは、外部にあり、LNA整合デバイス610に結合される。LNA整合デバイス610の出力は、特定の実施形態に応じて、トランシーバモジュール609の1つのLNAポート、または複数のLNAポートに接続することができる。一例として、トランシーバモジュール609は、トランシーバASICを備えることができる。トランシーバモジュール609は、LNA622と、ダウンコンバータおよびローパスフィルタ(LPF)624とを含む。トランシーバモジュール609内で、LNAのRF出力信号は、ダウンコンバータおよびLPF624によってダウンコンバートされ、モデムプロセッサ611に伝達される。モデムプロセッサ611は、アナログ-デジタル変換器(ADC)640と、サンプルサーバ642とを含む。既知のサンプリングレートを用いて構成され得るADC640は、ダウンコンバータおよびLPF624の出力を受信することができ、最適化アルゴリズムによって処理するために読み出されるNのサンプルを記憶するメモリまたはサンプルサーバ642に結合することができる。サンプルサーバ642は、USBを介して外部のPCに、または何らかの他のバスを介してアプリケーションプロセッサにデータを出力することができる。
ソフトウェアまたはアルゴリズムモジュールを備えることができるモジュール620は、雑音指数計算ユニット624と、収束ユニット626と、最適化アルゴリズム630と、メモリ634とを含む。雑音指数計算ユニット624は、出力SNRから雑音指数を計算し、結果を収束ユニット626に出力するように構成され得る。システム600は、計算された雑音指数の代わりに出力SNRを使用することができることに留意されたい。収束ユニット626は、目標雑音指数もしくは目標出力SNRを受信することができ、または、目標雑音指数もしくは目標出力SNRを用いてプログラムされ得る。さらに、収束ユニット626は、以前に測定された雑音指数または出力SNRを追跡し続けることができ、1つまたは複数の測定値を現在の測定値と比較することができる。さらなる改善が現在の測定値において見出されないとき、システム600は、デバイス610によってサポートされる動作の各周波数帯域のための設定の表を構築するために、最適なインピーダンスZoptをメモリ634に記憶することができる。モジュール620は、外部PC、モデムプロセッサ611のデジタル信号プロセッサ、アプリケーションプロセッサ、またはそれらの任意の適切な組合せの一部(たとえば、その上で動作する)であり得る。
システム600は、最大の出力SNR(すなわち、最小のまたは最良の雑音指数を推測する)を決定するように構成され得ることに留意されたい。入力SNRを知ることは、モジュール620がカスケード雑音指数を計算することを可能にする(すなわち、雑音指数(dB)=SNRin(dB)-SNRout(dB))。適切に設計された受信機システムにおいて、LNA利得および雑音指数は、システムのカスケード雑音指数を支配する可能性がある。当業者は、不十分なLNA利得は、高い雑音指数を有する受信機のその後の部分が、カスケード雑音における急激な上昇を引き起こすシステム雑音により多く寄与することを可能にすることを理解するであろう。システム出力SNRを最大化することは、最適なLNA信号利得と、最低のシステムノイズフロアとを示す。以前に決定され得る目標雑音指数または出力SNR(すなわち、連続波(CW)SNRであり、最小の検出された変調信号SNRではない)は、測定された雑音指数(または、出力SNR)と比較するために(すなわち、収束ユニット626によって)使用され得る。
収束ユニット626の出力は、目標が満たされない場合、キャパシタC1およびC2のための値の新しいセットをトリガし、または、キャパシタC1およびC2のための最適な値を維持するためにメモリ634に出力する。さらに、最適化アルゴリズムユニット630は、記憶された最適化データをメモリ634から受信し、最適な結果(すなわち、メモリ634に記憶された設定と比較して)を生成するために最適な設定を探索し続けるように構成され得る。反復回数は、ステップサイズによって、またはキャパシタC1およびC2のステップの量子化によって決定され得る。
システム600の意図される動作の間、LNA整合デバイス610は、既知の振幅の信号発生器602からのCW基準トーンを受信することができ、出力をLNA622に伝達することができる。さらに、雑音指数測定ユニット624は、LNA622の出力の雑音指数を測定することができる。さらに、収束ユニット626の出力は、最適化アルゴリズムユニット630によって受信され、最適化アルゴリズムユニット630は、LNA622の出力の1つまたは複数のパラメータに基づいて、LNA整合デバイス610の最適な構成および/または設定を決定するように構成され得る。より具体的には、最適化アルゴリズムユニット630は、収束ユニット626から受信した信号に基づいて、LNA622の雑音指数を最小化するために、LNA整合デバイス610の1つまたは複数のスイッチの最適な構成と、LNA整合デバイス610の1つまたは複数の可変キャパシタのための最適な設定とを決定するように構成され得る。最適化アルゴリズムユニット630およびメモリ634は、図3に示すデジタルモジュール302などのデジタルモジュールの一部であり得ることに留意されたい。さらに、最適化アルゴリズムユニット630の機能は、(たとえば、デジタルモジュール内の)1つまたは複数のプロセッサによって実行され得る。
システム600は、収束が満たされたときに終了するフィードバックループとして機能することができる。デバイス610内の変数(たとえば、キャパシタC1およびC2の値)の最適な値は、最適化アルゴリズムユニット630によって決定され得、コントローラ404によって設定され得る。これらの変数は、最大の出力SNR(または、最小の雑音指数)のためのガンマ選択にLNAを整合させる役割を行う。変数が最適化アルゴリズムユニット630を介してコントローラ404によって設定された後、システム600の動作は、開始することができ、基準トーンは、信号発生器602によってデバイス610に送られる。
例示的な実施形態によれば、CW基準トーンは、内部で生成され得、最適化アルゴリズム630は、最良の可能なCWのSNRのためのキャパシタC1およびC2の値を選択することができる。さらに、外部基準は、自己生成されたトーンにおけるエラーを決定するために、比較のために使用され得、その後、雑音指数は、測定および最適化され得る。この例示的な実施形態は、モデムプロセッサまたはアプリケーションプロセッサ上で動作するために、最適化アルゴリズムを必要とすることができる。理解されるように、この例示的な実施形態は、システムが自己整合すること、自己テストすること、ならびに、トランシーバフロントエンドデュプレクサにおける変化により、新しい周波数および新しい帯域に適合することさえ可能にする。さらに、それは、相手先商標製造会社(OEM)が、デュプレクサを単に変更し、自己整合または自己調整最適化アルゴリズムを実行することを可能にすることができる。
図12は、既知の入力CW SNRおよび出力SNRから計算された雑音指数計算624(図11参照)の出力を示すプロット680である。図11を再び参照すると、所望の出力SNR(または雑音指数)と比較したときに目標の整合(すなわち、収束)が満たされない場合、入力値(すなわち、キャパシタC1およびC2のための値)の新しいセットは、最適化アルゴリズムユニット630によって再び決定され得、コントローラ404によって設定され得る。このプロセスは、収束が満たされるまで続いてもよい。最適化アルゴリズムユニット630は、キャパシタC1およびC2の最適な設定を見つけることができる数学的に定義された最適化アルゴリズム(たとえば、ネルダー-ミード(Nelder-Mead))を含むことができる。
図13は、1つまたは複数の例示的な実施形態による方法700を示すフローチャートである。方法700は、低雑音増幅器(LNA)整合デバイスにおいてワイヤレス信号を受信するステップを含むことができる(数字702によって示す)。加えて、方法700は、LNA整合デバイスからLNAにワイヤレス信号を伝達するステップを含むこともできる(数字704によって示す)。方法700は、ワイヤレス信号の雑音指数を測定するステップを含むこともできる(数字706によって示す)。さらに、方法700は、複数の周波数帯域のうちの選択された帯域に関する雑音指数を最小化するためにLNA整合デバイスを調整するステップを含むことができる(数字708によって示す)。
本明細書で説明するように、本発明は、LNAが複数の(たとえば、10までの)受信経路をサポートすることを可能にするために、自動化されたLNA調整(たとえば、オンチップソフトウェアを介する)を提供し、したがって、ワイヤレス通信デバイス内の構成要素と、関連する費用とを低減する。さらに、様々な実施形態は、内部無線周波数(RF)基準ソースが利用可能な場合、適応LNA整合または閉ループLNA整合を含むことができる。したがって、システムは、雑音指数を知ることなしに、または、入力SNRについてほとんど何も知らないで、最大の出力SNRのために調整または整合することができる。加えて、様々な実施形態は、電子的に調整可能な事前選択受信機フィルタのための周波数の範囲を提供するために、電子的に調整可能なフィルタを含むことができる。
当業者は、情報および信号が、様々な異なるテクノロジーおよび技術のいずれかを使用して表され得ることを理解するであろう。たとえば、上記の説明全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または粒子、光場または光粒子、あるいはそれらの任意の組合せによって表現され得る。
本明細書に開示する例示的な実施形態と関連して説明される様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装されてよいことを、当業者はさらに諒解するであろう。ハードウェアおよびソフトウェアのこの互換性を明確に説明するために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップが、それらの機能の観点から一般的に上記で説明されている。そのような機能がハードウェアまたはソフトウェアのいずれとして実装されるのかは、特定の用途と、システム全体に課される設計制約とに依存する。当業者は、説明した機能を、各特定の用途のための様々な方法において実装することができるが、そのような実装の決定は、本発明の例示的な実施形態の範囲からの逸脱を生じさせるものとして解釈されるべきではない。
本明細書で開示される例示的な実施形態に関連して説明される様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、別個のゲートもしくはトランジスタ論理、別個のハードウェアコンポーネント、または本明細書で説明される機能を実行するように設計されているそれらの任意の組合せによって、実装あるいは実行されてよい。汎用プロセッサはマイクロプロセッサであり得るが、代替実施形態では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってよい。プロセッサは、たとえばDSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連結した1つまたは複数のマイクロプロセッサ、または任意の他のそのような構成など、コンピューティングデバイスの組合せとしても実装されてよい。
1つまたは複数の例示的な実施形態において、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せとして実装され得る。ソフトウェアに実装された場合、それらの機能は、1つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されるか、またはコンピュータ可読媒体を介して送信される場合がある。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、あるいは、命令もしくはデータ構造の形態の所望のプログラムコードを担持または記憶するために使用することができ、コンピュータによってアクセス可能である、任意の他の媒体を含むことができる。また、任意の接続は、適切にコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア線、デジタル加入者線(DSL)、または、赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用してウェブサイト、サーバ、または他の遠隔ソースから送信される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア線、DSL、または、赤外線、無線、およびマイクロ波のようなワイヤレス技術は、媒体の規定に含まれる。ディスク(disk)およびディスク(disc)は、本明細書で使用される場合、コンパクトディスク(CD)、レーザディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク、およびブルーレイディスクを含み、ここで、ディスク(disk)は、通常、磁気的にデータを再生し、ディスク(disc)は、レーザを用いて光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
開示されている例示的な実施形態についての以上の説明は、いずれの当業者による本発明の実施または使用をも可能にするために提供されたものである。これらの例示的な実施形態に対する様々な修正が当業者には容易に明らかになるであろうし、本明細書で定義する一般原理は、本発明の趣旨または範囲を逸脱することなしに他の実施形態に適用される場合がある。したがって、本発明は、本明細書に示す例示的な実施形態に限定されることを意図しておらず、本明細書に開示する原理および新規の特徴と一致する最も広い範囲を与えられるものとする。
100 デバイス
102 トランシーバASIC
103 LNA
104 一次受信機LNA整合回路
106 ダイバーシティ受信機LNA整合回路
200 通信デバイス
202 部分
204 部分
206 部分
208 一次アンテナ
210 第1のアンテナモジュール
212 ダイバーシティアンテナ
214 第2のアンテナモジュール
216 スイッチ
220A〜220C デュプレクサ
222 スイッチ
224A〜224G LNA整合回路
226 トランシーバ集積回路(IC)
230 移動局モデムID
300 電子デバイス
302 デジタルモジュール
304 RFモジュール
305 トランシーバ
306 電力管理モジュール
307 送信機
308 アンテナ
309 受信機
350 デバイス
352 トランシーバモジュール
353 LNA入力
360A〜360D デバイス
380 デバイス
380A〜380D デバイス
382 トランシーバモジュール
400 デバイス
402 LNA整合デバイス
403 入力ユニット
404 コントローラ
410 出力ユニット
450 デバイス
452 LNA整合デバイス
453 入力
460 出力
500 デバイス
502 LNA整合デバイス
503 入力ユニット
550 デバイス
552 一次トランシーバ
554 ダイバーシティトランシーバ
556 デバイス
558 デバイス
560 デバイス
562 デバイス
600 システム
602 信号発生器
609 トランシーバモジュール
610 プログラマブルLNA整合デバイス
611 モデムプロセッサ
620 モジュール
622 LNA
624 ダウンコンバータおよびローパスフィルタ(LPF)、雑音指数計算ユニット
626 収束ユニット
630 最適化アルゴリズム
634 メモリ
640 アナログ-デジタル変換器(ADC)
642 サンプルサーバ

Claims (21)

  1. 複数の低雑音増幅器(LNA)と、
    前記複数のLNAに結合されたLNA整合デバイスであって、前記LNA整合デバイスは、1つまたは複数の制御信号を受信し、かつ、複数の周波数帯域のうちの選択された帯域のためのLNA整合設定を提供するように構成され、前記LNA整合デバイスは、第1のノードに切替可能に結合された第1の端子と、第2のノードに結合された第2の端子とを有する第1の可変キャパシタを含み、前記LNA整合デバイスは、第3のノードに結合された第1の端子と、前記第2のノードに結合された第2の端子とを有する第2の可変キャパシタをさらに含み、インダクタが、前記第1のノードと前記第3のノードとの間に結合される、LNA整合デバイスと
    を備えるデバイス。
  2. 前記インダクタは、前記LNA整合デバイスの外部にある、請求項1に記載のデバイス。
  3. 前記インダクタが、前記LNA整合デバイスの入力と前記LNA整合デバイスの出力との間に結合された複数のインダクタのうちの1つであり、前記複数のインダクタは、前記LNA整合デバイスの外部にある、請求項2に記載のデバイス。
    のデバイス。
  4. 前記第1の可変キャパシタと前記第2の可変キャパシタとは、デジタル式に制御されるキャパシタバンクを備える、請求項1に記載のデバイス。
  5. ワイヤレス信号の雑音指数を測定し、
    前記雑音指数が目標の雑音指数に収束する時、前記LNA整合デバイスの構成要素に関連付けられた値を決定し、
    前記LNA整合デバイスのコントローラに、前記値を示す前記1つまたは複数の制御信号を伝達する
    ように構成されたプロセッサをさらに備える、請求項1に記載のデバイス。
  6. 前記LNA整合デバイスが、
    第1の構成で、複数の受信経路のうちの第1の受信経路に前記LNA整合デバイスを結合し、かつ、第2の構成で、前記複数の受信経路のうちの第2の受信経路に前記LNA整合デバイスを結合するように構成された入力と、
    前記複数のLNAに結合されるように構成された出力と
    を備える、請求項1に記載のデバイス。
  7. 前記LNA整合デバイスが、
    複数の受信経路のうちの1つに結合されるように構成された入力と、
    第1の構成で、前記複数のLNAのうちの第1のLNAに前記LNA整合デバイスを結合し、かつ、第2の構成で、前記複数のLNAのうちの第2のLNAに前記LNA整合デバイスを結合するように構成された出力と
    を備える、請求項1に記載のデバイス。
  8. 前記LNA整合デバイスが、前記LNA整合デバイスを調整するための複数のスイッチを備える、請求項1に記載のデバイス。
  9. 前記1つまたは複数の制御信号が、デジタルワードを含む、請求項1に記載のデバイス。
  10. 前記LNA整合デバイスが、前記選択された帯域に基づくインピーダンスを有する、請求項1に記載のデバイス。
  11. 前記LNA整合デバイスは、
    前記第3のノードと第4のノードとの間に結合された第1のスイッチであって、前記第4のノードは、前記LNA整合デバイスの入力に結合される、第1のスイッチと、
    前記第1のノードに前記第1の可変キャパシタを選択的に結合するように構成された第2のスイッチと
    を備える、請求項1に記載のデバイス。
  12. 前記LNA整合デバイスは、第1の数の受信経路に結合され、
    前記複数のLNAは、第2の数のLNAを含み、
    前記第1の数は、前記第2の数より大きい、請求項1に記載のデバイス。
  13. 前記LNA整合デバイスは、前記複数のLNAのうちの1つによって出力されるワイヤレス信号の雑音指数が目標の雑音指数を超える時、テストモード中に、前記LNA整合設定を調整するように構成されたコントローラをさらに備える、請求項1に記載のデバイス。
  14. 前記第2のノードは接地電圧に結合されている、請求項1に記載のデバイス。
  15. 低雑音増幅器(LNA)整合デバイスにおいてワイヤレス信号を受信するステップであって、前記LNA整合デバイスは、第1のノードに切替可能に結合された第1の可変キャパシタと、第2のノードに結合された第2の可変キャパシタとを含み、インダクタが、前記第1のノードと前記第2のノードとの間に結合される、ステップと、
    第1の構成で、複数のLNAのうちの第1のLNAに前記LNA整合デバイスの出力を結合し、かつ、前記LNA整合デバイスから前記第1のLNAに前記ワイヤレス信号を伝達するステップと、
    第2の構成で、前記複数のLNAのうちの第2のLNAに前記LNA整合デバイスの前記出力を結合し、かつ、前記LNA整合デバイスから前記第2のLNAに前記ワイヤレス信号を伝達するステップと、
    前記ワイヤレス信号の雑音指数を測定するステップと、
    前記雑音指数に基づいてLNA整合デバイス設定のセットを決定するステップであって、前記LNA整合デバイス設定のセットは、前記LNAの動作周波数帯域に関連付けられる、ステップと
    を含む方法。
  16. 前記LNA整合デバイス設定のセットは、前記LNA整合デバイスの前記第1の可変キャパシタと前記第2の可変キャパシタとの1つまたは複数の容量と、前記LNA整合デバイスの1つまたは複数のスイッチの1つまたは複数の状態とを含む、請求項15に記載の方法。
  17. デジタルワードおよびアナログ制御信号のうちの一方を含む1つまたは複数の制御信号を、前記LNA整合デバイスを調整するために前記LNA整合デバイスに伝達するステップをさらに含む、請求項15に記載の方法。
  18. 前記LNA整合デバイス設定のセットを決定するステップは、
    前記LNA整合デバイス設定を反復して調整するステップと、
    前記雑音指数が目標雑音指数を超えないまでは、雑音指数を再測定するステップと
    を含む、請求項15に記載の方法。
  19. 前記LNA整合デバイス設定のセットと、前記動作周波数帯域とをルックアップテーブルに記憶するステップをさらに含む、請求項15に記載の方法。
  20. 低雑音増幅器(LNA)整合デバイスにおいてワイヤレス信号を受信するための手段であって、前記LNA整合デバイスは、第1のノードに切替可能に結合された第1の端子と、第2のノードに結合された第2の端子とを有する第1の可変キャパシタを含み、前記LNA整合デバイスは、第3のノードに結合された第1の端子と、前記第2のノードに結合された第2の端子とを有する第2の可変キャパシタをさらに含み、インダクタが、前記第1のノードと前記第3のノードとの間に結合される、手段と、
    前記LNA整合デバイスからLNAに前記ワイヤレス信号を伝達するための手段と、
    前記ワイヤレス信号の雑音指数を測定するための手段と、
    前記雑音指数に基づいてLNA整合デバイス設定のセットを決定するための手段であって、前記LNA整合デバイス設定のセットは、前記LNAの動作周波数帯域に関連付けられる、手段と
    を備えるデバイス。
  21. 前記LNA整合デバイスは、1つまたは複数のスイッチをさらに備える、請求項20に記載のデバイス。
JP2016527368A 2013-11-07 2014-10-14 低雑音増幅器整合 Active JP6130070B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/074,612 US9425753B2 (en) 2013-11-07 2013-11-07 Low-noise amplifier matching
US14/074,612 2013-11-07
PCT/US2014/060369 WO2015069417A1 (en) 2013-11-07 2014-10-14 Low-noise amplifier matching

Publications (3)

Publication Number Publication Date
JP2016539563A JP2016539563A (ja) 2016-12-15
JP2016539563A5 JP2016539563A5 (ja) 2017-01-26
JP6130070B2 true JP6130070B2 (ja) 2017-05-17

Family

ID=51795814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016527368A Active JP6130070B2 (ja) 2013-11-07 2014-10-14 低雑音増幅器整合

Country Status (6)

Country Link
US (1) US9425753B2 (ja)
EP (1) EP3066754B1 (ja)
JP (1) JP6130070B2 (ja)
KR (1) KR101781998B1 (ja)
CN (1) CN105706360B (ja)
WO (1) WO2015069417A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490852B2 (en) * 2014-04-14 2016-11-08 Infineon Technologies Ag Multiple input and multiple output switch network
US9602156B2 (en) 2014-04-22 2017-03-21 Skyworks Solutions, Inc. Apparatus and methods for diversity modules
US9847804B2 (en) * 2014-04-30 2017-12-19 Skyworks Solutions, Inc. Bypass path loss reduction
JP6358238B2 (ja) * 2015-11-18 2018-07-18 株式会社村田製作所 高周波モジュール及び通信装置
CN107689778B (zh) 2016-08-05 2022-03-01 株式会社村田制作所 高频模块以及通信装置
JP6965581B2 (ja) * 2016-08-05 2021-11-10 株式会社村田製作所 高周波モジュール及び通信装置
JP6729790B2 (ja) * 2017-03-14 2020-07-22 株式会社村田製作所 高周波モジュール
US10659121B2 (en) 2017-03-15 2020-05-19 Skyworks Solutions, Inc. Apparatus and methods for radio frequency front-ends
KR20190124448A (ko) 2018-04-26 2019-11-05 삼성전기주식회사 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로
WO2020116708A1 (ko) * 2018-12-06 2020-06-11 엘지전자 주식회사 다중 대역에서 동작하는 전자 기기
CN114337553B (zh) * 2021-12-16 2022-11-22 上海矽昌微电子有限公司 一种被动式射频开关电路、射频控制系统及其控制方法
KR102516607B1 (ko) * 2022-04-07 2023-03-31 (주)지슨 광대역 rf신호 수신장치 및 수신방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960299A1 (de) * 1999-12-14 2001-06-21 Epcos Ag Duplexer mit verbesserter Sende-/Empfangsbandtrennung
JP4216080B2 (ja) * 2001-04-11 2009-01-28 キョウセラ ワイヤレス コープ． アンテナインターフェイスユニット
US6690251B2 (en) 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
KR100403221B1 (ko) 2001-07-23 2003-10-23 한국수력원자력 주식회사 방사성 전자 방출 마이크로채널 판
JP3953333B2 (ja) 2002-02-14 2007-08-08 パイオニア株式会社 受信装置およびその方法
US7173505B2 (en) 2003-10-23 2007-02-06 Broadcom Corporation Tuning RF circuits using switched inductors provided in a monolithic integrated circuit
US7023272B2 (en) 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system
WO2006047294A1 (en) 2004-10-22 2006-05-04 University Of Florida Research Foundation, Inc. Frequency tunable low noise amplifier
US7332980B2 (en) 2005-09-22 2008-02-19 Samsung Electronics Co., Ltd. System and method for a digitally tunable impedance matching network
JP2007329641A (ja) * 2006-06-07 2007-12-20 Mitsubishi Electric Corp 周波数・帯域幅切り換え増幅器
US7622989B2 (en) 2007-04-30 2009-11-24 The Regents Of The University Of California Multi-band, inductor re-use low noise amplifier
US7495515B1 (en) 2007-08-24 2009-02-24 Freescale Semiconductor, Inc. Low-noise amplifier
US8160275B2 (en) 2008-04-28 2012-04-17 Samsung Electronics Co., Ltd. Apparatus and method for an integrated, multi-mode, multi-band, and multi-stage power amplifier
JP5453120B2 (ja) * 2009-01-30 2014-03-26 株式会社Ｎｔｔドコモ マルチバンド整合回路、およびマルチバンド電力増幅器
US9143172B2 (en) * 2009-06-03 2015-09-22 Qualcomm Incorporated Tunable matching circuits for power amplifiers
US8570235B2 (en) * 2010-05-04 2013-10-29 Samsung Electro-Mechanics Systems and methods for complementary metal-oxide-semiconductor (CMOS) differential antenna switches using multi-section impedance transformations
US9002309B2 (en) * 2011-05-27 2015-04-07 Qualcomm Incorporated Tunable multi-band receiver

Also Published As

Publication number Publication date
US20150126136A1 (en) 2015-05-07
CN105706360B (zh) 2019-04-05
EP3066754B1 (en) 2021-03-17
CN105706360A (zh) 2016-06-22
KR20160083901A (ko) 2016-07-12
EP3066754A1 (en) 2016-09-14
US9425753B2 (en) 2016-08-23
JP2016539563A (ja) 2016-12-15
WO2015069417A1 (en) 2015-05-14
KR101781998B1 (ko) 2017-09-26

Similar Documents

Publication Publication Date Title
JP6130070B2 (ja) 低雑音増幅器整合
JP6892483B2 (ja) キャリアアグリゲーション回路、高周波モジュール、および無線装置
US9331720B2 (en) Combined directional coupler and impedance matching circuit
US9054756B2 (en) Adaptive tuning of an impedance matching circuit in a wireless device
US8975981B2 (en) Impedance matching circuits with multiple configurations
US20080233911A1 (en) Method and system for utilizing a power source as an fm antenna for an integrated fm radio
CN106416087B (zh) 具有rf滤波器的反馈接收路径
CN102195660A (zh) 基于级联滤波器的噪声和干扰消除器
US20090280765A1 (en) Method And System For On-Demand Filtering In A Receiver
KR102499248B1 (ko) 광대역 튜닝 가능한 결합기 시스템
JP4601077B2 (ja) 同調フィルタ、装置、システム、および、方法
US7933574B2 (en) Method and system for LNA adjustment to compensate for dynamic impedance matching
US8417204B2 (en) Method and system for on-demand signal notching in a receiver
WO2015031094A1 (en) Active interference cancellation in analog domain
US11616517B2 (en) Multiband transmitter
JP6509886B2 (ja) モードベースアンテナ同調
US20140376428A1 (en) Multi-frequency range processing for rf front end
US20220311408A1 (en) Tunable, broadband directional coupler circuits employing an additional, selectable coupling circuit(s) for controlling frequency response
JP2012019307A (ja) 受信装置および送受信装置
US9166534B2 (en) Tunable loadline
CN106656071B (zh) 用于5GHzWiFi通信带bypass通道低噪声放大器统一匹配系统
US10523254B2 (en) Mixer S11 control via sum component termination
CN102377705A (zh) 噪声和干扰消除的方法和系统
US20230080564A1 (en) Multiple coupler placements in advanced transmit architectures

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161201

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170412

R150 Certificate of patent or registration of utility model

Ref document number: 6130070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250