JP2012019307A - 受信装置および送受信装置 - Google Patents
受信装置および送受信装置 Download PDFInfo
- Publication number
- JP2012019307A JP2012019307A JP2010154417A JP2010154417A JP2012019307A JP 2012019307 A JP2012019307 A JP 2012019307A JP 2010154417 A JP2010154417 A JP 2010154417A JP 2010154417 A JP2010154417 A JP 2010154417A JP 2012019307 A JP2012019307 A JP 2012019307A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processing means
- matching
- bands
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
【課題】部品を共用化した場合であっても適切に部品間の整合を図ることが可能な受信装置および送受信装置を提供する。
【解決手段】複数のバンドにより送信された信号を受信する装置であって、前記複数のバンドにより送信された信号がそれぞれ入力される複数の第1の処理手段と、前記複数の第1の処理手段により処理された信号が入力される第2の処理手段と、前記複数の第1の処理手段と前記第2の処理手段の間に配置され、前記複数の第1の処理手段と前記第2の処理手段との整合を図るための整合手段と、を備える。そして、前記第2の処理手段および前記整合手段を前記複数のバンドにより送信された信号の信号処理に共有化する。
【選択図】 図1
【解決手段】複数のバンドにより送信された信号を受信する装置であって、前記複数のバンドにより送信された信号がそれぞれ入力される複数の第1の処理手段と、前記複数の第1の処理手段により処理された信号が入力される第2の処理手段と、前記複数の第1の処理手段と前記第2の処理手段の間に配置され、前記複数の第1の処理手段と前記第2の処理手段との整合を図るための整合手段と、を備える。そして、前記第2の処理手段および前記整合手段を前記複数のバンドにより送信された信号の信号処理に共有化する。
【選択図】 図1
Description
本発明は、複数のバンドに対応可能な受信装置および送受信装置に関する。
携帯電話では、周波数を複数の帯域に区切り、1つ1つの周波数帯域をバンドと呼び、使用地域や携帯電話キャリアによって使い分けている。
特許文献1には、第1入力信号の送信時に第1と第2の増幅器の一方と他方とは活性化と非活性化の状態に制御され、第2入力信号の送信時に制御状態は反転されることにより、集積化が容易で複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することが記載されている。
複数のバンドに対応した携帯電話用モジュールやICを製作しようとした場合、バンドごとにLNA(Low Noise Amplifier)といった部品を備えようとすると、部品点数やICの面積増大につながるため、複数バンドに共用可能な部品を用いることが求められる。また、携帯電話では、低消費電力や高効率動作が求められているため、部品間で効率よく信号伝送を行うために、前段の部品の出力インピーダンスと後段の部品のインピーダンスを合わせるなどにより部品同士の整合を図るための整合回路が用いられており、複数バンドで部品を共有化する場合、この整合回路についても複数バンドに対応させる必要がある。この整合回路の共用化について、特許文献1には記載されていない。
さらに、使用環境の温度や経年変化などによる部品変化により、整合回路において最適に整合を行うための条件が変化してしまう可能性がある。
本発明は、部品を共用化した場合であっても適切に部品間の整合を図ることが可能な受信装置および送受信装置を提供することを目的とする。
複数のバンドにより送信された信号を受信する装置であって、前記複数のバンドにより送信された信号がそれぞれ入力される複数の第1の処理手段と、前記複数の第1の処理手段により処理された信号が入力される第2の処理手段と、前記複数の第1の処理手段と前記第2の処理手段の間に配置され、前記複数の第1の処理手段と前記第2の処理手段との整合を図るための整合手段と、を備える。そして、前記第2の処理手段および前記整合手段を前記複数のバンドにより送信された信号の信号処理に共有化する。
本発明によれば、部品を共用化した場合であっても適切に部品間の整合を図ることが可能な受信装置および送受信装置を提供することができる。
図1に、送受信装置の構成例を示す。以下、送受信装置が携帯電話である場合を例に説明を行う。なお、本発明の適用を送受信装置に限定するものではなく、テレビなどの受信装置に適用しても良い。この場合、図1に示す送信側の構成を省略することができる。
アンテナ101は、例えばWCDMA方式などの携帯電話通信により信号の送受信を行う。フロントエンド回路10は、RFIC(Radio Frequency Integrated Circuit)11から出力された送信信号を増幅してアンテナ101へ出力し、アンテナ101で受信された受信信号をRFIC11へ出力し、また、信号の経路を選択的に決定する。
送受信に用いられるバンド数は予め定められており、フロントエンド回路10は、送信信号と受信信号を分配するためのデュプレクサをバンド数に対応して備える。本例では、使用されるバンド数が4つであり、フロントエンド回路10が4つのデュプレクサ、デュプレクサ103、104、105、106を備える場合を示している。また、フロントエンド回路10は、バンドによって使用するデュプレクサを切り替えるためのスイッチ102、受信信号用の整合回路107、108、送信信号用の整合回路109、110、113、114、送信用パワーアンプ111、112を持つ。本例では、後述するように、RFIC11内のLNAを複数バンドで共有化するため、デュプレクサ103等とLNAとの整合を図るための整合回路も複数バンドで共有化する。
RFIC11は、受信信号の増幅を行うLNA115、116と、受信信号のレベルを検出するレベル検出器117、118、送信信号の増幅を行うRFIC出力アンプ122、123を有する。これらを用いて、RFIC11は、送信信号と受信信号の振幅をフロントエンド回路10またはベースバンドIC12にとって適正なレベル(強度)となるよう制御する。なお、RFIC11は、LNA115等の他にミキサ、フィルタなどの構成を有するが、図では省略している。
本例では、図1に示すように、LNAやレベル検出器等を複数バンドで共有するなど、部品の共有化を図っている。例えば850MHz(バンドV)、900MHz(バンドVIII)、1.9GHz(バンドII)、2.1GHz(バンドI)と4つのバンドを使用する場合、850MHzと900MHzの低帯域(800〜1000MHz)の受信信号を増幅するLAN115と、1.9GHzと2.1GHzの高帯域(1800〜2200MHz)の受信信号を増幅するLAN116を備える。
ベースバンドIC12は、RFIC11から出力された受信信号の復調や送信信号の変調を行う。また、ベースバンドIC12は、バンドの選択を指示するためのバンド情報を出力するバンド選択制御部119を有する。
整合回路制御部120は、複数のデュプレクサからそれぞれ出力された信号を適切に整合できるように、即ち複数バンドに対応できるように整合回路107、108を制御する。
図2(1)は一般的な整合回路の例を示しており、図2(2)〜(4)は本例で用いられる整合回路のバリエーションを示している。
図2(2)の例では、バラクタ2003とコイル2002が直列につながり、信号線2014から分岐する構成としている。図2(1)に比べて、バラクタ2003を用いてIN端子またはOUT端子へ印加するバイアスDC電圧の大きさによって、容量値を可変にすることで複数バンドに対応させることができる。また、図2(3)に示すように複数のコンデンサ2005、2006、2007、2008を並列に構成し、MOSスイッチ群2004をON、OFFにより使用するコンデンサを切り替えることにより、インピーダンス等を変化させ、使用バンドごとに適切に整合をとることができる。さらに、図2(4)に示すように、複数のコンデンサの切り替えに限らず、複数のコイル2010、2011、2012、2013をMOSスイッチ群2009によって切り替えることにより、さらに細かな調整を行うことができる。
なお、図2に示す整合回路の構成は例であり、これに限定するものではない。例えば、図2に示す整合回路ではコンデンサとコイルが信号線からグランドへ分岐するような構成となっているが、他の構成であっても良い。また、図2(2)の整合回路でバラクタを可変容量として用いている代わりにMEMS(Micro Electro Mechanical Systems)を用いても良いし、図2(3)、(4)の整合回路でMOSスイッチを用いている代わりにMEMSスイッチを用いても良い。また、図2に記載の整合回路に抵抗素子を追加するようにしてもよい。
本例では、複数バンドに整合回路を対応させるために、測定やシミュレーションにより、使用バンドごとに適した設定条件(例えば整合回路のコンデンサの容量値などの設定値)を取得し、その設定条件に関する設定情報を事前にメモリ121に保存しておく。そして、バンド選択制御部119から出力された使用バンドを示すバンド情報をもとに、整合回路制御部120がメモリ121から対応する設定情報を読出し、この設定情報を用いて整合回路107、108を制御する。
図3に、設定情報の一例を示す。本例は、整合回路107が図2(4)に示す回路構成を有している場合に、回路中のコンデンサとコイルの切り替え方法を示すデータテーブルを設定情報として有している場合を示している。図に示すように、データテーブルに、使用バンド3001に対する整合回路のコンデンサ制御用スイッチ2004(NO.1〜NO.4)のON、OFFを示す制御情報3002とコイル制御用スイッチ2009(NO.1〜NO.4)のON、OFFを示す制御情報3003が記録されている。例えば、バンド選択制御部119から使用バンドがバンドVであることを示すバンド情報が送られてきた場合、整合回路制御部120は、整合回路107のコンデンサ2005〜2008に付随するスイッチNO.1〜NO.4を各々ON、OFF、ON、OFF、コイル2010〜2013に付随するスイッチNO.1〜NO.4をOFF、OFF、ON、OFFと制御する。
なお、図3では、整合回路107に対する設定情報を示すデータテーブルを示しているが、メモリ121には整合回路108に対応する設定情報も記憶されているものとする。また、図3は、整合回路107が図2(4)に示す回路構成を有している場合の設定情報の一例を示すものであり、整合回路がコイルを備えていない場合や、コンデンサ等に追加して抵抗素子を備えている場合には、それに対応した設定情報をメモリ121に記憶するものとする。
また、図2(2)に示すように、複数のコンデンサ等を備えていない整合回路を用いる場合には、測定やシミュレーションにより、使用するバンドごとに適したDC電圧値を取得し、それらの値を設定情報として記憶する。例えば、INまたはOUT端子に電圧を印加するためのD/Aコンバーター(図示せず)を設け、図4(1)に示すような使用バンドとD/Aコンバーターへの制御ビットとを対応させたデータテーブルを設定情報として記憶するとともに、図4(2)に示すような制御ビットと電圧との対応関係を示すデータテーブルをメモリ121に記憶する。これらの情報に基づいて、D/Aコンバーターは制御ビットに応じた電圧を印加する。例えば、使用バンドがバンドVである場合、D/AコンバーターはINまたはOUT端子に0.6Vの電圧を印加する。
このように測定等により取得した設定情報を用いて整合回路の制御を行った場合であっても、回路内部の温度変化や経年変化などによる素子値の変化によりインピーダンスのずれが生じ、適切に整合をとることができない場合がある。このような整合のずれを補正するために、本例では、メモリ121に予め記憶した設定情報を用いて整合回路の制御を行った後、整合回路の調整を行う。具体的には、LNA115、116から出力される信号レベルが最大になるときが最も整合がとれている場合であるため、レベル検出部117、118により検出された値を指標とし、整合回路制御部120はレベルが最大となるように整合回路の制御を行う。
レベル検出部117、118の構成の一例を図5に示す。カプラ(Coupler)4100により受信信号の一部を取り出し、信号検波用のダイオード4101で整流して信号レベルに応じた電圧を出力する。カプラ4100によって信号を取り出しているため、もとの信号にほとんど影響を与えずレベルを検出することができる。
図6は整合回路の制御手順の一例を示すフローチャートである。使用バンドがバンドVであり、図2(4)に示す整合回路を備えている場合を例に以下説明する。
まず、整合回路制御部120は、バンド選択制御部119から送信されたバンド情報を受信すると、この情報を用いて使用バンドに対応する設定情報をメモリ121から読み出し(S101)、読み出した設定情報を用いて整合回路107を制御する(S102)。具体的には、例えば図3に記載のデータテーブルに基づき、スイッチ2004によりコンデンサ2005〜2008のON、OFFを切り換え、スイッチ2009によりコイル2010〜2013のON、OFFを切り換える。
次に、この状態でLNA115から出力される受信信号のレベルをレベル検出部117により検出する(S103)。その後、整合回路107のコンデンサの値を1段階増やすように整合回路を制御する(S104)。例えば、コンデンサ2005〜2008の容量がそれぞれ4pF、2pF、1pF、0.5pFであるとすると、容量値が最も小さいコンデンサ2008をOFFからONに切り換えることにより、コンデンサ2005〜2008の状態はそれぞれON、OFF、ON、ONになり、整合回路107のコンデンサの値を5pF(=4pF+1pF)から5.5pF(=4pF+1pF+0.5pF)に値を1段階増やすことができる。
コンデンサの値を1段階増加した後、受信レベルを測定し(S105)、値を1段階増やす前の受信レベルと比較する(S106)。受信レベルが増加した場合は、S104に戻り再度コンデンサの値を1段階増やす。この場合、コンデンサ2008をONからOFFに切り換えことにより、コンデンサ2005〜2008の状態はそれぞれON、ON、OFF、OFFになり、整合回路107のコンデンサの値は6pF(=4pF+2pF)になる。
一方、受信レベルが減少した場合(S106 No)、S107に移行し、整合回路のコンデンサ107の値を1段階減らすように制御する。そして、受信レベルを測定し(S108)、値を1段階減らす前の受信レベルと比較する(S109)。受信レベルが増加した場合は(S109 Yes)、S107に戻って再度コンデンサの値を1段階減らし、受信レベルが減少した場合は(S109 No)、コンデンサの値を1段階増やす。
これら一連のコンデンサの容量値の制御により、受信レベルがより高い、すなわち整合をより良くとることができる容量値に調整することができる。
その後、受信レベルの測定を行い(S111)、スイッチ2009の切り換えにより整合回路117のコイルのインダクタンスを増減させ、受信レベルが高くなるように調整を行う(S112〜S118)。
このように予め記憶した設定情報に基づいて制御するだけでなく、検出した受信レベルに基づいて調整を行うことにより、温度条件や経年変化が起った場合でも、適切に整合を図ることができるように整合回路を調整することができる。また、1つ1つの装置について測定やシミュレーションを行わず、1つや数台の装置の測定結果により設定情報を取得した場合であっても、素子のバラツキにより発生しうる整合のずれを調整することができる。なお、受信レベルに基づく調整を始めから行うのではなく、使用バンド情報に基づく設定情報を用いて大まかに調整を行ったあとに、受信レベルを用いた微調整を行うことにより、調整時間の増大を抑制しつつ、最適な整合を図ることができる。
なお、図6に示した制御手順は一例であって、これに限定するものではない。例えば、より精度のよい整合をとるためにS103〜S118の操作を何度か繰り返し行っても良い。また、図2(3)に示すようにコンデンサのみを備えた整合回路を用いる場合、あるいはコイルのみを備えた整合回路を用いる場合には、S103〜S110あるいはS111〜S118のステップを省略することができる。また、整合回路に複数の抵抗が含まれている場合は、コンデンサやコイルにおける調整と同様のステップを追加し、調整を行う。
また、図2(2)に示すような整合回路を用いる場合には、メモリ121に記憶した制御ビットにした従って所定のDC電圧を印加するようにD/Aコンバーターを制御した後、制御ビットを1加算または1減算することにより印加するDC電圧値を増減し、増減した場合の受信レベルを検出することにより、最適な整合を図ることができるように調整を行う。
以上説明したように、本例によれば、LNAなどの部品を複数バンドの信号処理に共用化した場合であっても適切に整合を図ることができる。なお、図1等に示した構成は一例であって、これに限定するものではない。例えば、図1の例では、整合回路制御部120は、ベースバンドIC12から独立しているが、ベースバンドIC12の内部に整合回路制御部120を持たせても良い。
また、例えば、図7に示すように、RFIC11に代えてRFIC21を、ベースバンドIC12に代えてベースバンドIC22を備えるようにしても良い。
また、図8に示すように、バンド選択制御部のバンド選択情報に応じて、デュプレクサ103、104と整合回路107間の経路を切り替えるスイッチ124やデュプレクサ105、106と整合回路108間の経路を切り替えるスイッチ125を備えるような構成にしても良い。
RFIC21は、LNA115、116、出力アンプ122、123に加え、利得を可変できるRFAMP201、202、信号の周波数変換を行うミキサ203、204、周波数変換後の信号の強度を検出するレベル検出部205、206、レベル検出部の検出信号強度に応じてRFAMP201、202の利得の制御を行うAGC(Auto Gain Control)制御部207、208、AGC制御部207、208から出力されるAGC制御情報の信号線210、211を持つ。RFIC21は、他にもミキサに入力されるローカル信号を発生させるVCOなどを持つが、図では省略している。ベースバンドIC22はバンド選択制御部119に加え、受信信号のエラー率を検出するエラー率検出部209を持つ。
RFIC21に入力される信号のレベルが低い場合はAGC制御電圧が高くなり、信号レベルが高い場合は低くなる。図7に示す送受信装置では、整合回路制御部120は、メモリ121に設定情報として記憶された値にRFAMP201、202の利得を設定した後、AGC制御部207、208は、レベル検出器205、206で検出されるレベルが信号処理に最適な所定の値となるよう、RFAMP201、202の利得を制御する。RFAMP201、202に入力される信号レベルが小さい場合、レベル検出部205、206で検出されるレベルも小さいため、AGC制御部207、208はRFAMP201、202の利得が大きくなるよう制御を行う。逆に,RFAMP201、202に入力される信号レベルが大きい場合は、レベル検出部205、206で検出されるレベルも大きくなり、AGC制御部207、208はRFAMP201、202の利得を小さくなるよう制御する。例えば、AGC制御部207、208がRFAMP201、202の利得を大きくするときは信号線210、211の電圧を大きくし、利得を小さくするときには信号線210、211の電圧を小さくするようにする。この場合、RFAMP201、202に入力される信号レベルが小さいときは、信号線の電圧は大きくなり,逆に信号レベルが大きいとAGC制御電圧は小さくなる。さらに、LNA115、116の利得は固定値であることから、RFIC21に入力される信号レベルはAGC制御電圧に対応して表される。
また、エラー率検出部209で検出されるビットエラー率は、一般的にRFIC21へ入力される信号が小さいときには高く、信号が大きいと小さくなる。
図7に示す装置では、レベル検出部の検出値の代わりに、AGC制御電圧(V_AGC)やビットエラー率(BER)を指標として用いて、整合回路107,108の調整を行う。例えば、{( 1 − BER × 1000) × 4 } + { V_AGC × 1 }により算出される値が最も大きくなるように調整を行う。
なお、AGC制御電圧とエラー率の両方を用いず、どちらか一方の情報を用いて調整を行っても良い。この場合、AGC制御部207、208あるいは、エラー率検出部209を図7の構成から省略することができる。また、レベル検出部の検出値に追加して、AGC制御電圧やとビットエラー率の両方またはいずれか一方を指標として用いることにより、調整を行うようにしても良い。
以上説明したように、LNA等の部品を複数バンドで共有化するとともに、これら部品の前段に設けたディプレクサ等の部品との間の整合をとる整合回路についても共有化することにより、部品点数やICの面積増大を抑制することができる。また、使用するバンド毎の設定情報を予め記憶し、この設定情報を用いて整合回路の設定を行うことにより、調整時間の増大を抑制しつつ、使用バンドに対応した整合を図ることができる。また、設定情報に基づいて整合回路を設定するだけでなく、受信レベルなど、検出した情報を用いて調整を行うことにより、温度条件や経年変化などによる整合のずれが生じた場合であっても、最適に整合を図ることができる。
10:フロントエンド回路、
11、21:RFIC、
12、22:ベースバンドIC、
101:アンテナ、
107、108:整合回路
11、21:RFIC、
12、22:ベースバンドIC、
101:アンテナ、
107、108:整合回路
Claims (7)
- 複数のバンドにより送信された信号を受信する受信装置であって、
前記複数のバンドにより送信された信号がそれぞれ入力される複数の第1の処理手段と、
前記複数の第1の処理手段により処理された信号が入力される第2の処理手段と、
前記複数の第1の処理手段と前記第2の処理手段の間に配置され、前記複数の第1の処理手段と前記第2の処理手段との整合を図るための整合手段と、
を備え、前記第2の処理手段および前記整合手段を前記複数のバンドにより送信された信号の信号処理に共有化することを特徴とする受信装置。 - 前記整合手段の設定条件を示す設定情報を記憶する記憶手段と、
前記記憶手段に記憶された設定情報に基づいて前記整合手段を設定するように制御することを特徴とする請求項1に記載の受信装置。 - 前記第2の処理手段から出力された信号のレベルを検出するレベル検出手段を備え、
前記記憶手段に記憶された設定情報に基づいて前記整合手段を設定した後、前記レベル検出手段により検出される信号レベルが大きくなるように設定条件を変化させることを特徴とする請求項2に記載の受信装置。 - 前記第2の処理手段から出力された信号のエラー率を検出するエラー率検出手段を備え、
前記記憶手段に記憶された設定情報に基づいて前記整合手段を設定した後、前記エラー率検出手段により検出されるエラー率が小さくなるように設定条件を変化させることを特徴とする請求項2に記載の受信装置。 - 前記設定条件は、前記整合手段に含まれるコンデンサの容量値またはコイルのインダクタンスまたは抵抗の抵抗値であることを特徴とする請求項2〜4のいずれかに記載の受信装置。
- 前記第1の処理手段はデュプレクサであり、前記第2の処理手段はLNAであることを特徴とする請求項1から5のいずれかに記載の受信装置。
- 複数のバンドにより送信された信号を受信し、信号を複数のバンドにより送信可能なアンテナと、
前記アンテナにより受信された複数のバンドの受信信号がそれぞれ入力され、送信する送信信号を前記アンテナに出力する複数の第1の処理手段と、
前記複数の第1の処理手段により処理された受信信号が入力される第2の処理手段と、
前記複数の第1の処理手段と前記第2の処理手段の間に配置され、前記複数の第1の処理手段と前記第2の処理手段との整合を図るための受信側整合手段と、
前記複数の第1の処理手段により処理される送信信号を出力する第3の処理手段と、
前記複数の第1の処理手段と前記第3の処理手段の間に配置され、前記複数の第1の処理手段と前記第3の処理手段との整合を図るための送信側整合手段と、
を備え、前記第2の処理手段および前記受信側整合手段、前記第3の処理手段、前記送信側整合手段を前記複数のバンドによる信号の送受信処理に共有化することを特徴とする送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010154417A JP2012019307A (ja) | 2010-07-07 | 2010-07-07 | 受信装置および送受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010154417A JP2012019307A (ja) | 2010-07-07 | 2010-07-07 | 受信装置および送受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012019307A true JP2012019307A (ja) | 2012-01-26 |
Family
ID=45604235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010154417A Pending JP2012019307A (ja) | 2010-07-07 | 2010-07-07 | 受信装置および送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012019307A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013125363A1 (ja) * | 2012-02-23 | 2013-08-29 | 株式会社村田製作所 | 高周波モジュールおよび高周波部品 |
JP2016531435A (ja) * | 2013-08-01 | 2016-10-06 | キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. | Mems抵抗スイッチおよびmimキャパシタを利用したdvc |
JP2018061252A (ja) * | 2014-10-31 | 2018-04-12 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | インピーダンス整合部品を備えたダイバーシティ受信器フロントエンドシステム |
JP2019501029A (ja) * | 2015-11-16 | 2019-01-17 | キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. | Mems無線周波数アプリケーションのesd保護 |
US10411658B2 (en) | 2016-12-14 | 2019-09-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2022034869A1 (ja) * | 2020-08-13 | 2022-02-17 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
-
2010
- 2010-07-07 JP JP2010154417A patent/JP2012019307A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104137427A (zh) * | 2012-02-23 | 2014-11-05 | 株式会社村田制作所 | 高频模块及高频元器件 |
JP5700170B2 (ja) * | 2012-02-23 | 2015-04-15 | 株式会社村田製作所 | 高周波モジュールおよび高周波部品 |
US9363344B2 (en) | 2012-02-23 | 2016-06-07 | Murata Manufacturing Co., Ltd. | High frequency module and high frequency component |
CN104137427B (zh) * | 2012-02-23 | 2016-08-24 | 株式会社村田制作所 | 高频模块及高频元器件 |
WO2013125363A1 (ja) * | 2012-02-23 | 2013-08-29 | 株式会社村田製作所 | 高周波モジュールおよび高周波部品 |
US10566140B2 (en) | 2013-08-01 | 2020-02-18 | Cavendish Kinetics, Inc. | DVC utilizing MEMS resistive switches and MIM capacitors |
JP2016531435A (ja) * | 2013-08-01 | 2016-10-06 | キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. | Mems抵抗スイッチおよびmimキャパシタを利用したdvc |
JP2018061252A (ja) * | 2014-10-31 | 2018-04-12 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | インピーダンス整合部品を備えたダイバーシティ受信器フロントエンドシステム |
JP2019165477A (ja) * | 2014-10-31 | 2019-09-26 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 無線周波数信号を処理する方法 |
JP2019501029A (ja) * | 2015-11-16 | 2019-01-17 | キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. | Mems無線周波数アプリケーションのesd保護 |
US11476245B2 (en) | 2015-11-16 | 2022-10-18 | Qorvo Us, Inc. | ESD protection of MEMS for RF applications |
US10411658B2 (en) | 2016-12-14 | 2019-09-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2022034869A1 (ja) * | 2020-08-13 | 2022-02-17 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10103772B2 (en) | Apparatus and methods for filter bypass for radio frequency front-ends | |
US9049664B2 (en) | Wireless communications circuit for improving current consumption and RF performance | |
KR101903451B1 (ko) | 바이패스 경로 손실 감소 | |
US7864133B2 (en) | Method and system for software defined antenna control | |
US20120009889A1 (en) | Narrow-band tunable radio frequency (RF) power amplifiers and related methods | |
US20150326326A1 (en) | RF Transmit Path Calibration via On-Chip Dummy Load | |
JP6130070B2 (ja) | 低雑音増幅器整合 | |
US9154192B2 (en) | Method for controlling a modulation index of a near field communication device with aid of dynamic calibration, and associated apparatus | |
US20120286873A1 (en) | Apparatus and methods for biasing power amplifiers | |
US20110269416A1 (en) | Transmitter | |
CN102792599A (zh) | 用于功率放大器的可调谐匹配电路 | |
JP2012019307A (ja) | 受信装置および送受信装置 | |
US20170099608A1 (en) | Front end system with lossy transmission line between front end module and transceiver | |
KR101774143B1 (ko) | 비급전형 스위칭 모듈 | |
US8285220B2 (en) | Method and apparatus for reducing a channel deviation in a mobile communication terminal | |
JP6509886B2 (ja) | モードベースアンテナ同調 | |
US7454186B2 (en) | Direct conversion receiving apparatus and celluar phone | |
US9496906B2 (en) | Receiver with wide gain range | |
US11424783B2 (en) | Transceiver having radio-frequency front-end circuit, dedicated radio-frequency front-end circuit, and switchable matching circuit integrated in same chip | |
US7505743B2 (en) | Dual band transmitter having filtering coupler | |
WO2016194652A1 (ja) | 信号処理装置 | |
EP2750297A1 (en) | Method and system for input signal conditioning for radio transceiver circuits | |
US8224267B2 (en) | Radio frequency-based communication terminal having two exchangeable transmitting paths | |
CN112117973A (zh) | 陷波电路和功率放大器模块 | |
KR20070031161A (ko) | 수신신호 세기에 따른 수신경로 선택기능을 가진 무선통신단말기 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120517 |