JP6120224B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6120224B2 JP6120224B2 JP2013543023A JP2013543023A JP6120224B2 JP 6120224 B2 JP6120224 B2 JP 6120224B2 JP 2013543023 A JP2013543023 A JP 2013543023A JP 2013543023 A JP2013543023 A JP 2013543023A JP 6120224 B2 JP6120224 B2 JP 6120224B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- single crystal
- crystal layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 140
- 239000013078 crystal Substances 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 81
- 239000007789 gas Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000001020 plasma etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 125000004429 atom Chemical group 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 230000035515 penetration Effects 0.000 claims description 3
- 238000006467 substitution reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 56
- 238000001312 dry etching Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 7
- 230000004075 alteration Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052748 manganese Inorganic materials 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052730 francium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体素子及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来のGa2O3(酸化ガリウム)単結晶の表面へ電極を形成する技術として、Ti電極を用いる技術(例えば、特許文献1参照)、Ga2O3単結晶にプラズマ処理を施した後にTi電極を接続する技術(例えば、特許文献2参照)、In電極を接続した後に600〜1000℃でGa2O3単結晶に熱処理を施す技術(例えば、特許文献3参照)が知られている。As a technique for forming an electrode on the surface of a conventional Ga 2 O 3 (gallium oxide) single crystal, a technique using a Ti electrode (see, for example, Patent Document 1), a plasma treatment is performed on a Ga 2 O 3 single crystal and then Ti is applied. A technique for connecting electrodes (for example, see Patent Document 2) and a technique for performing heat treatment on a Ga 2 O 3 single crystal at 600 to 1000 ° C. after connecting an In electrode (for example, see Patent Document 3) are known.
しかしながら、特許文献1や特許文献2に記載された技術は、Ga2O3装置を実用化するために要求される接触抵抗を満足するには至っていない。また、特許文献3に記載された技術は、熱処理によって良好なオーミック接触が得られるものの、必要とされる熱処理温度がInの融点(156.4℃)よりも遥かに高く、熱処理中に試料全体がIn蒸気に晒されることとなるため、In汚染によるデバイス特性劣化が懸念される。However, the techniques described in
したがって、本発明の目的は、Ga2O3系単結晶に電極を低抵抗で接続することができる半導体素子の製造方法、及び低抵抗で接続されたGa2O3系単結晶と電極を含む半導体素子を提供することにある。Accordingly, an object of the present invention includes a method for manufacturing a semiconductor element capable of connecting an electrode to a Ga 2 O 3 single crystal with a low resistance, and a Ga 2 O 3 single crystal and an electrode connected with a low resistance. It is to provide a semiconductor device.
本発明の一態様は、上記目的を達成するために、下記[1]、[2]の半導体素子の製造方法、[3]〜[7]の半導体素子を提供する。 In order to achieve the above object, one embodiment of the present invention provides the following [1] and [2] semiconductor device manufacturing method and [3] to [7] .
[1]Ga2O3系単結晶の表面にBCl 3 を含むガスを用いた反応性イオンエッチングを施し、変質領域を形成する工程と、前記変質領域上に、前記変質領域とオーミック接合する金属電極を形成する工程と、を含む半導体素子の製造方法。 [1] A step of performing reactive ion etching using a gas containing BCl 3 on the surface of a Ga 2 O 3 single crystal to form an altered region, and a metal that is in ohmic contact with the altered region on the altered region And a step of forming an electrode.
[2]前記Ga 2 O 3 系単結晶の前記表面の一部に前記反応性イオンエッチングを施し、前記変質領域を形成する、前記[1]に記載の半導体素子の製造方法。 [2] The method of manufacturing a semiconductor element according to [1] , wherein the reactive ion etching is performed on a part of the surface of the Ga 2 O 3 single crystal to form the altered region.
[3]Ga2O3系単結晶からなる基板と、前記基板の第1の面、又は前記第1の面上のGa2O3系単結晶からなる第1の結晶層の前記基板と反対側の面に、酸素原子又はGa原子のエッチングガスイオンによる置換、エッチングガスイオンの結晶格子間への侵入、又は結晶構造の変化(乱れ)のうちの少なくとも1つを含む変質領域と、前記変質領域上に形成され、前記変質領域とオーミック接合する金属電極と、を含む半導体素子。 [3] a substrate made of Ga 2 O 3 single crystal, a first surface of the substrate, or the first of said substrate crystal layer made of Ga 2 O 3 single crystal on the first surface opposite An alteration region including at least one of substitution of oxygen atoms or Ga atoms with etching gas ions, penetration of etching gas ions between crystal lattices, or change (disturbance) of crystal structure on the side surface, and the alteration A semiconductor element comprising a metal electrode formed on the region and in ohmic contact with the altered region.
[4]前記基板の前記第1の面と反対側の第2の面、又は前記第2の面上のGa2O3系単結晶からなる第2の結晶層の前記基板と反対側の面上に形成されたアノード電極と、を有し、前記金属電極がカソード電極である、前記[3]に記載の半導体素子。 [4] A second surface of the substrate opposite to the first surface, or a surface of the second crystal layer made of Ga 2 O 3 based single crystal on the second surface opposite to the substrate. The semiconductor element according to [3] , further including an anode electrode formed thereon, wherein the metal electrode is a cathode electrode.
[5]前記金属電極は、ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極の間のゲート電極である、前記[3]に記載の半導体素子。 [5] The semiconductor element according to [3] , wherein the metal electrode is a source electrode, a drain electrode, and a gate electrode between the source electrode and the drain electrode.
[6]前記変質領域は、前記基板又は前記第1の結晶層の一部に形成され、前記変質領域の表面の高さは、前記基板又は前記第1の結晶層の前記変質領域の形成されていない領域の表面の高さよりも低い、前記[3]に記載の半導体素子。 [6] The altered region is formed in a part of the substrate or the first crystal layer, and a height of a surface of the altered region is formed in the altered region of the substrate or the first crystal layer. The semiconductor element according to the above [3] , which is lower than the height of the surface of the unexposed region.
[7]前記第1の結晶層の前記変質領域が形成されない領域上のゲート電極を含み、前記第1の結晶層は導電型不純物を含み、前記金属電極は、前記ゲート電極の両側のソース電極及びドレイン電極である、前記[6]に記載の半導体素子。 [7] The first crystal layer includes a gate electrode on a region where the altered region is not formed, the first crystal layer includes a conductive impurity, and the metal electrode is a source electrode on both sides of the gate electrode. And the semiconductor element according to [6] , which is a drain electrode.
本発明によれば、Ga2O3系単結晶に電極を低抵抗で接続することができる半導体素子の製造方法、及び低抵抗で接続されたGa2O3系単結晶と電極を含む半導体素子を提供することができる。According to the present invention, Ga 2 O 3 system single method for producing crystals in the electrode semiconductor device which can be connected with low resistance, and a semiconductor device including a Ga 2 O 3 system single crystal and electrode connected with a low resistance Can be provided.
〔第1の実施の形態〕
第1の実施の形態では、半導体素子としてのショットキーバリアダイオード(SBD)について説明する。[First Embodiment]
In the first embodiment, a Schottky barrier diode (SBD) as a semiconductor element will be described.
(SBDの構成)
図1は、第1の実施の形態に係るSBDの断面図である。SBD10は、Ga2O3系基板11と、Ga2O3系基板11の上面(図1の上側の面)に形成された変質領域12と、Ga2O3系基板11の下面(図1の下側の面)に形成されたGa2O3系単結晶層13と、Ga2O3系基板11の変質領域12上に形成されたカソード電極14と、Ga2O3系単結晶層13のGa2O3系基板11と反対側の面上に形成されたアノード電極15と、を含む。(Configuration of SBD)
FIG. 1 is a cross-sectional view of the SBD according to the first embodiment. SBD10 includes a Ga 2 O 3 based
Ga2O3系基板11は、Ga2O3系単結晶からなる。ここで、Ga2O3系単結晶とは、Ga2O3単結晶、又はAl等の不純物を含むGa2O3単結晶をいう。また、Ga2O3系基板11は、Si、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Sn、Ge、Pb、Mn、As、Sb、Bi、F、Cl、Br、又はI等のn型ドーパントを含む。Ga2O3系基板11のドナー濃度は、例えば、1×1019/cm3である。The Ga 2 O 3 based
変質領域12は、ドライエッチングにより変質したGa2O3系基板11の表面の領域である。この変質領域12に生じている変質は、例えば、酸素欠損、Ga欠損、酸素サイトへのGa原子の移動、Gaサイトへの酸素原子の移動、酸素原子又はGa原子のエッチングガスイオンによる置換、エッチングガスイオンの結晶格子間への侵入、又は結晶構造の変化(乱れ)であり、これらのうちの複数の変質が複合的に生じていてもよい。The
変質領域12においては、ドナー濃度の上昇、又は界面準位の発生が生じているものと考えられ、変質領域12は、カソード電極14とオーミック接合する。例えば、ドライエッチングによりGa2O3系単結晶層26の表面の酸素が欠損して変質領域12が形成された場合、欠損により形成される酸素欠陥がドナーとして機能する。変質領域12は、Ga2O3系基板11の上面の全面に形成されてもよく、Ga2O3系基板11の上面の一部に形成されてもよい。In the altered
Ga2O3系単結晶層13は、Ga2O3系単結晶からなる結晶層である。Ga2O3系単結晶層13は、Si、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Sn、Ge、Pb、Mn、As、Sb、Bi、F、Cl、Br、又はI等のn型ドーパントを含む。Ga2O3系単結晶層13のドナー濃度は、例えば、4×1016/cm3である。The Ga 2 O 3
カソード電極14は、Ti等の金属からなる金属電極であり、変質領域12とオーミック接合する。また、カソード電極14は、異なる金属膜を積層した多層構造、例えば、TiとAu又はAlの2層構造、を有してもよい。カソード電極14は、Ga2O3系基板11の上面の全面に形成されてもよく、Ga2O3系基板11の上面の一部に形成されてもよい。The
アノード電極15は、Pt、Ni等の金属からなる金属電極であり、Ga2O3系単結晶層13とショットキー接合する。また、アノード電極15は、異なる金属膜を積層した多層構造、例えば、PtとAu又はAlの2層構造、を有してもよい。The
なお、Ga2O3系単結晶層13は、SBD10に含まれなくてもよい。その場合、アノード電極15は、Ga2O3系基板11とショットキー接合する。The Ga 2 O 3
(SBDの製造方法)
以下に、本実施の形態のSBD10の製造方法の一例を示す。(Manufacturing method of SBD)
Below, an example of the manufacturing method of SBD10 of this Embodiment is shown.
図2A〜図2Dは、第1の実施の形態に係るSBDの製造工程を表す断面図である。 2A to 2D are cross-sectional views illustrating manufacturing steps of the SBD according to the first embodiment.
まず、図2Aに示されるように、Ga2O3系基板11を用意する。First, as shown in FIG. 2A, a Ga 2 O 3 based
次に、図2Bに示されるように、Ga2O3系基板11の下面にn型ドーパントを含むGa2O3系単結晶をエピタキシャル成長させ、Ga2O3系単結晶層13を形成する。Next, as shown in FIG. 2B, a Ga 2 O 3
次に、図2Cに示されるように、Ga2O3系基板11の上面にRIE等のドライエッチングを施し、変質領域12を形成する。Next, as shown in FIG. 2C, dry etching such as RIE is performed on the upper surface of the Ga 2 O 3 substrate 11 to form the altered
RIEにより変質領域12を形成する場合、反応ガスとして、例えば、流量35sccmのBCl3ガスと流量5sccmのArガスを用いる。また、圧力、出力、処理時間は、例えば、それぞれ5.0Pa、100〜150W、1〜3minである。When the altered
なお、これらの処理条件はエッチングレートやエッチング量に影響を与えるが、変質領域12とカソード電極14と間のオーミック特性にはほとんど影響を与えない。
These processing conditions affect the etching rate and the etching amount, but hardly affect the ohmic characteristics between the altered
変質領域12をGa2O3系基板11の上面の一部に形成する場合は、Ga2O3系基板11の上面を所定のパターンを有するマスクで覆った状態でエッチングを行う。この場合、Ga2O3系基板11のエッチングされた領域である変質領域12の表面の高さは、Ga2O3系基板11のエッチングされていない領域の表面の高さよりも低くなる。When forming a modified
次に、図2Dに示されるように、変質領域12及びGa2O3系単結晶層13に、カソード電極14及びアノード電極15をそれぞれ接続する。なお、良好なオーミック接合を得るためには変質領域12を形成した直後にカソード電極14を形成することが好ましい。なお、変質領域12を形成する前にアノード電極15を形成してもよい。Next, as shown in FIG. 2D, a
〔第2の実施の形態〕
第2の実施の形態は、変質領域がGa2O3系基板上のGa2O3系単結晶層に形成される点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。[Second Embodiment]
The second embodiment, in that the affected region is formed on the Ga 2 O 3 system single crystal layer on the Ga 2 O 3 based substrate, different from the first embodiment. Note that the description of the same points as in the first embodiment will be omitted or simplified.
(SBDの構成)
図3は、第2の実施の形態に係るSBDの断面図である。SBD20は、Ga2O3系基板11と、Ga2O3系基板11の上面(図3の上側の面)に形成されたGa2O3系単結晶層26と、Ga2O3系単結晶層26の上面(図3の上側の面)に形成された変質領域22と、Ga2O3系基板11の下面(図1の下側の面)に形成されたGa2O3系単結晶層13と、Ga2O3系単結晶層26の変質領域22上に形成されたカソード電極14と、Ga2O3系単結晶層13のGa2O3系基板11と反対側の面上に形成されたアノード電極15と、を含む。(Configuration of SBD)
FIG. 3 is a cross-sectional view of the SBD according to the second embodiment. SBD20 is, Ga and 2 O 3 based
変質領域22は、Ga2O3系単結晶層26の酸素が欠損したドナー濃度の高い領域であり、Ga2O3系単結晶層26の表面にRIE等のドライエッチングを施すことにより形成される。The altered
Ga2O3系単結晶層26は、Ga2O3系単結晶からなる結晶層である。Ga2O3系単結晶層26は、Si、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Sn、Ge、Pb、Mn、As、Sb、Bi、F、Cl、Br、又はI等のn型ドーパントを含む。Ga2O3系単結晶層26のドナー濃度は、例えば、1×1018/cm3である。また、Ga2O3系単結晶層26の厚さは、例えば、30nmである。The Ga 2 O 3
カソード電極14は、変質領域22とオーミック接合する。アノード電極15は、Ga2O3系単結晶層13とショットキー接合する。なお、Ga2O3系単結晶層13は、SBD20に含まれなくてもよい。その場合、アノード電極15は、Ga2O3系基板11とショットキー接合する。The
(SBDの製造方法)
以下に、本実施の形態のSBD20の製造方法の一例を示す。(Manufacturing method of SBD)
Below, an example of the manufacturing method of SBD20 of this Embodiment is shown.
図4A〜図4Dは、第2の実施の形態に係るSBDの製造工程を表す断面図である。 4A to 4D are cross-sectional views illustrating the manufacturing process of the SBD according to the second embodiment.
まず、図4Aに示されるように、Ga2O3系基板11の上面にn型ドーパントを含むGa2O3系単結晶をエピタキシャル成長させ、Ga2O3系単結晶層26を形成する。First, as shown in FIG. 4A, a Ga 2 O 3 -based
次に、図4Bに示されるように、Ga2O3系基板11の下面にn型ドーパントを含むGa2O3系単結晶をエピタキシャル成長させ、Ga2O3系単結晶層13を形成する。Next, as shown in FIG. 4B, a Ga 2 O 3
次に、図4Cに示されるように、Ga2O3系単結晶層26の上面にRIE等のドライエッチングを施し、変質領域22を形成する。変質領域22は、第1の実施の形態の変質領域12と同様の処理条件により形成することができる。Next, as shown in FIG. 4C, dry etching such as RIE is performed on the upper surface of the Ga 2 O 3 based
次に、図4Dに示されるように、変質領域22及びGa2O3系単結晶層13に、カソード電極14及びアノード電極15をそれぞれ接続する。なお、良好なオーミック接合を得るためには変質領域22を形成した直後にカソード電極14を形成することが好ましいため、アノード電極15よりも前にカソード電極14を形成することが好ましい。Next, as shown in FIG. 4D, the
〔第3の実施の形態〕
第3の実施の形態は、半導体素子としてのMESFET(Metal Semiconductor Field Effect Transistor)について説明する。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
[Third Embodiment]
In the third embodiment, a MESFET (Metal Semiconductor Field Effect Transistor) as a semiconductor element will be described. Note that the description of the same points as in the first embodiment will be omitted or simplified.
(MESFETの構成)
図5は、第3の実施の形態に係るMESFETの断面図である。MESFET40は、Ga2O3系基板31と、Ga2O3系基板31の上面(図5の上側の面)に形成されたGa2O3系単結晶層46と、Ga2O3系単結晶層46の上面に形成された変質領域42a、42bと、変質領域42a、42bの上面にそれぞれ形成されたソース電極33a及びドレイン電極33bと、Ga2O3系単結晶層46の上面の変質領域42a、42bが形成されない領域上のソース電極33aとドレイン電極33bの間のゲート電極34と、を含む。(Configuration of MESFET)
FIG. 5 is a cross-sectional view of a MESFET according to the third embodiment. MESFET40 includes a Ga 2 O 3 based
Ga2O3系基板31は、Ga2O3系単結晶からなる。Ga2O3系基板31は、アンドープの高抵抗基板、又はMg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、又はP等のp型ドーパントを添加することにより高抵抗化した高抵抗基板である。The Ga 2 O 3 based
変質領域42a、42bは、Ga2O3系基板31の酸素が欠損したドナー濃度の高い領域であり、Ga2O3系基板31の表面にRIE等のドライエッチングを施すことにより形成される。変質領域42a、42bを形成するためのドライエッチングの条件は、第1の実施の形態の変質領域12と同様である。The altered
Ga2O3系単結晶層46は、Ga2O3系単結晶からなる結晶層である。Ga2O3系単結晶層46は、Si、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Sn、Ge、Pb、Mn、As、Sb、Bi、F、Cl、Br、又はI等のn型ドーパントを含む。Ga2O3系単結晶層46は、MESFET40のチャネル層として機能する。Ga2O3系単結晶層46のドナー濃度は、例えば、2×1017〜3×1017/cm3である。また、Ga2O3系単結晶層13の厚さは、例えば、300nmである。The Ga 2 O 3
ソース電極33a及びドレイン電極33bは、変質領域42a、42bとそれぞれオーミック接合し、変質領域42a、42bは、ソース電極33a及びドレイン電極33bのコンタクト領域としてそれぞれ機能する。
The
(MESFETの製造方法)
以下に、本実施の形態のMESFET40の製造方法の一例を示す。(Method for manufacturing MESFET)
Below, an example of the manufacturing method of MESFET40 of this Embodiment is shown.
図6A〜図6Dは、第3の実施の形態に係るMESFETの製造工程を表す断面図である。 6A to 6D are cross-sectional views illustrating the manufacturing process of the MESFET according to the third embodiment.
まず、図6Aに示されるように、Ga2O3系基板31の上面にn型ドーパントを含むGa2O3系単結晶をエピタキシャル成長させ、Ga2O3系単結晶層46を形成する。First, as shown in FIG. 6A, Ga 2 on the upper surface of the O 3 based
次に、図6Bに示されるように、フォトリソグラフィ等により、Ga2O3系単結晶層46上に変質領域42a、42bのパターンを有するマスク45を形成する。Next, as shown in FIG. 6B, a
次に、図6Cに示されるように、マスク45に覆われたGa2O3系単結晶層46の上面にRIE等のドライエッチングを施し、変質領域42a、42bを形成する。Next, as shown in FIG. 6C, dry etching such as RIE is performed on the upper surface of the Ga 2 O 3
次に、図6Dに示されるように、変質領域42a、42bにソース電極33a及びドレイン電極33bをそれぞれ接続し、Ga2O3系単結晶層46上のソース電極33aとドレイン電極33bとの間の領域にゲート電極34を接続する。ここで、ソース電極33a及びドレイン電極33bは、変質領域42a、42b上、及びマスク45上を覆うように金属膜を形成した後、金属膜のマスク45上の部分をマスク45と共に除去(リフトオフ)することにより形成される。Next, as shown in FIG. 6D, the
(実施の形態の効果)
本実施の形態によれば、Ga2O3系基板やGa2O3系基板上のGa2O3系単結晶層の表面にドライエッチングにより変質領域を形成することにより、金属電極を低抵抗でオーミック接合させることができる。それによって、動作性能に優れた半導体素子を形成することができる。(Effect of embodiment)
According to the present embodiment, the metal electrode is made to have a low resistance by forming an altered region by dry etching on the surface of the Ga 2 O 3 based single crystal layer on the Ga 2 O 3 based substrate or the Ga 2 O 3 based substrate. Can be ohmic-bonded. As a result, a semiconductor element having excellent operation performance can be formed.
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。 The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the invention. In addition, the constituent elements of the above-described embodiment can be arbitrarily combined without departing from the spirit of the invention.
Ga2O3基板の表面に変質領域を形成した場合、及び形成しない場合の、Ga2O3基板の表面の電流−電圧特性を測定した。面方位が(010)のGa2O3基板の主面に直径0.2mmの2つのTi電極を接続して測定を行った。The current-voltage characteristics of the surface of the Ga 2 O 3 substrate when the altered region was formed on the surface of the Ga 2 O 3 substrate and when the altered region was not formed were measured. The measurement was performed by connecting two Ti electrodes having a diameter of 0.2 mm to the main surface of the (010) Ga 2 O 3 substrate.
図7Aは、ドナー濃度が1×1019cm-3のGa2O3基板の電流−電圧特性を示す。図7Bは、ドナー濃度が4×1017cm-3のGa2O3基板の電流−電圧特性を示す。ここで、図7A、図7Bの実線はドライエッチングにより変質領域が形成されたGa2O3基板の測定値、点線は変質領域が形成されていないGa2O3基板の測定値を示す。FIG. 7A shows current-voltage characteristics of a Ga 2 O 3 substrate having a donor concentration of 1 × 10 19 cm −3 . FIG. 7B shows the current-voltage characteristics of a Ga 2 O 3 substrate with a donor concentration of 4 × 10 17 cm −3 . Here, FIG. 7A, the solid line in FIG. 7B measure of Ga 2 O 3 substrate affected region is formed by dry etching, and the dotted line shows the measurements of Ga 2 O 3 substrate affected region is not formed.
図7A、図7Bは、Ga2O3基板に変質領域が形成されない場合にはGa2O3基板の表面と電極はショットキー接合しており、Ga2O3基板に変質領域が形成される場合にはGa2O3基板の表面(変質領域)と電極はオーミック接合していることを示している。7A, 7B, the surface and the electrode of the Ga 2 O 3 substrate is Schottky junction, Ga 2 O 3 substrate in the affected region is formed when the affected region in the Ga 2 O 3 substrate is not formed In this case, the surface (modified region) of the Ga 2 O 3 substrate and the electrode are in ohmic contact.
次に、第1の実施の形態に係るSBD10の順方向特性を調べた。SBD10のGa2O3系基板11の上面に変質領域12を形成した場合、及び形成しない場合の、Ga2O3系基板11の表面の電流−電圧特性を測定した。Next, the forward characteristics of the
ここで、測定に用いたGa2O3系基板11は、n型ドーパントとしてSiを含み、ドナー濃度が1×1019cm-3である。また、Ga2O3系単結晶層13は、n型ドーパントとしてSnを含み、ドナー濃度が4×1016cm-3である。Here, the Ga 2 O 3 -based
変質領域12を形成するために、RIEの反応ガスとして、流量35sccmのBCl3ガスと流量5sccmのArガスを用いた。また、圧力、出力、処理時間は、それぞれ5.0Pa、150W、3minとした。In order to form the altered
図8は、SBD10の順方向の電流−電圧特性を示す。ここで、図8の実線は変質領域が形成されたGa2O3系基板の測定値、点線は変質領域が形成されていないGa2O3系基板の測定値を示す。FIG. 8 shows a forward current-voltage characteristic of the
SBD10のGa2O3系基板11の上面に変質領域12が形成されない場合は、Ga2O3系基板11の上面とカソード電極14の接合は、接触抵抗の大きいショットキーライクな接合となるため、SBD10の順方向特性を悪化させる。そのため、図8の点線で示されるように、変質領域12が形成されない場合は、順方向の立ち上がり電圧VTが2.1Vと大きい。When the altered
一方、SBD10のGa2O3系基板11の上面に変質領域12が形成される場合は、Ga2O3系基板11の上面(変質領域12)とカソード電極14の接合は、接触抵抗の小さいオーミック接合となる。そのため、図8の実線で示されるように、変質領域12が形成される場合は、順方向の立ち上がり電圧VTが1.2V程度であり、変質領域12が形成されない場合よりも小さい。これらの結果から、変質領域12を形成することにより、SBD10の特性が大きく向上することが確認された。On the other hand, when the altered
次に、反応性イオンエッチングにより変質領域を形成する場合の、反応性イオンエッチングに用いる反応ガスとGa2O3基板の電流−電圧特性を調べた。面方位が(010)、ドナー濃度が4×1017cm−3のGa2O3基板の主面に、直径0.1mmの円形電極と、長さ0.01mmのすきまを空けてそれを取り囲むように作製した大面積電極、2つのTi電極を接続して測定を行った。Next, the current-voltage characteristics of the reactive gas used for reactive ion etching and the Ga 2 O 3 substrate when the altered region was formed by reactive ion etching were examined. A circular electrode having a diameter of 0.1 mm and a gap having a length of 0.01 mm are formed around a main surface of a Ga 2 O 3 substrate having a plane orientation of (010) and a donor concentration of 4 × 10 17 cm −3. The measurement was performed by connecting the large-area electrode and the two Ti electrodes prepared as described above.
図9は、Arガス、CF4ガス、BCl3ガス、BCl3とArとの混合ガスの4種の反応ガスを用いて変質領域がそれぞれ形成された4つのGa2O3基板の電流−電圧特性を示す。FIG. 9 shows the current-voltage of four Ga 2 O 3 substrates in which altered regions are formed using four kinds of reaction gases of Ar gas, CF 4 gas, BCl 3 gas, and mixed gas of BCl 3 and Ar, respectively. Show the characteristics.
図9は、変質領域がArガス又はCF4ガスを用いて形成される場合にはGa2O3基板の表面(変質領域)と電極はショットキー接合し、変質領域がBCl3ガス又はBCl3とArとの混合ガスを用いて形成される場合にはGa2O3基板の表面(変質領域)と電極はオーミック接合することを示している。FIG. 9 shows that when the altered region is formed using Ar gas or CF 4 gas, the surface (modified region) of the Ga 2 O 3 substrate and the electrode are in Schottky junction, and the altered region is BCl 3 gas or BCl 3. In the case of using a mixed gas of Ar and Ar, the surface (modified region) of the Ga 2 O 3 substrate and the electrode are in ohmic contact.
この結果から、反応性イオンエッチングにより変質領域を形成する場合は、金属電極をオーミック接合させることができる変質領域を形成するための反応ガスとして、BCl3を含むガスを使用できることがわかる。From this result, it can be seen that when the altered region is formed by reactive ion etching, a gas containing BCl 3 can be used as a reactive gas for forming the altered region capable of ohmic bonding the metal electrode.
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 While the embodiments and examples of the present invention have been described above, the embodiments and examples described above do not limit the invention according to the claims. It should be noted that not all combinations of features described in the embodiments and examples are necessarily essential to the means for solving the problems of the invention.
Ga2O3系単結晶に電極を低抵抗で接続することができる半導体素子の製造方法、及び低抵抗で接続されたGa2O3系単結晶と電極を含む半導体素子を提供する。A method of manufacturing a semiconductor element capable of connecting an electrode to a Ga 2 O 3 single crystal with low resistance, and a semiconductor element including a Ga 2 O 3 single crystal connected with a low resistance and an electrode are provided.
10、20…SBD、40…MESFET、11、31…Ga2O3系基板、12、22、42a、42b…変質領域、14…カソード電極、26、46…Ga2O3系単結晶層、33a…ソース電極、33b…ドレイン電極、34…ゲート電極10,20 ... SBD, 40 ... MESFET, 11,31 ... Ga 2
Claims (7)
前記変質領域上に、前記変質領域とオーミック接合する金属電極を形成する工程と、
を含む半導体素子の製造方法。 Performing reactive ion etching using a gas containing BCl 3 on the surface of a Ga 2 O 3 based single crystal to form an altered region;
Forming a metal electrode in ohmic contact with the altered region on the altered region;
A method for manufacturing a semiconductor device comprising:
請求項1に記載の半導体素子の製造方法。 Applying the reactive ion etching to a part of the surface of the Ga 2 O 3 based single crystal to form the altered region;
The method for manufacturing a semiconductor device according to claim 1 .
前記基板の第1の面、又は前記第1の面上のGa2O3系単結晶からなる第1の結晶層の前記基板と反対側の面に、酸素原子又はGa原子のエッチングガスイオンによる置換、エッチングガスイオンの結晶格子間への侵入、又は結晶構造の変化(乱れ)のうちの少なくとも1つを含む変質領域と、
前記変質領域上に形成され、前記変質領域とオーミック接合する金属電極と、
を含む半導体素子。 A substrate made of a Ga 2 O 3 based single crystal;
The first surface of the substrate or the surface of the first crystal layer made of a Ga 2 O 3 based single crystal on the first surface opposite to the substrate is caused by oxygen atoms or etching gas ions of Ga atoms. An altered region including at least one of substitution, penetration of etching gas ions between crystal lattices, or change (disturbance) of crystal structure ;
A metal electrode formed on the altered region and in ohmic contact with the altered region;
A semiconductor device comprising:
を有し、
前記金属電極がカソード電極である、
請求項3に記載の半導体素子。 Formed on the second surface of the substrate opposite to the first surface, or on the surface opposite to the substrate of the second crystal layer made of a Ga 2 O 3 based single crystal on the second surface. An anode electrode,
Have
The metal electrode is a cathode electrode;
The semiconductor device according to claim 3 .
請求項3に記載の半導体素子。 The metal electrode is a source electrode, a drain electrode, and a gate electrode between the source electrode and the drain electrode.
The semiconductor device according to claim 3 .
前記変質領域の表面の高さは、前記基板又は前記第1の結晶層の前記変質領域の形成されていない領域の表面の高さよりも低い、
請求項3に記載の半導体素子。 The altered region is formed in a part of the substrate or the first crystal layer,
The height of the surface of the altered region is lower than the height of the surface of the region where the altered region of the substrate or the first crystal layer is not formed,
The semiconductor device according to claim 3 .
前記第1の結晶層は導電型不純物を含み、
前記金属電極は、前記ゲート電極の両側のソース電極及びドレイン電極である、
請求項6に記載の半導体素子。 A gate electrode on a region where the altered region of the first crystal layer is not formed;
The first crystal layer includes a conductive impurity;
The metal electrode is a source electrode and a drain electrode on both sides of the gate electrode,
The semiconductor device according to claim 6 .
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245520 | 2011-11-09 | ||
JP2011245520 | 2011-11-09 | ||
PCT/JP2012/078985 WO2013069729A1 (en) | 2011-11-09 | 2012-11-08 | Semiconductor element and method for manufacturing same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013069729A1 JPWO2013069729A1 (en) | 2015-04-02 |
JP6120224B2 true JP6120224B2 (en) | 2017-04-26 |
Family
ID=48290099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013543023A Active JP6120224B2 (en) | 2011-11-09 | 2012-11-08 | Semiconductor device and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6120224B2 (en) |
WO (1) | WO2013069729A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2942803B1 (en) * | 2014-05-08 | 2019-08-21 | Flosfia Inc. | Crystalline multilayer structure and semiconductor device |
JP5907465B2 (en) | 2014-08-29 | 2016-04-26 | 株式会社タムラ製作所 | Semiconductor device and crystal laminated structure |
US10483110B2 (en) | 2016-07-26 | 2019-11-19 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
JP2020155530A (en) * | 2019-03-19 | 2020-09-24 | トヨタ自動車株式会社 | Manufacturing method for semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01307215A (en) * | 1988-06-03 | 1989-12-12 | Sanyo Electric Co Ltd | Manufacture of semiconductor |
JP2001110746A (en) * | 1999-10-12 | 2001-04-20 | Matsushita Electric Ind Co Ltd | Formation method of electrode of silicon carbide and semiconductor element |
JP5103683B2 (en) * | 2007-11-21 | 2012-12-19 | 日本軽金属株式会社 | Method of manufacturing electrode for gallium oxide substrate and electrode for gallium oxide substrate manufactured thereby |
JP2009260059A (en) * | 2008-04-17 | 2009-11-05 | Nippon Light Metal Co Ltd | Method of manufacturing ultraviolet sensor |
JP2009302257A (en) * | 2008-06-12 | 2009-12-24 | Nippon Light Metal Co Ltd | Ohmic electrode for gallium oxide single crystal substrate, and method of manufacturing the same |
JP5078039B2 (en) * | 2009-01-19 | 2012-11-21 | 学校法人早稲田大学 | Ga2O3 semiconductor device and method for manufacturing Ga2O3 semiconductor device |
JP5874946B2 (en) * | 2009-03-27 | 2016-03-02 | 株式会社光波 | Switching control device and Schottky diode |
-
2012
- 2012-11-08 JP JP2013543023A patent/JP6120224B2/en active Active
- 2012-11-08 WO PCT/JP2012/078985 patent/WO2013069729A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2013069729A1 (en) | 2013-05-16 |
JPWO2013069729A1 (en) | 2015-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5828568B1 (en) | Semiconductor device and manufacturing method thereof | |
JP6562222B2 (en) | Nitride semiconductor device | |
US9536949B2 (en) | Nitride semiconductor device comprising nitride semiconductor regrowth layer | |
JP5415650B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP7012306B2 (en) | Trench MOS type Schottky diode and its manufacturing method | |
JP2015002293A (en) | Ga2O3-BASED SEMICONDUCTOR ELEMENT | |
CN101981702A (en) | Semiconductor device | |
JP6120224B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008130949A (en) | Semiconductor device and method of manufacturing the same | |
US9711661B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7067702B2 (en) | Gallium nitride based semiconductor device and its manufacturing method | |
US8614464B2 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
TWI488303B (en) | Enhancement mode gallium nitride based transistor device | |
JP2009152353A (en) | Hetero-junction field effect transistor and method of producing the same | |
CN115132838A (en) | Semiconductor structure | |
JP5339718B2 (en) | Heterojunction field effect transistor and method of manufacturing the same | |
JP2014110320A (en) | Hetero junction field effect transistor and manufacturing method of the same | |
JP2009049358A (en) | Semiconductor device | |
JP5431756B2 (en) | Semiconductor device made of group III nitride semiconductor | |
WO2012032960A1 (en) | Method for producing group iii nitride semiconductor light emitting element and group iii nitride semiconductor light emitting element | |
TWI746854B (en) | High electron mobility transistor and method for forming the same | |
JP7002126B2 (en) | Semiconductor devices, semiconductor device manufacturing methods, infrared photoelectric conversion elements, infrared detection elements, and infrared light emitting elements | |
JP2010171287A (en) | Nitride semiconductor device | |
JP2008192665A (en) | Nitride semiconductor device and its manufacturing method | |
KR101515024B1 (en) | Nitride based semiconductor transistor and method of manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6120224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |